JP2021013224A5 - 電源装置および電子機器 - Google Patents

Description

本発明は、たとえば、
交流電源からの電源ラインに接続された電源回路と、
前記電源ラインに印加されたサージ電圧を低減することで前記電源回路を保護する保護回路と、
前記保護回路に対して並列に接続され、前記サージ電圧を検出する第一検出回路と、を有し、
前記第一検出回路は、
前記電源ラインに第一動作電圧以上の前記サージ電圧が印加されている場合に低抵抗になり、前記電源ラインに前記第一動作電圧以上のサージ電圧が印加されていない場合に高抵抗になる第一サージ吸収手段と、
前記第一検出回路により検出された前記サージ電圧が前記第一動作電圧以上の場合に前記サージ電圧が前記第一動作電圧以上であることを示す検出信号を出力する検出手段と、
を有し、
前記保護回路は、
前記電源ラインに前記第一動作電圧よりも大きな第二動作電圧以上のサージ電圧が印加されている場合に低抵抗になり、前記電源ラインに前記第二動作電圧以上のサージ電圧が印加されていない場合に高抵抗になる第二サージ吸収手段を有することを特徴とする電源装置を提供する。

サージ吸収素子２０３は、ライブラインＬとニュートラルラインＮとの間に接続される。サージ吸収素子２０３は、ライブラインＬとニュートラルラインＮとの間に印加されたサージ電圧が第二動作電圧Ｖ２以上の場合に抵抗値が低くなり、第二動作電圧Ｖ未満の場合に抵抗値が高くなる素子である。サージ吸収素子２０３は、バリスタ、ツェナーダイオード、ガス放電管など、サージ電圧を抑制することができる素子であればよい。サージ吸収素子２０３の第二動作電圧Ｖ２はサージ吸収素子２０４の第一動作電圧Ｖ１よりも高い。サージ吸収素子２０３は、相対的に大きなサージ電圧から電源回路を保護するために設けられている。サージ吸収素子２０４は、相対的に小さなサージ電圧を検出するために設けられている。第二動作電圧Ｖ２は、標準的なサージ電流をサージ吸収素子２０３に流したときにサージ吸収素子２０３の二つの端子間に発生する電圧の波高値である。第二動作電圧Ｖ２は、クランプ電圧や制限電圧と呼ばれてもよい。

●第一期間［０＜ｔ＜ｔ１］
第一期間では、サージ電圧が発生していない。そのため、商用電源１０１の電圧ＶＡＣがサージ吸収素子２０４の第一動作電圧Ｖ１およびサージ吸収素子２０３の第二動作電圧Ｖ２を超えていない。電圧ＶＡＣがサージ吸収素子２０４の第一動作電圧Ｖ１を超えていないため、サージ吸収素子２０４の抵抗値は高抵抗値である。したがって、フォトカプラ２０５ａの発光部２０６ａにサージ電流が流れず、フォトカプラ２０５ａの受光部２０８ａはオフとなる。その結果、入力ポートに印加される電圧ＶＣ１は抵抗２０９ａによってプルダウンされて０［Ｖ］となる。

●第二期間［ｔ１≦ｔ≦ｔ２］
第二期間では、商用電源１０１に外来サージが印加される。そのため、商用電源１０１の電圧ＶＡＣがサージ吸収素子２０４の第一動作電圧Ｖ１以上となり、かつ、サージ吸収素子２０３の第二動作電圧Ｖ２未満となっている。つまり、サージ電圧は、第一動作電圧Ｖ１以上であり、かつ、第二動作電圧Ｖ２未満である。

サージ吸収素子２０４の抵抗値が低抵抗値になると、抵抗２０７はサージ電圧のほとんどを受ける。したがって、第二期間において、サージ検出装置１０６の両端電圧ＶＡＢはサージ吸収素子２０３の第二動作電圧Ｖ２とならない。抵抗２０７の抵抗値Ｒ２０７は、商用電源１０１に外来サージが印加された際に、発光部２０６ａの定格電流ＩＲＡＴＥＤを超えないように設計される。したがって、抵抗値Ｒ２０７は、次式を満たすように決定される。

Claims (18)

1. 交流電源からの電源ラインに接続された電源回路と、
   前記電源ラインに印加されたサージ電圧を低減することで前記電源回路を保護する保護回路と、
   前記保護回路に対して並列に接続され、前記サージ電圧を検出する第一検出回路と、を有し、
   前記第一検出回路は、
   前記電源ラインに第一動作電圧以上の前記サージ電圧が印加されている場合に低抵抗になり、前記電源ラインに前記第一動作電圧以上のサージ電圧が印加されていない場合に高抵抗になる第一サージ吸収手段と、
   前記第一検出回路により検出された前記サージ電圧が前記第一動作電圧以上の場合に前記サージ電圧が前記第一動作電圧以上であることを示す検出信号を出力する検出手段と、
   を有し、
   前記保護回路は、
   前記電源ラインに前記第一動作電圧よりも大きな第二動作電圧以上のサージ電圧が印加されている場合に低抵抗になり、前記電源ラインに前記第二動作電圧以上のサージ電圧が印加されていない場合に高抵抗になる第二サージ吸収手段を有することを特徴とする電源装置。
2. 前記サージ電圧に起因したサージ電流が前記第一検出回路に流れることを制限する電流制限手段をさらに有し、
   前記電源ラインのライブラインとニュートラルラインとの間において、前記第一サージ吸収手段と、前記検出手段と、前記電流制限手段とが直列に接続されていることを特徴とする請求項１に記載の電源装置。
3. 前記電流制限手段の抵抗値は、前記第二動作電圧と前記第一動作電圧との差分を、前記検出手段の一次側の定格電流で除算して得られる商よりも大きいことを特徴とする請求項２に記載の電源装置。
4. 前記検出手段は、フォトカプラまたはカレントトランスであることを特徴とする請求項１ないし３のいずれか一項に記載の電源装置。
5. 前記第一サージ吸収手段はバリスタであることを特徴とする請求項１ないし４のいずれか一項に記載の電源装置。
6. 前記第二サージ吸収手段はバリスタであることを特徴とする請求項１ないし５のいずれか一項に記載の電源装置。
7. 前記第二動作電圧以上のサージ電圧を検出すると検出信号を出力する第二検出回路をさらに有することを特徴とする請求項１ないし６のいずれか一項に記載の電源装置。
8. 前記第二検出回路は、前記電源ラインの前記ライブラインと前記ニュートラルラインとの間において前記第二サージ吸収手段に対して直列に接続されていることを特徴とする、請求項２を引用する請求項７に記載の電源装置。
9. 前記第二検出回路に対して並列に接続され、前記第二動作電圧以上のサージ電圧によって発生するサージ電流から前記第二検出回路を保護する第二保護手段をさらに有することを特徴とする請求項７または８に記載の電源装置。
10. 前記第二保護手段は、
    前記第二検出回路に対して並列に接続された電流制限素子と、
    前記第二検出回路に対して並列に接続された二つのツェナーダイオードと、を有し、
    前記二つのツェナーダイオードのうち第一ダイオードのアノードに対して第二ダイオードのアノードが接続されていることを特徴とする請求項９に記載の電源装置。
11. 前記第二検出回路は、フォトカプラまたはカレントトランスであることを特徴とする請求項７ないし１０のいずれか一項に記載の電源装置。
12. 前記検出手段から前記検出信号が出力された回数をカウントするカウント手段と、
    前記カウント手段によりカウントされた回数が閾値以上かどうかを判定する判定手段と、
    前記カウント手段によりカウントされた回数が前記閾値以上になると警告を出力する警告手段とを有することを特徴とする請求項１ないし１１のいずれか一項に記載の電源装置。
13. 前記検出手段から前記検出信号が出力された回数をカウントする第一カウント手段と、
    前記第二検出回路から前記検出信号が出力された回数をカウントする第二カウント手段と、
    前記第一カウント手段のカウント値と前記第二カウント手段のカウント値とが所定の警告条件を満たすと警告を出力する警告手段とを有することを特徴とする請求項７ないし１１のいずれか一項に記載の電源装置。
14. 前記第一カウント手段のカウント値に第一重み係数を乗算することで第一の積を求める第一乗算手段と、
    前記第二カウント手段のカウント値に、前記第一重み係数よりも大きな第二重み係数を乗算することで第二の積を求める第二乗算手段と、
    前記第一の積と前記第二の積との和を求める加算手段と、
    前記第一の積と前記第二の積との和が閾値以上であるかどうかを判定する判定手段とをさらに有し、
    前記所定の警告条件は、前記第一の積と前記第二の積との和が前記閾値以上であることであることを特徴とする請求項１３に記載の電源装置。
15. 前記警告は、前記電源回路の交換を促す情報または前記電源回路が複数のサージ電圧を印加されたことを示す情報を含むことを特徴とする請求項１２ないし１４のいずれか一項に記載の電源装置。
16. 前記警告手段は、前記警告を表示する表示手段を含むことを特徴とする請求項１５に記載の電源装置。
17. 前記警告手段は、前記警告を所定のネットワークアドレスに送信する送信手段を含むことを特徴とする請求項１５または１６に記載の電源装置。
18. 請求項１ないし１７のいずれか一項に記載の電源装置を有することを特徴とする電子機器。