JP2021012947A - Substrate for mounting device - Google Patents
Substrate for mounting device Download PDFInfo
- Publication number
- JP2021012947A JP2021012947A JP2019126345A JP2019126345A JP2021012947A JP 2021012947 A JP2021012947 A JP 2021012947A JP 2019126345 A JP2019126345 A JP 2019126345A JP 2019126345 A JP2019126345 A JP 2019126345A JP 2021012947 A JP2021012947 A JP 2021012947A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- substrate
- device mounting
- conductive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 84
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000919 ceramic Substances 0.000 claims abstract description 6
- 239000002131 composite material Substances 0.000 claims description 4
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 121
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000007751 thermal spraying Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007750 plasma spraying Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、半導体デバイス（ＳｉＣデバイス等）やＬＥＤ等のデバイスが搭載されるデバイス搭載用基板に関する。 The present invention relates to a device mounting substrate on which a device such as a semiconductor device (SiC device or the like) or an LED is mounted.
半導体デバイス（例えばＳｉＣデバイス）やＬＥＤ等のデバイスは、通常、金属製の基板に搭載されて使用される。デバイスを金属製の基板に搭載することにより、デバイスからの発熱が基板によって放熱されるように構成されている。すなわち、金属製の基板が、デバイスに対するヒートシンクとして機能する（特許文献１等）。 Devices such as semiconductor devices (for example, SiC devices) and LEDs are usually mounted and used on a metal substrate. By mounting the device on a metal substrate, the heat generated from the device is dissipated by the substrate. That is, the metal substrate functions as a heat sink for the device (Patent Document 1 and the like).
ここで、デバイスを金属製基板に搭載する際には、基板とデバイスとの間を電気的に絶縁する必要がある。 Here, when mounting the device on a metal substrate, it is necessary to electrically insulate the substrate from the device.
そこで、金属製の基板にデバイスを搭載する際には、基板のデバイス搭載面に絶縁層を設け、この絶縁層の上にデバイスを搭載するようにしている。 Therefore, when mounting a device on a metal substrate, an insulating layer is provided on the device mounting surface of the substrate, and the device is mounted on the insulating layer.
近年、デバイスのハイパワー化や高耐電圧化の要請に伴い、デバイスと基板との間の電気絶縁性（耐電圧）を高める必要があり、デバイスと基板との間に設ける絶縁層の厚みを厚くする必要があった。 In recent years, with the demand for higher power and higher withstand voltage of devices, it is necessary to increase the electrical insulation (withstand voltage) between the device and the substrate, and the thickness of the insulating layer provided between the device and the substrate is increased. It needed to be thicker.
ところが、デバイスと基板との間に設ける絶縁層の厚みを厚くすると、デバイスで発生した熱量を基板側に十分に伝熱することができず、デバイスの温度が上昇して使用できなくなるという問題があった。 However, if the thickness of the insulating layer provided between the device and the substrate is increased, the amount of heat generated by the device cannot be sufficiently transferred to the substrate side, and the temperature of the device rises, making it unusable. there were.
本発明は、上述した従来の技術の問題点に鑑みてなされたものであって、デバイスとの間に設ける絶縁層の厚みを厚くすることなく、電気絶縁性（耐電圧）を高めることができるデバイス搭載基板を提供することを目的とする。 The present invention has been made in view of the above-mentioned problems of the prior art, and the electrical insulation (withstand voltage) can be improved without increasing the thickness of the insulating layer provided between the device and the device. It is an object of the present invention to provide a device mounting board.
［１］上記目的を達成するため、本発明は、デバイスが搭載されるデバイス搭載用基板であって、
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、を備え、
前記絶縁層の内部に、前記搭載面に沿って延在する導電層が、電気的に浮いた状態で形成されている、ことを特徴とする。
[1] In order to achieve the above object, the present invention is a device mounting substrate on which a device is mounted.
A conductive substrate body made of metal, ceramics, or a composite of these,
An insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted is provided.
It is characterized in that a conductive layer extending along the mounting surface is formed inside the insulating layer in an electrically floating state.
上記特徴を備えた本発明のデバイス搭載用基板によれば、絶縁層が、その内部に延在する導電層によって複数の層に区画されているので、区画された複数の層のうちの一層に耐電圧破壊が生じた場合でも、残りの層で電気絶縁性を維持することが可能であり、電気絶縁性の信頼性が向上する。また、絶縁層が区画されていない場合に比べて、耐電圧平均値（ワイブル分布の平均値）が高くなり、電気絶縁性の信頼性が向上する。 According to the device mounting substrate of the present invention having the above-mentioned characteristics, since the insulating layer is divided into a plurality of layers by the conductive layer extending inside the insulating layer, it can be divided into one of the divided layers. Even if withstand voltage failure occurs, it is possible to maintain the electrical insulation in the remaining layers, and the reliability of the electrical insulation is improved. Further, as compared with the case where the insulating layer is not partitioned, the withstand voltage average value (the average value of the Weibull distribution) becomes higher, and the reliability of electrical insulation is improved.
［２］また、本発明のデバイス搭載用基板において、
前記導電層は、前記搭載面に対して垂直な方向から見て、前記デバイスが搭載される領域を包含するように形成されている、ことが好ましい。
[2] Further, in the device mounting substrate of the present invention,
The conductive layer is preferably formed so as to include a region on which the device is mounted when viewed from a direction perpendicular to the mounting surface.
上記特徴を備えた本発明のデバイス搭載用基板によれば、上述した作用効果をより確実に奏することができる。 According to the device mounting substrate of the present invention having the above-mentioned characteristics, the above-mentioned action and effect can be more reliably achieved.
［３］また、本発明のデバイス搭載用基板において、
複数の前記導電層が、前記絶縁層の内部に形成され、前記絶縁層の厚み方向に互いに離間して配置されている、ことが好ましい。
[3] Further, in the device mounting substrate of the present invention,
It is preferable that the plurality of the conductive layers are formed inside the insulating layer and are arranged apart from each other in the thickness direction of the insulating layer.
上記特徴を備えた本発明のデバイス搭載用基板によれば、上述した作用効果をより確実に奏することができる。 According to the device mounting substrate of the present invention having the above-mentioned characteristics, the above-mentioned action and effect can be more reliably achieved.
［４］また、本発明のデバイス搭載用基板において、
前記導電層によって前記絶縁層が区画されることにより形成された複数の分割絶縁層の厚みが均等である、ことが好ましい。
[4] Further, in the device mounting substrate of the present invention,
It is preferable that the thickness of the plurality of divided insulating layers formed by partitioning the insulating layer by the conductive layer is uniform.
ここで、「均等」とは、分割絶縁層同士を比較したとき一方の分割絶縁層の厚みが他方の分割絶縁層の厚みの９０％〜１１０％の範囲にあるものを意味する。 Here, "equal" means that the thickness of one of the divided insulating layers is in the range of 90% to 110% of the thickness of the other divided insulating layer when the divided insulating layers are compared with each other.
上記特徴を備えた本発明のデバイス搭載用基板によれば、上述した作用効果をより確実に奏することができる。特に、耐電圧平均値（ワイブル分布の平均値）が高くなるという作用効果をより確実に得ることができる。 According to the device mounting substrate of the present invention having the above-mentioned characteristics, the above-mentioned action and effect can be more reliably achieved. In particular, the effect of increasing the withstand voltage average value (the average value of the Weibull distribution) can be obtained more reliably.
［５］また、本発明のデバイス搭載用基板において、
前記導電層は、前記絶縁層から露出しないように形成されている、ことが好ましい。
[5] Further, in the device mounting substrate of the present invention,
It is preferable that the conductive layer is formed so as not to be exposed from the insulating layer.
上記特徴を備えた本発明のデバイス搭載用基板によれば、上述した作用効果をより確実に奏することができる。 According to the device mounting substrate of the present invention having the above-mentioned characteristics, the above-mentioned action and effect can be more reliably achieved.
以下、本発明の実施形態であるデバイス搭載用基板について、図面を参照して説明する。なお、図示内容の理解を容易にするための便宜上、図面に示した各部材のアスペクト比は実際の値から変更されている。 Hereinafter, the device mounting substrate according to the embodiment of the present invention will be described with reference to the drawings. The aspect ratio of each member shown in the drawings has been changed from the actual value for convenience in order to facilitate understanding of the illustrated contents.
図１は、本発明の一実施形態によるデバイス搭載用基板にデバイスを搭載した状態を模式的に示している。 FIG. 1 schematically shows a state in which a device is mounted on a device mounting substrate according to an embodiment of the present invention.
本実施形態によるデバイス搭載用基板１は、基板本体２を備えている。基板本体２は、方形板状、円板状等、デバイスの形状に適した各種の形状とすることができる。 The device mounting substrate 1 according to the present embodiment includes a substrate main body 2. The substrate body 2 can have various shapes suitable for the shape of the device, such as a square plate shape and a disk shape.
基板本体２は、金属、もしくはセラミックス、またはこれら金属および／またはセラミックスの複合体からなる、導電性を有する材料によって形成されている。ここで、基体本体２を形成する金属としては、銅（Ｃｕ）、アルミニウム（Ａｌ）等があげられる。また、基体本体２を形成する導電性を有するセラミックスとしては、炭化ケイ素（ＳｉＣ）等があげられる。 The substrate body 2 is formed of a conductive material made of a metal or ceramics, or a composite of these metals and / or ceramics. Here, examples of the metal forming the substrate body 2 include copper (Cu) and aluminum (Al). Further, examples of the conductive ceramics forming the substrate body 2 include silicon carbide (SiC) and the like.
基板本体２の表面には、絶縁層３が設けられている。 An insulating layer 3 is provided on the surface of the substrate body 2.
図２は、図１に示したデバイス搭載用基板１の絶縁層３の部分を拡大して示している。絶縁層３の、基板本体２と反対側の表面が、デバイス４が搭載されるデバイス搭載面３ａを形成している。絶縁層３は、絶縁性の材料から成る基体５と、基体５の内部に埋設された、導電性の材料から成る導電層６とを備えている。 FIG. 2 shows an enlarged portion of the insulating layer 3 of the device mounting substrate 1 shown in FIG. The surface of the insulating layer 3 opposite to the substrate main body 2 forms the device mounting surface 3a on which the device 4 is mounted. The insulating layer 3 includes a substrate 5 made of an insulating material and a conductive layer 6 made of a conductive material embedded inside the substrate 5.
絶縁層３の基体５を構成する絶縁性の材料は、有機材料でも良いし、セラミックス材料等の無機材料でも良い。無機材料としては、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化イットリウム（Ｙ２Ｏ３）、フォルステライト（２ＭｇＯ・ＳｉＯ２））、その他の酸化物、窒化物およびこれらの複合材があげられる。 The insulating material constituting the substrate 5 of the insulating layer 3 may be an organic material or an inorganic material such as a ceramic material. Examples of the inorganic material include alumina (Al 2 O 3 ), aluminum nitride (AlN), yttrium oxide (Y 2 O 3 ), forsterite ( 2 MgO · SiO 2 )), other oxides, nitrides and the like. Composite materials can be mentioned.
導電層６を構成する導電性の材料としては、金属が好適であり、例えば、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、白金（Ｐｔ）等があげられる。導電層６の材料は、例えば導電層６を形成する製膜工程の耐熱性に合わせて選択される。製膜の方法としては、化学気相成長法（ＣＶＤ）、プラズマ溶射等の溶射法、物理気相成長法（ＰＶＤ）等、種々の製膜方法を好適に使用可能であり、また、複数の製膜方法を複合的に使用することもできる。 As the conductive material constituting the conductive layer 6, a metal is preferable, and examples thereof include nickel (Ni), tungsten (W), molybdenum (Mo), and platinum (Pt). The material of the conductive layer 6 is selected, for example, according to the heat resistance of the film forming process for forming the conductive layer 6. As a film-forming method, various film-forming methods such as chemical vapor deposition (CVD), thermal spraying such as plasma spraying, and physical vapor deposition (PVD) can be preferably used, and a plurality of film-forming methods can be preferably used. It is also possible to use a combination of film forming methods.
本実施形態によるデバイス搭載用基板１においては、導電層６が複数（本例では３つ）設けられており、複数の導電層６は、絶縁層３の基体５の厚み方向に互いに離間して配置されている。 In the device mounting substrate 1 according to the present embodiment, a plurality of conductive layers 6 (three in this example) are provided, and the plurality of conductive layers 6 are separated from each other in the thickness direction of the substrate 5 of the insulating layer 3. Have been placed.
複数の導電層６のそれぞれは、その周囲が、基体５を構成する絶縁材料で包囲されており、電気的に浮いた状態（フローティング状態）となされている。 Each of the plurality of conductive layers 6 is surrounded by an insulating material constituting the substrate 5, and is in an electrically floating state (floating state).
また、複数の導電層６のそれぞれは、デバイス搭載面３ａの延在方向に沿って延在している。各導電層６は、デバイス搭載面３ａに対して垂直な方向から見て、デバイス４が搭載される領域（デバイス搭載領域）を包含するように形成されている。 Further, each of the plurality of conductive layers 6 extends along the extending direction of the device mounting surface 3a. Each conductive layer 6 is formed so as to include a region (device mounting region) on which the device 4 is mounted when viewed from a direction perpendicular to the device mounting surface 3a.
絶縁層３の基体５は、複数の導電層６によって区画されることにより、デバイス搭載面３ａに対して垂直な方向から見て、少なくともデバイス搭載領域に対応する部分が、複数（本例では４つ）の分割絶縁層５ａを形成している。 The substrate 5 of the insulating layer 3 is partitioned by a plurality of conductive layers 6, so that at least a plurality of portions corresponding to the device mounting area (4 in this example) are formed when viewed from a direction perpendicular to the device mounting surface 3a. The divided insulating layer 5a is formed.
そして、複数の分割絶縁層５ａの厚みは、均等とされている。すなわち、複数の導電層６同士の間隔が略同一であり、且つ、絶縁層３のデバイス搭載面３ａとデバイス搭載面３ａに最も近い導電層６との間隔が、複数の導電層６同士の間隔と略同一であり、且つ、絶縁層３の裏面３ｂとこの裏面３ｂに最も近い導電層６との間隔が、複数の導電層６同士の間隔と略同一である。 The thickness of the plurality of divided insulating layers 5a is made uniform. That is, the distance between the plurality of conductive layers 6 is substantially the same, and the distance between the device mounting surface 3a of the insulating layer 3 and the conductive layer 6 closest to the device mounting surface 3a is the distance between the plurality of conductive layers 6. The distance between the back surface 3b of the insulating layer 3 and the conductive layer 6 closest to the back surface 3b is substantially the same as the distance between the plurality of conductive layers 6.
ここで、複数の分割絶縁層５ａの厚みが「均等」であるとは、分割絶縁層５ａ同士を比較したとき、一方の分割絶縁層５ａの厚みが他方の分割絶縁層５ａの厚みの９０％〜１１０％の範囲にあるものを意味する。 Here, the fact that the thicknesses of the plurality of divided insulating layers 5a are "uniform" means that the thickness of one divided insulating layer 5a is 90% of the thickness of the other divided insulating layer 5a when the divided insulating layers 5a are compared with each other. It means that it is in the range of ~ 110%.
また、本実施形態によるデバイス搭載用基板１においては、複数の導電層６のそれぞれは、絶縁層３の基体５から外部に露出しないように形成されている。すなわち、絶縁層３の基体５の内部においてデバイス搭載面３の延在方向に沿って延在する各導電層６は、その端縁が絶縁層３の側周面３ｃに達しておらず、絶縁層３の基体５の内部で終端している。 Further, in the device mounting substrate 1 according to the present embodiment, each of the plurality of conductive layers 6 is formed so as not to be exposed to the outside from the substrate 5 of the insulating layer 3. That is, each conductive layer 6 extending along the extending direction of the device mounting surface 3 inside the substrate 5 of the insulating layer 3 is insulated because its edge does not reach the side peripheral surface 3c of the insulating layer 3. It is terminated inside the substrate 5 of the layer 3.
上記構成を備えた本実施形態によるデバイス搭載用基板１においては、デバイス４の使用時に高電圧が印加されて耐電圧破壊が生じた場合でも、その耐電圧破壊は、複数の分割絶縁層５ａのうちの１層に留まる。すなわち、他の分割絶縁層５ａにおいては耐電圧破壊が生じず、これらの健全な分割絶縁層５ａによって、絶縁層３全体として十分な電気絶縁性を維持することができる。 In the device mounting substrate 1 according to the present embodiment having the above configuration, even if a high voltage is applied during the use of the device 4 and the withstand voltage is destroyed, the withstand voltage is caused by the plurality of divided insulating layers 5a. Stay in one of our layers. That is, withstand voltage failure does not occur in the other split insulating layer 5a, and these sound split insulating layers 5a can maintain sufficient electrical insulation of the insulating layer 3 as a whole.
このように本実施形態によるデバイス搭載用基板１によれば、デバイス４の使用を不可能とする耐電圧破壊の防止に関する信頼性を、従来の構造のデバイス搭載用基板、すなわち単層の絶縁層を備えたデバイス搭載用基板に比して、高くすることができる。換言すれば、本実施形態によるデバイス搭載用基板１においては、従来構造のデバイス搭載用基板と同等の耐電圧破壊性能を確保する場合、絶縁層の厚みを従来よりも薄くすることができる。 As described above, according to the device mounting substrate 1 according to the present embodiment, the reliability regarding the prevention of withstand voltage destruction that makes the device 4 unusable is determined by the device mounting substrate having the conventional structure, that is, the single-layer insulating layer. It can be made higher than the device mounting board provided with. In other words, in the device mounting substrate 1 according to the present embodiment, the thickness of the insulating layer can be made thinner than before in order to secure the withstand voltage breakdown performance equivalent to that of the device mounting substrate having the conventional structure.
すなわち、単層の絶縁層を備えた従来のデバイス搭載用基板の場合、絶縁層の厚さをｄ、厚さ方向の電位差をＶとすると、絶縁層の電界強度Ｅは、Ｅ＝Ｖ／ｄとなる。 That is, in the case of a conventional device mounting substrate provided with a single-layer insulating layer, if the thickness of the insulating layer is d and the potential difference in the thickness direction is V, the electric field strength E of the insulating layer is E = V / d. It becomes.
そして、耐電圧破壊が発生するときの電界強度値Ｅ（破壊電圧値）は、次式のワイブル分布に従って整理される。 Then, the electric field strength value E (breakdown voltage value) when the withstand voltage failure occurs is arranged according to the Weibull distribution of the following equation.
Ｆ（Ｅ）＝１−ｅｘｐ{−（Ｅ／Ｅ０）ｍ（Ｖｅｆｆ／Ｖ０）}
Ｆ：ワイブル分布関数
ｍ：形状母数
Ｅ０：尺度母数
Ｖｅｆｆ：有効体積
Ｖ０：基準体積
F (E) = 1-exp {-(E / E 0 ) m (V eff / V 0 )}
F: Weibull distribution function m: Shape parameter E 0 : Scale parameter V eff : Effective volume V 0 : Reference volume
このときのワイブル分布における強度値の平均値は、Γをガンマ関数として、
Ｅ（平均）＝Ｅ０（Ｖｅｆｆ／Ｖ０）−１／ｍΓ（１＋１／ｍ）
で表すことができる。
The average value of the intensity values in the Weibull distribution at this time uses Γ as a gamma function.
E (mean) = E 0 (V eff / V 0 ) -1 / m Γ (1 + 1 / m)
Can be represented by.
これにより、単層の絶縁層を備えた従来のデバイス搭載用基板の場合のワイブル分布の平均値Ｅ２と、本実施形態によるデバイス搭載用基板１のワイブル分布の平均値Ｅ１との比は、従来構造における絶縁層の有効体積をＶｅｆｆ２、本実施形態における絶縁層３の個々の分割絶縁層５ａの有効体積をＶｅｆｆ１として、
Ｅ１／Ｅ２＝（Ｖｅｆｆ１／Ｖｅｆｆ２）−１／ｍ
となる。ここで、従来構造と本実施形態とでは、絶縁層の膜質自体には差がなく、ｍ値（形状母数）は変わらない点に留意されたい。
Thus, the average value E 2 of the Weibull distribution for a conventional device mounting substrate having an insulating layer of a single layer, the ratio between the average value E 1 of the Weibull distribution device mounting board 1 according to the present embodiment The effective volume of the insulating layer in the conventional structure is V eff2 , and the effective volume of each divided insulating layer 5a of the insulating layer 3 in the present embodiment is V eff1 .
E1 / E2 = (V eff1 / V eff2 ) -1 / m
Will be. Here, it should be noted that there is no difference in the film quality of the insulating layer itself between the conventional structure and the present embodiment, and the m value (shape parameter) does not change.
Ｖｅｆｆ１／Ｖｅｆｆ２は、絶縁層の厚み方向に平等電界が形成されているとして、絶縁層がｎ層に分割されている場合、
Ｖｅｆｆ１／Ｖｅｆｆ２＝（Ｖ／ｎ）／Ｖ＝１／ｎ
となる。
In V eff1 / V eff2 , when the insulating layer is divided into n layers, assuming that an equal electric field is formed in the thickness direction of the insulating layer,
V eff1 / V eff2 = (V / n) / V = 1 / n
Will be.
よって、ｍ＞１、ｎ＞１であるため、
Ｅ１／Ｅ２＝（１／ｎ）−１／ｍ＞１
となる。
Therefore, since m> 1 and n> 1,
E1 / E2 = (1 / n) -1 / m > 1
Will be.
すなわち、本実施形態のようにｎ層に分割した絶縁層３の耐電圧平均値Ｅ１は、従来構造の単層の絶縁層の耐電圧平均値Ｅ２に比して高い値となる。 That is, the withstand voltage average value E 1 of the insulating layer 3 divided into n layers as in the present embodiment is higher than the withstand voltage average value E 2 of the single-layer insulating layer having the conventional structure.
上記の通り、本実施形態によるデバイス搭載用基板１によれば、複数の分割絶縁層５ａのうちの一層に耐電圧破壊が生じた場合でも、他の健全な分割絶縁層５ａによって絶縁層３全体としての電気絶縁性を維持することが可能であり、また、耐電圧の平均値を従来構造のものよりも高めることができる。 As described above, according to the device mounting substrate 1 according to the present embodiment, even if the withstand voltage is broken in one of the plurality of divided insulating layers 5a, the other sound divided insulating layer 5a causes the entire insulating layer 3 as a whole. It is possible to maintain the electrical insulation as a result, and the average value of the withstand voltage can be increased as compared with that of the conventional structure.
これにより、単層の絶縁層を備えた従来のデバイス搭載用基板に比して、デバイスの使用を不可能とする耐電圧破壊の防止に関する信頼性（電気絶縁性の信頼性）を高めることができ、ひいては、絶縁層の厚みを厚くすることなく耐電圧破壊性能を高めることができる。 As a result, the reliability (reliability of electrical insulation) regarding the prevention of withstand voltage destruction that makes the device unusable can be improved as compared with the conventional device mounting substrate provided with a single-layer insulating layer. As a result, the withstand voltage failure performance can be improved without increasing the thickness of the insulating layer.
上記実施形態の一変形例としては、図３に示したように、複数の導電層６のそれぞれの端部が、絶縁層３の側周面３ｃにおいて露出するように構成しても良い。また、複数の導電層６のうちの一部の導電層６の端部が、絶縁層３の側周面３ｃにおいて露出するように構成しても良い。 As a modification of the above embodiment, as shown in FIG. 3, each end of the plurality of conductive layers 6 may be configured to be exposed on the side peripheral surface 3c of the insulating layer 3. Further, the end portion of a part of the conductive layer 6 among the plurality of conductive layers 6 may be configured to be exposed on the side peripheral surface 3c of the insulating layer 3.
上記実施形態の他の変形例としては、図４に示したように、絶縁層３の基体５の内部に導電層６を一層設けるようにしても良い。導電層６は、絶縁層３の基体５の厚さ方向の中央位置に形成されている。なお、絶縁層３の基体５の内部に形成する導電層６の数は任意である。 As another modification of the above embodiment, as shown in FIG. 4, the conductive layer 6 may be further provided inside the substrate 5 of the insulating layer 3. The conductive layer 6 is formed at the center position of the insulating layer 3 in the thickness direction of the substrate 5. The number of conductive layers 6 formed inside the substrate 5 of the insulating layer 3 is arbitrary.
（実施例）
［実施例１］
溶射膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体２を準備する。
(ii)基板本体２の表面にアルミナ（Ａｌ２Ｏ３）を溶射して、厚さ３０μｍのアルミナ溶射膜を形成する。
(iii)アルミナ溶射膜上にニッケル（Ｎｉ）を溶射して、厚さ１０μｍのニッケル溶射膜を形成する。
(iv)ニッケル溶射膜上にアルミナを溶射して、厚さ３０μｍのアルミナ溶射膜を形成する。
(iii)、(iv)を繰り返し、最後にアルミナ溶射面が形成されるようにする。
そして、アルミナ溶射膜の総厚が１５０μｍとなるようにする。
(Example)
[Example 1]
Insulation layer formation by thermal spraying film
(i) Prepare a square plate-shaped copper (Cu) substrate body 2 having a size of 50 mm (length of one piece) × 5 mm (thickness).
(ii) Alumina (Al 2 O 3 ) is sprayed on the surface of the substrate body 2 to form an alumina sprayed film having a thickness of 30 μm.
(iii) Nickel (Ni) is sprayed onto the alumina sprayed film to form a nickel sprayed film having a thickness of 10 μm.
(iv) Alumina is sprayed onto a nickel sprayed film to form an alumina sprayed film having a thickness of 30 μm.
Repeat steps (iii) and (iv) so that the alumina sprayed surface is finally formed.
Then, the total thickness of the alumina sprayed film is set to 150 μm.
［比較例１］
溶射膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体を準備する。
(ii)基板本体の表面にアルミナ（Ａｌ２Ｏ３）を溶射して、厚さ１５０μｍのアルミナ溶射膜を形成する。
[Comparative Example 1]
Insulation layer formation by thermal spraying film
(i) Prepare a square plate-shaped copper (Cu) substrate body of 50 mm (length of one piece) x 5 mm (thickness).
(ii) Alumina (Al 2 O 3 ) is sprayed on the surface of the substrate body to form an alumina sprayed film having a thickness of 150 μm.
［実施例２］
ＣＶＤ膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体２を準備する。
(ii)基板本体２の表面に厚さ３０μｍの酸化イットリウム（Ｙ２Ｏ３）膜をＣＶＤにより形成する。
(iii)酸化イットリウム膜上に白金（Ｐｔ）をＰＶＤ法により厚さ３μｍの白金膜を形成する。
(iv)白金膜上に厚さ３０μｍの酸化イットリウム膜をＣＶＤにより形成する。
(iii)、(iv)を繰り返し、最後に酸化イットリウム膜が形成されるようにする。
そして、酸化イットリウム膜の総厚が１５０μｍとなるようにする。
[Example 2]
Insulation layer formation by CVD film
(i) Prepare a square plate-shaped copper (Cu) substrate body 2 having a size of 50 mm (length of one piece) × 5 mm (thickness).
(ii) yttrium oxide having a thickness of 30μm on the surface of the substrate main body 2 (Y 2 O 3) film is formed by CVD.
(iii) Platinum (Pt) is formed on the yttrium oxide film by the PVD method to form a platinum film having a thickness of 3 μm.
(iv) A yttrium oxide film having a thickness of 30 μm is formed on the platinum film by CVD.
Repeat steps (iii) and (iv) so that the yttrium oxide film is finally formed.
Then, the total thickness of the yttrium oxide film is adjusted to 150 μm.
［比較例２］
ＣＶＤ膜による絶縁層形成
(i)５０ｍｍ（一片の長さ）×５ｍｍ（厚さ）の正方形板状の銅（Ｃｕ）製の基板本体を準備する。
(ii)基板本体の表面に厚さ１５０μｍの酸化イットリウム（Ｙ２Ｏ３）膜をＣＶＤにより形成する。
[Comparative Example 2]
Insulation layer formation by CVD film
(i) Prepare a square plate-shaped copper (Cu) substrate body of 50 mm (length of one piece) x 5 mm (thickness).
(ii) yttrium oxide having a thickness of 150μm on the surface of the substrate main body (Y 2 O 3) film to form by CVD.
上述の実施例１、２および比較例１、２に対して、針電極で耐電圧試験を５０箇所行い、ワイブル確率紙にプロットし、平均絶縁強度を計算した。その結果を表１に示す。 With respect to Examples 1 and 2 and Comparative Examples 1 and 2 described above, a withstand voltage test was performed at 50 points with a needle electrode, plotted on a Weibull probability paper, and the average dielectric strength was calculated. The results are shown in Table 1.
表１に示したように、実施例１（分割絶縁層）の耐電圧平均値は、比較例１（単一の絶縁層）の耐電圧平均値よりも大きい。また、実施例２（分割絶縁層）の耐電圧平均値は、比較例２（単一の絶縁層）の耐電圧平均値よりも大きい。 As shown in Table 1, the withstand voltage average value of Example 1 (divided insulating layer) is larger than the withstand voltage average value of Comparative Example 1 (single insulating layer). Further, the withstand voltage average value of Example 2 (divided insulating layer) is larger than the withstand voltage average value of Comparative Example 2 (single insulating layer).
このように、絶縁層３の基体５を導電層６により分割構造とすることにより、単一の絶縁層に比して耐電圧平均値を高めることができることを確認できた。 As described above, it was confirmed that the withstand voltage average value can be increased as compared with a single insulating layer by forming the substrate 5 of the insulating layer 3 into a divided structure by the conductive layer 6.
１ デバイス搭載用基板
２ 基板本体
３ 絶縁層
３ａ デバイス搭載面（絶縁層の表面）
３ｂ 絶縁層の裏面
３ｃ 絶縁層の側周面
４ デバイス
５ 絶縁層の基体
５ａ 基体の分割絶縁層
６ 導電層
1 Device mounting board 2 Board body 3 Insulation layer 3a Device mounting surface (surface of insulation layer)
3b Back surface of the insulating layer 3c Side peripheral surface of the insulating layer 4 Device 5 Base of the insulating layer 5a Divided insulating layer of the base 6 Conductive layer
Claims (5)
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、を備え、
前記絶縁層の内部に、前記搭載面に沿って延在する導電層が、電気的に浮いた状態で形成されている、デバイス搭載用基板。 It is a device mounting board on which the device is mounted.
A conductive substrate body made of metal, ceramics, or a composite of these,
An insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted is provided.
A device mounting substrate in which a conductive layer extending along the mounting surface is formed inside the insulating layer in an electrically floating state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019126345A JP7341756B2 (en) | 2019-07-05 | 2019-07-05 | Device mounting board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019126345A JP7341756B2 (en) | 2019-07-05 | 2019-07-05 | Device mounting board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021012947A true JP2021012947A (en) | 2021-02-04 |
| JP7341756B2 JP7341756B2 (en) | 2023-09-11 |
Family
ID=74227883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019126345A Active JP7341756B2 (en) | 2019-07-05 | 2019-07-05 | Device mounting board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7341756B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179856A (en) * | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | Insulating substrate and semiconductor device |
| JP2009004731A (en) * | 2007-01-29 | 2009-01-08 | Panasonic Corp | Insulating radiating substrate, manufacturing method thereof and circuit module using the same |
| JP2016059147A (en) * | 2014-09-09 | 2016-04-21 | 日立オートモティブシステムズ株式会社 | Power module |
-
2019
- 2019-07-05 JP JP2019126345A patent/JP7341756B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179856A (en) * | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | Insulating substrate and semiconductor device |
| JP2009004731A (en) * | 2007-01-29 | 2009-01-08 | Panasonic Corp | Insulating radiating substrate, manufacturing method thereof and circuit module using the same |
| JP2016059147A (en) * | 2014-09-09 | 2016-04-21 | 日立オートモティブシステムズ株式会社 | Power module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7341756B2 (en) | 2023-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102555765B1 (en) | electrostatic chuck device | |
| KR100916953B1 (en) | Ceramic electrostatic chuck assembly and method of making | |
| JP7424362B2 (en) | electrostatic chuck | |
| TW201939661A (en) | Electrostatic chuck | |
| JP3145664B2 (en) | Wafer heating device | |
| US11177152B2 (en) | Ceramic substrate containing aluminum oxide and electrostatic chuck having electrode containing tungsten with oxides | |
| JP2007258610A (en) | Alumina sintered body | |
| JP6489195B1 (en) | Electrostatic chuck device | |
| JP2002368069A (en) | Electrostatic chucking device | |
| US8981232B2 (en) | Conductive emissions protection | |
| KR20220005984A (en) | Ceramic structure, electrostatic chuck and substrate fixing device | |
| JP2021012947A (en) | Substrate for mounting device | |
| JPH11176559A (en) | Multiple-layered ceramic heater | |
| KR100984751B1 (en) | Electrostatic chuck containing double buffer layer for reducing thermal stress | |
| US20220418081A1 (en) | Embeddable Electrically Insulating Thermal Connector and Circuit Board Including the Same | |
| JP3728078B2 (en) | Plasma generating material | |
| JP4879771B2 (en) | Electrostatic chuck | |
| JP6075447B2 (en) | ESD protection device | |
| JP2005243243A (en) | Heating method | |
| JP2004342622A (en) | Ceramic heater | |
| KR102666586B1 (en) | Ceramic Susceptor | |
| JP4069875B2 (en) | Wafer holding member | |
| KR102718018B1 (en) | Electrostatic chuck | |
| US20210246071A1 (en) | Ceramic substrate and electrostatic chuck | |
| WO2024058183A1 (en) | Attractive-adhesion substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230830 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7341756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |