JP7341756B2 - Device mounting board - Google Patents
Device mounting board Download PDFInfo
- Publication number
- JP7341756B2 JP7341756B2 JP2019126345A JP2019126345A JP7341756B2 JP 7341756 B2 JP7341756 B2 JP 7341756B2 JP 2019126345 A JP2019126345 A JP 2019126345A JP 2019126345 A JP2019126345 A JP 2019126345A JP 7341756 B2 JP7341756 B2 JP 7341756B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- device mounting
- conductive
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、半導体デバイス(SiCデバイス等)やLED等のデバイスが搭載されるデバイス搭載用基板に関する。 The present invention relates to a device mounting substrate on which devices such as semiconductor devices (SiC devices, etc.) and LEDs are mounted.
半導体デバイス(例えばSiCデバイス)やLED等のデバイスは、通常、金属製の基板に搭載されて使用される。デバイスを金属製の基板に搭載することにより、デバイスからの発熱が基板によって放熱されるように構成されている。すなわち、金属製の基板が、デバイスに対するヒートシンクとして機能する(特許文献1等)。 Devices such as semiconductor devices (for example, SiC devices) and LEDs are usually mounted on metal substrates and used. By mounting the device on a metal substrate, heat generated from the device is dissipated by the substrate. That is, the metal substrate functions as a heat sink for the device (see Patent Document 1, etc.).
ここで、デバイスを金属製基板に搭載する際には、基板とデバイスとの間を電気的に絶縁する必要がある。 Here, when mounting a device on a metal substrate, it is necessary to electrically insulate between the substrate and the device.
そこで、金属製の基板にデバイスを搭載する際には、基板のデバイス搭載面に絶縁層を設け、この絶縁層の上にデバイスを搭載するようにしている。 Therefore, when mounting a device on a metal substrate, an insulating layer is provided on the device mounting surface of the substrate, and the device is mounted on this insulating layer.
近年、デバイスのハイパワー化や高耐電圧化の要請に伴い、デバイスと基板との間の電気絶縁性(耐電圧)を高める必要があり、デバイスと基板との間に設ける絶縁層の厚みを厚くする必要があった。 In recent years, with the demand for higher power and higher withstand voltage in devices, it is necessary to increase the electrical insulation (withstand voltage) between the device and the substrate, and the thickness of the insulating layer between the device and the substrate has to be increased. It needed to be thicker.
ところが、デバイスと基板との間に設ける絶縁層の厚みを厚くすると、デバイスで発生した熱量を基板側に十分に伝熱することができず、デバイスの温度が上昇して使用できなくなるという問題があった。 However, if the thickness of the insulating layer between the device and the substrate is increased, the amount of heat generated in the device cannot be sufficiently transferred to the substrate, causing the problem that the temperature of the device rises and makes it unusable. there were.
本発明は、上述した従来の技術の問題点に鑑みてなされたものであって、デバイスとの間に設ける絶縁層の厚みを厚くすることなく、電気絶縁性(耐電圧)を高めることができるデバイス搭載基板を提供することを目的とする。 The present invention was made in view of the problems of the conventional technology described above, and it is possible to improve electrical insulation (withstand voltage) without increasing the thickness of the insulating layer provided between the device and the device. The purpose is to provide device mounting boards.
[1]上記目的を達成するため、本発明の第1態様のデバイス搭載用基板は、金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、
前記複数の導電層によって前記絶縁層が区画されることにより形成された複数の分割絶縁層の厚みが均等である、ことを特徴とする。
[2]上記目的を達成するため、本発明の第2態様のデバイス搭載用基板は、
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、前記絶縁層から露出しないように形成されている、ことを特徴とする。
[1] In order to achieve the above object, the device mounting substrate of the first aspect of the present invention includes a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state and are spaced apart from each other in the thickness direction of the insulating layer,
The plurality of divided insulating layers formed by dividing the insulating layer by the plurality of conductive layers have an equal thickness.
[2] In order to achieve the above object, the device mounting substrate according to the second aspect of the present invention includes:
a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state, are spaced apart from each other in the thickness direction of the insulating layer, and are formed so as not to be exposed from the insulating layer. .
上記特徴を備えた本発明のデバイス搭載用基板によれば、絶縁層が、その内部に延在する導電層によって複数の層に区画されているので、区画された複数の層のうちの一層に耐電圧破壊が生じた場合でも、残りの層で電気絶縁性を維持することが可能であり、電気絶縁性の信頼性が向上する。また、絶縁層が区画されていない場合に比べて、耐電圧平均値(ワイブル分布の平均値)が高くなり、電気絶縁性の信頼性が向上する。
ここで、「均等」とは、分割絶縁層同士を比較したとき一方の分割絶縁層の厚みが他方の分割絶縁層の厚みの90%~110%の範囲にあるものを意味する。
According to the device mounting substrate of the present invention having the above characteristics, the insulating layer is divided into a plurality of layers by the conductive layer extending inside the insulating layer, so that one of the plurality of divided layers Even when voltage breakdown occurs, it is possible to maintain electrical insulation with the remaining layers, improving the reliability of electrical insulation. Moreover, compared to the case where the insulating layer is not divided, the average value of withstand voltage (average value of Weibull distribution) becomes higher, and the reliability of electrical insulation improves.
Here, "equal" means that when comparing the divided insulating layers, the thickness of one divided insulating layer is in the range of 90% to 110% of the thickness of the other divided insulating layer.
[3]また、本発明のデバイス搭載用基板において、
前記導電層は、前記搭載面に対して垂直な方向から見て、前記デバイスが搭載される領域を包含するように形成されている、ことが好ましい。
[ 3 ] Furthermore, in the device mounting substrate of the present invention,
Preferably, the conductive layer is formed so as to cover a region where the device is mounted when viewed from a direction perpendicular to the mounting surface.
上記特徴を備えた本発明のデバイス搭載用基板によれば、上述した作用効果をより確実に奏することができる。 According to the device mounting substrate of the present invention having the above features, the above effects can be more reliably achieved.
以下、本発明の実施形態であるデバイス搭載用基板について、図面を参照して説明する。なお、図示内容の理解を容易にするための便宜上、図面に示した各部材のアスペクト比は実際の値から変更されている。 DESCRIPTION OF THE PREFERRED EMBODIMENTS A device mounting board according to an embodiment of the present invention will be described below with reference to the drawings. Note that the aspect ratio of each member shown in the drawings has been changed from the actual value for convenience to facilitate understanding of the contents shown in the drawings.
図1は、本発明の一実施形態によるデバイス搭載用基板にデバイスを搭載した状態を模式的に示している。 FIG. 1 schematically shows a state in which a device is mounted on a device mounting substrate according to an embodiment of the present invention.
本実施形態によるデバイス搭載用基板1は、基板本体2を備えている。基板本体2は、方形板状、円板状等、デバイスの形状に適した各種の形状とすることができる。
The device mounting board 1 according to this embodiment includes a
基板本体2は、金属、もしくはセラミックス、またはこれら金属および/またはセラミックスの複合体からなる、導電性を有する材料によって形成されている。ここで、基体本体2を形成する金属としては、銅(Cu)、アルミニウム(Al)等があげられる。また、基体本体2を形成する導電性を有するセラミックスとしては、炭化ケイ素(SiC)等があげられる。
The
基板本体2の表面には、絶縁層3が設けられている。
An
図2は、図1に示したデバイス搭載用基板1の絶縁層3の部分を拡大して示している。絶縁層3の、基板本体2と反対側の表面が、デバイス4が搭載されるデバイス搭載面3aを形成している。絶縁層3は、絶縁性の材料から成る基体5と、基体5の内部に埋設された、導電性の材料から成る導電層6とを備えている。
FIG. 2 shows an enlarged view of the
絶縁層3の基体5を構成する絶縁性の材料は、有機材料でも良いし、セラミックス材料等の無機材料でも良い。無機材料としては、例えば、アルミナ(Al2O3)、窒化アルミニウム(AlN)、酸化イットリウム(Y2O3)、フォルステライト(2MgO・SiO2))、その他の酸化物、窒化物およびこれらの複合材があげられる。
The insulating material constituting the
導電層6を構成する導電性の材料としては、金属が好適であり、例えば、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、白金(Pt)等があげられる。導電層6の材料は、例えば導電層6を形成する製膜工程の耐熱性に合わせて選択される。製膜の方法としては、化学気相成長法(CVD)、プラズマ溶射等の溶射法、物理気相成長法(PVD)等、種々の製膜方法を好適に使用可能であり、また、複数の製膜方法を複合的に使用することもできる。
The conductive material constituting the
本実施形態によるデバイス搭載用基板1においては、導電層6が複数(本例では3つ)設けられており、複数の導電層6は、絶縁層3の基体5の厚み方向に互いに離間して配置されている。
In the device mounting substrate 1 according to the present embodiment, a plurality of conductive layers 6 (three in this example) are provided, and the plurality of
複数の導電層6のそれぞれは、その周囲が、基体5を構成する絶縁材料で包囲されており、電気的に浮いた状態(フローティング状態)となされている。
Each of the plurality of
また、複数の導電層6のそれぞれは、デバイス搭載面3aの延在方向に沿って延在している。各導電層6は、デバイス搭載面3aに対して垂直な方向から見て、デバイス4が搭載される領域(デバイス搭載領域)を包含するように形成されている。
Further, each of the plurality of
絶縁層3の基体5は、複数の導電層6によって区画されることにより、デバイス搭載面3aに対して垂直な方向から見て、少なくともデバイス搭載領域に対応する部分が、複数(本例では4つ)の分割絶縁層5aを形成している。
The
そして、複数の分割絶縁層5aの厚みは、均等とされている。すなわち、複数の導電層6同士の間隔が略同一であり、且つ、絶縁層3のデバイス搭載面3aとデバイス搭載面3aに最も近い導電層6との間隔が、複数の導電層6同士の間隔と略同一であり、且つ、絶縁層3の裏面3bとこの裏面3bに最も近い導電層6との間隔が、複数の導電層6同士の間隔と略同一である。
The thicknesses of the plurality of divided
ここで、複数の分割絶縁層5aの厚みが「均等」であるとは、分割絶縁層5a同士を比較したとき、一方の分割絶縁層5aの厚みが他方の分割絶縁層5aの厚みの90%~110%の範囲にあるものを意味する。
Here, when the plurality of divided
また、本実施形態によるデバイス搭載用基板1においては、複数の導電層6のそれぞれは、絶縁層3の基体5から外部に露出しないように形成されている。すなわち、絶縁層3の基体5の内部においてデバイス搭載面3の延在方向に沿って延在する各導電層6は、その端縁が絶縁層3の側周面3cに達しておらず、絶縁層3の基体5の内部で終端している。
Further, in the device mounting substrate 1 according to the present embodiment, each of the plurality of
上記構成を備えた本実施形態によるデバイス搭載用基板1においては、デバイス4の使用時に高電圧が印加されて耐電圧破壊が生じた場合でも、その耐電圧破壊は、複数の分割絶縁層5aのうちの1層に留まる。すなわち、他の分割絶縁層5aにおいては耐電圧破壊が生じず、これらの健全な分割絶縁層5aによって、絶縁層3全体として十分な電気絶縁性を維持することができる。
In the device mounting substrate 1 according to the present embodiment having the above configuration, even if a high voltage is applied during use of the
このように本実施形態によるデバイス搭載用基板1によれば、デバイス4の使用を不可能とする耐電圧破壊の防止に関する信頼性を、従来の構造のデバイス搭載用基板、すなわち単層の絶縁層を備えたデバイス搭載用基板に比して、高くすることができる。換言すれば、本実施形態によるデバイス搭載用基板1においては、従来構造のデバイス搭載用基板と同等の耐電圧破壊性能を確保する場合、絶縁層の厚みを従来よりも薄くすることができる。
As described above, according to the device mounting board 1 according to the present embodiment, reliability regarding prevention of withstand voltage breakdown that would make it impossible to use the
すなわち、単層の絶縁層を備えた従来のデバイス搭載用基板の場合、絶縁層の厚さをd、厚さ方向の電位差をVとすると、絶縁層の電界強度Eは、E=V/dとなる。 In other words, in the case of a conventional device mounting substrate with a single insulating layer, if the thickness of the insulating layer is d and the potential difference in the thickness direction is V, then the electric field strength E of the insulating layer is E=V/d. becomes.
そして、耐電圧破壊が発生するときの電界強度値E(破壊電圧値)は、次式のワイブル分布に従って整理される。 Then, the electric field strength value E (breakdown voltage value) when breakdown voltage breakdown occurs is arranged according to the Weibull distribution of the following equation.
F(E)=1-exp{-(E/E0)m(Veff/V0)}
F:ワイブル分布関数
m:形状母数
E0:尺度母数
Veff:有効体積
V0:基準体積
F(E)=1-exp{-(E/E 0 ) m (V eff /V 0 )}
F: Weibull distribution function m: Shape parameter E 0 : Scale parameter V eff : Effective volume V 0 : Reference volume
このときのワイブル分布における強度値の平均値は、Γをガンマ関数として、
E(平均)=E0(Veff/V0)-1/mΓ(1+1/m)
で表すことができる。
At this time, the average value of the intensity values in the Weibull distribution is expressed as
E (average) = E 0 (V eff /V 0 ) -1/m Γ (1+1/m)
It can be expressed as
これにより、単層の絶縁層を備えた従来のデバイス搭載用基板の場合のワイブル分布の平均値E2と、本実施形態によるデバイス搭載用基板1のワイブル分布の平均値E1との比は、従来構造における絶縁層の有効体積をVeff2、本実施形態における絶縁層3の個々の分割絶縁層5aの有効体積をVeff1として、
E1/E2=(Veff1/Veff2)-1/m
となる。ここで、従来構造と本実施形態とでは、絶縁層の膜質自体には差がなく、m値(形状母数)は変わらない点に留意されたい。
As a result, the ratio between the average value E 2 of the Weibull distribution in the case of the conventional device mounting substrate with a single insulating layer and the average value E 1 of the Weibull distribution of the device mounting substrate 1 according to the present embodiment is , the effective volume of the insulating layer in the conventional structure is V eff2 , and the effective volume of each divided insulating
E1/E2=(V eff1 /V eff2 ) -1/m
becomes. It should be noted here that there is no difference in the film quality of the insulating layer itself between the conventional structure and this embodiment, and the m value (shape parameter) remains the same.
Veff1/Veff2は、絶縁層の厚み方向に平等電界が形成されているとして、絶縁層がn層に分割されている場合、
Veff1/Veff2=(V/n)/V=1/n
となる。
V eff1 /V eff2 is calculated by assuming that a uniform electric field is formed in the thickness direction of the insulating layer, and when the insulating layer is divided into n layers,
V eff1 /V eff2 = (V/n)/V=1/n
becomes.
よって、m>1、n>1であるため、
E1/E2=(1/n)-1/m>1
となる。
Therefore, since m>1 and n>1,
E1/E2=(1/n) -1/m >1
becomes.
すなわち、本実施形態のようにn層に分割した絶縁層3の耐電圧平均値E1は、従来構造の単層の絶縁層の耐電圧平均値E2に比して高い値となる。
That is, the average withstand voltage E 1 of the insulating
上記の通り、本実施形態によるデバイス搭載用基板1によれば、複数の分割絶縁層5aのうちの一層に耐電圧破壊が生じた場合でも、他の健全な分割絶縁層5aによって絶縁層3全体としての電気絶縁性を維持することが可能であり、また、耐電圧の平均値を従来構造のものよりも高めることができる。
As described above, according to the device mounting board 1 according to the present embodiment, even if voltage breakdown occurs in one of the plurality of divided insulating
これにより、単層の絶縁層を備えた従来のデバイス搭載用基板に比して、デバイスの使用を不可能とする耐電圧破壊の防止に関する信頼性(電気絶縁性の信頼性)を高めることができ、ひいては、絶縁層の厚みを厚くすることなく耐電圧破壊性能を高めることができる。 This increases the reliability (reliability of electrical insulation) in preventing voltage breakdown that would make devices unusable, compared to conventional device mounting substrates with a single insulating layer. Therefore, the breakdown voltage performance can be improved without increasing the thickness of the insulating layer.
上記実施形態の一変形例としては、図3に示したように、複数の導電層6のそれぞれの端部が、絶縁層3の側周面3cにおいて露出するように構成しても良い。また、複数の導電層6のうちの一部の導電層6の端部が、絶縁層3の側周面3cにおいて露出するように構成しても良い。
As a modification of the above embodiment, as shown in FIG. 3, each end of the plurality of
上記実施形態の他の変形例としては、図4に示したように、絶縁層3の基体5の内部に導電層6を一層設けるようにしても良い。導電層6は、絶縁層3の基体5の厚さ方向の中央位置に形成されている。なお、絶縁層3の基体5の内部に形成する導電層6の数は任意である。
As another modification of the above embodiment, as shown in FIG. 4, a
(実施例)
[実施例1]
溶射膜による絶縁層形成
(i)50mm(一片の長さ)×5mm(厚さ)の正方形板状の銅(Cu)製の基板本体2を準備する。
(ii)基板本体2の表面にアルミナ(Al2O3)を溶射して、厚さ30μmのアルミナ溶射膜を形成する。
(iii)アルミナ溶射膜上にニッケル(Ni)を溶射して、厚さ10μmのニッケル溶射膜を形成する。
(iv)ニッケル溶射膜上にアルミナを溶射して、厚さ30μmのアルミナ溶射膜を形成する。
(iii)、(iv)を繰り返し、最後にアルミナ溶射面が形成されるようにする。
そして、アルミナ溶射膜の総厚が150μmとなるようにする。
(Example)
[Example 1]
Insulating layer formation using thermal spray coating
(i) A square plate-shaped
(ii) Alumina (Al 2 O 3 ) is sprayed onto the surface of the substrate
(iii) Nickel (Ni) is sprayed onto the alumina sprayed film to form a nickel sprayed film with a thickness of 10 μm.
(iv) Alumina is sprayed onto the nickel sprayed film to form an alumina sprayed film with a thickness of 30 μm.
Repeat steps (iii) and (iv) until the alumina sprayed surface is finally formed.
Then, the total thickness of the alumina sprayed film is set to 150 μm.
[比較例1]
溶射膜による絶縁層形成
(i)50mm(一片の長さ)×5mm(厚さ)の正方形板状の銅(Cu)製の基板本体を準備する。
(ii)基板本体の表面にアルミナ(Al2O3)を溶射して、厚さ150μmのアルミナ溶射膜を形成する。
[Comparative example 1]
Insulating layer formation using thermal spray coating
(i) A square plate-shaped copper (Cu) substrate body measuring 50 mm (length of one piece) x 5 mm (thickness) is prepared.
(ii) Alumina (Al 2 O 3 ) is sprayed onto the surface of the substrate body to form an alumina sprayed film with a thickness of 150 μm.
[実施例2]
CVD膜による絶縁層形成
(i)50mm(一片の長さ)×5mm(厚さ)の正方形板状の銅(Cu)製の基板本体2を準備する。
(ii)基板本体2の表面に厚さ30μmの酸化イットリウム(Y2O3)膜をCVDにより形成する。
(iii)酸化イットリウム膜上に白金(Pt)をPVD法により厚さ3μmの白金膜を形成する。
(iv)白金膜上に厚さ30μmの酸化イットリウム膜をCVDにより形成する。
(iii)、(iv)を繰り返し、最後に酸化イットリウム膜が形成されるようにする。
そして、酸化イットリウム膜の総厚が150μmとなるようにする。
[Example 2]
Insulating layer formation using CVD film
(i) A square plate-shaped
(ii) A 30 μm thick yttrium oxide (Y 2 O 3 ) film is formed on the surface of the
(iii) A platinum (Pt) film with a thickness of 3 μm is formed on the yttrium oxide film by PVD.
(iv) A 30 μm thick yttrium oxide film is formed on the platinum film by CVD.
Repeat steps (iii) and (iv) until finally a yttrium oxide film is formed.
Then, the total thickness of the yttrium oxide film is set to 150 μm.
[比較例2]
CVD膜による絶縁層形成
(i)50mm(一片の長さ)×5mm(厚さ)の正方形板状の銅(Cu)製の基板本体を準備する。
(ii)基板本体の表面に厚さ150μmの酸化イットリウム(Y2O3)膜をCVDにより形成する。
[Comparative example 2]
Insulating layer formation using CVD film
(i) A square plate-shaped copper (Cu) substrate body measuring 50 mm (length of one piece) x 5 mm (thickness) is prepared.
(ii) A 150 μm thick yttrium oxide (Y 2 O 3 ) film is formed on the surface of the substrate body by CVD.
上述の実施例1、2および比較例1、2に対して、針電極で耐電圧試験を50箇所行い、ワイブル確率紙にプロットし、平均絶縁強度を計算した。その結果を表1に示す。 For the above-mentioned Examples 1 and 2 and Comparative Examples 1 and 2, a withstand voltage test was conducted at 50 locations using a needle electrode, plotted on Weibull probability paper, and the average dielectric strength was calculated. The results are shown in Table 1.
表1に示したように、実施例1(分割絶縁層)の耐電圧平均値は、比較例1(単一の絶縁層)の耐電圧平均値よりも大きい。また、実施例2(分割絶縁層)の耐電圧平均値は、比較例2(単一の絶縁層)の耐電圧平均値よりも大きい。 As shown in Table 1, the average withstand voltage of Example 1 (divided insulating layer) is larger than the average withstand voltage of Comparative Example 1 (single insulating layer). Further, the average withstand voltage value of Example 2 (divided insulating layer) is larger than the average withstand voltage value of Comparative Example 2 (single insulating layer).
このように、絶縁層3の基体5を導電層6により分割構造とすることにより、単一の絶縁層に比して耐電圧平均値を高めることができることを確認できた。
In this way, it was confirmed that by forming the
1 デバイス搭載用基板
2 基板本体
3 絶縁層
3a デバイス搭載面(絶縁層の表面)
3b 絶縁層の裏面
3c 絶縁層の側周面
4 デバイス
5 絶縁層の基体
5a 基体の分割絶縁層
6 導電層
1
3b Back surface of insulating
Claims (3)
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、
前記複数の導電層によって前記絶縁層が区画されることにより形成された複数の分割絶縁層の厚みが均等である、
デバイス搭載用基板。 A device mounting board on which a device is mounted,
a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state and are spaced apart from each other in the thickness direction of the insulating layer,
The plurality of divided insulating layers formed by dividing the insulating layer by the plurality of conductive layers have an equal thickness.
Board for mounting devices.
金属もしくはセラミックスまたはこれらの複合体からなる導電性を有する基板本体と、
前記基板本体の表面に形成され、前記デバイスが搭載される搭載面を有する絶縁層と、
前記絶縁層の内部に、前記搭載面に沿って延在する複数の導電層と、
を備え、
前記複数の導電層は、電気的に浮いた状態で形成されると共に前記絶縁層の厚み方向に互いに離間して配置され、前記絶縁層から露出しないように形成されている、
デバイス搭載用基板。 A device mounting board on which a device is mounted,
a conductive substrate body made of metal, ceramics, or a composite thereof;
an insulating layer formed on the surface of the substrate body and having a mounting surface on which the device is mounted;
a plurality of conductive layers extending along the mounting surface inside the insulating layer;
Equipped with
The plurality of conductive layers are formed in an electrically floating state, are spaced apart from each other in the thickness direction of the insulating layer, and are formed so as not to be exposed from the insulating layer.
Board for mounting devices.
3. The device mounting substrate according to claim 1 , wherein the conductive layer is formed to cover a region where the device is mounted when viewed from a direction perpendicular to the mounting surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019126345A JP7341756B2 (en) | 2019-07-05 | 2019-07-05 | Device mounting board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019126345A JP7341756B2 (en) | 2019-07-05 | 2019-07-05 | Device mounting board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021012947A JP2021012947A (en) | 2021-02-04 |
JP7341756B2 true JP7341756B2 (en) | 2023-09-11 |
Family
ID=74227883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019126345A Active JP7341756B2 (en) | 2019-07-05 | 2019-07-05 | Device mounting board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7341756B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179856A (en) | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | Insulating substrate and semiconductor device |
JP2009004731A (en) | 2007-01-29 | 2009-01-08 | Panasonic Corp | Insulating radiating substrate, manufacturing method thereof and circuit module using the same |
JP2016059147A (en) | 2014-09-09 | 2016-04-21 | 日立オートモティブシステムズ株式会社 | Power module |
-
2019
- 2019-07-05 JP JP2019126345A patent/JP7341756B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006179856A (en) | 2004-11-25 | 2006-07-06 | Fuji Electric Holdings Co Ltd | Insulating substrate and semiconductor device |
JP2009004731A (en) | 2007-01-29 | 2009-01-08 | Panasonic Corp | Insulating radiating substrate, manufacturing method thereof and circuit module using the same |
JP2016059147A (en) | 2014-09-09 | 2016-04-21 | 日立オートモティブシステムズ株式会社 | Power module |
Also Published As
Publication number | Publication date |
---|---|
JP2021012947A (en) | 2021-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100916953B1 (en) | Ceramic electrostatic chuck assembly and method of making | |
JP5590122B2 (en) | ESD protection device | |
CN101801886B (en) | Component having a ceramic base the surface of which is metalized | |
JP6251461B1 (en) | Electrostatic chuck heater | |
CN103889146B (en) | Ceramic Substrate, And Method Of Manufacturing The Same | |
US20100164669A1 (en) | Passive electrical components with inorganic dielectric coating layer | |
US20200075383A1 (en) | Ceramics substrate and electrostatic chuck | |
US8981232B2 (en) | Conductive emissions protection | |
JP7341756B2 (en) | Device mounting board | |
TWI755985B (en) | Thermally conductive board | |
US9516728B2 (en) | ESD protection device | |
US20220418081A1 (en) | Embeddable Electrically Insulating Thermal Connector and Circuit Board Including the Same | |
JPH11176559A (en) | Multiple-layered ceramic heater | |
US20220059646A1 (en) | Capacitor | |
CN112586092A (en) | Wiring substrate and electronic device | |
JP7216090B2 (en) | Circuit board and electronic device comprising the same | |
JP6075447B2 (en) | ESD protection device | |
JP6155060B2 (en) | Manufacturing method of heat dissipation board | |
JP3740374B2 (en) | Multiple wiring board | |
JPWO2012090731A1 (en) | ESD protection device and manufacturing method thereof | |
JP2002198456A (en) | Ceramics circuit board and power module | |
JPS62226645A (en) | Wiring substrate | |
JPH0323513B2 (en) | ||
WO2019208221A1 (en) | Capacitor assembly | |
JP3324875B2 (en) | Substrate for mounting semiconductor elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7341756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |