JP2020517358A

JP2020517358A - 薄膜フレックス回路を備えた超音波プローブおよびその提供方法

Info

Publication number: JP2020517358A
Application number: JP2019557551A
Authority: JP
Inventors: ブルーストル，ラインホルド; リッテンショーバー，トマス; ショウナワー，マニュエル; クレムスル，アンドレアス; シュローダー，ライナー
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 2017-04-26
Filing date: 2018-04-19
Publication date: 2020-06-18
Anticipated expiration: 2038-04-19
Also published as: EP3615230A1; US20180313943A1; CN110545927A; CN110545927B; KR102263241B1; US10488502B2; KR20190126925A; EP3615230B1; WO2018200304A1; JP7242550B2

Abstract

超音波プローブ、および超音波プローブの形成方法が提供される。超音波プローブは、行と列に配置されたトランスデューサ要素を有する二次元（２Ｄ）トランスデューサアセンブリを備える。トランスデューサ要素は、前および後表面を有する。前表面は、関心対象との間で超音波信号を送受信するように構成される。薄膜フレックス回路は、トランスデューサアセンブリの後表面に沿って延びる。フレックス回路は、層状に配置され、共通の誘電体層内に囲まれた導電性トレースを有する。誘電体層は、導電性トレースの層を取り囲む均質な組成物を有する。導電性トレースは、対応するトランスデューサ要素に電気的に相互接続される。【選択図】図４Ｃ

Description

本明細書で説明する実施形態は、一般に、電子超音波プローブに関し、より具体的には、超音波プローブ内の電子アセンブリに関する。

多くの超音波撮像システムでは、トランスデューサ要素の信号が手持ち式プローブユニットで生成され、マルチチャネルケーブルシステムを通じてシステムコンソールに送出される。一部の超音波システムでは、プローブは、２０００〜２００００個のトランスデューサ要素の比較的大きな二次元（２Ｄ）アレイを利用することができ、各要素は、ケーブルシステム内の個別のチャネルを介してコンソールに接続される。大きな超音波アレイが数千または数万のトランスデューサ要素を含むことが望ましい用途が存在する。個々のトランスデューサ要素の数が増えると、個別のチャネルの数も同様に増える。

現在、１つまたは複数のフレキシブル回路がトランスデューサ要素に接続され、対応するトランスデューサ要素との間で信号を伝達する個々のチャネルを形成している。各フレキシブル回路は、絶縁層間に挟まれた導電性トレースのアレイを含み、各導電性トレースは、対応するトランスデューサ要素に接続される。複数のフレキシブル回路が互いに積み重ねられ、トランスデューサ要素の数と一致するのに十分な数の導電性トレースを提供する。プローブ内のトランスデューサ要素の数が増えると、スタック内のフレキシブル回路の数も同様に増え、その結果、フレキシブル回路のスタックが厚くなりすぎて柔軟性がなくなる。フレキシブル回路のスタックは比較的柔軟性がなく、鋭い角を簡単に曲がることはできない。代わりに、フレキシブル回路のスタックの厚さが曲率半径を制限する。従来のフレキシブル回路のスタックのサイズと制限された柔軟性により、フレキシブル回路のスタックはプローブのハウジング内でかなりのスペースを占有し、最終的には、多数の個々のトランスデューサ要素を有するコンパクトで小さなプローブを提供する能力が制限される。

国際公開第２０１５／１６９７７１号パンフレット

本明細書の実施形態によれば、超音波プローブが提供される。超音波プローブは、行と列に配置されたトランスデューサ要素を有する二次元（２Ｄ）トランスデューサアセンブリを備える。トランスデューサ要素は、前および後表面を有する。前表面は、関心対象との間で超音波信号を送受信するように構成される。薄膜フレックス回路は、トランスデューサアセンブリの後表面に沿って延びる。フレックス回路は、層状に配置され、共通の誘電体層内に囲まれた導電性トレースを有する。誘電体層は、導電性トレースの層を取り囲む均質な組成物を有する。導電性トレースは、対応するトランスデューサ要素に電気的に相互接続される。

任意選択で、共通の誘電体層は、ベース誘電体コーティングと、中間誘電体コーティングとを備えてもよい。中間誘電体コーティングは、ベース誘電体コーティングの上部表面に直接結合する底部表面を有してもよい。中間誘電体コーティングの底部表面は、導電性トレースの第１の層を囲んでもよく、導電性トレースの第２の層が形成された上部表面を有してもよく、それにより中間誘電体コーティングは、導電性トレースの隣接する第１および第２の層の間に均質な組成物を提供する。

任意選択で、フレックス回路は、コーティング界面に沿って互いに直接結合された複数の誘電体コーティングを備えてもよく、コーティング界面にわたって均質な組成物を形成する。薄膜フレックス回路は、複数のトレースの導電性層を囲む複数の誘電体コーティングの添加剤組成物を備えてもよい。トランスデューサアセンブリは、行と列に配置された少なくとも１０００個のトランスデューサ要素を備えてもよい。少なくとも第１の層内の導電性トレースは、横方向に、１０〜２５μｍのトレース分離間隔だけ間隔を空け、２０Ｖ〜１００Ｖのピーク電圧を有する送信信号を伝送するように構成されてもよい。隣接する第１および第２の層内の導電性トレースは、垂直方向に、２〜１５μｍの層分離間隔だけ間隔を空けてもよく、２０Ｖ〜１００Ｖの電圧を有する送信信号を伝送するように構成されてもよい。

任意選択で、トランスデューサ要素は、行と列の１６ｘ１６マトリックスに配置されてもよい。バッキング層は、フレックス回路がバッキング層とトランスデューサ要素の後表面との間に挟まれた状態で位置決めされてもよい。超音波プローブは、内部に能動撮像窓を有するノーズピースを有するプローブ本体をさらに備えてもよい。ノーズピースは、トランスデューサ要素の外側表面が能動撮像窓に向いた状態でトランスデューサアセンブリを受け入れるように構成されてもよい。トランスデューサアセンブリは、プローブ本体に対して仰角方向に沿って延びるように向けられてもよい。トランスデューサアセンブリは、仰角方向に沿って互いに間隔を空けた仰角縁部を有してもよい。フレックス回路は、仰角方向に沿って延びるように向けられてもよい。

任意選択で、フレックス回路は、トランスデューサアセンブリとバッキング層との間に位置決めされた接続セグメントを有してもよい。接続セグメントは、フレックス回路の導電性トレースを対応するトランスデューサ要素に相互接続してもよい。フレックス回路は、トランスデューサアセンブリの仰角縁部を越えて延びる前部および後部セグメントを有してもよく、能動撮像窓から離れてバッキング層の仰角側面の周りを包み、仰角側面に沿って延びてもよい。

本明細書の実施形態によれば、超音波プローブの製造方法が提供される。方法は、行と列に配置されたトランスデューサ要素を有する二次元（２Ｄ）トランスデューサアセンブリを提供することを含む。トランスデューサ要素は、関心対象との間で超音波信号を送受信するように構成された外側表面を有する。トランスデューサ要素は、後表面を有する。方法は、薄膜フレックス回路を形成する。フレックス回路は、導電性トレースの隣接する層間に均質な組成物を提供するために付加製造プロセスを利用した、共通の誘電体層内に囲まれた導電性トレースの複数の層を有する。超音波プローブは、トランスデューサアセンブリの後表面に沿ってフレックス回路を延長させ、フレックス回路の導電性トレースを対応するトランスデューサ要素に相互接続する。

任意選択で、形成操作は、ベース誘電体コーティングを適用し、ベース誘電体コーティングの上部表面に沿って導電性トレースの第１の層を構築し、中間誘電体コーティングをベース誘電体コーティングの上部表面に適用して導電性トレースの第１の層を少なくとも部分的に囲み、構築および適用操作を選択した回数繰り返してもよい。方法は、導電性トレースの第１の層を構築した後、導電性トレース間のベース誘電体コーティングの上部表面の露出領域を活性化して中間誘電体コーティングとの結合を促進することをさらに含んでもよい。

任意選択で、構築操作は、シード層をベース誘電体コーティングに追加することと、所定のトレースパターンをシード層に作成することと、導電性トレースの第１の層を所定のトレースパターンに対応するシード層に成長させることと、トレース間ギャップ内のフォトレジスト領域を除去して導電性トレース間のベース誘電体コーティングの上部表面の領域を露出させることとを含んでもよい。

本明細書の実施形態によれば、内部に能動撮像窓を有するノーズピースに接合されたプローブ本体を備える、超音波プローブが提供される。二次元（２Ｄ）トランスデューサアセンブリは、能動撮像窓に近接したノーズピース内に収まるように構成される。トランスデューサアセンブリは、行と列に配置されたトランスデューサ要素を有する。制御回路は、トランスデューサアセンブリの操作を管理する。超音波プローブは、バッキング層をさらに備える。薄膜フレックス回路は、共通の誘電体層内に囲まれた導電性トレースの複数の層を有する。フレックス回路は、相互接続セグメントおよび少なくとも１つの遷移セグメントを含む。相互接続セグメントは、トランスデューサアセンブリとバッキング層との間に保持される。導電性トレースは、相互接続セグメント内で、対応するトランスデューサ要素に電気的に相互接続される。少なくとも１つの遷移セグメントは、トランスデューサアセンブリの仰角縁部を越えて延び、バッキング層の側面の周りを包み、能動撮像窓から離れて制御回路に向かって後方方向に曲がる。

任意選択で、フレックス回路は、少なくとも５つの層の導電性トレースを有してもよく、少なくとも１０００個のチャネルを伝送してもよい。フレックス回路は、半径が１．０ｍｍ以下のバッキング層の側面の周りを包む湾曲セグメントを含んでもよい。少なくとも１つの遷移セグメントは、前部テールを含む前部セグメントを含んでもよい。前部テールは、パッドの下部表面に沿って延びて制御回路の第１のプリント回路基板に電気的に接続する下部部分を提供してもよい。前部テールは、パッドの上部表面の周りを包んで制御回路の第２のプリント回路基板に電気的に接続する上部部分を提供してもよい。ノーズピースは、内部空洞を形成する前面および側面部分を含んでもよい。側面部分は、トランスデューサアセンブリの仰角縁部から１．５ｍｍ以下の距離だけ間隔を空けた内部壁を有してもよい。

本明細書の実施形態に従って形成された超音波プローブを示す図である。本明細書の実施形態による、分解フォーマットにおける図１Ａの超音波プローブを示す図である。本明細書の実施形態による、図１Ａおよび図１Ｂの超音波プローブのヘッダ部分の側面断面図である。本明細書の実施形態による、薄膜フレックス回路を形成するための付加製造プロセスを示す図である。本明細書の実施形態による、図３の製造プロセス中の様々な完了段階における薄膜フレックス回路の一部を示す図である。本明細書の実施形態による、図３および図４Ａに関連して説明される付加製造プロセスの完了時の図２の薄膜フレックス回路の断面図である。本明細書の実施形態による、図１Ａ、図１Ｂ、および図２の超音波プローブのヘッダセクションの一部の側面断面図である。本明細書の実施形態による、本明細書の一実施形態に従って形成された超音波プローブの一部の側面断面図である。本明細書の実施形態による、ノーズピースの仰角領域内の構造を示す図５Ａの超音波プローブの一部の拡大側面断面図である。

ある特定の実施形態についての以下の詳細な説明は、添付の図面と共に読むと、より良く理解されよう。図が様々な実施形態の機能モジュールの図を示す程度まで、機能ブロックは必ずしもハードウェア回路間の分割を示しているわけではない。したがって、例えば、機能ブロック（例えば、プロセッサまたはメモリ）のうちの１つまたは複数は、単一のハードウェア（例えば、汎用信号プロセッサまたはランダムアクセスメモリ、ハードディスクなどのブロック）で実現することができる。同様に、プログラムは、スタンドアロンのプログラムであってもよいし、オペレーティングシステム内のサブルーチンとして組み込まれてもよいし、あるいはインストールされたソフトウェアパッケージの機能などであってもよい。様々な実施形態は、図面に示す配置および手段に限定されないことを理解されたい。

本明細書で使用する場合、単数形で書かれた要素またはステップおよび単語「１つの（ａ）」もしくは「１つの（ａｎ）」が前に付く要素またはステップは、例外であることが明示されない限り、前記要素またはステップが複数である可能性を除外しないことを理解すべきである。さらに、本発明の「一実施形態」への言及は、列挙された特徴をも組み込む追加の実施形態の存在を除外するものとして解釈されることを意図しない。さらに、明示的に反対のことが言及されない限り、特定の特性を有する一要素または複数の要素を「備える（ｃｏｍｐｒｉｓｉｎｇ）」または「有する（ｈａｖｉｎｇ）」実施形態は、その特性を有さない、追加の要素を含む可能性がある。

全体を通して使用される「一体」という用語は、付加プロセスによる一体型薄膜フレックス回路の形成を指す。

全体を通して使用される「均質な組成物」という用語は、介在する接着剤または他の異物を追加することなく、付加製造プロセスで互いに直接結合した複数の誘電体コーティングの形成を指す。均質な組成物は１００％均質でなくてもよく、代わりに製造公差内における均質性のわずかな変動を示してもよいことが認識される。一例として、隣接する誘電体コーティング間の界面は、シード層の残留物、表面活性化プロセスの残留物を含み得る。「均質な組成物」という用語は、接着剤の介在層で積み重ねられた配置で互いに固定される個別に形成された単層フレックス回路の構造を含まない。誘電体コーティングは導電性トレースの隣接する層の２つ以上の間に均質な組成物を提供するが、個別のおよび／または追加の層および材料が薄膜フレックス回路全体の上部および／または下部表面の周りに提供されてもよいことが認識される。例えば、１つまたは複数の境界層が上部誘電体コーティングおよび／または下部誘電体コーティング上に追加されてもよく、境界層は、異物、光などに対する耐性などの所望の特徴を示す。

図１Ａおよび図１Ｂは、本明細書の実施形態に従って形成された超音波プローブ１２０を示す。図１Ｂに示すように、超音波プローブ１２０は、ノーズピース１２２、主本体１２４、スリーブ１２６、レンズ１２８、トランスデューサアレイ、および制御回路１２３を備える。ノーズピース１２２は、撮像窓でレンズ１２８およびトランスデューサアレイを少なくとも部分的に囲んで支持するように、プローブ１２０の前端部で延びる。ノーズピース１２２は、レンズ１２８の周りに延びる外側ポリマーケーシング壁を備える。本体１２４は、ノーズピース１２２から後方に延びる管状構造を備えるが、代替の形状が利用されてもよい。本体１２４は、トランスデューサアレイおよび制御回路１２３を囲みながらノーズピース１２２を支持する。本体１２４は、人がプローブ１２０を手動で握って操作することができる構造を提供する。図示の例では、本体１２４は、トランスデューサアレイおよび制御回路１２３の周りで互いに接合される２つの半体１２５、１２７から形成される。他の実装形態では、超音波プローブ１２０が使用される解剖学的構造の部分に応じて、本体１２４は、単一の一体型本体として形成されてもよく、または他のサイズ、形状および構成を有してもよい。

スリーブ１２６は、本体１２４から後方に延び、ケーブルを案内して受け入れる。スリーブ１２６は、超音波プローブ１２０の操作の結果としてのケーブルの屈曲または曲げ中の歪みを緩和するためのストレインリリーフとして機能する。他の実装形態では、スリーブ１２６は、省略されてもよい。例えば、他の実装形態では、超音波プローブ１２０は、本体１２４内に含まれる無線アンテナを使用して、無線方式で外部表示デバイスまたは外部分析デバイスと通信することができる。そのような実装形態では、充電式電池を使用して電力をプローブ１２０に供給することができる。そのような実装形態では、スリーブ１２６は、省略されてもよい。レンズ１２８は、ノーズピース１２２の端部に位置する音響レンズを備え、放出された音波を集束させる。任意選択で、レンズ１２８は、完全に省略されてもよい。ほぼ線形の円筒であるとして示されているが、他の実装形態では、レンズ１２８は、心臓、腹部、内腔および他の用途で使用されるような他の構成を有してもよい。プローブ１２０による撮像中、プローブ１２０のノーズピース１２２は、解剖学的構造の外部にまたは外部に対して載置されてもよいし、または撮像される解剖学的構造の部分に応じて解剖学的構造に部分的に挿入されてもよい。

制御回路１２３は、超音波プローブ１２０の操作を制御するように構成された１つまたは複数のプロセッサ、ＡＳＩＣおよび／または回路を備える。一例として、制御回路１２３は、その完全な主題はその全体が参照により組み込まれる、米国特許出願第１４／９８６，９１３号（整理番号第２７８，５６９号）に記載されているように、電子回路を統合するように構築することができる。例えば、制御回路１２３は、トランスデューサアレイ（例えば、送信ビーム形成）による超音波の放出を制御および指示する制御信号を生成し得る。制御回路１２３は、トランスデューサアレイへの電力の供給をさらに促進し、受信した超音波信号を超音波プローブ１２０から分析および表示のために外部コンピューティングデバイスに伝達することができる。一実装形態では、制御回路１２３は、サブアパーチャビーム形成回路、電気調節構成要素、通信構成要素、およびそのような機能を実施するための他の構成要素など、１つまたは複数の電子構成要素をサポートする複数のプリント回路基板を備える。他の実装形態では、制御回路１２３は、プリント回路基板上でサポートされる特定用途向け集積回路（ＡＳＩＣ）を備えてもよい。別の実装形態では、制御回路１２３は、１つまたは複数の処理ユニットと、関連するメモリとを備えてもよく、１つまたは複数の処理ユニットは、メモリの関連する非一時的コンピュータ可読媒体に含まれる命令に従って、トランスデューサアレイへの電力供給、トランスデューサアレイによる超音波の放出の制御、および解剖学的構造からの感知された超音波反射を表す信号の送信などの機能を実行または実施する。

図２は、図１Ａおよび図１Ｂの超音波プローブ１２０のヘッダ部分の側面断面図を示す。図２の断面図は、超音波プローブ１２０のヘッダ部分内の構造の一部のみを示している。ノーズピース１２２は、前面１５８と、前面１５８から離れて後方に延びるように湾曲する横側面部分１６０とを有する。前面１５８は、レンズ１２８を受け入れる能動撮像窓１５６を含む。前面１５８は、前面１５８から後方に延びてプローブ１２０の側面に沿って戻る横側面部分１６０と一体に形成される。横側面部分１６０は、本体１２４にしっかりと接合される。ノーズピース１２２および本体１２４は、トランスデューサアセンブリ１２９、制御回路１２３および機械的搭載構成要素１４６を含む様々な電子機器を受け入れる制御回路１２３は、本明細書の実施形態に従って形成される薄膜フレックス回路１５０を通してトランスデューサアセンブリ１２９に電気的に連結される。制御回路１２３は、プローブ１２０の本体１２４内に位置するプリント回路基板１６２〜１６５を含む。プリント回路基板１６２〜１６５は、サブアパーチャビーム形成（ＳＡＰ１６６と呼ばれる）を実行するように構成されるＡＳＩＣなど、搭載された様々な電子構成要素を有する。

図２の図では、前面１５８およびレンズ１２８は、互いに直交する向きの仰角方向１６８および方位角方向１６７に沿って延びる。トランスデューサアセンブリ１２９は、二次元（２Ｄ）トランスデューサアレイ１７０の両側に沿った仰角縁部１６９を含む。トランスデューサアセンブリ１２９はまた、方位角縁部（図示せず）を含む。トランスデューサアレイ１７０は、行と列に配置されたトランスデューサ要素を有する。トランスデューサ要素は、前および後表面を有し、前表面は、関心対象との間で超音波信号を送受信するように構成される。トランスデューサアレイ１７０は、トランスデューサ要素（例えば、圧電トランスデューサ）の前表面上に設けられた１つまたは複数のマッチング層１７２と、トランスデューサ要素の後表面上に設けられたデマッチング層１７４とを含む。薄膜フレックス回路１５０は、トランスデューサアレイ１７０の後表面に沿って延びる。任意選択で、デマッチング層（ＤＭＬ）１７４は、完全に省略されてもよい。例えば、本明細書で説明する薄膜フレックス回路１５０の利点は、（従来のフレックス構造と比較して）音響摂動がより少ない薄い構造を提供することである。したがって、フレックス回路１５０は、非ＤＭＬ構造を可能にする。

フレックス回路１５０の導電性トレースは、コンタクトパッド（図２では見えない）を通じてトランスデューサ要素の後表面と電気的に相互接続される。フレックス回路１５０は、トランスデューサアセンブリ１２９に隣接して位置決めされた接続セグメント１８０を含み、コンタクトパッドは、接続セグメント１８０に沿って位置決めされて対応する導電性トレースを対応するトランスデューサ要素に相互接続する。接続セグメント１８０は、（１つまたは複数の介在層を有する）トランスデューサ要素の後表面、より一般的には、トランスデューサアセンブリ１２９とバッキング層１７８との間に挟まれる。フレックス回路１５０は、トランスデューサアセンブリ１２９の仰角縁部１６９を越えて延びてバッキング層１７８の側面１８６、１８８の周りを包み、能動撮像窓１５６から離れて制御回路１２３に向かって後方方向に曲がる少なくとも１つの遷移セグメントを含む。例えば、遷移セグメントは、前部セグメント１８２と後部セグメント１８４の一方または両方を含んでもよい。前部および後部セグメント１８２、１８４の一方または両方は、トランスデューサアセンブリ１２９の仰角縁部１６９を越えて延びる。前部および後部セグメント１８２、１８４は、バッキング層１７８の側面１８６、１８８の周りを包み、能動撮像窓１５６から離れて制御回路１２３に向かって後方方向に曲がる。フレックス回路１５０の前部および後部セグメント１８２、１８４は、それぞれ前部および後部テール１９０、１９２を含み、それらは対応するプリント回路基板１６２〜１６５と重なって電気的に相互接続される。例えば、前部テール１９０は、界面エリア１９４、１９５でプリント回路基板１６４、１６５に当接して電気的に相互接続する。同様に、後部テール１９２は、界面エリア１９６、１９７でプリント回路基板１６２、１６３に当接して電気的に相互接続する。フレックス回路１５０およびプリント回路基板１６２〜１６５は、制御回路１２３とトランスデューサアレイ１７０の対応する個々のトランスデューサ要素との間に多数の個々の通信チャネル（例えば、１０００〜２００００個）を提供する。

前部および後部セグメント１８２、１８４は、湾曲セグメント１９８および１９９で接続セグメント１８０と接合する。本明細書で説明するように、実施形態によれば、湾曲セグメント１９８、１９９は、比較的小さい曲率半径の周りで曲がり、これにより前部および後部セグメント１８２、１８４がバッキング層１７８の仰角側面１８６、１８８に密接に適合することが可能になる。前部および後部セグメント１８２、１８４を仰角側面１８６、１８８に追従させることが可能になることにより、内部空洞１７１およびノーズピース１２２全体を従来の超音波プローブよりもはるかに小さく形成することが可能になる。例えば、湾曲セグメント１９８、１９９に近接するエリアの側面部分１６０の内部壁１７３は、バッキング層１７８の仰角側面１８６、１８８およびトランスデューサアセンブリ１２９の仰角縁部１６９の近くに間隔を空けて配置することができる。内部壁１７３と仰角側面１８６、１８８（およびトランスデューサアセンブリ１２９の仰角縁部１６９）との間の間隔は、距離１７５として示されている。例として、距離１７５は、１．５ｍｍ以下であり得る。距離１７５を比較的コンパクトに維持すると、ノーズピース１２２の外側エンベロープ１７７全体が小さくなる。

本明細書の実施形態によれば、超音波プローブ１２０は、２Ｄアレイ（例えば、少なくとも１０００個）に配置されたトランスデューサ要素のセットを備える電子四次元（４Ｄ）プローブとして構成される。２Ｄアレイは、トランスデューサ要素の行と列の少なくとも１６ｘ１６マトリックスを含み得る。別の例として、２Ｄアレイは、６４ｘ１２８要素アレイ、６０ｘ１００要素アレイ、４０ｘ６０要素アレイなどを有するマトリックスを含むことができる。トランスデューサ要素の総数は、最大４，０００個、または１０００〜２００００個の要素の範囲、またはそれ以上であり得る。トランスデューサ要素のセットは、単一の薄膜フレックス回路１５０内の対応する導電性トレースに電気的に接合される。導電性トレースは、対応するトランスデューサ要素との間で信号を伝送する。フレックス回路１５０は、導電性トレースを複数の層で囲んで配置する共通の誘電体材料を含む。誘電体材料には、付加技術によって形成された複数の誘電体コーティングを含む。誘電体層は、導電性トレースの層を取り囲む均質な組成物を有する。

例として、薄膜フレックス回路は、１０〜２５μｍのトレース間ギャップによって互いに分離される２〜５つの層の導電性トレースを備えてもよい。さらなる例として、導電性トレースは、（垂直方向に）２〜１０μｍの厚さであり得る。例として、導電性トレースの隣接する層は、垂直に、垂直高さ２〜１５μｍ、より好ましくは５〜１０μｍを有する誘電体材料によって互いに分離され得る。例として、５０〜１００μｍ、より具体的には５０〜７５μｍのパッド間間隔で導電性ビアパッドを形成することができる。

図３は、本明細書の実施形態による、薄膜フレックス回路を形成するための付加製造プロセスを示す。図３のプロセスは、付加製造プロセスの１つの非限定的な例であることが認識される。他の付加製造プロセスが使用されてもよい。また、図３に関連して説明された個々の操作は、付加製造プロセスを依然としてもたらしながら修正、置換または省略され得る。３０２から開始し、ガラスウェハなどのキャリア基板が型内に位置決めされ、ポリイミド材料などのベース誘電体コーティングが基板上に構築される。例えば、スピンコーティング技術を利用してベース誘電体コーティングを追加してもよい。スピンコーティング中、ベース誘電体コーティングは基板上に液体の形で提供され、基板は回転して遠心力を生成し、これによりベース誘電体コーティングが基板全体に均等に円周方向に広がる。次に、ベース誘電体コーティングを硬化させて固体層を形成する。

３０４において、シード層がベース誘電体コーティングに追加され、所定のトレースパターンに成形される。例えば、シード層が追加されると、フォトレジスト層がシード層を覆うために適用される。所定のトレースパターンを含むマスクをフォトレジスト層上に載置して選択部分を光から覆い／ブロックし、フォトレジスト層の他の部分を光に露出する。任意選択で、マスクは、レーザダイレクトシステム（ＬＤＳ）などのある特定のタイプのプロセスでは省略されてもよい。所定のトレースパターンは、シードおよびベース誘電体コーティング上に導電性トレースを成長させることが望ましいパターンに対応する。フォトレジスト層の露出部分は光によって硬化するが、フォトレジスト層の覆われた部分は硬化しない。その後、フォトレジスト層の未硬化部分は、エッチングなどにより除去される。エッチングは、非硬化エリアに沿ってフォトレジスト層にトレンチを形成する。フォトレジスト層の未硬化部分が除去されると、シード層の対応する部分は、マスクによって画定された所定のトレースパターンに沿って露出される。任意選択で、ネガ型フォトレジストおよびポジ型フォトレジストの概念を使用するプロセスなど、追加または代替のプロセスが利用されてもよい。

３０６において、マスクによって画定された所定のトレースパターンに対応するエリアのシード層の露出部分上に、導電性トレースが成長する。例えば、導電性トレースは、シード層の所定のトレースパターンと同じパターンに従うトレンチ内の露出したシード層を有するエリアで導体が成長するガルバニックプロセスを利用して成長させることができる。シード層は、導電性材料とベース誘電体コーティングとの間の結合を促進する。ガルバニックプロセス中、導電性材料が蓄積して導電性トレースを形成するが、硬化したフォトレジストを保つ領域には導電性材料が蓄積しない。

３０８において、第２のエッチングプロセスが適用され、導電性トレースを形成する導電性材料間に露出して位置する硬化したフォトレジスト領域を除去する。第２のエッチングプロセスは、第１のエッチングプロセスとは異なる。第２のエッチングプロセスは、隣接する導電性トレース間のトレース間ギャップ内の硬化したフォトレジスト領域および下にあるシード領域を洗浄および除去する。第２のエッチングプロセスでは、ベース誘電体コーティングが導電性トレース間に露出したままになる。任意選択で、シード層は金属であってもよく、その場合、別のエッチング溶液を利用してシード層を除去してもよい。３１０において、第２の／中間誘電体層に結合するためのベース誘電体コーティングを準備するために、プラズマエッチングなどにより活性化操作が実行される。活性化操作は、残留フォトレジスト、シード、または他の材料を除去し、ベース誘電体コーティングの上部表面の対応する領域を帯電させる。活性化操作はまた、フォトレジストの残りを除去しようとする。

３１２において、中間／第２の誘電体層が適用され（例えば、スピンコートされ）、導電性トレース間のギャップを少なくとも充填する。第２の誘電体層はまた、導電性トレースの露出した上部表面を覆うことができる。第２の誘電体層は、隣接する導電性トレース間のトレース間ギャップ内でベース誘電体コーティングに結合する。任意選択で、３１２において、ビアホールをドリル加工（例えば、レーザで）またはエッチング（例えば、フォトレジストベースのプロセスを使用）して誘電体層に開口部を形成し、その下の金属層にアクセスする。

３１４において、次のシード層が第２の誘電体層に追加され、第２の所定のトレースパターンに成形される。例えば、シード層を覆うためにフォトレジスト層が適用され、第２の所定のトレースパターンを含むマスクがフォトレジスト上に載置される。フォトレジスト層の露出部分は光によって硬化するが、フォトレジスト層の覆われた部分は硬化しない。その後、フォトレジスト層の未硬化部分は、エッチングなどにより除去される。フォトレジスト層の未硬化部分が除去されると、第２のシード層の対応する部分は、第２のマスクによって画定された第２の所定のトレースパターンに沿って露出される。３１２でビアホールが形成されると、適用されるシード層は表面全体を覆うことができ、したがって、ビアホールにも入り込み、ビアホールの底部で露出した金属層に接触する。

３１６において、第２の所定のトレースパターンに対応するエリアの第２のシード層の露出部分上に、指定部を介して中間導電性トレースが成長する。３１８において、次のエッチングプロセスが適用され、中間導電性トレースを形成する導電性材料間に露出して位置する硬化したフォトレジスト領域を除去する。エッチングプロセスでは、中間誘電体層が中間導電性トレース間に露出したままになる。

３２２において、第３の誘電体層が適用されるかどうかに関して決定が行われる。別の層を適用する場合、プロセスは３１０に戻る。それ以外の場合、プロセスは３２４に続く。前述のプロセスが繰り返され、共通の誘電体材料内で所望の数の導電性トレースの層が互いに積み重ねられる付加プロセスにより薄膜フレックス回路が構築される。

３２４において、最終／上部誘電体コーティングが適用され、１つまたは複数の導電性ビアが上部誘電体コーティングを通して形成され、１つまたは複数の導電性パッドが上部誘電体コーティングに形成される。

図４Ａは、図３の製造プロセス中の様々な完了段階における薄膜フレックス回路１５０の一部を示す。図４Ａの例では、薄膜フレックス回路内に２つの層の導電性トレースを構築することに関連する段階４３０〜４３３が示されている。図４Ａでは、段階４３０において、ベース誘電体コーティング４０４には、ベース誘電体コーティング４０４の上部表面４２２上に構築された導電性トレース４０８の第１の層４０６が設けられている。薄膜フレックス回路１５０は、ベース誘電体コーティング４０４が引き伸ばされて図４Ａの外に延びるように、断面（例えば、図２の仰角方向に直交する横方向）で示されている。フレックス回路１５０は、横方向４１８（その一部のみが示されている）に延びる幅と、垂直方向４２０に延びる高さまたは厚さを有する。導電性トレース４０８は、横方向４１８に延びるトレース幅４１２および垂直方向４２０に延びるトレース高さ／厚さ４１４を有する断面で示されている。導電性トレース４０８は、トレース分離間隔４１０だけ横方向４１８に分離される。段階４３０は、横方向４１８にさらに延び、追加の導電性トレース４０８を含むことが認識される。

図３のプロセスでは、ベース誘電体コーティング４０４の上部表面４２２が活性化されて次の誘電体コーティングに結合するように準備される。図４Ａでは、段階４３１は、活性化状態４４０にある上部表面４２２を示している。段階４３２は、ベース誘電体コーティング４０４の上部表面４２２上への第２の誘電体コーティング４２６の追加を示している。第２の誘電体コーティング４２６は、追加のコーティングがその上に構築されるときの中間コーティングを表すことができる。第２の誘電体コーティング４２６は、第２の誘電体コーティング４２６の下部表面が導電性トレース４０８を覆うように、上部表面４２２に沿ってベース誘電体コーティング４０４に接合される。誘電体コーティング４０４および４２６は、導電性トレース４０８を実質的に囲んで電気的に絶縁する。導電性トレース４２８の次の層４２４は、図３に関連して上述した操作（例えば、３１０〜３２２での操作）に従って誘電体コーティング４２６に形成される。誘電体コーティング４２６は、導電性トレース４０８および４２８の隣接する層４０６および４２４を、層分離間隔４３４だけ垂直方向に互いに離間させるのに十分なコーティング厚さ４３５で形成される。間隔４３４は、互いに実質的に垂直に整列している隣接する導電性トレース４０８および４２８の間で測定される。第２の誘電体コーティング４２６の上部表面４４４は、下部層の対応する導電性パッド４３８と次の上部層の導電性ビアとの間に電気的接続を提供するように構成された、１つまたは複数の導電性ビア４３６および導電性パッド４３９を含む。

誘電体コーティング４２６は、中間コーティングを表し、ベース誘電体コーティング４０４と一体に形成され、誘電体コーティング４２６および４０４の両方は、均一かつ均質な構造を有し、活性化層４４０に沿って互いに結合される。中間誘電体コーティング４２６は、ベース誘電体コーティング４０４に形成される導電性トレース４０８に直接係合して取り囲む底部表面４４２を含む。中間誘電体コーティング４２６は、導電性トレース４２８が形成される上部表面４４４を含む。トレース分離間隔４１０および層分離間隔４３４は、共通の層のおよび／または隣接する層内の隣接するトレース間の放電を回避するように画定される所定の（例えば、最小）距離を有する。

図３および図４Ａに関連して説明したプロセスを繰り返し、３つ以上の層の導電性トレースおよび３つ以上の誘電体コーティングを追加してもよいことが理解される。少なくとも１つの実施形態によれば、６つの層の誘電体コーティング内に保持される５つの層の導電性トレースを有する薄膜フレックス回路を構築することができる。

図４Ｂは、図３および図４Ａに関連して説明される付加製造プロセスの完了時の図２の薄膜フレックス回路１５０の断面図を示す。薄膜フレックス回路１５０は、上述のように、導電性トレースの第１および第２の層４０４、４２４、ならびに導電性トレースの第３および第４の誘電体コーティング４５４および４５６を含む。追加の層が使用されてもよい。層４０４、４２４、４５４および４５６は、コーティングスタックとも呼ばれる、誘電体層４６６内に囲まれている。誘電体層４６６は、図３および図４Ａに関連して上述したように、均質な誘電体材料の複数のコーティングから形成される。層４０４、４２４、４５４および４５６の各々は、それぞれ少なくとも１つの導電性パッド４３８、４３９、４５８および４６０を含む。上部コンタクトパッド４６８は、誘電体層４６６の上部表面４７０に形成される。上部コンタクトパッド４６８を誘電体層４６６内の１つまたは複数の導電性トレースと電気的に接続するために、上部コンタクトパッド４６８は、ビア４７２を通して垂直に配置されたビア４３６、４６２、４６４および４７２の構成に接合される。ビア４３６、４６２、４６４および４７２は、（フレックス回路１５０の厚さに沿って）垂直方向に互い違いになっている。フレックス回路１５０の構造には、接着剤層がない。

図４Ｂの例では、第１の層４０４の少なくとも１つの導電性トレースは、コンタクトパッド４３８および一連のビアを通して上部コンタクトパッド４６８と相互接続される。導電性パッドとビアの複数の組合せをフレックス回路１５０内に設け、フレックス回路１５０の上部表面４７０または下部表面４７１の各導電性トレースに対する電気的接続点を提供することができる。

本明細書の実施形態によれば、薄膜フレックス回路１５０は、共通の均質な誘電体材料内の複数の層４０４、４２４、４５４、４５６に積み重ねられた複数の導電性トレースで形成される。本明細書の実施形態は、トレース分離間隔４１０および層分離間隔４３４を有するコンパクトな形で複数の導電性トレースを提供する。例えば、少なくとも第１の層内の水平方向に隣接する導電性トレース（共通の横平面に整列したトレース）は、横方向に、１０〜２５μｍのトレース分離間隔だけ間隔を空け、２０Ｖ〜１００Ｖのピーク電圧を有する送信信号を伝送するように構成される。例えば、隣接する第１および第２の層内の導電性トレースは、垂直方向に、２〜１５μｍの層分離間隔だけ間隔を空け、２０Ｖ〜１００Ｖの電圧を有する送信信号を伝送するように構成される。方位角／横方向４１８に延びるトレース幅４１２は、１０〜２５μｍであり得、垂直方向４２０に延びるトレース高さ／厚さ４１４は、２〜１５μｍであり得る。前述の寸法範囲から、５つの導電性層を有するフレックス回路１５０は、上部および下部表面４７０、４７１の間の全体の厚さ／高さが４０μｍ〜１５０μｍ、より具体的には４５μｍ〜１３５μｍであり得る。

本明細書の態様によれば、付加製造プロセスは、減法製造プロセスを利用して構築される従来のフレックス回路と比較して、高いトレース分解能および高い柔軟性をフレックス回路１５０に提供する。フレックス回路１５０は、高密度の統合された相互接続を提供し、人間工学および熱設計を改善し、ならびにプローブの重量およびサイズを削減する。フレックス回路１５０の柔軟性の増大により、従来の電子４Ｄ超音波プローブのノーズピースと比較して、ノーズピース１２２を比較的小さなエンベロープで形成することが可能になる。本明細書の態様によれば、付加製造プロセスは、高レベルの構成要素統合度ならびに簡素化された相互接続積層プロセスを可能にする費用効果の高い製造プロセスをもたらす。積層プロセスを簡素化することによって、製造歩留まりが向上する。

本明細書の実施形態によれば、薄膜フレックス回路は、別の材料の介在層なしで互いに直接結合された複数の誘電体コーティングで形成される。連続する誘電体コーティングは、コーティングとコーティングの界面に沿って接合され、隣接するコーティングからの誘電体材料は、互いに直接リンクして互いに混合する。連続する誘電体コーティングは、付加プロセスにより接着剤を使用せずに接合される。本明細書の実施形態によれば、薄膜フレックス回路は、超音波トランスデューサ用の高密度フレックス相互接続を構築するための付加製造プロセスを使用して構築される。付加プロセスは、従来のフレックス回路と比較して、より高い統合度、より少ない構成要素、およびより高い密度の相互接続を可能にする。一例として、薄膜フレックス回路は、全体の垂直厚さ５０〜４００μｍ内で２０〜１００Ｖのピーク電圧をサポートする少なくとも１０００個のチャネルを伝送する少なくとも５つの層の導電性トレースを有してもよい。

図４Ｃは、図１および図２の超音波プローブのヘッダセクションの一部の側面断面図を示す。図４Ｃでは、トランスデューサアセンブリ１２９、フレックス回路１５０およびバッキング層１７８がより詳細に示されている。トランスデューサアセンブリ１２９は、互いに積み重ねられる第１および第２のマッチング層１７２を含む。マッチング層１７２は、行と列の二次元マトリックスに配置されたトランスデューサ要素１７０Ａ〜１７０Ｃを有するトランスデューサアレイ１７０に積み重ねられる（側面断面図では、図４Ｃに１つの行または列のみを示す）。トランスデューサ要素１７０Ａ〜１７０Ｃは、前および後表面１７９、１８１を有し、前表面１７９は、関心対象との間で超音波信号を送受信するように構成される。１つまたは複数のマッチング層１７２は、トランスデューサ要素１７０Ａ〜１７０Ｃ（例えば、圧電トランスデューサ）の前表面１７９上に設けられる。デマッチング層１７４は、トランスデューサ要素１７０Ａ〜１７０Ｃの後表面１８１上に設けられてもよい。

フレックス回路１５０の導電性トレースは、インターポーザフレックス１８５を通して互いに接合されるコンタクトパッド１８３を通じて、トランスデューサ要素１７０Ａ〜１７０Ｃの後表面１８１と電気的に相互接続される。接着剤は、構成要素の表面パッド間の空隙を充填する。接触は、金属同士の直接接触、または導電性粒子を含む接着剤を使用して行うことができる。

コンタクトパッド１８３は、フレックス回路１５０の上部表面４７０の対応するコンタクトパッドと接合され、その後、薄膜フレックス回路１５０内のビアおよび内部コンタクトパッドの対応するネットワークを通して１つまたは複数の対応する導電性トレースと相互接続され、各個々のトランスデューサ要素１７０Ａ〜１７０Ｃとの間で信号を伝達する固有の個別の通信チャネルを形成する。図示されていないが、フレックス回路１５０の前部および後部テール１９０、１９２とプリント回路基板１６２〜１６５との間の界面１９４〜１９７（図２）に同様のコンタクトパッドの配置が設けられる。

図５Ａは、本明細書の一実施形態に従って形成された超音波プローブ１２０の一部の側面断面図を示す。図５Ａは、主本体１２４（図１Ａ）が除去されたノーズピース１２２を示している。ノーズピース１２２は、前面１５８内に設けられた能動撮像窓１５６を有する。前面１５８は、前面１５８から後方に延びる横側面部分１６０と一体に形成される。主本体１２４および１２２は、トランスデューサアセンブリ１２９、バッキング層制御回路１２３および機械的搭載アセンブリ５１０を含む様々な電子機器を受け入れる。

機械的搭載アセンブリ５１０は、ＰＣＢ１６２〜１６５との所望の電気的接続で前部および後部テール１９０、１９２を保持する。ＰＣＢ１６２〜１６５は、搭載アセンブリ５１０内の搭載要素の周りを包む。搭載アセンブリ５１０は、搭載要素のスタックの両端に位置するクランプ５１８を含む。例えば、クランプ５１８は、ばね鋼の外側部分と、アルミニウムの内部部分とを含むことができ、内部アルミニウム部分は、対応するＰＣＢ１６２〜１６５の表面に当接するように構成される。機械的スペーサ５２０が設けられ、ＰＣＢの隣接する平行な層を所定の距離だけ分離して電子構成要素をＰＣＢ１６２〜１６５の表面に搭載するスペースを可能にする。界面エリア１９４および１９６には、ゴムパッド５２２Ａ、５２２Ｂが設けられる。フレックス回路１５０の前部および後部テール１９０、１９２は、ゴムパッド５２２Ａおよび５２２Ｂの周りを包み、前部および後部テール１９０、１９２は、対応するＰＣＢに接合される。前部および後部テール１９０、１９２は、ゴムパッド５２２Ａ、Ｂの厚さに対応する直径を有する比較的小さな曲率で曲げられ、ＰＣＢ１６２および１６３の隣接するセグメントと、ＰＣＢ１６４および１６５の隣接するセグメントとの間に比較的狭い間隔を提供する。例えば、前部テール１９０は、ゴムパッド５２２Ａの下部表面に沿って延びてＰＣＢ１６４に電気的に接続する下部部分１９０Ａを提供する。前部テール１９０は、ゴムパッド５２２Ａの上部表面の周りを包んでＰＣＢ１６５に電気的に接続する上部部分１９０Ｂを提供する。前部テール１９０の下部および上部部分１９０Ａ、Ｂは、前部テール１９０の共通の側面に沿って位置する。下部および上部部分１９０Ａ、Ｂは、ビアおよびコンタクトパッドの構成を含む（図４Ａ〜図４Ｂに示す配置と同様に、フレックス回路１５０の導電性トレースとＰＣＢ１６４、１６５との間の電気的接続を提供する）。後部テール１９２は、ゴムパッド５２２Ｂの下部表面に沿って延びてＰＣＢ１６２に電気的に接続する下部部分１９２Ａを提供する。後部テール１９２は、ゴムパッド５２２Ｂの上部表面の周りを包んでＰＣＢ１６３に電気的に接続する上部部分１９２Ｂを提供する。後部テール１９２の下部および上部部分１９２Ａ、Ｂは、後部テール１９２の共通の側面に沿って位置する。下部および上部部分１９２Ａ、Ｂは、ビアおよびコンタクトパッドの構成を含む（図４Ａ〜図４Ｂに示す配置と同様に、フレックス回路１５０の導電性トレースとＰＣＢ１６２、１６３との間の電気的接続を提供する）。本実施形態では、単一のフレックス回路１５０は、トランスデューサアセンブリ１２９のトランスデューサ要素の各々と４つのＰＣＢ１６２〜１６５の１つの対応するトレースとの間の個別のチャネルをサポートする。

図５Ｂは、ノーズピース１２２の仰角領域内の構造を示す図５Ａの超音波プローブ１２０の一部の拡大側面断面図を示す。図５Ｂでは、ノーズピース１２２の一部のみが示されている。しかし、ノーズピース１２２の図示された部分は、対応する鏡映構造を有することが認識される。図５Ｂに示すように、トランスデューサアセンブリ１２９は、仰角方向１６８に延び、対向する仰角縁部１６９（そのうちの１つが示されている）を含む。フレックス回路１５０の接続セグメント１８０は、トランスデューサアセンブリ１２９とバッキング層１７８との間に位置決めされ、一方、後部セグメント１８４は、仰角縁部１６９を越えて延びる。後部セグメント１８４は、湾曲セグメント１９９で曲がってバッキング層１７８の仰角側面１８６の周りを包み、仰角側面１８６に沿って延びる。

図５Ｂはまた、ノーズピース１２２内の内部空洞１７１をより詳細に示している。側面部分１６０は、ギャップ１７５によってバッキング層１７８の側面１８６から仰角方向１６８に間隔を空けて配置される内部壁１７３を含む。湾曲セグメント１９９は、比較的小さな曲率半径の周りで曲がり、これにより後部セグメント１８４がバッキング層１７８の仰角側面１８６に密接に適合することが可能になり、したがってノーズピース１２２内の内部空洞１７１を比較的小さくすることができる。例えば、内部壁１７３と仰角側面１８６との間の間隔は、距離１７５として示されている。距離１７５を比較的コンパクトに維持すると、ノーズピース１２２の外側エンベロープ１７７全体が小さくなる。

本明細書の実施形態によれば、フレックス回路１５０は、湾曲セグメント１９９において、バッキング層１７８の角の周りの比較的鋭角で曲げることができる。例えば、湾曲セグメント１９９は、少なくとも５つの層の導電性トレースを有し、少なくとも１０００個のチャネルを伝送する薄膜フレックス回路の場合、１ｍｍ以下の半径を有し得る。さらなる例として、湾曲セグメント１９９の半径は、少なくとも５つの層の導電性トレースを有し、少なくとも１０００個のチャネルを伝送する薄膜フレックス回路の場合、約１．５ｍｍであり得る。

任意選択で、図５Ｂは、エリア１８４Ａで複数のストリップに分離された後部セグメント１８４を示している。前部および後部セグメント１８２、１８４は、トランスデューサアセンブリ１２９のある特定のタイプの形状に関連して、仰角方向に沿って（例えば、フレックス回路１５０の長さに沿って）平行なストリップに切断されてもよい。例えば、フレックス回路１５０のトランスデューサアセンブリ１２９、バッキング層１７８および接続セグメント１８０は、能動撮像窓に対して凸形状に成形されてもよい。凸形状を利用する場合、トランスデューサアセンブリ１２９、バッキング層１７８および接続セグメント１８０は、円形または楕円形の球体と同様に仰角および方位角方向に湾曲している。円形または楕円形の球体は、湾曲セグメント１９９に沿って（方位角方向に）弧状の界面を形成する（例えば、図５Ｂのシート内側に弧状に成形される）。成形された界面は、エリア１８４Ａに示されているフレックス回路１５０のストリップに個別の量のたるみを形成する。例えば、トランスデューサアセンブリ１２９およびバッキング層１７８の方位角縁部付近のフレックス回路１５０のストリップは、トランスデューサアセンブリ１２９の仰角中心付近のフレックス回路１５０のストリップよりもたるみがある。

最終陳述
様々な実施形態は、ハードウェア、ソフトウェア、またはそれらの組合せで実現することができることに留意されたい。様々な実施形態および／または構成要素、例えば、モジュール、またはその内部の構成要素およびコントローラもまた、１つまたは複数のコンピュータまたはプロセッサの一部として実現することができる。コンピュータまたはプロセッサは、例えば、インターネットにアクセスするためにコンピューティングデバイス、入力デバイス、表示ユニットおよびインターフェースを含むことができる。コンピュータまたはプロセッサは、マイクロプロセッサを含むことができる。マイクロプロセッサは、通信バスに接続することができる。コンピュータまたはプロセッサはまた、メモリを含むことができる。メモリは、ランダムアクセスメモリ（ＲＡＭ）および読み出し専用メモリ（ＲＯＭ）を含むことができる。コンピュータまたはプロセッサは、記憶デバイスをさらに含むことができ、それはハードディスクドライブ、あるいはソリッドステートドライブ、および光学ディスクドライブなどの取り外し可能な記憶ドライブであってもよい。記憶デバイスはまた、コンピュータプログラムまたは他の命令をコンピュータまたはプロセッサにロードするための他の類似の手段であってもよい。

本明細書で使用する場合、「コンピュータ」、「サブシステム」または「モジュール」という用語は、マイクロコントローラ、縮小命令セットコンピュータ（ＲＩＳＣ）、ＡＳＩＣ、論理回路、および本明細書に記載した機能を実施可能な任意の他の回路またはプロセッサを使用するシステムを含む、任意のプロセッサベースまたはマイクロプロセッサベースのシステムを含むことができる。上記の例は例示のためだけであり、したがって「コンピュータ」という用語の定義および／または意味を何ら限定することを意図していない。

本明細書で使用する場合、タスクまたは操作を実行するように「構成された」構造、制限、または要素は、タスクまたは操作に対応するように特に構造的に形成され、構築され、または適合される。明瞭化および疑念の回避のために、タスクまたは操作を実行するために修正することができるだけの対象物は、本明細書で使用されるようなタスクまたは操作を実行するために「構成される」ものではない。代わりに、本明細書で使用される「構成される」の使用は、構造的な適応または特徴を意味しており、タスクまたは操作を実行するように「構成される」と記載された任意の構造、制限、または要素の構成要件を意味する。例えば、タスクまたは操作を実行するように「構成される」コントローラ回路、プロセッサ、またはコンピュータは、タスクまたは操作を実行するように特に構成されている（例えば、それに記憶された、またはそれに関連して使用される、タスクまたは操作を実行するように調整または意図された１つまたは複数のプログラムまたは命令を有する、かつ／あるいはタスクまたは操作を実行するように調整または意図された処理回路の配置を有する）と理解することができる。明瞭化および疑念の回避のために、汎用コンピュータ（適切にプログラムされていれば、タスクまたは操作を実行するように「構成され」得る）は、タスクまたは操作を実行するために具体的にプログラムされ、あるいは構造的に変更されない限り、タスクまたは操作を実行するように「構成され」ていない。

上記の説明は例示するものであって、限定することを意図したものではないことを理解されたい。例えば、上述の実施形態（および／または、その態様）を、互いに組み合わせて使用することが可能である。さらに、様々な実施形態の範囲から逸脱することなく、特定の状況または材料を様々な実施形態の教示に適合させるために、多くの変形を行うことができる。本明細書で説明した材料の寸法および種類は、様々な実施形態のパラメータを定義することを意図するが、それらは、限定するものではなく、単なる例である。多くの他の実施形態は、上記の説明を検討すると当業者には明らかであろう。したがって、様々な実施形態の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる等価物の全範囲と共に決定されるべきである。添付の特許請求の範囲において、「含む（ｉｎｃｌｕｄｉｎｇ）」および「そこにおいて（ｉｎｗｈｉｃｈ）」という用語は、それぞれ「備える（ｃｏｍｐｒｉｓｉｎｇ）」および「そこにおいて（ｗｈｅｒｅｉｎ）」という用語の平易な英語に相当するものとして使用される。さらに、以下の特許請求の範囲において、「第１の」、「第２の」、および「第３の」などの用語は、単にラベルとして使用されており、それらの対象物に対して数の要件を課すことを意図するものではない。さらに、以下の特許請求の範囲の限定は、そのような特許請求の範囲の限定が「のための手段（ｍｅａｎｓｆｏｒ）」の後にさらなる構造のない機能についての記載が続くフレーズを明白に用いない限り、そしてそうするまでは、ミーンズプラスファンクション形式で書かれたものではなく、米国特許法第１１２条（ｆ）に基づいて解釈されることを意図するものではない。

本明細書は、様々な実施形態を開示するために実施例を用いており、最良の形態を含んでいる。また、いかなる当業者も様々な実施形態を実施することができるように実施例を用いており、任意のデバイスまたはシステムを製作し使用し、任意の組み込まれた方法を実行することを含んでいる。様々な実施形態の特許可能な範囲は、特許請求の範囲によって定義され、当業者が想到するその他の実施例を含むことができる。このような他の実施例が特許請求の範囲の文字通りの言葉と異ならない構造要素を有する場合、または、実施例が特許請求の範囲の文字通りの言葉と実質的な差異がなく等価な構造要素を含む場合には、このような他の実施例は特許請求の範囲内であることを意図している。
［実施態様１］
行と列に配置されたトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）を有する二次元（２Ｄ）トランスデューサアセンブリ（１２９）であって、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）は、前および後表面（１７９、１８１）を有し、前記前表面（１７９）は、関心対象との間で超音波信号を送受信するように構成されるトランスデューサアセンブリ（１２９）と、
前記トランスデューサアセンブリ（１２９）の前記後表面（１８１）に沿って延びる薄膜フレックス回路（１５０）であって、前記フレックス回路（１５０）は、層状に配置され、共通の誘電体層（４６６）内に囲まれた導電性トレース（４０８、４２８）を有し、前記誘電体層（４６６）は、前記導電性トレース（４０８、４２８）の前記層を取り囲む均質な組成物を有し、前記導電性トレース（４０８、４２８）は、前記対応するトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）に電気的に相互接続されるフレックス回路（１５０）と
を備える、超音波プローブ（１２０）。
［実施態様２］
前記共通の誘電体層（４６６）が、ベース誘電体コーティング（４０４）と、中間誘電体コーティング（４２６）とを備え、前記中間誘電体コーティング（４２６）が、前記ベース誘電体コーティング（４０４）の上部表面（４２２）に直接結合する底部表面（４４２）を有し、前記中間誘電体コーティング（４２６）の前記底部表面（４４２）が、前記導電性トレース（４０８、４２８）の第１の層（４０６）を囲み、前記導電性トレース（４０８、４２８）の第２の層（４２４）が形成された上部表面（４４４）を有し、それにより前記中間誘電体コーティング（４２６）が、前記導電性トレース（４０８、４２８）の前記隣接する第１および第２の層（４０６、４２４）の間に前記均質な組成物を提供する、実施態様１に記載の超音波プローブ（１２０）。
［実施態様３］
前記フレックス回路（１５０）が、コーティング界面に沿って互いに直接結合された複数の誘電体コーティング（４５４、４５６）を備え、前記コーティング界面にわたって前記均質な組成物を形成する、実施態様１に記載の超音波プローブ（１２０）。
［実施態様４］
前記薄膜フレックス回路（１５０）が、前記複数のトレース（４０８、４２８）の導電性層を囲む複数の誘電体コーティング（４０４、４２６、４５４、４５６）の添加剤組成物を備える、実施態様１に記載の超音波プローブ（１２０）。
［実施態様５］
前記トランスデューサアセンブリ（１２９）が、前記行と列に配置された少なくとも１０００個のトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）を備える、実施態様１に記載の超音波プローブ（１２０）。
［実施態様６］
少なくとも第１の層（４０６）内の前記導電性トレース（４０８、４２８）が、横方向（４１８）に、１０〜２５μｍのトレース分離間隔（４１０）だけ間隔を空け、２０Ｖ〜１００Ｖのピーク電圧を有する送信信号を伝送するように構成される、実施態様１に記載の超音波プローブ（１２０）。
［実施態様７］
隣接する第１および第２の層（４０６、４２４）内の前記導電性トレース（４０８、４２８）が、垂直方向（４２０）に、２〜１５μｍの層分離間隔（４３４）だけ間隔を空け、２０Ｖ〜１００Ｖの電圧を有する送信信号を伝送するように構成される、実施態様１に記載の超音波プローブ（１２０）。
［実施態様８］
前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）が、行と列の１６ｘ１６マトリックスに配置される、実施態様１に記載の超音波プローブ（１２０）。
［実施態様９］
バッキング層（１７８）であって、前記フレックス回路（１５０）が前記バッキング層（１７８）と前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）の前記後表面（１８１）との間に挟まれた状態で位置決めされるバッキング層（１７８）をさらに備える、実施態様１に記載の超音波プローブ（１２０）。
［実施態様１０］
内部に能動撮像窓（１５６）を有するノーズピース（１２２）を有するプローブ本体（１２４）をさらに備え、前記ノーズピース（１２２）が、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）の外側表面が前記能動撮像窓（１５６）に向いた状態で前記トランスデューサアセンブリ（１２９）を受け入れるように構成される、実施態様１に記載の超音波プローブ（１２０）。
［実施態様１１］
前記トランスデューサアセンブリ（１２９）が、前記プローブ本体（１２４）に対して仰角方向（１６８）に沿って延びるように向けられ、前記トランスデューサアセンブリ（１２９）が、前記仰角方向（１６８）に沿って互いに間隔を空けた仰角縁部（１６９）を有し、前記フレックス回路（１５０）が、前記仰角方向（１６８）に沿って延びるように向けられる、実施態様１に記載の超音波プローブ（１２０）。
［実施態様１２］
前記フレックス回路（１５０）が、前記トランスデューサアセンブリ（１２９）とバッキング層（１７８）との間に位置決めされた接続セグメント（１８０）を有し、前記接続セグメント（１８０）が、前記フレックス回路（１５０）の前記導電性トレース（４０８、４２８）を対応するトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）に相互接続し、前記フレックス回路（１５０）が、前記トランスデューサアセンブリ（１２９）の仰角縁部（１６９）を越えて延びる前部および後部セグメント（１８２、１８４）を有し、能動撮像窓（１５６）から離れて前記バッキング層（１７８）の仰角側面（１８６、１８８）の周りを包み、前記仰角側面（１８６、１８８）に沿って延びる、実施態様１に記載の超音波プローブ（１２０）。
［実施態様１３］
超音波プローブ（１２０）の製造方法であって、
行と列に配置されたトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）を有する二次元（２Ｄ）トランスデューサアセンブリ（１２９）を提供することであって、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）は、関心対象との間で超音波信号を送受信するように構成された外側表面を有し、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）は、後表面（１８１）を有することと、
薄膜フレックス回路（１５０）を形成することであって、前記フレックス回路（１５０）は、導電性トレース（４０８、４２８）の隣接する層（４０６、４２４）間に均質な組成物を提供するために付加製造プロセスを利用した、共通の誘電体層（４６６）内に囲まれた前記導電性トレース（４０８、４２８）の複数の層を有することと、
前記トランスデューサアセンブリ（１２９）の前記後表面（１８１）に沿って前記フレックス回路（１５０）を延長させることと、
前記フレックス回路（１５０）の前記導電性トレース（４０８、４２８）を前記対応するトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）に相互接続することと
を含む、方法。
［実施態様１４］
前記形成操作が、
ベース誘電体コーティング（４０４）を適用すること（３０２）と、
前記ベース誘電体コーティング（４０４）の上部表面（４２２）に沿って前記導電性トレース（４０８、４２８）の第１の層（４０６）を構築することと、
中間誘電体コーティング（４２６）を前記ベース誘電体コーティング（４０４）の前記上部表面（４２２）に適用して前記導電性トレース（４０８、４２８）の前記第１の層（４０６）を少なくとも部分的に囲むことと、
前記構築および適用操作を選択した回数繰り返すことと
を含む、実施態様１３に記載の方法。
［実施態様１５］
前記導電性トレース（４０８、４２８）の前記第１の層（４０６）を構築した後、前記導電性トレース（４０８、４２８）間の前記ベース誘電体コーティング（４０４）の前記上部表面（４２２）の露出領域を活性化して前記中間誘電体コーティング（４２６）との結合を促進することをさらに含む、実施態様１４に記載の方法。
［実施態様１６］
前記構築操作が、シード層を前記ベース誘電体コーティング（４０４）に追加すること（３０４）と、所定のトレースパターンを前記シード層に作成すること（３０４）と、前記導電性トレース（４０８、４２８）の前記第１の層（４０６）を前記所定のトレースパターンに対応する前記シード層に成長させること（３０６）と、トレース間ギャップ内のフォトレジスト領域を除去して前記導電性トレース（４０８、４２８）間の前記ベース誘電体コーティング（４０４）の前記上部表面（４２２）の領域を露出させること（３０８）とを含む、実施態様１４に記載の方法。
［実施態様１７］
内部に能動撮像窓（１５６）を有するノーズピース（１２２）に接合されたプローブ本体（１２４）と、
前記能動撮像窓（１５６）に近接した前記ノーズピース（１２２）内に収まるように構成された二次元（２Ｄ）トランスデューサアセンブリ（１２９）であって、前記トランスデューサアセンブリ（１２９）は、行と列に配置されたトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）を有するトランスデューサアセンブリ（１２９）と、
前記トランスデューサアセンブリ（１２９）の操作を管理する制御回路（１２３）と、
バッキング層（１７８）と、
共通の誘電体層（４６６）内に囲まれた導電性トレース（４０８、４２８）の複数の層を有する薄膜フレックス回路（１５０）であって、前記フレックス回路（１５０）は、相互接続セグメント（１８０）および少なくとも１つの遷移セグメント（１８２、１８４）を含み、前記相互接続セグメント（１８０）は、前記トランスデューサアセンブリ（１２９）と前記バッキング層（１７８）との間に保持され、前記導電性トレース（４０８、４２８）は、前記相互接続セグメント（１８０）内で、前記対応するトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）に電気的に相互接続されるフレックス回路（１５０）と
を備え、
前記少なくとも１つの遷移セグメント（１８２、１８４）は、前記トランスデューサアセンブリ（１２９）の仰角縁部（１６９）を越えて延び、前記バッキング層（１７８）の側面（１８６、１８８）の周りを包み、前記能動撮像窓（１５６）から離れて前記制御回路（１２３）に向かって後方方向に曲がる、
超音波プローブ（１２０）。
［実施態様１８］
前記フレックス回路（１５０）が、少なくとも５つの層の導電性トレース（４０８、４２８）を有し、少なくとも１０００個のチャネルを伝送し、前記フレックス回路（１５０）が、半径が１．０ｍｍ以下の前記バッキング層（１７８）の前記側面（１８６、１８８）の周りを包む湾曲セグメント（１９８、１９９）を含む、実施態様１７に記載の超音波プローブ（１２０）。
［実施態様１９］
前記少なくとも１つの遷移セグメント（１８２、１８４）は、前部テール（１９０）を含む前部セグメント（１８２）を含み、前記前部テール（１９０）は、パッド（５２２Ａ、５２２Ｂ）の下部表面に沿って延びて前記制御回路（１２３）の第１のプリント回路基板（１６４）に電気的に接続する下部部分（１９０Ａ）を提供し、前記前部テール（１９０）は、前記パッド（５２２Ａ、５２２Ｂ）の上部表面の周りを包んで前記制御回路（１２３）の第２のプリント回路基板（１６５）に電気的に接続する上部部分（１９０Ｂ）を提供する、実施態様１７に記載の超音波プローブ（１２０）。
［実施態様２０］
前記ノーズピース（１２２）は、内部空洞（１７１）を形成する前面（１５８）および側面部分（１６０）を含み、前記側面部分（１６０）は、前記トランスデューサアセンブリ（１２９）の前記仰角縁部（１６９）から１．５ｍｍ以下の距離（１７５）だけ間隔を空けた内部壁（１７３）を有する、実施態様１７に記載の超音波プローブ（１２０）。

１２０超音波プローブ
１２２ノーズピース
１２３制御回路
１２４主本体
１２５半体
１２６スリーブ
１２７半体
１２８レンズ
１２９トランスデューサアセンブリ
１４６機械的搭載構成要素
１５０薄膜フレックス回路
１５６能動撮像窓
１５８前面
１６０横側面部分
１６２プリント回路基板（ＰＣＢ）
１６３プリント回路基板（ＰＣＢ）
１６４プリント回路基板（ＰＣＢ）
１６５プリント回路基板（ＰＣＢ）
１６６サブアパーチャビーム形成（ＳＡＰ）
１６７方位角方向
１６８仰角方向
１６９仰角縁部
１７０トランスデューサアレイ
１７０Ａトランスデューサ要素
１７０Ｂトランスデューサ要素
１７０Ｃトランスデューサ要素
１７１内部空洞
１７２マッチング層
１７３内部壁
１７４デマッチング層
１７５距離、ギャップ
１７７外側エンベロープ
１７８バッキング層
１７９前表面
１８０接続セグメント
１８１後表面
１８２前部セグメント
１８３コンタクトパッド
１８４後部セグメント
１８４Ａエリア
１８５インターポーザフレックス
１８６仰角側面
１８８仰角側面
１９０前部テール
１９０Ａ下部部分
１９０Ｂ上部部分
１９２後部テール
１９２Ａ下部部分
１９２Ｂ上部部分
１９４界面エリア
１９５界面エリア
１９６界面エリア
１９７界面エリア
１９８湾曲セグメント
１９９湾曲セグメント
３０２プロセス
３０４プロセス
３０６プロセス
３０８プロセス
３１０プロセス
３１２プロセス
３１４プロセス
３１６プロセス
３１８プロセス
３２２プロセス
３２４プロセス
４０４ベース誘電体コーティング
４０６第１の層
４０８導電性トレース
４１０トレース分離間隔
４１２トレース幅
４１４トレース高さ／厚さ
４１８方位角／横方向
４２０垂直方向
４２２上部表面
４２４第２の層
４２６第２の誘電体コーティング、中間誘電体コーティング
４２８導電性トレース
４３０段階
４３１段階
４３２段階
４３３段階
４３４層分離間隔
４３５コーティング厚さ
４３６ビア
４３８導電性パッド、コンタクトパッド
４３９導電性パッド
４４０活性化層
４４２底部表面
４４４上部表面
４５４第３の誘電体コーティング、層
４５６第４の誘電体コーティング、層
４５８導電性パッド
４６０導電性パッド
４６２ビア
４６４ビア
４６６誘電体層
４６８上部コンタクトパッド
４７０上部表面
４７１下部表面
４７２ビア
５１０機械的搭載アセンブリ
５１８クランプ
５２０機械的スペーサ
５２２Ａゴムパッド
５２２Ｂゴムパッド

Claims

行と列に配置されたトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）を有する二次元（２Ｄ）トランスデューサアセンブリ（１２９）であって、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）は、前および後表面（１７９、１８１）を有し、前記前表面（１７９）は、関心対象との間で超音波信号を送受信するように構成されるトランスデューサアセンブリ（１２９）と、
前記トランスデューサアセンブリ（１２９）の前記後表面（１８１）に沿って延びる薄膜フレックス回路（１５０）であって、前記フレックス回路（１５０）は、層状に配置され、共通の誘電体層（４６６）内に囲まれた導電性トレース（４０８、４２８）を有し、前記誘電体層（４６６）は、前記導電性トレース（４０８、４２８）の前記層を取り囲む均質な組成物を有し、前記導電性トレース（４０８、４２８）は、前記対応するトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）に電気的に相互接続されるフレックス回路（１５０）と
を備える、超音波プローブ（１２０）。
前記共通の誘電体層（４６６）が、ベース誘電体コーティング（４０４）と、中間誘電体コーティング（４２６）とを備え、前記中間誘電体コーティング（４２６）が、前記ベース誘電体コーティング（４０４）の上部表面（４２２）に直接結合する底部表面（４４２）を有し、前記中間誘電体コーティング（４２６）の前記底部表面（４４２）が、前記導電性トレース（４０８、４２８）の第１の層（４０６）を囲み、前記導電性トレース（４０８、４２８）の第２の層（４２４）が形成された上部表面（４４４）を有し、それにより前記中間誘電体コーティング（４２６）が、前記導電性トレース（４０８、４２８）の前記隣接する第１および第２の層（４０６、４２４）の間に前記均質な組成物を提供する、請求項１に記載の超音波プローブ（１２０）。
前記フレックス回路（１５０）が、コーティング界面に沿って互いに直接結合された複数の誘電体コーティング（４５４、４５６）を備え、前記コーティング界面にわたって前記均質な組成物を形成する、請求項１に記載の超音波プローブ（１２０）。
前記薄膜フレックス回路（１５０）が、前記複数のトレース（４０８、４２８）の導電性層を囲む複数の誘電体コーティング（４０４、４２６、４５４、４５６）の添加剤組成物を備える、請求項１に記載の超音波プローブ（１２０）。
前記トランスデューサアセンブリ（１２９）が、前記行と列に配置された少なくとも１０００個のトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）を備える、請求項１に記載の超音波プローブ（１２０）。
少なくとも第１の層（４０６）内の前記導電性トレース（４０８、４２８）が、横方向（４１８）に、１０〜２５μｍのトレース分離間隔（４１０）だけ間隔を空け、２０Ｖ〜１００Ｖのピーク電圧を有する送信信号を伝送するように構成される、請求項１に記載の超音波プローブ（１２０）。
隣接する第１および第２の層（４０６、４２４）内の前記導電性トレース（４０８、４２８）が、垂直方向（４２０）に、２〜１５μｍの層分離間隔（４３４）だけ間隔を空け、２０Ｖ〜１００Ｖの電圧を有する送信信号を伝送するように構成される、請求項１に記載の超音波プローブ（１２０）。
前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）が、行と列の１６ｘ１６マトリックスに配置される、請求項１に記載の超音波プローブ（１２０）。
バッキング層（１７８）であって、前記フレックス回路（１５０）が前記バッキング層（１７８）と前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）の前記後表面（１８１）との間に挟まれた状態で位置決めされるバッキング層（１７８）をさらに備える、請求項１に記載の超音波プローブ（１２０）。
内部に能動撮像窓（１５６）を有するノーズピース（１２２）を有するプローブ本体（１２４）をさらに備え、前記ノーズピース（１２２）が、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）の外側表面が前記能動撮像窓（１５６）に向いた状態で前記トランスデューサアセンブリ（１２９）を受け入れるように構成される、請求項１に記載の超音波プローブ（１２０）。
前記トランスデューサアセンブリ（１２９）が、前記プローブ本体（１２４）に対して仰角方向（１６８）に沿って延びるように向けられ、前記トランスデューサアセンブリ（１２９）が、前記仰角方向（１６８）に沿って互いに間隔を空けた仰角縁部（１６９）を有し、前記フレックス回路（１５０）が、前記仰角方向（１６８）に沿って延びるように向けられる、請求項１に記載の超音波プローブ（１２０）。
前記フレックス回路（１５０）が、前記トランスデューサアセンブリ（１２９）とバッキング層（１７８）との間に位置決めされた接続セグメント（１８０）を有し、前記接続セグメント（１８０）が、前記フレックス回路（１５０）の前記導電性トレース（４０８、４２８）を対応するトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）に相互接続し、前記フレックス回路（１５０）が、前記トランスデューサアセンブリ（１２９）の仰角縁部（１６９）を越えて延びる前部および後部セグメント（１８２、１８４）を有し、能動撮像窓（１５６）から離れて前記バッキング層（１７８）の仰角側面（１８６、１８８）の周りを包み、前記仰角側面（１８６、１８８）に沿って延びる、請求項１に記載の超音波プローブ（１２０）。
超音波プローブ（１２０）の製造方法であって、
行と列に配置されたトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）を有する二次元（２Ｄ）トランスデューサアセンブリ（１２９）を提供することであって、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）は、関心対象との間で超音波信号を送受信するように構成された外側表面を有し、前記トランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）は、後表面（１８１）を有することと、
薄膜フレックス回路（１５０）を形成することであって、前記フレックス回路（１５０）は、導電性トレース（４０８、４２８）の隣接する層（４０６、４２４）間に均質な組成物を提供するために付加製造プロセスを利用した、共通の誘電体層（４６６）内に囲まれた前記導電性トレース（４０８、４２８）の複数の層を有することと、
前記トランスデューサアセンブリ（１２９）の前記後表面（１８１）に沿って前記フレックス回路（１５０）を延長させることと、
前記フレックス回路（１５０）の前記導電性トレース（４０８、４２８）を前記対応するトランスデューサ要素（１７０Ａ、１７０Ｂ、１７０Ｃ）に相互接続することと
を含む、方法。
前記形成操作が、
ベース誘電体コーティング（４０４）を適用すること（３０２）と、
前記ベース誘電体コーティング（４０４）の上部表面（４２２）に沿って前記導電性トレース（４０８、４２８）の第１の層（４０６）を構築することと、
中間誘電体コーティング（４２６）を前記ベース誘電体コーティング（４０４）の前記上部表面（４２２）に適用して前記導電性トレース（４０８、４２８）の前記第１の層（４０６）を少なくとも部分的に囲むことと、
前記構築および適用操作を選択した回数繰り返すことと
を含む、請求項１３に記載の方法。
前記導電性トレース（４０８、４２８）の前記第１の層（４０６）を構築した後、前記導電性トレース（４０８、４２８）間の前記ベース誘電体コーティング（４０４）の前記上部表面（４２２）の露出領域を活性化して前記中間誘電体コーティング（４２６）との結合を促進することをさらに含む、請求項１４に記載の方法。