JP2020506385A - オフセットビアを有するカセット - Google Patents

Abstract

カセットは、基板と、基板に結合されたダイと、基板の第１の面に形成された電気相互接続パッドレイアウトとを含むことができる。電気相互接続パッドレイアウトは、少なくとも１つの相互接続パッドを含む第１の列の相互接続パッドを含み得る。第１の列の相互接続パッドの各相互接続パッドは、第１の組のビアのうちの１つに電気的に結合することができる。電気相互接続パッドレイアウトはまた、少なくとも１つの相互接続パッドを含む第２の列の相互接続パッドを含み得る。第２の列の相互接続パッドの各相互接続パッドは、第２の組のビアのうちの１つに電気的に結合されている。第２の列の相互接続パッドに電気的に結合された第２の組のビアは、第１および第２の列の相互接続パッドの整列に対してオフセットしている。【選択図】図６

Description

「アッセイラン」は、例えば、臨床検査医学、薬理学、分析化学、環境生物学、または分子生物学において、試料の存在、量、または機能的活性を定性的に評価または定量的に測定するために使用される調査または分析事象である。試料は、薬物、ゲノム試料、プロテオーム試料、生化学物質、生物内の細胞、有機試料、または他の無機および有機化学試料であり得る。アッセイランは、試料の示強的性質を測定し、それを、例えばモル濃度、密度、酵素国際単位での機能的活性、他の測定可能な特性における標準と比較したときの効果の程度などの関連測定単位で表すことができる。アッセイは、試料をいくつかの試薬と反応させることを含み得、そしてアッセイプロトコルに適合するアッセイ手順の例として分類され得る。アッセイプロトコルは、ウェルプレート内のウェルなどのいくつかのアッセイ反応部位に特定の量で分配される一組の試薬および／または試料流体を含み得る。さらにアッセイプロトコルは、混合、分離、加熱または冷却、インキュベーション、および最終的には少なくとも１回の読み取りなどの追加の処理を含み得る。アッセイの再現性と実行間の比較可能性は、そのプロトコルの再現に依存する。

添付の図面は、本明細書に記載されている原理の様々な例を示しており、本明細書の一部である。例示された例は単に例示のために与えられており、特許請求の範囲を限定するものではない。

図１は、本明細書に記載の原理の一例による、第１の容積のカセットの正面斜視図である。

図２は、本明細書に記載の原理の一例による、図１の第１の容積のカセットの背面斜視図である。

図３は、本明細書に記載の原理の一例による、第２の容積のカセットの正面斜視図である。

図４は、本明細書に記載の原理の一例による、図３の第２の容積のカセットの背面斜視図である。

図５は、本明細書に記載の原理の一例による、図１の第１の容積のカセットの正面平面図である。

図６は、本明細書に記載の原理の一例による、図５の円Ａで見たときの図１の第１の容積のカセットの正面平面図である。

図７は、本明細書に記載の原理の一例による、図１の第１の容積のカセットの背面平面図である。

図８は、本明細書に記載の原理の一例による、図７の円Ｂで見たときの図１の第１の容積のカセットの背面平面図である。

図９は、本明細書に記載の原理の一例による、アッセイ流体分配ドライバのカセットインターフェースのプリント回路アセンブリ（ＰＣＡ）とインターフェース接続された図１の第１の容積のカセットの斜視図である。

図９は、本明細書に記載の原理の一例による、複数の分配ヘッドアセンブリを含むカセットの正面図である。

図１１は、本明細書に記載の原理の一例による、流体をアッセイに放出するためのシステムのブロック図である。

図１２は、本明細書に記載の原理の別の例による、流体をアッセイに放出するためのシステムのブロック図である。

図１３は、本明細書に記載の原理の別の例による、カセットを形成する方法を示すフローチャートである。

図面を通して、同一の参照番号は、必ずしも同一ではないが類似の要素を示す。

いくつかのアッセイ流体分配システムは、例えば試料および試薬などのアッセイ流体を、正確に制御された様式で、ウェルプレート内のウェルと呼ばれる複数の反応部位に短時間で自動的に分配することができる。目的の標的種を含むいくつかの試薬の注意深く調合された混合物は、複数の濃度で一組の試験サンプル試薬を試験するために複数の反応部位で注意深く調合されてもよい。これにより、多くの反応を同時に進行させることができる。自動化によりユーザーの労力とユーザーによる変動が減少し、同時に並行性により複雑なアッセイの完了までの時間がさらに短縮される。

アッセイ流体分配システムは、分析物または試薬のような少なくとも１つのアッセイ流体をウェルに並行してまたは連続して分配し、そして交換可能なカセットを使用する流体分配ドライバを使用することができる。これらのカセットは、いくつかのリザーバ内にアッセイ流体を収容することができ、それらがアッセイ流体をウェルプレートのウェルに入れるように制御することができる。反応媒体を含むウェルプレートは、アッセイ流体がウェルプレートの異なるウェルにあるいくつかの流体放出ダイによって放出され得るようにカセットに対して移動され得る。ウェルプレートは、例えば、反応ウェルのアレイが画定されているマイクロタイタープレートであり得る。さらに一例では、アッセイ流体分配システムは、少なくとも１つのアッセイ流体を組織サンプル、統合マイクロ流体素子を有するチップ、またはガラススライド上に分配することができる。

マルチチャネルカセットを使用して、複数の流体を同時に分配することができる。例えば、ウェルプレートのそれぞれのウェル内に複数の試料を並行してまたは連続して堆積させて、ウェル内の複数の試料を滴定する際の時間を短縮することができる。本明細書および添付の特許請求の範囲で使用されているように、「カセット」という用語は、アッセイ流体分配システムから分配される前に少なくとも１つの流体が少なくとも１つの流体チャネルを通って流れるアッセイ流体分配システムのユーザー交換可能な構成要素として広く理解されることを意味する。

マルチチャンル流体分配カセットの一例は、例えば、ＨＰ（登録商標）Ｄ３００デジタルディスペンサーと共に使用するためのＴ−８カセットであり得る。この例では、例えば類似の流体特性を有する一組の試料を滴定するときに適切であるように、チャネルは名目上同一である。しかしながら、多くのアッセイプロトコルは、非常に異なる流体特性を有する異なるアッセイ流体の使用または取り扱いプロトコルを要求することがあり得る。例えばいくつかのアッセイ流体は他よりもより粘性である。さらに、効果を発揮させるために、いくつかのアッセイ流体を大量に分配することがあり得る。例えば有力な試料などのさらに他のアッセイ流体は、効果を発揮するために、少量の正確に制御された量で分配され得る。さらに別の例では、いくつかのアッセイ流体は、効果を発揮するために、導管コーティングおよび温度制御の存在下などの特定の条件で分配され得る。さらに、多くのアッセイプロトコルは、流体処理および混合または読み取りなどの他の非分配ステップの正確な順序およびタイミングを規定し得る。

したがって、アッセイ流体分配システム内でいくつかのカセットを使用して、多種多様な異なる反応を達成することができる。ユーザーがカセットを交換することを可能にすることは、交換可能なカセット上のいくつかの電気接点を流体分配ドライバのいくつかの電気接点と適切に整列する際にユーザーエラーを生じ得る。さらに、ユーザーがカセットを交換することを可能にすると、交換可能なカセット上の電気接点に損傷を与え、その結果、カセットの完全性が損なわれる可能性がある。

本明細書に記載の例はカセットを提供する。カセットは、基板と、基板に結合されたダイと、基板の第１の面に形成された電気相互接続パッドレイアウトとを備えることができる。電気相互接続パッドレイアウトは、少なくとも１つの相互接続パッドを含む第１の列の相互接続パッドを含み得る。第１の列の相互接続パッドの各相互接続パッドは、第１の組のビアのうちの１つに電気的に結合することができる。電気相互接続パッドレイアウトはまた、少なくとも１つの相互接続パッドを含む第２の列の相互接続パッドを含み得る。第２の列の相互接続パッドの各相互接続パッドは、第２の組のビアのうちの１つに電気的に結合されている。第２の列の相互接続パッドに電気的に結合された第２の組のビアは、第１および第２の列の相互接続パッドの整列（アライメント）に対してオフセットして（ずれて）いる。

本明細書の例では、カセットは、基板の第２の面に形成されたいくつかの電気トレースをさらに含むことができる。第１および第２の組のビアは、電気相互接続パッドレイアウトを電気トレースに電気的に結合する。第２の列の相互接続パッドに電気的に結合された第２の組のビアのオフセットは、基板の第２の面に形成された電気トレースのオフセットを生成する。さらに本明細書の例では、第１の列の相互接続パッドの少なくとも１つの相互接続パッドは、その中に画定された接触座を含むことができる。接触座はポゴコネクタを着座させること（シーティング）を可能にする。さらに本明細書の例では、第２の列の相互接続パッドの少なくとも１つの相互接続パッドはファイア（発射）相互接続パッドを含むことができる。

本明細書に記載の例は、流体をアッセイに放出するためのシステムをさらに提供する。このシステムは、プリント回路アセンブリ（ＰＣＡ）を含み得る。ＰＣＡは、少なくとも１つのポゴコネクタと、少なくとも１つの分配ヘッドとを含み得る。少なくとも１つの分配ヘッドは、基板と、基板に結合されたダイと、基板の第１の面に形成された電気相互接続パッドレイアウトとを含み得る。電気相互接続パッドレイアウトは、少なくとも１つの相互接続パッドを含む第１の列の相互接続パッドを含み得る。第１の列の相互接続パッドの各相互接続パッドは、第１の組のビアのうちの１つに電気的に結合することができる。電気相互接続パッドレイアウトは、少なくとも１つの相互接続パッドを含む第２の列の相互接続パッドを含み得る。第２の列の相互接続パッドの各相互接続パッドは、第２の組のビアのうちの１つに電気的に結合することができる。第２の列の相互接続パッドに電気的に結合された第２の組のビアは、第１および第２の列の相互接続パッドの整列に対してオフセットしている。

本明細書の例では、第２の列の相互接続パッドの少なくとも１つの相互接続パッドは、ファイア相互接続パッドを含むことができる。さらに一つの例では、第１の列の相互接続パッドの少なくとも１つの相互接続パッドは、その中に画定された接触座を含むことができる。接触座は、少なくとも１つの分配ヘッドがＰＣＡと接合するときに、その中に少なくとも１つのポゴコネクタを着座させることを可能にする。

本明細書の例では、第１の列の相互接続パッドは、少なくとも接地相互接続パッド、電源電圧相互接続パッド、および感熱レジスタ（ＴＳＲ）相互接続パッドを含むことができる。さらに一つの例では、第２の列の相互接続パッドは、少なくともファイア相互接続パッド、クロック相互接続パッド、およびデータ相互接続パッドを含むことができる。ＰＣＡは、少なくとも１つのポゴコネクタを第２の列の相互接続パッド上でスライドさせ、そして少なくとも１つのポゴコネクタを第１の列の相互接続パッドの少なくとも１つの相互接続パッドに電気的に結合することによって、少なくとも１つの分配ヘッドの電気相互接続パッドレイアウトとインターフェースする。ＰＣＡは、少なくとも１つのポゴコネクタを、第１または第２の列の相互接続パッド内の少なくとも１つの相互接続パッド上に、電気相互接続パッドレイアウトによって形成される平面に対して垂直な方向に下すことによって、少なくとも１つの分配ヘッドの電気相互接続パッドレイアウトとインターフェースする。

本明細書に記載の例は、カセットを形成する方法をさらに提供する。方法は、モノリシック基板を形成することを含み得る。電気相互接続パッドレイアウトは、モノリシック基板の第１の面に形成することができる。電気相互接続パッドレイアウトは、少なくとも１つの相互接続パッドを含む第１の列の相互接続パッドを形成することによって形成されてもよく、ここで第１の列の相互接続パッドの各相互接続パッドは、第１の組のビアの１つに電気的に結合される。さらに、電気相互接続パッドレイアウトは、少なくとも１つの相互接続パッドを含む第２の列の相互接続パッドを形成することによって形成され、ここで第２の列の相互接続パッドの各相互接続パッドは第２の組のビアの１つと電気的に結合される。さらに、電気相互接続パッドのレイアウトは、第１および第２の列の相互接続パッドの整列に対して、第２の列の相互接続パッドに電気的に結合する第２の組のビアをオフセットさせることによって形成され得る。

本明細書の例では、方法は、第１の列の相互接続パッドの少なくとも１つの相互接続パッド内に少なくとも１つの接触座を形成することをさらに含むことができる。さらに、方法は、ダイを第１および第２の組のビアに電気的に結合するモノリシック基板の第２の面にいくつかの電気トレースを画定することをさらに含むことができる。一つの例では、電気トレースの数は、レーザ直接構造化（ＬＤＳ）プロセスを使用して定められ得る。

本明細書および添付の特許請求の範囲で使用されているように、「いくつかの」または類似の用語は、１から無限大を含む任意の正の数として広く理解されることを意味し、ゼロは数値ではなく、数値がないことである。

以下の記載では、説明の目的のために、本システムおよび方法の完全な理解を提供するために多数の具体的な詳細が説明される。しかしながら、本装置、システム、および方法がこれらの具体的な詳細なしでも実施され得ることは当業者には明らかであろう。本明細書において「例」または同様の言語への言及は、その例に関連して説明された特定の特徴、構造、または特性が説明された通りに含まれるが、他の例に含まれても含まれなくてもよいことを意味する。

ここで図面に目を向けると、図１は、本明細書に記載の原理の一例による、第１の容積のカセット（１００）の正面斜視図である。さらに、図２は、本明細書に記載の原理の一例による、図１の第１の容積のカセット（１００）の背面斜視図である。第１の容積のカセット（１００）は基板（１０１）を含み得る。一例では、基板（１０１）は熱可塑性材料で作られていてもよい。リザーバ（１０２）内に画定された流体開口部（１０３）を有するリザーバ（１０２）。流体開口部（１０３）は、アッセイ流体が基板（１０１）の一方の側から他方の側へ移動することを可能にする。基板（１０１）は、リザーバ（１０２）またはその中に堆積したアッセイ流体を汚染することなく、ユーザーがカセット（１００）に触れ、取り出し、そして移動させることを可能にするハンドル（１５０）を含み得る。

ダイ（１０４）は、リザーバ（１０２）の反対側でかつ流体開口部（１０３）と合って基板（１０１）に結合され得る。一例では、ダイ（１０４）は、例えば微小電気機械システム（ＭＥＭ）とすることができる。別の例では、ダイは流体放出装置であり得る。

リザーバ（１０１）は、流体開口部（１０３）によってダイ（１０４）に流体的に結合されているので、アッセイ流体をダイ（１０４）に導入して、ダイ（１０４）にアッセイ流体分配システムによって指示されるように、ウェルプレートのいくつかのウェルにアッセイ流体を放出させることができる。

基板（１０１）の前面および背面にはいくつかの電気部品が含まれる。電気部品は、アッセイ流体分配システムとダイ（１０４）との間で電気信号を送信することを可能にするために任意の導電性材料から作製することができる。例えば、いくつかの接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５、１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０、本明細書ではまとめて１０５と称する）は、基板（１０１）の前面に含まれてもよい。接触パッド（１０５）は、アッセイ流体分配システムとカセット（１００）との間に導電性インターフェースを提供する。

いくつかのビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５、１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０、本明細書ではまとめて１０６と称する）を基板（１０１）内に形成し、接触パッド（１０５）に電気的に結合することができる。ビア（１０６）は、基板（１０１）を貫通し、接続パッド（１０５）を基板（１０１）の反対側のいくつかの電気部品に結合する任意の電気接続であり得る。

図２に示されるように、ビア（１０６）は、基板（１０１）の反対側でいくつかのトレース（１０７−１、１０７−２、１０７−３、１０７−４、１０７−５、１０７−６、１０７−７、１０７−８、１０７−９、１０７−１０、本明細書ではまとめて１０７と称する）に結合されている。トレース（１０７）は、ダイ（１０４）のいくつかのダイパッド（１０９）間に結合されたいくつかのワイヤボンド（１０８）を使用してダイ（１０４）に結合され得る。トレース（１０７）とダイパッド（１０９）との間に結合された１つのワイヤボンド（１０８）が図に示されているが、任意の数のワイヤボンド（１０８）を使用して、ダイ（１０４）をアッセイ流体分配システムに電気的に結合し、ダイ（１０４）を制御するための制御信号を、アッセイ流体分配システムから、接触パッド（１０５）、ビア（１０６）、トレース（１０７）、およびワイヤボンド（１０８）を通して、ダイ（１０４）のダイパッド（１０９）に進むことができる。

図３は、本明細書に記載の原理の一例による、第２の容積のカセット（２００）の正面斜視図である。さらに、図４は、本明細書に記載の原理の一例による、図３の第２の容積のカセット（２００）の背面斜視図である。第２の容積のカセット（２００）は、リザーバ（１０２）に導入され得る流体の容積を除いて、第１の容積のカセット（１００）と同一の要素を含む。図１および図２の例におけるリザーバ（１０２）は、図３および図４の例におけるリザーバ（１０２）よりも比較的に小さくてよい。一つの例において、図１および図２のリザーバ（１０２）は、約２０マイクロリットルの流体を収容するような大きさにすることができ、一方で図３および図４のリザーバ（１０２）は、２０マイクロリットルを超える流体容量を収容するような大きさにすることができる。

一つの例では、接触パッド（１０５）、ビア（１０６）、トレース（１０７）、およびワイヤボンド（１０８）を含む第１の容積のカセット（１００）および第２の容積のカセット（２００）の例の電気部品は、レーザ直接構造化（ＬＤＳ）プロセスを使用して形成され得る。ＬＤＳプロセスは、レーザによって活性化される非導電性の金属無機化合物でドープされた熱可塑性材料を使用する。この例では、基板（１０１）は射出成形によって形成することができる。次いで、熱可塑性材料上に形成されるいくつかの電気部品のコースをレーザが書き込むことができる。基材（１０１）がレーザによって提供される電磁放射に暴露されるところでは、金属添加物は微細な粗いトラックを形成する。このトラックの金属粒子は、その後の金属化プロセスのための核を形成する。レーザ曝露基板（１０１）を無電解銅浴に入れることができ、そして電気部品の様々な導体経路層は、レーザの電磁放射に曝された基板（１０１）のそれらの部分に生じる。銅、ニッケルおよび金のような任意の数の連続する金属の層が、レーザの電磁放射に曝された基板（１０１）の部分上に堆積され得る。ＬＤＳプロセスは、基板（１０１）の表面上の電気部品の正確なコンピュータ支援形成を可能にする。

別の例では、接触パッド（１０５）、ビア（１０６）、トレース（１０７）、およびワイヤボンド（１０８）を含む第１の容積のカセット（１００）および第２の容積のカセット（２００）の例の電気部品は、導電材料を基板（１０１）上に堆積させる堆積プロセスを使用して形成することができる。この例では、導電性材料は、例えば三次元（３Ｄ）印刷装置を使用して堆積させることができる。

ここで図１から図４の第１の容積のカセット（１００）および第２の容積のカセット（２００）の例を参照すると、接触パッド（１０５）は、第１の列（１１５）に含まれる第１の組の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）と、第２の列（１１６）に含まれる第２の組の接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）を有する２つの列（１１５、１１６）にて、基板（１０１）の前面に配置され得る。接触パッド（１０５）のこの配置は、依然としていくつかのインターフェースを提供しながらカセットのサイズをより小さくすることを可能にする。

図１から図４のビア（１０６）は、第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）に結合されたビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）は、第２の列（１１６）に含まれる接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）から最も離れたそれぞれの接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）の側に位置され、そして第２の列（１１６）の接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）に結合されたビア（１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０）は、第１の列（１１５）に含まれる接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）から最も遠いそれぞれの接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）の側に位置されるように配置され得る。

さらに、ビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）は、それぞれのオフセットトレース（１１０−１、１１０−２、１１０−３、１１０−４、１１０−５、本明細書ではまとめて１１０と称する）を使用して、第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）に接続される。図１から図４のオフセットトレース（１１０）は、第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）のビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）が、第２の列（１１６）の接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）のビア（１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０）に対して横方向にオフセットするようにする。このオフセットレイアウトは、図５から図８に示されている。図５は、本明細書に記載の原理の一例による、図１の第１の容積のカセット（１００）の正面平面図である。さらに、図６は、本明細書に記載の原理の一例による、図５の円Ａで見たときの図１の第１の容積のカセット（１００）の正面平面図である。またさらに、図７は、本明細書に記載の原理の一例による、図１の第１の容積のカセット（１００）の背面平面図である。またさらに、図８は、本明細書に記載の原理の一例による、図７の円Ｂから見た図１の第１の容積のカセット（１００）の背面平面図である。第１の容積のカセット（１００）がビア（１０６）のオフセットレイアウトを説明するのに使用されているとしても、第２の容積のカセット（２００）およびその電気部品のレイアウトは、同じ方法で説明することができる。列（１１５、１１６）内のビア（１０６）のオフセットレイアウトを理解するのに便利なように、いくつかの参照番号は省略されている。しかし読者は、図１から図４を含む他の図を参照することによって、カセット（１００、２００）内の様々な要素を容易に識別することができるであろう。

図５および図６に示されるように、ビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）は、それぞれのオフセットトレース（１１０−１、１１０−２、１１０−３、１１０−４、１１０−５、本明細書ではまとめて１１０と称する）を使用して、第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）に結合されている。図１から図４のオフセットトレース（１１０）は、第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）のビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）が、第２の列（１１６）の接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）のビア（１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０）に対して横方向にオフセットされるようにする。図４および図５の円Ａに示すように、オフセットトレース（１１０）は、ライン１１７によって示されるように、接触パッド（１０５）と第２の列（１１６）のビア（１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０）との整列に対して傾斜している。したがって、オフセットは、ライン１１７からの距離Ｄによって定義することができる。本明細書では、距離Ｄおよびその機能に関してさらに説明する。

さらに、図１から図８、特に図７および図８に関して、ビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）は、それぞれのオフセットトレース（１１０）を使用して第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）に結合されていることから、同様のオフセットレイアウトは、トレース（１０７）のレイアウトにおいて基板（１００）の反対側に反映されている。第１の列（１２５）内のビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）の各ビア（１０６）は、第２の列（１２６）のビア（１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０）の各ビア（１０６）に対してオフセットしている。さらに、ビア（１０６）のオフセットにより、それらのそれぞれのトレース（１０７）もオフセットされる。このように、接触パッド（１０５）、ビア（１０６）、およびトレース（１０７）のレイアウトは、これらすべてのデバイスのために基板（１０１）上のスペースを可能にする。

図９は、本明細書に記載の原理の一例による、アッセイ流体分配ドライバ（９００）のカセットインターフェース（９０１）のプリント回路アセンブリ（ＰＣＡ）（９０３）とインターフェースした図１の第１の容積のカセット（１００）の斜視図である。図９に第１の容積のカセット（１００）が示されているが、図３および図４のカセット（２００）もまた、同様に機能し利用することができる。一例では、アッセイ流体分配ドライバ（９００）のいくつかの整列面またはレジスタに沿って矢印（９０４）の方向にカセット（１００、２００）を挿入することによって、カセット（１００、２００）は、ＰＣＡ（９０３）、カセットインターフェース（９０２）、およびアッセイ流体分配ドライバ（９００）とインターフェースすることができる。別の例では、ＰＣＡ（９０３）および／またはカセット（１００、２００）は、カセット（１００、２００）をＰＣＡ（９０３）とインターフェースするように矢印（９１４）によって示される方向に移動することができる。この例では、カセット（１００、２００）は、アッセイ流体分配ドライバ（９００）のステーションに位置されることができ、ＰＣＡ（９０３）とカセット（１００）の接触パッド（１０５）との接触が達成されるまで、アッセイ流体分配ドライバ（９００）は、矢印（９１４）の方向にＰＣＡ（９０３）をカセット（１００、２００）上に移動させる。さらに別の例では、アッセイ流体分配ドライバ（９００）のいくつかの整列面に沿って矢印（９０４）の方向にカセット（１００、２００）を挿入すること、および矢印（９１４）によって示される方向へのＰＣＡ（９０３）および／またはカセット（１００、２００）の移動の組合せを使用して、カセット（１００、２００）をＰＣＡ（９０３）とインターフェースすることができる。

ＰＣＡ（９０３）は、カセット（１００、２００）上に形成された接触パッド（１０５）をＰＣＡ（９０３）に電気的に結合するいくつかのポゴコネクタ（９０５）を含むことができる。ポゴコネクタ（９０５）は、カセット（１００、２００）上に形成された接触パッド（１０５）とＰＣＡ（９０３）との間の接続を確立する電子機器にて使用される任意の装置であり得、そして２つの入れ子状のバネ付きピンを含むことができる。一例では、ＰＣＡ（９０３）は、カセット（１００、２００）上に形成された接触パッド（１０５）と同じ数のポゴコネクタ（９０５）を含むことができる。別の例では、ＰＣＡ（９０３）は、カセット（１００、２００）上に形成された接触パッド（１０５）より多いまたはより少ないポゴコネクタ（９０５）を含むことができる。これらの例では、ポゴコネクタ（９０５）は、カセット（１００、２００）がＰＣＡ（９０３）とインターフェースされたときに接触パッド（１０５）と整列するように、ＰＣＡ（９０３）上に配置され得る。

一例では、接触パッド（１０５）の表面には、いくつかの戻り止めまたは接触座（図１、３、５、６、および９、１１１）が画定され得る。カセット（１００、２００）がＰＣＡ（９０３）とインターフェースされているので、これらの戻り止め（１１１）は、ポゴコネクタ（９０５）とインターフェースしている。１つのポゴコネクタ（９０５）が戻り止め（１１１）に入ると、カセット（１００、２００）はＰＣＡ（９０３）に取り外し可能に結合される。カセット（１００、２００）の取り外しは、バネ荷重されたポゴコネクタ（９０５）によってカセット（１００、２００）に加えられた圧力を克服し、ポゴコネクタ（９０５）を収縮させポゴコネクタ（９０５）を戻り止め（１１１）の外側に移動させることによって行われ得る。

図９と共に、再び図５および図６に戻ると、一例では、ここでカセット（１００、２００）は、アッセイ流体分配ドライバ（９００）のいくつかの整列面に沿って、矢印（９０４）の方向にカセット（１００、２００）を挿入することによって、ＰＣＡ（９０３）とインターフェースされており、ポゴコネクタ（９０５）は、基板（１０１）の上面および接触パッド（１０５）にわたって引っ張られる。これは、少なくとも部分的にはポゴコネクタ（９０５）のばね付勢力によるものである。カセット（１００、２００）がＰＣＡ（９０３）との結合構成へと挿入されると、基板（１０１）の上部にわたって引っ張られるポゴコネクタ（９０５）によって加えられる摩擦力は、カセット（１００、２００）上に形成された電気接続を損傷する可能性がある。ポゴコネクタ（９０５）の引っ張り経路は、図６のライン（１１７）によって特定される。ビア（１０６）およびトレース（１０７）のような電気素子を横切ってポゴコネクタ（９０５）を引っ張ると、ポゴコネクタ（９０５）からの摩擦によって引き起こされ得る損傷のために、これらの素子の電気接続の完全性が損なわれることがある。したがって、カセット（１００、２００）上に形成され、そして第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）に電気的に結合されたオフセットトレース（１１０）は、例えば、さもなくばライン（１１７）にて直線上に配置され得るビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）をポゴコネクタ（９０５）が損傷する可能性を排除する。例えば、ビア（１０６）がライン（１１７）と一直線上に形成されると、ポゴコネクタ（９０５）は、カセット（１００、２００）の挿入の間、それらのビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）を横切って引っ張られることになり、この摩擦による動きはビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）を損傷することになり得る。このように、オフセットトレース（１１０）は、ポゴコネクタ（９０５）がビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）を損傷する可能性を排除する。

さらに、オフセットトレース（１１０）は、第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）からビア（１０６−１、１０６−２、１０６−３、１０６−４、１０６−５）に、それらもポゴコネクタ（９０５）が沿って移動するライン（１１７）と一直線上に並ばないように、斜めに延びている。このように、オフセットトレース（１１０）の斜めのレイアウトは、薄いオフセットトレース（１１０）への損傷を排除する。

図面を通して示されるように、第２の列（１１６）の接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）に結合されたビア（１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０）は、接触パッド（１０５−６、１０５−７、１０５−８、１０５−９、１０５−１０）を越えた位置で、そしてアッセイ流体分配ドライバ（９００）内のカセット（１００、２００）の移動の距離で配置されている。この位置では、ビア（１０６−６、１０６−７、１０６−８、１０６−９、１０６−１０）は、ポゴコネクタ（９０５）による摩擦接触を受けることは決してなく、なぜならそれらがカセット（１００、２００）の表面に沿ったポゴコネクタ（９０５）の移動距離の範囲を超えているからである。

さらに、各接触パッド（１０５）が接触パッド（１０５）、ビア（１０６）、トレース（１０６）、およびワイヤボンド（１０８）を通じて、ダイ（１０４）のダイパッド（１０９）のそれぞれ１つに結合されるように、各接触パッド（１０５）は、例えばアッセイ流体分配ドライバ（９００）または他の何らかのコントローラによって論理的に割り当てられ得る。例えば、接触パッド割り当ては以下を含み得る。

上記の接触パッドの割り当ては一例であり、他の接触パッドの割り当ても可能である。アッセイ流体分配ドライバ（９００）、ＰＣＡ（９０３）、カセット（１００、２００）、ダイ（１０４）、その他の電気または電子部品、またはその組み合わせの電気部品への損傷の可能性を防止または排除するために、高電圧ポゴコネクタ（９０５）が第１の列（１１５）の接触パッド（１０５−１、１０５−２、１０５−３、１０５−４、１０５−５）のいずれかを横切って引っ張られないことを確実にするように接触パッド割り当てが配置される。例えば、ファイア接触パッド（１０５−４）は、第１の列（１１５）に位置される。この位置では、ファイア接触パッド（１０５−４）の高電圧は、カセット（１００、２００）とＰＣＡ（９０３）のポゴコネクタ（９０５）との間に形成された最後の接触または最後の接触の１つとしてカセット（１００、２００）に結合される。したがって、ＰＣＡ（９０３）の動作または電力供給の前、間、または後に、カセット（１００、２００）、アッセイ流体分配ドライバ（９００）、ＰＣＡ（９０３）、ダイ（１０４）、その他の電気または電子部品、またはそれらの組み合わせのいかなる電気部品にも損傷は生じないように、接触パッド（１０５）の接触および割り当ての順序が管理される。このようにして接触パッド（１０５）を割り当てることにより、アッセイ実行およびその基礎となる反応を損なうことなくアッセイプロセスが実行されることが確実になり、より経済的に信頼できるシステムが提供される。

図１０は、本明細書に記載の原理の一例による、複数の分配ヘッドアセンブリ（１００１）を含むカセット（１０００）の正面平面図である。各分配ヘッドアセンブリ（１００１）は、基板（１０１）、リザーバ（１０２）、流体開口部（１０３）、ダイ（１０４）、接触パッド（１０５）、ビア（１０６）、トレース（１０７）、ワイヤボンド（１０８）、ダイパッド（１０９）、オフセットトレース（１１０）、戻り止め（１１１）、および上記の他の要素を含み得る。図１０に示す例では、分配ヘッドアセンブリ（１００１）はフレーム（１００５）に取り付けられている。一例では、分配ヘッドアセンブリ（１００１）は、例えば溶接プロセス、化学結合プロセス、またはいくつかの締結具によって、フレーム（１００５）に機械的に結合されてもよい。一例では、各分配ヘッドアセンブリ（１００１）が単一のモノリシックフレーム（１００５）に形成されるように、フレーム（１００５）は、各分配ヘッドアセンブリ（１００１）の基板（１０１）を形成する。

図１１は、本明細書に記載の原理の一例による、流体をアッセイ（１１１０）内に放出するためのシステム（１１００）のブロック図である。このシステムは、プリント回路アセンブリ（ＰＣＡ）（９０３１）を含み得る。ＰＣＡ（９０３）は、少なくとも１つのポゴコネクタ（９０５）、および少なくとも１つの分配ヘッド（１００１）を含み得る。少なくとも１つの分配ヘッド（１００１）は、基板（１０１）、基板（１０１）に結合されたダイ（１０４）、および基板（１０１）の第１の面に形成された電気相互接続パッドレイアウト（１１０１）を含み得る。電気相互接続パッドレイアウト（１１０１）は、少なくとも１つの相互接続パッド（１０５）を含む第１の列（１１６）の相互接続パッド（１０５）を含み得る。第１の列（１１６）の相互接続パッド（１０５）の各相互接続パッド（１０５）は、第１の組（１２６）のビア（１０６）のうちの１つに電気的に結合することができる。電気相互接続パッドレイアウト（１１０１）は、少なくとも１つの相互接続パッド（１０５）を含む第２の列（１１５）の相互接続パッド（１０５）を含むことができる。第２の列（１１５）の相互接続パッド（１０５）の各相互接続パッド（１０５）は、第２の組（１２５）のビア（１０６）のうちの１つに電気的に結合することができる。第２の列（１１５）の相互接続パッドに電気的に結合された第２の組（１２５）のビア（１０６）は、第１および第２の列（１１５、１１６）の相互接続パッド（１０５）の整列に対してオフセットしている。

一例では、第２の列（１１５）の相互接続パッド（１０５）の少なくとも１つの相互接続パッド（１０５）は、ファイア相互接続パッドを含むことができる。さらに、一例では、第１の列（１１６）の相互接続パッド（１０５）の少なくとも１つの相互接続パッド（１０５）は、その中に画定された接触座（１１１）を含むことができる。接触座（１１１）は、少なくとも１つの分配ヘッド（１００１）がＰＣＡ（９０３）とインターフェースするときに、その中に少なくとも１つのポゴコネクタ（９０５）を着座させることを可能にする。

一例では、第１の列（１１６）の相互接続パッド（１０５）は、少なくとも接地相互接続パッド、電源電圧相互接続パッド、および熱感知抵抗器（ＴＳＲ）相互接続パッドを含むことができる。第１の列（１１６）の相互接続パッド（１０５）は、少なくとも接地相互接続パッド、電源電圧相互接続パッド、および感熱レジスタ（ＴＳＲ）相互接続パッドを含むことができる。さらに、一例では、第２の列（１１５）の相互接続パッド（１０５）は、少なくともファイア相互接続パッド、クロック相互接続パッド、およびデータ相互接続パッドを含むことができる。

少なくとも１つのポゴコネクタ（９０５）を第２の列（１１５）の相互接続パッド（１０５）上でスライドさせ、そして少なくとも１つのポゴコネクタ（１０５）を第１の列（１１６）の相互接続パッド（１０５）の少なくとも１つの相互接続パッド（１０５）に電気的に結合することによって、ＰＣＡ（９０３）は、少なくとも１つの分配ヘッド（１００１）の電気相互接続パッドレイアウト（１１０１）とインターフェースする。少なくとも１つのポゴコネクタ（９０５）を、電気相互接続パッドレイアウト（１１０１）によって形成される平面に垂直な方向に、第１または第２の列（１１５、１１６）の相互接続パッド（１０５）における少なくとも１つの相互接続パッド（１０５）に下すことによって、ＰＣＡ（９０３）は、少なくとも１つの分配ヘッド（１００１）の電気相互接続パッドレイアウト（１１０１）とインターフェースする。

図１２は、本明細書に記載の原理の一例による、流体をアッセイ（１２１０）に放出するためのシステム（１２００）のブロック図である。システム（１２００）は、アッセイ制御装置（１２０５）、上記のカセット（１００、２００）、およびアッセイプレート（１２１０）を含む。第１の容積のカセット（１００）が図１１に描かれているが、第２の容積のカセット（２００）、または第１の容積のカセット（１００）および第２の容積のカセット（２００）とフレーム（１００５）との組み合わせのいずれかがシステム（１２００）に含まれてもよい。

カセット（１００、２００）は、少なくとも、基板（１０１）、リザーバ（１０２）、流体開口部（１０３）、ダイ（１０４）、接触パッド（１０５）、ビア（１０６）、トレース（１０７）、ワイヤボンド（１０８）、ダイパッド（１０９）、オフセットトレース（１２０）、および上記の他の要素を含み得る。図１２に示されるカセット（１００、２００）は、本明細書に記載されるような特定の要素を含むかまたは含まないが、カセット（１００、２００）に関連する各要素は含まれていてもいなくてもよい。これらの異なる例を達成するために、カセット（１００、２００）の物理的性質を変えることができる。例えば、カセット（１００、２００）が上述のようにビア（１０６）を含まない場合、ＰＣＡ（９０３）がカセット（１００、２００）の前側の代わりに後側を介してカセット（１００、２００）と接触するように、トレース（１０７）および接触パッド（１０５）は、カセット（１００、２００）の片側に含まれてもよい。

アッセイプレート（１２１０）は、ダイ（１０４）から放出された流体を受け取る任意のプレートであり得る。アッセイプレート（１２１０）は、その中に流体が放出され得るいくつかのウェルを含むことができる。アッセイプレート（１２１０）はさらに、アッセイ制御装置（１２０５）がアッセイプレート（１２１０）と相互作用してアッセイプレート（１２１０）をカセット（１００、２００）のダイ（１０４）に対して移動させることができる構造を含むことができる。アッセイ制御装置（１２０５）は、独立型ハードウェア、モバイルアプリケーション、コンピューティングネットワークを介した、またはそれらの組み合わせを含む、任意のデータ処理シナリオにおいて利用され得る。さらに、アッセイ制御装置（１２０５）は、コンピューティングネットワーク、パブリッククラウドネットワーク、プライベートクラウドネットワーク、ハイブリッドクラウドネットワーク、他の形態のネットワーク、またはそれらの組み合わせで使用することができる。その所望の機能性を達成するために、アッセイ制御装置（１２０５）は様々なハードウェア構成要素を含む。これらのハードウェア構成要素の中には、いくつかのコントローラ（１２１５）、いくつかのデータ記憶装置（１２４０）、いくつかの周辺装置アダプタ（１２２５）、およびいくつかのネットワークアダプタ（１２３０）があり得る。これらのハードウェア構成要素は、いくつかのバス（１２６０）および／またはネットワーク接続を使用して相互接続されることができる。一例では、コントローラ（１２１５）、データ記憶装置（１２４０）、周辺装置アダプタ（１２２５）、およびネットワークアダプタ（１２３０）は、バス（１２６０）を介して通信可能に結合されることができる。

コントローラ（１２１５）は、データ記憶装置（１２４０）から実行可能コードを検索して実行可能コードを実行するためのハードウェアアーキテクチャを含み得る。本明細書に記載の方法により、実行可能コードは、コントローラ（１２１５）によって実行されると、コントローラ（１２１５）に、少なくともカセット（１００、２００）のダイ（１０４）に信号を送る機能を実行させ、ある量の流体をアッセイプレート（１２１０）に放出させ得る。コードを実行する過程で、コントローラ（１２１５）は、いくつかの残りのハードウェアユニットから入力を受け取り、そこに出力を提供することができる。

データ記憶装置（１２４０）は、コントローラ（１２１５）または他の処理装置によって実行される実行可能プログラムコードなどのデータを記憶することができる。後述するように、データ記憶装置（１２４０）は、少なくとも本明細書に記載の機能を実施するためにコントローラ（１２１５）が実行するいくつかのアプリケーションを表すコンピュータコードを特に記憶することができる。

データ記憶装置（１２４０）は、揮発性および不揮発性メモリを含む様々な種類のメモリモジュールを含むことができる。例えば、この例のデータ記憶装置（１２４０）は、ランダムアクセスメモリ（ＲＡＭ）（１２４５）、読み出し専用メモリ（ＲＯＭ）（１２５０）、およびハードディスクドライブ（ＨＤＤ）メモリ（１２５５）を含む。他の多くの種類のメモリも利用することができ、本明細書は、本明細書で説明される原理の特定の用途に適し得るように、データ記憶装置（１２４０）における多くの様々な種類のメモリの使用を企図している。特定の例では、データ記憶装置（１２４０）内の異なる種類のメモリを異なるデータ記憶目的に使用することができる。例えば、いくつかの例では、コントローラ（１２１５）は、読み出し専用メモリ（ＲＯＭ）（１２５０）から起動し、ハードディスクドライブ（ＨＤＤ）メモリ（１０８）内に不揮発性記憶装置を維持し、ランダムアクセスメモリ（ＲＡＭ）（１２４５）に格納されたプログラムコードを実行し得る。

データ記憶装置（１２４０）は、とりわけ、コンピュータ可読媒体、コンピュータ可読記憶媒体、または非一時的コンピュータ可読媒体を含むことができる。例えば、データ記憶装置（１２４０）は、電子、磁気、光学、電磁気、赤外線、または半導体のシステム、機器、または装置、あるいはこれらの任意の適切な組み合わせであり得るが、これらに限定されない。コンピュータ可読記憶媒体のより具体的な例は、例えば、以下を含み得る：いくつかのワイヤを有する電気接続、ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュメモリ）、ポータブルコンパクトディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、光記憶装置、磁気記憶装置、またはこれらの任意の適切な組み合わせ。この文書の文脈では、コンピュータ可読記憶媒体は、命令実行システム、機器、または装置によって使用するためのまたはそれらに関連して使用するためのコンピュータ使用可能プログラムコードを含むまたは格納することができる任意の有形媒体とすることができる。別の例では、コンピュータ可読記憶媒体は、命令実行システム、機器、または装置によって使用するための、またはそれに関連して使用するためのプログラムを含むまたは格納することができる任意の非一時的媒体とすることができる。

アッセイ制御装置（１２０５）におけるハードウェアアダプタ（１２２５、１１３０）は、コントローラ（１２１５）を、アッセイ制御装置の外部および内部の様々な他のハードウェア要素にインターフェースすることを可能にする。例えば、周辺装置アダプタ（１２２５）は、例えば表示装置、マウス、またはキーボードなどの入力／出力装置へのインターフェースを提供することができる。周辺装置アダプタ（１２２５）はまた、外部記憶装置などの他の外部装置、例えばサーバ、スイッチ、およびルータなどのいくつかのネットワーク装置、クライアント装置、他の種類のコンピューティング装置、ならびにそれらの組み合わせへのアクセスを提供することができる。

表示装置（１２３５）は、アッセイ制御装置（１２０５）のユーザーがアッセイ制御装置（１２０５）の機能と相互作用してその機能を実行することを可能にするために提供され得る。周辺装置アダプタ（１２２５）はまた、コントローラ（１２１５）と表示装置（１２３５）、プリンタ、または他の媒体出力装置との間のインターフェースを作成し得る。ネットワークアダプタ（１２３０）は、例えばネットワーク内の他のコンピューティング装置へのインターフェースを提供し、それによってアッセイ制御装置（１２０５）とネットワーク内に配置された他の装置との間のデータの伝送を可能にする。

アッセイ制御装置（１２０５）は、コントローラ（１２１５）によって実行されると、データ記憶装置（１２４０）に格納されているいくつかのアプリケーションを表す実行可能プログラムコードに関連して表示装置（１２３５）にいくつかのグラフィカルユーザインターフェース（ＧＵＩ）を表示することができる。表示装置（１２３５）の例は、他の表示装置（１２３５）の中でも、コンピュータスクリーン、ラップトップスクリーン、モバイルデバイススクリーン、パーソナルデジタルアシスタント（ＰＤＡ）スクリーン、およびタブレットスクリーンが挙げられる。表示装置（１２３５）に表示されるＧＵＩの例は、以下でさらに詳細に説明される。

アッセイ制御装置（１２０５）は、本明細書に記載の方法の実施に使用されるいくつかのモジュールをさらに含む。アッセイ制御装置（１２０５）内の様々なモジュールは、別々に実行することができる実行可能プログラムコードを含む。この例では、様々なモジュールは別々のコンピュータプログラム製品として格納され得る。別の例では、アッセイ制御装置（１２０５）内の様々なモジュールをいくつかのコンピュータプログラム製品内で組み合わせることができ、各コンピュータプログラム製品は、いくつかのモジュールを含む。

図１３は、本明細書に記載の原理の別の例による、カセットを形成する方法を示すフローチャートである。図１３の方法は、モノリシック基板（１０１）を形成すること（ブロック１３０１）から開始することができる。モノリシック基板（１０１）の第１の面上に電気相互接続パッドレイアウト（１１０１）を形成することができる（ブロック１３０２）。電気相互接続パッドレイアウト（１１０１）は、少なくとも１つの相互接続パッド（１０５）を含む第１の列（１１６）の相互接続パッドを形成すること、ここで第１の列（１１６）の相互接続パッド（１０５）の各相互接続パッド（１０５）が第１の組（１２６）のビア（１０６）のうちの１つに電気的に結合されている（ブロック１３０３）によって形成することができる（ブロック１３０２）。さらに、電気相互接続パッドレイアウト（１１０１）は、少なくとも１つの相互接続パッド（１０５）を含む第２の列（１１５）の相互接続パッド（１０５）を形成すること、ここで第２の列（１１５）の相互接続パッド（１０５）の各相互接続パッド（１０５）が第２の組（１２５）のビア（１０６）のうちの１つに電気的に結合されている（ブロック１３０４）によって形成することができる（ブロック１３０２）。さらに、電気相互接続パッドレイアウト（１１０１）は、第２の列（１１５）の相互接続パッド（１０５）に電気的に結合する第２の組のビア（１０６）を、第１および第２の列（１１５、１１６）の相互接続パッド（１０５）の整列に対してオフセットさせること（ブロック１３０５）によって形成することができる（ブロック１３０２）。

図１３の方法は、第１の列（１１６）の相互接続パッド（１０５）の少なくとも１つの相互接続パッド（１０５）に少なくとも１つの接触座（１１１）を形成することをさらに含むことができる。さらに、図１３の方法は、ダイ（１０４）を第１および第２の組（１２５、１２６）のビア（１０６）に電気的に結合するモノリシック基板（１０１）の第２の面上にいくつかの電気トレース（１０７）を画定することをさらに含み得る。一例では、いくつかの電気トレース（１０７）は、レーザ直接構造化（ＬＤＳ）プロセスを使用して画定され得る。

本システムおよび方法の態様は、本明細書で説明される原理の例による方法、装置（システム）およびコンピュータプログラム製品のフローチャート図および／またはブロック図を参照して本明細書で説明される。フローチャート図およびブロック図の各ブロック、ならびにフローチャート図およびブロック図内のブロックの組合せは、コンピュータ使用可能プログラムコードによって実施することができる。コンピュータ使用可能プログラムコードは、汎用コントローラ、特殊用途コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されて、コンピュータ使用可能プログラムコードが、例えばアッセイ制御装置（１２０５）または他のプログラム可能なデータ処理装置のコントローラ（１２１５）を介して実行されるときに、フローチャートおよび／またはブロック図の単数また複数のブロックで特定された機能または動作を実施するように機構を生成することができる。一例では、コンピュータ使用可能プログラムコードは、コンピュータ可読記憶媒体内に具現化することができ、ここでコンピュータ可読記憶媒体はコンピュータプログラム製品の一部である。一例では、コンピュータ可読記憶媒体は非一時的コンピュータ可読媒体である。

本明細書および図面は、カセットおよびそのカセットを形成する方法を説明している。カセットは、基板と、基板に結合されたダイと、基板の第１の面に形成された電気相互接続パッドレイアウトとを含むことができる。電気相互接続パッドレイアウトは、少なくとも１つの相互接続パッドを含む第１の列の相互接続パッドを含み得る。第１の列の相互接続パッドの各相互接続パッドは、第１の組のビアのうちの１つに電気的に結合することができる。電気相互接続パッドレイアウトはまた、少なくとも１つの相互接続パッドを含む第２の列の相互接続パッドを含み得る。第２の列の相互接続パッドの各相互接続パッドは、第２の組のビアのうちの１つに電気的に結合されている。第２の列の相互接続パッドに電気的に結合された第２の組のビアは、第１および第２の列の相互接続パッドの整列に対してオフセットしている。

前述の説明は、説明された原理の例を例示し説明するために提示されている。この説明は、網羅的であること、またはこれらの原理を開示された任意の詳細な形態に限定することを意図していない。上記の教示に照らして、多くの修正形態および変形形態が可能である。

Claims (15)

1. 基板、
   前記基板に結合されたダイ；ならびに
   少なくとも１つの相互接続パッドを含む第１の列の相互接続パッド、ここで前記第１の列の相互接続パッドの各相互接続パッドが第１の組のビアのうちの１つに電気的に結合されている、および
   少なくとも１つの相互接続パッドを含む第２の列の相互接続パッド、ここで前記第２の列の相互接続パッドの各相互接続パッドが第２の組のビアのうちの１つに電気的に結合されている、を含む、
   前記基板の第１の面に形成された電気相互接続パッドレイアウト、
   ここで前記第２の列の相互接続パッドに電気的に結合された第２の組のビアは、前記の第１および第２の列の相互接続パッドの整列に対してオフセットしている、
   を含む、カセット。
2. 前記基板の第２の面に形成されたいくつかの電気トレースをさらに含み、ここで前記の第１および第２の組のビアは、前記電気相互接続パッドレイアウトを前記電気トレースに電気的に結合し、そしてここで前記第２の列の相互接続パッドに電気的に結合された前記第２の組のビアのオフセットは、前記基板の第２の面上に形成された前記電気トレースのオフセットを生成する、請求項１に記載のカセット。
3. 前記第１の列の相互接続パッドの少なくとも１つの相互接続パッドは、そこに画定された接触座を含み、前記接触座はポゴコネクションの着座を可能にする、請求項１に記載のカセット。
4. 前記第２の列の相互接続パッドの少なくとも１つの相互接続パッドは、ファイア相互接続パッドを含む、請求項１に記載のカセット。
5. アッセイに流体を放出するためのシステムであって、
   少なくとも１つのポゴコネクタを含む、
   プリント回路アセンブリ（ＰＣＡ）、ならびに、
   少なくとも１つの分配ヘッドであって、
   基板；
   前記基板に結合されたダイ；および
   少なくとも１つの相互接続パッドを含む第１の列の相互接続パッド、ここで前記第１の列の相互接続パッドの各相互接続パッドは、第１の組のビアのうちの１つに電気的に結合されている、および
   少なくとも１つの相互接続パッドを含む第２の列の相互接続パッド、ここで前記第２の列の相互接続パッドの各相互接続パッドは、第２の組のビアのうちの１つに電気的に結合されている、を含む
   前記基板の第１の面に形成された電気相互接続パッドレイアウト、を含む、前記少なくとも１つの分配ヘッド、
   ここで前記第２の列の相互接続パッドに電気的に結合された前記第２の組のビアは、前記の第１および第２の列の相互接続パッドの整列に対してオフセットしている、
   を含む、システム。
6. 前記第２の列の相互接続パッドの少なくとも１つの相互接続パッドは、ファイア相互接続パッドを含む、請求項５に記載のシステム。
7. 前記第１の列の相互接続パッドの少なくとも１つの相互接続パッドは、そこに画定された接触座を含み、前記少なくとも１つの分配ヘッドが前記ＰＣＡとインターフェースするときに、前記接触座は前記少なくとも１つのポゴコネクタをそこに着座させることを可能にする、請求項５に記載のシステム。
8. 前記第１の列の相互接続パッドは、少なくとも接地相互接続パッド、電源電圧相互接続パッド、および感熱レジスタ（ＴＳＲ）相互接続パッドを含む、請求項５に記載のシステム。
9. 前記第２の列の相互接続パッドは、少なくともファイア相互接続パッド、クロック相互接続パッド、およびデータ相互接続パッドを含む、請求項８に記載のシステム。
10. 前記第２の列の相互接続パッド上で前記少なくとも１つのポゴコネクタをスライドさせ、そして前記少なくとも１つのポゴコネクタを前記第１の列の相互接続パッドの少なくとも１つの相互接続パッドに電気的に結合することにより、前記ＰＣＡは前記少なくとも１つの分配ヘッドの前記電気相互接続パッドレイアウトとインターフェースする、請求項５に記載のシステム。
11. 前記少なくとも１つのポゴコネクタを、前記の第１の列または第２の列の相互接続パッドにおける少なくとも１つの相互接続パッド上に、前記電気相互接続パッドレイアウトによって形成された平面に対して垂直な方向に下すことによって、前記ＰＣＡは、前記少なくとも１つの分配ヘッドの前記電気相互接続パッドレイアウトとインターフェースする、請求項５に記載のシステム。
12. カセットを形成する方法であって、
    モノリシック基板を形成すること；
    少なくとも１つの相互接続パッドを含む第１の列の相互接続パッド、ここで前記第１の列の相互接続パッドの各相互接続パッドは、第１の組のビアのうちの１つに電気的に結合されている、および、
    少なくとも１つの相互接続パッドを含む第２の列の相互接続パッド、ここで前記第２の列の相互接続パッドの各相互接続パッドは、第２の組のビアのうちの１つに電気的に結合されている、を形成することにより、
    前記モノリシック基板の第１の面上に形成された電気相互接続パッドレイアウトを形成すること；ならびに
    前記の第１および第２の列の相互接続パッドの整列に対して、前記第２の列の相互接続パッドに電気的に結合する前記第２の組のビアをオフセットさせることを含む、方法。
13. 前記第１の列の相互接続パッドの少なくとも１つの相互接続パッドに少なくとも１つの接触座を形成することをさらに含む、請求項１２に記載の方法。
14. ダイを前記の第１および第２の組のビアに電気的に結合する前記モノリシック基板の第２の面にいくつかの電気トレースを画定することをさらに含む、請求項１２に記載の方法。
15. 前記いくつかの電気トレースは、レーザ直接構造化（ＬＤＳ）プロセスを使用して画定されている、請求項１２に記載の方法。