JP2020505696A - 電気デバイスにおける電力消費を最適化する方法、システム、およびコンピュータ・プログラム - Google Patents

電気デバイスにおける電力消費を最適化する方法、システム、およびコンピュータ・プログラム Download PDF

Info

Publication number
JP2020505696A
JP2020505696A JP2019539858A JP2019539858A JP2020505696A JP 2020505696 A JP2020505696 A JP 2020505696A JP 2019539858 A JP2019539858 A JP 2019539858A JP 2019539858 A JP2019539858 A JP 2019539858A JP 2020505696 A JP2020505696 A JP 2020505696A
Authority
JP
Japan
Prior art keywords
low power
power mode
enter
processor
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019539858A
Other languages
English (en)
Other versions
JP6998385B2 (ja
Inventor
ヒッグス、レイモンド、マイケル
ホプキンス、ルーク
サレヘーン、ムシュフィク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2020505696A publication Critical patent/JP2020505696A/ja
Application granted granted Critical
Publication of JP6998385B2 publication Critical patent/JP6998385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/20Cooling means
    • G06F1/206Cooling means comprising thermal management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209Monitoring remote activity, e.g. over telephone lines or network connections
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3287Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

【課題】電気デバイスの電力消費を最適化する方法を提供する。【解決手段】本方法は、プロセッサによって、待機状態に入るための命令を受信することと、プロセッサによって、待機状態に入るための命令に関連付けられたパラメータを識別することと、を含む。本方法は、プロセッサによって、パラメータに基づいて低電力モードに入るための命令を開始することと、プロセッサによって、パラメータに基づいて低電力モードから抜け出るための命令を開始することと、ユーザ・インタフェースを介してプロセッサの現在の状態の通知をユーザに提供することと、を続ける。パラメータは、実行時間情報、命令情報、およびスケジュールされた動作を含む。【選択図】図1

Description

本発明は、一般に、動作時に電力を消費する集積回路(IC)に存在する多くのトランジスタを含むコンピュータ・システムまたはプロセッサにおいて熱放散および電力消費を低減および制御することに関する。
典型的には、電気デバイスは、動作時の電力消費を減らすためにクロック・ゲーティングおよびサイクル・ステアリングを用いている。ICサイズが縮小し、回路密度が増加するにつれ、対応する電力消費および熱放散要件も増加する。特に、回路および電力を消費する論理ブロックが待機状態にあるとき、電力消費を最小限に抑えることが非常に望ましい。
したがって、本発明が解決しようとする課題は、待機イベント中のプロセッサを省電力化する方法、システム、およびコンピュータ・プログラムを提供することである。
実施形態は、電気デバイスにおける電力消費を最適化するための方法を対象とする。本方法は、プロセッサによって、待機状態に入るための命令を受信することと、プロセッサによって、待機状態に入るための命令に関連付けられたパラメータを識別することと、を含む。また、本方法は、プロセッサによって、パラメータに基づいて低電力モードに入るための命令を開始することと、プロセッサによって、パラメータに基づいて低電力モードから抜け出るための命令を開始することと、ユーザ・インタフェースを介してプロセッサの現在の状態の通知をユーザに提供することと、を含む。
また、実施形態は、コンピュータ可読命令を有するメモリと、コンピュータ可読命令を実行するためのプロセッサと、を含むシステムを対象とする。コンピュータ可読命令は、待機状態に入るための命令を受信することと、待機状態に入るための命令に関連付けられたパラメータを識別することと、を含む。また、コンピュータ可読命令は、パラメータに基づいて低電力モードに入るための命令を開始することと、プロセッサによって、パラメータに基づいて低電力モードから抜け出るための命令を開始することと、ユーザ・インタフェースを介してプロセッサの現在の状態の通知をユーザに提供することと、を含む。
また、実施形態は、プログラム命令を含むコンピュータ可読記憶媒体を含むコンピュータ・プログラム製品を対象とし、ここでコンピュータ可読記憶媒体は、それ自体一時的な信号ではない。プログラム命令は、コンピュータ・プロセッサによって実行可能であり、コンピュータ・プロセッサに方法を実行させる。本方法は、プロセッサによって、待機状態に入るための命令を受信することと、プロセッサによって、待機状態に入るための命令に関連付けられたパラメータを識別することと、を含む。また、本方法は、パラメータに基づいて低電力モードに入るための命令を開始することと、プロセッサによって、パラメータに基づいて低電力モードから抜け出るための命令を開始することと、ユーザ・インタフェースを介してプロセッサの現在の状態の通知をユーザに提供することと、を含む。
本発明の主題は、本明細書の結びの特許請求の範囲において具体的に指摘されかつ明確に定義される。前述のおよび他の特徴ならびに利点は、添付図面と併せて以下の詳細な説明を考慮することによって明らかになる。
本発明の1つまたは複数の実施形態による電力消費を制御するための省電力イベント・プロセスを示すフローチャートである。 本発明の1つまたは複数の実施形態による符号化された待機イベント命令セットを表す図である。 本発明の1つまたは複数の実施形態による待機イベント命令セットのスリープ判定インデックスフィールドを表す図である。 本発明の1つまたは複数の実施形態によるトリガ・イベントの発生によってトリガされた代替命令のチャートである。 本発明の1つまたは複数の実施形態によるコンピュータ・システムの高水準のブロック図である。 本発明の1つまたは複数の実施形態によるコンピュータ可読記憶媒体およびプログラム命令を含むコンピュータ・プログラム製品を表す図である。
本発明の様々な実施形態は、関連する図面を参照して本明細書に記載される。本発明の範囲から逸脱することなく代替の実施形態を考案することができる。以下の説明および図面において、要素間の様々な接続および位置関係(例えば、上に、下に、隣接してなど)が記載されていることに留意されたい。これらの接続または位置関係あるいはその両方は、別段の規定がない限り、直接的または間接的であってもよく、本発明は、この点に関して限定的であることは意図されていない。したがって、エンティティの結合は、直接的または間接的な結合のいずれかを指すことができ、エンティティ間の位置関係は、直接的または間接的な位置関係であってもよい。間接的な位置関係の例として、層「B」の上に層「A」を形成することに対する本明細書における言及は、層「A」および層「B」の関連する特徴および機能性が中間層によって実質的に変化しない限り、1つまたは複数の中間層(例えば層「C」)が層「A」と層「B」との間にある状況を含む。
以下の定義および略語は、特許請求の範囲および本明細書の解釈に使用されるべきである。本明細書で使用されるとき、用語「備える」、「備えている」、「含む」、「含んでいる」、「有する」、「有している」、「含有する」もしくは「含有している」、またはそれらの任意の他の変形は、非排他的な包含を含むことが意図されている。例えば、要素の列挙を含む組成物、混合物、プロセス、方法、物品、または装置は、必ずしもそれらの要素だけに限定されず、明示的に列挙されていない、あるいはそのような組成物、混合物、プロセス、方法、物品、または装置に固有の他の要素を含むことができる。
さらに、用語「例示的」は、本明細書では、「例、実例、または例示として役立つ」ことを意味するために使用される。「例示的」として本明細書に記載される任意の実施形態または設計は、他の実施形態または設計よりも好ましいもしくは有利であると必ずしも解釈されるべきではない。用語「1つまたは複数」は、1以上の任意の整数、すなわち1、2、3、4などを含むと理解される。用語「複数」は、2以上の任意の整数、すなわち2、3、4、5などを含むと理解される。用語「接続」は、間接的な「接続」および直接的な「接続」を含むことができる。
「一実施形態」、「実施形態」、「例示的実施形態」などへの本明細書における言及は、記載された実施形態が特定の特徴、構造、または特性を含むことを示すが、すべての実施形態が特定の特徴、構造、または特性を含むことができる。さらに、そのような言い回しは、必ずしも同じ実施形態に言及しているわけではない。さらに、特定の特徴、構造、または特性が実施形態に関連して記載されている場合、明示的に記載されているかどうかにかかわらず、他の実施形態に関連してそのような特徴、構造、または特性に影響を与えることは当業者の知識の範囲内であると思われる。
以降の説明の目的のために、用語「上部」、「下部」、「右」、「左側」、「垂直」、「水平」、「頂部」、「底部」およびそれらの派生語は、図面内で方向付けされているように、記載された構造および方法に関連しているものとする。用語「上にある」、「頂部に(atop)」、「頂部に(on top)」、「上に配置された」、または「頂部に配置された」は、第1の構造などの第1の要素が第2の構造などの第2の要素の上に存在し、第1の要素と第2の要素との間に界面構造などの介在する要素が存在してもよいことを意味する。用語「直接接触」は、第1の要素(第1の構造など)および第2の要素(第2の構造など)が、2つの要素の界面に中間層なしで互いに接続されていることを意味する。
ここで本発明の概要に目を向けると、本明細書に記載された方法およびデバイスは、電力消費を制御するための省電力イベント・プロセスを含む。本発明は、既に待機状態にあるコンピュータ・システム(プロセッサ)であって、低電力(省電力)状態入って電力を節約し発熱を減らすようにプロセッサの要素に命令を送るコンピュータ・システム(プロセッサ)を含む。省電力状態を開始するために、プロセッサは、最初に待機状態にある必要がある。プロセッサは、現在の作業負荷およびプログラムフローに応じて待機状態に入り、電力消費パラメータには依存しない。
ここで本発明の実施形態のより詳細な説明に目を向けると、図1は、本発明の1つまたは複数の実施形態による電力消費を制御するための省電力プロセスを示すフローチャート100を表す。プロセス100は、(待機状態に入る)「待機」命令102と、待機状態を継続する条件が満たされるどうかの判定ブロック104と、ブロック104での条件が満たされない場合にブロック106でプログラム実行を継続するためのプロセスと、ブロック104の条件が満たされた場合にブロック108でプログラム実行を停止するステップと、ブロック110で低電力モード開始条件を監視することと、を実行するプロセッサを含む。フローチャート100は、ブロック112でスリープ・オペレーション・コード(図2でさらに説明する)および現在の状態に基づいて低電力モードに入るための判定と、待機命令がブロック114で終了したかどうかを判定する判定ブロックと、ブロック112での判定が「はい」である場合、ブロック116で選択された機能ユニットをシャット・ダウンするプロセスと、ブロック118で低電力モード終了条件を監視するためのプロセスと、スリープ・オペレーション・コード(図2で論じる)および現在の状態に基づいて低電力モードから抜け出るべきかどうかを判定するためのブロック120の判定ブロックと、を続ける。フローチャート100は、ブロック120からの「いいえ」応答に基づいて待機命令が終了したかどうかを尋ねるブロック122の判定ブロックと、判定ブロック120での答えが「はい」である場合、ブロック124で電源オフの機能ユニットを再起動するプロセスと、待機命令が終了したかどうかを尋ねる判定ブロック126と、判定ブロック126に対する答えが「いいえ」である場合、ブロック128で待機命令が終了するのを監視するプロセスと、判定ブロック126に対する答えが「はい」である場合、ブロック130でプログラム実行を再開するプロセスと、を続ける。
ブロック108でプロセッサが待機状態になると、ブロック112でプロセッサは、省電力状態または低電力モードに入る判定を下す。これは、ブロック116において、プロセッサが選択された回路および論理ブロックの電力を落とすまたは電力消費を削減するための命令を送信することによって達成される。ブロック116に示されるように省電力状態に入る判定は、図3に記載されるようないくつかのパラメータに基づく。プロセッサが省電力状態に入るか否かの判定にかかわらず、プロセッサは、待機状態で動作を継続する。プロセッサは、省電力状態で動作することとは無関係に待機状態に入る能力を有する。しかしながら、プロセッサが既に待機状態にある場合にのみ、プロセッサは、省電力状態に入ることができる。さらに、プロセッサが待機状態から抜け出た場合は、省電力状態も終了する。フローチャート100は、待機状態を継続すべきか終了すべきかを判定するために、コンピュータ・システムがシステム・パラメータを監視することを含むブロック112に続く。プロセスは、ブロック116に続き、ここで予め選択された回路および論理ブロックがシャット・ダウンされるか、または省電力状態に入るように指示される。フローチャート100は、判定ブロック120も含み、ここでプロセッサは、省電力状態を継続すべきか省電力状態から抜け出るべきかを判定する。ブロック120でのこの判定は、ブロック118でコンピュータ・システム・パラメータを分析することを含む。ブロック118で1組の監視されたパラメータが状態を変えるときまで、例えば、トリガ・イベントが消えるときまで、プロセッサが省電力状態から抜け出るための命令を送るときまで、またはプロセッサがブロック122で待機状態から抜け出るときまで、プロセッサは、ブロック120の省電力状態を有効にし続ける。ブロック120で低電力状態から抜け出る判定が下されると、ブロック124でプロセスは、電源オフの機能ユニットを再起動し、次いで、ブロック126で待機状態を終了するためのコマンドを監視する。ブロック126で待機状態から抜け出るコマンドが受信されると、プログラム実行は、130で再開し、プロセスは、ブロック102で再始動する。
図2は、本発明の1つまたは複数の実施形態による符号化された待機イベント命令セット200を表す。例示的な命令セット200は、オペコード・フィールド202、分岐フィールド204、オプション・フィールド206、マスクフィールド208、時間フィールド210、ヒント・フィールド(スリープ判定インデックス(SDI)としても知られている)212、および予約フィールド214としてラベル付けされた複数のフィールドを有する。オペコード・フィールド202は、命令セット200内の待機イベント命令セットを一意に識別する。待機イベントには、レジスタを参照するオペランド、即値オペランドを受け取って処理するオペランドなどを含むいくつかのバリエーションがあり得る。分岐フィールド204は、エラーが発生するたびに、プログラムが分岐すべき場所を指定する。1つの例示的なエラーは、タイムアウト・イベントである。分岐フィールド204は、絶対アドレス指定または相対アドレス指定を含むこともできる。オプション・フィールド206は、待機しているトリガ・イベントのセットがどのように処理されるかを符号化する。一部の実施形態では、利用可能なリソースを表すビットが設定またはクリアされるまで、一定期間待機することが望ましい。一部の実施形態では、いくつかのリソースを表すすべてのビットまたは単一のビットのみが状態を変えるまで待機することが望ましい。以下でさらに説明されるように、いくつかのリソースは、単一ビットによって表すことができ、マスクを必要としない。それらの実施形態では、そのようなリソースは、オプション・フィールド206内で簡潔に表すことができる。一方、マスクフィールド208は、豊富なリソースを符号化する。例として、入力/出力(IO)コントローラは、一度に未解決の複数の直接メモリ・アクセス(DMA)動作を有することができる。各DMA動作が単一ビットとして符号化される場合、1番目および3番目のDMA動作に対して待機が存在してもよい。一方、2番目のDMA動作は、無視される。マスクフィールド208は、「101b」マスク(「b」はバイナリマスクを意味する)で符号化することもできる。マスクフィールド208の使用は、動作を妨げず、むしろ、待機状態から抜け出るための判定において考慮されないそれらの動作を識別する。待機イベント命令200は、プロセッサが待機する最大時間間隔を符号化する時間フィールド210も含む。システムが、設定された時間量、トリガ・イベントが発生するのを待ったとき、システムは、分岐フィールド204オペランドを参照する。次いで、分岐フィールド204オペランドを使用して、プログラムカウンタをロードする。一部の実施形態では、ゼロのプログラムカウンタは、永遠に待機するように符号化され得る。また、一部の実施形態では、時間フィールド210も永遠に待機するために0に設定され得る。SDIフィールド212は、限定されることなく、「常に節電」、「決して節電しない」などを含むオプションを選択するためのビットを含む。SDIフィールド212は、省電力状態の開始および終了を制御するために使用され、ソフトウェア開発者がハードウェアに渡したい追加の情報を含み、図3でより詳細に論じられる。
図3は、本発明の1つまたは複数の実施形態による待機イベント命令セットのスリープ判定インデックス(SDI)フィールド300を表す。SDIフィールド(テーブル)300は、図2の待機イベント命令200の一フィールドである。SDIテーブル300は、スリープ・オペレーション(Op)コード302、パラメータ304、および状態306を含む。テーブル・エントリのそれぞれは、SDIテーブル300のエントリに関連付けられたステートマシンを制御する。特定のSDIテーブル300のエントリの情報は、いつ省電力状態に入るか、およびいつ省電力状態から抜け出るかを制御する。プログラマは、待機イベント命令200にSDIテーブル300の値を設定する。また、プログラマは、SDIテーブル300の各エントリに対してスリープ・オペレーション・コード302およびパラメータ304を構成する。所与のSDIテーブル300のエントリは、必要に応じて2つ以上の待機イベント命令によって参照されてもよい。スリープ・オペレーション・コード302は、どのアルゴリズムを適用すべきかを指定する。いくつかの例示的なアルゴリズムは、限定されることなく、以下のノーオペレーション(NOP)308を含み、ここでは、デバイスは、なんらかの理由で省電力状態に入らず、パラメータ(なし)および状態(なし)を含む。別の例示的なアルゴリズムは、時間遅延310であり、ここでSDIフィールド300は、前の連続したN個の待機状態が特定のしきい値パラメータよりも長くかかった場合に省電力状態に入る命令を送信する。パラメータは、オペレーションの数およびしきい値を含む。状態は、しきい値を超える以前の連続オペレーションの現在の数を含む。別の例示的なアルゴリズムは、平均しきい値を超えること312を含む。このSDIフィールドは、待機イベント時間の指数移動平均がしきい値を超えた場合に、省電力状態に入ることを指定するスリープ・オペコード302を有する。指数移動平均は、
「最後に測定された待機時間*a+(1−a)*前に計算された指数平均」 式1
として、定義される。
パラメータは、重み付けパラメータ「a」およびしきい値を含む。状態は、以前に計算された平均を含む。別の例示的なアルゴリズムは、別の時間遅延314を含み、ここで、所定の時間(前の待機時間−Kタイマ・ティック)後に省電力状態から抜け出る。この値が≦0の場合、デバイスは、省電力状態に入らず、その現在の状態を無期限に維持する。パラメータは、値「K」を含むが、状態は、前の待機時間を含む。別の例示的なアルゴリズムは、前の連続するN回のオペレーションの数が所定のしきい値316を超えない場合、省電力状態に入らないことを含む。パラメータは、オペレーションの数Nおよびしきい値を含む。状態は、しきい値未満の現在の連続オペレーション数を含む。最後に、別の例示的なアルゴリズムは、指数移動平均がしきい値318未満である場合に省電力状態に入らないことを含む。パラメータは、重み付けパラメータ「a」および所定のしきい値を含む。状態は、以前に計算された平均を含む。これらは、可能なアルゴリズムの見本にすぎず、限定するものではない。使用されているシステム、およびオペレータまたはプログラマの要求に応じて、他の実施形態が可能である。SDIフィールド300アルゴリズム308、310、312、314、316、および318は、処理要素のマイクロコードによって、またはハードウェア・ステートマシン上に実装することができる。省電力状態の開始および終了は、アクティブな待機状態間隔内の任意の時点で発生してもよい。他のアルゴリズムが可能であり、上記の実施形態に限定されない。
図4は、本発明の1つまたは複数の実施形態によるトリガ・イベントの発生によってトリガされる代替の命令セット400のフローチャートを表す。オプションのマスクフィールド、時間フィールド、およびSDIフィールドのオペランドはすべて、ハードウェアが電力を節約し、発熱を減らすために使用する情報を符号化する。情報の中には暗黙的なものもあれば、明示的なものもある(例えば、SDIフィールド・オペランド)。省電力状態の開始をトリガするいくつかのトリガ・イベント402は、しきい値よりも長い時間待機すること404、永遠に待機すること406、アプリケーションが新しい仕事を探していると見なされるリソースを待機すること408、遅すぎるリソースを待機すること410、複数のイベントが発生するのを待機すること412、「常に電力節約」コマンドを用いること414、および「オフチップ」信号を待機すること416を含む。異なる条件は、省電力状態への異なる開始をトリガすることができる。例として、「永遠に待機する406」トリガ・イベントは、プロセッサ回路の一部またはすべてをクロックゲートすることができる。あるいは、高速バス上で待機することは、プロセッサのクロック速度を押さえるだけである場合がある。一部の条件は、既に発生したイベントを待機する、設定されたしきい値未満の時間待機する、「決して節電しない」コマンドが有効な間待機するなど、省電力イベントをトリガしないように設定することができる。本実施形態は、待機イベント命令である。しかしながら、他の実施形態も同様に可能である。これらは、限定されることなく、システムコール、ミューテックス(複数のプログラム・スレッドがファイル・アクセスなどの同じリソースを共有することを可能にするプログラムオブジェクト)などの他のソフトウェア構成、ロック、条件変数などを含む。これらおよび他の実施形態は、等価な機能を実施することができ、そうするためにさらに多くの命令を使用することができる。
図5は、1つまたは複数の実施形態を実施するために使用することができるコンピュータ・システム500の高水準のブロック図を表す。より具体的には、コンピュータ・システム500は、本明細書に記載された方法を実施することができるシステムのハードウェア構成要素を実装するために使用することができる。1つの例示的なコンピュータ・システム500が示されているが、コンピュータ・システム500は、コンピュータ・システム500を追加のシステム(図示せず)に接続する通信経路526を含み、インターネット、イントラネット、またはワイヤレス通信ネットワーク、あるいはその組合せなどの、1つもしくは複数のワイド・エリア・ネットワーク(WAN)またはローカル・エリア・ネットワーク(LAN)あるいはその両方を含むことができる。コンピュータ・システム500および追加のシステムは、例えばそれらの間でデータを通信するために、通信経路526を介して通信している。
コンピュータ・システム500は、プロセッサ502などの1つまたは複数のプロセッサを含む。プロセッサ502は、通信インフラストラクチュア504(例えば、通信バス、クロスオーバーバー、またはネットワーク)に接続されている。コンピュータ・システム500は、表示ユニット508に表示するために通信インフラストラクチュア504から(または図示しないフレームバッファから)グラフィックス、テキストコンテンツ、および他のデータを転送する表示インタフェース506を含むことができる。また、コンピュータ・システム500は、メイン・メモリ510、好ましくはランダム・アクセス・メモリ(RAM)を含み、二次メモリ512も含むことができる。二次メモリ512は、例えば、ハードディスク・ドライブ514、または例えば、フロッピー(R)・ディスク・ドライブ、磁気テープ・ドライブもしくは光ディスク・ドライブを表すリムーバブル・ストレージ・ドライブ516、あるいはその両方を含むことができる。ハードディスク・ドライブ514は、ソリッド・ステート・ドライブ(SSD)、従来の磁気ディスク・ドライブ、またはその2つのハイブリッドの形態であってもよい。また、二次メモリ512内に2つ以上のハードディスク・ドライブ514が含まれていてもよい。リムーバブル・ストレージ・ドライブは、当業者にはよく知られているやり方でリムーバブル・ストレージ・ユニット518から読み出し、または書込み、あるいはその両方を行う。リムーバブル・ストレージ・ユニット518は、例えば、リムーバブル・ストレージ・ドライブ516によって読み書きされるフロッピー(R)・ディスク、コンパクト・ディスク、磁気テープ、または光ディスクなどを表す。理解されるように、リムーバブル・ストレージ・ユニット518は、コンピュータ・ソフトウェア、またはデータ、あるいはその両方を記憶しているコンピュータ可読媒体を含む。
代替の実施形態では、二次メモリ512は、コンピュータ・プログラムまたは他の命令をコンピュータ・システムにロードすること可能にする他の同様の手段を含むことができる。そのような手段は、例えば、リムーバブル・ストレージ・ユニット520およびインタフェース522を含むことができる。そのような手段の例は、プログラムパッケージおよびパッケージのインタフェース(ビデオ・ゲーム・デバイスに見られるような)、リムーバブルメモリ・チップ(EPROM、セキュア・デジタル・カード(SDカード)、コンパクト・フラッシュカード(CFカード)、ユニバーサル・シリアル・バス(USB)メモリ、またはPROMなど)、および関連付けられたソケット、ならびにソフトウェアおよびデータをリムーバブル・ストレージ・ユニット520からコンピュータ・システム500に転送することを可能にする他のリムーバブル・ストレージ・ユニット520およびインタフェース522を含むことができる。
また、コンピュータ・システム500は、通信インタフェース524を含むことができる。通信インタフェース524は、ソフトウェアおよびデータがコンピュータ・システムと外部デバイスとの間で転送されることを可能にする。通信インタフェース524の例は、モデム、ネットワーク・インタフェース(イーサネット(R)・カードなど)、通信ポート、またはPCカードスロットおよびカード、ユニバーサル・シリアル・バス・ポート(USB)などを含むことができる。通信インタフェース524を介して転送されるソフトウェアおよびデータは、例えば、通信インタフェース524によって受信することができる電子的、電磁気的、光学的、または他の信号であってもよい信号の形態である。これらの信号は、通信経路(すなわちチャネル)526を介して通信インタフェース524に提供される。通信経路526は、信号を搬送し、ワイヤもしくはケーブル、光ファイバ、電話線、携帯電話リンク、RFリンク、または他の通信チャネル、あるいはその組合せを使用して実施することができる。
本明細書では、用語「コンピュータ・プログラム媒体」、「コンピュータ使用可能媒体」、および「コンピュータ可読媒体」は、メイン・メモリ510および二次メモリ512、リムーバブル・ストレージ・ドライブ516、ならびにハードディスク・ドライブ514に据え付けられたハードディスクなどの媒体を指すために使用される。コンピュータ・プログラム(コンピュータ制御ロジックとも呼ばれる)は、メイン・メモリ510または二次メモリ512あるいはその両方に記憶される。コンピュータ・プログラムは、通信インタフェース524を介して受信することもできる。そのようなコンピュータ・プログラムは、実行されると、コンピュータ・システムが本明細書で論じた機能を実行することを可能にする。特に、コンピュータ・プログラムは、実行されると、プロセッサ502がコンピュータ・システムの機能を実行することを可能にする。したがって、そのようなコンピュータ・プログラムは、コンピュータ・システムのコントローラを表す。したがって、前述の詳細な説明から、1つまたは複数の実施形態が技術的な恩恵および利点を提供することが分かる。
ここで図6を参照すると、コンピュータ可読記憶媒体602およびプログラム命令604を含む実施形態によるコンピュータ・プログラム製品600が概略的に示されている。
実施形態は、システム、方法、またはコンピュータ・プログラム製品、あるいはその組合せであってもよい。コンピュータ・プログラム製品は、プロセッサに本発明の実施形態の態様を実行させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体(または複数の媒体)を含むことができる。
コンピュータ可読記憶媒体は、命令実行デバイスが使用するための命令を保持し記憶することができる有形のデバイスとすることができる。コンピュータ可読記憶媒体は、例えば、限定されることなく、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または前述の任意の適切な組合せとすることができる。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには、ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ(RAM)、読み出し専用メモリ(ROM)、消去可能プログラマブル読み出し専用メモリ(EPROMまたはフラッシュ・メモリ)、スタティック・ランダム・アクセス・メモリ(SRAM)、ポータブル・コンパクト・ディスク読み出し専用メモリ(CD−ROM)、デジタル多用途ディスク(DVD)、メモリ・スティック、フロッピー(R)・ディスク、パンチカードなどの機械的に符号化されたデバイス、または命令が記録された溝の中の隆起構造、および前述の任意の適切な組合せが含まれる。本明細書で使用されるようなコンピュータ可読記憶媒体は、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を通って伝播する電磁波(例えば、光ファイバケーブルを通過する光パルス)、またはワイヤを通して送信される電気信号などの、それ自体一時的な信号であると解釈されるべきではない。
本明細書に記載されたコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング/処理デバイスに、あるいは、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、またはワイヤレス・ネットワーク、あるいはその組合せを介して外部コンピュータもしくは外部記憶デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。各コンピューティング/処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、それぞれのコンピューティング/処理デバイス内部のコンピュータ可読記憶媒体に記憶するためにコンピュータ可読プログラム命令を転送する。
実施形態を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、または、Smalltalk(R)、C++などのオブジェクト指向プログラミング言語、および「C」プログラミング言語もしくは同様のプログラミング言語などの従来の手続き型プログラミング言語を含む、1つもしくは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクトコードのいずれかを含むことができる。コンピュータ可読プログラム命令は、全面的にオペレータのコンピュータ上で、部分的にオペレータのコンピュータ上で、独立型のソフトウェアパッケージとして、部分的にオペレータのコンピュータおよび部分的に遠隔コンピュータ上で、または全面的に遠隔コンピュータもしくはサーバ上で実行することができる。後者のシナリオでは、遠隔コンピュータは、ローカル・エリア・ネットワーク(LAN)またはワイド・エリア・ネットワーク(WAN)を含む任意のタイプのネットワークを介してオペレータのコンピュータに接続することができ、あるいは外部コンピュータに(例えばインターネット・サービス・プロバイダーを使用してインターネットを介して)接続を行うことができる。一部の実施形態では、例えば、プログラマブル・ロジック回路、フィールド・プログラマブル・ゲートアレイ(FPGA)、またはプログラマブル・ロジック・アレイ(PLA)を含む電子回路は、本発明の実施形態を実行するために、電子回路を個人専用にするコンピュータ可読プログラム命令の状態情報を利用することによってコンピュータ可読プログラム命令を実行することができる。
様々な実施形態の態様は、様々な実施形態による方法、装置(システム)、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して本明細書に記載されている。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロック図あるいはその両方のブロックの組合せは、コンピュータ可読プログラム命令によって実施することができることを理解されよう。
これらのコンピュータ可読プログラム命令は、汎用コンピュータ、特殊目的コンピュータ、または他のプログラム可能なデータ処理装置のプロセッサに提供されて、コンピュータまたは他のプログラム可能なデータ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方のブロックにおいて指定された機能/行為を実施するための手段を生成するように、マシンを製造することができる。また、これらのコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体に記憶され得て、命令が内部に記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方のブロックにおいて指定された機能/行為の態様を実施する命令を含む製品を含むように、コンピュータ、プログラム可能なデータ処理装置、または他のデバイス、あるいはその組合せが特定のやり方で機能するように指図することができる。
また、コンピュータ可読プログラム命令をコンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードして、コンピュータ、他のプログラム可能装置、または他のデバイス上で一連の動作ステップを実行させて、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行される命令が、フローチャートまたはブロック図あるいはその両方のブロックにおいて指定された機能/行為を実施するように、コンピュータ実施プロセスを生成することができる。
図中のフローチャートおよびブロック図は、本発明の様々な実施形態による、システム、方法およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能性、ならびに動作を示す。この点に関して、フローチャートまたはブロック図の各ブロックは、指定された論理機能を実施するための1つまたは複数の実行可能命令を含むモジュール、セグメント、または命令の一部を表すことができる。一部の代替の実施態様では、ブロックに示された機能は、図に示された順序から外れて行われてもよい。例えば、連続して示されている2つのブロックは、実際には、実質的に同時に実行することができ、またはブロックは、含まれている機能性に応じて、時には逆の順序で実行することができる。ブロック図またはフローチャート図あるいはその両方の各ブロック、およびブロック図またはフローチャート図あるいはその両方のブロックの組合せは、指定された機能もしくは行為を実行する、または特殊目的のハードウェアおよびコンピュータ命令の組合せを実行する特殊目的のハードウェア・ベースのシステムによって実施することができることも留意されたい。
本明細書で使用される術語は、特定の実施形態を説明することのみを目的とし、限定的であることは意図されていない。本明細書で使用されるように、単数形「1つの(a)」、「1つの(an)」および「その(the)」は、文脈上そうでないと明白に示さない限り、複数形を同様に含むことが意図されている。用語「備える」または「備えている」あるいはその両方は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、または構成要素、あるいはその組合せの存在を特定するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループ、あるいはその組合せの存在もしくは追加を排除するものではないことをさらに理解されよう。
以下の特許請求の範囲における、対応する構造、材料、行為、およびすべての手段またはステップに加えて機能要素の均等物は、特に請求されるような他の請求される要素と組み合わせて機能を実行するための任意の構造、材料、または行為を含むことが意図されている。本明細書に提示された説明は、例示および説明を目的としたものであるが、網羅的または限定的であることは意図されていない。本発明の実施形態の範囲および思想から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。実施形態は、動作原理および実際の応用を最もよく説明し、企図された特定の使用に適するように、様々な修正形態とともに様々な実施形態について本発明の実施形態を他の当業者が理解することができるように選択され説明された。
一部の実施形態では、様々な機能または行為は、所与の場所で、または1つもしくは複数の装置もしくはシステムの動作と関連して、あるいはその両方で行うことができる。一部の実施形態では、所与の機能または行為の一部は、第1のデバイスまたは場所で実行することができ、機能または行為の残りの部分は、1つもしくは複数の追加のデバイスまたは場所で実行することができる。
以下の特許請求の範囲における、対応する構造、材料、行為、およびすべての手段またはステップに加えて機能要素の均等物は、特に請求されるような他の請求される要素と組み合わせて機能を実行するための任意の構造、材料、または行為を含むことが意図されている。本発明は、例示および説明の目的のために提示されたものであるが、網羅的であることまたは記載された形態に限定的であることは意図されていない。本発明の範囲および思想から逸脱することなく、多くの修正形態および変形形態が当業者には明らかであろう。実施形態は、本発明の原理および実際の応用を最もよく説明し、企図された特定の使用に適するように、様々な修正形態とともに様々な実施形態について本発明を他の当業者が理解することができるように選択され説明された。
図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステムおよび方法の可能な実施態様の機能性ならびに動作を示す。一部の代替の実施態様では、ブロックに示された機能は、図に示された順序から外れて行われてもよい。例えば、連続して示されている2つのブロックは、実際には、実質的に同時に実行することができ、またはブロックは、含まれている機能性に応じて、時には逆の順序で実行することができる。行為は、異なる順番で実行することができ、または行為は、追加、削除、または修正することができる。また、用語「結合された」は、2つの要素間に信号経路を有することを表し、それらの間に介在する要素/接続がない状態での要素間の直接接続を意味するものではない。これらの変形形態はすべて、本発明の一部と考えられる。
用語「約」、「実質的に」、「およそ」、およびそれらの変形形態は、出願を申請する時点で利用可能な機器上に常駐(host)する特定の量の測定に関連付けられた誤差の程度を含むことが意図されている。例えば、「約」は、所与の値の±8%もしくは5%、または2%の範囲を含むことができる。
本明細書で使用される術語は、特定の実施形態を説明することのみを目的とし、本発明を限定することは意図されていない。本明細書で使用されるように、単数形「1つの(a)」、「1つの(an)」および「その(the)」は、文脈上そうでないと明白に示さない限り、複数形を同様に含むことが意図されている。用語「備える」または「備えている」あるいはその両方は、本明細書で使用される場合、述べられた特徴、整数、ステップ、動作、要素、または構成要素、あるいはその組合せの存在を特定するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、またはそれらのグループ、あるいはその組合せの存在もしくは追加を排除するものではないことをさらに理解されよう。
本発明は、限られた数の実施形態のみに関連して詳細に説明されたが、本発明は、そのような説明された実施形態には限定されないことを容易に理解されるはずである。むしろ、本発明は、これまでに説明されてないが、本発明の思想および範囲に相応する、任意の数の変形形態、代替形態、置換形態または等価な構成を組み込むように修正することができる。加えて、本発明の様々な実施形態が説明されたが、本発明の態様は、説明された実施形態のうちの一部のみを含むことができることを理解されたい。したがって、本発明は、前述の説明によって限定されると見なされるべきではなく、添付の特許請求の範囲によってのみ限定される。

Claims (20)

  1. 電気デバイスにおける電力消費を最適化する方法であって、
    プロセッサによって、待機状態に入るための命令を受信することと、
    前記プロセッサによって、待機状態に入るための前記命令に関連付けられたパラメータを識別することと、
    前記プロセッサによって、前記パラメータに基づいて低電力モードに入るための命令を開始することと、
    前記プロセッサによって、前記パラメータに基づいて前記低電力モードから抜け出るための命令を開始することと、
    ユーザ・インタフェースを介して、前記プロセッサの現在の状態の通知をユーザに提供することと、
    を含む、方法。
  2. 前記パラメータが実行時間情報、命令情報、およびスケジュールされた動作を含む、請求項1に記載の方法。
  3. 前記パラメータが以前のイベントまたは状態の履歴に基づいてしきい値を動的に変更することを含む、請求項1に記載の方法。
  4. 低電力モードに入るためのおよび抜け出るための前記命令が前記電気デバイスの所定の回路に送信される、請求項1に記載の方法。
  5. 前記プロセッサが、識別された前記パラメータに基づいて低電力モードに入るためのおよび抜け出るための所定の命令セットを含む、請求項1に記載の方法。
  6. 前記パラメータが遠隔地からアクセスされる、請求項1に記載の方法。
  7. 低電力モードに入るためのおよび抜け出るための前記命令が、所定の時間、イベントの開始を遅延させることを含む、請求項1に記載の方法。
  8. 低電力モードに入るための前記命令が、所定の期間の後に、ハードウェア・デバイスに低電力モードからルーチン動作に移行するように命令することを含む、請求項1に記載の方法。
  9. 前記パラメータを前記命令のオペランドとして渡すことができる、請求項1に記載の方法。
  10. 低電力モードに入るためのおよび抜け出るための前記命令が、低電力モードに入るまたは抜け出る前に、所定の時間量、遅延動作を実行することを含む、請求項1に記載の方法。
  11. 電気デバイスにおける電力消費を最適化するシステムであって、
    コンピュータ可読命令を有するメモリと、
    前記コンピュータ可読命令を実行するためのプロセッサであり、前記コンピュータ可読命令が、
    待機状態に入るための命令を受信すること、
    待機状態に入るための前記命令に関連付けられたパラメータを識別すること、
    前記パラメータに基づいて低電力モードに入るための命令を開始すること、
    前記パラメータに基づいて低電力モードから抜け出るための命令を開始すること、および
    ユーザ・インタフェースを介して前記プロセッサの現在の状態の通知をユーザに提供すること、を含む、前記プロセッサと、
    を備える、システム。
  12. 低電力モードに入るためのおよび抜け出るための前記命令が前記電気デバイスの所定の回路に送信される、請求項11に記載のシステム。
  13. 前記プロセッサが、識別された前記パラメータに基づいて低電力モードに入るためのおよび抜け出るための所定の命令セットを含む、請求項11に記載のシステム。
  14. 低電力モードに入るためのおよび抜け出るための前記命令が、所定の時間、イベントの開始を遅延させることを含む、請求項11に記載のシステム。
  15. 低電力モードに入るための前記命令が、低電力モードに入る前に、所定の時間量、遅延動作を実行することを含む、請求項11に記載のシステム。
  16. 電気デバイスにおける電力消費を最適化するためのコンピュータ・プログラムであって、前記プログラムがコンピュータに、
    プロセッサによって、待機状態に入るための命令を受信することと、
    前記プロセッサによって、待機状態に入るための前記命令に関連付けられたパラメータを識別することと、
    前記パラメータに基づいて低電力モードに入るための命令を開始することと、
    前記パラメータに基づいて低電力モードから抜け出るための命令を開始することと、
    ユーザ・インタフェースを介して前記プロセッサの現在の状態の通知をユーザに提供することと、
    を実行させる、コンピュータ・プログラム。
  17. 低電力モードに入るためのおよび抜け出るための前記命令が前記電気デバイスの所定の回路に送信される、請求項16に記載のコンピュータ・プログラム。
  18. 前記プロセッサが、識別された前記パラメータに基づいて低電力モードに入るためのおよび抜け出るための所定の命令セットを含む、請求項16に記載のコンピュータ・プログラム。
  19. 低電力モードに入るためのおよび抜け出るための前記命令が、所定の時間、イベントの開始を遅延させることを含む、請求項16に記載のコンピュータ・プログラム。
  20. 低電力モードに入るための前記命令が、低電力モードに入る前に、所定の時間量、遅延動作を実行することを含む、請求項16に記載のコンピュータ・プログラム。
JP2019539858A 2017-01-30 2017-12-21 電気デバイスにおける電力消費を最適化する方法、システム、およびコンピュータ・プログラム Active JP6998385B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/419,574 US10627888B2 (en) 2017-01-30 2017-01-30 Processor power-saving during wait events
US15/419,574 2017-01-30
PCT/EP2017/084258 WO2018137870A1 (en) 2017-01-30 2017-12-21 Processor power-saving during wait events

Publications (2)

Publication Number Publication Date
JP2020505696A true JP2020505696A (ja) 2020-02-20
JP6998385B2 JP6998385B2 (ja) 2022-01-18

Family

ID=60888428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019539858A Active JP6998385B2 (ja) 2017-01-30 2017-12-21 電気デバイスにおける電力消費を最適化する方法、システム、およびコンピュータ・プログラム

Country Status (7)

Country Link
US (1) US10627888B2 (ja)
JP (1) JP6998385B2 (ja)
CN (1) CN110214299B (ja)
DE (1) DE112017005371B4 (ja)
GB (1) GB2573722B (ja)
TW (1) TWI690799B (ja)
WO (1) WO2018137870A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10445099B2 (en) * 2016-04-19 2019-10-15 Xiaolin Wang Reconfigurable microprocessor hardware architecture
US11714564B2 (en) * 2020-01-06 2023-08-01 Arm Limited Systems and methods of power management
JP2022064497A (ja) * 2020-10-14 2022-04-26 キオクシア株式会社 メモリシステム
US12007936B2 (en) * 2022-01-21 2024-06-11 VMware LLC Power efficient memory value updates for arm architectures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07168654A (ja) * 1992-03-06 1995-07-04 Intel Corp チップの消費電力を自動的に減少する方法および装置
US20030126484A1 (en) * 2001-06-01 2003-07-03 Catherwood Michael I. Reduced power option
JP2008194962A (ja) * 2007-02-14 2008-08-28 Seiko Epson Corp 動作制御装置、電子機器、動作制御方法、および、プログラム
JP2012531681A (ja) * 2009-12-18 2012-12-10 インテル・コーポレーション プロセッサの待機状態をイネーブルする命令
JP2014073604A (ja) * 2012-10-03 2014-04-24 Canon Inc 画像形成装置、画像形成装置の制御方法、及びプログラム
US20140181556A1 (en) * 2012-12-21 2014-06-26 Advanced Micro Devices, Inc. Idle Phase Exit Prediction

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343363B1 (en) 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US7500127B2 (en) 2003-09-18 2009-03-03 Vulcan Portals Inc. Method and apparatus for operating an electronic device in a low power mode
US20060232809A1 (en) * 2005-04-15 2006-10-19 Eastman Kodak Company RIP status monitor in a printer
US8006111B1 (en) * 2007-09-21 2011-08-23 Emc Corporation Intelligent file system based power management for shared storage that migrates groups of files based on inactivity threshold
US8112651B2 (en) * 2008-09-25 2012-02-07 Intel Corporation Conserving power in a computer system
US8156275B2 (en) 2009-05-13 2012-04-10 Apple Inc. Power managed lock optimization
JP2012232539A (ja) 2011-05-09 2012-11-29 Canon Inc 印刷装置、データ処理装置、印刷装置の制御方法及びプログラム
US8862917B2 (en) 2011-09-19 2014-10-14 Qualcomm Incorporated Dynamic sleep for multicore computing devices
US9170639B2 (en) * 2013-04-09 2015-10-27 International Business Machines Corporation Method and apparatus for mitigating effects of memory scrub operations on idle time power savings modes
US9632569B2 (en) * 2014-08-05 2017-04-25 Qualcomm Incorporated Directed event signaling for multiprocessor systems
US9811142B2 (en) 2014-09-29 2017-11-07 Apple Inc. Low energy processor for controlling operating states of a computer system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07168654A (ja) * 1992-03-06 1995-07-04 Intel Corp チップの消費電力を自動的に減少する方法および装置
US20030126484A1 (en) * 2001-06-01 2003-07-03 Catherwood Michael I. Reduced power option
JP2008194962A (ja) * 2007-02-14 2008-08-28 Seiko Epson Corp 動作制御装置、電子機器、動作制御方法、および、プログラム
JP2012531681A (ja) * 2009-12-18 2012-12-10 インテル・コーポレーション プロセッサの待機状態をイネーブルする命令
JP2014073604A (ja) * 2012-10-03 2014-04-24 Canon Inc 画像形成装置、画像形成装置の制御方法、及びプログラム
US20140181556A1 (en) * 2012-12-21 2014-06-26 Advanced Micro Devices, Inc. Idle Phase Exit Prediction

Also Published As

Publication number Publication date
US20180217655A1 (en) 2018-08-02
DE112017005371B4 (de) 2021-08-26
GB2573722B (en) 2022-01-26
WO2018137870A1 (en) 2018-08-02
US10627888B2 (en) 2020-04-21
CN110214299A (zh) 2019-09-06
GB201911911D0 (en) 2019-10-02
TW201830197A (zh) 2018-08-16
CN110214299B (zh) 2023-07-14
GB2573722A (en) 2019-11-13
TWI690799B (zh) 2020-04-11
JP6998385B2 (ja) 2022-01-18
DE112017005371T5 (de) 2019-07-11

Similar Documents

Publication Publication Date Title
JP6998385B2 (ja) 電気デバイスにおける電力消費を最適化する方法、システム、およびコンピュータ・プログラム
US9459922B2 (en) Assigning a first portion of physical computing resources to a first logical partition and a second portion of the physical computing resources to a second logical portion
JP5312478B2 (ja) データ・プロセッサのパフォーマンス予測
KR101648978B1 (ko) 저전력 멀티코어 시스템에서의 전력 제어 방법 및 장치
US20140019723A1 (en) Binary translation in asymmetric multiprocessor system
KR20120104380A (ko) 가상화 시스템에서 중앙 프로세싱 유닛 전력을 제어하는 시스템 및 방법
US11061693B2 (en) Reprogramming a field programmable device on-demand
US9817696B2 (en) Low latency scheduling on simultaneous multi-threading cores
JP6537600B2 (ja) 複数のスレッドを実行する方法、システム、およびコンピュータ・プログラム製品、ならびに複数のスレッドの待ち状態を実現する方法、システム、およびコンピュータ・プログラム
TW201111978A (en) Method and apparatus for low power operation of multi-core processors
WO2013101069A1 (en) Core switching accelaration in asymmetric multiprocessor system
WO2015041636A1 (en) Virtual machine switching based on processor power states
KR102083289B1 (ko) 마이크로서버 환경의 소프트웨어 이주 방법 및 이를 지원하는 장치
US20160239077A1 (en) Delaying execution in a processor to increase power savings
KR101884579B1 (ko) 멀티스레드된 프로세서를 위한 효율적인 인터럽션 라우팅
JP2020529072A (ja) プロセッサ・コアにおいてローカル検出ループを使用するオンチップ電源ノイズ電圧の低減または軽減
US20160253196A1 (en) Optimized extended context management for virtual machines
US20210048863A1 (en) System and Method for Controlling a Power-On Sequence and Power Throttling using Power Brake
KR101086790B1 (ko) 그리드 처리 제어 장치
GB2566445A (en) Reset isolation bridge
US20190213096A1 (en) Functional unit promotion to management unit
CN115794390A (zh) 一种任务控制装置、电子设备及存储介质
JP5678347B2 (ja) Itシステムの構成方法、そのコンピュータプログラムおよびitシステム
KR20140139371A (ko) 멀티 코어 시스템 반도체 제어 장치 및 방법
KR20120061583A (ko) 서버의 전력을 감소시키는 컴퓨터 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211220

R150 Certificate of patent or registration of utility model

Ref document number: 6998385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150