JP2020529072A - プロセッサ・コアにおいてローカル検出ループを使用するオンチップ電源ノイズ電圧の低減または軽減 - Google Patents
プロセッサ・コアにおいてローカル検出ループを使用するオンチップ電源ノイズ電圧の低減または軽減 Download PDFInfo
- Publication number
- JP2020529072A JP2020529072A JP2020503917A JP2020503917A JP2020529072A JP 2020529072 A JP2020529072 A JP 2020529072A JP 2020503917 A JP2020503917 A JP 2020503917A JP 2020503917 A JP2020503917 A JP 2020503917A JP 2020529072 A JP2020529072 A JP 2020529072A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- processor core
- local
- voltage
- global
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009467 reduction Effects 0.000 title claims abstract description 64
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 230000000116 mitigating effect Effects 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 122
- 230000004044 response Effects 0.000 claims abstract description 13
- 230000001737 promoting effect Effects 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 18
- 230000035484 reaction time Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 abstract description 28
- 238000007726 management method Methods 0.000 description 22
- 230000000670 limiting effect Effects 0.000 description 20
- 230000009471 action Effects 0.000 description 17
- 238000004891 communication Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 230000003252 repetitive effect Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000835 fiber Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
Description
Claims (18)
- オンチップ電源ノイズの低減を促進するためのデバイスであって、
プロセッサ・コアの第1のユニットに配置される第1の電圧ノイズ・センサであって、前記第1の電圧ノイズ・センサは前記第1のユニットにおいて第1の電圧ドループを検出し、前記プロセッサ・コアは前記第1のユニットと第2のユニットとに分割される、前記第1の電圧ノイズ・センサと、
前記プロセッサ・コアに配置され、前記第1の電圧ノイズ・センサから前記第1の電圧ドループの指標を受信する、グローバル・ノイズ・マネージャ・コンポーネントと、
前記第1のユニットに配置される第1のローカル・ノイズ・マネージャ・コンポーネントであって、
前記第1の電圧ノイズ・センサから前記第1の電圧ドループの前記指標を受信することと、
前記第1のユニットにおいて第1のノイズ軽減手順を実装することと
について動作可能な前記第1のローカル・ノイズ・マネージャ・コンポーネントと
を備える、デバイス。 - 前記第1の電圧ノイズ・センサは、電源ノイズ値または決定された電圧値における勾配のうちの少なくとも1つをデジタル的に測定するよう動作可能である、請求項1に記載のデバイス。
- 前記第1のローカル・ノイズ・マネージャ・コンポーネントは、前記第1のユニット内で第1のローカル制御ループ上で前記第1のノイズ軽減手順を実装するようにさらに動作可能であり、前記第1のローカル・ノイズ・マネージャ・コンポーネントは、前記第1のローカル制御ループに関連する情報を前記グローバル・ノイズ・マネージャ・コンポーネントおよび前記プロセッサ・コアの前記第2のユニットに配置される少なくとも第2のローカル・ノイズ・マネージャ・コンポーネントにブロードキャストするようにさらに動作可能である、請求項1または2に記載のデバイス。
- 前記グローバル・ノイズ・マネージャ・コンポーネントは、前記プロセッサ・コア内でグローバル制御ループ上でグローバル・ノイズ軽減手順を実装するようにさらに動作可能であり、前記第1のローカル制御ループおよび前記グローバル制御ループは独立したループである、請求項3に記載のデバイス。
- 前記第1のローカル制御ループは、前記グローバル制御ループの第2の反応時間より速い第1の反応時間を有する、請求項4に記載のデバイス。
- 前記グローバル・ノイズ・マネージャ・コンポーネントは、前記第1の電圧ドループが定義されたサイクル数より多く続いているという判断に基づいてグローバル・ノイズ軽減手順を実装するようにさらに動作可能であり、前記グローバル・ノイズ軽減手順は前記プロセッサ・コアの前記第1のユニットおよび前記第2のユニットに適用される、請求項1ないし5のいずれか一項に記載のデバイス。
- 前記グローバル・ノイズ軽減手順は前記第1のノイズ軽減手順をオーバライドするようにさらに動作可能である、請求項6に記載のデバイス。
- 前記プロセッサ・コアの前記第2のユニットに配置され、前記第2のユニットにおいて第2の電圧ドループを検出するよう動作可能な、第2の電圧ノイズ・センサと、
前記第2のユニットに配置される第2のローカル・ノイズ・マネージャ・コンポーネントであって、
前記第2の電圧ノイズ・センサから前記第2の電圧ドループの第2の指標を受信することと、
前記第2のユニットにおいて第2のノイズ軽減手順を実装することと
について動作可能な前記第2のローカル・ノイズ・マネージャ・コンポーネントと
をさらに備える、請求項1ないし7のいずれか一項に記載のデバイス。 - 前記第2のローカル・ノイズ・マネージャ・コンポーネントは、前記第2のユニット内で第2のローカル制御ループ上で前記第2のノイズ軽減手順を実装するようにさらに動作可能であり、前記第2のローカル・ノイズ・マネージャ・コンポーネントは、前記第2のローカル制御ループに関連する情報を前記グローバル・ノイズ・マネージャ・コンポーネントおよび前記第1のローカル・ノイズ・マネージャ・コンポーネントにブロードキャストするようにさらに動作可能である、請求項8に記載のデバイス。
- 前記第1のユニットに実装される前記第1のノイズ軽減手順は、前記プロセッサ・コアの処理効率を向上させる、請求項1ないし9のいずれか一項に記載のデバイス。
- オンチップ電源ノイズの低減を促進するためのコンピュータ実装方法であって、
プロセッサ・コアによって前記プロセッサ・コアの第1のエリアにおいて電圧ドループを検出することと、
前記プロセッサ・コアによって前記第1のエリアに配置されるローカル制御器および前記プロセッサ・コアに配置されるグローバル制御器に電圧ドループ情報を送信することと、
前記プロセッサ・コアによって、前記ローカル制御器から受信されたローカル命令に応答して、前記プロセッサ・コアの前記第1のエリアにおいて第1の軽減対策を適用することであって、前記ローカル命令は前記第1の軽減対策の指標を含む、前記適用することと
を含む、コンピュータ実装方法。 - 前記プロセッサ・コアによって、前記第1の軽減対策が前記第1のエリアにおいて前記電圧ドループを解決しなかったことを決定することと、
前記プロセッサ・コアによって、前記グローバル制御器から受信されたグローバル命令に応答して前記プロセッサ・コア内で第2の軽減対策を適用することと
をさらに含む、請求項11に記載のコンピュータ実装方法。 - 前記第2の軽減対策を適用することは、
前記プロセッサ・コアによって、前記プロセッサ・コアの前記第1のエリアにおいて前記第2の軽減対策を適用することと、
前記プロセッサ・コアによって、前記プロセッサ・コアの第2のエリアにおいて第3の軽減対策を適用することとを含み、
前記第2の軽減対策および前記第3の軽減対策は前記グローバル制御器から受信された個々の命令に基づいている、請求項12に記載のコンピュータ実装方法。 - 前記プロセッサ・コアによって、前記ローカル制御器から受信された前記ローカル命令を前記グローバル制御器から受信された前記個々の命令でオーバライドすることをさらに含む、請求項13に記載のコンピュータ実装方法。
- 前記電圧ドループを前記検出することは、前記プロセッサ・コアによって、電源ノイズ値および決定された電圧値における勾配のうちの少なくとも1つをデジタル的に測定することを含み、前記電源ノイズ値および前記勾配は前記プロセッサ・コアの前記第1のエリアに関連付けられる、請求項11ないし14のいずれか一項に記載のコンピュータ実装方法。
- 前記ローカル制御器に電圧ドループ情報を前記送信することは、前記電圧ドループの検出および軽減に関連付けられるパフォーマンスのオーバヘッドを減少させる、請求項11ないし15のいずれか一項に記載のコンピュータ実装方法。
- オンチップ電源ノイズの低減を促進するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品は
処理回路によって可読であり、請求項11ないし16のいずれか一項に記載の方法を実施するための前記処理回路による実行のための命令を記憶するコンピュータ可読記憶媒体
を備える、コンピュータ・プログラム製品。 - コンピュータ可読媒体に記憶され、デジタルコンピュータの内部メモリにロード可能なコンピュータ・プログラムであって、前記プログラムがコンピュータで実行される時、請求項11ないし16のいずれか一項に記載の方法を実施するためのソフトウェア・コード部分を含む、コンピュータ・プログラム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/663,033 | 2017-07-28 | ||
US15/663,033 US10171081B1 (en) | 2017-07-28 | 2017-07-28 | On-chip supply noise voltage reduction or mitigation using local detection loops in a processor core |
US15/842,482 US10333520B2 (en) | 2017-07-28 | 2017-12-14 | On-chip supply noise voltage reduction or mitigation using local detection loops in a processor core |
US15/842,482 | 2017-12-14 | ||
PCT/IB2018/055630 WO2019021249A1 (en) | 2017-07-28 | 2018-07-27 | CHIP POWER NOISE VOLTAGE REDUCTION OR MITIGATION USING LOCAL DETECTION BUCKLES IN A PROCESSOR CORE |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020529072A true JP2020529072A (ja) | 2020-10-01 |
JP7279013B2 JP7279013B2 (ja) | 2023-05-22 |
Family
ID=64739873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020503917A Active JP7279013B2 (ja) | 2017-07-28 | 2018-07-27 | プロセッサ・コアにおいてローカル検出ループを使用するオンチップ電源ノイズ電圧の低減または軽減 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10171081B1 (ja) |
JP (1) | JP7279013B2 (ja) |
CN (1) | CN110959257B (ja) |
DE (1) | DE112018003087B4 (ja) |
GB (1) | GB2579316B (ja) |
WO (1) | WO2019021249A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10642336B2 (en) * | 2016-07-12 | 2020-05-05 | Advanced Micro Devices, Inc. | Clock adjustment for voltage droop |
US11073884B2 (en) | 2017-11-15 | 2021-07-27 | International Business Machines Corporation | On-chip supply noise voltage reduction or mitigation using local detection loops |
US11029742B2 (en) | 2019-04-01 | 2021-06-08 | International Business Machines Corporation | Mitigating voltage droop |
US11150716B2 (en) | 2020-02-05 | 2021-10-19 | International Business Machines Corporation | Dynamically optimizing margins of a processor |
US11385698B1 (en) * | 2020-12-30 | 2022-07-12 | Innogrit Technologies Co., Ltd. | Voltage drop management for VLSI and SoC |
US20220300608A1 (en) * | 2021-03-16 | 2022-09-22 | Intel Corporation | Apparatus and method to detect power supply security attack and risk mitigation |
US11586265B2 (en) | 2021-06-16 | 2023-02-21 | International Business Machines Corporation | Voltage droop management through microarchitectural stall events |
US20230071427A1 (en) * | 2021-09-08 | 2023-03-09 | International Business Machines Corporation | Providing deterministic frequency and voltage enhancements for a processor |
US12061509B2 (en) * | 2022-12-15 | 2024-08-13 | International Business Machines Corporation | Voltage droop and overshoot management using non-linear slope detection |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219910A (ja) * | 1994-01-28 | 1995-08-18 | Hitachi Ltd | マルチプロセッサの早期異常検出方法及びマルチプロセッサシステム |
JP2006119777A (ja) * | 2004-10-20 | 2006-05-11 | Renesas Technology Corp | 半導体装置 |
JP2009217504A (ja) * | 2008-03-10 | 2009-09-24 | Hitachi Ltd | 計算機システム、計算機制御方法及び計算機制御プログラム |
US20120166854A1 (en) * | 2011-11-30 | 2012-06-28 | Efraim Rotem | Controlling Current Transients In A Processor |
JP2017058911A (ja) * | 2015-09-16 | 2017-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5565816A (en) | 1995-08-18 | 1996-10-15 | International Business Machines Corporation | Clock distribution network |
JPH09116098A (ja) | 1995-10-17 | 1997-05-02 | Sony Corp | クロック配給装置 |
US6842027B2 (en) * | 2002-10-07 | 2005-01-11 | Intel Corporation | Method and apparatus for detection and quantification of on-die voltage noise in microcircuits |
US7607028B2 (en) | 2006-05-30 | 2009-10-20 | International Business Machines Corporation | Mitigate power supply noise response by throttling execution units based upon voltage sensing |
US8269544B2 (en) | 2010-10-01 | 2012-09-18 | Oracle America, Inc. | Power-supply noise suppression using a frequency-locked loop |
US20120187991A1 (en) | 2011-01-25 | 2012-07-26 | Advanced Micro Devices, Inc. | Clock stretcher for voltage droop mitigation |
US8587357B2 (en) * | 2011-08-25 | 2013-11-19 | International Business Machines Corporation | AC supply noise reduction in a 3D stack with voltage sensing and clock shifting |
US9057761B2 (en) * | 2011-12-30 | 2015-06-16 | Arm Limited | Sensing supply voltage swings within an integrated circuit |
EP2847914B1 (en) * | 2012-05-07 | 2019-08-21 | Assia Spe, Llc | Apparatus and method for impulse noise detection and mitigation |
US9164563B2 (en) | 2012-05-24 | 2015-10-20 | International Business Machines Corporation | Processor noise mitigation using differential critical path monitoring |
US9276460B2 (en) | 2012-05-25 | 2016-03-01 | Flextronics Ap, Llc | Power converter with noise immunity |
US8604852B1 (en) | 2012-09-11 | 2013-12-10 | Oracle International Corporation | Noise suppression using an asymmetric frequency-locked loop |
US10698432B2 (en) | 2013-03-13 | 2020-06-30 | Intel Corporation | Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators |
CN104699531B (zh) * | 2013-12-09 | 2019-12-13 | 超威半导体公司 | 3d芯片系统中的电压下降缓解 |
US9772375B2 (en) * | 2014-08-01 | 2017-09-26 | Oracle International Corporation | High sensitivity digital voltage droop monitor for integrated circuits |
GB2530782A (en) | 2014-10-02 | 2016-04-06 | Ibm | Voltage droop reduction in a processor |
US10248177B2 (en) | 2015-05-22 | 2019-04-02 | Advanced Micro Devices, Inc. | Droop detection and regulation for processor tiles |
US9798376B2 (en) | 2015-08-03 | 2017-10-24 | Qualcomm Incorporated | Power distribution network (PDN) droop/overshoot mitigation |
US10437311B2 (en) | 2016-09-06 | 2019-10-08 | International Business Machines Corporation | Mitigation of on-chip supply voltage noise by monitoring slope of supply voltage based on time-based sensors |
US10261561B2 (en) | 2016-09-06 | 2019-04-16 | International Business Machines Corporation | Mitigation of on-chip supply voltage based on local and non-local (neighboring) cores' supply voltage information and decision |
-
2017
- 2017-07-28 US US15/663,033 patent/US10171081B1/en active Active
- 2017-12-14 US US15/842,482 patent/US10333520B2/en active Active
-
2018
- 2018-07-27 GB GB2002342.0A patent/GB2579316B/en active Active
- 2018-07-27 JP JP2020503917A patent/JP7279013B2/ja active Active
- 2018-07-27 WO PCT/IB2018/055630 patent/WO2019021249A1/en active Application Filing
- 2018-07-27 CN CN201880049163.5A patent/CN110959257B/zh active Active
- 2018-07-27 DE DE112018003087.3T patent/DE112018003087B4/de active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07219910A (ja) * | 1994-01-28 | 1995-08-18 | Hitachi Ltd | マルチプロセッサの早期異常検出方法及びマルチプロセッサシステム |
JP2006119777A (ja) * | 2004-10-20 | 2006-05-11 | Renesas Technology Corp | 半導体装置 |
JP2009217504A (ja) * | 2008-03-10 | 2009-09-24 | Hitachi Ltd | 計算機システム、計算機制御方法及び計算機制御プログラム |
US20120166854A1 (en) * | 2011-11-30 | 2012-06-28 | Efraim Rotem | Controlling Current Transients In A Processor |
JP2017058911A (ja) * | 2015-09-16 | 2017-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US10333520B2 (en) | 2019-06-25 |
GB202002342D0 (en) | 2020-04-08 |
CN110959257A (zh) | 2020-04-03 |
CN110959257B (zh) | 2023-11-28 |
GB2579316B (en) | 2021-09-29 |
US20190036530A1 (en) | 2019-01-31 |
GB2579316A (en) | 2020-06-17 |
DE112018003087T5 (de) | 2020-03-05 |
WO2019021249A1 (en) | 2019-01-31 |
US10171081B1 (en) | 2019-01-01 |
JP7279013B2 (ja) | 2023-05-22 |
DE112018003087B4 (de) | 2021-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020529072A (ja) | プロセッサ・コアにおいてローカル検出ループを使用するオンチップ電源ノイズ電圧の低減または軽減 | |
US20140007107A1 (en) | Concurrent execution of a computer software application along multiple decision paths | |
US9373957B2 (en) | Power balancing in power distribution networks | |
US11561595B2 (en) | On-chip supply noise voltage reduction or mitigation using local detection loops | |
US8880764B2 (en) | Pessimistic interrupt affinity for devices | |
US9372725B2 (en) | Dynamically adjusting wait periods according to system performance | |
US9003094B2 (en) | Optimistic interrupt affinity for devices | |
US10218585B2 (en) | Container host discovery | |
CN103592997A (zh) | 用于在时钟源的时钟网格的自动时钟门控的方法和系统 | |
US20190079595A1 (en) | Device Driver-Level Approach for Utilizing a Single Set of Interface Input Devices for Multiple Computing Devices | |
KR101955744B1 (ko) | 로컬 서버를 통한 로컬 클라이언트 어플리케이션용 이벤트 서비스 | |
US20170161093A1 (en) | Performance optimization engine for processor parameter adjustment | |
US20170046115A1 (en) | Systems and methods for remote and local host-accessible management controller tunneled audio capability | |
US20170097838A1 (en) | Virtual appliance on a chip | |
US8689018B2 (en) | Apparatus, method, and system for predictive power delivery noise reduction | |
CN116760899A (zh) | 基于Kafka的并发消费方法、装置、设备和介质 | |
US10102032B2 (en) | Fast transitions for massively parallel computing applications | |
US20200076938A1 (en) | Method and system for managing accessory application of accessory device by companion device | |
US9612843B1 (en) | Heterogeneous core microarchitecture | |
US10013279B2 (en) | Processing interrupt requests | |
US10908935B1 (en) | Estimation of guest clock value based on branch instruction count and average time between branch instructions for use in deterministic replay of execution | |
CN114035885B (zh) | 一种小程序页面渲染方法、装置及电子设备 | |
US9792152B2 (en) | Hypervisor managed scheduling of virtual machines | |
US8966296B2 (en) | Transitioning a performance state of a processor | |
CN117542306A (zh) | 控制电路、控制方法、相关设备及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220210 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20220502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7279013 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |