JP2020205400A - Wafer thinning method - Google Patents

Wafer thinning method Download PDF

Info

Publication number
JP2020205400A
JP2020205400A JP2019169206A JP2019169206A JP2020205400A JP 2020205400 A JP2020205400 A JP 2020205400A JP 2019169206 A JP2019169206 A JP 2019169206A JP 2019169206 A JP2019169206 A JP 2019169206A JP 2020205400 A JP2020205400 A JP 2020205400A
Authority
JP
Japan
Prior art keywords
wafer
polishing
polishing method
adhesive tape
wafer polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019169206A
Other languages
Japanese (ja)
Inventor
勤達 巫
Qin Da Wu
勤達 巫
坤基 徐
kun ji Xu
坤基 徐
垂良 邱
Chui Liang Qiu
垂良 邱
仁棟 曾
Jentung Tseng
仁棟 曾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of JP2020205400A publication Critical patent/JP2020205400A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers

Abstract

To provide a wafer polishing method capable of maintaining the strength of a wafer and avoiding the influence of contaminant impurities.SOLUTION: A wafer polishing method provides a wafer including a first surface, a second surface, and a wafer surface circuit. The second surface faces the first surface, and the wafer surface circuit is installed on the first surface of the wafer, and polishes the second surface of the wafer to form a third surface of the wafer, and the third surface faces the first surface, and a plasma process is performed on the third surface of the wafer to form a plurality of damage lines on the third surface. The gas used in the plasma process contains argon.SELECTED DRAWING: Figure 1

Description

本発明は、ウェーハ研磨方法に関し、特に、ウェーハを薄型化するウェーハ裏側研磨方法に関する。 The present invention relates to a wafer polishing method, and more particularly to a wafer backside polishing method for thinning a wafer.

電子デバイスのパッケージングプロセスには、ウェーハの厚さを薄くするステップが含まれる。しかし、ウェーハの厚さが薄くされる場合、依然としてウェーハの強度を維持することで、電子デバイスに良好な歩留まり率又は信頼性を持たせる必要がある。また、ウェーハの表面が薄型化プロセス後に滑らか過ぎると、汚染不純物(例えば、金属イオン)がウェーハに侵入しやすくなるため、電子デバイスの電気特性に悪影響を与えることがある。 The packaging process for electronic devices involves reducing the thickness of the wafer. However, when the thickness of the wafer is reduced, it is necessary to maintain the strength of the wafer so that the electronic device has a good yield rate or reliability. Also, if the surface of the wafer is too smooth after the thinning process, contaminant impurities (eg, metal ions) can easily penetrate the wafer, which can adversely affect the electrical properties of the electronic device.

本発明の目的は、ウェーハの強度を増強し、ウェーハ中の電子デバイスの電気特性が汚染不純物(例えば、金属イオン)の影響を受けることを避け得るウェーハ研磨方法を提供することにある。 An object of the present invention is to provide a wafer polishing method that can enhance the strength of a wafer and prevent the electrical properties of electronic devices in the wafer from being affected by contaminant impurities (eg, metal ions).

上述の目的を達成するために、本発明の一側面によれば、ウェーハ研磨方法が提供される。まず、ウェーハを提供する。ウェーハは、第一表面、第二表面及びウェーハ表面回路を含む。第二表面は、第一表面に対向し、ウェーハ表面回路は、ウェーハの第一表面に設けられる。次に、ウェーハの第二表面に対して研磨処理を行うことで、ウェーハの第三表面を形成し、第三表面は、第一表面に対向する。続いて、ウェーハの第三表面に対してプラズマプロセスを行い、第三表面に複数のダメージラインを形成し、そのうち、プラズマプロセスに用いられる気体は、アルゴンを含む。 In order to achieve the above object, according to one aspect of the present invention, a wafer polishing method is provided. First, a wafer is provided. Wafers include first surface, second surface and wafer surface circuits. The second surface faces the first surface, and the wafer surface circuit is provided on the first surface of the wafer. Next, the second surface of the wafer is polished to form the third surface of the wafer, and the third surface faces the first surface. Subsequently, a plasma process is performed on the third surface of the wafer to form a plurality of damage lines on the third surface, of which the gas used in the plasma process contains argon.

本発明によるウェーハ研磨方法は、乾式ポリッシングプロセスを採用し、ウェーハに比較的高い曲げ強さ（抗折力）を持たせることができる。また、研磨プロセス後にプラズマプロセスを行い、ウェーハの裏側表面にダメージラインを形成することにより、ダメージラインは、汚染不純物(例えば、金属イオン)を有効に吸着し、金属イオンのウェーハ表面への拡散による破壊を防止し、歩留まり率を向上させることができる。さらに、本発明は、プラズマプロセスに用いられる気体がアルゴンであっても良いので、取得しやすく、安く、且つ環境にやさしいなどの利点を有する。 The wafer polishing method according to the present invention employs a dry polishing process and can give a wafer a relatively high bending strength (flexural strength). Further, by performing a plasma process after the polishing process to form a damage line on the back surface of the wafer, the damage line effectively adsorbs contaminant impurities (for example, metal ions) and diffuses the metal ions onto the wafer surface. It is possible to prevent destruction and improve the yield rate. Further, the present invention has advantages such as easy acquisition, low cost, and environmental friendliness because the gas used in the plasma process may be argon.

本発明によるウェーハ研磨方法のフローチャートである。It is a flowchart of the wafer polishing method by this invention. 本発明によるウェーハ研磨方法における粘着テープ貼付ステップを示す図である。It is a figure which shows the adhesive tape sticking step in the wafer polishing method by this invention. 本発明によるウェーハ研磨方法における研磨処理のフローチャートである。It is a flowchart of the polishing process in the wafer polishing method by this invention. 本発明によるウェーハ研磨方法における研磨プロセスを示す図である。It is a figure which shows the polishing process in the wafer polishing method by this invention. 本発明によるウェーハ研磨方法におけるポリッシングプロセスを示す図である。It is a figure which shows the polishing process in the wafer polishing method by this invention. 本発明によるウェーハ研磨方法におけるプラズマプロセスを示す図である。It is a figure which shows the plasma process in the wafer polishing method by this invention. 本発明によるウェーハ研磨方法におけるウェーハ貼付プロセスを示す図である。It is a figure which shows the wafer sticking process in the wafer polishing method by this invention. 本発明によるウェーハ処理装置を示す図である。It is a figure which shows the wafer processing apparatus by this invention.

本発明の上述及び他の技術的内容、特徴、機能及び効果は、添付した図面に基づく以下のような好ましい実施例における詳細な説明により明確になる。なお、以下の実施例に言及されている方向についての用語、例えば、上、下、左、右、前、後などは、添付した図面の方向に過ぎない。よって、使用されている方向の用語は、本発明を説明するためだけのものであり、本発明を限定するためのものではない。 The above and other technical contents, features, functions and effects of the present invention will be clarified by detailed description in the following preferred embodiments based on the accompanying drawings. It should be noted that the terms for the directions referred to in the following examples, such as up, down, left, right, front, back, etc., are only the directions of the attached drawings. Therefore, the terminology used is for the purpose of explaining the present invention and not for limiting the present invention.

図1及び図2を参照する。図1は、本発明によるウェーハ研磨方法のフローチャートであり、図2は、本発明によるウェーハ研磨方法における粘着テープ貼付ステップを示す図である。なお、図1におけるステップの順序及び製作方法は、異なる設計又はニーズに応じて調整されても良く、本発明の実施例により限定されない。図1に示すように、まず、ステップ102を行い、ウェーハを提供する。図2に示すように、ウェーハ202は、第一表面204及び第二表面206を含み、第一表面204及び第二表面206は、横延伸する２つの水平面であっても良いが、これに限定されない。第一表面204は、第二表面206に相対し、且つ第一表面204は、垂直方向V上で第二表面206の上に位置し、そのうち、垂直方向Vは、第一表面204及び第二表面206にともに垂直であるが、これに限定されない。換言すると、第一表面204は、ウェーハ202の頂表面と見なしても良く、第二表面206は、ウェーハ202の底表面と見なしても良いが、これに限定されない。ウェーハ202の材料は、Si（例えば、単結晶シリコン）、SiGe、Ge、GaAs、SOI（Silicon on Insulator）、これらの材料の組み合わせ又は他の任意の適切な材料を含んでも良いが、これに限られない。また、ウェーハ202は、載置台（carrier）209に設置されても良いが、これに限定されない。 See FIGS. 1 and 2. FIG. 1 is a flowchart of a wafer polishing method according to the present invention, and FIG. 2 is a diagram showing an adhesive tape sticking step in the wafer polishing method according to the present invention. The order of steps and the manufacturing method in FIG. 1 may be adjusted according to different designs or needs, and are not limited to the examples of the present invention. As shown in FIG. 1, first, step 102 is performed to provide a wafer. As shown in FIG. 2, the wafer 202 includes a first surface 204 and a second surface 206, and the first surface 204 and the second surface 206 may be two horizontal planes extending laterally, but are limited thereto. Not done. The first surface 204 is relative to the second surface 206, and the first surface 204 is located above the second surface 206 on the vertical V, of which the vertical V is the first surface 204 and the second. Both are perpendicular to surface 206, but are not limited to this. In other words, the first surface 204 may be regarded as the top surface of the wafer 202, and the second surface 206 may be regarded as the bottom surface of the wafer 202, but is not limited thereto. Wafer 202 materials may include, but are limited to, Si (eg, single crystal silicon), SiGe, Ge, GaAs, SOI (Silicon on Insulator), combinations of these materials or any other suitable material. I can't. Further, the wafer 202 may be installed on the carrier 209, but the wafer 202 is not limited to this.

また、図2に示すように、ウェーハ202は、さらに、ウェーハ202の第一表面204に設置されるウェーハ表面回路208を含んでも良い。ウェーハ表面回路208は、集積回路、記憶素子、薄膜トランジスタ、これらの素子の組み合わせ又は他の適切な電子デバイス又は半導体素子を含んでも良い。 Further, as shown in FIG. 2, the wafer 202 may further include a wafer surface circuit 208 installed on the first surface 204 of the wafer 202. The wafer surface circuit 208 may include integrated circuits, storage devices, thin film transistors, combinations of these devices or other suitable electronic or semiconductor devices.

図1に示すように、次に、ステップ104を行い、ウェーハの第一表面に対して粘着テープを貼付する。図2に示すように、粘着テープ210をウェーハ202の第一表面204に貼付し、本実施例における粘着テープ210は、例えば、裏側研磨粘着テープ(back grinding (BG) tape)であっても良いが、これに限られない。粘着テープ210は、ウェーハ202の第一表面204に位置するウェーハ表面回路208中の素子を保護するために用いることができる。例えば、ローラー(roller)211により、粘着テープ210をウェーハ202の第一表面204に平らに貼付しても良いが、これに限定されない。 As shown in FIG. 1, the step 104 is then performed to attach the adhesive tape to the first surface of the wafer. As shown in FIG. 2, the adhesive tape 210 is attached to the first surface 204 of the wafer 202, and the adhesive tape 210 in this embodiment may be, for example, a back grinding (BG) tape. However, it is not limited to this. The adhesive tape 210 can be used to protect the elements in the wafer surface circuit 208 located on the first surface 204 of the wafer 202. For example, the adhesive tape 210 may be applied flat to the first surface 204 of the wafer 202 by a roller 211, but is not limited thereto.

図1に示すように、続いて、ステップ106を行い、ウェーハの第二表面に対して研磨処理を行う。また、図3を参照する。それは、本発明によるウェーハ研磨方法における研磨処理のフローチャートである。図3に示すように、本実施例の研磨処理は、研磨プロセス212及びポリッシングプロセス214を含み、そのうち、研磨プロセス212を行ってからポリッシングプロセス214を実施しても良い。図4及び図8を参照する。そのうち、図4は、本発明によるウェーハ研磨方法における研磨プロセスを示す図であり、図8は、本発明によるウェーハ処理装置を示す図である。図8に示すように、ステップ104を実行した後に、ウェーハ202を本実施例のウェーハ処理装置30における研磨機302に入れて研磨プロセス212を行うことができる。図4に示すように、研磨プロセス212では、研磨機302における研磨ホイール216を用いてウェーハ202の第二表面206に対して研磨(grinding)を行っても良いが、これに限定されない。言い換えると、本実施例の研磨プロセス212は、ウェーハ裏側研磨プロセスであっても良いが、これに限定されない。例えば、ウェーハ202を裏返して粘着テープ210をウェーハ202の下方に位置させ、載置台209に置いても良い。本実施例における研磨プロセス212は、粗研磨ステップ及び細研磨ステップを含んでも良く、そのうち、細研磨ステップは、粗研磨ステップの後に行われても良い。本実施例の研磨プロセス212により、ウェーハ202の裏側(ウェーハ表面回路208を離れる側)からウェーハ202の厚さ(例えば、垂直方向V上の厚さ)を薄くすることができる。 As shown in FIG. 1, a step 106 is subsequently performed to polish the second surface of the wafer. See also Figure 3. It is a flowchart of a polishing process in the wafer polishing method according to the present invention. As shown in FIG. 3, the polishing process of this embodiment includes a polishing process 212 and a polishing process 214, of which the polishing process 212 may be performed before the polishing process 214. See FIGS. 4 and 8. Of these, FIG. 4 is a diagram showing a polishing process in the wafer polishing method according to the present invention, and FIG. 8 is a diagram showing a wafer processing apparatus according to the present invention. As shown in FIG. 8, after performing step 104, the wafer 202 can be put into the polishing machine 302 in the wafer processing apparatus 30 of this embodiment to perform the polishing process 212. As shown in FIG. 4, in the polishing process 212, the polishing wheel 216 in the polishing machine 302 may be used to grind the second surface 206 of the wafer 202, but is not limited thereto. In other words, the polishing process 212 of this embodiment may be, but is not limited to, a wafer backside polishing process. For example, the wafer 202 may be turned inside out so that the adhesive tape 210 is positioned below the wafer 202 and placed on the mounting table 209. The polishing process 212 in this embodiment may include a rough polishing step and a fine polishing step, of which the fine polishing step may be performed after the rough polishing step. By the polishing process 212 of this embodiment, the thickness of the wafer 202 (for example, the thickness in the vertical direction V) can be reduced from the back side of the wafer 202 (the side away from the wafer surface circuit 208).

図3に示すように、続いて、ポリッシングプロセス214を行っても良い。図5を参照する。それは、本発明によるウェーハ研磨方法におけるポリッシングプロセスを示す図である。図5に示すように、研磨機302におけるポリッシングホイール218を用いて薄型化後のウェーハ202の第二表面206に対してポリッシング(polishing)を行っても良く、これにより、表面を平坦化し、ウェーハ202の第三表面220(図6に示される)を形成し、ウェーハ202の曲げ強さ(die strength)を向上させることができる。要するに、ステップ106では、ウェーハ202の第二表面206に対して研磨処理を行った後に、ウェーハ202の第三表面220を形成することができ、第三表面220は、第一表面204に対向する。また、本実施例におけるポリッシングプロセス214は、乾式ポリッシング(dry polish、DP)プロセスであっても良く、それは、粗さが例えば#10000以上のポリッシングホイールを用いて、ウェーハの裏表面を非常に滑らかに研磨することができるが(例えば、粗さが0.02μｍよりも小さい)、これに限定されない。もう１つの乾式ポリッシング(gettering dry polish、GDP)プロセスに比べ、本実施例では、DPプロセスを用いることで、ウェーハ202又はその後に作成されるチップ（chip）に、比較的高い曲げ強さを持たせることができる。また、本実施例に用いられる研磨機302は、例えば、３軸直列研磨機であっても良く、それは、Z1研磨(粗研磨)、Z2研磨(細研磨)及びZ3ポリッシングの機能を有するので、ウェーハ202の粗研磨、細研磨及びポリッシングは、同一マシンで完成することができるが、これに限定されない。 As shown in FIG. 3, the polishing process 214 may be subsequently performed. See Figure 5. It is a figure which shows the polishing process in the wafer polishing method by this invention. As shown in FIG. 5, the polishing wheel 218 in the polishing machine 302 may be used to polish the second surface 206 of the thinned wafer 202, thereby flattening the surface and the wafer. A third surface 220 of 202 (shown in FIG. 6) can be formed to improve the die strength of the wafer 202. In short, in step 106, after polishing the second surface 206 of the wafer 202, the third surface 220 of the wafer 202 can be formed, the third surface 220 facing the first surface 204. .. Further, the polishing process 214 in this embodiment may be a dry polish (DP) process, which uses a polishing wheel having a roughness of, for example, # 10000 or more, to make the back surface of the wafer very smooth. Can be polished to (eg, roughness less than 0.02 μm), but is not limited to this. Compared to another gettering dry polish (GDP) process, in this example, the DP process has a relatively high bending strength on the wafer 202 or the chips produced thereafter. Can be made. Further, the polishing machine 302 used in this embodiment may be, for example, a 3-axis series polishing machine, since it has the functions of Z1 polishing (coarse polishing), Z2 polishing (fine polishing) and Z3 polishing. Roughing, fine polishing and polishing of the wafer 202 can be completed on the same machine, but is not limited to this.

DPプロセス後の第三表面220がとても滑らかである(例えば、粗さがとても小さい)ので、汚染不純物(例えば、金属イオン)を有効に吸着できず、金属イオンがウェーハ表面に拡散し、歩留まり率を低下させる可能性がある。このような問題を解決するために、図1に示すように、本実施例のウェーハ研磨方法におけるステップ108を行うことで、ウェーハの第三表面に対してプラズマプロセスを行うことができる。図8に示すように、ステップ106が行われた後に、ウェーハ202を本実施例のウェーハ処理装置30におけるプラズマ機304に入れてプラズマプロセス222を行っても良い。また、図6を参照する。それは、本発明によるウェーハ研磨方法におけるプラズマプロセスを示す図である。例えば、図6に示すように、ウェーハ202の第三表面220に対してプラズマプロセス222を行い、そのうち、プラズマプロセス222は、イオンを生成して第三表面220を破壊（ダメージを与えること）し、第三表面220に複数のダメージライン(又は、スクラッチ)224を形成することができる。ダメージライン224は、微細な破壊層であっても良く、垂直方向Vに沿って第三表面220上で観察することができ、且つ不規則な形状を有するが、これに限定されない。ダメージライン224は、金属イオンを有効に吸着することで、金属イオンのウェーハ表面回路208への拡散を防止し、歩留まり率を向上させることができる。また、ドライ（乾式）ポリッシング(dry polish、DP)プロセスのみを使用し、即ち、プラズマプロセスを使用しない実施例に比べ、本実施例では、DPプロセス後にプラズマプロセスを行うことにより、ウェーハの曲げ強さ(die strength)を約93%向上させることができる。 Since the third surface 220 after the DP process is very smooth (eg, very low roughness), it cannot effectively adsorb contaminant impurities (eg, metal ions), the metal ions diffuse to the wafer surface, and the yield rate. May decrease. In order to solve such a problem, as shown in FIG. 1, by performing step 108 in the wafer polishing method of this embodiment, a plasma process can be performed on the third surface of the wafer. As shown in FIG. 8, after the step 106 is performed, the wafer 202 may be put into the plasma machine 304 in the wafer processing apparatus 30 of this embodiment to perform the plasma process 222. See also FIG. It is a figure which shows the plasma process in the wafer polishing method by this invention. For example, as shown in FIG. 6, a plasma process 222 is performed on the third surface 220 of the wafer 202, of which the plasma process 222 generates ions to destroy (damage) the third surface 220. , Multiple damage lines (or scratches) 224 can be formed on the third surface 220. The damage line 224 may be a fine fracture layer, can be observed on the third surface 220 along the vertical direction V, and has an irregular shape, but is not limited thereto. By effectively adsorbing the metal ions, the damage line 224 can prevent the metal ions from diffusing into the wafer surface circuit 208 and improve the yield rate. Further, as compared with the example in which only the dry polish (DP) process is used, that is, the plasma process is not used, in this embodiment, the bending strength of the wafer is increased by performing the plasma process after the DP process. It can improve die strength by about 93%.

また、本実施例では、プラズマプロセス222に使用する気体は、アルゴンを含んでも良く、これにより、フッ素含有気体(例えば、六フッ化硫黄)の使用を避けることができる。フッ素含有気体が処理不当のときに環境の汚染を来す恐れがあり、また、危険性も有するので、フッ素含有気体を使用する場合、製造メーカーは、フッ化物を処理する装置を設ける必要があり、これにより、コストを増加させてしまうことがある。これに対して、アルゴンは、取得しやすいため、使用しやすく、また、安く且つ環境にやさしい。例えば、プラズマプロセスの制御では、時間は、秒単位とし、時間の範囲は、現在の被加工物の作業状況による。 Further, in this embodiment, the gas used for the plasma process 222 may contain argon, whereby the use of a fluorine-containing gas (for example, sulfur hexafluoride) can be avoided. When a fluorine-containing gas is used, the manufacturer must provide a device for treating fluoride because it may pollute the environment when the fluorine-containing gas is improperly treated and also has a risk. This can increase costs. On the other hand, argon is easy to use because it is easy to obtain, and it is cheap and environmentally friendly. For example, in the control of the plasma process, the time is in seconds and the time range depends on the current working conditions of the workpiece.

例えば、図1に示すように、続いて、ステップ110を実行し、ウェーハ貼付(wafer mount)プロセスを行う。例えば、図8に示すように、ステップ108が完成した後に、ウェーハ202を本実施例のウェーハ処理装置30におけるウェーハ貼付機306に入れてウェーハ貼付プロセスを行い、また、鉄リング(M-ring)228に置いても良いが、これに限定されない。また、図7を参照する。それは、本発明によるウェーハ研磨方法におけるウェーハ貼付プロセスを示す図である。例えば、図7に示すように、ウェーハ貼付プロセスでは、先ず、ウェーハ202の第三表面220にもう１つの粘着テープ226を貼付しても良い。本実施例の粘着テープ226は、ダイシング粘着テープ(dicing tape)であっても良いが、これに限定されない。例えば、ローラー227により、粘着テープ226をウェーハ202の第三表面220に平らに貼付しても良いが、これに限定されない。 For example, as shown in FIG. 1, step 110 is subsequently performed to perform a wafer mount process. For example, as shown in FIG. 8, after step 108 is completed, the wafer 202 is placed in the wafer affixing machine 306 in the wafer processing apparatus 30 of this embodiment to perform a wafer affixing process, and an iron ring (M-ring) is also used. It may be placed at 228, but it is not limited to this. See also FIG. It is a figure which shows the wafer sticking process in the wafer polishing method by this invention. For example, as shown in FIG. 7, in the wafer attachment process, another adhesive tape 226 may be first attached to the third surface 220 of the wafer 202. The adhesive tape 226 of this embodiment may be, but is not limited to, a dicing adhesive tape. For example, the adhesive tape 226 may be attached flatly to the third surface 220 of the wafer 202 by the roller 227, but the present invention is not limited to this.

粘着テープ226を貼付した後に、第一表面204上の粘着テープ210を除去しても良い(このステップは、図7に示されない)。また、第一表面204上の粘着テープ210が除去された後に、続いて、ウェーハ202の第一表面204及び／又はウェーハ表面回路208に対してダイシングを行っても良く、例えば、ウェーハ202をダイシング機に送り、複数のチップを得ても良いが、これに限定されない。 After applying the adhesive tape 226, the adhesive tape 210 on the first surface 204 may be removed (this step is not shown in FIG. 7). Further, after the adhesive tape 210 on the first surface 204 is removed, dicing may be subsequently performed on the first surface 204 and / or the wafer surface circuit 208 of the wafer 202, for example, dicing the wafer 202. It may be sent to the machine to obtain multiple chips, but it is not limited to this.

また、例えば、図8に示すように、本実施例におけるウェーハ処理装置30は、研磨機302、プラズマ機304及びウェーハ貼付機306を含んでも良く、三者は、互いに接続されることで、一体化した直列型マシンを成しても良いが、これに限定されない。ウェーハ202は、研磨機302で研磨処理された後にプラズマ機304に送られてプラズマプロセスが行われ、そして、プラズマプロセスが行われた後にウェーハ貼付機306に送られてウェーハ貼付プロセスが行われても良いが、これに限定されない。このようにして、これらのプロセスは、すべて、ウェーハ処理装置30の中で行うことができるため、ウェーハの搬送又は移動による損傷を防止することができる。 Further, for example, as shown in FIG. 8, the wafer processing apparatus 30 in the present embodiment may include a polishing machine 302, a plasma machine 304, and a wafer affixing machine 306, and the three parties are integrally connected to each other. A serialized machine may be formed, but the present invention is not limited to this. The wafer 202 is polished by the polishing machine 302 and then sent to the plasma machine 304 for the plasma process, and after the plasma process is performed, it is sent to the wafer pasting machine 306 for the wafer pasting process. Is good, but it is not limited to this. In this way, all of these processes can be performed in the wafer processing apparatus 30, so that damage due to wafer transfer or movement can be prevented.

以上のことから、本発明によるウェーハ研磨方法は、乾式ポリッシングプロセスを採用することで、ウェーハに、比較的高い曲げ強さを持たせることができる。また、研磨プロセス後にプラズマプロセスを行い、ウェーハの裏側表面にダメージラインを形成することにより、ダメージラインは、汚染不純物(例えば、金属イオン)を有効に吸着することで、金属イオンのウェーハ表面への拡散による破壊を防止し、歩留まり率を向上させることができる。換言すると、本発明によるウェーハ研磨方法は、ウェーハに、高い曲げ強さを持たせることができるとともに、金属イオンによる汚染を防止することもできる。また、本発明におけるプラズマプロセスに使用する気体は、アルゴンであっても良いため、取得しやすく、また、安く且つ環境にやさしいなどの利点を有する。さらに、本発明のウェーハ処理装置は、研磨機、プラズマ機及びウェーハ貼付機が互いに接続されることで統合された、一体化した直列型マシンであっても良く、これにより、ウェーハの搬送又は移動による損傷を避けることができる。 From the above, the wafer polishing method according to the present invention can give a wafer a relatively high bending strength by adopting a dry polishing process. Further, by performing a plasma process after the polishing process and forming a damage line on the back surface of the wafer, the damage line effectively adsorbs contaminated impurities (for example, metal ions) to the wafer surface of metal ions. It is possible to prevent destruction due to diffusion and improve the yield rate. In other words, the wafer polishing method according to the present invention can give the wafer a high bending strength and can prevent contamination by metal ions. Further, since the gas used in the plasma process in the present invention may be argon, it has advantages such as easy acquisition, low cost, and environmental friendliness. Further, the wafer processing apparatus of the present invention may be an integrated series machine in which a polishing machine, a plasma machine and a wafer affixing machine are integrated by being connected to each other, whereby the wafer is transferred or moved. Damage caused by can be avoided.

以上、本発明の好ましい実施形態を説明したが、本発明はこのような実施形態に限定されず、本発明の趣旨を離脱しない限り、本発明に対するあらゆる変更は本発明の技術的範囲に属する。 Although the preferred embodiment of the present invention has been described above, the present invention is not limited to such an embodiment, and any modification to the present invention belongs to the technical scope of the present invention unless the gist of the present invention is deviated.

102〜110 ステップ
202 ウェーハ
204 第一表面
206 第二表面
208 ウェーハ表面回路
209 載置台
210、226 粘着テープ
211、227 ローラー
212 研磨プロセス
214 ポリッシングプロセス
216 研磨ホイール
218 ポリッシングホイール
220 第三表面
222 プラズマプロセス
224 ダメージライン
228 鉄リング
30 ウェーハ処理装置
302 研磨機
304 プラズマ機
306 ウェーハ貼付機
V 垂直方向 102-110 steps
202 wafer
204 First surface
206 Second surface
208 Wafer surface circuit
209 mounting stand
210, 226 Adhesive tape
211, 227 rollers
212 Polishing process
214 Polishing process
216 Polishing wheel
218 Polishing wheel
220 Third surface
222 plasma process
224 Damage line
228 iron ring
30 Wafer processing equipment
302 grinder
304 plasma machine
306 Wafer pasting machine
V vertical

Claims (10)

ウェーハ研磨方法であって、
ウェーハを提供し、前記ウェーハは、第一表面、前記第一表面に相対する第二表面、及び前記ウェーハの前記第一表面に設置されるウェーハ表面回路を含み；
前記ウェーハの前記第二表面に対して研磨処理を行い、前記ウェーハの第三表面を形成し、前記第三表面は、前記第一表面に相対し；及び
前記ウェーハの前記第三表面に対してプラズマプロセスを行い、前記第三表面に複数のダメージラインを形成し、前記プラズマプロセスに用いられる気体はアルゴンを含む、ことを含む、ウェーハ研磨方法。 Wafer polishing method
A wafer is provided, the wafer comprising a first surface, a second surface facing the first surface, and a wafer surface circuit installed on the first surface of the wafer;
The second surface of the wafer is polished to form a third surface of the wafer, the third surface facing the first surface; and the third surface of the wafer. A wafer polishing method comprising performing a plasma process, forming a plurality of damage lines on the third surface, and the gas used in the plasma process containing argon. 請求項1に記載のウェーハ研磨方法であって、
前記研磨処理は、研磨プロセス及びポリッシングプロセスを含む、ウェーハ研磨方法。 The wafer polishing method according to claim 1.
The polishing process is a wafer polishing method including a polishing process and a polishing process. 請求項2に記載のウェーハ研磨方法であって、
前記ポリッシングプロセスは、乾式ポリッシングプロセスである、ウェーハ研磨方法。 The wafer polishing method according to claim 2.
The polishing process is a wafer polishing method, which is a dry polishing process. 請求項2に記載のウェーハ研磨方法であって、
前記ポリッシングプロセスは、前記研磨プロセスの後に行われる、ウェーハ研磨方法。 The wafer polishing method according to claim 2.
The polishing process is a wafer polishing method performed after the polishing process. 請求項2に記載のウェーハ研磨方法であって、
前記研磨プロセスは、粗研磨ステップ及び細研磨ステップを含む、ウェーハ研磨方法。 The wafer polishing method according to claim 2.
The polishing process is a wafer polishing method including a rough polishing step and a fine polishing step. 請求項5に記載のウェーハ研磨方法であって、
前記細研磨ステップは、前記粗研磨ステップの後に行われる、ウェーハ研磨方法。 The wafer polishing method according to claim 5.
The fine polishing step is a wafer polishing method performed after the rough polishing step. 請求項1に記載のウェーハ研磨方法であって、
前記研磨処理を行う前に、前記ウェーハの前記第一表面に対して粘着テープを貼付することをさらに含む、ウェーハ研磨方法。 The wafer polishing method according to claim 1.
A wafer polishing method further comprising attaching an adhesive tape to the first surface of the wafer before performing the polishing treatment. 請求項7に記載のウェーハ研磨方法であって、
前記粘着テープは、裏側研磨粘着テープ(back grinding (BG) tape)である、ウェーハ研磨方法。 The wafer polishing method according to claim 7.
The adhesive tape is a back grinding (BG) tape, which is a wafer polishing method. 請求項7に記載のウェーハ研磨方法であって、
前記プラズマプロセスの後に、ウェーハ貼付(wafer mount)プロセスをさらに含み、
前記ウェーハ貼付プロセスは、
前記ウェーハの前記第三表面にもう１つの粘着テープを貼付し；及び
前記第一表面上の前記粘着テープを除去することを含む、ウェーハ研磨方法。 The wafer polishing method according to claim 7.
Following the plasma process, a wafer mount process is further included.
The wafer pasting process is
A wafer polishing method comprising applying another adhesive tape to the third surface of the wafer; and removing the adhesive tape on the first surface. 請求項9に記載のウェーハ研磨方法であって、
前記もう１つの粘着テープは、ダイシング粘着テープ(dicing tape)である、ウェーハ研磨方法。 The wafer polishing method according to claim 9.
The other adhesive tape is a dicing adhesive tape, which is a wafer polishing method.
JP2019169206A 2019-06-17 2019-09-18 Wafer thinning method Pending JP2020205400A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108120909A TWI692808B (en) 2019-06-17 2019-06-17 Wafer strength enhancement method including plasma process after thinning of wafer through wafer grinding
TW108120909 2019-06-17

Publications (1)

Publication Number Publication Date
JP2020205400A true JP2020205400A (en) 2020-12-24

Family

ID=71895871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019169206A Pending JP2020205400A (en) 2019-06-17 2019-09-18 Wafer thinning method

Country Status (3)

Country Link
JP (1) JP2020205400A (en)
CN (1) CN112103173A (en)
TW (1) TWI692808B (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103245A (en) * 2008-10-22 2010-05-06 Disco Abrasive Syst Ltd Method of manufacturing laminated device
JP2017092135A (en) * 2015-11-05 2017-05-25 株式会社ディスコ Manufacturing method of device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173987A (en) * 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd Method for manufacturing semiconductor chip
JP4943636B2 (en) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 Semiconductor device and manufacturing method thereof
JP5331500B2 (en) * 2009-01-29 2013-10-30 株式会社ディスコ Wafer processing method
JP6495086B2 (en) * 2015-04-24 2019-04-03 株式会社ディスコ Wafer processing method
TW201903870A (en) * 2017-06-01 2019-01-16 鈦昇科技股份有限公司 Wafer cutting method eliminating cracks generated during grinding and stress of the wafer, ensuring that the wafer does not crack due to the stress and guaranteeing the quality of the wafer, and increasing the yield of the chips

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103245A (en) * 2008-10-22 2010-05-06 Disco Abrasive Syst Ltd Method of manufacturing laminated device
JP2017092135A (en) * 2015-11-05 2017-05-25 株式会社ディスコ Manufacturing method of device

Also Published As

Publication number Publication date
TWI692808B (en) 2020-05-01
TW202101556A (en) 2021-01-01
CN112103173A (en) 2020-12-18

Similar Documents

Publication Publication Date Title
US9991110B2 (en) Method for manufacturing semiconductor wafer
KR102185238B1 (en) Grinding apparatus and method for grinding rectangular substrate
TWI788342B (en) Wafer processing method
JP5916513B2 (en) Processing method of plate
JP5963537B2 (en) Processing method of silicon wafer
JP6723892B2 (en) Wafer processing method
JP5780234B2 (en) Manufacturing method of SOI wafer
JP6192778B2 (en) Silicon wafer processing equipment
TWI824024B (en) Grinding method of rectangular substrate
KR102172620B1 (en) Method for producing substrates
JP2005317846A (en) Semiconductor device and processing method thereof
TW201814784A (en) Wafer processing method and polishing device including a wafer holding step, a strained layer removing step, a polishing liquid removing step, and a gettering layer formation step
TW201600244A (en) Grinding apparatus and method for grinding rectangular substrate
JP2020205400A (en) Wafer thinning method
KR20200038424A (en) Wafer processing method
KR20150140218A (en) Method for forming stacked wafer
JP5907797B2 (en) Wafer processing method
JP7353715B2 (en) Grinding method of workpiece
JP2018056500A (en) Method for processing plate-like object
WO2001096065A1 (en) Method for polishing work
CN108262684B (en) Chemical mechanical polishing method
JPS6381934A (en) Wafer and manufacture thereof
KR20170016284A (en) Workpiece processing method
JP2012039039A (en) Processing method
TW201706075A (en) Method for producing substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210330