JP2020197667A - パターン生成装置、パターン生成方法及び半導体装置の製造方法 - Google Patents

パターン生成装置、パターン生成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2020197667A
JP2020197667A JP2019104838A JP2019104838A JP2020197667A JP 2020197667 A JP2020197667 A JP 2020197667A JP 2019104838 A JP2019104838 A JP 2019104838A JP 2019104838 A JP2019104838 A JP 2019104838A JP 2020197667 A JP2020197667 A JP 2020197667A
Authority
JP
Japan
Prior art keywords
pattern
layout
function
layout information
generation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019104838A
Other languages
English (en)
Inventor
泰己 木村
Yasuki Kimura
泰己 木村
哲明 松縄
Tetsuaki Matsunawa
哲明 松縄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019104838A priority Critical patent/JP2020197667A/ja
Priority to US16/808,467 priority patent/US11373899B2/en
Publication of JP2020197667A publication Critical patent/JP2020197667A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】応力をシミュレーションによって計算して位置ずれ量を予測して補正するに際して、計算時間を短く、計算精度を向上すること。【解決手段】パターン生成装置は、レイアウト情報を取得し、このレイアウト情報からレイアウト関数を計算し、このレイアウト関数と所定のパラメータを有する積分核との畳み込みから位置ずれ量を算出する位置ずれ量算出ユニットと、位置ずれ量算出ユニットで得られた算出結果を用いて、前記レイアウト情報に対してパターンの位置補正を行うことで修正レイアウト情報を出力するパターン位置補正ユニットとを有することを特徴とする。【選択図】 図１

Description

本開示の実施形態は、パターン生成装置、パターン生成方法及び半導体装置の製造方法に関する。
半導体装置の製造工程には、複数の異なった材料による層を積層する工程がある。そして、これらの層に露光工程によって様々な開口が形成される。この開口は下地のパターンと整合させる必要がある。しかし、複数の異なった材料による層を積層させると、膜応力が発生し、パターンの位置ずれが生じる。また、異なる材料の接合面で発生する応力によって、パターンの位置ずれが生じる。そこで、このようなパターンの位置ずれに対して、（１）実測値を参考にして位置変位量を求めマスクパターンを補正する手法や、（２）応力をシミュレーションによって計算し、位置ずれ量を予測して補正する手法が提案されてきた。
"Model-based correction for local stress-induced overlay errors" SPIE 2018, Ian Stobert, Scott Stiffler, GLOBALFOUNDRIES Inc. 10587-12
本開示は、応力をシミュレーションによって計算して位置ずれ量を予測して補正するに際して、計算時間を短く、計算精度を向上することを目的とする。
本開示の一実施形態にかかるパターン生成装置は、それぞれ応力によって特徴的な位置ずれが生じる複数の領域を規定したレイアウト情報を取得し、このレイアウト情報に対応する位置ずれ量を算出する位置ずれ量算出ユニットと、位置ずれ量算出ユニットで得られた算出結果を用いてパターンの位置補正を行うパターン位置補正ユニットとを有することを特徴とする。
本開示の一実施形態にかかるパターン生成装置を示した構成図である。 本開示の一実施形態にかかるパターン生成装置が実装されたシステムの構成図である。 本開示の一実施形態にかかる半導体装置において上層と下層との間の位置ずれを示す図である。 本開示の一実施形態にかかるパターン生成方法においてレイアウト情報より応力による位置ずれ量を算出する過程を示した図である。 本開示の一実施形態で用いる積分核の定義及びその関数の形状をフーリエ面及び実面において示した図である。 本開示の一実施形態で用いる積分核の形状をフーリエ面及び実面において示した図である。 本開示の一実施形態で用いるマスク関数と積分核との畳み込みの結果を示した図である。 本開示の一実施形態で用いるマスク関数とフーリエ面における積分核の例を示した図である。 本開示の一実施形態で用いるパターン生成方法によってパターンが生成される様子を示した図である。 本開示の一実施形態で用いるパターン生成方法によってパターンが生成される様子を示した図である。 本開示の一実施形態で用いるパターン生成方法によって算出された位置ずれ量のグラフと断面ＳＥＭを用いて実測した位置ずれ量の値とを比較して示した図である。
以下、本開示の一実施形態に係るパターン生成装置、パターン生成方法及び半導体装置の製造方法を、図面を参照して具体的に説明する。
［パターン生成装置／パターン生成方法の構成］
図１には、本開示の一実施形態にかかるパターン生成装置１が示されている。パターン生成装置１は、位置ずれ量算出ユニット１０とマスクパターン位置補正ユニット３０から構成される。いずれも、図２に示すようなコンピュータシステムにコンピュータプログラムの形態で実装される。
位置ずれ量算出ユニット１０は、それぞれ応力によって特徴的な位置ずれが生じる複数の領域を規定したレイアウト情報１１を取得し、このレイアウト情報１１よりレイアウト関数を算出する（ステップ１２）。パターンは二次元であるため、レイアウト関数は平面上の位置を示すｘ及びｙの２つの引数を持つ関数である。後述する半導体装置の例においてレイアウト関数は、半導体装置のＢ領域においては１、Ａ領域においては０とすることができる。しかしながらこれに限定されず、レイアウト関数は、領域毎に異なる任意の値を設定することができる。
積分核は所定のパラメータを有しており、実測に基づくパターンずれ量データに基づいてそのパラメータが推定される。実測に基づくパターンずれ量データ生成（ステップ２０）は以下のとおり行う。まず、レイアウト上の注目点をサンプリングする（ステップ２１）。これは等間隔であってもよいし、レイアウト中の領域の境界部分を密にサンプリングしてもよい。そして、位置補正前のマスクパターンを用いて実際に露光工程を経て形成した露光パターンを電子顕微鏡（ＳＥＭ）等で実測することによって、個々の注目点におけるパターンずれ量を計測する（ステップ２２）。次いで、この実測データにフィッティングすることによって積分核のパラメータが推定される（ステップ１３）。
位置ずれ量算出ユニット１０は、続いて、レイアウトに対応する位置ずれ量を算出する（ステップ１４）。これは、レイアウト関数と後述する積分核との畳み込みによって位置ずれ量を算出する。位置ずれ量はマップ形式のバイナリーデータあるいはＡＳＣＩＩで出力される。
マスクパターン位置補正ユニット３０は、位置ずれ量算出ユニット１０で得られた算出結果を用いてパターンの位置補正を行う。マスクパターン位置補正ユニット３０は、例えばＧＤＳ形式のオリジナルデータを受け取り、位置ずれ量補正を施し、修正後のＧＤＳ形式のデータを、マスクパターンとして出力する。
本開示の一実施形態にかかるパターン生成装置１（パターン生成方法）は、図２に示すようなコンピュータシステム４０にコンピュータプログラムの形態で実装される。このコンピュータシステム４０は、ＣＰＵ４１、ＲＯＭ４２、ＲＡＭ４３、ヒューマンインタフェース（ＨＩ）４４、通信インタフェース（ＣＩ）４５、ストレージ装置（ＳＤ）４６がバスで接続されたシステム端末と、このシステム端末と通信インタフェース（ＣＩ）４５を介してネットワークで接続されたデータベース（ＤＢ）４７とから構成される。
レイアウト情報１１や実測された個々の注目点におけるパターンずれ量やマスクパターンのオリジナルデータ等はデータベース（ＤＢ）４７の所定領域４７Ａに保存されている。
レイアウト関数を算出するステップ（ステップ１２）、この実測データにフィッティングすることによって積分核のパラメータを推定するステップ（ステップ１３）、及びレイアウトに対応する位置ずれ量を算出するステップ（ステップ１４）は、いずれもプログラムモジュールの形態で実装され、そのプログラムモジュールはストレージ装置（ＳＤ）４６の所定領域４６Ａに保存されている。また、マスクパターン位置補正を行うマスクパターン位置補正ユニット３０もプログラムモジュールの形態で実装され、そのプログラムモジュールはストレージ装置（ＳＤ）４６の所定領域４６Ａに保存されている。
［パターン生成装置／パターン生成方法の構成に基づく効果］
本開示の一実施形態にかかるパターン生成装置／パターン生成方法は以上のように構成される。応力による位置ずれを補正するに際して、位置ずれ量をレイアウト関数と積分核の畳み込み積分の形で表現している為、計算量が少なく、計算量の多い厳密な応力シミュレーションでは不可能な半導体チップ全面の補正が現実的な時間で可能となる。
［半導体装置におけるマスクパターンの位置補正の必要性］
以下、図３を参照して、本開示の一実施形態に係る半導体装置の製造工程において露光工程で用いるマスクパターンの位置を補正する必要性について説明する。
図３は本開示の一実施形態にかかる半導体装置の断面を模式的に示す図である。本開示の一実施形態における半導体装置５０は、半導体チップである。本開示の一実施形態においては、半導体装置５０の構造が、レイアウト情報として参照される。図３には、半導体装置５０における、Ａ領域と、Ｂ領域とが示されている。
図３（Ａ）には、上層(ＵＬ)と下層(ＬＬ)で構成されるＡ領域とＢ領域の断面図が示されている。ここでＡ領域とＢ領域とは、それぞれ上層(ＵＬ)の応力計算において均質な異種材料として近似しても問題ない単位領域とする。
応力の影響により上層（ＵＬ）が伸縮または圧縮し、下層（ＬＬ）と上層（ＵＬ）との間に位置ずれが生じることがある。図３（Ｂ）は、半導体装置において上層（ＵＬ）の電極５１（例えば、メモリホール、ビアホール）と下層（ＬＬ）の電極５２（例えば、配線、拡散層など）との間で位置ずれが生じた例を示した図である。このような位置ずれが生じると、下層（ＬＬ）に形成された電極５２と、上層（ＵＬ）に形成された電極５１との間の電気抵抗が増加する。また、位置ずれが過ぎると、上層の電極５１と下層の電極５２とが直列に接続されないという現象につながる可能性がある。これは、半導体装置における歩留まりを引き下げる理由になることから、マスクパターンの位置補正が必要となる。
［レイアウトに対応する位置ずれ量算出の手順］
図４は、本開示の一実施形態にかかるパターン生成方法において図３に示すようなレイアウト情報より応力による位置ずれ量を算出する過程を示した図である。その過程は、応力が集中する位置からの距離に比例して、ずれ量が緩和される現象を数式によって表現する、応力が集中する位置はレイアウト情報から求める、緩和量は実測値から求める、というものである。
図４（ａ）は、レイアウト関数を示している。レイアウト情報から、それぞれ応力によって特徴的な位置ずれが生じる複数の領域の情報を、レイアウト関数として計算（抽出）することができる。例えば、図３のレイアウト情報から、Ａ領域では０の値をとり、Ｂ領域では１の値をとるようなレイアウト関数を計算（抽出）することができる。このレイアウト関数を微分すれば、図４（ｂ）で示すように、応力が集中する位置（緩和前）が特定される。すなわち、レイアウト関数を微分することで、図４（ｂ）に示すように、領域境界に応力がインパルス状に集中して分布している応力分布が得られる。
図４（ｃ）はレイアウト関数に対応した構造を持つパターンから計測された位置ずれ量の分布の例を示している。図４（ｂ）に示すような応力分布では、応力が領域境界にインパルス状に集中しているのに対して、図４（ｃ）に示すような位置ずれ量の分布では、位置ずれ量は領域境界で極大となるとともに領域境界から離れるに従って緩和されていく。すなわち、位置ずれ量の分布は、応力分布を「緩和」したものとして表現できる。緩和も緩やかな微分的な作用とみなせる。従って、応力集中と緩和は一つの積分核（ｋｅｒｎｅｌ＝積分核）で表現できる。つまり、レイアウト関数と微分的作用のある積分核との畳み込みによって、図４（ｄ）に示すように、応力による位置ずれ量（緩和後）が求められる。
積分核はフーリエ面でｉｋ／｜ｋn｜（但し、ｉは虚数である。）で定義される「第１の積分核」を含む。ここで、パラメータｎ（緩和係数）は、実測値にフィッティングさせることによって求められる。そして、レイアウト関数とこの第１の積分核との畳み込みによって位置ずれ量（これも関数の形態をとる）が算出される。
図５は本開示の一実施形態で用いる第１の積分核の定義及びその関数の形状をフーリエ面及び実面において示した図である。図５（ａ）は第１の積分核の定義である。その関数の形状はパラメータｎ（緩和係数）が０のときには図５（ｂ）及び図５（ｃ）で示される。図５（ｂ）はフーリエ面における形状であり、図５（ｃ）は実面における形状である。ここから理解されるとおり、第１の積分核はｎ＝０においては単なる微分関数となる（フーリエ面においてｉｋとなる。）。
パラメータｎ（緩和係数）が１．０のときには第１の積分核は図５（ｄ）及び図５（ｅ）で示される。図５（ｄ）はフーリエ面における形状であり、図５（ｅ）は実面における形状である。ここから理解されるとおり、第１の積分核はｎ＝１．０においては弱い微分的作用（−１／ｘ）となる（フーリエ面においてはｉ・ｓｇｎ（ｋ）となる。ただし、ｓｇｎは符号関数である。）。
図６に、パラメータｎ（緩和係数）を０、０．５、０．８、１．０と変化させたときの、第１の積分核の形状を、フーリエ面と実面で示している。図６（ａ）（ｂ）はｎ＝０、図６（ｃ）（ｄ）はｎ＝０．５、図６（ｅ）（ｆ）はｎ＝０．８、図６（ｇ）（ｈ）はｎ＝１．０である。図６（ａ）（ｃ）（ｅ）（ｇ）はフーリエ面における関数の形状を、図６（ｂ）（ｄ）（ｆ）（ｈ）は実面における関数の形状をそれぞれ示している。
このように、フーリエ面において積分核をｉｋ／｜ｋn｜で定義することにより、パラメータｎ（緩和係数）によって、緩和量を容易に調整可能である。
図７はレイアウト関数（図７（ａ）Ｍａｓｋ ｆｕｎｃｔｉｏｎ）と第１の積分核との畳み込みの結果を示した図である。パラメータｎ（緩和係数）をｎ＝０、０．５、０．８及び１．０の場合を、図７（ｂ）、（ｃ）、（ｄ）及び（ｅ）に、それぞれ図示している。このようにして、関数の形態で示された位置ずれ量を算出することができる。
なお、パターンは二次元の平面上で表現される。したがって、レイアウト関数（Ｍａｓｋ ｆｕｎｃｔｉｏｎ）も、ｘ、ｙの二次元の変数を有する。そして、ずれ量もここの位置において二次元のベクトルであらわされる。したがって、ずれ量も二次元のベクトル量を持つ関数である。図４〜図７では理解の便宜のために１次元で示した。
［ガウス関数を含む積分核］
上述した積分核はさらにフーリエ面においてｅｘｐ（−σ2ｋ2／２）で定義されるガウス関数を含み、位置ずれ量はガウス関数及び第１の積分核の積からなる第２の積分核とレイアウト関数（Ｍａｓｋ Ｆｕｎｃｔｉｏｎ）との畳み込みによって算出することも可能である。図８に式を示した。図８（ａ）はレイアウト関数（Ｍａｓｋ Ｆｕｎｃｔｉｏｎ）を示している。実面でｍ（ｘ）、フーリエ面でＭ（ｋ）と表される。図８（ｂ）に示すように、このレイアウト関数と畳み込まれる積分核（ｋｅｒｎｅｌ（ｋ））は、フーリエ面で、ガウス関数と前述の第１の積分核の積で表現される。さらに図８（ｃ）に示すように、第２の積分核（ｋｅｒｎｅｌ（ｋ））は、ガウス関数と第１の積分核の積の線形結合で表現される。なお、ガウス関数のパラメータσも実測値にフィッティングさせることによって適宜設定される。
図９及び図１０は、本開示の一実施形態で用いるパターン生成方法によってパターンが生成される様子を示した図である。図９（ａ）はレイアウト関数（Ｍａｓｋ Ｆｕｎｃｔｉｏｎ）である。Ｂ領域（図中ではＢと示されている。）は１の値を有しそれ以外のＡ領域は０の値を有している。図９（ｂ）は図９（ａ）のレイアウト関数（Ｍａｓｋ Ｆｕｎｃｔｉｏｎ）とｅｘｐ（−σ2ｋ2／２）で定義されるガウス関数との畳み込みの結果を実面で表示したものである。１から０への遷移領域にグラデーション効果が施されている。
図１０（ａ）はｅｘｐ（−σ2ｋ2／２）で定義されるガウス関数と積分核であるｉｋ／｜ｋn｜の線形結合からなる第２の積分核（ｋｅｒｎｅｌ）と図９（ａ）のレイアウト関数（Ｍａｓｋ Ｆｕｎｃｔｉｏｎ）との畳み込みの結果を実面で表示したものである。この結果が応力位置ずれマップである。図中の白い線の領域１０１および黒い線の領域１０２が応力の集中する領域である。これらの応力の集中する領域は、Ｂ領域とＡ領域との境界に相当する。また、これらの応力の集中する領域は、各領域がそれぞれ単一の材料または密度を有していると近似した場合、材料または密度が変化する箇所に相当する。図１０（ｂ）は図１０（ａ）中の矢印で示した線における応力の値を一次元のグラフで表したものである。
［本発明による効果の例］
図３で示した半導体装置を例として、本開示の一実施形態による効果を検証した。
図１１はＢ領域における、従来法により計算した位置ずれ量（点線）と実施形態の方法で計算した位置ずれ量（実線）を重ねて表示したグラフである。ここでいう従来法とはＴＣＡＤによる応力計算を厳密に行ったものである。従来法で実測値と計算値が乖離する理由は、従来法は一回の計算量が多いため、実測値との差分が小さくなる様に計算条件を変更した計算を複数回行う、いわゆる合わせこみ作業を十分に行う事が実質的に不可能であることにある。他方で、本開示の実施形態の方法では計算量が従来法と比べて極めて小さいために、合わせこみ作業が容易であることから、従来法と比較して実測値との差分の改善が見られた。
このように、本開示の実施形態によれば、位置ずれを適切に補正することが可能になる。これは、半導体装置における歩留まりの向上に資するし、有効に利用できるメモリセルの容量の増大につながる。
［本開示の他の実施形態］
以上、半導体装置を例に、本開示の一実施形態とその効果を詳説してきたが、本開示はこの例に限定されることなく、以下のような他の実施形態を包含する。
本開示はＮＡＮＤフラッシュメモリに利用してもよく、また、ＮＡＮＤフラッシュメモリ以外の３Ｄメモリに利用することができる。本開示は、ロジックデバイスにも利用することができる。
以上、本開示のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ パターン生成装置
１０ 位置ずれ量算出ユニット
１１ レイアウト情報
１２ レイアウト関数算出（ステップ）
１３ 積分核のパラメータ推定（ステップ）
１４ レイアウトに対応する位置ずれ量算出（ステップ）
２０ 実測に基づくパターンずれ量データ生成（ステップ）
２１ 注目点サンプリング（ステップ）
２２ 注目点におけるパターンずれ量計測（ステップ）
３０ マスクパターン位置補正ユニット

Claims (11)

  1. レイアウト情報を取得し、このレイアウト情報からレイアウト関数を計算し、このレイアウト関数と所定のパラメータを有する積分核との畳み込みから位置ずれ量を算出する位置ずれ量算出ユニットと、
    前記位置ずれ量算出ユニットで得られた算出結果を用いて、前記レイアウト情報に対してパターンの位置補正を行うことで修正レイアウト情報を出力するパターン位置補正ユニットと、を有することを特徴とするパターン生成装置。
  2. 請求項１記載のパターン生成装置において、前記位置ずれ量算出ユニットは、前記レイアウト情報に含まれる複数の領域の材料または密度の違いに基づいて前記レイアウト関数を作成することを特徴とするパターン生成装置。
  3. 請求項１記載のパターン生成装置において、前記所定のパラメータは実測値にフィッティングすることによって求められることを特徴とするパターン生成装置。
  4. 請求項１記載のパターン生成装置において、前記積分核はフーリエ面においてｉｋ／｜ｋn｜（但し、ｉは虚数である。）で定義される第１の積分核を含み、前記位置ずれ量は前記レイアウト関数と前記第１の積分核との畳み込みによって算出することを特徴とするパターン生成装置。
  5. 請求項４記載のパターン生成装置において、前記積分核はさらにフーリエ面においてｅｘｐ（−σ2ｋ2／２）で定義されるガウス関数を含み、前記位置ずれ量は前記ガウス関数と前記第１の積分核の積の線形結合からなる第２の積分核と前記レイアウト関数との畳み込みによって算出することを特徴とするパターン生成装置。
  6. レイアウト情報を取得し、このレイアウト情報からレイアウト関数を計算し、このレイアウト関数と所定のパラメータを有する積分核との畳み込みから位置ずれ量を算出する位置ずれ量算出ステップと、
    前記位置ずれ量算出ステップで得られた算出結果を用いて、前記レイアウト情報に対してパターンの位置補正を行うことで修正レイアウト情報を出力するパターン位置補正ステップと、を有することを特徴とするパターン生成方法。
  7. 請求項６記載のパターン生成方法において、前記位置ずれ量算出ユニットは、前記レイアウト情報に含まれる複数の領域の材料または密度の違いに基づいて前記レイアウト関数を作成することを特徴とするパターン生成方法。
  8. 請求項６記載のパターン生成方法において、前記所定のパラメータは実測値にフィッティングすることによって求められることを特徴とするパターン生成方法。
  9. 請求項６記載のパターン生成方法において、前記積分核はフーリエ面においてｉｋ／｜ｋn｜（但し、ｉは虚数である。）で定義される第１の積分核を含み、前記位置ずれ量は前記レイアウト関数と前記第１の積分核との畳み込みによって算出することを特徴とするパターン生成方法。
  10. 請求項９記載のパターン生成方法において、前記積分核はさらにフーリエ面においてｅｘｐ（−σ2ｋ2／２）で定義されるガウス関数を含み、前記位置ずれ量はガウス関数と前記第１の積分核の積の線形結合からなる第２の積分核と前記レイアウト関数との畳み込みによって算出することを特徴とするパターン生成方法。
  11. 請求項６記載のパターン生成方法によって生成されたマスクパターンを用いた露光によってパターンを形成することを特徴とするパターン生成方法。
JP2019104838A 2019-06-04 2019-06-04 パターン生成装置、パターン生成方法及び半導体装置の製造方法 Pending JP2020197667A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019104838A JP2020197667A (ja) 2019-06-04 2019-06-04 パターン生成装置、パターン生成方法及び半導体装置の製造方法
US16/808,467 US11373899B2 (en) 2019-06-04 2020-03-04 Pattern generation device, pattern generation method, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019104838A JP2020197667A (ja) 2019-06-04 2019-06-04 パターン生成装置、パターン生成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020197667A true JP2020197667A (ja) 2020-12-10

Family

ID=73648060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019104838A Pending JP2020197667A (ja) 2019-06-04 2019-06-04 パターン生成装置、パターン生成方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11373899B2 (ja)
JP (1) JP2020197667A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326349A (ja) * 1996-06-06 1997-12-16 Hitachi Ltd パターン露光の補正方法
JP2001068398A (ja) * 1999-08-27 2001-03-16 Hitachi Ltd 半導体集積回路装置の製造方法およびマスクの製造方法
JP4709511B2 (ja) * 2004-08-18 2011-06-22 株式会社東芝 マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法
US8362622B2 (en) 2009-04-24 2013-01-29 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
US9886542B2 (en) * 2014-08-04 2018-02-06 E-System Design, Inc. Modeling TSV interposer considering depletion capacitance and substrate effects
DK3292740T3 (da) 2016-07-29 2020-11-02 Raytheon Canada Ltd Impulsbreddemodulationslyskildestyring og fremgangsmåde

Also Published As

Publication number Publication date
US20200388528A1 (en) 2020-12-10
US11373899B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
TWI524374B (zh) 模型化臨界尺寸掃描電子顯微鏡抽取的方法
US6928636B2 (en) Rule based OPC evaluating method and simulation-based OPC model evaluating method
US8275584B2 (en) Unified model for process variations in integrated circuits
CN108828896B (zh) 添加亚分辨率辅助图形的方法及该方法的应用
CN110546635A (zh) 使用与单元级布局相关的应力效应的单元放置和布线
KR102604320B1 (ko) 시뮬레이션 모델 보정 시스템 및 방법
US10747916B2 (en) Parameter generation for modeling of process-induced semiconductor device variation
US8434039B2 (en) Method for incorporating pattern dependent effects in circuit simulations
JP2005085856A (ja) 製造工程設計方法及び製造工程設計支援方法
US9311442B2 (en) Net-voltage-aware optical proximity correction (OPC)
US20160217247A1 (en) Reduction of warpage of multilayered substrate or package
US8166423B2 (en) Photomask design verification
WO2012081158A1 (ja) 回路シミュレーション方法及び半導体集積回路
EP3770865A1 (en) Spatial difference measurment
JP2020197667A (ja) パターン生成装置、パターン生成方法及び半導体装置の製造方法
CN108763830B (zh) 半导体器件的闪烁噪声模型及其提取方法
CN101477582B (zh) 半导体元件的模型修正方法
US8930171B2 (en) Method of modeling spatial correlations among integrated circuits with randomly generated spatial frequencies
US10254642B2 (en) Modifying design layer of integrated circuit (IC) using nested and non-nested fill objects
KR20090106890A (ko) 광근접효과보정 레이아웃 검증 방법
JP2004272782A (ja) 形状データ作成方法および形状データ作成システム
US20240143893A1 (en) Modeling method and modeling system for optical proximity correction model, and optical proximity correction method
Hofmann et al. In-depth analysis of indirect overlay method and applying in production environment
Cioban et al. FEM model calibration for simulation aided thermal design
JP2005191301A (ja) モデルパラメータ抽出方法、回路シミュレーションシステム