JP2020193953A - 表示パネルの評価装置および評価方法 - Google Patents

表示パネルの評価装置および評価方法 Download PDF

Info

Publication number
JP2020193953A
JP2020193953A JP2019101549A JP2019101549A JP2020193953A JP 2020193953 A JP2020193953 A JP 2020193953A JP 2019101549 A JP2019101549 A JP 2019101549A JP 2019101549 A JP2019101549 A JP 2019101549A JP 2020193953 A JP2020193953 A JP 2020193953A
Authority
JP
Japan
Prior art keywords
voltage
electrode
period
waveform
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019101549A
Other languages
English (en)
Inventor
香純 初瀬
Kasumi Hatsuse
香純 初瀬
武徳 廣田
Takenori Hirota
武徳 廣田
大一 鈴木
Daiichi Suzuki
大一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019101549A priority Critical patent/JP2020193953A/ja
Publication of JP2020193953A publication Critical patent/JP2020193953A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Testing Of Optical Devices Or Fibers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 表示パネルの光学特性を好適に評価することが可能な評価装置および評価方法を提供する。【解決手段】 一実施形態に係る評価装置は、第1電極と、第2電極と、前記第1電極および前記第2電極により駆動される電気光学層と、を含む表示パネルを評価するものであって、テスト波形を生成する第1手段と、駆動期間において前記テスト波形からサンプリングした駆動電圧を前記第1電極に印加し、前記駆動期間に続く休止期間において前記第1電極への電圧印加を停止する第2手段と、前記駆動電圧により駆動される前記表示パネルが発する光に基づき、応答波形を生成する第3手段と、を備える。【選択図】 図1

Description

本発明の実施形態は、表示パネルの評価装置および評価方法に関する。
表示パネルの一例として、画素電極と、共通電極と、液晶層とを備える液晶パネルが知られている。一般的に、液晶パネルの駆動に際しては、スイッチング素子(TFT)をオンにして画素電極に電圧を印加する駆動期間と、スイッチング素子をオフにして画素電極への電圧印加を停止する休止期間とが繰り返される。
休止期間においては、画素電極と共通電極の間の電位差が徐々に減少する。そのため、駆動期間と休止期間のそれぞれにおける液晶パネルの輝度に差が生じる。この輝度の差は、フリッカ(輝度ちらつき)としてユーザに視認され得る。
液晶パネルの開発段階においては、上記のようなフリッカ等の光学特性を正確に評価できることが望ましい。同様の評価は、他種の表示パネルにおいても重要である。
特許第6294629号公報 特開2004−4793号公報 特開2017−75981号公報
本開示は、表示パネルの光学特性を好適に評価することが可能な評価装置および評価方法を提供することを目的の一つとする。
一実施形態に係る評価装置は、第1電極と、第2電極と、前記第1電極および前記第2電極により駆動される電気光学層と、を含む表示パネルを評価するものであって、テスト波形を生成する第1手段と、駆動期間において前記テスト波形からサンプリングした駆動電圧を前記第1電極に印加し、前記駆動期間に続く休止期間において前記第1電極への電圧印加を停止する第2手段と、前記駆動電圧により駆動される前記表示パネルが発する光に基づき、応答波形を生成する第3手段と、を備える。
一実施形態に係る評価方法は、第1電極と、第2電極と、前記第1電極および前記第2電極により駆動される電気光学層と、を含む表示パネルの光学特性を評価するものであって、テスト波形を生成することと、駆動期間において、前記テスト波形からサンプリングした駆動電圧を前記第1電極に印加することと、前記駆動期間に続く休止期間において、前記第1電極への電圧印加を停止することと、前記駆動電圧により駆動される前記表示パネルが発する光に基づき、応答波形を生成することと、を含む。
図1は、一実施形態に係る評価装置の一例を示すブロック図である。 図2は、液晶表示装置の一例を示す図である。 図3は、上記液晶表示装置の概略的な断面図である。 図4は、上記液晶表示装置が備える液晶パネルに含まれる要素の一部を拡大して示す概略的な断面図である。 図5は、上記液晶パネルの構造に対応する等価回路を示す図である。 図6は、上記液晶パネルの透過光における輝度変化の一例を示すグラフである。 図7は、上記評価装置において生成されるテスト波形、入力波形および応答波形の一例を示す図である。 図8は、比較例に係る評価装置を示すブロック図である。 図9は、比較例に係る評価装置において生成されるテスト波形および応答波形の一例を示す図である。 図10は、比較例に係る評価装置と本実施形態に係る評価装置のそれぞれを用いてフリッカを評価した結果を示すグラフである。
いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
各実施形態においては、電気光学層の一例である液晶層を備える液晶パネルの評価装置および評価方法を開示する。ただし、各実施形態は、他種の電気光学層を備える表示パネルの評価装置および評価方法に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の電気光学層を備える表示パネルとしては、例えば、有機エレクトロルミネッセンス(EL)表示素子やLight Emitting Diode(LED)表示素子を有する自発光型の表示パネル、電気泳動素子を有する電子ペーパ型の表示パネル、Micro Electro Mechanical Systems(MEMS)を応用した表示パネル、あるいはエレクトロクロミズムを応用した表示パネルなどが挙げられる。
図1は、本実施形態に係る評価装置1の一例を示すブロック図である。評価装置1は、ファンクションジェネレータ2(第1装置または第1手段)と、サンプルアンドホールドアンプ3(第2装置または第2手段)と、フォトセンサ4(第3装置または第3手段)と、オシロスコープ5(第4装置または第4手段)と、データ処理装置6(第5装置または第5手段)とを備えている。評価装置1は、光学評価装置、評価システム、あるいは光学評価システムなどと言い換えることもできる。
評価装置1は、表示パネルの一例であるテストパネル7(テストセル)の光学特性を取得および評価する。本実施形態におけるテストパネル7は、液晶層を備えた液晶パネルである。
図1の例においては、テストパネル7の裏面に対向して、光源装置8(バックライト)が配置されている。光源装置8は、例えばテストパネル7の裏面の全体に略均一な光を照射する面光源である。
ファンクションジェネレータ2は、ユーザが指定する任意の電圧波形を生成する。本実施形態において、ファンクションジェネレータ2は、テスト波形WF1を生成し、このテスト波形WF1をサンプルアンドホールドアンプ3およびオシロスコープ5に出力する。ファンクションジェネレータ2は、任意波形発生装置と言い換えることもできる。
サンプルアンドホールドアンプ3は、ファンクションジェネレータ2が生成したテスト波形WF1からサンプリングした電圧を含む入力波形WF2を生成する。入力波形WF2は、テストパネル7に入力される。
テストパネル7は、入力波形WF2により駆動される。テストパネル7は、例えばノーマリブラック型であり、入力波形WF2に含まれる所定の電圧が印加された場合に光源装置8からの光を透過する。評価装置1による評価に際しては、例えばテストパネル7の表示面の全体が白表示(オン)とされてもよい。他の例として、テストパネル7の表示面に特定のテストパターンが表示されてもよい。
フォトセンサ4は、テストパネル7を透過する光を受光し、この光に基づく応答波形WF3を生成する。応答波形WF3は、例えばテストパネル7を透過する光の輝度変化を表す。応答波形WF3は、オシロスコープ5に入力される。フォトセンサ4としては、例えばテストパネル7を透過する光を光電変換するCCD(Charge Coupled Device)を含むものを用いることができる。
オシロスコープ5は、応答波形WF3をデジタルの波形データに変換する。この波形データは、例えばオシロスコープ5が備えるメモリ51に保存される。オシロスコープ5は、波形データに対してFFT(高速フーリエ変換)処理を施すことで得られる周波数分布データをメモリ51に保存してもよい。また、オシロスコープ5は、波形データを表示するためのディスプレイをさらに備えてもよい。
データ処理装置6は、例えばパーソナルコンピュータであり、プロセッサ61を備えている。このプロセッサ61がコンピュータプログラムを実行することにより、テストパネル7の光学特性を評価するための各種の機能が実現される。
例えばデータ処理装置6は、オシロスコープ5のメモリ51に保存された波形データを読み出し、入力波形WF2により駆動されるテストパネル7の光学特性に関する評価値を演算する。
続いて、評価装置1による評価対象の光学特性につき、図2乃至図6を用いて説明する。
図2は、液晶表示装置100(以下、表示装置100と呼ぶ)の一例を示す図である。図示したように第1方向X、第2方向Yおよび第3方向Zを定義する。これら方向X,Y,Zは、例えば互いに直交するが、90°以外の角度で交わってもよい。本実施形態においては、第3方向Zと平行に表示装置100を見ることを平面視と呼ぶ。
表示装置100は、液晶パネルPNLと、電子部品CTと、フレキシブル回路基板FPCとを備えている。液晶パネルPNLは、第1基板SUB1(アレイ基板)と、第1基板SUB1に対向する第2基板SUB2(対向基板)と、これら基板SUB1,SUB2の間に配置された液晶層LCとを備えている。
液晶パネルPNLは、画像を表示する表示領域DAと、表示領域DAの周囲の周辺領域SAとを有している。第1基板SUB1は、第2基板SUB2から突出した実装領域MAを有している。実装領域MAは、周辺領域SAに含まれる。
さらに、液晶パネルPNLは、複数の走査線Gと、複数の信号線Sと、第1走査ドライバGD1と、第2走査ドライバGD2とを備えている。複数の走査線Gは、表示領域DAにおいて第1方向Xに延びるとともに第2方向Yに並んでいる。複数の信号線Sは、表示領域DAにおいて第2方向Yに延びるとともに第1方向Xに並んでいる。複数の走査線Gの各々は、走査ドライバGD1,GD2のいずれかに接続されている。
隣り合う2本の走査線Gと隣り合う2本の信号線Sとで区画された領域に、副画素SPが形成されている。表示色の異なる複数の副画素SPにより、カラー画像表示の最小単位となる1つの画素PXが構成される。
副画素SPは、スイッチング素子SWと、スイッチング素子SWに接続された画素電極PE(第1電極)とを含む。スイッチング素子SWは、副画素SPに対応する走査線Gに走査信号が供給されたときに、当該副画素SPに対応する信号線Sの電圧を画素電極PEに印加する。画素電極PEは、共通電圧が印加された共通電極CE(第2電極)との間で電界を発生する。例えば、共通電極CEは、複数の副画素SPにわたって延びている。各副画素SPにおける電界が液晶層LCに作用することで、表示領域DAに画像が表示される。
電子部品CTおよびフレキシブル回路基板FPCは、実装領域MAに実装されている。表示領域DAに表示する映像を表す映像データは、フレキシブル回路基板FPCを介して電子部品CTに供給される。電子部品CTは、供給された映像データに応じた電圧(映像信号)を各信号線Sに供給する。電子部品CTは、表示装置100を制御するコントローラとして機能する。
図3は、表示領域DAにおける表示装置100の概略的な断面図である。第1基板SUB1は、第1絶縁基板110と、第1絶縁層111と、第2絶縁層112と、第3絶縁層113と、第4絶縁層114と、第5絶縁層115と、第1配向膜116と、走査線Gと、信号線Sと、画素電極PEと、共通電極CEと、スイッチング素子SWとを備えている。スイッチング素子SWは、半導体層SCと、中継電極REとを備えている。
第1絶縁層111は、第1絶縁基板110の上面を覆っている。半導体層SCは、第1絶縁層111の上に配置されている。第2絶縁層112は、半導体層SCおよび第1絶縁層111を覆っている。走査線Gは、第2絶縁層112の上に配置されている。第3絶縁層113は、走査線Gおよび第2絶縁層112を覆っている。信号線Sおよび中継電極REは、第3絶縁層113の上に配置されている。第4絶縁層114は、信号線S、中継電極REおよび第3絶縁層113を覆っている。
共通電極CEは、第4絶縁層114の上に配置されている。第5絶縁層115は、共通電極CEおよび第4絶縁層114を覆っている。画素電極PEは、第5絶縁層115の上に配置され、共通電極CEに対向している。第1配向膜116は、画素電極PEおよび第5絶縁層115を覆っている。
信号線Sは、各絶縁層112,113を貫通する第1コンタクトホールCH1を通じて半導体層SCに接触している。中継電極REは、各絶縁層112,113を貫通する第2コンタクトホールCH2を通じて半導体層SCに接触している。走査線Gは、コンタクトホールCH1,CH2の間で半導体層SCに対向している。画素電極PEは、第4絶縁層114および第5絶縁層115を貫通する第3コンタクトホールCH3を通じて中継電極REに接触している。
第2基板SUB2は、可撓性を有する第2絶縁基板120と、遮光層121と、カラーフィルタ122と、オーバーコート層123と、第2配向膜124とを備えている。遮光層121は、第2絶縁基板120の下面に配置されている。カラーフィルタ122は、第2絶縁基板120の下面および遮光層121を覆っている。オーバーコート層123は、カラーフィルタ122を覆っている。第2配向膜124は、オーバーコート層123を覆っている。第1配向膜116と第2配向膜124の間に、液晶層LCが配置されている。
各絶縁基板110,120としては、ガラス基板や樹脂基板を用いることができる。各絶縁層111〜113,115としては、例えばSiOのような酸化膜やSiNのような窒化膜を適宜に用いることができる。第4絶縁層114は、例えば有機材料で形成され、他の絶縁層111〜113,115よりも厚く、スイッチング素子SWなどに起因して生じる凹凸を平坦化する。画素電極PEおよび共通電極CEとしては、ITO(Indium Tin Oxide)などの透明導電材料を用いることができる。走査線G、信号線Sおよび中継電極REには、各種の金属の単層構造または積層構造を適用することができる。
なお、液晶パネルPNLの構造は、図3の例に限られない。例えば、共通電極CEは、画素電極PEよりも液晶層LCに近い層に配置されてもよいし、画素電極PEと同層に配置されてもよい。また、共通電極CEは、第2基板SUB2に配置されてもよい。
液晶パネルPNLは、第1偏光板PL1と、第2偏光板PL2とをさらに備えている。第1偏光板PL1は、第1接着層AD1により第1絶縁基板110に接着されている。第2偏光板PL2は、第2接着層AD2により第2絶縁基板120に接着されている。例えば、第1偏光板PL1と第2偏光板PL2の偏光軸は、互いに直交する。
図4は、液晶パネルPNLに含まれる要素の一部を拡大して示す概略的な断面図である。画素電極PEと共通電極CEに印加される電圧が異なる場合、これら電極の間には、例えばフリンジ状の電界EFが形成される。この電界EFは、例えば液晶層LC、第1配向膜116、第2配向膜124および第5絶縁層115を通る。
液晶パネルPNLが駆動されると、液晶層LC中の不純物イオンが主に第1配向膜116と液晶層LCの界面に吸着し、これらイオンによって電気二重層EDL1が形成される。電気二重層EDL1より薄いものの、第2配向膜124と液晶層LCの界面にも同様の電気二重層EDL2が形成される。
電気二重層EDL1,EDL2は、イオンで形成されているために低抵抗である。液晶層LCにおいては、不純物が減少したことにより、比抵抗が高くなる。また、第1配向膜116および第2配向膜124においては、例えば第1基板SUB1側に配置されるバックライトからの光を受けて電荷が発生する。この電荷が第1配向膜116および第2配向膜124内を移動することにより、これら配向膜が低抵抗化される。
図5は、図4に示した液晶パネルPNLの構造に対応する等価回路を示す図である。この等価回路は、電源の電圧Vsを供給する電源、スイッチング素子SW、画素電極PEと共通電極CEの間の保持容量Cs、第2配向膜124に関する容量C1、電気二重層EDL2に関する容量C2、液晶層LCに関する容量C3、電気二重層EDL1に関する容量C4、第1配向膜116に関する容量C5、および第5絶縁層115に関する容量C6を含む。
さらに、等価回路は、容量Csと並列の抵抗Rs、容量C1と並列の抵抗R1、容量C2と並列の抵抗R2、容量C3と並列の抵抗R3、容量C4と並列の抵抗R4、容量C5と並列の抵抗R5、および容量C6と並列の抵抗R6を含む。
図6は、駆動される液晶パネルPNLの透過光における輝度変化の一例を示すグラフである。このグラフにおいて、横軸は時間であり、縦軸は輝度である。1フレームの画像を表示するフレーム期間Fは、駆動期間TAと、休止期間TBとを含む。図6の例においては、駆動期間TAが休止期間TBよりも短い。一例として、駆動期間TAは、休止期間TBの半分である。フレーム期間Fが繰り返されることにより、駆動期間TAと休止期間TBが交互に到来する。
駆動期間TAにおいてスイッチング素子SWがオンされると、電源の電圧Vs(信号線Sに供給される電圧)により、保持容量Csおよび各容量C1〜C6に電荷が蓄えられる。
休止期間TBにおいてスイッチング素子SWがオフされると、各容量C1〜C6から放電が始まり、保持容量Csから各容量C1〜C6に電荷が供給される。このとき、第2配向膜124、電気二重層EDL2、液晶層LC、電気二重層EDL1、第1配向膜116および第5絶縁層115に供給される電荷は一定である。したがって、各層のインピーダンスにより液晶層LCに加わる電圧が変化し、図6に示すように休止期間TBにおいては輝度が徐々に低下する。
このような液晶パネルPNLの各要素の材料に起因したリークにより、フリッカが発生する。フリッカは、図6に示す輝度変化量Dが大きいほどユーザに視認されやすい。また、フレーム期間Fが長いほど、言い換えれば駆動周波数が低いほど、フリッカがユーザに視認されやすい。
例えば、駆動電力を低減するために、液晶パネルPNLの駆動周波数を30Hz以下程度に低下させることがある。このような低周波駆動においては、休止期間が相対的に長くなるために輝度変化量Dが増大し、かつ周波数の観点からもユーザがフリッカを視認しやすいために、フリッカが表示品位に与える影響が顕著となる。
続いて、図1および図7を参照し、上記のようなフリッカを評価する場合を例に評価装置1の具体的な動作を説明する。評価対象とするテストパネル7は、液晶パネルPNLと同様の構造を有してもよい。また、テストパネル7は、スイッチング素子SWを有さずに、信号線Sが画素電極PEに直接接続された構造を有してもよい。この場合には、スイッチング素子SWに起因したリークにより発生し得るフリッカの影響を排除して、各配向膜116,124や液晶層LC等の材料に起因したリークによるフリッカを精度良く評価できる。
図7は、ファンクションジェネレータ2が生成するテスト波形WF1、サンプルアンドホールドアンプ3が生成する入力波形WF2、およびフォトセンサ4が出力する応答波形WF3(輝度変化)の一例を示す図である。
テスト波形WF1は、基準電圧Vrと、基準電圧Vrよりも大きい正極性の第1電圧V1と、基準電圧Vrよりも小さい負極性の第2電圧V2とを含む矩形波である。より具体的には、テスト波形WF1においては、基準電圧Vr、第1電圧V1、基準電圧Vr、第2電圧V2が順に繰り返されている。
基準電圧Vrは、例えばテストパネル7の共通電極CEに印加される共通電圧と等しい。また、第1電圧V1と基準電圧Vrの差は、基準電圧Vrと第2電圧V2の差と等しい。
サンプルアンドホールドアンプ3は、テスト波形WF1の変化をトリガとして、テストパネル7の画素電極PEに電圧を印加する駆動期間Taと、画素電極PEに電圧を印加しない休止期間Tbとを切り替える。
例えば、サンプルアンドホールドアンプ3は、図7に示す位置P1aのように、テスト波形WF1が基準電圧Vrから第1電圧V1に向けて変化したことに応じて、休止期間Tbを駆動期間Taに切り替えてもよい。同様に、サンプルアンドホールドアンプ3は、図7に示す位置P1bのように、テスト波形WF1が基準電圧Vrから第2電圧V2に向けて変化したことに応じて、休止期間Tbを駆動期間Taに切り替えてもよい。
さらに、サンプルアンドホールドアンプ3は、図7に示す位置P2aのように、テスト波形WF1が第1電圧V1から基準電圧Vrに向けて変化したことに応じて、駆動期間Taを休止期間Tbに切り替えてもよい。同様に、サンプルアンドホールドアンプ3は、図7に示す位置P2bのように、テスト波形WF1が第2電圧V2から基準電圧Vrに向けて変化したことに応じて、駆動期間Taを休止期間Tbに切り替えてもよい。
位置P1aを経て到来した駆動期間Ta(第1駆動期間)において、サンプルアンドホールドアンプ3は、第1電圧V1をサンプリングする。したがって、この駆動期間Taの入力波形WF2は第1電圧V1となり、この第1電圧V1が駆動電圧としてテストパネル7の画素電極PEに印加される。また、位置P1bを経て到来した駆動期間Ta(第2駆動期間)において、サンプルアンドホールドアンプ3は、第2電圧V2をサンプリングする。したがって、この駆動期間Taの入力波形WF2は第2電圧V2となり、この第2電圧V2が駆動電圧としてテストパネル7の画素電極PEに印加される。
駆動期間Taは、図5の等価回路において、電源の電圧Vsが第1電圧V1または第2電圧V2であり、かつスイッチング素子SWがオンされた状態に相当する。一方、休止期間Tbは、当該等価回路において、スイッチング素子SWがオフされた状態に相当する。
駆動期間Taにおいては、図5の等価回路における保持容量Csおよび各容量C1〜C6に電荷が蓄積される。これにより、テストパネル7を透過する光の輝度が強まるので、応答波形WF3が上昇する。
一方、休止期間Tbにおいては、図5の等価回路における保持容量Csおよび各容量C1〜C6の放電に伴いテストパネル7を透過する光の輝度が弱まるので、応答波形WF3が徐々に低下する。
このように、評価装置1を用いれば、図6に示した駆動期間TAおよび休止期間TBと同様の駆動期間Taおよび休止期間Tbを有する駆動方式を実現し、当該駆動方式に対応する応答波形WF3を得ることができる。この応答波形WF3は、上述の通りオシロスコープ5においてデジタルの波形データに変換され、この波形データがメモリ51に保存される。
図7の例においては、駆動期間Taが休止期間Tbよりも短い。これら駆動期間Taおよび休止期間Tbは、ファンクションジェネレータ2によりテスト波形WF1を調整することで、テストパネル7の評価対象とすべき駆動方式に合わせて適宜に変更できる。上述の低周波駆動を評価対象とする場合には、例えば駆動期間Taと休止期間Tbを合せた1フレームが繰り返される周波数を30Hz以下程度に定めてもよい。
データ処理装置6は、メモリ51に保存された波形データに基づいて、輝度変化に関する指標を演算してもよい。この指標としては、例えばフリッカの強さを表すフリッカ値が挙げられる。例えばフリッカ値は、1フレーム分の輝度変化における最大値と最小値の差分を表すものでもよいし、JEITA(Japan Electronics and Information Technology Industries Association)にて定められた方法で算出されるものでもよい。
ここで、本実施形態に係る評価装置1との比較例につき、図8および図9を参照して説明する。
図8は、比較例に係る評価装置200の構成を示すブロック図である。この評価装置200は、評価装置1と同じくファンクションジェネレータ2と、フォトセンサ4と、オシロスコープ5と、データ処理装置6とを備えている。ただし、評価装置200は、サンプルアンドホールドアンプ3を備えていない。テストパネル7の画素電極PEには、ファンクションジェネレータ2が生成するテスト波形WF1が印加される。
図9は、評価装置200において、ファンクションジェネレータ2が生成するテスト波形WF1およびフォトセンサ4が出力する応答波形WF3(輝度変化)の一例を示す図である。この図の例において、テスト波形WF1は、第1電圧V1と、第2電圧V2とが一定の周期で繰り返す矩形波である。
応答波形WF3が示す輝度は、テスト波形WF1において第1電圧V1と第2電圧V2が切り替わるときに低下し、その後は徐々に上昇する。すなわち、この比較例に係るテスト波形WF1を用いた評価においては、テストパネル7の外部から画素電極PEに電圧が印加される駆動期間Taが連続的に繰り返される。
なお、仮に評価装置200で用いるテスト波形WF1が図7の例のように基準電圧Vrを含むものであっても、テスト波形WF1が基準電圧Vrである期間には画素電極PEに当該基準電圧Vrが印加される。したがって、画素電極PEに対する電圧印加が停止される休止期間を再現することができない。
このように、評価装置200においては休止期間が再現できないため、図6に示したように駆動期間TAと休止期間TBが交互に繰り返される駆動方式で液晶パネルを駆動する場合の光学特性を正確に評価することが困難である。
図10は、比較例に係る評価装置200、本実施形態に係る評価装置1のそれぞれを用いてフリッカを評価した結果を示すグラフである。この評価は、第1配向膜116および第2配向膜124の材料として配向膜材料Aを用いたテストパネル7と、第1配向膜116および第2配向膜124の材料として配向膜材料Bを用いたテストパネル7とのそれぞれに対して行った。なお、液晶層LCの材料などの他の条件は、双方のテストパネル7とも同じである。フリッカ値は、JEITAに定められた方法で算出した。
グラフ(a1)は、配向膜材料Aを用いたテストパネル7に対して、評価装置200により演算したフリッカ値である。グラフ(a2)は、配向膜材料Bを用いたテストパネル7に対して、評価装置200により演算したフリッカ値である。グラフ(a2)のフリッカ値は、グラフ(a1)のフリッカ値を1.0とした場合の相対値である。
グラフ(b1)は、配向膜材料Aを用いたテストパネル7に対して、評価装置1により演算したフリッカ値である。グラフ(b2)は、配向膜材料Bを用いたテストパネル7に対して、評価装置1により演算したフリッカ値である。グラフ(b2)のフリッカ値は、グラフ(b1)のフリッカ値を1.0とした場合の相対値である。
グラフ(a2)のフリッカ値は、グラフ(a1)のフリッカ値よりも0.16低下している。一方、グラフ(b2)のフリッカ値は、グラフ(b1)のフリッカ値よりも0.20低下している。
この評価結果から、同じテストパネル7を対象とした評価であっても、休止期間を再現していない評価装置200を用いる場合と、休止期間を再現した評価装置1を用いる場合とでは、結果に大きな差が生じることが分かる。当然ながら、評価装置1を用いる方が実際の駆動方式に近い評価が可能なため、評価装置1により算出されるフリッカ値は評価装置200により算出されるフリッカ値よりも正確である。
このように、本実施形態に係る評価装置1によれば、テストパネル7の光学特性を正確に評価することができる。これにより、例えば液晶パネルの開発に際して当該パネル内の各層を構成する材料を適切に選定することが可能となり、結果として表示品位に優れた表示装置を製造することができる。
また、サンプルアンドホールドアンプ3は、ファンクションジェネレータ2により生成されるテスト波形WF1の変化に基づき、駆動期間と休止期間を切り替える。このような構成においては、サンプルアンドホールドアンプ3に対して駆動期間と休止期間を切り替えるトリガを別途に与える必要がないので、評価装置1の構築が容易となる。
なお、本実施形態においては、評価装置1により評価する光学特性がフリッカである場合を主に説明した。しかしながら、評価装置1は、フリッカだけに限られず、テストパネル7の透過率などの他種の光学特性を評価するために用いられてもよい。この場合において、データ処理装置6は、透過率などのフリッカ値以外の指標を演算してもよい。
また、評価装置1により実行される一連の評価方法、すなわちテスト波形WF1を生成すること、駆動期間においてテスト波形WF1からサンプリングした駆動電圧を画素電極(第1電極)に印加すること、休止期間においてテストパネル7の画素電極への電圧印加を停止すること、テストパネル7が発する光に基づき応答波形を生成することを含む評価方法は、評価装置1以外の構成により実現されてもよい。
以上、本発明の実施形態として説明した評価装置および評価方法を基にして、当業者が適宜設計変更して実施し得る全ての評価装置および評価方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
1…評価装置、2…ファンクションジェネレータ、3…サンプルアンドホールドアンプ、4…フォトセンサ、5…オシロスコープ、6…データ処理装置、7…テストパネル、8…光源装置、51…メモリ、61…プロセッサ、WF1…テスト波形、WF2…入力波形、WF3…応答波形。

Claims (9)

  1. 第1電極と、第2電極と、前記第1電極および前記第2電極により駆動される電気光学層と、を含む表示パネルの評価装置であって、
    テスト波形を生成する第1手段と、
    駆動期間において前記テスト波形からサンプリングした駆動電圧を前記第1電極に印加し、前記駆動期間に続く休止期間において前記第1電極への電圧印加を停止する第2手段と、
    前記駆動電圧により駆動される前記表示パネルが発する光に基づき、応答波形を生成する第3手段と、
    を備える評価装置。
  2. 前記第2手段は、前記テスト波形の変化に基づき、前記駆動期間と前記休止期間を切り替える、
    請求項1に記載の評価装置。
  3. 前記テスト波形は、基準電圧と、前記基準電圧と異なる第1電圧と、を含み、
    前記第2手段は、前記テスト波形が前記基準電圧から前記第1電圧に向けて変化したことに応じて前記駆動期間を開始し、前記第1電圧を前記駆動電圧として前記第1電極に印加する、
    請求項2に記載の評価装置。
  4. 前記第2手段は、前記テスト波形が前記第1電圧から前記基準電圧に向けて変化したことに応じて前記休止期間を開始する、
    請求項3に記載の評価装置。
  5. 前記テスト波形は、基準電圧と、前記基準電圧よりも大きい第1電圧と、前記基準電圧よりも小さい第2電圧と、を含み、前記第1電圧、前記基準電圧、前記第2電圧が順に繰り返され、
    前記駆動期間は、前記第1電圧を前記第1電極に印加する第1駆動期間と、前記第2電圧を前記第1電極に印加する第2駆動期間と、を含み、
    前記第2手段は、
    前記テスト波形が前記基準電圧から前記第1電圧に向けて変化したことに応じて前記第1駆動期間を開始し、
    前記テスト波形が前記第1電圧から前記基準電圧に向けて変化したことに応じて前記休止期間を開始し、
    前記テスト波形が前記基準電圧から前記第2電圧に向けて変化したことに応じて前記第2駆動期間を開始し、
    前記テスト波形が前記第2電圧から前記基準電圧に向けて変化したことに応じて再び前記休止期間を開始する、
    請求項2に記載の評価装置。
  6. 前記応答波形を保存する第4手段と、
    前記第4手段により保存された前記応答波形に基づき、前記駆動期間と前記休止期間が繰り返されることにより生じる前記表示パネルの輝度変化に関する指標を演算する第5手段と、
    をさらに備える請求項1乃至5のうちいずれか1項に記載の評価装置。
  7. 第1電極と、第2電極と、前記第1電極および前記第2電極により駆動される電気光学層と、を含む表示パネルの光学特性を評価する評価方法であって、
    テスト波形を生成することと、
    駆動期間において、前記テスト波形からサンプリングした駆動電圧を前記第1電極に印加することと、
    前記駆動期間に続く休止期間において、前記第1電極への電圧印加を停止することと、
    前記駆動電圧により駆動される前記表示パネルが発する光に基づき、応答波形を生成することと、
    を含む評価方法。
  8. 前記テスト波形の変化に基づき、前記駆動期間と前記休止期間を切り替える、
    請求項7に記載の評価方法。
  9. 前記応答波形を保存することと、
    保存された前記応答波形に基づき、前記駆動期間と前記休止期間が繰り返されることにより生じる前記表示パネルの輝度変化に関する指標を演算することと、
    をさらに含む請求項7又は8に記載の評価方法。
JP2019101549A 2019-05-30 2019-05-30 表示パネルの評価装置および評価方法 Pending JP2020193953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019101549A JP2020193953A (ja) 2019-05-30 2019-05-30 表示パネルの評価装置および評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019101549A JP2020193953A (ja) 2019-05-30 2019-05-30 表示パネルの評価装置および評価方法

Publications (1)

Publication Number Publication Date
JP2020193953A true JP2020193953A (ja) 2020-12-03

Family

ID=73547826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019101549A Pending JP2020193953A (ja) 2019-05-30 2019-05-30 表示パネルの評価装置および評価方法

Country Status (1)

Country Link
JP (1) JP2020193953A (ja)

Similar Documents

Publication Publication Date Title
US10452221B2 (en) Liquid crystal display device
US10109241B2 (en) Light valve panel and liquid crystal display using the same
JP5797897B2 (ja) タッチスクリーンパネル一体型液晶表示装置
KR101322015B1 (ko) 액정표시장치
US9798407B2 (en) High-sensitivity in-cell touch display device
KR102287833B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US20110102692A1 (en) Display device including compensation capacitors with different capacitance values
KR20160087467A (ko) 터치 스크린 패널 구동방법
JP2015075723A (ja) 液晶表示装置
EP3737990B1 (en) Display apparatus, assembly for adaptively modulating display contrast of display apparatus, and method of adaptively modulating display contrast of display apparatus
CN102768423A (zh) 显示装置
JP2016164619A (ja) 表示装置及びセンサ付表示装置
KR20110074667A (ko) 폴리머 네트워크 액정 구동 장치 및 구동 방법과 폴리머 네트워크 액정 패널
KR20140040651A (ko) 액정 표시 장치 및 그 구동 방법
KR20130005657A (ko) 액정표시장치와 그 공통전압 조정 방법
US9472149B2 (en) Display apparatus
US20160035322A1 (en) Liquid crystal display device and driving method thereof
JP2020193953A (ja) 表示パネルの評価装置および評価方法
US20190094605A1 (en) Display control method and display device
TWI418882B (zh) 可切換共同電壓之液晶顯示器
CN108873414A (zh) 液晶面板的损伤补偿方法及装置
JP4326242B2 (ja) 液晶表示装置
JP2015031877A (ja) 液晶表示装置
JP2014191109A (ja) 液晶表示装置及び電子機器
JP2018031855A (ja) 表示ドライバ及び液晶表示装置