JP2020190765A - 転送装置、情報処理装置、および、データ転送方法 - Google Patents
転送装置、情報処理装置、および、データ転送方法 Download PDFInfo
- Publication number
- JP2020190765A JP2020190765A JP2019094031A JP2019094031A JP2020190765A JP 2020190765 A JP2020190765 A JP 2020190765A JP 2019094031 A JP2019094031 A JP 2019094031A JP 2019094031 A JP2019094031 A JP 2019094031A JP 2020190765 A JP2020190765 A JP 2020190765A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- memory
- data
- processing device
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 218
- 238000000034 method Methods 0.000 title claims description 25
- 230000010365 information processing Effects 0.000 title claims description 12
- 230000015654 memory Effects 0.000 claims abstract description 184
- 230000005540 biological transmission Effects 0.000 claims abstract description 77
- 230000008569 process Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 145
- 238000004891 communication Methods 0.000 abstract description 22
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 abstract 1
- 230000006870 function Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/28—DMA
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
Description
§1 適用例
図1は、本実施形態に係る転送装置230の適用場面の一例を模式的に例示する図である。転送装置230は、一例として、メインユニット100のプロセッサである第1処理装置110と、メインユニット100の新しい機能を外付けした拡張ユニット200(情報処理装置)のプロセッサである第2処理装置210との間のデータ転送を実現するものとして、拡張ユニット200に設けられる。
[ハードウェア構成]
図1は、本実施形態に係るメインユニット100および拡張ユニット200のハードウェア構成の一例を模式的に例示する図である。
図1の例では、メインユニット100は、第1処理装置110、および、メインユニットメモリ120(第1メモリ、第2メモリ)を備える。メインユニット100は、他にも、入力装置、出力装置、および、ROM(Read Only Memory)等の不揮発性の記憶装置などを備えていてもよい。
図1の例では、拡張ユニット200は、第2処理装置210、拡張ユニットメモリ220(第2メモリ、第1メモリ)、および、転送装置230を備える。
図1は、本実施形態に係る第1処理装置110、第2処理装置210および転送装置230の機能構成の一例を模式的に例示する図である。
第1処理装置110は、不図示の不揮発性記憶装置に記憶されたメインユニット100の制御プログラムをメインユニットメモリ120に展開する。そして、第1処理装置110は、メインユニットメモリ120に展開された制御プログラムを解釈および実行して、各構成要素を制御する。これによって、図1に示される通り、本実施形態に係る第1処理装置110は、マシン制御部111、割込制御部112、タスク制御部113、デバイスドライバ114、および、PCIeインタフェース115を備える。
下流の工程で処理されるデータを取得する。例えば、取得されたデータは、拡張ユニット200によって処理されてもよい。
第2処理装置210は、不図示の不揮発性記憶装置に記憶された拡張ユニット200の制御プログラムを拡張ユニットメモリ220に展開する。そして、第2処理装置210は、拡張ユニットメモリ220に展開された制御プログラムを解釈および実行して、各構成要素を制御する。これによって、図1に示される通り、本実施形態に係る第2処理装置210は、割込制御部212、タスク実行部213(アプリケーション実行部)、デバイスドライバ214、および、PCIeインタフェース215を備える。
転送装置230は、メインユニットメモリ120または拡張ユニットメモリ220に展開されたディスクリプタにしたがって、メインユニット100と拡張ユニット200との間のデータ転送を、第1処理装置110および第2処理装置210とは独立して直接制御する。そのための構成要素として、転送装置230は、第1PCIeインタフェース231、第2PCIeインタフェース232、DMAC233、下り受信ディスクリプタコントローラ234、下り送信ディスクリプタコントローラ235、上り受信ディスクリプタコントローラ236、上り送信ディスクリプタコントローラ237、および、割込発生部238を備える。
次に、図2および図3を用いて、メインユニット100および拡張ユニット200の動作例を説明する。
図2は、メインユニット100から拡張ユニット200への下り転送の処理手順の一例を例示するフローチャートである。なお、以下で説明する処理手順は一例に過ぎず、各処理は可能な限り変更されてよい。また、以下で説明する処理手順について、実施の形態に応じて、適宜、ステップの省略、置換、及び追加が可能である。
図3は、拡張ユニット200からメインユニット100への上り転送の処理手順の一例を例示するフローチャートである。なお、以下で説明する処理手順は一例に過ぎず、各処理は可能な限り変更されてよい。また、以下で説明する処理手順について、実施の形態に応じて、適宜、ステップの省略、置換、及び追加が可能である。
以上のように、本実施形態では、第1処理装置110と第2処理装置210とがPCIeで接続されている場合であっても、アプリケーションなどの上位層において、第1処理装置110と第2処理装置210とがソケット通信にてデータの送受信を行うことができる。
以上、本発明の実施の形態を詳細に説明してきたが、前述までの説明はあらゆる点において本発明の例示に過ぎない。本発明の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。例えば、以下のような変更が可能である。なお、以下では、上記実施形態と同様の構成要素に関しては同様の符号を用い、上記実施形態と同様の点については、適宜説明を省略した。以下の変形例は適宜組み合わせ可能である。
図4は、メインユニット100と拡張ユニット200との他の接続例を示す図である。図4に示すとおり、1台のメインユニット100に対して、複数の他のアプリケーションをそれぞれ実行する複数の拡張ユニット200を接続することができる。
転送装置230の制御ブロック(特に、第1PCIeインタフェース231、第2PCIeインタフェース232、DMAC233、下り受信ディスクリプタコントローラ234、下り送信ディスクリプタコントローラ235、上り受信ディスクリプタコントローラ236、上り送信ディスクリプタコントローラ237、および、割込発生部238)は、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、ソフトウェアによって実現してもよい。
Claims (7)
- 第1デバイスおよび第2デバイスとPCIeで通信を行う転送装置であって、
前記第1デバイスの第1メモリから前記第2デバイスの第2メモリへのデータ転送を制御するダイレクトメモリアクセスコントローラと、
前記第1メモリにおける転送対象データが格納されている第1メモリアドレスに関する情報を、前記第1デバイスから取得する第1の送信ディスクリプタコントローラと、
前記第2メモリにおける前記転送対象データを格納すべき第2メモリアドレスに関する情報を、前記第2デバイスから取得する第1の受信ディスクリプタコントローラとを備える、転送装置。 - 前記転送対象データの転送が完了すると、前記第1デバイスまたは前記第2デバイスに対して割り込みを発生させ、転送完了を通知する割込発生部を備える、請求項1に記載の転送装置。
- 前記第2メモリにおける転送対象データが格納されている第3メモリアドレスに関する情報を、前記第2デバイスから取得する第2の送信ディスクリプタコントローラと、
前記第1メモリにおける前記転送対象データを格納すべき第4メモリアドレスに関する情報を、前記第1デバイスから取得する第2の受信ディスクリプタコントローラとを備え、
前記ダイレクトメモリアクセスコントローラは、前記第2デバイスの前記第2メモリから、前記第1デバイスの前記第1メモリへのデータ転送を制御する、請求項1または2に記載の転送装置。 - 請求項1から3のいずれか1項に記載の転送装置と、前記第2デバイスと、前記第2メモリとを備える情報処理装置であって、
前記第2デバイスは、
前記転送対象データを処理するアプリケーション実行部と、
前記アプリケーション実行部からソケットAPIを介して前記転送対象データを転送する指示を受け付け、前記転送対象データが格納されている前記第2メモリのメモリアドレスを指定する送信ディスクリプタを、前記情報として生成するデバイスドライバとを有する、情報処理装置。 - 前記第2デバイスの前記デバイスドライバは、前記送信ディスクリプタを前記第2メモリに格納し、
前記転送装置の前記ダイレクトメモリアクセスコントローラは、前記送信ディスクリプタコントローラが前記第2メモリから取得した前記送信ディスクリプタに基づいて、前記第2メモリにおける前記転送対象データが格納されている場所を特定する、請求項4に記載の情報処理装置。 - 前記転送装置の前記ダイレクトメモリアクセスコントローラは、前記送信ディスクリプタコントローラが前記デバイスドライバから取得した前記送信ディスクリプタに基づいて、前記第2メモリにおける前記転送対象データが格納されている場所を特定する、請求項4に記載の情報処理装置。
- データの転送元である第1デバイスおよび当該データの転送先である第2デバイスとPCIeで通信を行う転送装置が実行するデータ転送方法であって、
前記転送装置の送信ディスクリプタコントローラが、前記第1デバイスの第1メモリにおける、転送対象データが格納されている第1メモリアドレスに関する第1情報を、前記第1デバイスから取得するステップと、
前記転送装置の受信ディスクリプタコントローラが、前記第2デバイスの第2メモリにおける、前記転送対象データを格納すべき第2メモリアドレスに関する第2情報を、前記第2デバイスから取得するステップと、
前記転送装置のダイレクトメモリアクセスコントローラが、前記第1メモリから前記第2メモリへのデータを転送するステップとを含む、データ転送方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019094031A JP7326863B2 (ja) | 2019-05-17 | 2019-05-17 | 転送装置、情報処理装置、および、データ転送方法 |
EP20809808.7A EP3971724A4 (en) | 2019-05-17 | 2020-03-03 | Transfer device, information processing device, and data transfer method |
PCT/JP2020/008813 WO2020235174A1 (ja) | 2019-05-17 | 2020-03-03 | 転送装置、情報処理装置、および、データ転送方法 |
CN202080029540.6A CN113711195A (zh) | 2019-05-17 | 2020-03-03 | 传输装置、信息处理装置以及数据传输方法 |
US17/605,227 US11625348B2 (en) | 2019-05-17 | 2020-03-03 | Transfer device, information processing device, and data transfer method |
JP2023120263A JP2023126702A (ja) | 2019-05-17 | 2023-07-24 | 情報処理装置、および、データ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019094031A JP7326863B2 (ja) | 2019-05-17 | 2019-05-17 | 転送装置、情報処理装置、および、データ転送方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023120263A Division JP2023126702A (ja) | 2019-05-17 | 2023-07-24 | 情報処理装置、および、データ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020190765A true JP2020190765A (ja) | 2020-11-26 |
JP7326863B2 JP7326863B2 (ja) | 2023-08-16 |
Family
ID=73453925
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019094031A Active JP7326863B2 (ja) | 2019-05-17 | 2019-05-17 | 転送装置、情報処理装置、および、データ転送方法 |
JP2023120263A Pending JP2023126702A (ja) | 2019-05-17 | 2023-07-24 | 情報処理装置、および、データ転送方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023120263A Pending JP2023126702A (ja) | 2019-05-17 | 2023-07-24 | 情報処理装置、および、データ転送方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11625348B2 (ja) |
EP (1) | EP3971724A4 (ja) |
JP (2) | JP7326863B2 (ja) |
CN (1) | CN113711195A (ja) |
WO (1) | WO2020235174A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116501670A (zh) * | 2022-01-18 | 2023-07-28 | 联发科技(新加坡)私人有限公司 | 传感装置的中断处理方法及其集成电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06274436A (ja) * | 1993-03-22 | 1994-09-30 | N T T Data Tsushin Kk | データ転送方式 |
US20120166699A1 (en) * | 2010-12-22 | 2012-06-28 | Panakaj Kumar | Method and apparatus to provide a high availability solid state drive |
JP2013065079A (ja) * | 2011-09-15 | 2013-04-11 | Ricoh Co Ltd | 中継装置および通信システム |
JP2016224560A (ja) * | 2015-05-27 | 2016-12-28 | キヤノン株式会社 | マルチチップシステム、及びその制御方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997000480A1 (en) * | 1995-06-15 | 1997-01-03 | Intel Corporation | Architecture for an i/o processor that integrates a pci to pci bridge |
KR100606163B1 (ko) * | 2004-07-10 | 2006-08-01 | 삼성전자주식회사 | 디렉트 메모리 엑세스 장치, 디렉트 메모리 엑세스 장치를통한 데이터를 송수신하는 시스템 및 방법 |
KR100958685B1 (ko) * | 2005-04-01 | 2010-05-20 | 후지쯔 가부시끼가이샤 | Dma 컨트롤러, 노드, 데이터 전송 제어 방법 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 |
JP4724494B2 (ja) * | 2005-08-26 | 2011-07-13 | キヤノン株式会社 | Pciブリッジ及pciブリッジを搭載するシステム |
CN102681952B (zh) * | 2012-05-12 | 2015-02-18 | 北京忆恒创源科技有限公司 | 将数据写入存储设备的方法与存储设备 |
JP5998884B2 (ja) | 2012-11-30 | 2016-09-28 | 富士通株式会社 | ストレージ装置、およびモジュール間データ転送方法 |
ES2687609T3 (es) * | 2013-05-02 | 2018-10-26 | Huawei Technologies Co., Ltd. | Sistema informático, método para acceder a un terminal de interconexión de componentes periféricos exprés y equipo |
JP6176058B2 (ja) * | 2013-10-29 | 2017-08-09 | 株式会社ソシオネクスト | ダイレクトメモリアクセス制御装置、その制御方法、及び情報処理システム |
CN105988953B (zh) * | 2015-02-12 | 2019-03-12 | 深圳市中兴微电子技术有限公司 | 一种直接内存存取dma控制器及数据传输的方法 |
-
2019
- 2019-05-17 JP JP2019094031A patent/JP7326863B2/ja active Active
-
2020
- 2020-03-03 CN CN202080029540.6A patent/CN113711195A/zh active Pending
- 2020-03-03 EP EP20809808.7A patent/EP3971724A4/en active Pending
- 2020-03-03 US US17/605,227 patent/US11625348B2/en active Active
- 2020-03-03 WO PCT/JP2020/008813 patent/WO2020235174A1/ja active Application Filing
-
2023
- 2023-07-24 JP JP2023120263A patent/JP2023126702A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06274436A (ja) * | 1993-03-22 | 1994-09-30 | N T T Data Tsushin Kk | データ転送方式 |
US20120166699A1 (en) * | 2010-12-22 | 2012-06-28 | Panakaj Kumar | Method and apparatus to provide a high availability solid state drive |
JP2013065079A (ja) * | 2011-09-15 | 2013-04-11 | Ricoh Co Ltd | 中継装置および通信システム |
JP2016224560A (ja) * | 2015-05-27 | 2016-12-28 | キヤノン株式会社 | マルチチップシステム、及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20220179813A1 (en) | 2022-06-09 |
US11625348B2 (en) | 2023-04-11 |
EP3971724A4 (en) | 2023-06-28 |
EP3971724A1 (en) | 2022-03-23 |
JP7326863B2 (ja) | 2023-08-16 |
WO2020235174A1 (ja) | 2020-11-26 |
JP2023126702A (ja) | 2023-09-07 |
CN113711195A (zh) | 2021-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7984218B2 (en) | Processor, electronic apparatus, interruption control method and interruption control program | |
KR102145795B1 (ko) | 복수의 워커 노드가 분산된 환경에서 데이터 스트림을 분석하고 처리하는 방법 및 장치, 그리고 태스크를 관리하는 방법 및 장치 | |
US11341087B2 (en) | Single-chip multi-processor communication | |
WO2017032112A1 (zh) | 一种与无中央处理器单板通讯的方法及通讯设备 | |
Deschambault et al. | Efficient implementation of the MQTT protocol for embedded systems | |
US20070067151A1 (en) | Memory access to virtual target device | |
CN109839890B (zh) | 控制装置、控制方法以及计算机可读存储介质 | |
JP2023126702A (ja) | 情報処理装置、および、データ転送方法 | |
JP2007221364A (ja) | コントローラ、制御システム及び制御装置の拡張方法 | |
US20140089533A1 (en) | Allocation of flow control credits for high performance devices | |
US10757177B1 (en) | Data locality-aware MapReduce using IoT devices | |
EP4290378A1 (en) | Electronic device and method for processing sensor data of electronic device | |
KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 | |
US11360926B2 (en) | Configuration management device, configuration management system, configuration management method, and non-transitory computer readable storage medium | |
US11528348B2 (en) | Communication system, communication device, communication method, and program for reliably receiving periodic data | |
JP2016197446A (ja) | デバイスプロキシ装置及びそれを含む計算機システム | |
WO2023248551A1 (ja) | 制御システム、中継装置および通信方法 | |
WO2024014048A1 (ja) | 制御システム、制御装置および通信方法 | |
JP2015049600A (ja) | 周辺機器制御装置、周辺機器制御方法および周辺機器制御プログラム | |
WO2024014047A1 (ja) | 制御システム、制御装置および通信方法 | |
JP2021064166A (ja) | メモリ制御装置、および制御方法 | |
KR20220076198A (ko) | 디지털 트윈 기반 함수 처리 장치 및 방법 | |
CN116954877A (zh) | 一种分布式资源共享方法及相关装置 | |
JP2013050911A (ja) | 通信装置、通信方法、及びプログラム | |
JP2009069939A (ja) | マルチcpuシステム移行方法及びcpuシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7326863 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |