JP2020188105A - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
JP2020188105A
JP2020188105A JP2019091195A JP2019091195A JP2020188105A JP 2020188105 A JP2020188105 A JP 2020188105A JP 2019091195 A JP2019091195 A JP 2019091195A JP 2019091195 A JP2019091195 A JP 2019091195A JP 2020188105 A JP2020188105 A JP 2020188105A
Authority
JP
Japan
Prior art keywords
protective film
semiconductor substrate
semiconductor device
semiconductor
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019091195A
Other languages
Japanese (ja)
Inventor
智弘 宮崎
Toshihiro Miyazaki
智弘 宮崎
淳二 田中
Junji Tanaka
淳二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019091195A priority Critical patent/JP2020188105A/en
Publication of JP2020188105A publication Critical patent/JP2020188105A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To suppress peeling and deformation in a surface structure of a semiconductor device.SOLUTION: A semiconductor module includes a semiconductor device and a sealing body 14 that seals the semiconductor device. The semiconductor device includes a semiconductor substrate 12a, a protective film 30 provided in a frame shape along the outer peripheral edge of the semiconductor substrate 12a, and a metal film 32 provided between the semiconductor substrate 12a and the protective film 30. On the surface of the protective film 30, a plurality of grooves 30a and 30b extending toward the semiconductor substrate 12a are provided outside the metal film 32, and at the positions of the respective grooves 30a and 30b, the thickness of the protective film 30 is thinner than the thickness of the metal film 32. The sealing body 14 is made of a material having a coefficient of linear expansion lower than that of the material constituting the protective film 30, and penetrates into the grooves 30a and 30b of the respective protective film 30.SELECTED DRAWING: Figure 3

Description

本明細書が開示する技術は、半導体モジュールに関する。 The techniques disclosed herein relate to semiconductor modules.

特許文献１に、半導体装置が開示されている。この半導体装置では、半導体基板上に、複数の金属膜やそれを覆う保護膜といった表面構造が設けられている。複数の金属膜には、例えば主電極や信号配線が含まれており、それらは互いに隣接して設けられている。 Patent Document 1 discloses a semiconductor device. In this semiconductor device, a surface structure such as a plurality of metal films and a protective film covering the metal films is provided on the semiconductor substrate. The plurality of metal films include, for example, a main electrode and a signal wiring, which are provided adjacent to each other.

特開２０１７−１５２６５５号公報JP-A-2017-152655

半導体装置は、半導体モジュールに組み込まれ、封止体の内部に封止される。半導体モジュールでは、温度に応じて各々の構成要素に熱変形が生じる。このとき、半導体基板と表面構造との間には、大きなせん断応力が生じ易く、電極及び信号配線といった金属膜には、弾性域を超える大きな変形（即ち、塑性変形）が生じ得る。このような変形が繰り返されると、半導体基板と表面構造との間で剥離が生じたり、複数の金属膜の間で短絡又は絶縁不良が生じたりするおそれがある。このような問題は、ヤング率が比較的に高い炭化シリコン（ＳｉＣ）の半導体装置において顕著であり、その対策が求められている。 The semiconductor device is incorporated in the semiconductor module and sealed inside the encapsulant. In a semiconductor module, each component undergoes thermal deformation depending on the temperature. At this time, a large shear stress is likely to occur between the semiconductor substrate and the surface structure, and a large deformation (that is, plastic deformation) exceeding the elastic region may occur in the metal film such as the electrode and the signal wiring. If such deformation is repeated, peeling may occur between the semiconductor substrate and the surface structure, and a short circuit or poor insulation may occur between the plurality of metal films. Such a problem is remarkable in a silicon carbide (SiC) semiconductor device having a relatively high Young's modulus, and countermeasures are required.

本明細書が開示する半導体モジュールは、半導体装置と、半導体装置を封止する封止体とを備える。半導体装置は、半導体基板と、半導体基板と、半導体基板の表面上に半導体基板の外周縁に沿って枠状に設けられた保護膜と、半導体基板と保護膜との間に設けられた金属膜とを有する。保護膜の表面には、半導体基板に向けて延びる溝が、金属膜よりも外側に設けられており、その溝の位置では、保護膜の厚みが金属膜の厚みよりも薄くなっている。封止体は、保護膜を構成する材料よりも、線膨張係数の低い材料で構成されており、保護膜の溝に入り込んでいる。 The semiconductor module disclosed in the present specification includes a semiconductor device and a sealant for sealing the semiconductor device. The semiconductor device includes a semiconductor substrate, a semiconductor substrate, a protective film provided on the surface of the semiconductor substrate in a frame shape along the outer peripheral edge of the semiconductor substrate, and a metal film provided between the semiconductor substrate and the protective film. And have. On the surface of the protective film, a groove extending toward the semiconductor substrate is provided outside the metal film, and at the position of the groove, the thickness of the protective film is thinner than the thickness of the metal film. The encapsulant is made of a material having a coefficient of linear expansion lower than that of the material constituting the protective film, and penetrates into the groove of the protective film.

通常、保護膜を構成する材料（例えばポリイミド樹脂）は、半導体基板を構成する材料（例えば炭化シリコン）よりも線膨張係数が大きい。そのため、半導体モジュールに温度変動が生じたときに、半導体基板と保護膜との間に大きなせん断応力が生じることで、それらの間に位置する金属膜に変形が生じてしまう。この点に関して、上記した半導体モジュールでは、半導体装置を封止する封止体が、保護膜に設けられた溝へ入り込んでいる。通常、封止体を構成する材料は、シリカといった添加物を含有しており、保護膜を構成する材料よりも低い線膨張係数を有する。従って、封止体に生じる熱変形は、保護膜に生じる熱変形よりも小さく、保護膜に深く形成された溝へ入り込んだ封止体によって、保護膜の熱変形が有意に抑制される。これにより、半導体基板と保護膜との間で問題となる熱変形の差が低減されて、それらの間の剥離や金属膜の変形がといった不具合が抑制される。 Usually, the material constituting the protective film (for example, polyimide resin) has a larger coefficient of linear expansion than the material constituting the semiconductor substrate (for example, silicon carbide). Therefore, when the temperature of the semiconductor module fluctuates, a large shear stress is generated between the semiconductor substrate and the protective film, and the metal film located between them is deformed. In this regard, in the above-mentioned semiconductor module, the sealant that seals the semiconductor device is inserted into the groove provided in the protective film. Usually, the material constituting the encapsulant contains an additive such as silica and has a lower coefficient of linear expansion than the material constituting the protective film. Therefore, the thermal deformation that occurs in the sealing body is smaller than the thermal deformation that occurs in the protective film, and the thermal deformation of the protective film is significantly suppressed by the sealing body that penetrates into the groove deeply formed in the protective film. As a result, the problematic difference in thermal deformation between the semiconductor substrate and the protective film is reduced, and problems such as peeling and deformation of the metal film between them are suppressed.

実施例の半導体モジュール１０の外観を示す平面図。The plan view which shows the appearance of the semiconductor module 10 of an Example. 図１中のＩＩ−ＩＩ線における断面図。FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 図２中のＩＩＩ部の拡大図。Enlarged view of Part III in FIG. 半導体装置１２の平面図。Top view of the semiconductor device 12.

図１−図４を参照して、実施例の半導体モジュール１０について説明する。本実施例の半導体モジュール１０は、例えば電気自動車の電力制御装置に採用され、コンバータやインバータといった電力変換回路の一部を構成することができる。なお、本明細書における電気自動車は、車輪を駆動するモータを有する自動車を広く意味し、例えば、外部の電力によって充電される電気自動車、モータに加えてエンジンを有するハイブリッド車、及び燃料電池を電源とする燃料電池車等を含む。 The semiconductor module 10 of the embodiment will be described with reference to FIGS. 1 to 4. The semiconductor module 10 of this embodiment is adopted in, for example, a power control device for an electric vehicle, and can form a part of a power conversion circuit such as a converter or an inverter. The electric vehicle in the present specification broadly means an electric vehicle having a motor for driving wheels, and for example, an electric vehicle charged by an external electric power, a hybrid vehicle having an engine in addition to the motor, and a fuel cell as a power source. Includes fuel cell vehicles, etc.

図１、図２に示すように、半導体モジュール１０は、半導体装置１２と、半導体装置１２を封止する封止体１４とを備える。封止体１４は、絶縁性の材料で構成されている。特に限定されないが、本実施例における封止体１４は、例えばエポキシ樹脂といった封止用材料で構成されており、その中にはシリカといった添加物が含有されている。封止体１４は、概して板形状を有しており、上面１４ａ、下面１４ｂ、第１端面１４ｃ、第２端面１４ｄ、第１側面１４ｅ及び第２側面１４ｆを有する。 As shown in FIGS. 1 and 2, the semiconductor module 10 includes a semiconductor device 12 and a sealant 14 that seals the semiconductor device 12. The sealant 14 is made of an insulating material. Although not particularly limited, the sealing body 14 in this embodiment is made of a sealing material such as an epoxy resin, and an additive such as silica is contained therein. The sealing body 14 generally has a plate shape, and has an upper surface 14a, a lower surface 14b, a first end surface 14c, a second end surface 14d, a first side surface 14e, and a second side surface 14f.

半導体装置１２は、パワー半導体装置であって、半導体基板１２ａと上面電極１２ｂと下面電極１２ｃとを有する。上面電極１２ｂは、半導体基板１２ａの上面に位置しており、下面電極１２ｃは、半導体基板１２ａの下面に位置している。上面電極１２ｂと下面電極１２ｃは、半導体基板１２ａを介して互いに電気的に接続される。特に限定されないが、本実施例における半導体装置１２は、スイッチング素子であり、上面電極１２ｂと下面電極１２ｃとの間を、選択的に導通及び遮断することができる。半導体基板１２ａの種類については特に限定されない。半導体基板１２ａは、例えばシリコン基板、炭化シリコン基板又は窒化物半導体基板であってもよい。上面電極１２ｂ及び下面電極１２ｃについては、例えばアルミニウム、ニッケル又は金といった、一又は複数種類の金属を用いて構成されることができる。 The semiconductor device 12 is a power semiconductor device and has a semiconductor substrate 12a, a top electrode 12b, and a bottom electrode 12c. The upper surface electrode 12b is located on the upper surface of the semiconductor substrate 12a, and the lower surface electrode 12c is located on the lower surface of the semiconductor substrate 12a. The upper surface electrode 12b and the lower surface electrode 12c are electrically connected to each other via the semiconductor substrate 12a. Although not particularly limited, the semiconductor device 12 in this embodiment is a switching element, and can selectively conduct and cut off between the upper surface electrode 12b and the lower surface electrode 12c. The type of the semiconductor substrate 12a is not particularly limited. The semiconductor substrate 12a may be, for example, a silicon substrate, a silicon carbide substrate, or a nitride semiconductor substrate. The upper surface electrode 12b and the lower surface electrode 12c can be configured by using one or more kinds of metals such as aluminum, nickel or gold.

一例ではあるが、本実施例における半導体装置１２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、その半導体基板１２ａには炭化シリコン（ＳｉＣ）の基板が採用されている。上面電極１２ｂは、半導体基板１２ａ内に構成されたＭＯＳＦＥＴ構造のソースに接続されており、下面電極１２ｃは、ＭＯＳＦＥＴ構造のドレインに接続されている。なお、半導体装置１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＲＣ（Reverse Conducting）−ＩＧＢＴであってもよい。この場合、上面電極１２ｂは、半導体基板１２ａ内に構成されるＩＧＢＴのエミッタに接続され、下面電極１２ｃは、ＩＧＢＴ構造のコレクタに接続される。半導体装置１２の種類や具体的な構造については、ここで例示したものに限られず、様々に変更することができる。 As an example, the semiconductor device 12 in this embodiment is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), and a silicon carbide (SiC) substrate is used for the semiconductor substrate 12a. The upper surface electrode 12b is connected to the source of the MOSFET structure configured in the semiconductor substrate 12a, and the lower surface electrode 12c is connected to the drain of the MOSFET structure. The semiconductor device 12 may be an IGBT (Insulated Gate Bipolar Transistor) or an RC (Reverse Conducting) -IGBT. In this case, the upper surface electrode 12b is connected to the emitter of the IGBT configured in the semiconductor substrate 12a, and the lower surface electrode 12c is connected to the collector of the IGBT structure. The type and specific structure of the semiconductor device 12 are not limited to those illustrated here, and can be changed in various ways.

半導体モジュール１０は、第１導体板１６と第２導体板１８とをさらに備える。第１導体板１６と第２導体板１８は、例えば金属といった導体で構成されている。第１導体板１６と第２導体板１８は、封止体１４によって保持されており、半導体装置１２を挟んで互いに対向している。第１導体板１６の上面１６ａは、封止体１４の内部に位置しており、半導体装置１２の下面電極１２ｃにはんだ層１３を介して接合されている。第１導体板１６の下面１６ｂは、封止体１４の下面１４ｂに露出している。これにより、第１導体板１６は、半導体装置１２と電気的に接続された回路の一部を構成するとともに、半導体装置１２の熱を外部へ放出する放熱板としても機能する。 The semiconductor module 10 further includes a first conductor plate 16 and a second conductor plate 18. The first conductor plate 16 and the second conductor plate 18 are made of a conductor such as metal. The first conductor plate 16 and the second conductor plate 18 are held by the sealing body 14 and face each other with the semiconductor device 12 interposed therebetween. The upper surface 16a of the first conductor plate 16 is located inside the sealing body 14, and is bonded to the lower surface electrode 12c of the semiconductor device 12 via the solder layer 13. The lower surface 16b of the first conductor plate 16 is exposed on the lower surface 14b of the sealing body 14. As a result, the first conductor plate 16 constitutes a part of the circuit electrically connected to the semiconductor device 12, and also functions as a heat radiating plate that releases the heat of the semiconductor device 12 to the outside.

第２導体板１８の下面１８ｂは、封止体１４の内部に位置しており、導体スペーサ２０を介して、半導体装置１２の上面電極１２ｂに接続されている。なお、第２導体板１８の下面１８ｂは、はんだ層１７を介して導体スペーサ２０に接合されており、導体スペーサ２０は、はんだ層１５を介して半導体装置１２の上面電極１２ｂに接合されている。第２導体板１８の上面１８ａは、封止体１４の上面１４ａに露出している。第１導体板１６と同様に、第２導体板１８は、半導体装置１２と電気的に接続された回路の一部を構成するとともに、半導体装置１２の熱を外部へ放出する放熱板としても機能する。 The lower surface 18b of the second conductor plate 18 is located inside the sealing body 14 and is connected to the upper surface electrode 12b of the semiconductor device 12 via the conductor spacer 20. The lower surface 18b of the second conductor plate 18 is bonded to the conductor spacer 20 via the solder layer 17, and the conductor spacer 20 is bonded to the upper surface electrode 12b of the semiconductor device 12 via the solder layer 15. .. The upper surface 18a of the second conductor plate 18 is exposed on the upper surface 14a of the sealing body 14. Similar to the first conductor plate 16, the second conductor plate 18 constitutes a part of a circuit electrically connected to the semiconductor device 12, and also functions as a heat radiating plate that releases heat of the semiconductor device 12 to the outside. To do.

半導体モジュール１０は、第１電力端子２２と、第２電力端子２４と、複数の信号端子２６とを備える。第１電力端子２２及び第２電力端子２４は、封止体１４の第１端面１４ｃから突出している。第１電力端子２２は、封止体１４の内部において第１導体板１６と電気的に接続されており、第２電力端子２４は、封止体１４の内部において第２導体板１８と電気的に接続されている。これにより、第１電力端子２２と第２電力端子２４との間は、半導体装置１２を介して電気的に接続されている。複数の信号端子２６は、封止体１４の第２端面１４ｄから突出している。各々の信号端子２６は、例えばワイヤボンディングによって、半導体装置１２の信号パッド１２ｄ（図４参照）と電気的に接続されている。 The semiconductor module 10 includes a first power terminal 22, a second power terminal 24, and a plurality of signal terminals 26. The first power terminal 22 and the second power terminal 24 project from the first end surface 14c of the sealing body 14. The first power terminal 22 is electrically connected to the first conductor plate 16 inside the sealing body 14, and the second power terminal 24 is electrically connected to the second conductor plate 18 inside the sealing body 14. It is connected to the. As a result, the first power terminal 22 and the second power terminal 24 are electrically connected via the semiconductor device 12. The plurality of signal terminals 26 project from the second end surface 14d of the sealing body 14. Each signal terminal 26 is electrically connected to the signal pad 12d (see FIG. 4) of the semiconductor device 12 by wire bonding, for example.

次に、図３、図４を参照して、半導体装置１２の細部について説明する。図３、図４に示すように、半導体装置１２は、半導体基板１２ａ上に設けられた保護膜３０と、半導体基板１２ａと保護膜３０との間に設けられた複数の金属膜３２とを備える。保護膜３０は、絶縁体で構成されており、一例ではあるが、本実施例にはポリイミド樹脂が採用されている。保護膜３０は、半導体基板１２ａの外周縁に沿って、枠状に設けられており、上面電極１２ｂを露出させる開口３０ｗを画定している。 Next, details of the semiconductor device 12 will be described with reference to FIGS. 3 and 4. As shown in FIGS. 3 and 4, the semiconductor device 12 includes a protective film 30 provided on the semiconductor substrate 12a and a plurality of metal films 32 provided between the semiconductor substrate 12a and the protective film 30. .. The protective film 30 is made of an insulator, and although it is an example, a polyimide resin is used in this embodiment. The protective film 30 is provided in a frame shape along the outer peripheral edge of the semiconductor substrate 12a, and defines an opening 30w that exposes the upper surface electrode 12b.

複数の金属膜３２には、前述の上面電極１２ｂの他、ゲート配線１２ｇなどが含まれる。ゲート配線１２ｇは、外部から入力されるゲート信号の伝送線であり、半導体基板１２ａに設けられたＭＯＳＦＥＴ構造のゲートに接続されている。ゲート配線１２ｇは、上面電極１２ｂの周縁に沿って設けられており、平面視において上面電極１２ｂを取り囲んでいる。各々の金属膜３２は、少なくとも部分的に、半導体基板１２ａと保護膜３０との間に位置している。これらの金属膜３２は、アルミニウムで構成されている。但し、金属膜３２を構成する材料は、アルミニウムに限定されない。金属膜３２は、アルミニウムに代えて、又は加えて、その他の金属で構成されてもよい。また、半導体基板１２ａと金属膜３２との間には、絶縁膜（例えば、酸化シリコン膜）が形成されており、金属膜３２（上面電極１２ｂを除く）は、半導体基板１２ａから電気的に絶縁されている。 The plurality of metal films 32 include a gate wiring 12g and the like in addition to the above-mentioned upper surface electrode 12b. The gate wiring 12g is a transmission line for a gate signal input from the outside, and is connected to a gate having a MOSFET structure provided on the semiconductor substrate 12a. The gate wiring 12g is provided along the peripheral edge of the upper surface electrode 12b and surrounds the upper surface electrode 12b in a plan view. Each metal film 32 is located, at least in part, between the semiconductor substrate 12a and the protective film 30. These metal films 32 are made of aluminum. However, the material constituting the metal film 32 is not limited to aluminum. The metal film 32 may be made of other metals instead of or in addition to aluminum. An insulating film (for example, a silicon oxide film) is formed between the semiconductor substrate 12a and the metal film 32, and the metal film 32 (excluding the top electrode 12b) is electrically insulated from the semiconductor substrate 12a. Has been done.

保護膜３０の表面には、複数の溝３０ａ、３０ｂが設けられている。複数の溝３０ａ、３０ｂには、第１の溝３０ａ及び第２の溝３０ｂが含まれる。第１の溝３０ａは、上面電極１２ｂの外側（半導体基板１２ａの周縁側）に位置しており、半導体基板１２ａの周縁に沿って延びている。なお、第１の溝３０ａは、ゲート配線１２ｇよりは内側（半導体基板１２ａの中央側）に位置しており、上面電極１２ｂとゲート配線１２ｇとの間に位置している。第２の溝３０ｂは、ゲート配線１２ｇの外側に位置しており、半導体基板１２ａの周縁に沿って延びている。複数の溝３０ａ、３０ｂの各々は、半導体基板１２ａに向けて深く延びており、半導体基板１２ａと平行な方向に関して、上面電極１２ｂやゲート配線１２ｇといった金属膜３２と隣り合っている。言い換えると、各々の溝３０ａ、３０ｂの位置では、保護膜３０の厚み（例えば、Ｔ１）が、金属膜３２の厚み（例えばＴ２）よりも薄くなっている。そして、保護膜３０の各々の溝３０ａ、３０ｂには、封止体１４が入り込んでいる。なお、図示省略するが、保護膜３０と封止体１４との間には、プライマ層（例えば樹脂材料による下地層）が存在してもよい。 A plurality of grooves 30a and 30b are provided on the surface of the protective film 30. The plurality of grooves 30a and 30b include a first groove 30a and a second groove 30b. The first groove 30a is located on the outside of the upper surface electrode 12b (peripheral side of the semiconductor substrate 12a) and extends along the peripheral edge of the semiconductor substrate 12a. The first groove 30a is located inside the gate wiring 12g (center side of the semiconductor substrate 12a), and is located between the top electrode 12b and the gate wiring 12g. The second groove 30b is located outside the gate wiring 12g and extends along the peripheral edge of the semiconductor substrate 12a. Each of the plurality of grooves 30a and 30b extends deeply toward the semiconductor substrate 12a and is adjacent to the metal film 32 such as the top electrode 12b and the gate wiring 12g in a direction parallel to the semiconductor substrate 12a. In other words, at the positions of the grooves 30a and 30b, the thickness of the protective film 30 (for example, T1) is thinner than the thickness of the metal film 32 (for example, T2). The sealing body 14 is inserted into the grooves 30a and 30b of the protective film 30. Although not shown, a primer layer (for example, a base layer made of a resin material) may exist between the protective film 30 and the sealing body 14.

以上のように、本実施例の半導体装置１２では、半導体基板１２ａと保護膜３０との間に、いくつかの金属膜３２が設けられている。保護膜３０を構成する材料（ここでは、ポリイミド樹脂）は、半導体基板１２ａを構成する材料（ここでは、炭化シリコン）よりも線膨張係数が大きい。そのため、半導体モジュール１０に温度変動が生じたときに、半導体基板１２ａと保護膜３０には、程度が互いに異なる熱変形が生じる。その結果、半導体基板１２ａと保護膜３０との間に大きなせん断応力が生ることがあり、それらの間で剥離が生じたり、それらの間に位置する金属膜３２に変形が生じたりするおそれがある。 As described above, in the semiconductor device 12 of this embodiment, some metal films 32 are provided between the semiconductor substrate 12a and the protective film 30. The material constituting the protective film 30 (here, polyimide resin) has a larger coefficient of linear expansion than the material constituting the semiconductor substrate 12a (here, silicon carbide). Therefore, when the temperature of the semiconductor module 10 fluctuates, the semiconductor substrate 12a and the protective film 30 undergo thermal deformations of different degrees. As a result, a large shear stress may be generated between the semiconductor substrate 12a and the protective film 30, and there is a risk that peeling may occur between them or the metal film 32 located between them may be deformed. is there.

上記の問題に関して、本実施例の半導体モジュール１０では、半導体装置１２を封止する封止体１４が、保護膜３０に設けられた溝３０ａ、３０ｂへ入り込んでいる。封止体１４を構成する材料は、シリカといった添加物を含有しており、保護膜３０を構成する材料よりも低い線膨張係数を有する。また、封止体１４を構成する材料は、保護膜３０を構成する材料よりも高いヤング率を有する。一例ではあるが、本実施例の場合、封止体１４を構成する材料は、その線膨張係数が略１４×１０−６／Ｋであり、そのヤング率は略１２ＧＰａである。一方、保護膜３０を構成する材料は、その線膨張係数が略３５×１０−６／Ｋであり、そのヤング率は３．５ＧＰａである。従って、封止体１４に生じる熱変形は、保護膜３０に生じる熱変形よりも小さく、保護膜３０に深く形成された溝３０ａ、３０ｂへ入り込んだ封止体１４によって、保護膜３０の熱変形が有意に抑制される。これにより、半導体基板１２ａと保護膜３０との間で問題となる熱変形の差が低減されて、それらの間の剥離や金属膜３２の変形がといった不具合が抑制される。 Regarding the above problem, in the semiconductor module 10 of this embodiment, the sealing body 14 for sealing the semiconductor device 12 has entered the grooves 30a and 30b provided in the protective film 30. The material constituting the sealing body 14 contains an additive such as silica, and has a lower coefficient of linear expansion than the material constituting the protective film 30. Further, the material constituting the sealing body 14 has a higher Young's modulus than the material constituting the protective film 30. As an example, in the case of this embodiment, the material constituting the sealing body 14 has a coefficient of linear expansion of about 14 × 10 -6 / K and a Young's modulus of about 12 GPa. On the other hand, the material constituting the protective film 30 has a linear expansion coefficient of about 35 × 10 -6 / K and a Young's modulus of 3.5 GPa. Therefore, the thermal deformation that occurs in the sealing body 14 is smaller than the thermal deformation that occurs in the protective film 30, and the thermal deformation of the protective film 30 is caused by the sealing body 14 that has entered the grooves 30a and 30b deeply formed in the protective film 30. Is significantly suppressed. As a result, the problematic difference in thermal deformation between the semiconductor substrate 12a and the protective film 30 is reduced, and problems such as peeling and deformation of the metal film 32 between them are suppressed.

一例ではあるが、本実施例の場合、封止体１４を構成する材料は、添加物としてシリカを含有するエポキシ樹脂であり、その線膨張係数は略１４×１０−６／Ｋであって、ヤング率は略１２ＧＰａである。一方、保護膜３０を構成する材料は、ポリイミド樹脂であって、その線膨張係数は略３５×１０−６／Ｋであり、そのヤング率は３．５ＧＰａである。 As an example, in the case of this embodiment, the material constituting the encapsulant 14 is an epoxy resin containing silica as an additive, and its coefficient of linear expansion is approximately 14 × 10-6 / K. Young's modulus is approximately 12 GPa. On the other hand, the material constituting the protective film 30 is a polyimide resin, the coefficient of linear expansion thereof is approximately 35 × 10 −6 / K, and the Young's modulus is 3.5 GPa.

ここで、保護膜３０に形成される溝３０ａ、３０ｂの位置や数、及び、それぞれの断面形状については、ここで説明したものに限定されない。保護膜３０には、少なくとも一つの溝３０ａ、３０ｂが設けられていればよく、その溝３０ａ、３０ｂは、少なくとも一つの金属膜３２に対して外側に位置していればよい。但し、二つの金属膜３２（例えば、上面電極１２ｂとゲート配線１２ｇ）が隣り合っている場合、それら二つの金属膜３２の間に介在するように（即ち、第１の溝３０ａのように）、保護膜３０へ溝を形成するとよい。このような構成によると、それら二つの金属膜３２が塑性変形によって短絡するという事象（アルミスライドとも称される）を、効果的に抑制することができる。 Here, the positions and numbers of the grooves 30a and 30b formed in the protective film 30 and the cross-sectional shapes of the respective grooves 30a and 30b are not limited to those described here. The protective film 30 may be provided with at least one grooves 30a and 30b, and the grooves 30a and 30b may be located outside the at least one metal film 32. However, when two metal films 32 (for example, the upper surface electrode 12b and the gate wiring 12g) are adjacent to each other, they are interposed between the two metal films 32 (that is, like the first groove 30a). , It is preferable to form a groove in the protective film 30. According to such a configuration, the phenomenon that the two metal films 32 are short-circuited due to plastic deformation (also referred to as an aluminum slide) can be effectively suppressed.

図４に示すように、保護膜３０には、一又は複数の第３の溝３０ｃがさらに設けられてもよい。第３の溝３０ｃは、第１の溝３０ａ及び／又は第２の溝３０ｂから、保護膜３０の周縁まで延びている。第３の溝３０ｃは、半導体モジュール１０の製造工程において、例えばプライマといった液剤を、第１の溝３０ａ及び／又は第２の溝３０ｂから排出するために設けられている。この観点において、保護膜３０には、第３の溝３０ｃを複数設けるとよく、特に、枠状に延びる保護膜３０の角部には、第３の溝３０ｃを少なくとも一つ設けるとよい。 As shown in FIG. 4, the protective film 30 may be further provided with one or more third grooves 30c. The third groove 30c extends from the first groove 30a and / or the second groove 30b to the peripheral edge of the protective film 30. The third groove 30c is provided in the manufacturing process of the semiconductor module 10 to discharge a liquid agent such as a primer from the first groove 30a and / or the second groove 30b. From this viewpoint, the protective film 30 may be provided with a plurality of third grooves 30c, and in particular, at least one third groove 30c may be provided at the corners of the protective film 30 extending in a frame shape.

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the techniques disclosed in the present specification have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. The techniques illustrated in this specification or drawings can achieve a plurality of objectives at the same time, and achieving one of the objectives itself has technical usefulness.

１０：半導体モジュール
１２：半導体装置
１４：封止体
１６：第１導体板
１８：第２導体板
２２：第１電力端子
２４：第２電力端子
２６：信号端子
３０：保護膜
３０ａ、３０ｂ：保護膜の溝
３２：金属膜 10: Semiconductor module 12: Semiconductor device 14: Encapsulant 16: First conductor plate 18: Second conductor plate 22: First power terminal 24: Second power terminal 26: Signal terminal 30: Protective film 30a, 30b: Protection Membrane groove 32: Metal film

Claims (1)

半導体装置と、
前記半導体装置を封止する封止体と、
を備え、
前記半導体装置は、
半導体基板と、
前記半導体基板の外周縁に沿って枠状に設けられた保護膜と、
前記半導体基板と前記保護膜との間に設けられた金属膜と、
を有し、
前記保護膜の表面には、前記半導体基板に向けて延びる溝が、前記金属膜よりも外側に設けられており、前記溝の位置では、前記保護膜の厚みが前記金属膜の厚みよりも薄く、
前記封止体は、前記保護膜を構成する材料よりも線膨張係数の低い材料で構成されているとともに、前記保護膜の前記溝に入り込んでいる、
半導体モジュール。 Semiconductor devices and
A sealant that seals the semiconductor device and
With
The semiconductor device is
With a semiconductor substrate
A protective film provided in a frame shape along the outer peripheral edge of the semiconductor substrate, and
A metal film provided between the semiconductor substrate and the protective film,
Have,
On the surface of the protective film, a groove extending toward the semiconductor substrate is provided outside the metal film, and at the position of the groove, the thickness of the protective film is thinner than the thickness of the metal film. ,
The encapsulant is made of a material having a coefficient of linear expansion lower than that of the material constituting the protective film, and has entered the groove of the protective film.
Semiconductor module.
JP2019091195A 2019-05-14 2019-05-14 Semiconductor module Pending JP2020188105A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019091195A JP2020188105A (en) 2019-05-14 2019-05-14 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019091195A JP2020188105A (en) 2019-05-14 2019-05-14 Semiconductor module

Publications (1)

Publication Number Publication Date
JP2020188105A true JP2020188105A (en) 2020-11-19

Family

ID=73221051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019091195A Pending JP2020188105A (en) 2019-05-14 2019-05-14 Semiconductor module

Country Status (1)

Country Link
JP (1) JP2020188105A (en)

Similar Documents

Publication Publication Date Title
JP6093455B2 (en) Semiconductor module
JP7124474B2 (en) semiconductor equipment
US10658261B2 (en) Semiconductor device
WO2013065462A1 (en) Semiconductor device and manufacturing method therefor
US11749620B2 (en) Semiconductor module
US10566295B2 (en) Semiconductor device
JP2020188105A (en) Semiconductor module
JP7120150B2 (en) semiconductor module
WO2021095146A1 (en) Semiconductor device
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP7139799B2 (en) semiconductor equipment
JP7155748B2 (en) semiconductor equipment
JP2020188162A (en) Semiconductor device
JP7400267B2 (en) semiconductor equipment
JP7293978B2 (en) semiconductor equipment
US11276627B2 (en) Semiconductor device
US20240014106A1 (en) Semiconductor device
US20220278006A1 (en) Semiconductor device
JP2021005693A (en) Semiconductor device
JP7287181B2 (en) semiconductor equipment
KR102484544B1 (en) Current power module package with dual side cooling without spacer with wire bonding
WO2013065647A1 (en) Semiconductor device
JP2021027241A (en) Semiconductor device
JP2021093499A (en) Semiconductor device
JP2021111719A (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720