JP2020188081A - Multilayer ceramic electronic component - Google Patents

Multilayer ceramic electronic component Download PDF

Info

Publication number
JP2020188081A
JP2020188081A JP2019090395A JP2019090395A JP2020188081A JP 2020188081 A JP2020188081 A JP 2020188081A JP 2019090395 A JP2019090395 A JP 2019090395A JP 2019090395 A JP2019090395 A JP 2019090395A JP 2020188081 A JP2020188081 A JP 2020188081A
Authority
JP
Japan
Prior art keywords
layer
electrode
laminated body
main surface
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019090395A
Other languages
Japanese (ja)
Inventor
哲史 福田
Tetsufumi Fukuda
哲史 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019090395A priority Critical patent/JP2020188081A/en
Publication of JP2020188081A publication Critical patent/JP2020188081A/en
Pending legal-status Critical Current

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

To provide a multilayer ceramic electronic component that can prevent short-circuit failure and migration from occurring while preventing peeling from occurring on a boundary surface between an internal electrode layer and a ceramic layer.SOLUTION: A multilayer ceramic capacitor 10 according to the present invention includes a rectangular parallelepiped multilayered body 12. First and second external electrodes 24a and 24b are provided on both end surfaces of the multilayered body. A metal layer 30 is arranged on first and second main surfaces and first and second side surfaces of the multilayered body so as to circle around the multilayered body 12. Furthermore, a protective layer 32 is arranged on the first and second main surfaces and the first and second side surfaces of the multilayered body 12 located between the first and second external electrodes 24a and 24b so as to cover the metal layer 30.SELECTED DRAWING: Figure 1

Description

この発明は、積層セラミック電子部品に関する。 The present invention relates to laminated ceramic electronic components.

一般に、積層セラミック電子部品は、内部電極層とセラミック層とが交互に積層された積層体と、積層体の外表面に設けられた外部電極とを備えており、たとえば、積層セラミックコンデンサの場合であれば、セラミック層がセラミック誘電体材料によって構成されている(たとえば、特許文献1を参照)。 Generally, a laminated ceramic electronic component includes a laminated body in which internal electrode layers and ceramic layers are alternately laminated, and an external electrode provided on the outer surface of the laminated body. For example, in the case of a laminated ceramic capacitor. If so, the ceramic layer is made of a ceramic dielectric material (see, for example, Patent Document 1).

ここで、セラミック誘電体材料と内部電極層の金属とは、内部電極層とセラミック誘電体材料との材質が全く異なるため接着し難いことや、内部電極層とセラミック層との熱膨張係数が大きく異なるため、温度変化において内部電極層とセラミック層との収縮量の差により歪みが大きくなる。そのため、内部電極層とセラミック層との界面でハガレなどの問題が生じることが一般的に知られている。 Here, the ceramic dielectric material and the metal of the internal electrode layer are difficult to adhere to each other because the materials of the internal electrode layer and the ceramic dielectric material are completely different, and the thermal expansion coefficient between the internal electrode layer and the ceramic layer is large. Since they are different, the strain becomes large due to the difference in the amount of shrinkage between the internal electrode layer and the ceramic layer due to the temperature change. Therefore, it is generally known that problems such as peeling occur at the interface between the internal electrode layer and the ceramic layer.

上記課題に対して、積層体の4つの側面を周回するように外部電極が形成される場合、外部電極ペーストが乾燥、焼付けされる際に熱収縮するため、積層体を締め付けることで、上記の課題を緩和する効果を発揮する。
したがって、上記効果をより大きくするために、例えば、積層体の4つの側面に形成される第1の外部電極と第2の外部電極との距離をできるだけ小さくして、外部電極を形成する面積を大きくすることが考えられる。
In response to the above problems, when the external electrodes are formed so as to go around the four sides of the laminated body, the external electrode paste is heat-shrinked when it is dried and baked. It has the effect of alleviating problems.
Therefore, in order to further increase the above effect, for example, the distance between the first external electrode and the second external electrode formed on the four side surfaces of the laminated body is made as small as possible to increase the area where the external electrode is formed. It is possible to increase it.

特開平8−306580号公報Japanese Unexamined Patent Publication No. 8-306580

しかしながら、このように積層体の4つの側面に形成される第1の外部電極と第2の外部電極との間の距離をできるだけ小さくして、外部電極の形成する面積を大きくすることで、積層体の締め付け効果は増大するものの、第1の外部電極と第2の外部電極との距離が近くなることで、ショート不良やマイグレーションなどの課題が生じることが懸念される。 However, by making the distance between the first external electrode and the second external electrode formed on the four side surfaces of the laminated body as small as possible and increasing the area formed by the external electrodes, the lamination is performed. Although the tightening effect of the body is increased, there is a concern that problems such as short circuit failure and migration may occur when the distance between the first external electrode and the second external electrode becomes short.

それゆえに、この発明の主たる目的は、内部電極層とセラミック層との界面でハガレなどが生ずることを抑制しつつ、ショート不良やマイグレーションなどが生ずることも抑制しうる積層セラミック電子部品を提供することである。 Therefore, a main object of the present invention is to provide a laminated ceramic electronic component capable of suppressing the occurrence of short-circuit defects and migration while suppressing the occurrence of peeling and the like at the interface between the internal electrode layer and the ceramic layer. Is.

この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層と、セラミック層上に積層された複数の内部電極層とを含み、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、第1の端面上、ならびに第1の主面の一部、第2の主面の一部、第1の側面の一部、および第2の側面の一部に配置される第1の外部電極と、第2の端面上、ならびに第1の主面の一部、第2の主面の一部、第1の側面の一部、および第2の側面の一部に配置される第2の外部電極と、を備え、積層体の第1の主面、第2の主面、第1の側面および第2の側面上には、積層体を周回するように配置される金属層を有し、第1の外部電極と第2の外部電極との間に位置する積層体の第1の主面上、第2の主面上、第1の側面上および第2の側面上に配置され、かつ、金属層を覆うように配置された保護層を有する、積層セラミック電子部品である。 The laminated ceramic electronic component according to the present invention includes a plurality of laminated ceramic layers and a plurality of internal electrode layers laminated on the ceramic layers, and has a first main surface and a second main surface facing each other in the height direction. The main surface, the first side surface and the second side surface facing the width direction orthogonal to the height direction, and the first end face and the second end face facing the length direction orthogonal to the height direction and the width direction. And on the first end face, as well as part of the first main surface, part of the second main surface, part of the first side surface, and part of the second side surface. A first external electrode to be arranged, on the second end face, and a part of the first main surface, a part of the second main surface, a part of the first side surface, and one of the second side surfaces. A second external electrode arranged in the portion is provided, and the laminated body is orbited on the first main surface, the second main surface, the first side surface, and the second side surface of the laminated body. On the first main surface, on the second main surface, on the first side surface and on the first surface of the laminate having the metal layer to be arranged and located between the first external electrode and the second external electrode. It is a laminated ceramic electronic component having a protective layer arranged on the side surface of 2 and arranged so as to cover the metal layer.

この発明にかかる積層セラミック電子部品では、積層体の第1の主面、第2の主面、第1の側面および第2の側面上には、積層体を周回するように配置される金属層を有するので、積層体の中央部において、金属層を形成する際の金属層ペーストの熱収縮によって積素体を締め付けることから、残留応力を低減させる効果を発揮し、層ハガレを抑制することができる。また、第1の外部電極と第2の外部電極との間に位置する積層体の第1の主面上、第2の主面上、第1の側面上および第2の側面上に配置され金属層を覆うように配置された保護層を有するので、積層体上に形成される外部電極と金属層を導電性のない保護層で覆うことができることから、外部電極間でのショート不良やマイグレーションなどが生ずることを防止することができる。 In the laminated ceramic electronic component according to the present invention, a metal layer is arranged so as to orbit the laminated body on the first main surface, the second main surface, the first side surface, and the second side surface of the laminated body. Therefore, in the central part of the laminated body, the product body is tightened by the heat shrinkage of the metal layer paste when forming the metal layer, so that the effect of reducing the residual stress can be exerted and the layer peeling can be suppressed. it can. Further, it is arranged on the first main surface, the second main surface, the first side surface, and the second side surface of the laminate located between the first external electrode and the second external electrode. Since it has a protective layer arranged so as to cover the metal layer, the external electrode formed on the laminated body and the metal layer can be covered with a non-conductive protective layer, so that short-circuit defects and migration between the external electrodes can occur. It is possible to prevent such occurrences.

この発明によれば、内部電極層とセラミック層との界面でハガレなどが生ずることを抑制しつつ、ショート不良やマイグレーションなどが生ずることも抑制しうる積層セラミック電子部品が得られる。 According to the present invention, it is possible to obtain a laminated ceramic electronic component capable of suppressing the occurrence of peeling or the like at the interface between the internal electrode layer and the ceramic layer, and also suppressing the occurrence of short circuit defects or migration.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。 The above-mentioned object, other object, feature and advantage of the present invention will be further clarified from the description of the embodiments for carrying out the following invention with reference to the drawings.

この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。It is an external perspective view which shows an example of the multilayer ceramic capacitor which concerns on embodiment of this invention. この発明の実施の形態にかかる積層セラミックコンデンサを示す図1の側面図である。It is a side view of FIG. 1 which shows the multilayer ceramic capacitor which concerns on embodiment of this invention. この発明にかかる積層セラミックコンデンサを示す図1の線III−IIIにおける断面図である。It is sectional drawing in line III-III of FIG. 1 which shows the multilayer ceramic capacitor which concerns on this invention. この発明にかかる積層セラミックコンデンサを示す図3の線IV−IVにおける断面図であるIt is sectional drawing in line IV-IV of FIG. 3 which shows the multilayer ceramic capacitor which concerns on this invention. この発明にかかる積層セラミックコンデンサを示す図3の線V−Vにおける断面図である。It is sectional drawing in line VV of FIG. 3 which shows the multilayer ceramic capacitor which concerns on this invention. (a)この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が2つに分割された構造を示す図1の線III−IIIにおける断面図であり、(b)この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が3つに分割された構造を示す図1の線III−IIIにおける断面図であり、(c)この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が4つに分割された構造を示す図1の線III−IIIにおける断面図である。(A) is a cross-sectional view taken along the line III-III of FIG. 1 showing a structure in which the counter electrode portion of the internal electrode layer of the multilayer ceramic capacitor according to the present invention is divided into two, and (b) the laminated ceramic according to the present invention. It is sectional drawing in line III-III of FIG. 1 which shows the structure which the counter electrode part of the internal electrode layer of a capacitor is divided into three, (c) the counter electrode part of the internal electrode layer of the multilayer ceramic capacitor which concerns on this invention. It is sectional drawing in line III-III of FIG. 1 which shows the structure which is divided into four. この発明の実施の形態にかかる積層セラミックコンデンサの変形例の一例を示す外観斜視図である。It is an external perspective view which shows an example of the modification of the multilayer ceramic capacitor which concerns on embodiment of this invention. この発明の実施の形態にかかる積層セラミックコンデンサを示す図7の側面図である。It is a side view of FIG. 7 which shows the multilayer ceramic capacitor which concerns on embodiment of this invention. この発明の実施の形態にかかる積層セラミックコンデンサを示す図7の線IX−IXにおける断面図である。It is sectional drawing in the line IX-IX of FIG. 7 which shows the multilayer ceramic capacitor which concerns on embodiment of this invention. この発明の実施の形態にかかる積層セラミックコンデンサを示す図9の線X−Xにおける断面図である。It is sectional drawing in line XX of FIG. 9 which shows the multilayer ceramic capacitor which concerns on embodiment of this invention. この発明の実施の形態にかかる積層セラミックコンデンサを示す図9の線XI−XIにおける断面図である。9 is a cross-sectional view taken along the line XI-XI of FIG. 9 showing a multilayer ceramic capacitor according to an embodiment of the present invention.

1.積層セラミック電子部品
この発明の積層セラミック電子部品の例として、積層セラミックコンデンサについて説明する。図1は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図2は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図1の側面図である。図3は、この発明にかかる積層セラミックコンデンサを示す図1の線III−IIIにおける断面図であり、図4は、この発明にかかる積層セラミックコンデンサを示す図3の線IV−IVにおける断面図である。図5は、この発明にかかる積層セラミックコンデンサを示す図3の線V−Vにおける断面図である。
1. 1. Multilayer Ceramic Electronic Components As an example of the multilayer ceramic electronic components of the present invention, a monolithic ceramic capacitor will be described. FIG. 1 is an external perspective view showing an example of a multilayer ceramic capacitor according to the present invention. FIG. 2 is a side view of FIG. 1 showing a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 3 is a cross-sectional view taken along the line III-III of FIG. 1 showing the multilayer ceramic capacitor according to the present invention, and FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG. 3 showing the multilayer ceramic capacitor according to the present invention. is there. FIG. 5 is a cross-sectional view taken along the line VV of FIG. 3 showing a monolithic ceramic capacitor according to the present invention.

図1ないし図5に示すように、積層セラミックコンデンサ10は、直方体状の積層体12を含む。 As shown in FIGS. 1 to 5, the multilayer ceramic capacitor 10 includes a rectangular parallelepiped laminated body 12.

積層体12は、積層された複数のセラミック層14と複数の内部電極層16とを有する。さらに、積層体12は、高さ方向xに相対する第1の主面12aおよび第2の主面12bと、高さ方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、高さ方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを有する。この積層体12には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する3面が交わる部分のことであり、稜線部とは、積層体の隣接する2面が交わる部分のことである。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全部に凹凸などが形成されていてもよい。さらに、積層体12の長さ方向zの寸法は、幅方向yの寸法よりも必ずしも長いとは限らない。 The laminated body 12 has a plurality of laminated ceramic layers 14 and a plurality of internal electrode layers 16. Further, the laminated body 12 has a first main surface 12a and a second main surface 12b facing the height direction x, and a first side surface 12c and a second side surface 12c facing the width direction y orthogonal to the height direction x. 12d, and has a first end face 12e and a second end face 12f facing the length direction z orthogonal to the height direction x and the width direction y. It is preferable that the laminated body 12 has rounded corners and ridges. The corner portion is a portion where three adjacent surfaces of the laminated body intersect, and the ridge portion is a portion where two adjacent surfaces of the laminated body intersect. Further, unevenness or the like is formed on a part or all of the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, and the first end surface 12e and the second end surface 12f. It may have been. Further, the dimension of the laminated body 12 in the length direction z is not always longer than the dimension in the width direction y.

セラミック層14の枚数は、外層も含み、10枚以上1000枚以下であることが好ましい。 The number of ceramic layers 14 including the outer layer is preferably 10 or more and 1000 or less.

積層体12は、複数枚のセラミック層14から構成される外層部15aと単数もしくは複数枚のセラミック層14とそれらの上に配置される複数枚の内部電極層16から構成される内層部15bとを含む。外層部15aは、積層体12の第1の主面12a側および第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極層16との間に位置する複数枚のセラミック層14、および第2の主面12bと最も第2の主面12bに近い内部電極層16との間に位置する複数枚のセラミック層14の集合体である。そして、両外層部15aに挟まれた領域が内層部15bである。外層部15aの厚みは、15μm以上400μm以下であることが好ましい。 The laminate 12 includes an outer layer portion 15a composed of a plurality of ceramic layers 14 and an inner layer portion 15b composed of a single or a plurality of ceramic layers 14 and a plurality of internal electrode layers 16 arranged on the ceramic layers 14. including. The outer layer portion 15a is located on the first main surface 12a side and the second main surface 12b side of the laminated body 12, and is formed by the first main surface 12a and the inner electrode layer 16 closest to the first main surface 12a. It is an aggregate of a plurality of ceramic layers 14 located between the ceramic layers 14 and a plurality of ceramic layers 14 located between the second main surface 12b and the internal electrode layer 16 closest to the second main surface 12b. The region sandwiched between the two outer layer portions 15a is the inner layer portion 15b. The thickness of the outer layer portion 15a is preferably 15 μm or more and 400 μm or less.

積層体12の寸法は、特に限定されないが、長さ方向zの寸法は、1.0mm以上7.0mm以下、幅方向yの寸法は、0.5mm以上6.0mm以下、高さ方向xの寸法は、0.5mm以上6.0mm以下であることが好ましい。 The dimensions of the laminated body 12 are not particularly limited, but the dimensions in the length direction z are 1.0 mm or more and 7.0 mm or less, the dimensions in the width direction y are 0.5 mm or more and 6.0 mm or less, and the height direction x. The dimensions are preferably 0.5 mm or more and 6.0 mm or less.

セラミック層14は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体12の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。 The ceramic layer 14 can be formed of, for example, a dielectric material. Examples of such a dielectric material, for example, can be used a dielectric ceramic containing a component such as BaTiO 3, CaTiO 3, SrTiO 3 or CaZrO 3,. When the above-mentioned dielectric material is contained as a main component, the sub-content is smaller than that of the main components such as Mn compound, Fe compound, Cr compound, Co compound and Ni compound, depending on the desired characteristics of the laminate 12. Those to which the component is added may be used.

なお、積層体12に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、PZT(チタン酸ジルコン酸鉛)系セラミック材料などが挙げられる。
また、積層体12に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体12に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層16は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
When piezoelectric ceramic is used for the laminated body 12, the laminated ceramic electronic component functions as a ceramic piezoelectric element. Specific examples of the piezoelectric ceramic material include PZT (lead zirconate titanate) ceramic materials.
When a semiconductor ceramic is used for the laminated body 12, the laminated ceramic electronic component functions as a thermistor element. Specific examples of the semiconductor ceramic material include spinel-based ceramic materials.
Further, when magnetic ceramic is used for the laminated body 12, the laminated ceramic electronic component functions as an inductor element. Further, when functioning as an inductor element, the internal electrode layer 16 becomes a coil-shaped conductor. Specific examples of the magnetic ceramic material include a ferrite ceramic material.

焼成後のセラミック層14の厚みは、0.6μm以上30.0μm以下であることが好ましい。 The thickness of the ceramic layer 14 after firing is preferably 0.6 μm or more and 30.0 μm or less.

積層体12は、複数の内部電極層16として、たとえば略矩形状の複数の第1の内部電極層16aおよび複数の第2の内部電極層16bを有する。複数の第1の内部電極層16aおよび複数の第2の内部電極層16bは、積層体12の高さ方向xに沿って等間隔に交互に配置されるように埋設されている。第1の内部電極層16aおよび第2の内部電極層16bは、実装面に対して平行になるように配置されていてもよく、垂直になるように配置されていてもよい。 The laminate 12 has, for example, a plurality of substantially rectangular first internal electrode layers 16a and a plurality of second internal electrode layers 16b as the plurality of internal electrode layers 16. The plurality of first internal electrode layers 16a and the plurality of second internal electrode layers 16b are embedded so as to be alternately arranged at equal intervals along the height direction x of the laminated body 12. The first internal electrode layer 16a and the second internal electrode layer 16b may be arranged so as to be parallel to the mounting surface, or may be arranged so as to be perpendicular to the mounting surface.

第1の内部電極層16aは第2の内部電極層16bと対向する第1の対向電極部18aと、第1の内部電極層16aの一端側に位置し一方の対向電極部18aから積層体12の第1の端面12eまでの第1の引出電極部20aを有する。第1の引出電極部20aは、その端部が第1の端面12eに引き出され、露出している。
第2の内部電極層16bは、第1の内部電極層16aと対向する第2の対向電極部18bと、第2の内部電極層16bの一端側に位置し、第2の対向電極部18bから積層体12の第2の端面12fまでの第2の引出電極部20bを有する。第2の引出電極部20bは、その端部が第2の端面12fに引き出され、露出している。
The first internal electrode layer 16a is located on one end side of the first counter electrode portion 18a facing the second internal electrode layer 16b and the first internal electrode layer 16a, and is a laminate 12 from one counter electrode portion 18a. It has a first extraction electrode portion 20a up to the first end surface 12e of the above. The end portion of the first extraction electrode portion 20a is drawn out to the first end surface 12e and is exposed.
The second internal electrode layer 16b is located on one end side of the second counter electrode portion 18b facing the first internal electrode layer 16a and the second internal electrode layer 16b, and is from the second counter electrode portion 18b. It has a second lead-out electrode portion 20b up to the second end surface 12f of the laminated body 12. The end of the second lead-out electrode portion 20b is pulled out to the second end face 12f and is exposed.

第1の内部電極層16aの一方の対向電極部18aと第1の内部電極層16bの他方の対向電極部18bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに(テーパー状)形成されていたりしてもよい。
第1の内部電極層16aの第1の引出電極部20aと第2の内部電極層16bの第2の引出電極部20bの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに(テーパー状)形成されていたりしてもよい。
第1の内部電極層16aの第1の対向電極部18aの幅と第1の内部電極層16aの第1の引出電極部20aの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、第2の内部電極層16bの第2の対向電極部18bの幅と第2の内部電極層16bの第2の引出電極部20bの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。
The shape of one counter electrode portion 18a of the first internal electrode layer 16a and the other counter electrode portion 18b of the first internal electrode layer 16b is not particularly limited, but is preferably rectangular. However, the corners may be rounded or the corners may be formed diagonally (tapered).
The shapes of the first extraction electrode portion 20a of the first internal electrode layer 16a and the second extraction electrode portion 20b of the second internal electrode layer 16b are not particularly limited, but are preferably rectangular. However, the corners may be rounded or the corners may be formed diagonally (tapered).
The width of the first counter electrode portion 18a of the first internal electrode layer 16a and the width of the first extraction electrode portion 20a of the first internal electrode layer 16a may be formed to be the same width, whichever is used. One may be formed narrowly. Similarly, the width of the second counter electrode portion 18b of the second internal electrode layer 16b and the width of the second lead electrode portion 20b of the second internal electrode layer 16b may be formed to be the same width. , Either one may be formed narrowly.

積層体12は、第1の対向電極部18aおよび第2の対向電極部18bの幅方向yの一端と第1の側面12cとの間および第1の対向電極部18aおよび第2の対向電極部18bの幅方向yの他端と第2の側面12dとの間に形成される積層体12の側部(Wギャップ)22aを含む。さらに、積層体12は、第1の内部電極層16aの第1の引出電極部20aとは反対側の端部と第2の端面12fとの間および第2の内部電極層16bの第2の引出電極部20bとは反対側の端部と第1の端面12eとの間に形成される積層体12の端部(Lギャップ)22bを含む。 The laminated body 12 is formed between one end of the first counter electrode portion 18a and the second counter electrode portion 18b in the width direction y and the first side surface 12c, and the first counter electrode portion 18a and the second counter electrode portion. The side portion (W gap) 22a of the laminated body 12 formed between the other end of the width direction y of 18b and the second side surface 12d is included. Further, the laminated body 12 is formed between the end portion of the first internal electrode layer 16a opposite to the first extraction electrode portion 20a and the second end surface 12f and the second of the second internal electrode layer 16b. The end portion (L gap) 22b of the laminated body 12 formed between the end portion on the side opposite to the extraction electrode portion 20b and the first end surface 12e is included.

内部電極層16は、たとえば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の一種を含む、たとえば、Ag−Pd合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層16さらに、セラミック層14に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。 The internal electrode layer 16 contains, for example, metals such as Ni, Cu, Ag, Pd, Au, and one of these metals, for example, an alloy containing at least one of these metals, such as an Ag—Pd alloy. Contains an appropriate conductive material. Internal electrode layer 16 Further, dielectric particles having the same composition as the ceramics contained in the ceramic layer 14 may be contained.

内部電極層16の厚みは、0.1μm以上2.0μm以下であることが好ましい。また、内部電極層16の枚数は、10枚以上1000枚以下であることが好ましい。 The thickness of the internal electrode layer 16 is preferably 0.1 μm or more and 2.0 μm or less. The number of internal electrode layers 16 is preferably 10 or more and 1000 or less.

積層体12の第1の端面12e側および第2の端面12f側には、外部電極24が配置される。外部電極24は、第1の外部電極24aおよび第2の外部電極24bを有する。
第1の外部電極24aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第1の外部電極24aは、第1の内部電極層16aの第1の引出電極部18aと電気的に接続される。ここで、第1の外部電極24aが、第1の端面12e上、ならびに、第1の主面12aの一部、第2の主面12bの一部、第1の側面12cの一部、および第2の側面12dの一部に配置されており、積層体12の周囲を覆っていることにより、外部電極焼成時の外部電極ペーストの熱収縮により、積層体12を締め付けることで残留応力を低減させる効果を発揮する。なお、第1の外部電極24aは、積層体12の第1の端面12eのみに形成されていてもよい。
External electrodes 24 are arranged on the first end face 12e side and the second end face 12f side of the laminated body 12. The external electrode 24 has a first external electrode 24a and a second external electrode 24b.
The first external electrode 24a is arranged on the surface of the first end surface 12e of the laminated body 12, extends from the first end surface 12e, and extends from the first main surface 12a, the second main surface 12b, and the first side surface. It is formed so as to cover each part of 12c and the second side surface 12d. In this case, the first external electrode 24a is electrically connected to the first extraction electrode portion 18a of the first internal electrode layer 16a. Here, the first external electrode 24a is on the first end surface 12e, and a part of the first main surface 12a, a part of the second main surface 12b, a part of the first side surface 12c, and It is arranged on a part of the second side surface 12d and covers the periphery of the laminated body 12, so that the residual stress is reduced by tightening the laminated body 12 by heat shrinkage of the external electrode paste at the time of firing the external electrode. It exerts the effect of making it. The first external electrode 24a may be formed only on the first end surface 12e of the laminated body 12.

第2の外部電極24bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第2の外部電極24bは、第2の内部電極層16bの第2の引出電極部18bと電気的に接続される。ここで、第2の外部電極24bが、第2の端面12f上、ならびに、第1の主面12aの一部、第2の主面12bの一部、第1の側面12cの一部、および第2の側面12dの一部に配置されており、積層体12の周囲を覆っていることにより、外部電極焼成時の外部電極ペーストの熱収縮により、積層体12を締め付けることで残留応力を低減させる効果を発揮する。なお、第2の外部電極24bは、積層体12の第2の端面12fのみに形成されていてもよい。 The second external electrode 24b is arranged on the surface of the second end surface 12f of the laminated body 12, extends from the second end surface 12f, and extends from the first main surface 12a, the second main surface 12b, and the first side surface. It is formed so as to cover each part of 12c and the second side surface 12d. In this case, the second external electrode 24b is electrically connected to the second extraction electrode portion 18b of the second internal electrode layer 16b. Here, the second external electrode 24b is on the second end surface 12f, and a part of the first main surface 12a, a part of the second main surface 12b, a part of the first side surface 12c, and It is arranged on a part of the second side surface 12d and covers the periphery of the laminated body 12, so that the residual stress is reduced by tightening the laminated body 12 by heat shrinkage of the external electrode paste at the time of firing the external electrode. It exerts the effect of making it. The second external electrode 24b may be formed only on the second end surface 12f of the laminated body 12.

積層体12内においては、第1の内部電極層16aの第1の対向電極部18aと第2の内部電極層16bの第2の対向電極部18bとがセラミック層14を介して対向することにより、静電容量が形成されている。そのため、第1の内部電極層16aが接続された第1の外部電極24aと第2の内部電極層16bが接続された第2の外部電極24bとの間に、静電容量を得ることができ、コンデンサの特性が発現する。 In the laminated body 12, the first counter electrode portion 18a of the first internal electrode layer 16a and the second counter electrode portion 18b of the second internal electrode layer 16b face each other via the ceramic layer 14. , Capacitance is formed. Therefore, a capacitance can be obtained between the first external electrode 24a to which the first internal electrode layer 16a is connected and the second external electrode 24b to which the second internal electrode layer 16b is connected. , The characteristics of the capacitor are expressed.

なお、図6に示すように、内部電極層16として、第1の内部電極層16aおよび第2の内部電極層16bに加えて、第1の端面12eおよび第2の端面12fのどちらにも引き出されない浮き内部電極層16cが設けられ、浮き内部電極層16cによって、対向電極部18cが複数に分割された構造としてもよい。たとえば、図6(a)に示すような2連、図6(b)に示すような3連、図6(c)に示すような4連構造であり、4連以上の構造でもよいことは言うまでもない。このように、対向電極部18cを複数個に分割した構造とすることによって、対向する内部電極層16a、16b、16c間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサの高耐圧化を図ることができる。 As shown in FIG. 6, the internal electrode layer 16 is pulled by both the first end surface 12e and the second end surface 12f in addition to the first internal electrode layer 16a and the second internal electrode layer 16b. A floating internal electrode layer 16c that is not exposed may be provided, and the counter electrode portion 18c may be divided into a plurality of structures by the floating internal electrode layer 16c. For example, it may have a double structure as shown in FIG. 6 (a), a triple structure as shown in FIG. 6 (b), or a quadruple structure as shown in FIG. Needless to say. In this way, by forming the counter electrode portion 18c into a plurality of divided structures, a plurality of capacitor components are formed between the opposing internal electrode layers 16a, 16b, 16c, and these capacitor components are connected in series. It becomes a composition. Therefore, the voltage applied to each capacitor component becomes low, and the withstand voltage of the multilayer ceramic capacitor can be increased.

第1の外部電極24aは、図3に示すように、積層体12側から順に、第1の下地電極層26aと第1の下地電極層26aの表面に配置された第1のめっき層28aとを有する。同様に、第2の外部電極24bは、積層体12側から順に、第2の下地電極層26bと第2の下地電極層26bの表面に配置された第2のめっき層28bとを有する。 As shown in FIG. 3, the first external electrode 24a includes the first base electrode layer 26a and the first plating layer 28a arranged on the surfaces of the first base electrode layer 26a in this order from the laminated body 12 side. Has. Similarly, the second external electrode 24b has a second base electrode layer 26b and a second plating layer 28b arranged on the surface of the second base electrode layer 26b in order from the laminated body 12 side.

第1の下地電極層26aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。
第2の下地電極層26bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。
The first base electrode layer 26a is arranged on the surface of the first end surface 12e of the laminated body 12, extends from the first end surface 12e, and extends from the first main surface 12a, the second main surface 12b, and the first. It is formed so as to cover a part of each of the side surface 12c and the second side surface 12d.
The second base electrode layer 26b is arranged on the surface of the second end surface 12f of the laminated body 12, extends from the second end surface 12f, and extends from the first main surface 12a, the second main surface 12b, and the first. It is formed so as to cover a part of each of the side surface 12c and the second side surface 12d.

なお、第1の下地電極層26aは、積層体12の第1の端面12eの表面のみに配置されてもよいし、第2の下地電極層26bは、積層体12の第2の端面12fの表面にのみ配置されてもよい。 The first base electrode layer 26a may be arranged only on the surface of the first end surface 12e of the laminated body 12, and the second base electrode layer 26b may be arranged on the second end surface 12f of the laminated body 12. It may be placed only on the surface.

第1の下地電極層26aおよび第2の下地電極層26b(以下、単に下地電極層ともいう)は、それぞれ、焼付け層、導電性樹脂層、薄膜層などから選ばれる少なくとも1つを含む。 The first base electrode layer 26a and the second base electrode layer 26b (hereinafter, also simply referred to as a base electrode layer) include at least one selected from a baking layer, a conductive resin layer, a thin film layer, and the like, respectively.

まず、下地電極層が、焼付け層で形成された第1の下地電極層26aおよび第2の下地電極層26bについて説明する。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。また、焼付け層のガラスとしては、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼き付けたものであり、セラミック層14および内部電極層16と同時に焼成したものでもよく、セラミック層14および内部電極層16を焼成した後に焼き付けたものでもよい。
First, the first base electrode layer 26a and the second base electrode layer 26b in which the base electrode layer is formed by the baking layer will be described.
The baking layer contains glass and metal. The metal of the baking layer contains, for example, at least one selected from Cu, Ni, Ag, Pd, Ag—Pd alloy, Au and the like. Further, the glass of the baking layer contains at least one selected from B, Si, Ba, Mg, Al, Li and the like. The baking layer may be a plurality of layers. The baking layer is obtained by applying a conductive paste containing glass and metal to the laminate 12 and baking it, and may be baked at the same time as the ceramic layer 14 and the internal electrode layer 16, and the ceramic layer 14 and the internal electrode layer 16 may be baked. It may be baked after firing.

第1の端面12eに位置する第1の下地電極層26aおよび第2の端面12fに位置する第2の下地電極層26bの高さ方向中央部におけるそれぞれの焼付け層の厚みは、10μm以上50μm以下であることが好ましい。 The thickness of each of the baked layers at the center in the height direction of the first base electrode layer 26a located on the first end surface 12e and the second base electrode layer 26b located on the second end face 12f is 10 μm or more and 50 μm or less. Is preferable.

次に、下地電極層が、導電性樹脂層で形成された第1の下地電極層26aおよび第2の下地電極層26bについて説明する。
導電性樹脂層は、焼付け層の表面に焼付け層を覆うように配置されるか、積層体12の表面に直接配置されてもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
Next, the first base electrode layer 26a and the second base electrode layer 26b in which the base electrode layer is formed of the conductive resin layer will be described.
The conductive resin layer may be arranged on the surface of the baking layer so as to cover the baking layer, or may be arranged directly on the surface of the laminate 12.
The conductive resin layer contains a thermosetting resin and a metal. Since the conductive resin layer contains a thermosetting resin, it is more flexible than, for example, a conductive layer made of a plating film or a fired product of a conductive paste. Therefore, even when a physical impact or an impact due to a thermal cycle is applied to the multilayer ceramic capacitor, the conductive resin layer functions as a buffer layer, and cracks in the multilayer ceramic capacitor can be prevented. ..

導電性樹脂層に含まれる金属としては、Ag、Cu、またはそれらの合金を使用することができる。また、金属粉の表面にAgコーティングされたものを使用することができる。金属粉の表面にAgコーティングされたものを使用する際には金属粉としてCuやNiを用いることが好ましい。また、Cuに酸化防止処理を施したものを使用することもできる。特に、導電性樹脂層に含まれる金属としてAgの導電性金属粉を用いることは、Agは金属の中でもっとも比抵抗が低いため電極材料に適しており、Agは貴金属であるため酸化せず耐候性が高いため、好ましい。なお、導電性樹脂層に含まれる金属としてAgコーティングされた金属を用いることは、上記のAgの特性を保ちつつ、母材の金属を安価なものにすることが可能になるため、好ましい。
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、35vol%以上75vol%以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属(導電性フィラー)の形状は、特に限定されない。導電性フィラーは、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属(導電性フィラー)の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、たとえば、0.3μm以上10μm以下程度であってもよい。
導電性樹脂層に含まれる金属(導電性フィラー)は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
As the metal contained in the conductive resin layer, Ag, Cu, or an alloy thereof can be used. Further, a metal powder having an Ag coating on the surface can be used. When an Ag-coated metal powder is used, it is preferable to use Cu or Ni as the metal powder. Further, it is also possible to use Cu which has been subjected to an antioxidant treatment. In particular, using the conductive metal powder of Ag as the metal contained in the conductive resin layer is suitable as an electrode material because Ag has the lowest resistivity among the metals, and Ag is a noble metal and does not oxidize. It is preferable because of its high weather resistance. It is preferable to use an Ag-coated metal as the metal contained in the conductive resin layer because it is possible to reduce the cost of the base metal while maintaining the above-mentioned Ag characteristics.
The metal contained in the conductive resin layer is preferably contained in an amount of 35 vol% or more and 75 vol% or less with respect to the total volume of the conductive resin.
The shape of the metal (conductive filler) contained in the conductive resin layer is not particularly limited. As the conductive filler, a spherical one or a flat one can be used, but it is preferable to use a mixture of the spherical metal powder and the flat metal powder.
The average particle size of the metal (conductive filler) contained in the conductive resin layer is not particularly limited. The average particle size of the conductive filler may be, for example, about 0.3 μm or more and 10 μm or less.
The metal (conductive filler) contained in the conductive resin layer mainly bears the electrical conductivity of the conductive resin layer. Specifically, when the conductive fillers come into contact with each other, an energization path is formed inside the conductive resin layer.

導電性樹脂層の樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の一つである。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、25vol%以上65vol%以下で含まれていることが好ましい。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール樹脂、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
As the resin of the conductive resin layer, for example, various known thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin can be used. Among them, epoxy resin having excellent heat resistance, moisture resistance, adhesion and the like is one of the most suitable resins.
The resin contained in the conductive resin layer is preferably contained in an amount of 25 vol% or more and 65 vol% or less with respect to the total volume of the conductive resin.
Further, the conductive resin layer preferably contains a curing agent together with the thermosetting resin. When an epoxy resin is used as the base resin, various known compounds such as a phenol resin, an amine-based compound, an acid anhydride-based compound, and an imidazole-based compound can be used as the curing agent for the epoxy resin.

第1の端面12eに位置する第1の下地電極層26aおよび第2の端面12fに位置する第2の下地電極層26bの高さ方向中央部におけるそれぞれの導電性樹脂層の厚みは、たとえば、10μm以上200μm以下程度であることが好ましい。
また、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に下地電極層を設ける場合には、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に位置する第1の下地電極層26aおよび第2の下地電極層26bである長さ方向の中央部におけるそれぞれの導電性樹脂層の厚みは、5μm以上50μm以下程度であることが好ましい。
The thickness of each conductive resin layer in the central portion in the height direction of the first base electrode layer 26a located on the first end surface 12e and the second base electrode layer 26b located on the second end face 12f is, for example, It is preferably about 10 μm or more and 200 μm or less.
Further, when the base electrode layer is provided on the surfaces of the first main surface 12a and the second main surface 12b, and the first side surface 12c and the second side surface 12d, the first main surface 12a and the second side surface 12a and the second side surface 12d. The conductive resins in the central portion in the length direction of the first base electrode layer 26a and the second base electrode layer 26b located on the surfaces of the main surface 12b and the first side surface 12c and the second side surface 12d, respectively. The thickness of the layer is preferably about 5 μm or more and 50 μm or less.

また、下地電極層が薄膜層の場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された1μm以下の層である。 When the base electrode layer is a thin film layer, the thin film layer is a layer of 1 μm or less formed by a thin film forming method such as a sputtering method or a thin film deposition method and on which metal particles are deposited.

第1のめっき層28aは、第1の下地電極層26aを覆うように配置される。具体的には、第1のめっき層28aは、第1の下地電極層26aの表面の第1の端面12eに配置され、第1の下地電極層26aの表面の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dにも至るように設けられていることが好ましい。なお、第1のめっき層28aは、第1の端面12eに配置される第1の下地電極層26aの表面のみに配置されてもよい。 The first plating layer 28a is arranged so as to cover the first base electrode layer 26a. Specifically, the first plating layer 28a is arranged on the first end surface 12e of the surface of the first base electrode layer 26a, and the first main surface 12a and the first surface of the surface of the first base electrode layer 26a are the first. It is preferable that the main surface 12b, the first side surface 12c, and the second side surface 12d of 2 are also provided. The first plating layer 28a may be arranged only on the surface of the first base electrode layer 26a arranged on the first end surface 12e.

第2のめっき層28bは、第2の下地電極層26bを覆うように配置される。具体的には、第2のめっき層28bは、第2の下地電極層26bの表面の第2の端面12fに配置され、第2の下地電極層24bの表面の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dにも至るように設けられていることが好ましい。なお、第2のめっき層28bは、第2の端面12fに配置される第2の下地電極層26bの表面のみに配置されてもよい。 The second plating layer 28b is arranged so as to cover the second base electrode layer 26b. Specifically, the second plating layer 28b is arranged on the second end surface 12f of the surface of the second base electrode layer 26b, and the first main surface 12a and the first surface of the surface of the second base electrode layer 24b are the first. It is preferable that the main surface 12b, the first side surface 12c, and the second side surface 12d of 2 are also provided. The second plating layer 28b may be arranged only on the surface of the second base electrode layer 26b arranged on the second end surface 12f.

また、第1のめっき層28aおよび第2のめっき層28b(以下、単にめっき層ともいう)としては、たとえば、Cu、Ni、Sn、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Niめっき層とSnめっき層の2層構造であることが好ましい。Niめっき層が、下地電極層24の表面を覆うように設けられることで、積層セラミックコンデンサ10を実装する際に、実装に用いられる半田によって下地電極層が侵食されることを防止することができる。また、Niめっき層の表面に、Snめっき層を設けることにより、積層セラミックコンデンサ10を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
Further, as the first plating layer 28a and the second plating layer 28b (hereinafter, also simply referred to as a plating layer), at least selected from, for example, Cu, Ni, Sn, Ag, Pd, Ag—Pd alloy, Au and the like. Includes one.
The plating layer may be formed by a plurality of layers. In this case, the plating layer preferably has a two-layer structure of a Ni plating layer and a Sn plating layer. By providing the Ni plating layer so as to cover the surface of the base electrode layer 24, it is possible to prevent the base electrode layer from being eroded by the solder used for mounting when the multilayer ceramic capacitor 10 is mounted. .. Further, by providing the Sn plating layer on the surface of the Ni plating layer, when mounting the multilayer ceramic capacitor 10, the wettability of the solder used for mounting is improved, and the mounting can be easily performed.

めっき層一層あたりの厚みは、2μm以上15μm以下であることが好ましい。 The thickness of one layer of the plating layer is preferably 2 μm or more and 15 μm or less.

なお、下地電極層を設けずに、めっき層だけで外部電極24を形成してもよい。以下、下地電極層を設けずに、めっき層を設ける構造について説明する。
第1の外部電極24aおよび第2の外部電極24bのそれぞれは、下地電極層が設けられず、めっき層が積層体12の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ10は、第1の内部電極層16aまたは第2の内部電極層16bに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体12の表面に触媒を配設した後で、めっき層が形成されてもよい。
めっき層は、積層体12の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するNiを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なSnやAuを用いて形成されることが好ましい。また、たとえば、第1の内部電極層16aおよび第2の内部電極層16bがNiを用いて形成される場合、下層めっき電極は、Niと接合性のよいCuを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第1の外部電極24aおよび第2の外部電極24bはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
下地電極層を設けずに配置するめっき層の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、99vol%以上が好ましい。
The external electrode 24 may be formed only by the plating layer without providing the base electrode layer. Hereinafter, a structure in which the plating layer is provided without providing the base electrode layer will be described.
Each of the first external electrode 24a and the second external electrode 24b may not be provided with a base electrode layer, and a plating layer may be formed directly on the surface of the laminate 12. That is, the multilayer ceramic capacitor 10 may have a structure including a plating layer electrically connected to the first internal electrode layer 16a or the second internal electrode layer 16b. In such a case, the plating layer may be formed after the catalyst is arranged on the surface of the laminated body 12 as a pretreatment.
The plating layer preferably includes a lower layer plating electrode formed on the surface of the laminated body 12 and an upper layer plating electrode formed on the surface of the lower layer plating electrode.
The lower-layer plating electrode and the upper-layer plating electrode preferably contain, for example, at least one metal selected from Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, Zn, and the like, or an alloy containing the metal.
The lower layer plating electrode is preferably formed using Ni having solder barrier performance, and the upper layer plating electrode is preferably formed using Sn or Au having good solder wettability. Further, for example, when the first internal electrode layer 16a and the second internal electrode layer 16b are formed using Ni, the lower layer plating electrode is preferably formed using Cu having good bondability with Ni. .. The upper layer plating electrode may be formed as needed, and the first external electrode 24a and the second external electrode 24b may each be composed of only the lower layer plating electrode.
As the plating layer, the upper layer plating electrode may be the outermost layer, or another plating electrode may be formed on the surface of the upper layer plating electrode.
The thickness per layer of the plating layer arranged without providing the base electrode layer is preferably 1 μm or more and 15 μm or less. The plating layer preferably does not contain glass. The metal ratio per unit volume of the plating layer is preferably 99 vol% or more.

さらに、積層体12の第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12d上に、積層体12を周回するように金属層30が配置されている。金属層30の厚みは、第1の外部電極24aおよび第2の外部電極24bの厚みよりも小さく形成されていることが好ましい。金属層30は、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。金属層30は、ガラスを含んでいてもよい。ガラスは、B、Si、Ba、Mg、AlおよびLi等から選ばれる少なくとも1つを含む。また、ガラスの代わりに、セラミック層14と同種のセラミック材料を用いてもよい。
金属層30は、単層で形成されていてもよく、複数層で形成されていてもよい。
金属層30の厚み(最も厚い部分)は、10μm以上500μm以下であることが好ましい。
なお、金属層30の表面には、めっき層は形成されていない。
また、金属層30の第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの長さは、積層体12の第1の端面12eおよび第2の端面12fを結ぶ長さ方向zの長さの1/2以下の長さであることが好ましい。
Further, a metal layer 30 is arranged on the first main surface 12a and the second main surface 12b of the laminated body 12, and on the first side surface 12c and the second side surface 12d so as to orbit the laminated body 12. There is. The thickness of the metal layer 30 is preferably formed to be smaller than the thickness of the first external electrode 24a and the second external electrode 24b. The metal layer 30 includes, for example, at least one selected from Cu, Ni, Ag, Pd, Ag—Pd alloy, Au and the like. The metal layer 30 may include glass. The glass contains at least one selected from B, Si, Ba, Mg, Al, Li and the like. Further, instead of glass, a ceramic material of the same type as the ceramic layer 14 may be used.
The metal layer 30 may be formed of a single layer or may be formed of a plurality of layers.
The thickness (thickest portion) of the metal layer 30 is preferably 10 μm or more and 500 μm or less.
A plating layer is not formed on the surface of the metal layer 30.
Further, the length in the length direction z connecting the first end face 12e and the second end face 12f of the metal layer 30 is the length direction z connecting the first end face 12e and the second end face 12f of the laminated body 12. The length is preferably 1/2 or less of the length.

また、第1の外部電極24aと第2の外部電極24bとの間に位置する積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上、および第2の側面12d上、かつ、金属層30を覆うように配置された保護層32を有する。保護層32は、金属層30を完全に覆い、第1の外部電極24aと第2の外部電極24bとが対向する面となる積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられている。 Further, on the first main surface 12a, on the second main surface 12b, on the first side surface 12c, and on the first side surface 12c of the laminate 12 located between the first external electrode 24a and the second external electrode 24b. It has a protective layer 32 arranged on the side surface 12d of 2 and so as to cover the metal layer 30. The protective layer 32 completely covers the metal layer 30, and is a surface on which the first external electrode 24a and the second external electrode 24b face each other on the first main surface 12a and the second main surface of the laminate 12. It is provided on 12b, on the first side surface 12c, and on the second side surface 12d.

保護層32の材料は、コンデンサの場合、たとえば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体12の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。 The material of the protective layer 32, if the capacitor can be used, for example, a dielectric ceramic containing a component such as BaTiO 3, CaTiO 3, SrTiO 3 or CaZrO 3,. When the above-mentioned dielectric material is contained as a main component, the sub-content is smaller than that of the main components such as Mn compound, Fe compound, Cr compound, Co compound and Ni compound, depending on the desired characteristics of the laminate 12. Those to which the component is added may be used.

また、保護層32の材料は、積層体12に、圧電体セラミックを用いた場合、たとえば、PZT(チタン酸ジルコン酸鉛)系セラミック材料などが挙げられる。
また、保護層32の材料は、半導体セラミックを用いた場合、たとえば、スピネル系セラミック材料などが挙げられる。
また、保護層32の材料は、積層体12に、磁性体セラミックを用いた場合、たとえば、フェライトセラミック材料などが挙げられる。
Further, as the material of the protective layer 32, when a piezoelectric ceramic is used for the laminated body 12, for example, a PZT (lead zirconate titanate) ceramic material or the like can be mentioned.
When a semiconductor ceramic is used as the material of the protective layer 32, for example, a spinel-based ceramic material or the like can be mentioned.
Further, as the material of the protective layer 32, when a magnetic ceramic material is used for the laminated body 12, for example, a ferrite ceramic material or the like can be mentioned.

なお、保護層32に用いるセラミックの材料は、積層体12に用いるセラミックの材料と異なる材料を用いてもよいが、同じ材料を用いることが好ましい。同じ材料を用いることで、保護層32と積層体12との密着性を向上させることができる。 The ceramic material used for the protective layer 32 may be different from the ceramic material used for the laminate 12, but it is preferable to use the same material. By using the same material, the adhesion between the protective layer 32 and the laminated body 12 can be improved.

保護層32は、単層で形成されていてもよく、複数層で形成されてもよい。保護層32の厚みは、金属層30の厚みよりも大きく、第1の外部電極24aおよび第2の外部電極24bの最も厚い部分の厚みと同等の厚みか、それよりも小さい厚みであることが好ましい。このとき、積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられる第1の外部電極24aの面と積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられる第2の外部電極24bの面は、実装面とほぼ平行となるように設けられていることが好ましい。 The protective layer 32 may be formed of a single layer or a plurality of layers. The thickness of the protective layer 32 may be larger than the thickness of the metal layer 30 and equal to or smaller than the thickness of the thickest portion of the first external electrode 24a and the second external electrode 24b. preferable. At this time, the surface and the laminated body of the first external electrode 24a provided on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the laminated body 12. The surfaces of the second external electrodes 24b provided on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the twelve are substantially parallel to the mounting surface. It is preferable that it is provided so as to be.

積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の長さ方向zの寸法をL寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の高さ方向xの寸法をT寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の幅方向yの寸法をW寸法とする。
積層セラミックコンデンサ10の寸法は、長さ方向zのL寸法が1.0mm以上7.0mm以下、幅方向yのW寸法が0.5mm以上6.0mm以下、高さ方向xのT寸法が0.5mm以上6.0mm以下であることが好ましい。
The dimension of the laminated ceramic capacitor 10 including the laminated body 12, the first external electrode 24a and the second external electrode 24b in the length direction z is defined as the L dimension, and the laminated body 12, the first external electrode 24a and the second external electrode are set to L dimension. The height x dimension of the multilayer ceramic capacitor 10 including the electrode 24b is defined as the T dimension, and the width direction y of the multilayer ceramic capacitor 10 including the laminate 12, the first external electrode 24a and the second external electrode 24b is defined as the T dimension. W dimension.
The dimensions of the multilayer ceramic capacitor 10 are such that the L dimension in the length direction z is 1.0 mm or more and 7.0 mm or less, the W dimension in the width direction y is 0.5 mm or more and 6.0 mm or less, and the T dimension in the height direction x is 0. It is preferably 5.5 mm or more and 6.0 mm or less.

図1に示す積層セラミックコンデンサ10によれば、金属層30が、積層体12の第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12d上に、積層体12を周回するように配置されることで、積層体12の中央部において、積層体12の周囲を覆うことが可能となる。これにより、従来の積層セラミックコンデンサでは締め付けが働かない積層体12の中央部において、金属層30を形成する際の金属層ペーストの熱収縮によって積層体12を締め付けることが可能となる。その結果、残留応力を低減させる効果を発揮し、層ハガレを抑制することが可能となる。 According to the multilayer ceramic capacitor 10 shown in FIG. 1, the metal layer 30 is placed on the first main surface 12a and the second main surface 12b of the laminated body 12, and on the first side surface 12c and the second side surface 12d. By arranging so as to orbit the laminated body 12, it is possible to cover the periphery of the laminated body 12 at the central portion of the laminated body 12. This makes it possible to tighten the laminate 12 by heat shrinkage of the metal layer paste when forming the metal layer 30 at the central portion of the laminate 12 where tightening does not work with the conventional multilayer ceramic capacitor. As a result, it is possible to exert the effect of reducing the residual stress and suppress layer peeling.

また、図1に示す積層セラミックコンデンサ10によれば、第1の外部電極24aと第2の外部電極24bとの間に位置する積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上、および第2の側面12d上、かつ、金属層30を覆うように配置された保護層32を有するので、積層体12上に形成される外部電極24と金属層30とを導電性のない保護層32で覆うことができる。そのため第1の外部電極24aと第2の外部電極24bとの間でのショート不良やマイグレーションを防ぐことができる。 Further, according to the multilayer ceramic capacitor 10 shown in FIG. 1, on the first main surface 12a and the second main surface of the laminated body 12 located between the first external electrode 24a and the second external electrode 24b. Since the protective layer 32 is arranged on the 12b, on the first side surface 12c, on the second side surface 12d, and so as to cover the metal layer 30, the external electrode 24 and the metal formed on the laminate 12 are formed. The layer 30 can be covered with a non-conductive protective layer 32. Therefore, it is possible to prevent short-circuit defects and migration between the first external electrode 24a and the second external electrode 24b.

また、図1に示す積層セラミックコンデンサ10によれば、金属層30の表面に、めっき層を形成しないことで、保護層32と金属層30とが直接接触することから、金属層30上の微小な凹凸内に保護層32が入り込み、アンカー効果によって、金属層30と誘電体保護層32との密着性が向上する。また、金属層30の表面にめっき層を形成しないことで、めっき層の厚み分、金属層30の厚みを増やすことができ、金属層30による積層体12への締め付けが大きくなり、層ハガレを抑制する効果が向上する。 Further, according to the multilayer ceramic capacitor 10 shown in FIG. 1, since the protective layer 32 and the metal layer 30 are in direct contact with each other by not forming the plating layer on the surface of the metal layer 30, the minute amount on the metal layer 30 is reached. The protective layer 32 penetrates into the uneven surface, and the adhesion between the metal layer 30 and the dielectric protective layer 32 is improved by the anchor effect. Further, by not forming the plating layer on the surface of the metal layer 30, the thickness of the metal layer 30 can be increased by the thickness of the plating layer, the tightening of the metal layer 30 to the laminate 12 becomes large, and layer peeling occurs. The effect of suppressing is improved.

次に、この発明の実施の形態にかかる積層セラミックコンデンサの変形例について説明する。図7は、この発明の実施の形態にかかる積層セラミックコンデンサの変形例の一例を示す外観斜視図である。図8は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図7の側面図である。図9は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図7の線IX−IXにおける断面図である。図10は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図9の線X−Xにおける断面図である。図11は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図9の線XI−XIにおける断面図である。
なお、図7ないし図11に示す積層セラミックコンデンサ110において、図1ないし図5に示した積層セラミックコンデンサ10と同一の部分には、同一の符号を付し、その説明を省略する。
Next, a modification of the multilayer ceramic capacitor according to the embodiment of the present invention will be described. FIG. 7 is an external perspective view showing an example of a modification of the multilayer ceramic capacitor according to the embodiment of the present invention. FIG. 8 is a side view of FIG. 7 showing a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 9 is a cross-sectional view taken along the line IX-IX of FIG. 7 showing a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 10 is a cross-sectional view taken along the line XX of FIG. 9 showing a multilayer ceramic capacitor according to an embodiment of the present invention. FIG. 11 is a cross-sectional view taken along the line XI-XI of FIG. 9 showing a multilayer ceramic capacitor according to an embodiment of the present invention.
In the multilayer ceramic capacitor 110 shown in FIGS. 7 to 11, the same parts as those of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 5 are designated by the same reference numerals, and the description thereof will be omitted.

図7ないし図11に示す積層セラミックコンデンサ110の構成が図1ないし図3に示す積層セラミックコンデンサ10の構成と異なる点は、保護層132が、第1の外部電極24aの先端および第2の外部電極24bの先端の下部に入り込むように設けられる点である。 The configuration of the multilayer ceramic capacitor 110 shown in FIGS. 7 to 11 differs from the configuration of the multilayer ceramic capacitor 10 shown in FIGS. 1 to 3, in that the protective layer 132 is the tip of the first external electrode 24a and the second outside. It is a point provided so as to enter the lower part of the tip of the electrode 24b.

保護層132は、第1の外部電極24aと第2の外部電極24bとの間に位置する積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上、および第2の側面12d上、かつ、金属層30を覆うように配置されているが、さらに、第1の外部電極24aの先端および第2の外部電極24bの先端の下部に入り込むように設けられる。換言すると、保護層132の一部は、第1の外部電極24aと積層体12との間、および第2の外部電極24bdと積層体12との間に位置するように設けられる。 The protective layer 132 is on the first main surface 12a, the second main surface 12b, and the first side surface 12c of the laminated body 12 located between the first external electrode 24a and the second external electrode 24b. , And are arranged so as to cover the metal layer 30 on the second side surface 12d, but are further provided so as to enter below the tip of the first external electrode 24a and the tip of the second external electrode 24b. Be done. In other words, a part of the protective layer 132 is provided so as to be located between the first external electrode 24a and the laminated body 12, and between the second external electrode 24b and the laminated body 12.

なお、保護層132は、第1の外部電極24aの先端と保護層132との間、第2の外部電極24bの先端と保護層132との間に隙間が空くように設けられてもよい。 The protective layer 132 may be provided so that there is a gap between the tip of the first external electrode 24a and the protective layer 132, and between the tip of the second external electrode 24b and the protective layer 132.

保護層132の厚みは、金属層30の厚みよりも大きく、第1の外部電極24aおよび第2の外部電極24bの最も厚い部分の厚みと同等の厚みか、それよりも小さい厚みであることが好ましい。このとき、積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられる第1の外部電極24aの面と積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられる第2の外部電極24bの面は、実装面とほぼ平行となるように設けられていることが好ましい。よって、第1の外部電極24aの先端および第2の外部電極24bの先端の下部に入り込むように設けられる保護層132の厚みは、積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられる第1の外部電極24aの面と積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられる第2の外部電極24bの面とは、実装面とほぼ平行となるように調整する。 The thickness of the protective layer 132 may be larger than the thickness of the metal layer 30 and equal to or smaller than the thickness of the thickest portion of the first external electrode 24a and the second external electrode 24b. preferable. At this time, the surface and the laminated body of the first external electrode 24a provided on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the laminated body 12. The surfaces of the second external electrodes 24b provided on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the twelve are substantially parallel to the mounting surface. It is preferable that it is provided so as to be. Therefore, the thickness of the protective layer 132 provided so as to enter the lower portion of the tip of the first external electrode 24a and the tip of the second external electrode 24b is such that the thickness of the protective layer 132 is on the first main surface 12a of the laminated body 12 and the second main. On the surface 12b, on the first side surface 12c, on the surface of the first external electrode 24a provided on the second side surface 12d, on the first main surface 12a of the laminated body 12, on the second main surface 12b, first The surface of the second external electrode 24b provided on the side surface 12c of 1 and the surface of the second side surface 12d is adjusted so as to be substantially parallel to the mounting surface.

図7に示す積層セラミックコンデンサ110は、図1に示す積層セラミックコンデンサ10と同様の効果を奏するとともに、次の効果を奏する。
すなわち、保護層132は、第1の外部電極24aと第2の外部電極24bとの間に位置する積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上、および第2の側面12d上、かつ、金属層30を覆うように配置されており、さらに、第1の外部電極24aの先端および第2の外部電極24bの先端の下部に入り込むように設けられるので、保護層132と積層体12の境界部を第1の外部電極24aおよび第2の外部電極24bが覆うことで、保護層132を積層体12、第1の外部電極24aおよび第2の外部電極24bの3方向から固定することが可能となり、保護層132の機械強度を向上させることができる。さらに、第1の外部電極24aおよび第2の外部電極24bの積層体12の第1の主面12a上、第2の主面12b上、第1の側面12c上および第2の側面12d上に設けられる第1の端面12eと第2の端面12fとを結ぶ長さ方向zの長さを大きくすることができ、積層体12への水分の侵入を低減することができる。その結果、積層セラミックコンデンサ110は、耐湿性を向上させることができ、水分の侵入による構造欠陥を抑制することができる。
The multilayer ceramic capacitor 110 shown in FIG. 7 has the same effect as that of the multilayer ceramic capacitor 10 shown in FIG. 1, and also has the following effects.
That is, the protective layer 132 is on the first main surface 12a, the second main surface 12b, and the first side surface of the laminated body 12 located between the first external electrode 24a and the second external electrode 24b. It is arranged on 12c and on the second side surface 12d so as to cover the metal layer 30, and further enters the lower portion of the tip of the first external electrode 24a and the tip of the second external electrode 24b. Since the protective layer 132 is provided, the protective layer 132 is covered with the laminated body 12, the first external electrodes 24a and the second by covering the boundary portion between the protective layer 132 and the laminated body 12 with the first external electrode 24a and the second external electrode 24b. It is possible to fix the external electrode 24b from three directions, and the mechanical strength of the protective layer 132 can be improved. Further, on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the laminated body 12 of the first external electrode 24a and the second external electrode 24b. The length in the length direction z connecting the first end surface 12e and the second end surface 12f provided can be increased, and the intrusion of moisture into the laminated body 12 can be reduced. As a result, the monolithic ceramic capacitor 110 can improve the moisture resistance and suppress structural defects due to the intrusion of moisture.

2.積層セラミック電子部品の製造方法
次に、本発明にかかる積層セラミック電子部品の製造方法について説明する。なお、ここでは、積層セラミック電子部品として、上述した積層セラミックコンデンサ10の製造方法を説明する。
2. 2. Method for Manufacturing Laminated Ceramic Electronic Components Next, a method for manufacturing laminated ceramic electronic components according to the present invention will be described. Here, a method for manufacturing the above-mentioned multilayer ceramic capacitor 10 as a multilayer ceramic electronic component will be described.

まず、誘電体シート、内部電極用の導電性ペーストを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。 First, a dielectric sheet and a conductive paste for internal electrodes are prepared. The conductive paste for the dielectric sheet and the internal electrode contains a binder and a solvent, and known organic binders and organic solvents can be used.

次に、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。 Next, the conductive paste for the internal electrode is printed on the dielectric sheet in a predetermined pattern by, for example, screen printing or gravure printing, to form the internal electrode pattern.

続いて、内部電極パターンが印刷されていない外層用の誘電体シートが所定枚数積層され、その上に、内部電極パターンが印刷された誘電体シートが順次積層され、さらに、内部電極パターンが印刷されていない外層用の誘電体シートが所定枚数積層され、積層シートが作製される。 Subsequently, a predetermined number of dielectric sheets for the outer layer on which the internal electrode pattern is not printed are laminated, and then the dielectric sheets on which the internal electrode pattern is printed are sequentially laminated, and further, the internal electrode pattern is printed. A predetermined number of dielectric sheets for the outer layer that have not been printed are laminated to produce a laminated sheet.

そして、積層シートは、静水圧プレスなどの手段により積層方向に圧着され、積層ブロックが作製される。 Then, the laminated sheet is pressure-bonded in the laminated direction by means such as a hydrostatic press to produce a laminated block.

その後、積層ブロックは、所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、生の積層体チップに対してバレル研磨などを施し、積層体の角部および稜線部に丸みをつけてもよい。 After that, the laminated block is cut into a predetermined shape and size, and raw laminated chips are cut out. At this time, the raw laminate chips may be subjected to barrel polishing or the like to round the corners and ridges of the laminate.

続いて、金属層30および保護層32を形成する。金属層30および保護層32の形成は、焼成後の積層体12に対して形成する方法と、焼成前の生の積層体に対して形成する方法とがある。 Subsequently, the metal layer 30 and the protective layer 32 are formed. The metal layer 30 and the protective layer 32 can be formed on the laminated body 12 after firing or on the raw laminated body before firing.

まず、焼成後の積層体12に対して金属層30および保護層32を形成する方法について説明する。
切り出された生の積層体チップが焼成され、第1の内部電極層が第1の端面に引き出され、第2の内部電極層が第2の端面に引き出された積層体12が作製される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用の導電性ペーストの材料に依存するが、900℃以上1400℃以下であることが好ましい。また、このとき、積層体12に対して、バレル研磨などのより積層体12の角部および稜線部に丸みをつけてもよい。
First, a method of forming the metal layer 30 and the protective layer 32 on the laminated body 12 after firing will be described.
The cut out raw laminate chips are fired, the first internal electrode layer is pulled out to the first end face, and the laminate 12 in which the second internal electrode layer is pulled out to the second end face is produced. The firing temperature of the raw laminate chips depends on the ceramic material and the material of the conductive paste for the internal electrodes, but is preferably 900 ° C. or higher and 1400 ° C. or lower. Further, at this time, with respect to the laminated body 12, the corners and ridges of the laminated body 12 may be rounded by barrel polishing or the like.

そして、積層体12の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12d上に、積層体12を周回するように金属層ペーストを塗布し、乾燥処理する。金属層ペーストの塗布方法は、金属層ペーストを、ローラーを用いて所定の場所に塗布するもしくはインクジェット法にて金属層ペーストの塗布を行う。 Then, a metal layer paste is applied on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the laminated body 12 so as to orbit the laminated body 12, and dried. To process. As a method of applying the metal layer paste, the metal layer paste is applied to a predetermined place using a roller, or the metal layer paste is applied by an inkjet method.

続いて、金属層ペーストを乾燥処理させた積層体12に、積層体12の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12d上に、積層体12を周回し、さらに金属層ペーストの乾燥部分を覆うように、保護層となるペースト(保護層ペースト)を塗布し乾燥処理する。保護層ペーストの塗布方法は、保護層ペーストを、ローラーを用いて所定の場所に塗布するもしくはインクジェット法にて保護層ペーストの塗布を行う。 Subsequently, the laminated body 12 obtained by drying the metal layer paste is placed on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the laminated body 12. A paste serving as a protective layer (protective layer paste) is applied and dried so as to go around 12 and further cover the dried portion of the metal layer paste. As a method of applying the protective layer paste, the protective layer paste is applied to a predetermined place using a roller, or the protective layer paste is applied by an inkjet method.

その後、金属層ペースト、保護層ペーストを塗布し、乾燥した積層体12を焼成し、乾燥した金属層ペーストおよび保護層ペーストを焼結させ、積層体12に金属層30および保護層32を形成する。焼成温度は、保護層32の材料や内部電極用の導電性ペーストの材料に依存するが、900℃以上1400℃以下であることが好ましい。 After that, the metal layer paste and the protective layer paste are applied, the dried laminate 12 is fired, the dried metal layer paste and the protective layer paste are sintered, and the metal layer 30 and the protective layer 32 are formed on the laminate 12. .. The firing temperature depends on the material of the protective layer 32 and the material of the conductive paste for the internal electrode, but is preferably 900 ° C. or higher and 1400 ° C. or lower.

続いて、金属層30および保護層32を形成した積層体12の両端面に外部電極24を形成する。 Subsequently, the external electrodes 24 are formed on both end faces of the laminated body 12 on which the metal layer 30 and the protective layer 32 are formed.

外部電極24の下地電極層が焼き付け層であるときの、下地電極層の形成方法を説明する。
外部電極24の焼付け層を形成するために、たとえば、積層体12の表面に第1の端面12eから露出している第1の内部電極層16aの第1の引出部20aの露出部分にガラス成分と金属とを含む外部電極用の導電性ペーストがディッピングなどの方法により塗布されて焼き付けられ、第1の下地電極層が形成される。また、同様に、外部電極24の焼付け層を形成するために、たとえば、積層体12の第2の端面12fから露出している第2の内部電極層16bの第2の引出部20bの露出部分にガラス成分と金属とを含む外部電極用導電性ペーストがディッピングなどの方法により外部電極用の導電性ペーストが塗布されて焼き付けられ、第2の下地電極層が形成される。このとき、焼き付け処理の温度は、700℃以上900℃以下であることが好ましい。
A method of forming the base electrode layer when the base electrode layer of the external electrode 24 is a baking layer will be described.
In order to form the baking layer of the external electrode 24, for example, a glass component is formed on the exposed portion of the first extraction portion 20a of the first internal electrode layer 16a exposed from the first end surface 12e on the surface of the laminate 12. A conductive paste for an external electrode containing metal and metal is applied and baked by a method such as dipping to form a first base electrode layer. Similarly, in order to form the baking layer of the outer electrode 24, for example, the exposed portion of the second drawer portion 20b of the second inner electrode layer 16b exposed from the second end surface 12f of the laminated body 12. The conductive paste for an external electrode containing a glass component and a metal is coated and baked with the conductive paste for an external electrode by a method such as dipping to form a second base electrode layer. At this time, the temperature of the baking process is preferably 700 ° C. or higher and 900 ° C. or lower.

次に、下地電極層が導電性樹脂層で形成するときの、下地電極層の形成方法を説明する。
なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに、導電性樹脂層を単体で積層体12の表面に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層もしくは積層体12の表面に塗布し、250℃以上550℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層が形成される。この時の熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は100ppm以下に抑えることが好ましい。
Next, a method of forming the base electrode layer when the base electrode layer is formed of the conductive resin layer will be described.
The conductive resin layer may be formed on the surface of the baking layer, or the conductive resin layer may be formed alone on the surface of the laminate 12 without forming the baking layer.
As a method for forming the conductive resin layer, a conductive resin paste containing a thermosetting resin and a metal component is applied to the surface of the baking layer or the laminate 12, and heat treatment is performed at a temperature of 250 ° C. or higher and 550 ° C. or lower to carry out the resin. Is thermoset to form a conductive resin layer. The atmosphere during the heat treatment at this time is preferably an N 2 atmosphere. Further, in order to prevent the resin from scattering and to prevent the oxidation of various metal components, the oxygen concentration is preferably suppressed to 100 ppm or less.

また、下地電極層が薄膜層で形成するときの、下地電極層の形成方法を説明する。
下地電極層が薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された1μm以下の層とされる。
In addition, a method of forming the base electrode layer when the base electrode layer is formed of a thin film layer will be described.
When the base electrode layer is formed of a thin film layer, the base electrode layer can be formed by a thin film forming method such as a sputtering method or a thin film deposition method. The base electrode layer formed of the thin film layer is a layer of 1 μm or less in which metal particles are deposited.

さらに、下地電極層を設けずに、積層体12の内部電極層16の露出部にめっき層を設けてもよい。
積層体12の第1の端面12eおよび第2の端面12fにめっき処理を施し、内部電極層16の露出部上に下地めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に上層めっき電極を同様に形成してもよい。
Further, a plating layer may be provided on the exposed portion of the internal electrode layer 16 of the laminated body 12 without providing the base electrode layer.
The first end face 12e and the second end face 12f of the laminate 12 are plated to form a base plating electrode on the exposed portion of the internal electrode layer 16. Either electrolytic plating or electroless plating may be used for the plating treatment, but electroless plating requires pretreatment with a catalyst or the like in order to improve the plating precipitation rate, which complicates the process. There are disadvantages. Therefore, it is usually preferable to use electrolytic plating. As the plating method, it is preferable to use barrel plating. Further, if necessary, the upper layer plating electrode may be similarly formed on the surface of the lower layer plating electrode.

その後、下地電極層の表面、導電性樹脂層の表面もしくは下地めっき層の表面、上層めっき層の表面に、めっき層が形成され、外部電極24が形成される。
図1に示す積層セラミックコンデンサ10は、焼付け層の表面にめっき層として、Niめっき層およびSnめっき層が形成される。Niめっき層およびSnめっき層は、たとえばバレルめっき法により、順次形成される。
After that, a plating layer is formed on the surface of the base electrode layer, the surface of the conductive resin layer, the surface of the base plating layer, and the surface of the upper plating layer, and the external electrode 24 is formed.
In the multilayer ceramic capacitor 10 shown in FIG. 1, a Ni plating layer and a Sn plating layer are formed as plating layers on the surface of the baking layer. The Ni plating layer and the Sn plating layer are sequentially formed by, for example, a barrel plating method.

次に、焼成前の積層体12に対して金属層30および保護層32を形成する方法について説明する。
積層体12の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12d上に、積層体12を周回するように金属層ペーストを塗布し、乾燥処理する。金属層ペーストの塗布方法は、金属層ペーストを、ローラーを用いて所定の場所に塗布するもしくはインクジェット法にて金属層ペーストの塗布を行う。
Next, a method of forming the metal layer 30 and the protective layer 32 on the laminated body 12 before firing will be described.
A metal layer paste is applied on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the laminate 12 so as to orbit the laminate 12, and the laminate is dried. .. As a method of applying the metal layer paste, the metal layer paste is applied to a predetermined place using a roller, or the metal layer paste is applied by an inkjet method.

続いて、金属層ペーストを乾燥処理させた積層体12に、積層体12の第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12d上に、積層体12を周回し、さらに金属層ペーストの乾燥部分を覆うように、保護層となるペースト(保護層ペースト)を塗布し乾燥処理する。保護層ペーストの塗布方法は、保護層ペーストを、ローラーを用いて所定の場所に塗布するもしくはインクジェット法にて保護層ペーストの塗布を行う。 Subsequently, the laminated body 12 obtained by drying the metal layer paste is placed on the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d of the laminated body 12. A paste serving as a protective layer (protective layer paste) is applied and dried so as to go around 12 and further cover the dried portion of the metal layer paste. As a method of applying the protective layer paste, the protective layer paste is applied to a predetermined place using a roller, or the protective layer paste is applied by an inkjet method.

その後、金属層ペースト、保護層ペーストを塗布し、乾燥した積層体12を焼成し、乾燥した金属層ペーストおよび保護層ペーストを焼結させ、積層体12に金属層30および保護層32を形成する。焼成温度は、保護層32の材料や内部電極用の導電性ペーストの材料に依存するが、900℃以上1400℃以下であることが好ましい。また、このとき、積層体12に対して、バレル研磨などのより積層体12の角部および稜線部に丸みをつけてもよい。 After that, the metal layer paste and the protective layer paste are applied, the dried laminate 12 is fired, the dried metal layer paste and the protective layer paste are sintered, and the metal layer 30 and the protective layer 32 are formed on the laminate 12. .. The firing temperature depends on the material of the protective layer 32 and the material of the conductive paste for the internal electrode, but is preferably 900 ° C. or higher and 1400 ° C. or lower. Further, at this time, with respect to the laminated body 12, the corners and ridges of the laminated body 12 may be rounded by barrel polishing or the like.

続いて、金属層30および保護層32を形成した積層体12の両端面に外部電極24を形成する。なお、外部電極24の形成方法は、焼成後の積層体12に対して金属層30および保護層32を形成する方法において、説明した外部電極24の形成方法と同様であるので、その説明を省略する。 Subsequently, the external electrodes 24 are formed on both end faces of the laminated body 12 on which the metal layer 30 and the protective layer 32 are formed. The method of forming the external electrode 24 is the same as the method of forming the external electrode 24 described in the method of forming the metal layer 30 and the protective layer 32 on the laminated body 12 after firing, and thus the description thereof will be omitted. To do.

このようにして、図1に示す積層セラミックコンデンサ10が製造される。 In this way, the monolithic ceramic capacitor 10 shown in FIG. 1 is manufactured.

なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
As described above, the embodiments of the present invention are disclosed in the above description, but the present invention is not limited thereto.
That is, various changes can be made to the above-described embodiments with respect to the mechanism, shape, material, quantity, position, arrangement, etc., without departing from the scope of the technical idea and purpose of the present invention. They are, and they are included in the present invention.

10、110 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 セラミック層
15a 外層部
15b 内層部
16 内部電極層
16a 第1の内部電極層
16b 第2の内部電極層
18a 第1の対向電極部
18b 第2の対向電極部
20a 第1の引出電極部
20b 第2の引出電極部
22a 側部(Wギャップ)
22b 側部(Lギャップ)
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
26 下地電極層
26a 第1の下地電極層
26b 第2の下地電極層
28 めっき層
28a 第1のめっき層
28b 第2のめっき層
30 金属層
32、132 保護層
x 高さ方向
y 幅方向
z 長さ方向
10, 110 Multilayer Ceramic Capacitor 12 Laminated body 12a First main surface 12b Second main surface 12c First side surface 12d Second side surface 12e First end surface 12f Second end surface 14 Ceramic layer 15a Outer layer part 15b Inner layer part 16 Internal electrode layer 16a First internal electrode layer 16b Second internal electrode layer 18a First counter electrode part 18b Second counter electrode part 20a First lead electrode part 20b Second lead electrode part 22a Side part ( W gap)
22b side (L gap)
24 External electrode 24a First external electrode 24b Second external electrode 26 Base electrode layer 26a First base electrode layer 26b Second base electrode layer 28 Plating layer 28a First plating layer 28b Second plating layer 30 Metal Layers 32, 132 Protective layer x Height direction y Width direction z Length direction

Claims (3)

積層された複数のセラミック層と、前記セラミック層上に積層された複数の内部電極層とを含み、高さ方向に相対する第1の主面および第2の主面と、高さ方向に直交する幅方向に相対する第1の側面および第2の側面と、高さ方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面と、を含む積層体と、
前記第1の端面上、ならびに前記第1の主面の一部、前記第2の主面の一部、前記第1の側面の一部、および前記第2の側面の一部に配置される第1の外部電極と、
前記第2の端面上、ならびに前記第1の主面の一部、前記第2の主面の一部、前記第1の側面の一部、および前記第2の側面の一部に配置される第2の外部電極と、
を備え、
前記積層体の前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面上には、前記積層体を周回するように配置される金属層を有し、
前記第1の外部電極と前記第2の外部電極との間に位置する前記積層体の前記第1の主面上、前記第2の主面上、前記第1の側面上および前記第2の側面上に配置され、かつ、前記金属層を覆うように配置された保護層を有する、積層セラミック電子部品。
A plurality of laminated ceramic layers and a plurality of internal electrode layers laminated on the ceramic layer are included, and the first main surface and the second main surface facing each other in the height direction are orthogonal to the height direction. A laminate including a first side surface and a second side surface facing each other in the width direction, and a first end face and a second end face facing each other in the length direction orthogonal to the height direction and the width direction.
It is arranged on the first end face and on a part of the first main surface, a part of the second main surface, a part of the first side surface, and a part of the second side surface. With the first external electrode,
It is arranged on the second end surface and on a part of the first main surface, a part of the second main surface, a part of the first side surface, and a part of the second side surface. With the second external electrode,
With
On the first main surface, the second main surface, the first side surface, and the second side surface of the laminate, metal layers arranged so as to orbit the laminate are provided.
On the first main surface, on the second main surface, on the first side surface, and on the second surface of the laminate located between the first external electrode and the second external electrode. A laminated ceramic electronic component having a protective layer arranged on the side surface and arranged so as to cover the metal layer.
前記保護層の一部は、前記第1の外部電極と前記積層体との間、および前記第2の外部電極と前記積層体のとの間に位置するように設けられている、請求項1に記載の積層セラミック電子部品。 A part of the protective layer is provided so as to be located between the first external electrode and the laminated body, and between the second external electrode and the laminated body, claim 1. Multilayer ceramic electronic components described in. 前記金属層上には、めっき層が形成されていない、請求項1または請求項2に記載の積層セラミック電子部品。 The laminated ceramic electronic component according to claim 1 or 2, wherein a plating layer is not formed on the metal layer.
JP2019090395A 2019-05-13 2019-05-13 Multilayer ceramic electronic component Pending JP2020188081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019090395A JP2020188081A (en) 2019-05-13 2019-05-13 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019090395A JP2020188081A (en) 2019-05-13 2019-05-13 Multilayer ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2020188081A true JP2020188081A (en) 2020-11-19

Family

ID=73221114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090395A Pending JP2020188081A (en) 2019-05-13 2019-05-13 Multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2020188081A (en)

Similar Documents

Publication Publication Date Title
JP2018088451A (en) Multilayer ceramic capacitor
JP2017098542A (en) Capacitor and manufacturing method of the same
US8472160B2 (en) Electronic component
US20200168400A1 (en) Multilayer ceramic electronic component
JP2021034440A (en) Multilayer ceramic electronic part
US11094470B2 (en) Multilayer ceramic capacitor
JP2020202220A (en) Multilayer ceramic electronic component
JP2022039808A (en) Laminated ceramic capacitor
JP2021002604A (en) Multilayer ceramic electronic component
JP2021034458A (en) Layered ceramic electronic component
JP2021068843A (en) Multilayer ceramic electronic component
US8553391B2 (en) Electronic component
JP2021089924A (en) Multilayer ceramic electronic component
JP2021168337A (en) Multilayer ceramic capacitor
JP2021125673A (en) Multilayer ceramic capacitor
JP2020188081A (en) Multilayer ceramic electronic component
JP7196817B2 (en) How to use multilayer ceramic capacitors and how to mount multilayer ceramic capacitors
JP2020174073A (en) Multilayer ceramic capacitor
JP2021015925A (en) Multilayer ceramic capacitor
JP2021052129A (en) Multilayer ceramic electronic component
WO2024018718A1 (en) Laminated ceramic electronic component and mounting structure for laminated ceramic electronic component
WO2024018719A1 (en) Layered ceramic electronic component
JP2021120976A (en) Multilayer ceramic electronic component with protective frame part and mounting structure therefor
WO2024004304A1 (en) Feedthrough multilayer ceramic capacitor
US20230197338A1 (en) Multilayer ceramic capacitor