JP2020181887A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
JP2020181887A
JP2020181887A JP2019084007A JP2019084007A JP2020181887A JP 2020181887 A JP2020181887 A JP 2020181887A JP 2019084007 A JP2019084007 A JP 2019084007A JP 2019084007 A JP2019084007 A JP 2019084007A JP 2020181887 A JP2020181887 A JP 2020181887A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
semiconductor chips
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019084007A
Other languages
Japanese (ja)
Inventor
倫晃 北川
Michiaki Kitagawa
倫晃 北川
竹迫　憲浩
Norihiro Takesako
憲浩 竹迫
穴吹　和敏
Kazutoshi Anabuki
和敏 穴吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019084007A priority Critical patent/JP2020181887A/en
Publication of JP2020181887A publication Critical patent/JP2020181887A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

To provide a manufacturing method for semiconductor device, capable of picking up a desired semiconductor chip while restraining damage and positional deviation of semiconductor chips.SOLUTION: The manufacturing method for semiconductor includes attracting and retaining a plurality of semiconductor chips and with the plurality of semiconductor chips attracted and retained, attracting and picking up a selected semiconductor chip from the plurality of semiconductor chips.SELECTED DRAWING: Figure 5

Description

本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.

半導体装置が製造される際には、多くの場合は、半導体ウエハがダイシングテープの一方の主面上に貼り付けられる。また、貼り付けられた半導体ウエハがダイシング加工される。これにより、ダイシングテープの一方の主面上に複数の半導体チップが形成される。また、ダイシングテープを引き伸ばすエキスパンドが行われ、ダイシングテープの他方の主面の側からダイシングテープを介して所望の半導体チップが突き上げ冶具により突き上げられる。これにより、所望の半導体チップがダイシングテープから剥がされピックアップされる。 When semiconductor devices are manufactured, semiconductor wafers are often attached onto one main surface of the dicing tape. In addition, the attached semiconductor wafer is diced. As a result, a plurality of semiconductor chips are formed on one main surface of the dicing tape. Further, expansion is performed to stretch the dicing tape, and a desired semiconductor chip is pushed up by a push-up jig from the other main surface side of the dicing tape via the dicing tape. As a result, the desired semiconductor chip is peeled off from the dicing tape and picked up.

半導体チップを突き上げることにより半導体チップがダイシングテープから剥がされる場合は、半導体チップがダイシングテープから適切に剥がされないことがあり、半導体チップが割れる、半導体チップがダメージを受ける等の問題が発生することがある。半導体チップが受けたダメージは、半導体チップがピックアップされた後に実行される工程において進行する可能性があり、最終的に製造される半導体装置の信頼性を低下させる。これらの問題は、半導体チップの特性を改善するために半導体チップが薄くされている場合、及び半導体チップがパワーデバイスの半導体チップである場合等の半導体チップが大きなチップサイズを有する場合に特に顕著になる。半導体チップが大きなチップサイズを有する場合にこれらの問題が顕著になるのは、突き上げが行われる力点の位置から半導体チップがダイシングテープから剥がされ始める作用点の位置までの距離が長くなるためである。このため、半導体チップをピックアップする方法の改善が必要であり、半導体チップを突き上げずに半導体チップをピックアップする方法が提案されている。 When the semiconductor chip is peeled off from the dicing tape by pushing up the semiconductor chip, the semiconductor chip may not be properly peeled off from the dicing tape, which may cause problems such as cracking of the semiconductor chip and damage to the semiconductor chip. is there. The damage received by the semiconductor chip may proceed in the process executed after the semiconductor chip is picked up, which reduces the reliability of the finally manufactured semiconductor device. These problems are particularly remarkable when the semiconductor chip is thinned to improve the characteristics of the semiconductor chip, and when the semiconductor chip has a large chip size, such as when the semiconductor chip is a semiconductor chip of a power device. Become. These problems become more pronounced when the semiconductor chip has a large chip size because the distance from the position of the force point where the push-up is performed to the position of the point of action where the semiconductor chip begins to be peeled off from the dicing tape becomes long. .. Therefore, it is necessary to improve the method of picking up the semiconductor chip, and a method of picking up the semiconductor chip without pushing up the semiconductor chip has been proposed.

例えば、特許文献１に記載された技術においては、ウェーハに形成された状態の各半導体装置が、ダイシングテープに貼り付けられ、ダイシングされる（段落００２５）。また、ダイシングテープに貼り付けられた複数の半導体チップが、吸引され、真空チャックユニットの上面に固定される（段落００２４）。また、ダイシングテープが半導体チップから剥離される（段落００２８）。半導体チップからダイシングテープが剥離された後、半導体チップへの吸引固定力が解除され、半導体チップが真空チャックユニットの上面に載置されただけの状態となる（段落００２９）。その後、半導体チップが、ピックアップヘッドにより拾い上げられる（段落００２９）。 For example, in the technique described in Patent Document 1, each semiconductor device formed on a wafer is attached to a dicing tape and diced (paragraph 0025). Further, a plurality of semiconductor chips attached to the dicing tape are sucked and fixed to the upper surface of the vacuum chuck unit (paragraph 0024). Also, the dicing tape is peeled off from the semiconductor chip (paragraph 0028). After the dicing tape is peeled off from the semiconductor chip, the suction fixing force to the semiconductor chip is released, and the semiconductor chip is simply placed on the upper surface of the vacuum chuck unit (paragraph 0029). The semiconductor chip is then picked up by the pickup head (paragraph 0029).

特開２００１−３４５３６８号公報Japanese Unexamined Patent Publication No. 2001-345368

特許文献１に記載された技術においては、半導体チップがピックアップヘッドにより拾い上げられる際に、半導体チップへの吸引固定力が解除されており、半導体チップが真空チャックユニットの上面に載置されただけの状態となる。このため、半導体チップがピックアップヘッドにより拾い上げられる際に、半導体チップの位置がずれ、所望の半導体チップを拾い上げることができないという問題が発生することがある。 In the technique described in Patent Document 1, when the semiconductor chip is picked up by the pickup head, the suction fixing force to the semiconductor chip is released, and the semiconductor chip is simply placed on the upper surface of the vacuum chuck unit. It becomes a state. Therefore, when the semiconductor chip is picked up by the pickup head, the position of the semiconductor chip is displaced, which may cause a problem that a desired semiconductor chip cannot be picked up.

本発明は、この問題に鑑みてなされた。本発明が解決しようとする課題は、半導体チップの損傷及び位置ずれを抑制しながら所望の半導体チップをピックアップすることができる半導体装置の製造方法を提供することである。 The present invention has been made in view of this problem. An object to be solved by the present invention is to provide a method for manufacturing a semiconductor device capable of picking up a desired semiconductor chip while suppressing damage and misalignment of the semiconductor chip.

本発明は、半導体装置の製造方法に向けられる。 The present invention is directed to a method of manufacturing a semiconductor device.

半導体装置の製造において、複数の半導体チップが吸着保持される。また、複数の半導体チップが吸着保持されたまま複数の半導体チップから選択された半導体チップが吸着されピックアップされる。 In the manufacture of semiconductor devices, a plurality of semiconductor chips are attracted and held. Further, the semiconductor chip selected from the plurality of semiconductor chips is adsorbed and picked up while the plurality of semiconductor chips are adsorbed and held.

本発明によれば、所望の半導体チップを突き上げることなく所望の半導体チップをピックアップすることができる。このため、所望の半導体チップが損傷することを抑制することができる。 According to the present invention, a desired semiconductor chip can be picked up without pushing up the desired semiconductor chip. Therefore, it is possible to prevent the desired semiconductor chip from being damaged.

また、本発明によれば、複数の半導体チップが吸着保持されたまま所望の半導体チップがピックアップされる。このため、所望の半導体チップをピックアップする際に半導体チップの位置ずれを抑制することができる。これにより、所望の半導体チップを的確にピックアップすることができる。 Further, according to the present invention, a desired semiconductor chip is picked up while a plurality of semiconductor chips are adsorbed and held. Therefore, it is possible to suppress the displacement of the semiconductor chip when picking up the desired semiconductor chip. As a result, the desired semiconductor chip can be accurately picked up.

本発明の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。 The objects, features, aspects and advantages of the present invention will become more apparent with the following detailed description and accompanying drawings.

実施の形態１の半導体装置の製造方法を図示するフローチャートである。It is a flowchart which illustrates the manufacturing method of the semiconductor device of Embodiment 1. 実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する平面図である。FIG. 5 is a plan view schematically illustrating a work or the like to be processed in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する平面図である。FIG. 5 is a plan view schematically illustrating a work or the like to be processed in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する斜視図である。FIG. 5 is a perspective view schematically illustrating a work or the like to be processed in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する断面図である。FIG. 5 is a cross-sectional view schematically illustrating a work or the like processed in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する断面図である。FIG. 5 is a cross-sectional view schematically illustrating a work or the like processed in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する断面図である。FIG. 5 is a cross-sectional view schematically illustrating a work or the like processed in the method for manufacturing a semiconductor device according to the first embodiment. 実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する断面図である。FIG. 5 is a cross-sectional view schematically illustrating a work or the like processed in the method for manufacturing a semiconductor device according to the first embodiment.

図１は、実施の形態１の半導体装置の製造方法を図示するフローチャートである。図２から図８までは、実施の形態１の半導体装置の製造方法において処理されるワーク等を模式的に図示する図である。図２及び図３は、平面図である。図４は、斜視図である。図５から図８までは、半導体チップが保持されたポーラスステージを含む一部を拡大した断面図である。 FIG. 1 is a flowchart illustrating a method for manufacturing a semiconductor device according to the first embodiment. 2 to 8 are diagrams schematically showing a work or the like processed in the method for manufacturing a semiconductor device according to the first embodiment. 2 and 3 are plan views. FIG. 4 is a perspective view. 5 to 8 are enlarged cross-sectional views of a part including a porous stage in which a semiconductor chip is held.

実施の形態１の半導体装置の製造方法においては、図１に図示される工程Ｓ１０１からＳ１０５までが順次に実行される。 In the method for manufacturing a semiconductor device according to the first embodiment, steps S101 to S105 shown in FIG. 1 are sequentially executed.

工程Ｓ１０１においては、図２に図示されるように、ダイシングテープ１０がダイシングリング１１に張られる。また、半導体ウエハ１２の表面となるパターン面が、張られたダイシングテープ１０に貼り付けられる。 In step S101, the dicing tape 10 is stretched on the dicing ring 11 as shown in FIG. Further, the pattern surface to be the surface of the semiconductor wafer 12 is attached to the stretched dicing tape 10.

ダイシングテープ１０は、半導体ウエハ１２及び下述する複数の半導体チップ２０を保持することができる粘着性を有する粘着シートである。半導体ウエハ１２のパターン面は、配線パターンを有する。ダイシングテープ１０は、マウントテープとも呼ばれる。ダイシングリング１１は、マウントリングとも呼ばれる。 The dicing tape 10 is an adhesive sheet having adhesiveness capable of holding the semiconductor wafer 12 and the plurality of semiconductor chips 20 described below. The pattern surface of the semiconductor wafer 12 has a wiring pattern. The dicing tape 10 is also called a mount tape. The dicing ring 11 is also called a mount ring.

工程Ｓ１０２においては、図３に図示されるように、貼り付けられた半導体ウエハ１２が半導体ウエハ１２の裏面側からダイシング加工される。これにより、半導体ウエハ１２が分割され、複数の半導体チップ２０が形成される。なお、通常、半導体ウエハ１２の裏面側にはダイシングラインが設けられていないが、裏面露光技術を利用することで正確なダイシングが可能である。 In step S102, as shown in FIG. 3, the attached semiconductor wafer 12 is diced from the back surface side of the semiconductor wafer 12. As a result, the semiconductor wafer 12 is divided and a plurality of semiconductor chips 20 are formed. Normally, a dicing line is not provided on the back surface side of the semiconductor wafer 12, but accurate dicing can be performed by using the back surface exposure technique.

形成される各半導体チップ２０の表面は、配線パターンを有する。複数の半導体チップ２０が不良品の半導体チップ２１を含む場合は、不良品の半導体チップ２１の表面にはＮＧマーク等の印２２が付されている。ＮＧマークは、バッドマークとも呼ばれる。 The surface of each semiconductor chip 20 formed has a wiring pattern. When the plurality of semiconductor chips 20 include the defective semiconductor chip 21, the surface of the defective semiconductor chip 21 is marked with a mark 22 such as an NG mark. The NG mark is also called a bad mark.

工程Ｓ１０３においては、図４に図示されるように、形成された複数の半導体チップ２０の裏面がポーラステーブル３０に吸着保持される。また、吸着保持された複数の半導体チップ２０からダイシングテープ１０が剥がされる。これにより、ポーラステーブル３０上に複数の半導体チップ２０のみが残される。 In step S103, as shown in FIG. 4, the back surfaces of the formed plurality of semiconductor chips 20 are adsorbed and held on the porous table 30. Further, the dicing tape 10 is peeled off from the plurality of semiconductor chips 20 that are attracted and held. As a result, only a plurality of semiconductor chips 20 are left on the porous table 30.

工程Ｓ１０４においては、図５に図示されるように、複数の半導体チップ２０がポーラステーブル３０に吸着保持されたまま、複数の半導体チップ２０から選択された半導体チップ２０が、半導体チップ２０の表面２０Ｆの側から吸着コレット４１により吸着されピックアップされる。図５に描かれる破線矢印は、空気の流れを示す。 In step S104, as shown in FIG. 5, the semiconductor chips 20 selected from the plurality of semiconductor chips 20 are placed on the surface 20F of the semiconductor chips 20 while the plurality of semiconductor chips 20 are adsorbed and held on the porous table 30. It is sucked and picked up by the suction collet 41 from the side of. The dashed arrow drawn in FIG. 5 indicates the flow of air.

工程Ｓ１０４においては、ポーラステーブル３０が、第１の吸着圧で複数の半導体チップ２０を吸着保持する。また、吸着コレット４１が、第１の吸着圧より大きい第２の吸着圧で選択された半導体チップ２０を吸着する。ポーラステーブル３０が第１の吸着圧で複数の半導体チップ２０を吸着保持することにより、選択された半導体チップ２０に隣接する半導体チップの位置ずれを抑制することができる。選択された半導体チップ２０の直下のみ選択的に第１の吸着圧を低下させてもよい。 In step S104, the porous table 30 adsorbs and holds a plurality of semiconductor chips 20 at the first adsorption pressure. Further, the adsorption collet 41 adsorbs the selected semiconductor chip 20 with a second adsorption pressure larger than the first adsorption pressure. By sucking and holding the plurality of semiconductor chips 20 at the first suction pressure, the porous table 30 can suppress the displacement of the semiconductor chips adjacent to the selected semiconductor chips 20. The first adsorption pressure may be selectively reduced only directly under the selected semiconductor chip 20.

ポーラステーブル３０は、図６に図示されるように、真空配管５０を経由してコントロールユニット５１により制御される電磁弁５２に接続されている。真空配管５０、コントロールユニット５１及び電磁弁５２は、ポーラステーブル３０に複数の半導体チップ２０を吸着させるための吸着機構５３を構成する。図６に描かれる破線矢印は、空気の流れを示す。 As shown in FIG. 6, the porous table 30 is connected to a solenoid valve 52 controlled by a control unit 51 via a vacuum pipe 50. The vacuum pipe 50, the control unit 51, and the solenoid valve 52 form a suction mechanism 53 for sucking a plurality of semiconductor chips 20 on the porous table 30. The dashed arrow drawn in FIG. 6 indicates the flow of air.

工程Ｓ１０４においては、電磁弁５２により、第１の吸着圧が調整され、ポーラステーブル３０による複数の半導体チップ２０の保持力が調整される。電磁弁５２は、開閉度を調整することにより、生成する真空圧を調整し、第１の吸着圧を調整する。電磁弁５２による第１の吸着圧の調整によれば、信号により第１の吸着圧を調整することができる。 In step S104, the first suction pressure is adjusted by the solenoid valve 52, and the holding force of the plurality of semiconductor chips 20 by the porous table 30 is adjusted. The solenoid valve 52 adjusts the generated vacuum pressure by adjusting the degree of opening and closing, and adjusts the first suction pressure. According to the adjustment of the first suction pressure by the solenoid valve 52, the first suction pressure can be adjusted by the signal.

第１の吸着圧を制御することにより、各半導体チップ２０の厚さ及びチップサイズに応じてポーラステーブル３０への複数の半導体チップ２０の吸着力及び密着力が変化した場合でも、ポーラステーブル３０への複数の半導体チップ２０の吸着状態をレシピ及び条件に応じて制御することができる。 By controlling the first suction pressure, even if the suction force and the adhesive force of the plurality of semiconductor chips 20 to the porous table 30 change according to the thickness and the chip size of each semiconductor chip 20, the porous table 30 can be reached. The adsorption state of the plurality of semiconductor chips 20 can be controlled according to the recipe and the conditions.

第２の吸着圧は、センサーにより検出される。吸着コレット４１が半導体チップ２０を吸着することが失敗したことが第２の吸着圧により検出された場合は、そのことを示すエラー信号が発せられる。発せられたエラー信号は、電磁弁５２に入力される。電磁弁５２は、エラー信号が入力された場合に、第１の吸着圧を低下させる。これにより、吸着コレット４１が半導体チップ２０を吸着することが失敗した場合に、第１の吸着圧が低下し、吸着コレット４１が半導体チップ２０を吸着することが容易になる。 The second suction pressure is detected by the sensor. When it is detected by the second suction pressure that the suction collet 41 has failed to suck the semiconductor chip 20, an error signal indicating that is issued. The emitted error signal is input to the solenoid valve 52. The solenoid valve 52 lowers the first suction pressure when an error signal is input. As a result, when the suction collet 41 fails to suck the semiconductor chip 20, the first suction pressure is lowered, and the suction collet 41 can easily suck the semiconductor chip 20.

吸着コレット４１は、各半導体チップ２０の平面形状より小さな平面形状を有するチップピッカーである。これにより、選択されたひとつの半導体チップ２０のみをピックアップすることができる。 The suction collet 41 is a chip picker having a planar shape smaller than the planar shape of each semiconductor chip 20. As a result, only one selected semiconductor chip 20 can be picked up.

選択された半導体チップ２０がピックアップされる際には、選択された半導体チップ２０の表面２０Ｆの配線パターンがカメラにより認識され、認識された配線パターンから特定される半導体チップ２０の表面２０Ｆの中央部が吸着される。これにより、表面２０Ｆの中央部からずれた表面２０Ｆの周辺部が吸着されることを抑制することができ、半導体チップ２０を安定して搬送することができる。 When the selected semiconductor chip 20 is picked up, the wiring pattern on the surface 20F of the selected semiconductor chip 20 is recognized by the camera, and the central portion of the surface 20F of the semiconductor chip 20 identified from the recognized wiring pattern. Is adsorbed. As a result, it is possible to suppress the adsorption of the peripheral portion of the surface 20F deviated from the central portion of the surface 20F, and the semiconductor chip 20 can be stably conveyed.

また、複数の半導体チップ２０から半導体チップ２０が選択される際には、不良品の半導体チップ２１の表面に付された印２２がカメラにより認識され、当該印２２が付された不良品の半導体チップ２１を選択することが回避される。 Further, when the semiconductor chip 20 is selected from the plurality of semiconductor chips 20, the mark 22 attached to the surface of the defective semiconductor chip 21 is recognized by the camera, and the defective semiconductor with the mark 22 is attached. Choosing the chip 21 is avoided.

ポーラステーブル３０は、金属製テーブル６０及びゴム製シート６１を備える。ゴム製シート６１は、金属製テーブル６０の表面６２に貼り付けられる。ゴム製シート６１の表面６３は、ポーラステーブル３０の表面となり、複数の半導体チップ２０を吸着保持する。ゴム製シート６１の表面６３のようなゴム製部材の表面は、大きな摩擦係数を有する。このため、ゴム製シート６１の表面６３が複数の半導体チップ２０を吸着保持することにより、半導体チップ２０をピックアップするために第１の吸着圧が低下した場合、及び複数の半導体チップ２０が吸着されていない場合でも、テープ等の粘着物を用いることなく、複数の半導体チップ２０の位置ずれを抑制することができ、複数の半導体チップ２０がばらばらになることを抑制することができる。これにより、各半導体チップ２０が隣接する半導体チップ２０に接触して各半導体チップ２０にキズ、欠け等が発生することを抑制することができる。ゴムからなるゴム製シート６１が、複数の半導体チップ２０の位置ずれを抑制することができる程度の摩擦係数を有するゴム以外の材質からなるシートに置き換えられてもよい。 The porous table 30 includes a metal table 60 and a rubber sheet 61. The rubber sheet 61 is attached to the surface 62 of the metal table 60. The surface 63 of the rubber sheet 61 serves as the surface of the porous table 30 and attracts and holds a plurality of semiconductor chips 20. The surface of the rubber member, such as the surface 63 of the rubber sheet 61, has a large coefficient of friction. Therefore, when the surface 63 of the rubber sheet 61 sucks and holds the plurality of semiconductor chips 20 and the first suction pressure is lowered to pick up the semiconductor chips 20, the plurality of semiconductor chips 20 are sucked and held. Even if this is not the case, it is possible to suppress the misalignment of the plurality of semiconductor chips 20 without using an adhesive such as tape, and it is possible to suppress the plurality of semiconductor chips 20 from falling apart. As a result, it is possible to prevent each semiconductor chip 20 from coming into contact with the adjacent semiconductor chip 20 and causing scratches, chips, etc. on each semiconductor chip 20. The rubber sheet 61 made of rubber may be replaced with a sheet made of a material other than rubber having a friction coefficient sufficient to suppress the misalignment of the plurality of semiconductor chips 20.

ゴム製シート６１は、ゴム製シート６１の表面６３の広がり方向に配列された複数の突起６４を表面６３に備える。これにより、表面６３が平坦である場合と比較して、複数の半導体チップ２０の位置ずれを効果的に抑制することができ、複数の半導体チップ２０がばらばらになることを効果的に抑制することができる。 The rubber sheet 61 includes a plurality of protrusions 64 arranged in the spreading direction of the surface 63 of the rubber sheet 61 on the surface 63. As a result, the misalignment of the plurality of semiconductor chips 20 can be effectively suppressed as compared with the case where the surface 63 is flat, and the disassembly of the plurality of semiconductor chips 20 can be effectively suppressed. Can be done.

ゴム製シート６１が複数の突起６４をゴム製シート６１の表面６３に備えることにより、各半導体チップ２０の裏面２０Ｂの全体がゴム製シート６１に接触することを回避することができる。これより、第１の吸着圧と第２の吸着圧とのバランスをとることができる。 By providing the rubber sheet 61 with a plurality of protrusions 64 on the front surface 63 of the rubber sheet 61, it is possible to prevent the entire back surface 20B of each semiconductor chip 20 from coming into contact with the rubber sheet 61. From this, the first suction pressure and the second suction pressure can be balanced.

複数の半導体チップ２０がポーラステーブル３０に吸着されている場合は、図７に図示されるように、複数の突起６４がゴム製シート６１の厚さ方向に圧縮され、各半導体チップ２０と複数の突起６４との接触面積が大きくなり、複数の半導体チップ２０の位置ずれが効果的に抑制される。複数の半導体チップ２０がポーラステーブル３０に吸着されていない場合は、図８に図示されるように、複数の突起６４がゴム製シート６１の厚さ方向に圧縮されず、各半導体チップ２０と複数の突起６４との接触面積が小さくなる。図７に描かれる破線矢印は、空気の流れを示す。 When the plurality of semiconductor chips 20 are adsorbed on the porous table 30, as shown in FIG. 7, the plurality of protrusions 64 are compressed in the thickness direction of the rubber sheet 61, and the plurality of semiconductor chips 20 and the plurality of semiconductor chips 20 are compressed. The contact area with the protrusion 64 is increased, and the misalignment of the plurality of semiconductor chips 20 is effectively suppressed. When the plurality of semiconductor chips 20 are not attracted to the porous table 30, as shown in FIG. 8, the plurality of protrusions 64 are not compressed in the thickness direction of the rubber sheet 61, and the plurality of semiconductor chips 20 and the plurality of semiconductor chips 20 are not compressed. The contact area with the protrusion 64 is reduced. The dashed arrow drawn in FIG. 7 indicates the flow of air.

ゴム製シート６１は、多数の細孔を有する多孔質体である。また、複数の半導体チップ２０は、当該多数の細孔を経由して吸引される。このため、各半導体チップ２０が小さな平面形状を有する場合でも、ポーラステーブル３０は、各半導体チップ２０を吸着保持することができる。 The rubber sheet 61 is a porous body having a large number of pores. Further, the plurality of semiconductor chips 20 are sucked through the large number of pores. Therefore, even when each semiconductor chip 20 has a small planar shape, the porous table 30 can adsorb and hold each semiconductor chip 20.

ゴム製シート６１が、各半導体チップ２０のチップサイズに応じて入れ替えられてもよい。 The rubber sheet 61 may be replaced according to the chip size of each semiconductor chip 20.

ステップＳ１０５においては、ピックアップされた半導体チップ２０に対して必要な加工がおこなわれる。これにより、半導体装置が完成する。 In step S105, necessary processing is performed on the picked up semiconductor chip 20. As a result, the semiconductor device is completed.

実施の形態１の発明によれば、所望の半導体チップ２０を突き上げることなく所望の半導体チップ２０をピックアップすることができる。このため、所望の半導体チップ２０が損傷することを抑制することができる。 According to the invention of the first embodiment, the desired semiconductor chip 20 can be picked up without pushing up the desired semiconductor chip 20. Therefore, it is possible to prevent the desired semiconductor chip 20 from being damaged.

また、実施の形態１の発明によれば、複数の半導体チップ２０が吸着保持されたまま所望の半導体チップ２０がピックアップされる。このため、所望の半導体チップ２０をピックアップする際に隣接する半導体チップの位置ずれを抑制することができる。これにより、所望の半導体チップを的確にピックアップすることができる。 Further, according to the invention of the first embodiment, the desired semiconductor chip 20 is picked up while the plurality of semiconductor chips 20 are adsorbed and held. Therefore, it is possible to suppress the misalignment of adjacent semiconductor chips when picking up the desired semiconductor chip 20. As a result, the desired semiconductor chip can be accurately picked up.

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。 In the present invention, the embodiments can be appropriately modified or omitted within the scope of the invention.

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。 Although the present invention has been described in detail, the above description is exemplary in all aspects and the invention is not limited thereto. It is understood that a myriad of variations not illustrated can be envisioned without departing from the scope of the invention.

１０ ダイシングテープ、１１ ダイシングリング、１２ 半導体ウエハ、２０ 半導体チップ、３０ ポーラステーブル、４１ 吸着コレット、５０ 真空配管、５２ 電磁弁、６０ 金属製テーブル、６１ ゴム製シート、６４ 突起。 10 dicing tape, 11 dicing ring, 12 semiconductor wafer, 20 semiconductor chip, 30 porous table, 41 suction collet, 50 vacuum piping, 52 solenoid valve, 60 metal table, 61 rubber sheet, 64 protrusions.

Claims (7)

a) 複数の半導体チップを吸着保持する工程と、
b) 前記複数の半導体チップを吸着保持したまま前記複数の半導体チップから選択した半導体チップを吸着しピックアップする工程と、
を備える半導体装置の製造方法。 a) The process of adsorbing and holding multiple semiconductor chips and
b) A process of sucking and picking up a semiconductor chip selected from the plurality of semiconductor chips while sucking and holding the plurality of semiconductor chips.
A method for manufacturing a semiconductor device. c) 半導体ウエハをダイシングテープに貼り付ける工程と、
d) 前記半導体ウエハをダイシング加工し前記複数の半導体チップを形成する工程と、
をさらに備える請求項１の半導体装置の製造方法。 c) The process of attaching the semiconductor wafer to the dicing tape,
d) The process of dicing the semiconductor wafer to form the plurality of semiconductor chips, and
The method for manufacturing a semiconductor device according to claim 1. 前記工程a)は、前記複数の半導体チップをゴム製部材の表面に吸着保持する
請求項１又は２の半導体装置の製造方法。 The step a) is the method for manufacturing a semiconductor device according to claim 1 or 2, wherein the plurality of semiconductor chips are adsorbed and held on the surface of a rubber member. 前記ゴム製部材は、前記表面の広がり方向に配列された複数の突起を前記表面に備える
請求項３の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 3, wherein the rubber member includes a plurality of protrusions arranged in the spreading direction of the surface on the surface. 前記工程b)は、第１の吸着圧で前記複数の半導体チップを吸着保持し、前記第１の吸着圧より大きい第２の吸着圧で前記半導体チップを吸着する
請求項１から４までのいずれかの半導体装置の製造方法。 The step b) is any one of claims 1 to 4, wherein the plurality of semiconductor chips are adsorbed and held by the first adsorption pressure, and the semiconductor chips are adsorbed by a second adsorption pressure higher than the first adsorption pressure. The manufacturing method of the semiconductor device. 前記工程b)は、電磁弁により前記第１の吸着圧を調整する
請求項５の半導体装置の製造方法。 The step b) is the method for manufacturing a semiconductor device according to claim 5, wherein the first suction pressure is adjusted by a solenoid valve. 前記電磁弁は、前記半導体チップを吸着することが失敗したことを示す信号が入力された場合に前記第１の吸着圧を低下させる
請求項６の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 6, wherein the solenoid valve reduces the first suction pressure when a signal indicating that the semiconductor chip has failed to be sucked is input.
JP2019084007A 2019-04-25 2019-04-25 Manufacturing method for semiconductor device Pending JP2020181887A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019084007A JP2020181887A (en) 2019-04-25 2019-04-25 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019084007A JP2020181887A (en) 2019-04-25 2019-04-25 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2020181887A true JP2020181887A (en) 2020-11-05

Family

ID=73024865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019084007A Pending JP2020181887A (en) 2019-04-25 2019-04-25 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2020181887A (en)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284648A (en) * 1991-03-14 1992-10-09 Fujitsu Ltd Wafer holding dry-chuck rubber
JPH0697211A (en) * 1992-09-10 1994-04-08 Fujitsu Ltd Manufacture of semiconductor device
JP2001345368A (en) * 2000-05-31 2001-12-14 Fujitsu Ltd Method and apparatus for releasing and conveying semiconductor chip
JP2003179126A (en) * 2001-09-27 2003-06-27 Toshiba Corp Mechanism, apparatus, and method for peeling adhesive tape, device and method for picking up semiconductor chip, and method and apparatus for manufacturing semiconductor device
JP2005109157A (en) * 2003-09-30 2005-04-21 Nitto Denko Corp Releasing method and device of work equipped with adhesive-coated tape
JP2008098428A (en) * 2006-10-12 2008-04-24 Toshiba Corp Method of manufacturing semiconductor device
JP2008103493A (en) * 2006-10-18 2008-05-01 Lintec Corp Method and apparatus for picking up chip
JP2008270282A (en) * 2007-04-16 2008-11-06 Toshiba Corp Manufacturing method of semiconductor device
JP2011211159A (en) * 2010-03-10 2011-10-20 Renesas Electronics Corp Method for manufacturing semiconductor device
JP2013219245A (en) * 2012-04-10 2013-10-24 Canon Machinery Inc Method for manufacturing semiconductor device
JP2017112143A (en) * 2015-12-14 2017-06-22 株式会社ディスコ Pickup device
JP2017195218A (en) * 2016-04-18 2017-10-26 株式会社ディスコ Chuck table mechanism and transport method

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284648A (en) * 1991-03-14 1992-10-09 Fujitsu Ltd Wafer holding dry-chuck rubber
JPH0697211A (en) * 1992-09-10 1994-04-08 Fujitsu Ltd Manufacture of semiconductor device
JP2001345368A (en) * 2000-05-31 2001-12-14 Fujitsu Ltd Method and apparatus for releasing and conveying semiconductor chip
JP2003179126A (en) * 2001-09-27 2003-06-27 Toshiba Corp Mechanism, apparatus, and method for peeling adhesive tape, device and method for picking up semiconductor chip, and method and apparatus for manufacturing semiconductor device
JP2005109157A (en) * 2003-09-30 2005-04-21 Nitto Denko Corp Releasing method and device of work equipped with adhesive-coated tape
JP2008098428A (en) * 2006-10-12 2008-04-24 Toshiba Corp Method of manufacturing semiconductor device
JP2008103493A (en) * 2006-10-18 2008-05-01 Lintec Corp Method and apparatus for picking up chip
JP2008270282A (en) * 2007-04-16 2008-11-06 Toshiba Corp Manufacturing method of semiconductor device
JP2011211159A (en) * 2010-03-10 2011-10-20 Renesas Electronics Corp Method for manufacturing semiconductor device
JP2013219245A (en) * 2012-04-10 2013-10-24 Canon Machinery Inc Method for manufacturing semiconductor device
JP2017112143A (en) * 2015-12-14 2017-06-22 株式会社ディスコ Pickup device
JP2017195218A (en) * 2016-04-18 2017-10-26 株式会社ディスコ Chuck table mechanism and transport method

Similar Documents

Publication Publication Date Title
JP5772092B2 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP6341641B2 (en) Die bonder
CN108400096B (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP2013065757A (en) Pickup method of semiconductor chip and pickup device of semiconductor chip
KR20170132093A (en) Semiconductor manufacturing device and manufacturing method thereof
JP2013102126A (en) Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device
KR102635493B1 (en) Apparatus for transferring die in bonding equipment and method thereof
JP7064749B2 (en) Ball mounting device
JP5929035B2 (en) Substrate transport apparatus, semiconductor manufacturing apparatus, and substrate transport method
TWI611499B (en) Transport agency
JP2020181887A (en) Manufacturing method for semiconductor device
JP4136692B2 (en) Pellet conveying device, pellet bonding method and pellet bonding device
JP6855217B2 (en) Wafer transfer holding device
KR101214970B1 (en) Apparatus and method for precision loading of light emitting diode wafer
KR102189274B1 (en) Die pickup method and die pickup apparatus
CN108074848B (en) Gasket, wafer stacking structure, adsorption type moving device and wafer moving method
JP5953068B2 (en) Electronic component placement table and die bonder equipped with the same table
JP2006019566A (en) Semiconductor substrate adsorption hand and its operation method
KR102430481B1 (en) Die bonding apparatus
WO2024185424A1 (en) Substrate holding device
KR20170087148A (en) Apparatus For Picking Up Die And Method of Driving The Same
JP2012084685A (en) Chip peeling device and chip peeling method
KR20220060085A (en) Apparatus for transferring die and method thereof
KR20220097092A (en) Die transfer module and die bonding apparatus including the same
JP2014157904A (en) Electronic component placing table and die bonder including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221206