JP2020177413A - 記録装置、記録方法、プログラム、及びメモリカード - Google Patents

記録装置、記録方法、プログラム、及びメモリカード Download PDF

Info

Publication number
JP2020177413A
JP2020177413A JP2019078702A JP2019078702A JP2020177413A JP 2020177413 A JP2020177413 A JP 2020177413A JP 2019078702 A JP2019078702 A JP 2019078702A JP 2019078702 A JP2019078702 A JP 2019078702A JP 2020177413 A JP2020177413 A JP 2020177413A
Authority
JP
Japan
Prior art keywords
recording
data
memory card
speed
data recording
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019078702A
Other languages
English (en)
Other versions
JP7252821B2 (ja
Inventor
泰裕 白石
Yasuhiro Shiraishi
泰裕 白石
昭雄 藤井
Akio Fujii
昭雄 藤井
野田　裕史
Yasushi Noda
裕史 野田
龍 赤松
Ryu Akamatsu
龍 赤松
安藤　勉
Tsutomu Ando
勉 安藤
木村　仁
Hitoshi Kimura
仁 木村
中島　大輔
Daisuke Nakajima
大輔 中島
敏文 西浦
Toshifumi Nishiura
敏文 西浦
直樹 山肩
Naoki Yamakata
直樹 山肩
能久 石川
Yoshihisa Ishikawa
能久 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Sony Corp
Original Assignee
Canon Inc
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Sony Corp filed Critical Canon Inc
Priority to JP2019078702A priority Critical patent/JP7252821B2/ja
Priority to CN202080028674.6A priority patent/CN113785308A/zh
Priority to EP20791460.7A priority patent/EP3958179A4/en
Priority to PCT/JP2020/013773 priority patent/WO2020213364A1/ja
Priority to KR1020217036083A priority patent/KR20210147047A/ko
Publication of JP2020177413A publication Critical patent/JP2020177413A/ja
Priority to US17/499,267 priority patent/US20220027097A1/en
Application granted granted Critical
Publication of JP7252821B2 publication Critical patent/JP7252821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

【課題】オーバーヘッドを抑制しつつ、最低記録速度が保証されたデータ記録を実行するようにメモリカードに要求することを可能にする技術を提供する。【解決手段】メモリカードへのデータ記録を行う記録装置であって、前記メモリカード内のデータ記録用のメモリを複数の記録領域により管理して最低記録速度が保証されたデータ記録を記録領域毎に実行可能な前記メモリカードへ、記録対象データと記録先とを指定する情報を含むデータ記録指示を繰り返し送信する制御手段を備え、前記制御手段は、第１の記録領域の先頭部分を記録先として指定する第１のデータ記録指示を送信する際に、前記第１のデータ記録指示に速度保証要求を含めることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求することを特徴とする記録装置を提供する。【選択図】図４

Description

本発明は、記録装置、記録方法、プログラム、及びメモリカードに関する。
ストリームデータ等の大きなサイズのデータを不揮発性メモリに連続的に書き込む場合、データの書き込み途中にブロック（データ消去単位）の書き換え処理が発生し、データ書き込み速度が一時的に著しく低下する可能性がある。
特許文献１は、このような書き込み速度の低下を防止するための技術を開示している。特許文献１によれば、アクセス装置は、データを書き込むための書き込みコマンド（第２のコマンド）に先立って、データを書き込むための第１の書き込み範囲を識別するストリーム書き込み準備コマンド（第１のコマンド）をメモリコントローラへ送信する。メモリコントローラは、書き込み処理の開始前に第１の書き込み範囲に対してデータを書き込むための新たなブロックを選定する。これにより、データの書き込み途中にブロックの書き換え処理が発生する頻度が低減される。
特許第４７５８５１８号公報
特許文献１の技術によれば、アクセス装置は、書き込みコマンドとは別にストリーム書き込み準備コマンドを送信する必要がある。そのため、特許文献１の技術を用いた場合、オーバーヘッドが発生する。
本発明はこのような状況に鑑みてなされたものであり、オーバーヘッドを抑制しつつ、最低記録速度が保証されたデータ記録を実行するようにメモリカードに要求することを可能にする技術を提供することを目的とする。
上記課題を解決するために、本発明は、メモリカードへのデータ記録を行う記録装置であって、前記メモリカード内のデータ記録用のメモリを複数の記録領域により管理して最低記録速度が保証されたデータ記録を記録領域毎に実行可能な前記メモリカードへ、記録対象データと記録先とを指定する情報を含むデータ記録指示を繰り返し送信する制御手段を備え、前記制御手段は、第１の記録領域の先頭部分を記録先として指定する第１のデータ記録指示を送信する際に、前記第１のデータ記録指示に速度保証要求を含めることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求することを特徴とする記録装置を提供する。
本発明によれば、オーバーヘッドを抑制しつつ、最低記録速度が保証されたデータ記録を実行するようにメモリカードに要求することが可能となる。
なお、本発明のその他の特徴及び利点は、添付図面及び以下の発明を実施するための形態における記載によって更に明らかになるものである。
メモリカード１５０、及びメモリカード１５０へのデータ記録を行う記録装置の一例である撮像装置１００の構成を示すブロック図。 データ記録指示の構成例を示す図。 ＤＳＭフィールド２０１の構成を示す図。 データ記録処理のシーケンス図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものでない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
［第１の実施形態］
図１は、メモリカード１５０、及びメモリカード１５０へのデータ記録を行う記録装置の一例である撮像装置１００の構成を示すブロック図である。メモリカード１５０の種類は特に限定されないが、本実施形態の説明においては一例としてＣＦｅｘｐｒｅｓｓ規格に準拠したメモリカードであるものとする。
システム制御部１０１は、ＲＯＭ１０２に格納された制御プログラムを実行することにより、撮像装置１００の全体を制御する。ＲＡＭ１０３は、システム制御部１０１のワークメモリとして使用される。信号処理部１０４は、撮像装置１００が扱うデータの種類に応じた適切な信号処理を行う。メモリ１０５は、メモリカード１５０に記録するデータを一時的に格納する。撮像部１０６は、被写体の光学像から画像データを生成する。メモリＩ／Ｆ１０７は、メモリカード１５０のホストＩ／Ｆ１５１と通信するためのインタフェースである。
ホストＩ／Ｆ１５１は、撮像装置１００のメモリＩ／Ｆ１０７と通信するためのインタフェースである。コントローラ１５２は、メモリカード１５０の全体を制御する。バッファメモリ１５３は、撮像装置１００から受信した記録対象データを一時的に格納する。記録部１５４は、記録対象データを記録する不揮発性メモリである。なお、コントローラ１５２は、記録対象データをバッファメモリ１５３に格納せずに直接記録部１５４に記録してもよい。
メモリカード１５０は、速度保証で動作可能であるものと、速度保証で動作不可能なものがある。
メモリカード１５０が速度保証で動作可能な場合は、メモリカード内のデータ記録用の記録部１５４を複数の記録領域により管理する。記録領域は記録部１５４のデータ消去単位に関連しており、メモリカード１５０は、最低記録速度が保証されたデータ記録を実行可能である。最低記録速度が保証されたデータ記録においては、記録領域毎にデータ記録が行われる。最低記録速度が保証されたデータ記録とは、撮像装置１００のような記録装置に対して例えば「１０メガバイト／秒以上」のような最低記録速度を保証しながら行うデータ記録である。データ消去単位に関連する記録領域及び最低記録速度が保証されたデータ記録の例として、ＳＤ規格に規定されるAllocation Unit（ＡＵ）及びビデオスピードクラス書き込みが挙げられる。以下の説明においては、便宜上、記録領域をＡＵと呼ぶ場合もある。但し、本実施形態はＳＤ規格に限定されないし、前述の通り本実施形態ではＣＦｅｘｐｒｅｓｓ規格を例に説明を行う。また、本実施形態において最低記録速度が保証されたデータ記録を実行するように撮像装置１００がメモリカード１５０に要求する手順は、既存のＳＤ規格とは異なる新規な手順である。
速度保証で動作不可能なメモリカードの場合、記録部１５４は、最低記録速度が保証されたデータ記録を実行不可能であり、後述する速度保証のデータ記録処理は行われない。
次に、本実施形態のデータ記録処理について説明する。撮像装置１００のシステム制御部１０１は、例えば動画撮影の開始に応じてデータ記録処理を開始する。データ記録処理において、システム制御部１０１は、速度保証機能を有しているメモリカード１５０へ、記録対象データと記録先とを指定する情報を含むデータ記録指示を繰り返し送信する。データ記録指示は、記録対象データと記録先とを指定する情報に加えて、記録対象データのサイズを指定する情報を含んでもよい。本実施形態のデータ記録処理では、システム制御部１０１は、メモリ１０５に一時的に格納された動画データを、所定サイズ（例えば３２ＭＢ）のデータ単位でメモリカード１５０に記録するものとする。従って、１つのデータ記録指示に対応する記録対象データは、３２ＭＢの動画データである。記録先は、記録部１５４の論理ブロックアドレス（ＬＢＡ）により指定される。
図２は、データ記録指示の構成例を示す図である。本実施形態の説明においては、データ記録指示として、ＮＶＭｅ規格のwrite commandを用いるものとする。この場合、記録対象データは、PRP Entry 1及びPRP Entry 2（バイト２４〜３９）を用いて指定され、記録先は、Starting LBA（バイト４０〜４７）を用いて指定される。記録対象データのサイズは、Number of Logical Blocks（バイト４８〜４９）を用いて指定される。また、本実施形態では、ＤＳＭフィールド２０１（Dataset Managementフィールド）の一部を速度保証要求のために用いる。
図３は、ＤＳＭフィールド２０１の構成を示す図である。ＤＳＭフィールド２０１には、Sequential Requestビットが含まれる。本実施形態では、Sequential Requestビットが「１」であることが、write commandに速度保証要求が含まれていることを意味する。
図４は、データ記録処理のシーケンス図である。
Ｓ４０１で、撮像装置１００のシステム制御部１０１は、メモリカード１５０が速度保証機能を有しているかの確認を行う。具体的には、メモリカード１５０から、メモリカード１５０の機能・性能に関する情報を取得して、取得した情報を基に接続されているメモリカード１５０が速度保証機能を有しているかを判定する。速度保証機能を有しているメモリカードであると判定された場合は、図４のデータ記録処理が実行され、速度保証機能を有していないメモリカードであると判定された場合は、通常のデータ記録が実行される。
Ｓ４０２では、メモリカード１５０は、速度保証可能状態となる。
Ｓ４０３で、システム制御部１０１は、メモリカード１５０へ、記録済みデータを含まないＡＵの先頭部分を記録先として指定するwrite commandを送信する。その際に、システム制御部１０１は、Sequential Requestビットに１をセットすることにより、write commandに速度保証要求を含める。この速度保証要求により、システム制御部１０１は、今回の記録先を含んだＡＵについて、最低記録速度が保証されたデータ記録を実行するようにメモリカード１５０に要求する。このように、Ｓ４０３においては、システム制御部１０１は、write commandにより、データ記録先としてＡＵの先頭部分のアドレスを指定すると共に、速度保証のデータ記録をSequential Requestビットで要求している。データ記録先と速度保証対象とするＡＵのアドレスが一致するため、速度保証対象とするＡＵのアドレスを送信せずに、記録先アドレスと速度保証要求とをwrite commandにより送信している。Ｓ４０３において、記録済みデータを含まないＡＵの先頭部分を記録先として指定するとしたが、記録済みデータを含むＡＵを指定することも可能である。しかし、この場合、データが上書きされているため、前に記録されていたデータは消去されてしまう。記録済みデータを含まないＡＵであるか否かは、システム制御部１０１は、メモリカード１５０の記録部１５４から、記録部１５４のデータをシステム制御部１０１において管理するためのファイルシステム情報を取得し、データが記録されていないＡＵを判定する。
Ｓ４０４で、メモリカード１５０のコントローラ１５２は、Ｓ４０３で受信したwrite commandに速度保証要求が含まれており（Sequential Requestビットが１）、記録先として指定されたアドレスがＡＵの先頭アドレスであるため、記録先で指定されたアドレスが先頭アドレスとなるＡＵについて、速度保証準備処理を実行する。速度保証準備処理は、例えば新たな物理ブロックを選定する処理などを含んでもよいが、特定の処理に限定される訳ではなく、今回の記録先を含んだＡＵについて最低記録速度が保証されたデータ記録を可能にする任意の処理であってよい。なお、メモリカード１５０のコントローラ１５２は、受信したwrite commandに速度保証要求が含まれていない（Sequential Requestビットが０）である場合は、記録先としてＡＵの先頭アドレスが指定されていたとしても速度保証準備処理を実行しない。つまり、速度保証のデータ記録は実行されない。また、受信したwrite commandに速度保証要求が含まれていたとしても、記録先としてＡＵの先頭アドレスではないアドレスが指定されている場合は、記録先として指定されたアドレスを含むＡＵの速度保証準備処理は行わない。
ところで、前述の通り、特許文献１では、アクセス装置は、データを書き込むための新たなブロックをメモリコントローラに選定させるために、書き込みコマンドとは別にストリーム書き込み準備コマンドを送信する必要があった。そして、ストリーム書き込み準備コマンド又はその次の書き込みコマンドは第１の書き込み範囲を識別する必要があった。
一方、本実施形態では、ストリーム書き込み準備コマンドのようなコマンドをwrite commandと別に送信する必要はない。また、write commandは、このwrite commandの記録対象データの記録先を指定する情報（アドレス）は含んでいるが、それと別に速度保証の対象とするＡＵを明示的に指定する情報は含んでいない。速度保証の対象とするＡＵの明示的な指定がなくても、メモリカード１５０は、write commandにおいて記録先を指定する情報と速度保証要求を含んでいることに基づいて、速度保証の対象とするＡＵを判断可能である。速度保証要求を含んでおり、記録先として、ＡＵの先頭部分が指定（記録先のアドレスとしてＡＵの先頭アドレスが指定）されている場合に、この記録先を含んだＡＵ（記録先アドレスが先頭アドレスとなるＡＵ）について速度保証準備処理を実行することができる。速度保証要求は、速度保証要求するかしないかが分かればよいため、比較的少ない情報量で表現可能であり、例えば、Sequential Requestビットだけ（即ち、１ビットだけ）で足りる。
従って、本実施形態によれば、write commandとは別にメモリカードに速度保証準備処理を行わせるためのコマンドを送らないため、特許文献１よりも大きなオーバーヘッドを発生させずに、最低記録速度が保証されたデータ記録を実行することができる。また、本実施形態によれば、write commandにより、データの記録先を指定する情報（アドレス）と速度保証要求（Sequential Requestビット）とをメモリカードに送信するだけで、メモリカードは速度保証の対象となるＡＵを特定することができる。そのため、記録先を指定するために記録先のアドレスは送信するが、それとは別に速度保証の対象とするＡＵを指定するためのＡＵアドレスを送信しないため、少ない情報量で速度保証の対象とするＡＵを指定することができる。
図４に戻り、Ｓ４０５で、メモリカード１５０のコントローラ１５２は、Ｓ４０３で受信したwrite commandにより指定される記録先に従って、記録部１５４に記録対象データを書き込む。Ｓ４０４で速度保証の対象として特定したＡＵに対してのデータ記録なので、コントローラ１５２は速度保証されたデータ記録を実行する。
Ｓ４０６で、システム制御部１０１は、メモリカード１５０へ、同じＡＵの次の部分を記録先として指定するwrite commandを送信する。既に記録先に含まれるＡＵは速度保証の対象としてメモリカードにＳ４０３で通知済みであるため、今回は、システム制御部１０１は、write commandのSequential Requestビットに０をセットする。
Ｓ４０７で、メモリカード１５０のコントローラ１５２は、Ｓ４０６で受信したwrite commandにより指定される記録先に従って、記録部１５４に記録対象データを書き込む。write commandに速度保証要求が含まれていなくても、Ｓ４０４で速度保証の対象として特定したＡＵ内へのデータ記録なので、コントローラ１５２は速度保証されたデータ記録を実行する。
なお、Ｓ４０６のwrite commandのSequential Requestビットには、１がセットされてもよい。この場合、記録先がＡＵの先頭部分ではないので、メモリカード１５０は速度保証準備処理を行わない（今回の記録先を含んだＡＵについての速度保証準備処理は、Ｓ４０４において既に完了している）。逆に言えば、メモリカード１５０は、記録先としてＡＵの先頭部分を指定すると共にSequential Requestビットに１がセットされたwrite commandを受信した場合に、指定された記録先を含むＡＵについて速度保証準備処理を行う。
Ｓ４０８で、システム制御部１０１及びメモリカード１５０は、現在のＡＵ全体（例えば、１２８ＭＢ）に書き込みが完了するまで、write commandの送信と記録対象データの書き込みとを繰り返す。Ｓ４０３〜Ｓ４０８におけるwrite commandの送信の繰り返しにおいて、システム制御部１０１は、同じＡＵの各部分を先頭部分から末尾部分まで順に指定するように制御する。
Ｓ４０９で、システム制御部１０１は、メモリカード１５０へ、記録済みデータを含まない別のＡＵの先頭部分を記録先として指定するwrite commandを送信する。その際に、システム制御部１０１は、Sequential Requestビットに１をセットすることにより、write commandに速度保証要求を含める。この速度保証要求により、システム制御部１０１は、今回の記録先を含んだＡＵについて、最低記録速度が保証されたデータ記録を実行するようにメモリカード１５０に要求する。
Ｓ４１０〜Ｓ４１１の処理は、Ｓ４０４〜Ｓ４０５の処理と同様である。また、Ｓ４１２の処理は、Ｓ４０６〜Ｓ４０８の処理と同様であり、システム制御部１０１及びメモリカード１５０は、現在のＡＵ全体（例えば、１２８ＭＢ）に書き込みが完了するまで、write commandの送信と記録対象データの書き込みとを繰り返す。
その後、システム制御部１０１及びメモリカード１５０は、例えば撮影終了などにより未記録のデータがなくなるまで、Ｓ４０９〜Ｓ４１２と同様の処理を繰り返す。
なお、特定のＡＵの末尾部分を記録先として指定するwrite commandの送信後に、記録済みデータを含まない別のＡＵの先頭部分を記録先として指定すると共に、速度保証要求を含むwrite commandを送信する予定である場合がある。これは例えば、Ｓ４０８においてＡＵの末尾部分を記録先として指定するwrite commandを送信した後にＳ４０９の実行が予定されている場合である。このような場合、システム制御部１０１は、ＡＵの末尾部分を記録先として指定するwrite commandに速度保証要求を含めてもよい。これにより、システム制御部１０１は、メモリカード１５０に対して、現在のwrite commandの次に、別のＡＵの先頭部分を記録先として指定すると共に、速度保証要求を含むwrite commandを送信するということを予告することができる。
以上説明したように、第１の実施形態によれば、撮像装置１００は、速度保証機能を有しているメモリカード１５０へ、記録対象データと記録先とを指定する情報を含むwrite command（データ記録指示）を繰り返し送信する。ここで、撮像装置１００は、ＡＵの先頭部分を記録先として指定するwrite commandを送信する際に、write commandに速度保証要求を含める。これにより、撮像装置１００は、今回の記録先を含んだＡＵについて最低記録速度が保証されたデータ記録を実行するようにメモリカード１５０に要求する。従って、本実施形態によれば、オーバーヘッドを抑制しつつ、最低記録速度が保証されたデータ記録を実行するようにメモリカード１５０に要求することが可能となる。
なお、撮像装置１００は、速度保証機能を有しているメモリカード１５０に対して、ＡＵの先頭部分を記録先として指定するwrite commandを送信する際に、write commandに速度保証要求を含めない場合は、速度保証は行われず、通常の速度でのデータ記録処理が実行される。
［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。
１００…撮像装置、１０１…システム制御部、１０４…信号処理部、１０５…メモリ、１０６…撮像部、１０７…メモリＩ／Ｆ、１５０…メモリカード、１５１…ホストＩ／Ｆ、１５２…コントローラ、１５３…バッファメモリ、１５４…記録部

Claims (18)

  1. メモリカードへのデータ記録を行う記録装置であって、
    前記メモリカード内のデータ記録用のメモリを複数の記録領域により管理して最低記録速度が保証されたデータ記録を記録領域毎に実行可能な前記メモリカードへ、記録対象データと記録先とを指定する情報を含むデータ記録指示を繰り返し送信する制御手段を備え、
    前記制御手段は、第１の記録領域の先頭部分を記録先として指定する第１のデータ記録指示を送信する際に、前記第１のデータ記録指示に速度保証要求を含めることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求する
    ことを特徴とする記録装置。
  2. 前記制御手段が繰り返し送信する前記データ記録指示は、記録対象データと記録先とを指定する前記情報に加えて、当該記録対象データのサイズを指定する情報を更に含む
    ことを特徴とする請求項１に記載の記録装置。
  3. 前記制御手段は、
    前記繰り返しにおいて、前記第１の記録領域の各部分を前記先頭部分から末尾部分まで順に指定するように制御し、
    前記第１の記録領域の前記末尾部分を記録先として指定する第２のデータ記録指示の送信後に、第２の記録領域の先頭部分を記録先として指定すると共に、前記速度保証要求を含む第３のデータ記録指示を送信する予定である場合に、前記第２のデータ記録指示に前記速度保証要求を含めることにより、前記メモリカードに対して前記第３のデータ記録指示の送信を予告する
    ことを特徴とする請求項１又は２に記載の記録装置。
  4. 前記制御手段は、前記メモリカードが前記最低記録速度が保証されたデータ記録を実行可能なメモリカードであるかを判定し、前記最低記録速度が保証されたデータ記録を実行可能なメモリカードであると判定された場合に、前記第１の記録領域の先頭部分を記録先として指定する前記第１のデータ記録指示を送信する際に、前記第１のデータ記録指示に前記速度保証要求を含めることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の記録装置。
  5. 前記制御手段により繰り返し送信される前記データ記録指示は、ＮＶＭｅ規格のwrite commandである
    ことを特徴とする請求項１乃至４のいずれか１項に記載の記録装置。
  6. 前記速度保証要求は、前記write commandのDataset ManagementフィールドのSequential Requestビットにセットされた１という値である
    ことを特徴とする請求項５に記載の記録装置。
  7. 前記制御手段は、前記メモリカード内のデータ記録用のメモリのうち、記録済みデータを含まないと判定される前記第１の記録領域の先頭部分を記録先として指定する前記第１のデータ記録指示を送信する際に、前記第１のデータ記録指示に前記速度保証要求を含めることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求することを特徴とする請求項１乃至６のいずれか１項に記載の記録装置。
  8. メモリカードへのデータ記録を行う記録装置であって、
    最低記録速度が保証されたデータ記録を実行可能な前記メモリカードへ、記録対象データと記録先とを指定する情報を含むＮＶＭｅ規格のwrite commandを繰り返し送信する制御手段を備え、
    前記制御手段は、第１の記録領域の先頭部分を記録先として指定する第１のwrite commandを送信する際に、前記第１のwrite commandのDataset ManagementフィールドのSequential Requestビットに１をセットすることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求する
    ことを特徴とする記録装置。
  9. メモリカードへのデータ記録を行う記録装置が実行する記録方法であって、
    前記メモリカード内のデータ記録用のメモリを複数の記録領域により管理して最低記録速度が保証されたデータ記録を記録領域毎に実行可能な前記メモリカードへ、記録対象データと記録先とを指定する情報を含むデータ記録指示を繰り返し送信する制御工程を備え、
    前記制御工程では、第１の記録領域の先頭部分を記録先として指定する第１のデータ記録指示を送信する際に、前記第１のデータ記録指示に速度保証要求を含めることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求する
    ことを特徴とする記録方法。
  10. メモリカードへのデータ記録を行う記録装置が実行する記録方法であって、
    最低記録速度が保証されたデータ記録を実行可能な前記メモリカードへ、記録対象データと記録先とを指定する情報を含むＮＶＭｅ規格のwrite commandを繰り返し送信する制御工程を備え、
    前記制御工程では、第１の記録領域の先頭部分を記録先として指定する第１のwrite commandを送信する際に、前記第１のwrite commandのDataset ManagementフィールドのSequential Requestビットに１をセットすることにより、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように前記メモリカードに要求する
    ことを特徴とする記録方法。
  11. コンピュータを、請求項１乃至７のいずれか１項に記載の記録装置の各手段として機能させるためのプログラム。
  12. コンピュータを、請求項８に記載の記録装置の各手段として機能させるためのプログラム。
  13. データ記録用のメモリを有し、前記データ記録用のメモリを複数の記録領域により管理して最低記録速度が保証されたデータ記録を実行可能なメモリカードであって、
    ホスト装置と通信し、記録対象データと記録先とを指定する情報を含むデータ記録指示を受信する通信手段と、
    第１の記録領域の先頭部分を記録先として指定する情報と速度保証要求とを含むデータ記録指示を受信した場合には、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように制御する制御手段と、
    を備えることを特徴とするメモリカード。
  14. 前記制御手段は、速度保証要求を含むデータ記録指示を受信した場合であっても、当該データ記録指示により指定される記録先が記録領域の先頭部分ではない場合は、前記最低記録速度が保証されたデータ記録を実行しないように制御する
    ことを特徴とする請求項１３に記載のメモリカード。
  15. 前記制御手段は、記録領域の先頭部分を記録先として指定するデータ記録指示を受信した場合であっても、当該データ記録指示に速度保証要求が含まれない場合は、前記最低記録速度が保証されたデータ記録を実行しないように制御する
    ことを特徴とする請求項１３に記載のメモリカード。
  16. 前記制御手段は、前記第１の記録領域の先頭部分を記録先として指定する情報と、前記速度保証要求とを含む第１のデータ記録指示を受信した後に、前記第１の記録領域にデータを記録するための第２のデータ記録指示を受信した場合は、前記第２のデータ記録指示に前記速度保証要求が含まれていなかったとしても前記最低記録速度が保証されたデータ記録を実行するように制御する
    ことを特徴とする請求項１３に記載のメモリカード。
  17. 前記データ記録指示は、ＮＶＭｅ規格のwrite commandであり、
    前記速度保証要求は、前記write commandのDataset ManagementフィールドのSequential Requestビットにセットされた１という値である
    ことを特徴とする請求項１３乃至１６のいずれか１項に記載のメモリカード。
  18. データ記録用のメモリを有し、前記データ記録用のメモリを複数の記録領域により管理して最低記録速度が保証されたデータ記録を実行可能なメモリカードであって、
    ホスト装置と通信し、記録対象データと記録先とを指定する情報を含むＮＶＭｅ規格のwrite commandを受信する通信手段と、
    第１の記録領域の先頭部分を記録先として指定する情報を含み、Dataset ManagementフィールドのSequential Requestビットが１であるwrite commandを受信した場合には、前記第１の記録領域について前記最低記録速度が保証されたデータ記録を実行するように制御する制御手段と、
    を備えることを特徴とするメモリカード。
JP2019078702A 2019-04-17 2019-04-17 記録装置、記録方法、プログラム、及びメモリカード Active JP7252821B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019078702A JP7252821B2 (ja) 2019-04-17 2019-04-17 記録装置、記録方法、プログラム、及びメモリカード
CN202080028674.6A CN113785308A (zh) 2019-04-17 2020-03-26 记录设备、记录方法、程序和存储卡
EP20791460.7A EP3958179A4 (en) 2019-04-17 2020-03-26 RECORDING DEVICE, RECORDING METHOD, PROGRAM AND MEMORY CARD
PCT/JP2020/013773 WO2020213364A1 (ja) 2019-04-17 2020-03-26 記録装置、記録方法、プログラム、及びメモリカード
KR1020217036083A KR20210147047A (ko) 2019-04-17 2020-03-26 기록장치, 기록방법, 프로그램, 및 메모리 카드
US17/499,267 US20220027097A1 (en) 2019-04-17 2021-10-12 Recording apparatus, recording method, storage medium, and memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019078702A JP7252821B2 (ja) 2019-04-17 2019-04-17 記録装置、記録方法、プログラム、及びメモリカード

Publications (2)

Publication Number Publication Date
JP2020177413A true JP2020177413A (ja) 2020-10-29
JP7252821B2 JP7252821B2 (ja) 2023-04-05

Family

ID=72838244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019078702A Active JP7252821B2 (ja) 2019-04-17 2019-04-17 記録装置、記録方法、プログラム、及びメモリカード

Country Status (6)

Country Link
US (1) US20220027097A1 (ja)
EP (1) EP3958179A4 (ja)
JP (1) JP7252821B2 (ja)
KR (1) KR20210147047A (ja)
CN (1) CN113785308A (ja)
WO (1) WO2020213364A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189326A1 (ja) * 2022-03-30 2023-10-05 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置、記録装置、及び記録方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213059A (ja) * 2002-12-26 2004-07-29 Toshiba Corp ディスク記録装置及び同装置に適用するデータアクセス方法
JP2006178923A (ja) * 2004-07-12 2006-07-06 Toshiba Corp 記憶デバイスおよびホスト機器
WO2008013227A1 (fr) * 2006-07-26 2008-01-31 Panasonic Corporation dispositif de stockage non volatil, dispositif d'accès et système de stockage non volatil
JP2008107991A (ja) * 2006-10-24 2008-05-08 Dainippon Printing Co Ltd 情報処理媒体とそのプログラム、情報処理媒体のエラー処理方法、及び、情報処理システム
JP2008176455A (ja) * 2007-01-17 2008-07-31 Matsushita Electric Ind Co Ltd 情報記録装置、コントローラ、アクセス装置、及びアクセス速度保証システム
JP2008192153A (ja) * 2007-02-01 2008-08-21 Samsung Electronics Co Ltd 相補性メモリ管理
JP2008242503A (ja) * 2007-03-23 2008-10-09 Canon Inc メモリ管理装置及び方法、並びにプログラム
JP2011044138A (ja) * 2009-07-22 2011-03-03 Panasonic Corp 撮像装置、情報処理装置および情報処理プログラム
JP2014112351A (ja) * 2012-10-30 2014-06-19 Toshiba Corp メモリデバイス及びホストデバイス
JP2019057193A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリシステム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7181548B2 (en) * 1998-10-30 2007-02-20 Lsi Logic Corporation Command queueing engine
US6981073B2 (en) * 2001-07-31 2005-12-27 Wis Technologies, Inc. Multiple channel data bus control for video processing
US20080250220A1 (en) * 2007-04-06 2008-10-09 Takafumi Ito Memory system
JP5175703B2 (ja) * 2008-12-11 2013-04-03 株式会社東芝 メモリデバイス
JP4758518B2 (ja) 2009-06-18 2011-08-31 パナソニック株式会社 不揮発性記憶装置、アクセス装置、不揮発性記憶システム及びメモリコントローラ
JP2014044490A (ja) * 2012-08-24 2014-03-13 Toshiba Corp ホスト装置及びメモリデバイス
JP6137980B2 (ja) * 2013-07-30 2017-05-31 キヤノン株式会社 記録装置およびその制御方法
KR102074329B1 (ko) * 2013-09-06 2020-02-06 삼성전자주식회사 데이터 저장 장치 및 그것의 데이터 처리 방법
TWI501243B (zh) * 2013-11-12 2015-09-21 Phison Electronics Corp 資料寫入方法、記憶體儲存裝置、記憶體控制電路單元
JP6972921B2 (ja) 2017-10-27 2021-11-24 住友ゴム工業株式会社 タイヤの寸法測定装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213059A (ja) * 2002-12-26 2004-07-29 Toshiba Corp ディスク記録装置及び同装置に適用するデータアクセス方法
JP2006178923A (ja) * 2004-07-12 2006-07-06 Toshiba Corp 記憶デバイスおよびホスト機器
WO2008013227A1 (fr) * 2006-07-26 2008-01-31 Panasonic Corporation dispositif de stockage non volatil, dispositif d'accès et système de stockage non volatil
JP2008107991A (ja) * 2006-10-24 2008-05-08 Dainippon Printing Co Ltd 情報処理媒体とそのプログラム、情報処理媒体のエラー処理方法、及び、情報処理システム
JP2008176455A (ja) * 2007-01-17 2008-07-31 Matsushita Electric Ind Co Ltd 情報記録装置、コントローラ、アクセス装置、及びアクセス速度保証システム
JP2008192153A (ja) * 2007-02-01 2008-08-21 Samsung Electronics Co Ltd 相補性メモリ管理
JP2008242503A (ja) * 2007-03-23 2008-10-09 Canon Inc メモリ管理装置及び方法、並びにプログラム
JP2011044138A (ja) * 2009-07-22 2011-03-03 Panasonic Corp 撮像装置、情報処理装置および情報処理プログラム
JP2014112351A (ja) * 2012-10-30 2014-06-19 Toshiba Corp メモリデバイス及びホストデバイス
JP2019057193A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189326A1 (ja) * 2022-03-30 2023-10-05 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置、記録装置、及び記録方法

Also Published As

Publication number Publication date
US20220027097A1 (en) 2022-01-27
WO2020213364A1 (ja) 2020-10-22
EP3958179A1 (en) 2022-02-23
KR20210147047A (ko) 2021-12-06
JP7252821B2 (ja) 2023-04-05
CN113785308A (zh) 2021-12-10
EP3958179A4 (en) 2023-01-11

Similar Documents

Publication Publication Date Title
US10838665B2 (en) Method, device, and system for buffering data for read/write commands in NVME over fabric architecture
JP4758518B2 (ja) 不揮発性記憶装置、アクセス装置、不揮発性記憶システム及びメモリコントローラ
JP5400875B2 (ja) メモリコントローラ、不揮発性記憶装置、アクセス装置、不揮発性記憶システム、データ書き込み方法、および、プログラム
JP6475256B2 (ja) コンピュータ、制御デバイス及びデータ処理方法
CN111427517A (zh) 一种数据处理方法以及NVMe存储器
US8661186B2 (en) Nonvolatile memory device, access device, and nonvolatile memory system
JP2007011522A (ja) データの消去方法、ストレージ・デバイス及び計算機システム
US9223695B2 (en) Information processing apparatus
US20150149690A1 (en) Recording device, access device, recording system, and recording method
WO2020213364A1 (ja) 記録装置、記録方法、プログラム、及びメモリカード
JP4401863B2 (ja) ストレージシステム
WO2011121870A1 (ja) データ記録装置、及びデータ記録方法
EP2703990A2 (en) Information processing apparatus, computer program, and area release control method
US6822678B2 (en) Digital camera, digital camera control apparatus, digital camera system, digital camera control method, and medium
US20150012691A1 (en) Storage control apparatus, control program, and control method
JP2016206938A (ja) 情報処理システム、情報処理システムのメモリ制御方法、及びプログラム
JP2006023854A (ja) 情報処理装置、記憶装置、記憶制御装置及びプログラム
JP5523128B2 (ja) 記録装置及びその制御方法
JP4262220B2 (ja) デジタルカメラ
JP5178355B2 (ja) 記録装置
JP2007310533A (ja) 不揮発性記憶システム、不揮発性記憶装置、及びファイルデータ書き込み方法
CN117312201B (zh) 一种数据传输方法、装置及加速器设备、主机和存储介质
JP2020109591A (ja) 情報処理装置、その制御方法およびプログラム
JP2021071799A (ja) 画像処理サーバおよび画像処理サーバの制御方法
JP2023039163A (ja) ストレージ装置、ストレージシステムおよびバックアップ方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230324

R150 Certificate of patent or registration of utility model

Ref document number: 7252821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150