JP2020170540A - タッチパネル - Google Patents

Abstract

【課題】タッチ検出用の電極への有機ＥＬ素子を構成する電極のノイズの影響を抑制できる、新規な構成のタッチパネル等を提供する。【解決手段】画素と、タッチセンサと、積分回路５００と、を有するタッチパネルであって、画素は、画素電極と、共通電極１７と、を有する。タッチセンサは、第１の電極２０と、第２の電極３０と、を有する。第１の電極は、パルス信号を与える機能を有する。第２の電極は、パルス信号に応じた信号を検出する機能を有する。積分回路は、オペアンプ５０１を有する。オペアンプは、第１入力端子と、第２入力端子と、を有する。第１入力端子は、第２の電極に電気的に接続される。第２入力端子は、共通電極線２４に電気的に接続される。【効果】該構成とすることで、共通電極線のノイズが重畳したタッチ検出用の電極のノイズを増幅することなく、キャンセルできる。【選択図】図２

Description

本発明の一態様は、タッチパネルに関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。そのため、より具体的に本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。

なお、本明細書等において、タッチパネルとは、タッチセンサを搭載した表示装置（または表示モジュール）を指す。タッチパネルは、タッチスクリーンという場合がある。なお、表示装置を有しておらず、タッチセンサのみで構成されている部材に対して、そのような部材のことをタッチパネルと呼ぶ場合もある。または、タッチセンサを搭載した表示装置は、タッチセンサ付表示装置、表示装置付タッチパネル、または、表示モジュール、などとも呼ばれる場合もある。

なお、本明細書等において、表示装置の素子基板側にタッチセンサの電極が組み込まれている場合には、フルインセル型タッチパネル（またはフルインセル型タッチセンサ付表示装置）という場合がある。フルインセル型タッチパネルは、例えば、素子基板側に作り込まれる電極をタッチセンサ用の電極としても用いているものである。

また、本明細書等において、表示装置の素子基板側のみならず、対向基板側にもタッチセンサの電極が組み込まれている場合には、ハイブリッドインセル型タッチパネル（またはハイブリッドインセル型タッチセンサ付表示装置）という場合がある。ハイブリッドインセル型タッチパネルは、例えば、素子基板側に作り込まれる電極と、対向基板側に作り込まれる電極とをタッチセンサ用の電極としても用いているものである。

ハイブリッドインセル型タッチパネルは、外付けのタッチセンサを備えた表示装置に比べて、薄型化・低コスト化ができるため、研究開発が活発である（特許文献１を参照）。また、さらなる薄型化・低コスト化を図るため、フルインセル型タッチパネルの研究開発も活発である（特許文献２を参照）。

ハイブリッドインセル型タッチパネルおよびフルインセル型タッチパネルは、液晶表示装置に採用され、スマートフォンあるいはタブレット端末等で実用化が進んでいる。またフルインセル型タッチパネルは、有機ＥＬ表示装置にも適用することが試みられている（特許文献３を参照）。

米国特許出願公開第２０１５／００９１８６８号明細書 国際公開第２０１０／０８８６６６号 米国特許出願公開第２０１５／００６０８１７号明細書

上述したように、タッチパネルには、多数の構成が存在する。それぞれの構成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成のタッチパネル等が提案できれば、選択の自由度を向上させることにつながる。

本発明の一態様は、新規なタッチパネル等を提供することを課題の一とする。

また、ハイブリッドインセル型タッチパネルおよびフルインセル型タッチパネルを有機ＥＬ表示装置に適用する場合、タッチ検出用の電極が、有機ＥＬ素子を構成する電極のノイズの影響を受けるとタッチを誤検出してしまう虞がある。

本発明の一態様は、タッチ検出用の電極への有機ＥＬ素子を構成する電極のノイズの影響を抑制できる、新規な構成のタッチパネル等を提供することを課題の一とする。

なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なくとも一つの課題を解決するものである。

本発明の一態様は、画素と、タッチセンサと、積分回路と、を有するタッチパネルであって、画素は、トランジスタと、発光素子と、を有し、発光素子は、画素電極と、共通電極との間に発光層を有し、タッチセンサは、第１の電極と、第２の電極と、を有し、第１の電極は、パルス信号を与えることができる機能を有し、第２の電極は、パルス信号に応じた信号を検出することができる機能を有し、積分回路は、オペアンプを有し、オペアンプは、第１入力端子と、第２入力端子と、を有し、第１入力端子は、第２の電極に電気的に接続され、第２入力端子は、共通電極に電気的に接続される、タッチパネルである。

本発明の一態様は、画素と、タッチセンサと、積分回路と、を有するタッチパネルであって、画素は、トランジスタと、発光素子と、を有し、発光素子は、トランジスタを介して電流供給線に電気的に接続され、タッチセンサは、第１の電極と、第２の電極と、を有し、第１の電極は、パルス信号を与えることができる機能を有し、第２の電極は、パルス信号に応じた信号を検出することができる機能を有し、積分回路は、オペアンプを有し、オペアンプは、第１入力端子と、第２入力端子と、を有し、第１入力端子は、第２の電極に電気的に接続され、第２入力端子は、電流供給線に電気的に接続される、タッチパネルである。

本発明の一態様において、第１の電極と、第２の電極とは、トランジスタが形成される基板側に設けられる、タッチパネルが好ましい。

本発明の一態様において、第１の電極または第２の電極の一方は、トランジスタを構成する導電層と同層に形成される電極である、タッチパネルが好ましい。

本発明の一態様において、第１の電極または第２の電極の他方は、対向基板側に設けられる、タッチパネルが好ましい。

本発明の一態様において、第１の電極または第２の電極の一方は、画素電極以下の層に設けられる電極である、タッチパネルが好ましい。

本発明の一態様において、タッチセンサは、相互容量方式である、タッチパネルが好ましい。

なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。

本発明の一態様は、新規なタッチパネル等を提供することができる。

または、本発明の一態様は、タッチ検出用の電極への有機ＥＬ素子を構成する電極のノイズの影響を抑制できる、新規な構成のタッチパネル等を提供することができる。

本発明の一態様を説明するための回路図および断面模式図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための斜視模式図。 本発明の一態様を説明するための斜視模式図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するための上面図および断面図。 本発明の一態様を説明するためのエネルギーバンド構造図。 本発明の一態様を説明するための図。 本発明の一態様を説明するための図。 本発明の一態様を説明するための図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための模式図。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。

なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能である場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更することや、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

（実施の形態１）
本実施の形態では、タッチセンサを搭載した表示装置（または表示モジュール）であるタッチパネルの構成例について、図面を参照して説明する。

＜タッチセンサを搭載したＥＬ表示装置のノイズ＞
本発明の一態様であるタッチパネルは、タッチセンサを搭載したＥＬ表示装置である。このようなタッチパネルは、例えばＥＬ素子、ＥＬ素子を駆動するためのトランジスタ、タッチセンサの電極を有する。

図１（Ａ）の回路図には、ＥＬ素子、ＥＬ素子を駆動するためのトランジスタを有する画素、およびタッチセンサの電極を示している。図１（Ａ）の回路図では、一例として、２行２列の画素１０と、一組のタッチセンサの電極２０、電極３０を図示している。

画素１０は、一例として、トランジスタ１１、トランジスタ１２、ＥＬ素子１３を有する。画素１０は、一例として、走査線２１、信号線２２、電流供給線２３、共通電極線２４に接続される。

電極２０，電極３０は、一例として、相互容量方式で被検知体の近接、または接触を検出することができる。具体的には、駆動電極（Ｔｘ）として機能する電極２０にパルス電圧を印加し、検出電極（Ｒｘ）として機能する電極３０に流れる電流を検出する。指やペン等の遮蔽物の有無によって、Ｔｘ−Ｒｘ間の電界が遮蔽され、容量値が変化する。この容量値の変化を検出電極（Ｒｘ）に流れる電流の変化によって検出することで被検知体の近接、または接触を検出することができる。電流の変化は、積分回路で検出することができる。

図１（Ｂ）は、図１（Ａ）の回路図に示す構成の配置を説明するための断面模式図の一例である。

図１（Ｂ）の断面模式図では、一例として、一対の基板４１、基板４２を図示している。基板４１上にトランジスタ１２、ＥＬ素子１３、電流供給線２３、隔壁層１８を図示している。

ＥＬ素子１３は、一例として、画素電極１５と、発光層１６と、共通電極１７と、を有する。共通電極１７は、上述した共通電極線２４に相当し、ＥＬ素子１３の陰極として機能させることができる。また画素電極１５は、ＥＬ素子１３の陽極として機能させることができる。

また基板４１とＥＬ素子１３の間には、一例として、駆動電極（Ｔｘ）として機能する電極２０と，検出電極（Ｒｘ）として機能する電極３０とを有する。電極２０、３０は、基板４２上および／または基板４３上に形成すればよく、電極の位置によってハイブリッドインセル型タッチパネルまたはフルインセル型タッチパネルに適用可能である。以下の議論では、説明をわかりやすくするため、フルインセル型タッチパネルに適用する例を説明する。

トランジスタ１２は、ゲート電位に応じて、ＥＬ素子１３に電流を流す機能を有する。トランジスタ１２は、ゲートとして機能する電極、ソースまたはドレインとして機能する電極、半導体層を有する。なお図１（Ｂ）では、図示を省略しているが、トランジスタ１１のソースまたはドレインとして機能する電極がトランジスタ１２のゲートに接続される。トランジスタ１１、１２の構成の詳細については、後述する。

一例として示す図１（Ｂ）で電極２０、３０は、トランジスタ１２が形成される基板４１側に設けられる。そして、電極２０、３０は、トランジスタ１１のソースまたはドレインとして機能する電極、あるいはトランジスタ１２のゲートと同層に形成される電極と同層に設けられる導電層とすることができる。または電極２０、３０は、画素電極１５と同層に設けられる導電層とすることができる。このような構成とすることで、別途タッチセンサとして機能する電極を、新たな工程を必要とすることなく、形成することができる。

図１（Ｂ）で、ＥＬ素子１３を構成する共通電極１７は、電極２０、３０の上部に一面に形成される例を示している。そのため、電極２０、３０間で形成される容量Ｃ_ＭＣは、基板４１側にあらわれる。

なお図１（Ｂ）でハイブリッドインセル型タッチパネルとする場合には、タッチセンサの一方の電極を基板４１側に設け、タッチセンサの他方の電極を基板４２側に設ける。この場合、タッチセンサを構成する電極間で容量が形成されるように、共通電極１７に開口を設けることが好ましい。

上記説明したタッチパネルの構成では、検出電極（Ｒｘ）として機能する電極３０は、一面に形成される共通電極１７に近接して配置されることになる。そのため、電極３０は、共通電極１７に生じるノイズの影響を受けやすい。電極３０では、容量Ｃ_ＭＣの変化によって得られる信号の変化を積分回路で検出し、タッチを検出する。電極３０で得られる信号がノイズの影響を受けると、積分回路で取得する信号の変化が、タッチの検出によるものか、ノイズによるものかの判断が難しくなり、正確なタッチの検出が困難となる。

また電極３０と同様に、共通電極線に近接して配置される電流供給線も、共通電極１７に生じるノイズの影響を受けやすい。電流供給線は、電極３０と同じ材料の導電層で形成される場合、寄生する容量成分や抵抗成分が類似するため、ノイズの波形を類似しやすくすることができる。

電極３０の信号の変化を検出する積分回路は、オペアンプを有する、オペアンプは、２つの入力端子間の電位差を増幅して出力する。積分回路では、入力信号を一方の入力端子に接続し、他方の入力端子にリファレンスとなる電圧を与えて、動作する。そのため、入力信号を一方の入力端子に、ノイズの影響を受けた電極３０で得られる信号が入力されると、このノイズが増幅されてしまい、正確なタッチの検出が困難となる。

＜タッチパネルの構成例１＞
本発明の一態様では、図２に示す模式図の構成とすることで、上述したノイズの影響を抑制する。図２では、図１（Ａ）、（Ｂ）で示した、駆動電極（Ｔｘ）として機能する電極２０と，検出電極（Ｒｘ）として機能する電極３０と、共通電極１７と、共通電極線２４とに加えて、積分回路５００、レベルシフタ回路５０１を図示している。積分回路５００は、一例として、容量５０２、スイッチ５０３を有する。積分回路５００の出力は、信号ＡＭＰ＿ＯＵＴとして図示している。駆動電極（Ｔｘ）として機能する電極２０にレベルシフタ回路５１０を介して与える信号は、信号ＴＳ＿ＩＮとして図示している。

また図２では、電極２０に加える信号波形２０＿Ｗを図示している。また図２では、電極３０で得られる信号波形３０＿Ｗを図示している。また図２では、共通電極線２４のノイズの波形２４＿Ｗを図示している。

タッチパネルにおけるタッチの検出は、信号ＴＳ＿ＩＮとしてパルス信号を与える。そして駆動電極（Ｔｘ）として機能する電極２０にパルス信号である波形２０＿Ｗが入力される。電極２０の信号の変化は、電極間（Ｔｘ−Ｒｘ）の容量成分によって、検出電極（Ｒｘ）として機能する電極３０に伝達される。タッチの有無による電極間の容量の変化によって電極３０で得られる信号波形３０＿Ｗが変化する。この信号波形３０＿Ｗの変化を積分回路で検出し、タッチの有無を含む信号ＡＭＰ＿ＯＵＴを出力することができる。

図２の構成では、検出電極（Ｒｘ）として機能する電極３０はオペアンプ５０１の一方の入力端子に接続される。また、共通電極１７に接続される共通電極線２４は、オペアンプ５０１の他方の入力端子に接続される。つまり、本発明の一態様では、積分回路５００が有するオペアンプ５０１のリファレンス電圧に、ノイズ波形２４＿Ｗを有する信号を与える構成とする。このような構成とすることで、共通電極１７に生じるノイズが検出電極（Ｒｘ）として機能する電極３０にも表れる場合、オペアンプ５０１の出力は、ノイズが相殺された信号として得ることができる。そのため、本発明の一態様では、信号ＡＭＰ＿ＯＵＴを、ノイズの影響を抑制して得ることができる。

積分回路５００が有するオペアンプ５０１の他方の入力端子に入力されるリファレンス電圧が固定電圧Ｖ_ＲＥＦの場合について、図３に模式図を示す。図３の模式図のように、積分回路５００が有するオペアンプ５０１の一方の入力端子にノイズがある波形３０＿Ｗが入力され、他方の入力端子にノイズがない波形５２０＿Ｗが入力されることになる。オペアンプ５０１は、入力端子間の信号の差を増幅して出力する機能を有する。そのため、シグナル−ノイズ比（Ｓ／Ｎ比）が小さくなってしまい、タッチの検出が正常にできない虞がある。

一方で上述したように、図２の模式図に示す本発明の一態様では、積分回路５００が有するオペアンプ５０１の一方の入力端子にノイズがある信号が入力され、他方の入力端子にノイズがある信号が入力されることになる。オペアンプ５０１は、入力端子間の信号の差を増幅して出力する機能を有する。そのため、双方のノイズが相殺され、Ｓ／Ｎ比を高くし、タッチの検出を正常に行うことができる。

図４（Ａ）に示す模式図は、図２における共通電極１７が複数設けられる場合を示している。図４（Ａ）に示す共通電極は、複数の電極１７＿１乃至１７＿４に分割されている。複数の電極１７＿１乃至１７＿４は、タッチセンサの検出電極である電極３０と平行に配置されることが好ましい。例えば、図４（Ａ）では、タッチセンサの検出電極である電極３０＿１乃至３０＿４を図示しており、平行に配置される電極３０＿１と電極１７＿１とが積分回路５００＿１が有するオペアンプの入力端子に接続される。同様に電極３０＿２と電極１７＿２、電極３０＿３と電極１７＿３、電極３０＿４と電極１７＿４が、積分回路５００＿２乃至５００＿４が有するオペアンプの入力端子に接続される。積分回路５００＿１乃至３０＿４は、それぞれ出力信号ＡＭＰ＿ＯＵＴ１乃至ＡＭＰ＿ＯＵＴ４を出力する。

出力信号ＡＭＰ＿ＯＵＴ１乃至ＡＭＰ＿ＯＵＴ４は、図２で説明した構成と同様に、ノイズを相殺してノイズの影響を抑制できる。例えば、図４（Ａ）の構成では、例えば電極１７＿１と電極３０＿１とが重なるように設けられる。そのため、電極１７＿１と電極３０＿１とは、同じ波形のノイズの影響を受ける。つまり領域を区切って、積分回路に入力される共通電極の波形を入力することで、共通電極と、検出電極とに同じ波形のノイズが加わりやすくすることができる。そのため、共通電極のノイズとタッチ検出用の電極とのノイズをより相殺しやすくすることができる。

また図４（Ａ）とは別の構成を図４（Ｂ）に示す。図４（Ｂ）では、図４（Ａ）と同様に、複数の電極１７＿１乃至１７＿４、および積分回路５００＿１乃至５００＿４を有する。図４（Ｂ）では、積分回路５００＿１、５００＿２には、電極１７＿１が接続され、積分回路５００＿３、５００＿４には、電極１７＿３が接続される。電極１７＿１と電極１７＿２、および電極１７＿３と電極１７＿４は隣接しており、同じ波形のノイズの影響を受けやすい。そのため、隣接する共通電極となる電極を参照電圧となるように積分回路５００＿１乃至５００＿４の入力端子に接続する構成としても、図２と同じ効果を得ることができる。

本発明の一態様のタッチパネルは、タッチ検出する電極の電圧と、リファレンス用の電圧とを、オペアンプの入力端子に入力し、タッチ検出による容量値の変化を検出する積分回路において、リファレンス用の電圧を与える入力端子を、有機ＥＬ素子を構成する共通電極に接続する構成とする。該構成とすることで、共通電極のノイズが重畳したタッチ検出用の電極のノイズを相殺できるため、ノイズの影響を抑制できる。

＜タッチパネルの構成例２＞
本発明の一態様では、図２に示す模式図の構成とすることで、上述したノイズの影響を抑制する。図３７では、図１（Ａ）、（Ｂ）で示した、駆動電極（Ｔｘ）として機能する電極２０と、検出電極（Ｒｘ）として機能する電極３０と、電流供給線２３とに加えて、積分回路５００、レベルシフタ回路５１０を図示している。積分回路５００は、一例として、容量５０２、スイッチ５０３を有する。積分回路５００の出力は、信号ＡＭＰ＿ＯＵＴとして図示している。駆動電極（Ｔｘ）として機能する電極２０にレベルシフタ回路５１０を介して与える信号は、信号ＴＳ＿ＩＮとして図示している。

また図３７では、電極２０に加える信号波形２０＿Ｗを図示している。また図３７では、電極３０で得られる信号波形３０＿Ｗを図示している。また図３７では、電流供給線２３のノイズの波形２３＿Ｗを図示している。

タッチパネルにおけるタッチの検出は、信号ＴＳ＿ＩＮとしてパルス信号を与える。そして駆動電極（Ｔｘ）として機能する電極２０にパルス信号である波形２０＿Ｗが入力される。電極２０の信号に変化は、電極間（Ｔｘ−Ｒｘ）の容量成分によって、検出電極（Ｒｘ）として機能する電極３０に伝達される。タッチの有無による電極間の容量の変化によって電極３０で得られる信号波形３０＿Ｗが変化する。この信号波形３０＿Ｗの変化を積分回路で検出し、タッチの有無を含む信号ＡＭＰ＿ＯＵＴを出力することができる。

図３７の構成では、検出電極（Ｒｘ）として機能する電極３０はオペアンプ５０１の一方の入力端子に接続される。また、電流供給線２３は、オペアンプ５０１の他方の入力端子に接続される。つまり、本発明の一態様では、積分回路５００が有するオペアンプ５０１のリファレンス電圧に、ノイズ波形２３＿Ｗを有する信号を与える構成とする。このような構成とすることで、電流供給線２３に生じるノイズが検出電極（Ｒｘ）として機能する電極３０にも表れる場合、オペアンプ５０１の出力は、ノイズが相殺された信号として得ることができる。そのため、本発明の一態様では、信号ＡＭＰ＿ＯＵＴを、ノイズの影響を抑制して得ることができる。

積分回路５００が有するオペアンプ５０１の他方の入力端子に入力されるリファレンス電圧が固定電圧Ｖ_ＲＥＦの場合について、図３８に模式図を示す。図３８の模式図のように、積分回路５００が有するオペアンプ５０１の一方の入力端子にノイズがある波形３０＿Ｗが入力され、他方の入力端子にノイズがない波形５２０＿Ｗが入力されることになる。オペアンプ５０１は、入力端子間の信号の差を増幅して出力する機能を有する。そのため、シグナル−ノイズ比（Ｓ／Ｎ比）が小さくなってしまい、タッチの検出が正常にできない虞がある。

一方で上述したように、図３７の模式図に示す本発明の一態様では、積分回路５００が有するオペアンプ５０１の一方の入力端子にノイズがある信号が入力され、他方の入力端子にノイズがある信号が入力されることになる。オペアンプ５０１は、入力端子間の信号の差を増幅して出力する機能を有する。そのため、双方のノイズが相殺され、Ｓ／Ｎ比を高くし、タッチの検出を正常に行うことができる。

図３９（Ａ）に示す模式図は、図３７における電流供給線２３が複数設けられる場合を示している。図３９（Ａ）に示す電流供給線は、複数の電流供給線２３＿１乃至２３＿４に分割されている。複数の電流供給線２３＿１乃至２３＿４は、タッチセンサの検出電極である電極３０と平行に配置されることが好ましい。例えば、図３９（Ａ）では、タッチセンサの検出電極である電極３０＿１乃至３０＿４を図示しており、平行に配置される電極３０＿１と電流供給線２３＿１とが積分回路５００＿１が有するオペアンプの入力端子に接続される。同様に電極３０＿２と電流供給線２３＿２、電極３０＿３と電流供給線２３＿３、電極３０＿４と電流供給線２３＿４が、積分回路５００＿２乃至５００＿４が有するオペアンプの入力端子に接続される。積分回路５００＿１乃至５００＿４は、それぞれ出力信号ＡＭＰ＿ＯＵＴ１乃至ＡＭＰ＿ＯＵＴ４を出力する。

出力信号ＡＭＰ＿ＯＵＴ１乃至ＡＭＰ＿ＯＵＴ４は、図３７で説明した構成と同様に、ノイズを相殺してノイズの影響を抑制できる。例えば、図３９（Ａ）の構成では、例えば電流供給線２３＿１と電極３０＿１とが重なるように設けられる。そのため、電流供給線２３＿１と電極３０＿１とは、同じ波形のノイズの影響を受ける。つまり領域を区切って、積分回路に入力される電流供給線の波形を入力することで、電流供給線と、検出電極とに同じ波形のノイズが加わりやすくすることができる。そのため、電流供給線のノイズとタッチ検出用の電極とのノイズをより相殺しやすくすることができる。

また図３９（Ａ）とは別の構成を図３９（Ｂ）に示す。図３９（Ｂ）では、図３９（Ａ）と同様に、複数の電流供給線２３＿１乃至２３＿４、および積分回路５００＿１乃至５００＿４を有する。図３９（Ｂ）では、積分回路５００＿１、５００＿２には、電流供給線２３＿１が接続され、積分回路５００＿３、５００＿４には、電流供給線２３＿３が接続される。電流供給線２３＿１と電流供給線２３＿２、および電流供給線２３＿３と電流供給線２３＿４は隣接しており、同じ波形のノイズの影響を受けやすい。そのため、隣接する共通電極となる電極を参照電圧となるように積分回路５００＿１乃至５００＿４の入力端子に接続する構成としても、図３７と同じ効果を得ることができる。

本発明の一態様のタッチパネルは、タッチ検出する電極の電圧と、リファレンス用の電圧とを、オペアンプの入力端子に入力し、タッチ検出による容量値の変化を検出する積分回路において、リファレンス用の電圧を与える入力端子を、有機ＥＬ素子に電流を供給する電流供給線に接続する構成とする。該構成とすることで、電流供給線のノイズが重畳したタッチ検出用の電極のノイズを相殺できるため、ノイズの影響を抑制できる。

＜フルインセル型タッチパネルの斜視概略図について＞
図５（Ａ）は、本発明の一態様のタッチパネル３１０の斜視概略図である。タッチパネル３１０は、フルインセル型のタッチパネルである。また図５（Ｂ）は、図５（Ａ）を展開した斜視概略図である。なお明瞭化のため、代表的な構成要素のみを示している。

タッチパネル３１０は、対向して設けられた基板３７１と基板３７２とを有する。

基板３７１上には、表示部３８１、駆動回路３８２、配線３８３、駆動回路３８４等が設けられている。また表示部３８１には、ｘ方向に導電層３８５が形成されている。基板３７１上には、導電層３８５と直交、つまりｙ方向に複数の導電層３８６等が形成されている。

表示部３８１は、少なくとも複数の画素を有する。画素は、トランジスタ及びＥＬ素子を備える。

駆動回路３８２は、例えば表示を行うための表示用駆動回路である走査線駆動回路とすることができる。

また基板３７１には、配線３８３と電気的に接続されるＦＰＣ３７３が設けられている。また図５（Ａ）、（Ｂ）では、ＦＰＣ３７３上にＩＣ３７４が設けられている例を示している。

図５（Ａ）（Ｂ）では、ＦＰＣ３７３上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式により実装されたＩＣ３７４が設けられている例を示している。ＩＣ３７４は、例えば表示を行うための表示用駆動回路である信号線駆動回路、およびｙ方向に設けられた導電層３８５で得られる信号を処理するためタッチセンサ駆動回路としての機能を有するＩＣを適用できる。

配線３８３は、表示部３８１や駆動回路３８２、駆動回路３８４等に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ３７３を介して外部、またはＩＣ３７４から配線３８３に入力される。

駆動回路３８４は、例えば、ｘ方向に設けられた導電層３８５を駆動するためのタッチセンサ駆動回路とすることができる。駆動回路３８４は、ＩＣ３７４がその機能を兼ねることで、省略することが可能である。

タッチセンサは、基板３７１に設けられた導電層３８５と、導電層３８６と、により構成される。つまり、導電層３８５または導電層３８６は、駆動電極（Ｔｘ）または検出電極（Ｒｘ）として機能させることができる。タッチセンサは、導電層３８５と導電層３８６の間に形成される容量を利用して、検出することができる。

このような構成とすることで、表示を行うためのトランジスタ、ＥＬ素子、駆動回路等の部材、タッチセンサを行うための電極、駆動回路等の部材を、１つの基板側（ここでは基板３７１側）にのみ配置することができる。そのため、表示駆動回路と、タッチセンサ駆動回路を一体化する等、機能の共有化を図ることができる。

＜ハイブリッドインセル型タッチパネルの斜視概略図について＞
図６（Ａ）は、図５（Ａ）とは異なる構成の、本発明の一態様のタッチパネル３２０の斜視概略図である。タッチパネル３２０は、ハイブリッドインセル型タッチパネルである。また図６（Ｂ）は、図６（Ａ）を展開した斜視概略図である。なお明瞭化のため、代表的な構成要素のみを示している。

タッチパネル３２０は、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、対向して設けられた基板３７１と基板３７２とを有する。

基板３７１上には、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、表示部３８１、駆動回路３８２、配線３８３、駆動回路３８４等が設けられている。また表示部３８１には、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、ｘ方向に導電層３８５が形成されている。

基板３７２上には、フルインセル型として図示した図５（Ａ）、（Ｂ）と異なり、導電層３８５と直交、つまりｙ方向に複数の導電層３８６等が形成されている。また基板３７２上には、フルインセル型として図示した図５（Ａ）、（Ｂ）と異なり、導電層３８７等が形成されている。導電層３８７は複数の導電層３８６のいずれかと電気的に接続される。また導電層３８７は接続部３８８を介して、基板３７１側に設けられた接続部３８９を介して、ＦＰＣ３７３と電気的に接続される。

表示部３８１は、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、少なくとも複数の画素を有する。画素は、トランジスタ及びＥＬ素子を備える。

駆動回路３８２は、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、例えば表示を行うための表示用駆動回路である走査線駆動回路とすることができる。

また基板３７１には、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、配線３８３と電気的に接続されるＦＰＣ３７３が設けられている。また図６（Ａ）、（Ｂ）では、ＦＰＣ３７３上にＩＣ３７４が設けられている例を示している。

図６（Ａ）（Ｂ）では、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、ＦＰＣ３７３上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式により実装されたＩＣ３７４が設けられている例を示している。ＩＣ３７４は、例えば表示を行うための表示用駆動回路である信号線駆動回路、およびｙ方向に設けられた導電層３８５で得られる信号を処理するためタッチセンサ駆動回路としての機能を有するＩＣを適用できる。

配線３８３は、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、表示部３８１や駆動回路３８２、駆動回路３８４等に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ３７３を介して外部、またはＩＣ３７４から配線３８３に入力される。

駆動回路３８４は、フルインセル型として図示した図５（Ａ）、（Ｂ）と同様に、ｘ方向に設けられた導電層３８５を駆動するためのタッチセンサ駆動回路とすることができる。駆動回路３８４は、ＩＣ３７４がその機能を兼ねることで、省略することが可能である。

タッチセンサは、フルインセル型として図示した図５（Ａ）、（Ｂ）と異なり、基板３７１に設けられた導電層３８５と、基板３７２に設けられた導電層３８６と、により構成される。つまり、導電層３８５または導電層３８６は、駆動電極（Ｔｘ）または検出電極（Ｒｘ）として機能させることができる。タッチセンサは、導電層３８５と導電層３８６の間に形成される容量を利用して、検出することができる。

このような構成とすることで、タッチセンサを構成する電極が異なる基板に形成される場合であっても、表示を行うためのトランジスタ、ＥＬ素子、駆動回路等の部材、タッチセンサを行うための電極、駆動回路等の部材を、１つの基板側（ここでは基板３７１側）にのみ配置することができる。そのため、表示駆動回路と、タッチセンサ駆動回路を一体化する等、機能の共有化を図ることができる。

＜タッチパネルのブロック図の構成例＞
以下では、本発明の一態様のタッチパネルのブロック図の構成例について説明する。なお以下で説明するタッチパネルのブロック図は、フルインセル型タッチパネルまたはハイブリッドインセル型タッチパネルに適用可能である。

図７に、周辺回路を含むタッチパネルのブロック図を示す。タッチパネル４００は、表示部４０１と、タッチセンサ部４０２と、を有する。またタッチパネル４００は、表示部４０１やタッチセンサ部４０２を駆動するための周辺回路の一例として、表示駆動回路４１１、タッチセンサ駆動回路４１２、およびタイミングコントローラ４１３を有する。また周辺回路として、表示部４０１およびタッチセンサ部４０２で必要な電源電圧を生成するための電源回路等を有していてもよい。

表示駆動回路４１１は、一例として、走査線駆動回路４１４および信号線駆動回路４１５を有する。走査線駆動回路４１４および信号線駆動回路４１５は、表示部４０１にマトリクス状に設けられた画素（図示せず）を順次駆動し、表示を制御することができる。

なお、画素数の増加する場合や、フレーム周波数を高くする場合、走査線駆動回路４１４および信号線駆動回路４１５は、複数に設け、表示する画素の領域を区切って制御させてもよい。このようにすることで、表示する画像の精細度や、信号の書き込み速度等を高めることができる。

タッチセンサ駆動回路４１２は、一例として、アナログ回路４１６Ａ、４１６Ｂおよびデジタル信号処理回路４１７を有する。アナログ回路４１６Ａ、４１６Ｂは、主としてアナログ信号を扱う回路である。デジタル信号処理回路４１７は、主として、デジタル信号を扱う回路である。

アナログ回路４１６Ａは、一例として、タッチセンサ部４０２の駆動電極（Ｔｘ）側にパルス電圧を印加する機能を有する。アナログ回路４１６Ａとしては、レベルシフタ回路、バッファ回路等がある。

アナログ回路４１６Ｂは、一例として、タッチセンサ部４０２の検出電極（Ｒｘ）側よりアナログ信号を受け取りデジタル信号に変換する機能等、を有する。アナログ回路４１６Ｂとしては、積分回路や、サンプルホールド回路、Ａ／Ｄ（アナログ／デジタル）コンバータ等がある。

デジタル信号処理回路４１７は、一例として、アナログ回路４１６Ｂより出力されるデジタル信号のノイズ除去、タッチ位置検出、およびタッチ位置の追跡処理等の信号処理を行う回路である。デジタル信号処理回路４１７は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等、信号処理を行う専用の回路を作製して用いることができる。デジタル信号処理回路４１７での信号処理によって得られるデータは、タッチパネル４００の外部にあるホストコントローラ４２０に出力することができる。

タイミングコントローラ４１３は、一例として、ホストコントローラ４２０から映像信号等を受信し、表示駆動回路４１１を制御する信号、例えばクロック信号、垂直同期信号、水平同期信号等を生成する回路である。また、タイミングコントローラ４１３は、一例として、ホストコントローラ４２０から信号を受信し、例えばタッチセンサ駆動回路４１２を制御するための信号等を生成する回路である。

なお外部のホストコントローラ４２０から受信する各種信号は、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）、ＲＳＤＳ（Ｒｅｄｕｃｅｄ Ｓｗｉｎｇ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）等のインターフェースを経て、タイミングコントローラ４１３に入力することができる。

ホストコントローラ４２０は、タッチパネルが有する周辺回路と各種信号を入出力するための回路である。ホストコントローラ４２０は、例えば、演算回路や、フレームメモリを有し、タッチパネル４００との間、あるいはその他の装置との間で信号の入出力を行う回路である。

上述した表示駆動回路４１１、タッチセンサ駆動回路４１２、およびタイミングコントローラ４１３を構成する一部の回路は、シリコン基板に作製した集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を用いることで、タッチパネル４００が設けられた基板上や、タッチパネル４００が設けられた基板に接続されるＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等上に設けることができる。そのため、図７に図示するＩＣ４４０は、タッチパネル４００のブロック内において、信号線駆動回路４１５、アナログ回路４１６Ｂ、デジタル信号処理回路４１７、およびタイミングコントローラ４１３を有する構成として図示している。

このように、表示部４０１を駆動する機能と、タッチセンサ部４０２を駆動する機能と、を１つのＩＣに組み込んだ構成とすることで、タッチパネル４００に実装するＩＣの数を減らすことができるため、コストを低減することができる。

図８（Ａ）、（Ｂ）、（Ｃ）は、タッチパネルにＩＣを実装する例を説明するための概略図である。

図８（Ａ）では、タッチパネルモジュール４００Ａは、基板４５１、対向基板４５２、複数のＦＰＣ４５３、ＩＣ４５４、ＩＣ４５５等を有する。また基板４５１と対向基板４５２との間に表示部４５６、タッチセンサ部４５７、及び走査線駆動回路４５８を有している。ＩＣ４５４及びＩＣ４５５は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式などの実装方法により基板４５１に実装されている。

ＩＣ４５４は、図７で説明したＩＣ４４０における信号線駆動回路４１５として機能する回路を有する。ＩＣ４５４は、図７で説明したＩＣ４４０におけるアナログ回路４１６Ｂ、デジタル信号処理回路４１７、およびタイミングコントローラ４１３として機能する回路を有する。ＩＣ４５４やＩＣ４５５には、ＦＰＣ４５３を介して外部から信号が供給される。またＦＰＣ４５３を介してＩＣ４５４やＩＣ４５５から外部に信号を出力することができる。

図８（Ａ）では表示部４５６を挟むように走査線駆動回路４５８を２つ設ける構成の例を示している。またＩＣ４５４に加えてＩＣ４５５を有する構成を示している。このような構成は、表示部４５６の画素極めて高精細となるように配置される場合に、好適に用いることができる。

図８（Ｂ）では、タッチパネルモジュール４００Ｂは、１つのＩＣ４５４Ａと１つのＦＰＣ４５３を実装した例を示している。ＩＣ４５４Ａは、図７で説明したＩＣ４４０における信号線駆動回路４１５アナログ回路４１６Ｂ、デジタル信号処理回路４１７、およびタイミングコントローラ４１３として機能する回路を有する。このように、機能を１つのＩＣ４５４Ａに集約させることで、部品点数を減らすことができるため好ましい。また図８（Ｂ）では、走査線駆動回路４５８を表示部４５６の２つの短辺のうち、ＦＰＣ４５３に近い側の辺に沿って配置した例を示している。

図８（Ｃ）は、図８（Ａ）、（Ｂ）で説明したＩＣ４５４、４５４Ａの一部の機能を有するＩＣ４６０等が実装されたＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）４５９を有する構成の例を示している。基板４５１上のＩＣ４５４Ｂ及びＩＣ４５５Ｂと、ＰＣＢ４５９とは、ＦＰＣ４５３によって電気的に接続されている。

なお図８（Ａ）、（Ｂ）、（Ｃ）において、ＩＣ４５４、４５４Ａ、４５４Ｂ、ＩＣ４５５、ＩＣ４５５Ｂは、基板４５１上ではなくＦＰＣ４５３に実装されていてもよい。例えばＣ４５４、４５４Ａ、４５４Ｂ、ＩＣ４５５、ＩＣ４５５ＢをＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式やＴＡＢ（Ｔａｐｅ Ａｍｍｏｕｎｔｅｄ Ｂｏｎｄｉｎｇ）方式などの実装方法によりＦＰＣ４５３に実装すればよい。

図８（Ａ）、（Ｂ）に示すように、表示部４５６の短辺側にＦＰＣ４５３やＩＣ４５４、４５４Ａを配置する構成は狭額縁化が可能であるため、例えばスマートフォン、携帯電話、またはタブレット端末などの電子機器に好適に用いることができる。また、図８（Ｃ）に示すようなＰＣＢ４５９を用いる構成は、例えばテレビジョン装置やモニタ装置、タブレット端末、またはノート型のパーソナルコンピュータなどに好適に用いることができる。

＜タッチパネルの断面図の構成例＞
以下では、本発明の一態様のタッチパネルの断面図について、フルインセル型のタッチパネル、ハイブリッドインセル型のタッチパネルについて複数の例に挙げて説明する。以下に示す断面構成例１乃至４がフルインセル型のタッチパネルに対応し、断面構成例５乃至６がハイブリッドインセル型のタッチパネルに対応する。

＜断面構成例１＞
図９で例示するタッチパネルは、フルインセル型のタッチパネルとしての機能を有する。図９には、２つの副画素を含む領域の断面構成例を示している。図９の構成は、トランジスタ２０１等が形成された基板（素子基板）側に光を射出するボトムエミッション型の発光装置を含む。

タッチパネルは、発光素子２０２を有する。発光素子２０２は、導電層３２１（画素電極）と、ＥＬ層３２２と、導電層３２３（共通電極）とが積層された構成を有する。また導電層３２１と導電層３２３の間に、光学調整層３２４が設けられていてもよい。発光素子２０２からの光は基板３７１側に射出される。導電層３２１は、画素電極としての機能、および発光素子２０２の陽極としての機能を有する。導電層３２３は、共有電極としての機能、および発光素子２０２の陰極としての機能を有する。

基板３７２（対向基板）側には、トランジスタ等を図示していないが、トランジスタ等が形成されていてもよい。また発光素子２０２と基板３７２との間には、乾燥剤等を設けてもよい。あるいは、熱硬化樹脂等の充填剤等を満たし、外部からの水分の侵入を防ぐとともに、耐衝撃性を強化する構成としてもよい。

導電層３２１は透光性を有していることが好ましい。また導電層３２３は反射性を有していることが好ましい。

また、発光素子２０２よりも基板３７１側に、着色層２３１が設けられている。図９に示す構成では、着色層２３１が絶縁層２１３上に設けられている。

導電層３５１と導電層３５２は、一方がタッチセンサの一方の電極として機能し、他方がタッチセンサの他方の電極として機能する。導電層３５１は、導電層３２１と同一面上に形成されている。また導電層３５２は、トランジスタ２０１が有する２つのゲート電極のうちの一方と同一面上に形成されている。したがって、作製工程を増やすことなくタッチパネルを作製することができる。

図９に示すように、基板３７１側において、導電層３５１と導電層３５２の間に生じる容量を利用して検知することができる。

＜断面構成例２＞
図１０は、図９における導電層３５２の位置が異なる点で相違している。図１０において、導電層３５２及びトランジスタ２０１のゲート電極の一方は、絶縁層２１２と絶縁層２１３の間に設けられている。

また、図１１のように、導電層３５２が導電層３２１、光学調整層３２４、ＥＬ層３２２、導電層３２３、着色層２３１の少なくとも一つと重なるように配置してもよい。また図１２に示すように導電層３５２が導電層３２１、光学調整層３２４、ＥＬ層３２２、導電層３２３、着色層２３１のいずれとも重ならないように配置してもよい。

＜断面構成例３＞
図１３は、タッチセンサを構成する導電層３５１と導電層３５２の両方が、導電層３２１と同一面上に形成されている場合の例を示している。

このとき、一方の副画素に配置された導電層３５１と、他方の副画素に配置された導電層３５２との間に生じる容量を利用して検知することができる。

＜断面構成例４＞
図１４は、基板３７２側に光を射出するトップエミッション型の発光装置を含むタッチパネルの断面構成例である。

ここで、発光素子２０２において、導電層３２１は反射性を有し、導電層３２３は透光性を有する。

また導電層３２３は、少なくとも導電層３５１の一部と重なる部分に開口を有する。また、導電層３２３は、スリットまたは開口を有していてもよいし、櫛歯状の形状を有していてもよい。

導電層３５１及び導電層３５２は、導電層３２１と同一面上に形成されている。

図１４に示す例では、一方の副画素に配置された導電層３５１と、他方の副画素に配置された導電層３５２との間に生じる容量を利用して検知する例を示している。

また、図１５では、塗り分け方式によりＥＬ層３２２を形成した例を示している。またこのとき、図１５に示すようにＥＬ層３２２の端部を導電層３２３で覆うことにより、ＥＬ層３２２への不純物の拡散が抑制され、信頼性を高めることができる。また図１５では、着色層２３１等が設けられていない場合の例を示している。

＜断面構成例５＞
図１６は、図１４の構成において、タッチセンサを構成する導電層３５２が基板３７２（対向基板）側の一方の面上に形成されている場合の例を示している。また図１６に示す構成は、トップエミッション型とした発光装置を含むタッチパネルである。

またタッチセンサを構成する導電層３５１は、導電層３２１と同一面上に形成されている。導電層３２３は、少なくとも導電層３５１の一部と重なる部分に開口を有する。また図１７に示すようにタッチセンサを構成する導電層３５２が基板３７２（対向基板）側の他方の面上に形成される構成として

また、図１８では、図１６の構成において、塗り分け方式によりＥＬ層３２２を形成した例を示している。また、図１９では、図１７の構成において、塗り分け方式によりＥＬ層３２２を形成した例を示している。

＜断面構成例６＞
図２０は、図１４の構成において、タッチセンサを構成する導電層３５２が基板３７２（対向基板）側の一方の面上に形成され、タッチセンサを構成する導電層３５１が基板３７２（対向基板）側の一方の面上に形成され、トランジスタ２０１が有するソース又はドレインとなる電極と同一面上に形成されている場合の例を示している。また図２０に示す構成は、トップエミッション型とした発光装置を含むタッチパネルである。

またタッチセンサを構成する導電層３５１は、導電層３２１と同一面上に形成されている。導電層３２３は、少なくとも導電層３５１の一部と重なる部分に開口を有する。また図２１に示すようにタッチセンサを構成する導電層３５２が基板３７２（対向基板）側の他方の面上に形成される構成として

また、図２２では、図２０の構成において、塗り分け方式によりＥＬ層３２２を形成した例を示している。また、図２３では、図２１の構成において、塗り分け方式によりＥＬ層３２２を形成した例を示している。また図３６に示すように、オンセル型となるように導電層３５１と導電層３５２を基板３７２側に配置してもよい。

＜各構成要素について＞
以下では、上記に示す各構成要素について説明する。

＜基板＞
タッチパネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。

なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタや容量素子等を形成してもよい。

厚さの薄い基板を用いることで、タッチパネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有するタッチパネルを実現できる。

ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いることができる。

可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いたタッチパネルも軽量にすることができる。

また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属材料や合金材料を用いた金属基板、セラミック基板、または半導体基板等を用いることもできる。金属材料や合金材料は熱伝導性が高く、封止基板全体に熱を容易に伝導できるため、タッチパネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。

金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル、又はアルミニウム合金もしくはステンレス等の金属の合金などを好適に用いることができる。

また、導電性の基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。

可撓性を有する基板としては、上記材料を用いた層が、タッチパネルの表面を傷などから保護するハードコート層（例えば、窒化シリコン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層など）等と積層されて構成されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、窒化シリコン膜、酸化窒化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等の透水性の低い絶縁膜を有していてもよい。

基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高いタッチパネルとすることができる。

例えば、表示素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用いることができる。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましくは２５μｍ以上１００μｍ以下とする。このような厚さのガラス層は、水や酸素に対する高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂層を設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、極めて信頼性が高いフレキシブルなタッチパネルとすることができる。

＜トランジスタ＞
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。

なお、本発明の一態様のタッチパネルが有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。

トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。

また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。

特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。

例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を含むことが好ましい。より好ましくは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＨｆまたはＮｄ等の金属）で表記される酸化物を含む。

特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界を有さない酸化物半導体膜を用いることが好ましい。

このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いるタッチパネルなどに、このような酸化物半導体を好適に用いることができる。

また半導体層としてこのような酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。

また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。

半導体層は、例えば少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。

半導体層を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、半導体層と、導電層は、上記酸化物のうち、同一の金属元素を有していてもよい。半導体層と、導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と、導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。

なお、半導体層がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。

半導体層は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

半導体層の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

半導体層がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＨｆまたはＮｄ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：３が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。

半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が１×１０^１７個／ｃｍ^３以下、好ましくは１×１０^１５個／ｃｍ^３以下、さらに好ましくは１×１０^１３個／ｃｍ^３以下、より好ましくは１×１０^１１個／ｃｍ^３以下の酸化物半導体膜を用いる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

半導体層において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、半導体層において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

また、半導体層に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ−Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

半導体層は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細に画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。

＜導電層＞
トランジスタのゲート、ソースおよびドレインのほか、タッチパネルを構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。

また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、タッチパネルを構成する各種配線および電極などの導電層や、表示素子が有する電極（画素電極および共通電極など）にも用いることができる。

または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。このとき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。

例えばこのような導電層を、トランジスタの第２のゲート電極として機能する導電層に適用することができる。または、透光性を有する他の導電層にも適用することができる。

＜絶縁層＞
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。

＜接着層＞
接着層としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ポリウレタン、エポキシ樹脂、またはシロキサン結合を有する樹脂などの樹脂を用いることができる。

＜接続層＞
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。

＜着色層＞
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。

＜発光素子＞
発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、発光ダイオード（ＬＥＤ）、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。

発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型のいずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。

ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。

ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ乃至７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。

より好ましくは、ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、分離層を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に分離層を設ける構成としてもよい。

分離層は、例えば燐光発光層中で生成する燐光材料等の励起状態から蛍光発光層中の蛍光材料等へのデクスター機構によるエネルギー移動（特に三重項エネルギー移動）を防ぐために設けることができる。分離層は数ｎｍ程度の厚さがあればよい。具体的には、０．１ｎｍ以上２０ｎｍ以下、あるいは１ｎｍ以上１０ｎｍ以下、あるいは１ｎｍ以上５ｎｍ以下である。分離層は、単一の材料（好ましくはバイポーラ性の物質）、又は複数の材料（好ましくは正孔輸送性材料及び電子輸送性材料）を含む。

分離層は、該分離層と接する発光層に含まれる材料を用いて形成してもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。例えば、燐光発光層が、ホスト材料、アシスト材料、及び燐光材料（ゲスト材料）からなる場合、分離層を、該ホスト材料及びアシスト材料で形成してもよい。上記構成を別言すると、分離層は、燐光材料を含まない領域を有し、燐光発光層は、燐光材料を含む領域を有する。これにより、分離層と燐光発光層とを燐光材料の有無で蒸着することが可能となる。また、このような構成とすることで、分離層と燐光発光層を同じチャンバーで成膜することが可能となる。これにより、製造コストを削減することができる。

また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。

＜タッチセンサの導電層（電極）の材質＞
タッチセンサを構成する一対の導電層の少なくとも一つは、ＥＬ素子を構成する共通電極や画素電極などと同じ材料を用いることが好ましい。

または、タッチセンサを構成する一対の導電層の少なくとも一つは、メッシュ状に加工された金属膜（メタルメッシュともいう）で構成してもよい。

また、タッチセンサのＸ方向の導電層またはＹ方向の導電層（電極）の少なくとも一つは、その直下か直上に金属膜を付けることで、抵抗を下げることができる。このとき、金属酸化物を含む導電膜と、金属を含む導電膜の積層構造とする場合には、ハーフトーンマスクを用いたパターニング技術により形成すると、工程を簡略化できるため好ましい。

＜タッチセンサの導電層（電極）を接続する配線＞
タッチセンサのＸ方向の導電層またはＹ方向の導電層が交差する部分において、他の導電層を用いてブリッジ構造を実現する場合、例えば、トランジスタのゲート電極と同一面上の導電層で、ゲート線と平行に横方向に画素全体で引き回す。または、トランジスタのソース電極及びドレイン電極と同一面上の導電層で、ソース線と平行に、縦方向に画素全体で引き回す。このとき、画素内にコンタクト部を形成することができる。または、共通電極として機能する導電層と同一の導電層、または画素電極として機能する導電層と同一面上の導電層を用いてもよい。

＜タッチセンサの導電層（電極）やＥＬ素子の導電層（電極）＞

上部に配置されるスリットを有する導電層（電極）を画素電極として用い、下部に配置され、複数の画素にわたって設けられる導電層（電極）を共通電極として用いることができる。

または、上部に配置されるスリットを有する導電層（電極）を共通電極として用い、上部に配置されるスリットを有する導電層（電極）を共通電極として用いることができる。

タッチセンサのＸ方向の導電層を、画素電極として機能する導電層、またはトランジスタのゲート、ソースまたはドレインとして機能する導電層と、同一面上に形成する構成とすることができる。または、タッチセンサのＹ方向の導電層を、画素電極として機能する導電層、またはトランジスタのゲート、ソースまたはドレインとして機能する導電層と、同一面上に形成する構成とすることができる。

また、タッチセンサのＸ方向の導電層をパルス電圧が与えられる導電層または電流の検出を行う導電層のいずれとしてもよい。またこのとき、タッチセンサのＹ方向の導電層は他方にすればよい。

また、共通電極として機能する導電層は、複数の画素にわたって設けられる構成としてもよいし、例えばトランジスタのゲート電極と同一面上の導電層により形成された共通配線と電気的に接続されていてもよい。このとき、１つの共通電極として機能する導電層は島状の形状を有していてもよい。

＜対向基板＞
トランジスタ等が設けられる基板（素子基板）と対向して設けられる基板（対向基板）にタッチセンサのＸ方向の導電層またはＹ方向の導電層を設ける場合、当該導電層よりも視認側に遮光層を配置することが好ましい。

＜駆動方法＞
タッチセンサの駆動は、例えば画素の駆動における１水平期間（１ゲート選択期間）の隙間で、対応する行のセンシングをすることができる。または、１フレーム期間を２つに分け、前半で全画素の書き込みを行い、後半でセンシングしてもよい。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または、本実施の形態の少なくとも一部と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、上記実施の形態に示したトランジスタ２０１に置き換えて用いることができるトランジスタの一例について、図面を用いて説明する。なお、本実施の形態で示すトランジスタは、上記実施の形態に示したトランジスタ１１やトランジスタ１２などにも用いることができる。なお本実施の形態で示すトランジスタは、画素が有するトランジスタに限らず、駆動回路が有するトランジスタにも適用可能である。

本発明の一態様のタッチパネルは、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。

＜ボトムゲート型トランジスタ＞
図２４（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０の断面図である。図２４（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。

また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。

絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。

絶縁層７７２は、例えば、複数の絶縁層の積層であってもよい。また、半導体層７４２は、例えば、複数の半導体層の積層であってもよい。また、電極７４６は、例えば、複数の導電層の積層であってもよい。また、絶縁層７２６は、例えば、複数の絶縁層の積層であってもよい。また、電極７４４ａおよび電極７４４ｂは、例えば、複数の導電層の積層であってもよい。また、絶縁層７４１は、例えば、複数の絶縁層の積層であってもよい。また、絶縁層７２８は、例えば、複数の絶縁層の積層であってもよい。また、絶縁層７２９は、例えば、複数の絶縁層の積層であってもよい。

本実施の形態で開示するトランジスタを構成する導電層、半導体層、絶縁層などは、他の実施の形態に開示した材料および方法を用いて形成することができる。

半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。

半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。

絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。

なお、半導体層７４２に酸化物半導体を用いる場合、絶縁層７２９の形成前または形成後、もしくは絶縁層７２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層７２９や他の絶縁層中に含まれる酸素を半導体層７４２中に拡散させ、半導体層７４２中の酸素欠損を補填することができる。または、絶縁層７２９を加熱しながら成膜することで、半導体層７４２中の酸素欠損を補填することができる。

図２４（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。

一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。

なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。

半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなる共に、電界効果移動度が高くなる。

したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタとすることができる。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。

また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。

また、電極７４６および電極７２３を設け、半導体層７４２への電界遮蔽機能を高めることで、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）による劣化が抑制することができる。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、この効果は、電極７４６および電極７２３が、同電位、または異なる電位の場合において生じる。

また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。

本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。

図２４（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７２９の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。

図２４（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。

絶縁層７４１が半導体層７４２の端部を覆って設けられることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。

また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。

図２４（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。

図２４（Ｃ２）に示すトランジスタ８２５は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。

＜トップゲート型トランジスタ＞
図２５（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ８３０の断面図を示す。トランジスタ８３０は、絶縁層７７２の上に半導体層７４２を有し、半導体層７４２および絶縁層７７２上に、半導体層７４２の一部に接する電極７４４ａ、および半導体層７４２の一部に接する電極７４４ｂを有し、半導体層７４２、電極７４４ａ、および電極７４４ｂ上に絶縁層７２６を有し、絶縁層７２６上に電極７４６を有する。

トランジスタ８３０は、電極７４６および電極７４４ａ、並びに、電極７４６および電極７４４ｂが重ならないため、電極７４６および電極７４４ａの間に生じる寄生容量、並びに、電極７４６および電極７４４ｂの間に生じる寄生容量を小さくすることができる。また、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図２５（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。

なお、不純物７５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。

不純物７５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層７４２に酸化物半導体を用いる場合は、不純物７５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。

図２５（Ａ２）に示すトランジスタ８３１は、電極７２３および絶縁層７２７を有する点がトランジスタ８３０と異なる。トランジスタ８３１は、絶縁層７７２の上に形成された電極７２３を有し、電極７２３上に形成された絶縁層７２７を有する。電極７２３は、バックゲート電極として機能することができる。よって、絶縁層７２７は、ゲート絶縁層として機能することができる。

トランジスタ８１１と同様に、トランジスタ８３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図２５（Ｂ１）に例示するトランジスタ８４０は、トップゲート型のトランジスタの１つである。トランジスタ８４０は、電極７４４ａおよび電極７４４ｂを形成した後に半導体層７４２を形成する点が、トランジスタ８３０と異なる。また、図２５（Ｂ２）に例示するトランジスタ８４１は、電極７２３および絶縁層７２７を有する点が、トランジスタ８４０と異なる。トランジスタ８４０およびトランジスタ８４１において、半導体層７４２の一部は電極７４４ａ上に形成され、半導体層７４２の他の一部は電極７４４ｂ上に形成される。

トランジスタ８１１と同様に、トランジスタ８４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

図２６（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。

また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図２６（Ａ３）参照）。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、電極７４６に隣接する半導体層７４２の領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。

図２６（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有し、絶縁層７７２を介して半導体層７４２と重なる。電極７２３は、バックゲート電極として機能することができる。

また、図２６（Ｂ１）に示すトランジスタ８４４および図２６（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい。また、図２６（Ｃ１）に示すトランジスタ８４６および図２６（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。

トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。

＜ｓ−ｃｈａｎｎｅｌ型トランジスタ＞
図２７に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図２７に例示するトランジスタ８５０は、半導体層７４２ａの上に半導体層７４２ｂが形成され、半導体層７４２ｂの上面並びに半導体層７４２ｂ及び半導体層７４２ｃの側面が半導体層７４２ｃに覆われた構造を有する。図２７（Ａ）はトランジスタ８５０の上面図である。図２７（Ｂ）は、図２７（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図２７（Ｃ）は、図２７（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。

また、トランジスタ８５０は、ゲート電極として機能する電極７４３を有する。電極７４３は、電極７４６と同様の材料および方法で形成することができる。本実施の形態では、電極７４３を２層の導電層の積層としている。

半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃは、ＩｎもしくはＧａの一方、または両方を含む材料で形成する。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強い金属元素である。）がある。

半導体層７４２ａおよび半導体層７４２ｃは、半導体層７４２ｂを構成する金属元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層７４２ａおよび半導体層７４２ｂとの界面、ならびに半導体層７４２ｃおよび半導体層７４２ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。

半導体層７４２ａおよび半導体層７４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、半導体層７４２ｂの厚さは、３ｎｍ以上７００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

また、半導体層７４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、半導体層７４２ａおよび半導体層７４２ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層７４２ａおよび半導体層７４２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、半導体層７４２ｂをＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択することができる。好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択する。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択する。より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃおよび半導体層７４２ｂを選択する。ｙ_１がｘ_１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_１がｘ_１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ_１はｘ_１の３倍未満であると好ましい。半導体層７４２ａおよび半導体層７４２ｃを上記構成とすることにより、半導体層７４２ａおよび半導体層７４２ｃを、半導体層７４２ｂよりも酸素欠損が生じにくい層とすることができる。

なお、半導体層７４２ａおよび半導体層７４２ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、Ｉｎと元素Ｍの含有率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層７４２ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、Ｉｎと元素Ｍの含有率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。

例えば、ＩｎまたはＧａを含む半導体層７４２ａ、およびＩｎまたはＧａを含む半導体層７４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物や、酸化ガリウムなどを用いることができる。また、半導体層７４２ｂとしてＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、または４：２：４．１などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

半導体層７４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体層７４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層７４２ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層７４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。

なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度が、８×１０^１１個／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０個／ｃｍ^３未満であり、１×１０^−９個／ｃｍ^３以上である酸化物半導体層をいう。

図２８に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す。図２８に例示するトランジスタ８２２は、半導体層７４２ａの上に半導体層７４２ｂが形成されている。トランジスタ８２２は、バックゲート電極を有するボトムゲート型のトランジスタの一種である。図２８（Ａ）はトランジスタ８２２の上面図である。図２８（Ｂ）は、図２８（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面図）である。図２８（Ｃ）は、図２８（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。

絶縁層７２９上に設けられた電極７２３は、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ａおよび開口７４７ｂにおいて、電極７４６と電気的に接続されている。よって、電極７２３と電極７４６には、同じ電位が供給される。また、開口７４７ａおよび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４７ａおよび開口７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの両方を設けない場合は、電極７２３と電極７４６に異なる電位を供給することができる。

＜酸化物半導体のエネルギーバンド構造＞
ここで、半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃの積層により構成される半導体層７４２の機能およびその効果について、図３２（Ａ）および図３２（Ｂ）に示すエネルギーバンド構造図を用いて説明する。図３２（Ａ）は、図２７（Ｂ）にＤ１−Ｄ２の一点鎖線で示す部位のエネルギーバンド構造図である。図３２（Ａ）は、トランジスタ８５０のチャネル形成領域のエネルギーバンド構造を示している。

図３２（Ａ）中、Ｅｃ８８２、Ｅｃ８８３ａ、Ｅｃ８８３ｂ、Ｅｃ８８３ｃ、Ｅｃ８８６は、それぞれ、絶縁層７７２、半導体層７４２ａ、半導体層７４２ｂ、半導体層７４２ｃ、絶縁層７２６の伝導帯下端のエネルギーを示している。

ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（例えば、ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（例えば、ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。

なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。

絶縁層７７２と絶縁層７２６は絶縁物であるため、Ｅｃ８８２とＥｃ８８６は、Ｅｃ８８３ａ、Ｅｃ８８３ｂ、およびＥｃ８８３ｃよりも真空準位に近い（電子親和力が小さい）。

また、Ｅｃ８８３ａは、Ｅｃ８８３ｂよりも真空準位に近い。具体的には、Ｅｃ８８３ａは、Ｅｃ８８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。

また、Ｅｃ８８３ｃは、Ｅｃ８８３ｂよりも真空準位に近い。具体的には、Ｅｃ８８３ｃは、Ｅｃ８８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真空準位に近いことが好ましい。

また、半導体層７４２ａと半導体層７４２ｂとの界面近傍、および、半導体層７４２ｂと半導体層７４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。

従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層７４２ｂを主として移動することになる。そのため、半導体層７４２ａと絶縁層７２４との界面、または、半導体層７４２ｃと絶縁層７２６との界面に準位が存在したとしても、当該準位は電子の移動にほとんど影響しない。また、半導体層７４２ａと半導体層７４２ｂとの界面、および半導体層７４２ｃと半導体層７４２ｂとの界面に準位が存在しないか、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半導体の積層構造を有するトランジスタは、高い電界効果移動度を実現することができる。

なお、図３２（Ａ）に示すように、半導体層７４２ａと絶縁層７７２の界面、および半導体層７４２ｃと絶縁層７２６の界面近傍には、不純物や欠陥に起因したトラップ準位８９０が形成され得るものの、半導体層７４２ａ、および半導体層７４２ｃがあることにより、半導体層７４２ｂと当該トラップ準位とを遠ざけることができる。

特に、本実施の形態に例示するトランジスタは、半導体層７４２ｂの上面と側面が半導体層７４２ｃと接し、半導体層７４２ｂの下面が半導体層７４２ａと接して形成されている。このように、半導体層７４２ｂを半導体層７４２ａと半導体層７４２ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。

ただし、Ｅｃ８８３ａまたはＥｃ８８３ｃと、Ｅｃ８８３ｂとのエネルギー差が小さい場合、半導体層７４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。

従って、Ｅｃ８８３ａ、およびＥｃ８８３ｃと、Ｅｃ８８３ｂとのエネルギー差を、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。

また、半導体層７４２ａ、および半導体層７４２ｃのバンドギャップは、半導体層７４２ｂのバンドギャップよりも広いほうが好ましい。

図３２（Ｂ）は、図２８（Ｂ）にＤ３−Ｄ４の一点鎖線で示す部位のエネルギーバンド構造図である。図３２（Ｂ）は、トランジスタ８２２のチャネル形成領域のエネルギーバンド構造を示している。

図３２（Ｂ）中、Ｅｃ８８７は、絶縁層７２８の伝導帯下端のエネルギーを示している。半導体層７４２を半導体層７４２ａと半導体層７４２ｂの２層とすることで、トランジスタの生産性を高めることができる。なお、半導体層７４２ｃを設けない分、トラップ準位８９０の影響を受けやすくなるが、半導体層７４２を単層構造とした場合よりも高い電界効果移動度を実現することができる。

本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。

また、酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０^−１９Ａ）以下、もしくは１０ｚＡ（１×１０^−２０Ａ）以下、さらには１ｚＡ（１×１０^−２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を提供することができる。

本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。または、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。

図２７に示すトランジスタ８５０の説明にもどる。絶縁層７７２に設けた凸部上に半導体層７４２ｂを設けることによって、半導体層７４２ｂの側面も電極７４３で覆うことができる。すなわち、トランジスタ８５０は、電極７４３の電界によって、半導体層７４２ｂを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタを、「ｓ−ｃｈａｎｎｅｌ型トランジスタ」もしくは「ｓ−ｃｈａｎｎｅｌトランジスタ」ともいう。

ｓ−ｃｈａｎｎｅｌ構造では、半導体層７４２ｂの全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流を得ることができる。また、電極７４３の電界によって、半導体層７４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。

なお、絶縁層７７２の凸部を高くし、また、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることができる。また、半導体層７４２ｂの形成時に、露出する半導体層７４２ａを除去してもよい。この場合、半導体層７４２ａと半導体層７４２ｂの側面が揃う場合がある。

また、図２９に示すトランジスタ８５１のように、半導体層７４２の下方に、絶縁層を介して電極７２３を設けてもよい。図２９（Ａ）はトランジスタ８５１の上面図である。図２９（Ｂ）は、図２９（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図２９（Ｃ）は、図２９（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。

また、図３０に示すトランジスタ８５２のように、電極７４３の上方に絶縁層７７５を設け、絶縁層７７５上に層７２５を設けてもよい。図３０（Ａ）はトランジスタ８５２の上面図である。図３０（Ｂ）は、図３０（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図３０（Ｃ）は、図３０（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。

なお、図３０では、層７２５を絶縁層７７５上に設けているが、絶縁層７２８上、または絶縁層７２９上に設けてもよい。層７２５を、遮光性を有する材料で形成することで、光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層７２５を少なくとも半導体層７４２ｂよりも大きく形成し、層７２５で半導体層７４２ｂを覆うことで、上記の効果を高めることができる。層７２５は、有機物材料、無機物材料、又は金属材料を用いて作製することができる。また、層７２５を導電性材料で作製した場合、層７２５に電圧を供給してもよいし、電気的に浮遊した（フローティング）状態としてもよい。

図３１に、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタの一例を示す。図３１に例示するトランジスタ８４８は、前述したトランジスタ８４７とほぼ同様の構成を有する。トランジスタ８４８は、絶縁層７７２に設けた凸部上に半導体層７４２が形成されている。トランジスタ８４８はバックゲート電極を有するトップゲート型のトランジスタの一種である。図３１（Ａ）はトランジスタ８４８の上面図である。図３１（Ｂ）は、図３１（Ａ）中のＸ１−Ｘ２の一点鎖線で示した部位の断面図である。図３１（Ｃ）は、図３１（Ａ）中のＹ１−Ｙ２の一点鎖線で示した部位の断面図である。

絶縁層７２９上に設けられた電極７４４ａは、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ｃにおいて、半導体層７４２と電気的に接続されている。また、絶縁層７２９上に設けられた電極７４４ｂは、絶縁層７２６、絶縁層７２８、および絶縁層７２９に設けられた開口７４７ｄにおいて、半導体層７４２と電気的に接続されている。

絶縁層７２６上に設けられた電極７４３は、絶縁層７２６、および絶縁層７７２に設けられた開口７４７ａおよび開口７４７ｂにおいて、電極７２３と電気的に接続されている。よって、電極７４６と電極７２３には、同じ電位が供給される。また、開口７４７ａおよび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４７ａおよび開口７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの両方を設けない場合は、電極７２３と電極７４６に異なる電位を供給することができる。

なお、ｓ−ｃｈａｎｎｅｌ構造を有するトランジスタに用いる半導体層は、酸化物半導体に限定されるものではない。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、本発明の一態様のタッチパネルモジュール及び電子機器について、図３３乃至図３５を用いて説明を行う。

図３３に示すタッチパネルモジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、フレーム８００５、プリント基板８００６、バッテリ８００７を有する。

本発明の一態様のタッチパネルは、例えば、タッチパネル８００４に用いることができる。

上部カバー８００１及び下部カバー８００２は、タッチパネル８００４のサイズに合わせて、形状や寸法を適宜変更することができる。

フレーム８００５は、タッチパネル８００４の保護機能の他、プリント基板８００６の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００５は、放熱板としての機能を有していてもよい。

プリント基板８００６は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８００７による電源であってもよい。バッテリ８００７は、商用電源を用いる場合には、省略可能である。

また、タッチパネル８００４は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

図３４（Ａ）乃至（Ｈ）及び図３５は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。

図３４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図３４（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３４（Ｃ）はテレビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。また、テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操作することができる。また、リモコン操作機５０１３に、当該リモコン操作機５０１３から出力する情報を表示する表示部を設ける構成としてもよい。図３４（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図３４（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図３４（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３４（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図３４（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２０、その他のアイコン５０２１等を表示することができる。図３５（Ａ）はデジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）である。図３５（Ｂ）は円柱状の柱に取り付けられたデジタルサイネージである。

図３４（Ａ）乃至（Ｈ）及び図３５に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図３４（Ａ）乃至（Ｈ）及び図３５に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。

本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様のタッチパネルを適用することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

ＡＭＰ＿１ＯＵＴ１ 出力信号
ＡＭＰ＿１ＯＵＴ４ 出力信号
１０ 画素
１１ トランジスタ
１２ トランジスタ
１３ ＥＬ素子
１５ 画素電極
１６ 発光層
１７ 共通電極
１７＿１ 電極
１７＿２ 電極
１７＿３ 電極
１７＿４ 電極
１８ 隔壁層
２０ 電極
２１ 走査線
２２ 信号線
２３ 電流供給線
２３＿１ 電流供給線
２３＿２ 電流供給線
２３＿３ 電流供給線
２３＿４ 電流供給線
２４ 共通電極線
３０ 電極
３０＿１ 電極
３０＿２ 電極
３０＿３ 電極
３０＿４ 電極
４１ 基板
４２ 基板
４３ 基板
２０１ トランジスタ
２０２ 発光素子
２１２ 絶縁層
２１３ 絶縁層
２３１ 着色層
３１０ タッチパネル
３２０ タッチパネル
３２１ 導電層
３２２ ＥＬ層
３２３ 導電層
３２４ 光学調整層
３５１ 導電層
３５２ 導電層
３７１ 基板
３７２ 基板
３７３ ＦＰＣ
３７４ ＩＣ
３８１ 表示部
３８２ 駆動回路
３８３ 配線
３８４ 駆動回路
３８５ 導電層
３８６ 導電層
３８７ 導電層
３８８ 接続部
３８９ 接続部
４００ タッチパネル
４００Ａ タッチパネルモジュール
４００Ｂ タッチパネルモジュール
４０１ 表示部
４０２ タッチセンサ部
４１１ 表示駆動回路
４１２ タッチセンサ駆動回路
４１３ タイミングコントローラ
４１４ 走査線駆動回路
４１５ 信号線駆動回路
４１６Ａ アナログ回路
４１６Ｂ アナログ回路
４１７ デジタル信号処理回路
４２０ ホストコントローラ
４４０ ＩＣ
４５１ 基板
４５２ 対向基板
４５３ ＦＰＣ
４５４ ＩＣ
４５４Ａ ＩＣ
４５４Ｂ ＩＣ
４５５ ＩＣ
４５５Ｂ ＩＣ
４５６ 表示部
４５７ タッチセンサ部
４５８ 走査線駆動回路
４５９ ＰＣＢ
４６０ ＩＣ
５００ 積分回路
５００＿１ 積分回路
５００＿２ 積分回路
５００＿３ 積分回路
５００＿４ 積分回路
５０１ オペアンプ
５０２ 容量
５０３ スイッチ
５１０ レベルシフタ回路
７２３ 電極
７２４ 絶縁層
７２５ 層
７２６ 絶縁層
７２７ 絶縁層
７２８ 絶縁層
７２９ 絶縁層
７４１ 絶縁層
７４２ 半導体層
７４２ａ 半導体層
７４２ｂ 半導体層
７４２ｃ 半導体層
７４３ 電極
７４４ａ 電極
７４４ｂ 電極
７４６ 電極
７４７ａ 開口
７４７ｂ 開口
７４７ｃ 開口
７４７ｄ 開口
７５５ 不純物
７７１ 基板
７７２ 絶縁層
７７５ 絶縁層
８１０ トランジスタ
８１１ トランジスタ
８２０ トランジスタ
８２１ トランジスタ
８２２ トランジスタ
８２５ トランジスタ
８３０ トランジスタ
８３１ トランジスタ
８４０ トランジスタ
８４１ トランジスタ
８４２ トランジスタ
８４３ トランジスタ
８４４ トランジスタ
８４５ トランジスタ
８４６ トランジスタ
８４７ トランジスタ
８４８ トランジスタ
８５０ トランジスタ
８５１ トランジスタ
８５２ トランジスタ
８８２ Ｅｃ
８８３ａ Ｅｃ
８８３ｂ Ｅｃ
８８３ｃ Ｅｃ
８８６ Ｅｃ
８８７ Ｅｃ
８９０ トラップ準位
４５２２ 対向基板
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ スタンド
５０１３ リモコン操作機
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５０２０ アイコン
５０２１ アイコン
６５３４ ＰＣＢ
８０００ タッチパネルモジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ フレーム
８００６ プリント基板
８００７ バッテリ

Claims (1)

1. 画素と、タッチセンサと、積分回路と、を有するタッチパネルであって、
   前記画素は、画素電極と、共通電極と、を有し、
   前記タッチセンサは、第１の電極と、第２の電極と、を有し、
   前記第１の電極は、パルス信号を与える機能を有し、
   前記第２の電極は、前記パルス信号に応じた信号を検出する機能を有し、
   前記積分回路は、オペアンプを有し、
   前記オペアンプは、第１入力端子と、第２入力端子と、を有し、
   前記第１入力端子は、前記第２の電極に電気的に接続され、
   前記第２入力端子は、前記共通電極に電気的に接続される、タッチパネル。

Images