JP2020170315A - アクセス管理装置 - Google Patents
アクセス管理装置 Download PDFInfo
- Publication number
- JP2020170315A JP2020170315A JP2019070784A JP2019070784A JP2020170315A JP 2020170315 A JP2020170315 A JP 2020170315A JP 2019070784 A JP2019070784 A JP 2019070784A JP 2019070784 A JP2019070784 A JP 2019070784A JP 2020170315 A JP2020170315 A JP 2020170315A
- Authority
- JP
- Japan
- Prior art keywords
- access
- priority
- bank
- stop
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 16
- 239000000725 suspension Substances 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 18
- 230000006399 behavior Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
Description
図1は、実施形態1におけるメモリバスシステム100の構成図である。メモリバスシステム100は、メモリへのアクセスを管理するアクセス管理装置として機能する。マスタ200〜202とメモリ300はメモリバスシステム100を介して接続されている。メモリ300はDRAMであり、アクセス領域である複数のバンク領域を有し、各バンク領域単位で定期的にリフレッシュを実行できる。リフレッシュ中は、アクセス停止期間となる。
本実施形態では、実施形態1と同様にアクセス停止予定情報をアクセス停止順番情報として説明する。
実施形態1、実施形態2では、リフレッシュの発行順番は固定の前提で説明した。
本実施形態では、アクセス停止予定情報は、リフレッシュ予定のバンク領域及びリフレッシュ予定の順番を含むものとする。本実施形態では、アクセス停止予定情報をアクセス停止対象情報として説明する。
122 優先度管理部
123 アクセス要求バッファ
124 アクセス要求選択部
125 優先度管理テーブル
126 アクセス順序管理部
127 アクセス要求調停回路
Claims (12)
- 複数のアクセス領域を有し、当該複数のアクセス領域に定期的にアクセス停止期間が発生するメモリへのアクセスを管理するアクセス管理装置であって、
前記アクセス停止期間の予定情報を取得する取得手段と、
前記予定情報に基づき、前記メモリへの複数のアクセス要求の中から、一つのアクセス要求を選択し、前記メモリへ送信する送信手段と、を有することを特徴とするアクセス管理装置。 - 前記複数のアクセス領域は、バンク領域であることを特徴とするアクセス管理装置。
- 前記アクセス停止期間は、前記複数のアクセス領域に対してリフレッシュを実行する期間であることを特徴とする請求項1または請求項2に記載のアクセス管理装置。
- 前記予定情報には、アクセス停止予定のアクセス領域が含まれることを特徴とする請求項1乃至3のいずれか1項に記載のアクセス管理装置。
- 前記予定情報には、停止の順番が含まれることを特徴とする請求項4に記載のアクセス管理装置。
- 前記送信手段は、前記停止の順番に基づき、前記メモリへの複数のアクセス要求の優先度を決定し、当該優先度に基づき、一つのアクセス要求を選択することを特徴とする請求項5に記載のアクセス管理装置。
- 前記送信手段は、前記アクセス停止予定のアクセス領域に基づき、前記メモリへの複数のアクセス要求の優先度を決定し、当該優先度に基づき、一つのアクセス要求を選択することを特徴とする請求項4に記載のアクセス管理装置。
- アクセス停止期間が発生していないアクセス領域の数が閾値以下になると、アクセス停止期間が発生していないアクセス領域が、前記予定情報に含まれる前記アクセス停止予定のアクセス領域として決定されることを特徴とする請求項4に記載のアクセス管理装置。
- 前記閾値は、アクセス領域の数より下であることを特徴とする請求項8に記載のアクセス管理装置。
- 前記送信手段は、前記優先度が高い順にアクセス要求を選択し、同じ優先度の場合、アクセス要求が開始された順に基づいて、一つのアクセス要求を選択する請求項7に記載のアクセス管理装置。
- 前記送信手段は、バッファから一つのアクセス要求を選択するバスシステムであることを特徴とする請求項1乃至請求項10のいずれか1項に記載のアクセス管理装置。
- 前記送信手段は、前記複数のアクセス要求から一つ選択する調停回路であることを特徴とする請求項1乃至請求項10のいずれか1項に記載のアクセス管理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019070784A JP2020170315A (ja) | 2019-04-02 | 2019-04-02 | アクセス管理装置 |
US16/834,516 US20200320021A1 (en) | 2019-04-02 | 2020-03-30 | Access management apparatus and access management method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019070784A JP2020170315A (ja) | 2019-04-02 | 2019-04-02 | アクセス管理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020170315A true JP2020170315A (ja) | 2020-10-15 |
Family
ID=72661593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019070784A Pending JP2020170315A (ja) | 2019-04-02 | 2019-04-02 | アクセス管理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20200320021A1 (ja) |
JP (1) | JP2020170315A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022168545A (ja) * | 2021-04-26 | 2022-11-08 | キヤノン株式会社 | メモリコントローラ、メモリコントローラの制御方法およびプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08161887A (ja) * | 1994-12-06 | 1996-06-21 | Oki Electric Ind Co Ltd | メモリリフレッシュ制御方法及び制御装置 |
US20150318035A1 (en) * | 2014-05-02 | 2015-11-05 | Qualcomm Incorporated | Priority adjustment of dynamic random access memory (dram) transactions prior to issuing a per-bank refresh for reducing dram unavailability |
JP2016085684A (ja) * | 2014-10-28 | 2016-05-19 | 京セラドキュメントソリューションズ株式会社 | メモリーアクセス装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6356485B1 (en) * | 1999-02-13 | 2002-03-12 | Integrated Device Technology, Inc. | Merging write cycles by comparing at least a portion of the respective write cycle addresses |
JP4641094B2 (ja) * | 2000-11-17 | 2011-03-02 | 富士通セミコンダクター株式会社 | 半導体メモリ |
US9761296B2 (en) * | 2015-04-17 | 2017-09-12 | Samsung Electronics Co., Ltd. | Smart in-module refresh for DRAM |
CN110729006B (zh) * | 2018-07-16 | 2022-07-05 | 超威半导体(上海)有限公司 | 存储器控制器中的刷新方案 |
-
2019
- 2019-04-02 JP JP2019070784A patent/JP2020170315A/ja active Pending
-
2020
- 2020-03-30 US US16/834,516 patent/US20200320021A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08161887A (ja) * | 1994-12-06 | 1996-06-21 | Oki Electric Ind Co Ltd | メモリリフレッシュ制御方法及び制御装置 |
US20150318035A1 (en) * | 2014-05-02 | 2015-11-05 | Qualcomm Incorporated | Priority adjustment of dynamic random access memory (dram) transactions prior to issuing a per-bank refresh for reducing dram unavailability |
JP2016085684A (ja) * | 2014-10-28 | 2016-05-19 | 京セラドキュメントソリューションズ株式会社 | メモリーアクセス装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200320021A1 (en) | 2020-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8996824B2 (en) | Memory reorder queue biasing preceding high latency operations | |
CN105320608B (zh) | 用于控制存储器设备处理访问请求的存储器控制器和方法 | |
KR101527308B1 (ko) | 메모리 인터페이스 | |
CN105339917A (zh) | 访问存储器中数据的分离的存储器控制器 | |
US11010094B2 (en) | Task management method and host for electronic storage device | |
US8549181B2 (en) | Semiconductor memory device and method of operating the semiconductor memory device | |
CN112382321B (zh) | 动态随机存取存储器的刷新方法及内存控制器、电子装置 | |
CN110520929A (zh) | 内存刷新技术及计算机系统 | |
JP2014228915A (ja) | データ処理装置 | |
EP3256951A1 (en) | Scheduling volatile memory maintenance events in a multi-processor system | |
EP1313019A1 (en) | Arbitration apparatus | |
US9620215B2 (en) | Efficiently accessing shared memory by scheduling multiple access requests transferable in bank interleave mode and continuous mode | |
JP2020170315A (ja) | アクセス管理装置 | |
EP3256952B1 (en) | Systems and methods for providing kernel scheduling of volatile memory maintenance events | |
CN114564423A (zh) | 基于镜像存储的dram访问系统 | |
US20160239443A1 (en) | Dma controller | |
JP2011034214A (ja) | メモリ制御装置 | |
US20200257471A1 (en) | Control apparatus and control method | |
US11289148B2 (en) | Memory control apparatus and control method therefor | |
JP2012003636A (ja) | 電子機器及びその制御方法 | |
US20030163654A1 (en) | System and method for efficient scheduling of memory | |
JP2003132012A (ja) | バス制御システムおよびバス制御方法 | |
JP4203337B2 (ja) | メモリアービタ及びメモリ制御装置 | |
JPH117763A (ja) | Dramリフレッシュ制御方法及びその回路 | |
TW202333060A (zh) | 用於在動態隨機存取記憶體記憶體控制器中高效更新管理之訊務感知可適性預充電排程器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230822 |