JP2020167232A - モジュールおよびその製造方法 - Google Patents
モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2020167232A JP2020167232A JP2019064999A JP2019064999A JP2020167232A JP 2020167232 A JP2020167232 A JP 2020167232A JP 2019064999 A JP2019064999 A JP 2019064999A JP 2019064999 A JP2019064999 A JP 2019064999A JP 2020167232 A JP2020167232 A JP 2020167232A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- metal layer
- layer
- insulating layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】信頼性を向上させること。【解決手段】電子部品を、第1接着剤を介し第1絶縁層の下面に接着する工程と、前記第1絶縁層上に、前記第1接着剤および前記第1絶縁層に形成された第1開口内を埋め込んで前記電子部品に接続し、上面に前記第1開口に対応する第1凹部が設けられた第1金属層を形成する工程と、前記第1絶縁層および前記第1金属層を、前記第1凹部が第2接着剤により埋め込まれるように前記第2接着剤を介し第2絶縁層の下面に接着する工程と、前記第1凹部上に前記第2絶縁層および前記第2接着剤を貫通する第2開口を形成する工程と、前記第2絶縁層上に、前記第2開口内を埋め込んで前記第1金属層に接続し、上面に前記第2開口に対応する第2凹部が設けられた第2金属層を形成する工程と、前記第2金属層上に前記第2凹部に通じる第3開口を有するマスク層を形成し、前記マスク層をマスクに前記第2凹部内をめっき法を用い埋込金属層で埋め込む工程と、を含むモジュールの製造方法。【選択図】図5
Description
本発明はモジュールおよびその製造方法に関し、例えば電子部品を搭載するモジュールおよびその製造方法に関する。
絶縁層の下面に接着剤を介し半導体部品を搭載し、絶縁層および接着剤を貫通する開口を介し絶縁層の上面から電子部品に接続する金属層を設けることが知られている(例えば特許文献1)。開口上の金属膜の上面に形成された凹部を導電樹脂または導電ペーストで埋め込むことが知られている(例えば特許文献2、3)。
絶縁層と金属層を2層以上積層し、絶縁層の開口をスタックする構造が考えられる。このような構造において、金属層の上面に凹部が形成される。凹部を導電樹脂または導電ペーストで埋め込むと信頼性が低下することが考えられる。
本発明は、上記課題に鑑みなされたものであり、信頼性を向上させることを目的とする。
本発明は、電子部品を、第1接着剤を介し第1絶縁層の下面に接着する工程と、前記第1絶縁層上に、前記第1接着剤および前記第1絶縁層に形成された第1開口内を埋め込んで前記電子部品に接続し、上面に前記第1開口に対応する第1凹部が設けられた第1金属層を形成する工程と、前記第1絶縁層および前記第1金属層を、前記第1凹部が第2接着剤により埋め込まれるように前記第2接着剤を介し第2絶縁層の下面に接着する工程と、前記第1凹部上に前記第2絶縁層および前記第2接着剤を貫通する第2開口を形成する工程と、前記第2絶縁層上に、前記第2開口内を埋め込んで前記第1金属層に接続し、上面に前記第2開口に対応する第2凹部が設けられた第2金属層を形成する工程と、前記第2金属層上に前記第2凹部に通じる第3開口を有するマスク層を形成し、前記マスク層をマスクに前記第2凹部内をめっき法を用い埋込金属層で埋め込む工程と、を含むモジュールの製造方法である。
本発明は、電子部品を、第1接着剤を介し第1絶縁層の下面に接着する工程と、前記第1絶縁層上に、前記第1接着剤および前記第1絶縁層に形成された第1開口内を埋め込んで前記電子部品に接続し、上面に前記第1開口に対応する第1凹部が設けられた第1金属層を形成する工程と、前記第1絶縁層および前記第1金属層を、前記第1凹部が第2接着剤により埋め込まれるように前記第2接着剤を介し第2絶縁層の下面に接着する工程と、前記第2絶縁層および前記第2接着剤を貫通し前記第1凹部内の前記第1金属層の上面を露出する第2開口を形成する工程と、前記第2絶縁層上に、前記第2開口内を埋め込んで前記第1金属層に接続するシード層を形成する工程と、前記シード層上に前記第2開口に通じる第3開口を有するマスク層を形成する工程と、前記マスク層をマスクに前記第2開口内を埋込金属層で埋め込む工程と、前記埋込金属層および前記シード層上にめっき法を用い第2金属層を形成する工程と、を含むモジュールの製造方法である。
上記構成において、前記第2開口の幅は前記第2金属層の厚さ以上である構成とすることができる。
上記構成において、前記第2開口の幅は前記第1開口の幅より小さい構成とすることができる。
上記構成において、前記埋込金属層は前記第2金属層と同じ材料を主材料とする構成とすることができる。
本発明は、電極を有する電子部品と、前記電極に対応する第1開口を有し、第1接着剤を介し前記電子部品上に設けられた第1絶縁層と、前記電極と電気的に接続し、上面に前記第1開口に対応した第1凹部を有し、前記第1開口内および前記第1絶縁層上に設けられた第1金属層と、前記第1凹部の内側に第2開口を有し、第2接着剤を介して前記第1絶縁層および前記第1金属層上に設けられた第2絶縁層と、前記第1金属層と電気的に接続し、上面に前記第2開口に対応した第2凹部を有し、前記第2開口内および前記第2絶縁層上に設けられた第2金属層と、前記第2凹部内に設けられ、前記第2金属層との上面を平坦とする埋込金属層と、を備えるモジュールである。
本発明は、電極を有する電子部品と、前記電極に対応する第1開口を有し、前記電子部品上に設けられた第1絶縁層と、前記電極と電気的に接続し、上面に前記第1開口に対応した第1凹部を有し、前記第1開口内および前記第1絶縁層上に設けられた第1金属層と、前記第1凹部の内側に第2開口を有し、第2接着剤を介して前記第1絶縁層および前記第1金属層上に設けられた第2絶縁層と、前記第2絶縁層の前記第2開口内に設けられ、前記第2絶縁層との上面を平坦とする埋込金属層と、前記第2絶縁層および前記埋込金属層上に設けられ、前記埋込金属層とコンタクトする第2金属層と、を備えるモジュールである。
上記構成において、前記第1絶縁層および前記第2絶縁層は、10μm以上かつ100μm以下のポリイミド層からなり、前記第1絶縁層の前記第1開口の幅は50μm以上であり、前記第1絶縁層の上面から前記電極までの前記第1開口の深さは40μm以上であり、前記第1金属層の厚さは10μm以上かつ100μm以下である構成とすることができる。
上記構成において、前記埋込金属層は、めっき金属層である構成とすることができる。
本発明によれば、信頼性を向上させることができる。
以下、図面を参照し本発明の実施例について説明する。
図1(a)から図5(c)は、実施例1に係るモジュールの製造方法を示す断面図である。図1(a)に示すように、第1絶縁層10の下面に絶縁性の接着剤12(第1接着剤)を塗布する。第1絶縁層10は例えばポリイミド層等の樹脂層であり、可撓性を有する。第1絶縁層10の厚さは例えば10μm以上かつ100μm以下である。接着剤12は、例えばエポキシ樹脂等からなる樹脂接着剤である。接着剤12の塗布は、例えばスピンコート法、スプレコート法、スクリーン印刷法またはインクジェット法を用いる。接着剤12の厚さは硬化後で例えば5μmから30μmである。
図1(b)に示すように、接着剤12の下面に電子部品20を配置する。熱処理することにより、接着剤12を硬化させ電子部品20と第1絶縁層10とを接着する。熱処理は例えば150℃から300℃の温度で実施する。電子部品20の上面には電極22が設けられている。電子部品20は、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)等のトランジスタまたはダイオードである。トランジスタまたはダイオードには、Si、GaNまたはSiC等を材料とする半導体が用いられる。電極22は、例えば、金、アルミニウムまたは銅等を主材料とする金属層である。電子部品20の厚さは例えば100μmから500μmである。
図1(c)に示すように、電極22上の第1絶縁層10および接着剤12を貫通する第1開口16を形成する。この第1開口16は、例えばレーザ光を照射することにより形成する。第1絶縁層10の下面での第1開口16の幅D1は、例えば50μmから300μmである。
図1(d)に示すように、第1絶縁層10上および第1開口16内にシード層14aを形成する。シード層14aは例えば銅を主材料とする金属層であり、スパッタリング法または無電解めっき法を用い形成する。シード層14aと第1絶縁層10との間に密着層としてチタン層またはニッケル層を設けてもよい。シード層14aの厚さは例えば1μm以下である。
図2(a)に示すように、シード層14a上にめっき層14bを形成する。めっき層14bは、例えばシード層14aに電流を供給することによる電解めっき法を用いて形成する。めっき層14bは例えば銅を主材料とする。シード層14aとめっき層14bにより第1金属層14が形成される。第1絶縁層10上での第1金属層14の厚さT1は例えば10μm以上かつ100μm以下であり、例えば第1絶縁層10より厚い。第1金属層14の上面には第1開口16に対応する第1凹部15が形成される。第1凹部15の深さH1は例えば第1凹部15の第1金属層14の上面における幅W1以下である。
図2(b)に示すように、第1金属層14上に開口を有するマスク層50を形成する。マスク層50は例えばフォトレジストである。
図2(c)に示すように、マスク層50をマスクに第1金属層14をエッチングし除去する。そしてマスク層50を取り除けば、第1導電パターンが形成される。この第1導電パターンは、電極、配線、電極と一体の配線、ビアおよび/またはスルーホールの上をカバーするパッド電極などを含むものである。ここで、第1凹部15を形成し、電子部品20の電極とコンタクトする。この第1開口16に埋め込まれて形成される第1金属層14からなる導電パターンを第1電極と呼ぶ。
図2(d)に示すように、第1絶縁層10および第1金属層14上に第2絶縁層30を貼り合せる。ここでは裏面に接着剤32が塗布された第2絶縁層30を用いた。しかし第1絶縁層10および第1導電パターンの上に接着剤32を塗布してから第2絶縁層30を貼りあわせてもよい。熱処理することにより、接着剤32を硬化させ第1金属層14および第1絶縁層10と第2絶縁層30とを接着する。第2絶縁層30は例えばポリイミド等の樹脂層であり、接着剤32(第2接着剤)は、例えばエポキシ樹脂等からなる樹脂接着剤である。第2絶縁層30の厚さは例えば10μm以上かつ100μm以下である。第1金属層14上の接着剤32の厚さは例えば5μmから30μmである。
図3(a)に示すように、第2絶縁層30および接着剤32を貫通する第2開口36を形成する。第2開口36は、例えばレーザ光を照射することにより形成する。第2開口36の第2絶縁層30の下面での幅D2は、例えば50μmから300μmである。第2開口36の幅D2の大きさは例えば第1開口16の幅D1の1/2倍以下である。
図3(b)に示すように、第2絶縁層30上および第2開口36内にシード層34aを形成する。シード層34aは例えば銅を主材料とする金属層であり、スパッタリング法または無電解めっき法を用い形成する。シード層34aと第2絶縁層30との間に密着層としてチタン層またはニッケル層を設けてもよい。シード層34aの厚さは例えば1μm以下である。
図3(c)に示すように、シード層34a上に、電解めっき法を用いてめっき層34bを形成する。めっき層34bは例えば銅または銅を主材料とする金属からなる。シード層34aとめっき層34bにより第2金属層34が形成される。第2絶縁層30上での第2金属層34の厚さT2は例えば10μm以上かつ100μm以下である。第2金属層34の上面には第2開口36に対応する第2凹部35が形成される。第2凹部35の深さH2は例えば第2凹部35の第2金属層34の上面における幅W2以下である。
ここで採用するめっき法は、通常のめっき法またはフィリングめっき法である。第2開口36が深いために第2金属層34の上面には第2凹部35が形成される。なお、第2開口36の径が小さく、第2開口36が浅い場合、フィリングめっき法で第2金属層34の上面を平坦とできるため、図4の第3金属層38の埋め込み工程は不要である。
図3(d)に示すように、第2金属層34上にマスク層52を形成する。マスク層52は例えばフォトレジストである。マスク層52は、第2凹部35上に開口37を有する。開口37の幅と第2凹部35の幅W2はほぼ同じである。開口37の幅と第2凹部35の幅W2は異なっていてもよい。この場合、開口37の端と第2凹部35の上面の端との距離は第2凹部35の幅W2の1/10以下が好ましい。これにより、後の工程で、第2凹部35内を第3金属層38により埋め込むことができる。後述するが、第2凹部35の径または幅が小さく、第2凹部35が浅くなると、フィリングめっき法で平坦化が可能となる。
図4(a)に示すように、第2凹部35内に第3金属層38(埋込金属層)を形成する。第3金属層38は例えば銅を主材料とし、例えば第2金属層34に電流を供給することによる電解めっき法、例えばフィリングめっき法を用いて形成する。マスク層52の上面には第3金属層38は形成されない。第3金属層38の上面は第2金属層34の上面とほぼ同じ高さであり、第2金属層34および第3金属層38の上面には凹部が形成されずほぼ平坦となる。第3金属層38の上面と第2金属層34の上面との高さの差は、第2凹部35の深さH2の1/2以下が好ましく、1/5以下がより好ましい。
図4(b)に示すように、マスク層52を除去する。図4(c)に示すように、第2金属層34および第3金属層38上で、第2凹部35に相当する部分(電極となる部分)を覆うマスク層54を形成する。マスク層54は例えばフォトレジストである。
図5(a)に示すように、マスク層54をマスクに第2金属層34を除去する。これにより、第2金属層34からなる第2導電パターンが形成される。ここの導電パターンは、一例を示し、一般には、電極、配線、電極と一体の配線、ビアおよび/またはスルーホールの上をカバーするパッド電極などを含むものである。この第2開口36に埋め込まれて形成される第2金属層34からなる導電パターンを第2電極と呼ぶ。
図5(b)に示すように、第2絶縁層30および第2金属層34上に保護膜40を形成する。保護膜40は、第3開口41を有する。保護膜40は例えばソルダーレジストとして機能する樹脂層である。第2金属層34上の保護膜40の厚さは例えば10μmから30μmである。
図5(c)に示すように、電子部品20を樹脂等の封止部材48により封止する。第3開口41から露出する第2金属層34(第2電極)は、モジュールを実装基板に実装するときの端子58として機能する。第2凹部35を第3金属層38で埋め込んでいるため端子58の表面は平坦である。これにより、実施例1のモジュールが製造される。
[比較例1]
図6は、比較例1に係るモジュールの断面図である。比較例1では、実施例1の図3(d)から図4(b)の工程を行わない。これにより、第3開口41から露出する端子58の表面に第2凹部35が設けられている。第1開口16と第2開口36をスタックすると第2凹部35はより深くなる。このとき、比較例1のモジュールを半田を用いて実装基板に実装しようとすると、第2凹部35内の半田にボイドが形成されてしまう。これにより、信頼性が低下することがある。特に、電子部品20がパワー素子の場合、モジュールが高温となるため、ボイドが破裂したり、抵抗分で部分的に熱が発生し、半田と第2金属層34が剥がれるおそれがある。
図6は、比較例1に係るモジュールの断面図である。比較例1では、実施例1の図3(d)から図4(b)の工程を行わない。これにより、第3開口41から露出する端子58の表面に第2凹部35が設けられている。第1開口16と第2開口36をスタックすると第2凹部35はより深くなる。このとき、比較例1のモジュールを半田を用いて実装基板に実装しようとすると、第2凹部35内の半田にボイドが形成されてしまう。これにより、信頼性が低下することがある。特に、電子部品20がパワー素子の場合、モジュールが高温となるため、ボイドが破裂したり、抵抗分で部分的に熱が発生し、半田と第2金属層34が剥がれるおそれがある。
一般にめっき法は、電気あるいは電解めっきであり、下地に沿ってめっき金属が成長する。このため、開口または凹部の壁面に沿ってめっきが析出されやすくなる。このため、図2(a)に示すように、第1開口16を覆う第1金属層14等のめっき層では上面に第1凹部15が形成されてしまう。
フィリングめっき法では、めっき液に添加剤を添加することにより、開口または凹部をめっき層で充填させても、開口または凹部を覆うめっき層の上面は、凹部が小さいまたは凹部がないほぼ平坦な表面となる。
しかしながら、このフィリングめっき法では、開口または凹部の径が、例えば50μm以上で、かつ開口または凹部の深さが40μm以上になると、限界となり、埋め込み性が悪くなる。これにより、開口または凹部を覆うめっき層の上面に凹部が形成されてしまう。第1開口16の幅D1が50μm以上かつ第1絶縁層10の上面から電極22の上面までの第1開口16の深さが40μm以上となると、フィリングめっき法を用いても第1金属層14上に第1凹部15が形成されてしまう。
図2(a)および図3(c)において、めっき層14bおよび34bを形成するときに、めっき層14bおよび34bを厚く形成すれば第1凹部15および第2凹部35は小さくなる。しかし、モジュールの小型化が難しくなる。また、第1絶縁層10および第2絶縁層30が可撓性を有する場合、めっき層14bおよび34bを厚くすると第1絶縁層10および第2絶縁層30が歪んでしまう。
実施例1では、図5(c)のように、第2凹部35を第3金属層38で埋め込むため、ボイドの形成を抑制できる。
すなわち、実施例1では、ビアである第1開口16に対応する第1凹部15の内側に、第2絶縁層30のビアである第2開口36を形成する。再度、第2開口36を覆うように第2金属層34をめっき法により形成する。これにより、第2凹部35は第1凹部15に比べ径が小さくかつ浅くなる。すなわち、第2開口36の幅D2は第1開口16の幅D1より小さくなる。これにより、図4(a)に示すように、フィリングめっき法等のめっき法により第2金属層34と第3金属層38の上面を平坦にできる。このように、ビアの中にビアを作り、必要に応じこれを繰り返し、ビア径を小さくかつビアを浅くして、最終的にフィリングめっき法等のめっき法で埋め込むことが可能なビアのサイズまで落とし込んで、金属層の上面を平坦化させることができる。
例えば、第1絶縁層10および第2絶縁層30が10μm以上かつ100μm以下のポリイミド層であり、第1金属層14の厚さが10μm以上かつ100μm以下からなる場合、第1開口16の幅D1および第2開口36の幅D2が大きくなり、第1開口16および第2開口36が深くなる。よって、第1開口16の幅D1が50μm以上であり、第1絶縁層10の上面から電極22までの第1開口16の深さが40μm以上となることがある。また、第2開口36の幅D2が50μm以上であり、第2絶縁層30の上面から第2金属層34の上面までの第2開口36の深さが40μm以上となることがある。このとき、第1凹部15および第2凹部35が形成されやすくなる。よって、第3金属層38を形成することが好ましい。
第1開口16の幅D1が第1金属層14の厚さT1以上のとき、フィリングめっき法を用いても第1金属層14上に第1凹部15が形成されてしまう。また、第2開口36の幅D2が第2金属層34の厚さT2以上のとき、フィリングめっき法を用いても第2金属層34上に第2凹部35が形成されてしまう。よって、第3金属層38を形成することが好ましい。
第3金属層38は第2金属層34と同じ材料を主材料とする。これにより、線膨張係数の差に起因する熱応力を抑制できる。第3金属層38および第2金属層34はいずれも銅めっき層であることが好ましい。
図7(a)から図8(c)は、実施例2に係るモジュールの製造方法を示す断面図である。図7(a)に示すように、実施例1の図1(a)から図3(b)の工程を行う。その後、シード層34a上にマスク層52を形成する。マスク層52は第2開口36に通じる開口37を有する。マスク層52は例えばフォトレジストである。開口37の幅と第2開口26の上面の幅はほぼ同じである。
図7(b)に示すように、例えばシード層34aに電流を供給することによる電解めっき法、例えばフィリングめっき法を用いて第2開口36内に第3金属層38(埋込金属層)を選択めっきで形成する。第3金属層38は例えば銅を主材料とする。なお、第3金属層38の上と第2絶縁層30の上面との高さの差は、第2開口36の深さの1/2以下が好ましく、1/5以下がより好ましい。
図7(c)に示すように、マスク層52を除去する。本工程により、シード層34aと第3金属層38の上面は実質的に平坦となる。
図8(a)に示すように、例えばシード層34aに電流を供給することによる電解めっき法を用いてシード層34aおよび第3金属層38上にめっき層34bを形成する。シード層34aおよびめっき層34bにより第2金属層34が形成される。図8(b)に示すように、第2金属層34上に開口を有するマスク層54を形成する。マスク層54は例えばフォトレジストである。図8(c)に示すように、マスク層54をマスクに第2金属層34を除去する。これにより、第2金属層34から配線および電極などの導電パターンが形成される。その後、実施例1の図5(b)および図5(c)の工程を行うことにより、実施例2のモジュールが製造される。
実施例2によれば、第3金属層38をフィリングめっき法で形成することで、シード層34aと第3金属層38の上面は実質的に平坦となる。よって、モジュールを実装基板に実装するときに、第2凹部35にボイドが形成されることを抑制できる。
実施例2では、実施例1より第2開口36の径が小さくかつ浅いため、第3金属層38をフィリングめっき法で形成することで、金属層の上面を平坦とすることができる。
図9は、実施例3に係るモジュールの断面図である。図9に示すように、実施例1と同様に、絶縁層10上に接着剤12を用い電子部品20aおよび20bを搭載する。電子部品20aは例えばGaNトランジスタまたはSiCトランジスタである。電子部品20bはダイオードである。金属層14は、電子部品20aと20bとを電気的に接続する配線および/または電極として機能する。金属層14下に絶縁層30および接着剤32を介し金属層34がスタックされ、金属層34の凹部を金属層38が埋め込んでいる。金属層34および38は保護膜40の開口から露出し、実装基板に半田等で実装される端子として機能する。
絶縁基板43の上面および下面には金属層44および42が設けられている。絶縁基板43は、例えばセラミックス基板である。金属層42および44は例えば銅層である。電子部品20aおよび20bの上面は接合層46により金属層42の下面に接合されている。絶縁基板43、金属層42および44は電子部品20aおよび20bの熱を過渡的に貯めるシートシンクとして機能し、更には外部に熱を放出する放熱板として機能する。接合層46は、例えば樹脂接着剤、金属ペースト等の導電性接着剤、または半田である。絶縁層10と絶縁基板43との間は封止部材48が充填されている。封止部材48は、例えば樹脂(エポキシ樹脂等の熱硬化性樹脂または熱可塑性樹脂)等の絶縁体であり電子部品20aおよび20bを封止する。その他の構成は実施例1から2と同じである。
[実施例3の変形例1]
図10は、実施例3の変形例1に係るモジュールの断面図である。実施例3と同様に、絶縁層10上に接着剤12を用い電子部品20aから20dが接着されている。電子部品20aは例えばGaNトランジスタまたはSiCトランジスタである。電子部品20bは例えばダイオードである。電子部品20cは例えば集積回路であり、電子部品20aおよび20b等のパワー素子を駆動するドライバである。電子部品20dは例えばディスクリートのチップ抵抗、チップコンデンサおよび/またはチップインダクタである。金属層14は電子部品20dの電極22に接続されている。金属層14は電子部品20aから20d間を接続する配線および電極として機能する。金属層14下に絶縁層30および接着剤32を介し金属層34がスタックされ、金属層34の凹部を金属層38が埋め込んでいる。金属層34および38は保護膜40の開口から露出し、実装基板に半田等で実装される端子として機能する。絶縁層10上に電子部品20aから20cおよび電子部品20dを覆うように封止部材48が設けられている。封止部材48は、例えば樹脂等の絶縁体である。その他の構成は実施例1から2およびその変形例と同じである。
図10は、実施例3の変形例1に係るモジュールの断面図である。実施例3と同様に、絶縁層10上に接着剤12を用い電子部品20aから20dが接着されている。電子部品20aは例えばGaNトランジスタまたはSiCトランジスタである。電子部品20bは例えばダイオードである。電子部品20cは例えば集積回路であり、電子部品20aおよび20b等のパワー素子を駆動するドライバである。電子部品20dは例えばディスクリートのチップ抵抗、チップコンデンサおよび/またはチップインダクタである。金属層14は電子部品20dの電極22に接続されている。金属層14は電子部品20aから20d間を接続する配線および電極として機能する。金属層14下に絶縁層30および接着剤32を介し金属層34がスタックされ、金属層34の凹部を金属層38が埋め込んでいる。金属層34および38は保護膜40の開口から露出し、実装基板に半田等で実装される端子として機能する。絶縁層10上に電子部品20aから20cおよび電子部品20dを覆うように封止部材48が設けられている。封止部材48は、例えば樹脂等の絶縁体である。その他の構成は実施例1から2およびその変形例と同じである。
実施例3およびその変形例1のモジュールでは、電子部品20aから20dが複数設けられている。金属層38を設けることで、金属層34により形成される端子の表面の凹部の形成を抑制できる。このため、モジュールを実装基板に実装したときに端子におけるボイドの形成を抑制できる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、30 絶縁層
12、32 接着剤
14、34 金属層
14a、34a シード層
14b、34b めっき層
15、35 凹部
16、36、37、41 開口
20、20a−20c 電子部品
22 電極
12、32 接着剤
14、34 金属層
14a、34a シード層
14b、34b めっき層
15、35 凹部
16、36、37、41 開口
20、20a−20c 電子部品
22 電極
Claims (9)
- 電子部品を、第1接着剤を介し第1絶縁層の下面に接着する工程と、
前記第1絶縁層上に、前記第1接着剤および前記第1絶縁層に形成された第1開口内を埋め込んで前記電子部品に接続し、上面に前記第1開口に対応する第1凹部が設けられた第1金属層を形成する工程と、
前記第1絶縁層および前記第1金属層を、前記第1凹部が第2接着剤により埋め込まれるように前記第2接着剤を介し第2絶縁層の下面に接着する工程と、
前記第1凹部上に前記第2絶縁層および前記第2接着剤を貫通する第2開口を形成する工程と、
前記第2絶縁層上に、前記第2開口内を埋め込んで前記第1金属層に接続し、上面に前記第2開口に対応する第2凹部が設けられた第2金属層を形成する工程と、
前記第2金属層上に前記第2凹部に通じる第3開口を有するマスク層を形成し、前記マスク層をマスクに前記第2凹部内をめっき法を用い埋込金属層で埋め込む工程と、
を含むモジュールの製造方法。 - 電子部品を、第1接着剤を介し第1絶縁層の下面に接着する工程と、
前記第1絶縁層上に、前記第1接着剤および前記第1絶縁層に形成された第1開口内を埋め込んで前記電子部品に接続し、上面に前記第1開口に対応する第1凹部が設けられた第1金属層を形成する工程と、
前記第1絶縁層および前記第1金属層を、前記第1凹部が第2接着剤により埋め込まれるように前記第2接着剤を介し第2絶縁層の下面に接着する工程と、
前記第2絶縁層および前記第2接着剤を貫通し前記第1凹部内の前記第1金属層の上面を露出する第2開口を形成する工程と、
前記第2絶縁層上に、前記第2開口内を埋め込んで前記第1金属層に接続するシード層を形成する工程と、
前記シード層上に前記第2開口に通じる第3開口を有するマスク層を形成する工程と、
前記マスク層をマスクに前記第2開口内を埋込金属層で埋め込む工程と、
前記埋込金属層および前記シード層上にめっき法を用い第2金属層を形成する工程と、
を含むモジュールの製造方法。 - 前記第2開口の幅は前記第2金属層の厚さ以上である請求項1または2に記載のモジュールの製造方法。
- 前記第2開口の幅は前記第1開口の幅より小さい請求項1から3のいずれか一項に記載のモジュールの製造方法。
- 前記埋込金属層は前記第2金属層と同じ材料を主材料とする請求項1から4のいずれか一項に記載のモジュールの製造方法。
- 電極を有する電子部品と、
前記電極に対応する第1開口を有し、第1接着剤を介し前記電子部品上に設けられた第1絶縁層と、
前記電極と電気的に接続し、上面に前記第1開口に対応した第1凹部を有し、前記第1開口内および前記第1絶縁層上に設けられた第1金属層と、
前記第1凹部の内側に第2開口を有し、第2接着剤を介して前記第1絶縁層および前記第1金属層上に設けられた第2絶縁層と、
前記第1金属層と電気的に接続し、上面に前記第2開口に対応した第2凹部を有し、前記第2開口内および前記第2絶縁層上に設けられた第2金属層と、
前記第2凹部内に設けられ、前記第2金属層との上面を平坦とする埋込金属層と、
を備えるモジュール。 - 電極を有する電子部品と、
前記電極に対応する第1開口を有し、前記電子部品上に設けられた第1絶縁層と、
前記電極と電気的に接続し、上面に前記第1開口に対応した第1凹部を有し、前記第1開口内および前記第1絶縁層上に設けられた第1金属層と、
前記第1凹部の内側に第2開口を有し、第2接着剤を介して前記第1絶縁層および前記第1金属層上に設けられた第2絶縁層と、
前記第2絶縁層の前記第2開口内に設けられ、前記第2絶縁層との上面を平坦とする埋込金属層と、
前記第2絶縁層および前記埋込金属層上に設けられ、前記埋込金属層とコンタクトする第2金属層と、
を備えるモジュール。 - 前記第1絶縁層および前記第2絶縁層は、10μm以上かつ100μm以下のポリイミド層からなり、前記第1絶縁層の前記第1開口の幅は50μm以上であり、前記第1絶縁層の上面から前記電極までの前記第1開口の深さは40μm以上であり、前記第1金属層の厚さは10μm以上かつ100μm以下である請求項7に記載のモジュール。
- 前記埋込金属層は、めっき金属層である請求項7または8に記載のモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064999A JP2020167232A (ja) | 2019-03-28 | 2019-03-28 | モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019064999A JP2020167232A (ja) | 2019-03-28 | 2019-03-28 | モジュールおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020167232A true JP2020167232A (ja) | 2020-10-08 |
Family
ID=72716333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019064999A Pending JP2020167232A (ja) | 2019-03-28 | 2019-03-28 | モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020167232A (ja) |
-
2019
- 2019-03-28 JP JP2019064999A patent/JP2020167232A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI628750B (zh) | 功率覆蓋結構及其製造方法 | |
US8716870B2 (en) | Direct write interconnections and method of manufacturing thereof | |
US5081562A (en) | Circuit board with high heat dissipations characteristic | |
TWI679736B (zh) | 功率覆蓋結構及其製造方法 | |
US6373131B1 (en) | TBGA semiconductor package | |
KR100502498B1 (ko) | 다층 회로 기판 및 그 제조 방법 | |
US7028400B1 (en) | Integrated circuit substrate having laser-exposed terminals | |
KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
JP2008016818A (ja) | 半導体装置およびその製造方法 | |
JP2015156463A (ja) | 配線基板及び半導体パッケージ | |
US11862600B2 (en) | Method of forming a chip package and chip package | |
JP2021521628A (ja) | パワーモジュール、及びパワーモジュールを製造する方法 | |
JP6392163B2 (ja) | 配線基板及びその製造方法、半導体装置 | |
JP2020167232A (ja) | モジュールおよびその製造方法 | |
US10121737B2 (en) | Printed circuit board element and method for producing a printed circuit board element | |
JP2020155639A (ja) | モジュールおよびその製造方法 | |
JP2016092018A (ja) | 配線基板、電子装置および電子モジュール | |
US11791254B2 (en) | Electrically power assembly with thick electrically conductive layers | |
WO2020195451A1 (ja) | モジュールおよびその製造方法 | |
CN110709970A (zh) | 半导体装置及半导体装置的制造方法 | |
WO2021161449A1 (ja) | 部品モジュールおよびその製造方法 | |
US11152286B2 (en) | Power semiconductor module device | |
WO2021117191A1 (ja) | 部品モジュールおよびその製造方法 | |
JP2023031643A (ja) | 配線基板およびその製造方法 | |
JP6818457B2 (ja) | 配線基板、電子装置および電子モジュール |