JP2020165887A - Piezoelectric laminated sheet, manufacturing method therefor, piezoelectric sensor, and manufacturing method therefor - Google Patents

Piezoelectric laminated sheet, manufacturing method therefor, piezoelectric sensor, and manufacturing method therefor Download PDF

Info

Publication number
JP2020165887A
JP2020165887A JP2019068500A JP2019068500A JP2020165887A JP 2020165887 A JP2020165887 A JP 2020165887A JP 2019068500 A JP2019068500 A JP 2019068500A JP 2019068500 A JP2019068500 A JP 2019068500A JP 2020165887 A JP2020165887 A JP 2020165887A
Authority
JP
Japan
Prior art keywords
piezoelectric
layer
laminated sheet
conductive layer
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019068500A
Other languages
Japanese (ja)
Other versions
JP7238546B2 (en
Inventor
典昭 池田
Noriaki Ikeda
典昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2019068500A priority Critical patent/JP7238546B2/en
Publication of JP2020165887A publication Critical patent/JP2020165887A/en
Application granted granted Critical
Publication of JP7238546B2 publication Critical patent/JP7238546B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

To provide a piezoelectric laminated sheet which can be used to easily produce piezoelectric sensor elements, a method of manufacturing the same, a piezoelectric sensor element produced using such piezoelectric laminated sheet, and a method of manufacturing the same.SOLUTION: A piezoelectric laminated sheet provided herein is a piezoelectric laminate comprising at least a first conductive layer, a piezoelectric layer abutting the first conductive layer, an adhesive layer, a peeling layer, and a second conductive layer, where the peeling layer and the second conductive layer can be separated from the adhesive layer.SELECTED DRAWING: Figure 1

Description

本発明は、圧電体積層シートとそれを用いた圧電センサー、およびそれらの製造方法に関するものである。 The present invention relates to a piezoelectric laminated sheet, a piezoelectric sensor using the same, and a method for manufacturing the same.

有機圧電材料は、低誘電率かつ高い圧電定数を有しており、またインク化が可能で塗布/印刷により形成が可能であること、化学的な安定性や柔軟性を有しているなどの特徴から、可撓性を持つ圧力センサーや振動センサー、エネルギーハーベスト素子、アクチュエーターなどへの応用が検討されている。 Organic piezoelectric materials have a low dielectric constant and a high piezoelectric constant, can be converted into ink, can be formed by coating / printing, and have chemical stability and flexibility. Due to its characteristics, its application to flexible pressure sensors, vibration sensors, energy harvesting elements, actuators, etc. is being studied.

有機圧電材料としては、フッ素系の高分子半導体材料であるポリフルオロビニリデン(PVDF)が良く知られており、これにトリフルオロエチレン(TrFE)を共重合させたポリフルオロビニリデン−トリフルオロエチレン共重合体(P(VDF−TrFE))が特に良く知られている。またその他にもポリ乳酸やポリアミノ酸などがある。 As an organic piezoelectric material, polyvinylidene (PVDF), which is a fluorine-based polymer semiconductor material, is well known, and polyfluorovinylidene-trifluoroethylene copolymer weight obtained by copolymerizing trifluoroethylene (TrFE) with this. Coalescence (P (VDF-TrFE)) is particularly well known. In addition, there are polylactic acid and polyamino acids.

これらの有機圧電材料をフィルム状および薄膜(有機圧電体層)として電極に挟むことで、圧力や振動、熱、赤外線などに反応するセンサー(有機圧電素子)に応用する検討が進められている(非特許文献1)。また、このような有機圧電素子を薄膜トランジスタなどの回路と接続することで、高感度なセンサー素子を作製することが可能になるという報告もある(非特許文献2)。また、有機圧電体層を有する感圧素子については特許文献1に開示がある。 By sandwiching these organic piezoelectric materials as films and thin films (organic piezoelectric layers) between electrodes, studies are underway to apply them to sensors (organic piezoelectric elements) that react to pressure, vibration, heat, infrared rays, etc. ( Non-patent document 1). There is also a report that a highly sensitive sensor element can be manufactured by connecting such an organic piezoelectric element to a circuit such as a thin film transistor (Non-Patent Document 2). Further, Patent Document 1 discloses a pressure-sensitive element having an organic piezoelectric layer.

特開2017−219336号公報JP-A-2017-219336

S.Hannah,A.Davidson,I.Glesk,D.Uttamchandani,R.Dahiya,“Multifunctional Sensor based on organic field−effect transistor and ferroelectric poly(vinylidene fluoride trifluoroethylene)”Organic Electronics,56,170−171(2018).S. Hannah, A.M. Davidson, I. et al. Gresk, D.M. Uttamchandani, R.M. Dahiya, "Multifectional Sensor base on organic field-effect transistor and ferroelectric poly (vinylideene fluoride trifluoroelectric -1, Y.Tsuji,H.Sakai,L.Feng,X.Guo,H.Murata,“Dual−gate low−voltage organic transistor for puressure sensing”,Applied Physics Express,10,021601(2017).Y. Tsuji, H. et al. Sakai, L. et al. Feng, X.I. Guo, H. et al. Murata, "Dual-gate low-voltage organistic transistor for puressure sensing", Applied Physics Express, 10,021601 (2017).

有機圧電材料の圧電効果を得るためには分子内の双極子の向きを揃えて自発分極が発生した状態である必要がある。そのため、ポーリング処理(分極処理)と呼ばれる処理により、双極子の向きを揃える処理が実施される。 In order to obtain the piezoelectric effect of the organic piezoelectric material, it is necessary that the dipoles in the molecule are oriented in the same direction and spontaneous polarization is generated. Therefore, a process called polling process (polarization process) is performed to align the directions of the dipoles.

このようなポーリング処理による自発分極の発生には、数kV/mmの高い電界を印加する必要がある。したがって、有機圧電材料をセンサーとして制御用回路や薄膜トランジスタと組み合わせた後にポーリング処理を実施すると、回路を破壊する恐れがある。 In order to generate spontaneous polarization by such polling processing, it is necessary to apply a high electric field of several kV / mm. Therefore, if the polling process is performed after combining the organic piezoelectric material as a sensor with the control circuit or the thin film transistor, the circuit may be destroyed.

本発明は、これらの点を鑑みてなされたものであり、容易に圧電センサー素子を作製可能な圧電体積層シートとその製造方法を提供すること、および圧電体積層シートを用いたセンサー素子とその製造方法を提供することを目的とする。 The present invention has been made in view of these points, and provides a piezoelectric laminated sheet capable of easily producing a piezoelectric sensor element and a method for manufacturing the same, and a sensor element using the piezoelectric laminated sheet and the present invention. It is an object of the present invention to provide a manufacturing method.

上記課題を解決するための本発明の一局面は、第1の導電層と、該第1の導電層に接触している圧電体層と、粘着層と、剥離層と第2の導電層とを少なくとも有しており、該剥離層および該第2の導電層は粘着層から剥離可能な圧電体積層物であることを特徴とする圧電体積層シートである。 One aspect of the present invention for solving the above problems is a first conductive layer, a piezoelectric layer in contact with the first conductive layer, an adhesive layer, a release layer, and a second conductive layer. The peeling layer and the second conductive layer are piezoelectric laminated sheets that can be peeled from the adhesive layer.

また、粘着層は導電性を有していてもよい。 Further, the adhesive layer may have conductivity.

また、圧電体層が自発分極を有していてもよい。 Further, the piezoelectric layer may have spontaneous polarization.

また、圧電体層が有機圧電材料であってもよい。 Further, the piezoelectric layer may be an organic piezoelectric material.

また、圧電体層が有機エレクトレット材料であってもよい。 Further, the piezoelectric layer may be an organic electret material.

また、本発明の他の局面は、第1の導電層、圧電体層、粘着層、剥離層および第2の導電層がこの順に積層された積層物を形成する工程と、第1の導電層と第2の導電層間に電界を印加して圧電体層の分極処理を実施する工程とを含む圧電体積層シートの製造方法である。 Further, another aspect of the present invention includes a step of forming a laminate in which the first conductive layer, the piezoelectric layer, the adhesive layer, the peeling layer and the second conductive layer are laminated in this order, and the first conductive layer. This is a method for manufacturing a piezoelectric laminated sheet, which comprises a step of applying an electric field between the two conductive layers and performing a polarization treatment of the piezoelectric layer.

また、本発明の他の局面は、圧電センサーであり、第1の導電層と、該第1の導電層に接触している圧電体層と、粘着層と、該粘着層と接触するように貼り合わせられたセンサー電極層とを少なくとも有していてもよい。 Another aspect of the present invention is the piezoelectric sensor, which is in contact with the first conductive layer, the piezoelectric layer in contact with the first conductive layer, the adhesive layer, and the adhesive layer. It may have at least a bonded sensor electrode layer.

また、上述の圧電センサーの粘着層が導電性を有していてもよい。 Further, the adhesive layer of the above-mentioned piezoelectric sensor may have conductivity.

また、本発明の他の局面は、製造した圧電体積層シートの剥離層および第2の導電層を粘着層から剥離する工程と、第2の導電層を剥離した圧電体積層シートをセンサー基板の電極に貼り付ける工程とを含む圧電センサーの製造方法である。 Further, another aspect of the present invention is a step of peeling the peeling layer and the second conductive layer of the manufactured piezoelectric laminated sheet from the adhesive layer, and the piezoelectric laminated sheet from which the second conductive layer is peeled is used as a sensor substrate. It is a method of manufacturing a piezoelectric sensor including a step of attaching to an electrode.

本発明によれば、予め圧電性を付与された圧電体積層シートをセンサー回路基板に粘着層により貼り付けることで、容易に圧電センサー素子を作製可能な圧電体積層シートとその製造方法、および圧電体積層シートを用いたセンサー素子とその製造方法を提供することが可能となる。 According to the present invention, a piezoelectric laminated sheet to which a piezoelectric sensor element can be easily manufactured by attaching a piezoelectric laminated sheet to which piezoelectricity has been imparted in advance to a sensor circuit substrate by an adhesive layer, a method for manufacturing the piezoelectric laminated sheet, and piezoelectricity. It is possible to provide a sensor element using a body laminated sheet and a method for manufacturing the same.

本発明の第1の実施の形態に係る圧電体積層シートの概略断面図Schematic cross-sectional view of the piezoelectric laminated sheet according to the first embodiment of the present invention. 本発明の第2の実施の形態に係る圧電体積層シートの概略断面図Schematic cross-sectional view of the piezoelectric laminated sheet according to the second embodiment of the present invention. 本発明の第3の実施の形態に係る圧電体積層シートの概略断面図Schematic cross-sectional view of the piezoelectric laminated sheet according to the third embodiment of the present invention. 本発明の第4の実施の形態に係る圧電体積層シートの概略断面図Schematic cross-sectional view of the piezoelectric laminated sheet according to the fourth embodiment of the present invention. 本発明の薄膜トランジスタを用いた圧電センサーの概略断面図Schematic cross-sectional view of a piezoelectric sensor using the thin film transistor of the present invention. 本発明の薄膜トランジスタを用いた圧電センサーの概略断面図Schematic cross-sectional view of a piezoelectric sensor using the thin film transistor of the present invention. 本発明の比較例に係る薄膜トランジスタを用いた圧電センサーの概略断面図Schematic cross-sectional view of a piezoelectric sensor using a thin film transistor according to a comparative example of the present invention.

以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお各実施の形態において、同一または対応する構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each embodiment, the same or corresponding components are designated by the same reference numerals, and duplicate description between the embodiments will be omitted.

図1は、本発明の第1の実施の形態に係る圧電体積層シート100を示す概略断面図である。図2は本発明の第2の実施の形態に係る圧電体積層シート101を示す概略断面図である。図3は本発明の第3の実施の形態に係る圧電体積層シート102を示す概略断面図である。図4は本発明の第4の実施の形態に係る圧電体積層シート103を示す概略断面図である。 FIG. 1 is a schematic cross-sectional view showing a piezoelectric laminated sheet 100 according to the first embodiment of the present invention. FIG. 2 is a schematic cross-sectional view showing the piezoelectric laminated sheet 101 according to the second embodiment of the present invention. FIG. 3 is a schematic cross-sectional view showing the piezoelectric laminated sheet 102 according to the third embodiment of the present invention. FIG. 4 is a schematic cross-sectional view showing the piezoelectric laminated sheet 103 according to the fourth embodiment of the present invention.

圧電体積層シート100、101、102、103は、第1の導電層1と、圧電体層2と、粘着層3と、剥離層4と、第2の導電層5とを少なくとも備えている。 The piezoelectric laminated sheets 100, 101, 102, and 103 include at least a first conductive layer 1, a piezoelectric layer 2, an adhesive layer 3, a peeling layer 4, and a second conductive layer 5.

図1に示すように、圧電体積層シート100は、第1の基板6上に、第1の導電層1と、圧電体層2が形成されており、圧電体層2上に粘着層3、剥離層4、第2の導電層5、第2の基材7が形成されている。 As shown in FIG. 1, in the piezoelectric laminated sheet 100, the first conductive layer 1 and the piezoelectric layer 2 are formed on the first substrate 6, and the adhesive layer 3 is formed on the piezoelectric layer 2. The release layer 4, the second conductive layer 5, and the second base material 7 are formed.

図2に示すように、圧電体積層シート101は、第1の基板6上に、第1の導電層1と、圧電体層2が形成されており、圧電体層2上に粘着層3、剥離層4、第2の導電層5が形成されている。 As shown in FIG. 2, in the piezoelectric laminated sheet 101, the first conductive layer 1 and the piezoelectric layer 2 are formed on the first substrate 6, and the adhesive layer 3 is formed on the piezoelectric layer 2. The release layer 4 and the second conductive layer 5 are formed.

図3に示すように、圧電体積層シート102は、第1の導電層1と、圧電体層2が形成されており、圧電体層2上に粘着層3、剥離層4、第2の導電層5が形成されている。 As shown in FIG. 3, the piezoelectric laminated sheet 102 has a first conductive layer 1 and a piezoelectric layer 2 formed therein, and an adhesive layer 3, a release layer 4, and a second conductive layer are formed on the piezoelectric layer 2. Layer 5 is formed.

本発明の実施の形態に係る圧電体積層シートは、圧電体層2上に粘着層3が形成されており、その上に剥離層4、第2の導電層5が形成されている。圧電体層2は第1の導電層1と第2の導電層5に挟まれており、第1の導電層1および第2の導電層5の間に電界を印加することにより、圧電体層2の分極処理を実施することができる。 In the piezoelectric laminated sheet according to the embodiment of the present invention, the adhesive layer 3 is formed on the piezoelectric layer 2, and the release layer 4 and the second conductive layer 5 are formed on the adhesive layer 3. The piezoelectric layer 2 is sandwiched between the first conductive layer 1 and the second conductive layer 5, and is formed by applying an electric field between the first conductive layer 1 and the second conductive layer 5. The polarization treatment of 2 can be carried out.

また、粘着層3と第2の導電層5の間に剥離層4を設けることにより、粘着層3から第2の導電層5を容易に剥離することができる。したがって、本発明の圧電体積層シートを用いて圧電センサーを作製する際には、圧電体積層シートから第2の導電層5を剥離し、電子回路などの形成された圧電センサー基板の電極上に粘着層3により圧電体層2を容易に貼付することが可能である。また、第1の導電層1については、圧電センサーの共通電極としてそのまま用いることもできる。なお、圧電体積層シートは剥離層4および第2の導電層5を剥離する前に、第1の導電層1と第2の導電層5を用いて、圧電体層2の圧電特性を検査することが可能であり、圧電センサーを作製前に検査を行い、不良品を除くことにより、圧電センサー作製の歩留まりを向上させることが可能である。 Further, by providing the release layer 4 between the adhesive layer 3 and the second conductive layer 5, the second conductive layer 5 can be easily separated from the adhesive layer 3. Therefore, when the piezoelectric sensor is manufactured using the piezoelectric laminated sheet of the present invention, the second conductive layer 5 is peeled off from the piezoelectric laminated sheet and placed on the electrode of the piezoelectric sensor substrate on which an electronic circuit or the like is formed. The piezoelectric layer 2 can be easily attached by the adhesive layer 3. Further, the first conductive layer 1 can be used as it is as a common electrode of the piezoelectric sensor. Before peeling the release layer 4 and the second conductive layer 5, the piezoelectric laminated sheet is inspected for the piezoelectric characteristics of the piezoelectric layer 2 by using the first conductive layer 1 and the second conductive layer 5. This is possible, and it is possible to improve the yield of piezoelectric sensor fabrication by inspecting the piezoelectric sensor before fabrication and removing defective products.

本発明の圧電体積層シートには、図1に示すように、第1の基材6および第2の基材7を設けても良い。圧電体積層シート100と圧電体積層シート101との相違点は、第2の導電層2を第2の基材5上に形成するか、第2の導電層2自体を基材として利用するかの違いである。また、圧電体積層シート102は、第1の導電層1および第2の導電層5をそれぞれ圧電体積層シートの基材として用いている。 As shown in FIG. 1, the piezoelectric laminated sheet of the present invention may be provided with the first base material 6 and the second base material 7. The difference between the piezoelectric laminated sheet 100 and the piezoelectric laminated sheet 101 is whether the second conductive layer 2 is formed on the second base material 5 or the second conductive layer 2 itself is used as the base material. Is the difference. Further, in the piezoelectric laminated sheet 102, the first conductive layer 1 and the second conductive layer 5 are used as the base materials of the piezoelectric laminated sheet, respectively.

さらに、本発明の圧電体積層シートを用いて、圧電センサーとする際には、図示しないセンサー回路などを設けることにより圧力センサー、赤外線センサー、生体センサーなどの電子装置とすることができるが、作製する電子装置の種類により、これらの構造は適宜変更することができる。 Further, when the piezoelectric laminated sheet of the present invention is used to make a piezoelectric sensor, it can be made into an electronic device such as a pressure sensor, an infrared sensor, or a biological sensor by providing a sensor circuit (not shown). These structures can be appropriately changed depending on the type of electronic device to be used.

以下、圧電体積層シート100、圧電体積層シート101および圧電体積層シート102の各構成要素について、圧電体積層シート100の製造方法を例にして説明する。 Hereinafter, each component of the piezoelectric laminated sheet 100, the piezoelectric laminated sheet 101, and the piezoelectric laminated sheet 102 will be described by taking a method for manufacturing the piezoelectric laminated sheet 100 as an example.

初めに、第1の導電層1を形成する。第1の導電層は、第1の基材6の上に形成しても良いし、第1の導電層自体を基材として用いても良い。第1の基材6上に第1の導電層1を形成する場合は、第1の基材6の材料としては、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができる。第1の基材6は、これらに限定されるものではないが、可撓性を有する材料を用いることが好ましい。また、これらは単独で使用してもよいが、2種以上を積層した複合材料として使用することもできる。 First, the first conductive layer 1 is formed. The first conductive layer may be formed on the first base material 6, or the first conductive layer itself may be used as the base material. When the first conductive layer 1 is formed on the first base material 6, the materials of the first base material 6 include polycarbonate, polyethylene sulfide, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, and cycloolefin polymer. , Triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, weather resistant polyethylene terephthalate, weather resistant polypropylene, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, polyimide, fluororesin, cyclic polyolefin resin , Glass, polyethylene glass, etc. can be used. The first base material 6 is not limited to these, but it is preferable to use a flexible material. Further, these may be used alone, but may also be used as a composite material in which two or more kinds are laminated.

第1の基材6が有機物フィルムである場合は、圧電体積層シートの耐久性を向上させるために透明のガスバリア層(図示せず)を形成することもできる。ガスバリア層の材料としては酸化アルミニウム(Al)、酸化珪素(SiO)、窒化珪素(SiN)、酸化窒化珪素(SiON)、炭化珪素(SiC)およびダイヤモンドライクカーボン(DLC)などが挙げられるがこれらに限定されるものではない。また、これらのガスバリア層は2層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた第1の基材6の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤーCVD法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。また、第1の基材6と第1の導電層1との密着性を向上させるために、第1の基材6上に高密着層を設けたり、プラズマ処理やコロナ処理により密着性を向上させたりすることも可能である。 When the first base material 6 is an organic film, a transparent gas barrier layer (not shown) can be formed in order to improve the durability of the piezoelectric laminated sheet. Examples of the material of the gas barrier layer include aluminum oxide (Al 2 O 3 ), silicon oxide (SiO), silicon nitride (SiN), silicon nitride (SiON), silicon carbide (SiC) and diamond-like carbon (DLC). Is not limited to these. Further, these gas barrier layers can be used by laminating two or more layers. The gas barrier layer may be formed on only one side of the first base material 6 using the organic film, or may be formed on both sides. The gas barrier layer can be formed by using a vacuum vapor deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition) method, a hot wire CVD method, a sol-gel method, or the like. It is not limited to these. Further, in order to improve the adhesion between the first base material 6 and the first conductive layer 1, a high adhesion layer is provided on the first base material 6, and the adhesion is improved by plasma treatment or corona treatment. It is also possible to let them do it.

第1の導電層1の材料には、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)、クロム(Cr)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニオブ(Nb)、タンタル(Ta)などの金属材料や、酸化インジウム(InO)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。 The material of the first conductive layer 1 includes aluminum (Al), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), tungsten (W), manganese (Mn), and niobium (Nb). , Metallic materials such as tantalum (Ta) and conductive metal oxide materials such as indium oxide (InO), tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), zinc oxide (IZO). Can be used, but is not limited thereto. These materials may be used in a single layer or as a laminate and an alloy.

第1の導電層1の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル−ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。 For the formation of the first conductive layer 1, a vacuum film deposition method such as a vacuum deposition method or a sputtering method, a sol-gel method using a precursor of a conductive material, a method using nanoparticles, and inks thereof are used. A method of forming by a wet film forming method such as screen printing, letterpress printing, or an inkjet method can be used, but the present invention is not limited to these, and a known general method can be used.

また、第1の導電層1自体を基材として用いる場合には、アルミニウム箔、銅箔、ステンレス箔のような材料を用いることができるが、これらに限定されるものではない。 When the first conductive layer 1 itself is used as a base material, materials such as aluminum foil, copper foil, and stainless steel foil can be used, but the present invention is not limited thereto.

次に、第1の導電層1上に圧電体層2を形成する。圧電体層2の材料には、ポリフッ化ビニリデン(PVDF)やポリフッ化ビニリデントリフルオロエチレン共重合体(P(VDF−TrFE))、ポリ乳酸、ポリアミノ酸などの圧電有機高分子材料やチタン酸ジルコン酸鉛(PZT)、チタン酸バリウム(BTO)、チタン酸鉛(PTO)などの圧電セラミックス材料、さらにこれらの圧電セラミックスの微粒子を有機高分子材料などに分散させたものや、多孔質ポリプロピレンやフッ素樹脂に電荷をトラップさせた有機エレクトレット材料などを使用することができるが、これらに限定されるものではない。 Next, the piezoelectric layer 2 is formed on the first conductive layer 1. Piezoelectric organic polymer materials such as polyvinylidene fluoride (PVDF), polyvinylidene fluoride trifluoroethylene copolymer (P (VDF-TrFE)), polylactic acid, and polyamino acid, and lead zirconate titanate can be used as materials for the piezoelectric layer 2. Piezoelectric ceramic materials such as lead acid (PZT), barium titanate (BTO), lead titanate (PTO), and fine particles of these piezoelectric ceramics dispersed in organic polymer materials, porous polypropylene, fluorine, etc. Organic electlet materials in which the charge is trapped in the resin can be used, but the present invention is not limited thereto.

特に圧電センサー素子を可撓性のものとして使用する際には、圧電体層2の材料に可撓性の高い圧電性有機高分子材料や、圧電セラミックスを有機材料に分散させたもの、または有機エレクトレット材料が好適に用いられる。 In particular, when the piezoelectric sensor element is used as a flexible material, the material of the piezoelectric layer 2 is a highly flexible piezoelectric organic polymer material, a piezoelectric ceramic material dispersed in an organic material, or an organic material. Electret materials are preferably used.

圧電体層2は、圧電有機高分子材料やエレクトレット材料のもととなる有機高分子材料を溶媒に溶解させたインクや圧電セラミックスの微粒子を分散させたインクなどを塗布して形成しても良いし、圧電高分子材料やエレクトレット材料を押出法や延伸法によりフィルム化したものを用いることもできる。延伸法については、一軸延伸法により分子鎖を配向制御させたものも好適に用いられる。また、圧電セラミックス材料によって圧電体層2を形成する場合については、スパッタリング法のような真空成膜法やゾル−ゲル法などのウェット成膜法を用いることが可能であるが、この限りではない。 The piezoelectric layer 2 may be formed by applying an ink obtained by dissolving an organic polymer material which is a base of a piezoelectric organic polymer material or an electret material in a solvent, an ink in which fine particles of piezoelectric ceramics are dispersed, or the like. However, a piezoelectric polymer material or an electret material formed into a film by an extrusion method or a stretching method can also be used. As the stretching method, a method in which the orientation of the molecular chain is controlled by the uniaxial stretching method is also preferably used. When the piezoelectric layer 2 is formed of a piezoelectric ceramic material, a vacuum film forming method such as a sputtering method or a wet film forming method such as a sol-gel method can be used, but the present invention is not limited to this. ..

圧電体層2の膜厚については特に指定は無いが、圧電有機高分子材料のインクとして塗布する場合は、2μm〜40μm程度の膜厚で成膜することがこのましい。また、圧電セラミックス材料を用いる場合は、100nm〜5μm程度が好ましい。 The film thickness of the piezoelectric layer 2 is not particularly specified, but when it is applied as an ink of a piezoelectric organic polymer material, it is preferable to form a film with a film thickness of about 2 μm to 40 μm. When a piezoelectric ceramic material is used, it is preferably about 100 nm to 5 μm.

圧電体層2は分極処理が行われることにより、圧電性が付与される。分極処理の方法については、圧電体層2に電界を印加する方法や、圧電体層2の材料がエレクトレット材料の場合はコロナ処理などにより、電荷をトラップさせる方法などを用いることができる。 The piezoelectric layer 2 is imparted with piezoelectricity by being subjected to a polarization treatment. As a method of polarization treatment, a method of applying an electric field to the piezoelectric layer 2 or a method of trapping electric charges by corona treatment or the like when the material of the piezoelectric layer 2 is an electret material can be used.

次に粘着層3を形成する。粘着層3については、加熱活性型接着剤または感圧型接着剤を用いることができる。それらの材料としては、ゴム系、アクリル系、シリコーン系およびウレタン系などのエラストマー材料であり、それぞれ添加剤が導入され、その粘着性を適宜調整されたものを使用することが可能である。また、粘着層3については、導電性を付与したものも好適に用いることができる。例えば、金属の微粒子やカーボン微粒子、カーボンファイバー、導電性高分子などを粘着層3に添加することにより導電性の粘着層3とすることができる。 Next, the adhesive layer 3 is formed. For the adhesive layer 3, a heat-active adhesive or a pressure-sensitive adhesive can be used. As these materials, elastomer materials such as rubber-based, acrylic-based, silicone-based, and urethane-based materials are used, and those in which additives are introduced and the adhesiveness thereof is appropriately adjusted can be used. Further, as the adhesive layer 3, a material to which conductivity is imparted can also be preferably used. For example, the conductive pressure-sensitive adhesive layer 3 can be formed by adding metal fine particles, carbon fine particles, carbon fiber, a conductive polymer, or the like to the pressure-sensitive adhesive layer 3.

圧電体層2と粘着層3の接合については、圧電体層2上に粘着層3の材料を塗布しても良いし、予め粘着層3および剥離層4を形成した第2の導電層5を貼り合せて形成しても良い。 For the bonding between the piezoelectric layer 2 and the adhesive layer 3, the material of the adhesive layer 3 may be applied on the piezoelectric layer 2, or the second conductive layer 5 on which the adhesive layer 3 and the release layer 4 are formed in advance may be applied. It may be formed by laminating.

本発明の剥離層4は、粘着層3から第2の導電層5を剥離するために設けられるものであり、シリコーン系材料および非シリコーン系材料などの公知一般のものを使用することが可能である。 The release layer 4 of the present invention is provided to separate the second conductive layer 5 from the adhesive layer 3, and known general materials such as silicone-based materials and non-silicone-based materials can be used. is there.

剥離層4は第2の導電層5上に上述の剥離剤を塗布することにより形成することが可能であるが、公知一般の方法により形成することができる。 The release layer 4 can be formed by applying the above-mentioned release agent on the second conductive layer 5, but can be formed by a known general method.

第2の導電層5は、第2の基材7の上に形成しても良いし、第2の導電層5自体を基材として用いても良い。第2の基材7上に第2の導電層5を形成する場合は、第1の基材6上に第1の導電層1を形成する場合と同様の材料および手法を用いることができる。 The second conductive layer 5 may be formed on the second base material 7, or the second conductive layer 5 itself may be used as the base material. When the second conductive layer 5 is formed on the second base material 7, the same materials and methods as in the case of forming the first conductive layer 1 on the first base material 6 can be used.

また、第2の導電層5自体を基材として用いる場合には、第1の導電層1を基材として用いる場合と同様に、アルミニウム箔、銅箔、ステンレス箔のような材料を用いることができるが、これらに限定されるものではない。 Further, when the second conductive layer 5 itself is used as a base material, a material such as an aluminum foil, a copper foil, or a stainless steel foil can be used as in the case where the first conductive layer 1 is used as a base material. It can, but is not limited to these.

上述のように作製した本発明の実施の形態に係る圧電体積層シートは、第1の導電層1および第2の導電層5の間に電界を印加することにより圧電体層2を分極処理することが可能である。 The piezoelectric laminated sheet according to the embodiment of the present invention produced as described above polarizes the piezoelectric layer 2 by applying an electric field between the first conductive layer 1 and the second conductive layer 5. It is possible.

分極処理としては、第1の導電層1および第2の導電層5間に、100V/μm程度の電界を印加することで、分極処理を行うことが可能である。また電界は直流電源を用いて実施しても良いし、交流電源を用いても良い。 As the polarization treatment, it is possible to perform the polarization treatment by applying an electric field of about 100 V / μm between the first conductive layer 1 and the second conductive layer 5. Further, the electric field may be carried out by using a DC power source or an AC power source.

分極処理の確認方法としては、ソーヤ・タワー回路を用いて、第1の導電層1および第2の導電層5間に電界を印加し、ヒステリシス曲線を観察することで、抗電界(EC)および残留分極(Pr)を測定する方法がある。また、ヒステリシス曲線は、分極処理と同時に測定することも可能である。 As a method of confirming the polarization treatment, an electric field is applied between the first conductive layer 1 and the second conductive layer 5 by using a Sawyer tower circuit, and the hysteresis curve is observed to obtain the coercive electric field (EC) and There is a method of measuring residual polarization (Pr). The hysteresis curve can also be measured at the same time as the polarization treatment.

また、本発明の圧電体積層シートは、図4に示すように、第1の導電層1上に第2の剥離層8および第2の粘着層9を設ける圧電体積層シート103のような構成としても良い。 Further, as shown in FIG. 4, the piezoelectric laminated sheet of the present invention has a configuration like the piezoelectric laminated sheet 103 in which the second release layer 8 and the second adhesive layer 9 are provided on the first conductive layer 1. May be.

圧電体積層シート103のように、圧電体層2の両面にそれぞれ設置される粘着層3および粘着層9から第1の導電層1および第2の導電層5を剥離可能な構成とすることで、圧電センサー作製において、まず片面の導電層を剥離して、圧電センサー回路基板に貼り付けた後、もう一方の導電層を剥離して別の回路基板もしくは電極付き基板と貼り合せることが可能となるため、より複雑な構成の圧電センサーであっても容易に形成することが可能となる。 Like the piezoelectric laminated sheet 103, the first conductive layer 1 and the second conductive layer 5 can be peeled off from the adhesive layer 3 and the adhesive layer 9 installed on both sides of the piezoelectric layer 2, respectively. In manufacturing a piezoelectric sensor, it is possible to first peel off the conductive layer on one side and attach it to the piezoelectric sensor circuit board, and then peel off the other conductive layer and attach it to another circuit board or a substrate with electrodes. Therefore, even a piezoelectric sensor having a more complicated structure can be easily formed.

本発明の圧電体積層シートは、圧電体層2から出力される信号を検出する回路に接続することで、印加された圧力、振動、曲げ、赤外線などを検出することが可能であり、特に薄膜トランジスタを用いてアクティブ型のセンサー素子とすることで、大面積かつ高感度での検出が可能となる。 The piezoelectric laminated sheet of the present invention can detect applied pressure, vibration, bending, infrared rays, etc. by connecting to a circuit for detecting a signal output from the piezoelectric layer 2, and is particularly a thin film transistor. By using the above to make an active sensor element, it is possible to detect with a large area and high sensitivity.

また、本発明の圧電センサーを、可撓性を有するフレキシブル圧電センサーとするためには、薄膜トランジスタも可撓性を有するフレキシブル薄膜トランジスタを用いることが好ましい。この点において、フレキシブル薄膜トランジスタとしては、高い可撓性を有する有機半導体材料を用いたフレキシブル有機薄膜トランジスタが好適に用いられる。 Further, in order to make the piezoelectric sensor of the present invention a flexible piezoelectric sensor having flexibility, it is preferable to use a flexible thin film transistor having flexibility as the thin film transistor. In this respect, as the flexible thin film transistor, a flexible organic thin film transistor using an organic semiconductor material having high flexibility is preferably used.

本発明の実施の形態における圧電センサーについて、圧電体積層シートと薄膜トランジスタを組み合わせた例について図面を参照しつつ、説明する。 The piezoelectric sensor according to the embodiment of the present invention will be described with reference to the drawings as an example of combining a piezoelectric laminated sheet and a thin film transistor.

図5は本発明の圧電体積層シート100と薄膜トランジスタとを組み合わせて作製した圧電センサー200である。また、図6は本発明の圧電体積層シート100と薄膜トランジスタを組み合わせて作製した圧電センサー201である。図5と図6の相違点は、圧電体積層シートと接続される薄膜トランジスタの電極が異なる点である。 FIG. 5 is a piezoelectric sensor 200 manufactured by combining the piezoelectric laminated sheet 100 of the present invention and a thin film transistor. Further, FIG. 6 is a piezoelectric sensor 201 produced by combining the piezoelectric laminated sheet 100 of the present invention and a thin film transistor. The difference between FIGS. 5 and 6 is that the electrodes of the thin film transistor connected to the piezoelectric laminated sheet are different.

本発明の圧電センサーは、ゲート電圧に任意の電圧を印加して薄膜トランジスタの半導体層からなるチャンネル部位の導電性を調整して用いる。したがって、本発明の圧電センサーにおける薄膜トランジスタの構造は、ボトムゲート構造であることが好ましい。 The piezoelectric sensor of the present invention is used by applying an arbitrary voltage to the gate voltage to adjust the conductivity of the channel portion formed of the semiconductor layer of the thin film transistor. Therefore, the structure of the thin film transistor in the piezoelectric sensor of the present invention is preferably a bottom gate structure.

本発明の薄膜トランジスタの基材21は、ポリカーボネート、ポリエチレンサルファイド、ポリエーテルスルホン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス、石英ガラスなどを使用することができるが、これらに限定されるものではない。これらは単独で使用してもよいが、2種以上を積層して基板21として使用することもできる。本発明の圧電センサーをフレキシブルセンサーとして利用する場合は、薄膜トランジスタの基材21には可撓性を有する基材を用いることが好ましい。 The base material 21 of the thin film of the present invention is polycarbonate, polyethylene sulfide, polyether sulfone, polyethylene terephthalate, polyethylene naphthalate, cycloolefin polymer, triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, weather resistance. Polyethylene terephthalate, weather-resistant polypropylene, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, polyimide, fluororesin, cyclic polyolefin resin, glass, quartz glass, etc. can be used, but are not limited thereto. Absent. These may be used alone, or two or more kinds may be laminated and used as the substrate 21. When the piezoelectric sensor of the present invention is used as a flexible sensor, it is preferable to use a flexible base material for the base material 21 of the thin film transistor.

基板21が有機物フィルムである場合は、有機薄膜トランジスタ100、101の耐久性を向上させるために透明のガスバリア層(図示せず)を形成することもできる。ガスバリア層の材料としては酸化アルミニウム(Al)、酸化珪素(SiO)、窒化珪素(SiN)、酸化窒化珪素(SiON)、炭化珪素(SiC)およびダイヤモンドライクカーボン(DLC)などが挙げられるがこれらに限定されるものではない。また、これらのガスバリア層は2層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板1の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD(Chemical Vapor Deposition)法、ホットワイヤーCVD法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。 When the substrate 21 is an organic film, a transparent gas barrier layer (not shown) can be formed in order to improve the durability of the organic thin film transistors 100 and 101. Examples of the material of the gas barrier layer include aluminum oxide (Al 2 O 3 ), silicon oxide (SiO), silicon nitride (SiN), silicon nitride (SiON), silicon carbide (SiC) and diamond-like carbon (DLC). Is not limited to these. Further, these gas barrier layers can be used by laminating two or more layers. The gas barrier layer may be formed on only one side of the substrate 1 using the organic film, or may be formed on both sides. The gas barrier layer can be formed by using a vacuum vapor deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition) method, a hot wire CVD method, a sol-gel method, or the like. It is not limited to these.

次に、基板21上に、ゲート電極22を形成する。ゲート電極22、ソース電極24、ドレイン電極25は、電極部分と配線部分とが明確に分かれている必要はなく、以下では特に各薄膜トランジスタの構成要素として電極と呼称している。 Next, the gate electrode 22 is formed on the substrate 21. The gate electrode 22, the source electrode 24, and the drain electrode 25 do not need to be clearly separated from each other in the electrode portion and the wiring portion, and are hereinafter referred to as electrodes as constituent elements of each thin film transistor.

ゲート電極22には、金(Au)、白金(Pt)、アルミニウム(Al)、銀(Ag)、銅(Cu)、モリブデン(Mo)、クロム(Cr)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニオブ(Nb)、タンタル(Ta)などの金属材料や、酸化インジウム(InO)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウムスズ(ITO)、酸化インジウム亜鉛(IZO)などの導電性金属酸化物材料を用いることができるが、これらに限定されるものではない。これらの材料は単層で用いても構わないし、積層および合金として用いても構わない。 The gate electrode 22 has gold (Au), platinum (Pt), aluminum (Al), silver (Ag), copper (Cu), molybdenum (Mo), chromium (Cr), titanium (Ti), and tungsten (W). , Manganese (Mn), Niobium (Nb), Tantal (Ta) and other metal materials, indium oxide (InO), tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium tin oxide (ITO) Conductive metal oxide materials such as IZO) can be used, but are not limited thereto. These materials may be used in a single layer or as a laminate and an alloy.

ゲート電極22の形成には、真空蒸着法、スパッタ法などの真空成膜法や、導電性材料の前駆体などを使用するゾル−ゲル法やナノ粒子を使用する方法、それらをインク化して、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成する方法などが使用できるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うこともできるし、印刷法などを用いて直接パターニングすることもできるが、これについてもこれらの方法に限定されず、公知一般のパターニング方法を用いることができる。 For the formation of the gate electrode 22, a vacuum film deposition method such as a vacuum vapor deposition method or a sputtering method, a sol-gel method using a precursor of a conductive material, a method using nanoparticles, etc., are used as inks. A method of forming by a wet film forming method such as screen printing, letterpress printing, or an inkjet method can be used, but the present invention is not limited to these, and a known general method can be used. For example, patterning can be performed by protecting the pattern-forming portion with a resist or the like using a photolithography method and removing unnecessary portions by etching, or by directly patterning using a printing method or the like. Is not limited to these methods, and a known general patterning method can be used.

次に、ゲート電極22上にゲート絶縁層23を形成する。ゲート絶縁層23は、ゲート電極22と、ソース電極24およびドレイン電極25などの電極とを電気的に絶縁するために、少なくともゲート電極22上に設けられるが、ゲート電極22の外部およびその他の電極との接続に使用される配線部を除いて基板21上の全面に設けても良い。 Next, the gate insulating layer 23 is formed on the gate electrode 22. The gate insulating layer 23 is provided at least on the gate electrode 22 in order to electrically insulate the gate electrode 22 from the electrodes such as the source electrode 24 and the drain electrode 25, but is outside the gate electrode 22 and other electrodes. It may be provided on the entire surface of the substrate 21 except for the wiring portion used for connection with.

ゲート絶縁層23には、酸化珪素(SiO)、酸化アルミニウム(AlO)、酸化タンタル(TaO)、酸化イットリウム(YO)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)などの酸化物系絶縁材料や窒化珪素(SiN)、酸化窒化珪素(SiON)や、ポリメチルメタクリレート(PMMA)等のポリアクリレート、ポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)などの有機系絶縁材料などを使用することができるが、これらに限定されるものではない。これらは単層または2層以上積層してもよいし、無機系−有機系のハイブリッド薄膜としても良いし、成長方向に向けて組成を傾斜したものでも構わない。また、ゲート絶縁層23の表面に自己組織化単分子膜などによる表面処理を施し、ゲート絶縁層23の表面エネルギーを制御することもできる。 The gate insulating layer 23 includes silicon oxide (SiO x ), aluminum oxide (AlO x ), tantalum oxide (TaO x ), yttrium oxide (YO x ), zirconium oxide (ZrO x ), hafnium oxide (HfO x ), and the like. Oxide-based insulating materials, silicon nitride (SiN x ), silicon oxide (SiON), polyacrylates such as polymethylmethacrylate (PMMA), polyvinyl alcohol (PVA), organic insulating materials such as polyvinylphenol (PVP), etc. Can be used, but is not limited to these. These may be a single layer or two or more layers, may be an inorganic-organic hybrid thin film, or may have a composition inclined in the growth direction. Further, the surface energy of the gate insulating layer 23 can be controlled by subjecting the surface of the gate insulating layer 23 to a surface treatment such as a self-assembled monolayer.

ゲート絶縁層23は、有機薄膜トランジスタにおけるリーク電流を抑えるために、その抵抗率が1011Ωcm以上、より好ましくは1014Ωcm以上であることが望ましい。 The resistivity of the gate insulating layer 23 is preferably 10 11 Ωcm or more, more preferably 10 14 Ωcm or more, in order to suppress the leakage current in the organic thin film transistor.

次に、ソース電極24およびドレイン電極25を形成する。ソース電極24およびドレイン電極25は、それぞれ離間して形成されており、ソース電極24とドレイン電極25とはそれぞれ別の工程および別の材料で形成しても良いが、ゲート絶縁層23上の同層に形成される場合には、ソース電極24およびドレイン電極25を同時に形成することが好ましい。 Next, the source electrode 24 and the drain electrode 25 are formed. The source electrode 24 and the drain electrode 25 are formed so as to be separated from each other, and the source electrode 24 and the drain electrode 25 may be formed by different steps and different materials, but the same on the gate insulating layer 23. When formed in layers, it is preferable to form the source electrode 24 and the drain electrode 25 at the same time.

ソース電極24およびドレイン電極25には、ゲート電極22と同様の材料および形成方法を使用することができるが、半導体層26との接触抵抗を鑑みて、その仕事関数が半導体層26のHOMOレベルと同程度であることが好ましい。なおソース電極24およびドレイン電極25の仕事関数は表面処理などを利用して適宜調整することが可能である。 The same material and forming method as the gate electrode 22 can be used for the source electrode 24 and the drain electrode 25, but the work function is the HOMO level of the semiconductor layer 26 in view of the contact resistance with the semiconductor layer 26. It is preferably about the same. The work functions of the source electrode 24 and the drain electrode 25 can be appropriately adjusted by using surface treatment or the like.

ソース電極24およびドレイン電極25の仕事関数の測定については、紫外光電子分光法(UPS)や大気中光電子分光法など公知一般の方法を用いることが可能であるが、本発明の実施の形態にかかるパターニング済のソース電極24およびドレイン電極25はパターンサイズが小さく、仕事関数を直接測定することが困難な場合があるため、その際は別途同様の構成を有する測定用基板を用いて測定を実施し、その代替とすることができる。 For the measurement of the work functions of the source electrode 24 and the drain electrode 25, known general methods such as ultraviolet photoelectron spectroscopy (UPS) and atmospheric photoelectron spectroscopy can be used, but it relates to the embodiment of the present invention. Since the pattern size of the patterned source electrode 24 and drain electrode 25 is small and it may be difficult to directly measure the work function, in that case, measurement is performed separately using a measurement substrate having the same configuration. , Can be an alternative.

次に、ソース電極24およびドレイン電極25を接続するように、ソース電極24とドレイン電極25との間に半導体層26が形成される。ソース電極24およびドレイン電極25を半導体層26で接続し、有機薄膜トランジスタとして機能する半導体層26の領域をチャンネル領域と呼称することが一般的であり、本発明においてもこのような名称を使用することがある。 Next, the semiconductor layer 26 is formed between the source electrode 24 and the drain electrode 25 so as to connect the source electrode 24 and the drain electrode 25. The region of the semiconductor layer 26 in which the source electrode 24 and the drain electrode 25 are connected by the semiconductor layer 26 and function as an organic thin film transistor is generally referred to as a channel region, and such a name is also used in the present invention. There is.

半導体層26には、ペンタセン、およびそれらの誘導体のような低分子半導体やポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料などを用いることがきるが、これらに限定されるものではない。 For the semiconductor layer 26, low molecular weight semiconductors such as pentacene and derivatives thereof, polythiophene, polyallylamine, fluorenbithiophene copolymers, and high molecular weight organic semiconductor materials such as derivatives thereof can be used. , Not limited to these.

半導体層26は、有機半導体材料を溶解または分散させた溶液をインクとして用いる凸版印刷、スクリーン印刷、インクジェット法、ノズルプリンティングなどのウェット成膜方法で形成することもできるし、有機半導体材料の粉末や結晶を真空状態で蒸着する方法などで形成することもできる。半導体層26は、これらに限定されるものではなく、公知一般の方法を使用することも可能である。 The semiconductor layer 26 can be formed by a wet film forming method such as letterpress printing, screen printing, an inkjet method, or nozzle printing using a solution in which an organic semiconductor material is dissolved or dispersed as an ink, or a powder of an organic semiconductor material. It can also be formed by a method such as vapor deposition of crystals in a vacuum state. The semiconductor layer 26 is not limited to these, and a known general method can also be used.

有機薄膜トランジスタの素子特性を外界の影響から保護し良好に保つために、半導体層26上には、半導体保護層27を形成することができる。 A semiconductor protective layer 27 can be formed on the semiconductor layer 26 in order to protect the element characteristics of the organic thin film transistor from the influence of the outside world and keep them good.

半導体保護層27は、薄膜トランジスタ素子の動作に影響を及ぼさないよう前記ゲート絶縁層23で示したような絶縁性の材料を用いて形成することが好ましい。具体的には、その抵抗率が1011Ωcm以上、より好ましくは1014Ωcm以上であることが望ましい。 The semiconductor protective layer 27 is preferably formed by using an insulating material as shown in the gate insulating layer 23 so as not to affect the operation of the thin film transistor element. Specifically, it is desirable that the resistivity is 10 11 Ωcm or more, more preferably 10 14 Ωcm or more.

さらに、ソース電極24およびドレイン電極25、半導体層26、または半導体保護層27上には、層間絶縁膜28を設けることができる。層間絶縁膜28は後に設ける上部電極29とソース電極24またはドレイン電極25との絶縁のために設けることができる。したがって、その抵抗率は、1011Ωcm以上、より好ましくは1014Ωcm以上であることが望ましい。 Further, an interlayer insulating film 28 can be provided on the source electrode 24 and the drain electrode 25, the semiconductor layer 26, or the semiconductor protective layer 27. The interlayer insulating film 28 can be provided for insulation between the upper electrode 29 and the source electrode 24 or the drain electrode 25, which are provided later. Therefore, it is desirable that the resistivity is 10 11 Ωcm or more, more preferably 10 14 Ωcm or more.

なお、図6のように上部電極29とドレイン電極25を接続する構成の場合には、ドレイン電極25上の層間絶縁膜28にスルーホール35を設けて導通を取ることが可能である。 In the case of the configuration in which the upper electrode 29 and the drain electrode 25 are connected as shown in FIG. 6, it is possible to provide a through hole 35 in the interlayer insulating film 28 on the drain electrode 25 to obtain conduction.

圧電体層2の電荷の状態変化を半導体層26に及ぼすための上部電極29は層間絶縁膜28上に形成することができる。上部電極29はゲート電極22と同様の材料および形成方法によって形成することが可能である。 The upper electrode 29 for exerting the change of state of the electric charge of the piezoelectric layer 2 on the semiconductor layer 26 can be formed on the interlayer insulating film 28. The upper electrode 29 can be formed by the same material and forming method as the gate electrode 22.

上部電極29はドレイン電極25と接続させても良く、圧電センサーの用途およびその構成によって適宜選択することが可能である。 The upper electrode 29 may be connected to the drain electrode 25, and can be appropriately selected depending on the application of the piezoelectric sensor and its configuration.

本発明の圧電体積層シート100と薄膜トランジスタは、圧電体積層シート100の第2の導電層5および剥離層4の形成された第2の基材7を剥離して取り除き、圧電体積層シートの粘着層3と薄膜トランジスタの上部電極29が接するように貼り合わせることで、圧電センサーを作製することができる。 The piezoelectric laminated sheet 100 and the thin film transistor of the present invention peel off and remove the second conductive layer 5 and the second base material 7 on which the release layer 4 is formed of the piezoelectric laminated sheet 100, and the piezoelectric laminated sheet is adhered. A piezoelectric sensor can be manufactured by laminating the layer 3 and the upper electrode 29 of the thin film transistor so as to be in contact with each other.

圧電体積層シートと薄膜トランジスタは、ローラー等を用いてラミネートして貼り合わせても良いし、互いに平板に配置してからプレスするように貼り合わせても良い。貼り合せについては大気中で実施することも可能であるが、外気の影響を排除するために不活性雰囲気または減圧下で実施することも可能である。また、加熱しながら貼り合わせることで、より良好に貼合することが可能である。 The piezoelectric laminated sheet and the thin film transistor may be laminated and bonded using a roller or the like, or may be arranged on a flat plate and then bonded so as to be pressed. The bonding can be carried out in the air, but it can also be carried out in an inert atmosphere or under reduced pressure in order to eliminate the influence of the outside air. In addition, it is possible to bond them better by bonding them while heating.

さらに貼合後の圧電センサーを外部の影響から保護するために、その端部を封止剤を用いて封止しても良いし、その片面もしくは両面にバリアフィルムを貼り付けて保護しても良い。 Further, in order to protect the piezoelectric sensor after bonding from external influences, the end portion thereof may be sealed with a sealing agent, or a barrier film may be attached to one or both sides thereof to protect the sensor. good.

(実施例1)
実施例1として、図1に示す圧電体積層シート100を作製した。
(Example 1)
As Example 1, the piezoelectric laminated sheet 100 shown in FIG. 1 was produced.

第1の導電層1を積層した第1の基材6として、アルミニウムを成膜したポリエチレンナフタレート(PEN)フィルムを使用した。PENフィルムの厚みは50μmであり、アルミニウムは蒸着法により約100nmの厚みで成膜した。 A polyethylene naphthalate (PEN) film on which aluminum was formed was used as the first base material 6 on which the first conductive layer 1 was laminated. The thickness of the PEN film was 50 μm, and aluminum was formed to a thickness of about 100 nm by a vapor deposition method.

第1の導電層1上に、圧電体層2としてポリフッ化ビニリデントリフルオロエチレン共重合体(P(VDF−TrFE))をシクロペンタノンに濃度15wt%で溶解させたインクをバーコート法により成膜した。その後、120℃に加熱したオーブンで3時間焼成した。焼成後の圧電体層2の膜厚は約20μmとした。 An ink obtained by dissolving polyvinylidene fluoride trifluoroethylene copolymer (P (VDF-TrFE)) as a piezoelectric layer 2 in cyclopentanone at a concentration of 15 wt% on the first conductive layer 1 by a bar coating method. Filmed. Then, it was baked in an oven heated to 120 ° C. for 3 hours. The film thickness of the piezoelectric layer 2 after firing was about 20 μm.

さらに圧電体層2上にアクリル系の粘着剤を塗布、乾燥し、粘着層3を形成した。 Further, an acrylic pressure-sensitive adhesive was applied onto the piezoelectric layer 2 and dried to form the pressure-sensitive adhesive layer 3.

第2の導電層5を積層した第2の基材7として、アルミニウムを成膜したポリエチレンテレフタレート(PET)フィルムを用いた。PETフィルムの厚みは50μmであり、アルミニウムは蒸着法により約100nmの厚みで成膜した。 As the second base material 7 on which the second conductive layer 5 was laminated, a polyethylene terephthalate (PET) film having an aluminum film formed was used. The thickness of the PET film was 50 μm, and aluminum was formed to a thickness of about 100 nm by a vapor deposition method.

第2の導電層5上にシリコーン樹脂からなる離型剤を含有するインクを塗布・乾燥して剥離層4を形成した。 An ink containing a mold release agent made of a silicone resin was applied onto the second conductive layer 5 and dried to form the release layer 4.

その後、第1の導電層1、圧電体層2、粘着層3の形成された第1の基材6と第2の導電層5と剥離層4の形成された第2の基材7をラミネートして接合した。 After that, the first base material 6 on which the first conductive layer 1, the piezoelectric layer 2, and the adhesive layer 3 are formed, and the second base material 7 on which the second conductive layer 5 and the release layer 4 are formed are laminated. And joined.

さらに第1の導電層1と第2の導電層5の間に約100V/μmの電界、すなわち2kVの電圧を印加して圧電体層2の分極処理を実施して本発明の第1の実施の形態に係る圧電体積層シート100を形成した。 Further, the first embodiment of the present invention is carried out by applying an electric field of about 100 V / μm, that is, a voltage of 2 kV between the first conductive layer 1 and the second conductive layer 5 to carry out the polarization treatment of the piezoelectric layer 2. The piezoelectric laminated sheet 100 according to the above embodiment was formed.

(実施例2)
(圧電センサーの作製)
本発明の圧電センサー200を作製するために、薄膜トランジスタを作製した。基材21にはポリイミドを用いた。具体的には、0.7mmの無アルカリガラスを支持基材として、ポリイミドワニスを塗布し、乾燥、焼成を行い、支持基材上にポリイミドからなる基材21を形成した。基材21の膜厚は20μmとした。
(Example 2)
(Manufacturing of piezoelectric sensor)
In order to produce the piezoelectric sensor 200 of the present invention, a thin film transistor was produced. Polyimide was used as the base material 21. Specifically, using 0.7 mm non-alkali glass as a supporting base material, a polyimide varnish was applied, dried and fired to form a base material 21 made of polyimide on the supporting base material. The film thickness of the base material 21 was 20 μm.

基材21上に、DCマグネトロンスパッタ法を用いてアルミニウム−ネオジウム(0.2at%)合金(Al−Nd)を100nmの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、成膜したAl−Nd合金に感光性ポジ型フォトレジストを塗布後、マスク露光、アルカリ現像液による現像を行い、所望の形状のレジストパターンを形成した。さらにエッチング液によりエッチングを行い、不要なAl−Nd合金を溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望の形状のゲート電極22を形成した(以下、このようなパターニング方法をフォトリソグラフィ法として省略する)。 An aluminum-neodymium (0.2 at%) alloy (Al-Nd) was formed on the substrate 21 with a film thickness of 100 nm by a DC magnetron sputtering method, and patterned into a desired shape by a photolithography method. .. Specifically, after applying a photosensitive positive photoresist to the formed Al-Nd alloy, mask exposure and development with an alkaline developer were performed to form a resist pattern having a desired shape. Further, etching was performed with an etching solution to dissolve an unnecessary Al—Nd alloy. Then, the photoresist was removed with a resist stripping solution to form a gate electrode 22 having a desired shape (hereinafter, such a patterning method is abbreviated as a photolithography method).

ゲート電極22を形成した基材21上に、スリットコート法を用いて光硬化性アクリル樹脂を塗布し、マスク露光、アルカリ現像液による現像を行い、その後150℃で焼成し、ゲート絶縁層23を形成した。焼成後におけるゲート絶縁層23の膜厚は、1μmとした。 A photocurable acrylic resin is applied onto the base material 21 on which the gate electrode 22 is formed by using a slit coating method, mask exposure and development with an alkaline developer are performed, and then the gate insulating layer 23 is fired at 150 ° C. Formed. The film thickness of the gate insulating layer 23 after firing was 1 μm.

ゲート絶縁層23を形成した基材21上に、インクジェット法により、Agナノ粒子インクを所望の形状になるよう滴下し、150℃で焼成し、ソース電極24およびドレイン電極25を形成した。ソース電極24およびドレイン電極25の膜厚は約100nmである。 Ag nanoparticle ink was dropped into a desired shape on the base material 21 on which the gate insulating layer 23 was formed by an inkjet method and fired at 150 ° C. to form a source electrode 24 and a drain electrode 25. The film thickness of the source electrode 24 and the drain electrode 25 is about 100 nm.

その後、ソース電極24およびドレイン電極25を形成した基材21を濃度1mmol/Lに調整したペンタフルオロベンゼンチオールのイソプロピルアルコール(IPA)溶液に浸漬した後、IPAで洗浄し、ソース電極24およびドレイン電極25上に自己集積化膜による表面処理を行った。 Then, the base material 21 on which the source electrode 24 and the drain electrode 25 were formed was immersed in an isopropyl alcohol (IPA) solution of pentafluorobenzenethiol adjusted to a concentration of 1 mmol / L, washed with IPA, and the source electrode 24 and the drain electrode were washed. A surface treatment with a self-integrating film was performed on 25.

続いて、ソース電極24およびドレイン電極25を形成した基材21に、有機半導体材料として6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS−ペンタセン)を濃度0.1wt%で溶解させたメシチレン溶液をインクジェット法により塗布、パターニングし、半導体層26を形成した。 Subsequently, mesitylene obtained by dissolving 6,13-bis (triisopropylsilylethynyl) pentacene (TIPS-pentacene) as an organic semiconductor material in the base material 21 on which the source electrode 24 and the drain electrode 25 were formed at a concentration of 0.1 wt%. The solution was applied and patterned by an inkjet method to form a semiconductor layer 26.

さらに、半導体層26を覆うように、フッ素樹脂材料Cytop(AGC製)を塗布し、半導体保護層27を形成した。 Further, a fluororesin material Cytop (manufactured by AGC) was applied so as to cover the semiconductor layer 26 to form the semiconductor protective layer 27.

その後、感光性アクリル樹脂を用いてゲート絶縁層23と同様に層間絶縁層28を形成した後に上部電極29をゲート電極22と同様の方法で形成し、本発明の実施の形態に係る薄膜トランジスタを作製した。 Then, the interlayer insulating layer 28 is formed in the same manner as the gate insulating layer 23 using the photosensitive acrylic resin, and then the upper electrode 29 is formed in the same manner as in the gate electrode 22 to produce the thin film transistor according to the embodiment of the present invention. did.

圧電体積層シート100と薄膜トランジスタを貼合するため、第2の導電層5および剥離層4の形成された第2の基材7を剥離した。第2の基材7を剥離した圧電体積層シートを薄膜トランジスタにラミネートロールを80℃に加熱したラミネーターを用いて貼合し、本発明の実施の形態に係る圧電センサー200を作製した。なお、圧電センサー200においては、圧電体積層シートの第1の導電層1は、上部電極29に対応する対向電極として機能する。 In order to bond the piezoelectric laminated sheet 100 and the thin film transistor, the second base material 7 on which the second conductive layer 5 and the release layer 4 were formed was peeled off. A piezoelectric laminated sheet from which the second base material 7 was peeled off was bonded to a thin film transistor using a laminator in which a laminated roll was heated to 80 ° C. to prepare a piezoelectric sensor 200 according to an embodiment of the present invention. In the piezoelectric sensor 200, the first conductive layer 1 of the piezoelectric laminated sheet functions as a counter electrode corresponding to the upper electrode 29.

(比較例)
比較例として、図7に示す圧電センサー300を作製した。
(Comparison example)
As a comparative example, the piezoelectric sensor 300 shown in FIG. 7 was manufactured.

本発明の比較例に係る圧電センサー300に用いる薄膜トランジスタは、上部電極29までは、実施例2と同様の方法で作製した。 The thin film transistor used for the piezoelectric sensor 300 according to the comparative example of the present invention was produced up to the upper electrode 29 by the same method as in Example 2.

その後、上部電極29上に圧電体層30としてポリフッ化ビニリデントリフルオロエチレン共重合体(P(VDF−TrFE))をシクロペンタノンに濃度15wt%で溶解させたインクをバーコート法により成膜した。その後、120℃に加熱したオーブンで3時間焼成した。焼成後の圧電体層2の膜厚は約20μmとした。 Then, an ink obtained by dissolving polyvinylidene fluoride trifluoroethylene copolymer (P (VDF-TrFE)) as a piezoelectric layer 30 in cyclopentanone at a concentration of 15 wt% was formed on the upper electrode 29 by a bar coating method. .. Then, it was baked in an oven heated to 120 ° C. for 3 hours. The film thickness of the piezoelectric layer 2 after firing was about 20 μm.

さらに圧電体層30上にDCマグネトロンスパッタによりAl−Nd合金を成膜し、対向電極31を形成した。 Further, an Al—Nd alloy was formed on the piezoelectric layer 30 by DC magnetron sputtering to form a counter electrode 31.

現時点において、圧電センサー300の圧電体層30は分極処理がなされていないため、圧電センサーとして機能するためには圧電体層30が自発分極を有する状態になるよう分極処理を施す必要がある。 At present, since the piezoelectric layer 30 of the piezoelectric sensor 300 is not polarized, it is necessary to perform the polarization treatment so that the piezoelectric layer 30 has spontaneous polarization in order to function as the piezoelectric sensor.

圧電体層30に100V/μm相当の電界をかけるために、上部電極29および対向電極31に2kVの直流電圧を印加した。 A DC voltage of 2 kV was applied to the upper electrode 29 and the counter electrode 31 in order to apply an electric field equivalent to 100 V / μm to the piezoelectric layer 30.

以上の工程により実施例1に係る圧電体積層シートと実施例2および比較例に係る有機薄膜トランジスタを用いた圧電センサーを作製した。 Through the above steps, a piezoelectric sensor using the piezoelectric laminated sheet according to Example 1 and the organic thin film transistor according to Example 2 and Comparative Example was produced.

実施例1に係る圧電体積層シート100においては、その作製工程中に圧電体層2の分極処理を行うことで、粘着層3を用いて薄膜トランジスタに貼り付けるだけで圧電センサーとして利用可能な状態となっている。 In the piezoelectric laminated sheet 100 according to the first embodiment, by performing the polarization treatment of the piezoelectric layer 2 during the manufacturing process, the piezoelectric layer 3 can be used as a piezoelectric sensor only by being attached to the thin film transistor using the adhesive layer 3. It has become.

また、実施例2に係る圧電センサー200は、薄膜トランジスタに実施例1の圧電体積層シートを貼り付けて作製しており、貼付後の分極処理の必要はない。 Further, the piezoelectric sensor 200 according to the second embodiment is manufactured by attaching the piezoelectric laminated sheet of the first embodiment to the thin film transistor, and there is no need for polarization treatment after the attachment.

一方、比較例に係る圧電センサー300は、圧電体積層シートを使用せずに、薄膜トランジスタ上に圧電体層30を直接形成し、分極処理を実施した点が実施例2の圧電センサー200との相違点である。 On the other hand, the piezoelectric sensor 300 according to the comparative example differs from the piezoelectric sensor 200 of the second embodiment in that the piezoelectric layer 30 is directly formed on the thin film transistor and the polarization treatment is performed without using the piezoelectric laminated sheet. It is a point.

圧電センサー200と圧電センサー300を比較したところ、比較例に係る圧電センサー300においては、圧電センサー上に圧力を印加したところ、薄膜トランジスタの特性の十分な変化が観察されず、薄膜トランジスタが正常な動作を示さなかった。これは比較例に係る圧電センサーの圧電体層の分極処理時に大きな電圧が薄膜トランジスタに印加されたため、素子が破壊されたためである。一方、圧電センサー200においては、圧電センサー上に圧力を印加したところ、薄膜トランジスタの特性の変化が観察された。具体的には、圧力を印加することにより、薄膜トランジスタの電流伝達特性におけるしきい値がシフトし、所定のゲート電流におけるドレイン電流値の変化が観察された。したがって、本発明の実施例1に係る圧電体積層シート100を用いて作製した実施例2の圧電センサー200が動作することを確認した。 When the piezoelectric sensor 200 and the piezoelectric sensor 300 were compared, in the piezoelectric sensor 300 according to the comparative example, when pressure was applied on the piezoelectric sensor, a sufficient change in the characteristics of the thin film was not observed, and the thin film operated normally. Not shown. This is because a large voltage was applied to the thin film transistor during the polarization treatment of the piezoelectric layer of the piezoelectric sensor according to the comparative example, so that the element was destroyed. On the other hand, in the piezoelectric sensor 200, when pressure was applied onto the piezoelectric sensor, a change in the characteristics of the thin film transistor was observed. Specifically, by applying pressure, the threshold value in the current transfer characteristics of the thin film transistor was shifted, and a change in the drain current value at a predetermined gate current was observed. Therefore, it was confirmed that the piezoelectric sensor 200 of Example 2 produced by using the piezoelectric laminated sheet 100 according to Example 1 of the present invention works.

本発明の圧電体積層シートを用いることにより、分極処理の電圧によって圧電センサーの回路を破壊することなく、圧電体積層シートをセンサー回路の電極に貼り付けるだけで容易に圧電センサーとすることが可能となる。さらに本発明の圧電体積層シートは粘着層3を有しておりセンサー回路と圧電体層2を確実に接合することが可能であり、圧電体層2とトランジスタを静電気力のみで固定する場合(特許文献1)と比較して作製途中で剥離することが無く、歩留まり良く圧電センサーを形成することが可能である。 By using the piezoelectric laminated sheet of the present invention, it is possible to easily make a piezoelectric sensor by simply attaching the piezoelectric laminated sheet to the electrode of the sensor circuit without destroying the piezoelectric sensor circuit due to the voltage of the polarization process. It becomes. Further, the piezoelectric laminated sheet of the present invention has an adhesive layer 3 so that the sensor circuit and the piezoelectric layer 2 can be reliably joined, and when the piezoelectric layer 2 and the transistor are fixed only by electrostatic force ( Compared with Patent Document 1), it is possible to form a piezoelectric sensor with good yield without peeling during production.

さらに本発明の圧電体積層シートは、圧電体層2を塗布およびラミネートを用いて作製可能であるため、生産性の高いロール・ツー・ロールでの作製も可能である。また、分極処理を施した後でもそのまま保管することが可能であり、圧電センサー作製時に、必要な分だけ所望のサイズに切り出して使用することができ、様々なサイズの圧電センサーに対応可能で利用効率が高いと言える。 Further, since the piezoelectric laminated sheet of the present invention can be produced by applying and laminating the piezoelectric layer 2, it can also be produced by roll-to-roll with high productivity. In addition, it can be stored as it is even after polarization treatment, and when manufacturing a piezoelectric sensor, it can be cut out to the desired size and used, and it can be used for piezoelectric sensors of various sizes. It can be said that the efficiency is high.

1 第1の導電層
2 圧電体層
3 粘着層
4 剥離層
5 第2の導電層
6 第1の基材
7 第2の基材
8 第2の剥離層
9 第2の粘着層
1 1st conductive layer 2 Piezoelectric layer 3 Adhesive layer 4 Peeling layer 5 2nd conductive layer 6 1st base material 7 2nd base material 8 2nd peeling layer 9 2nd adhesive layer

Claims (9)

第1の導電層と、該第1の導電層に接触している圧電体層と、粘着層と、剥離層と、第2の導電層とを少なくとも有しており、前記剥離層および前記第2の導電層が前記粘着層から剥離可能な圧電体積層物であることを特徴とする圧電体積層シート。 It has at least a first conductive layer, a piezoelectric layer in contact with the first conductive layer, an adhesive layer, a release layer, and a second conductive layer, and the release layer and the first. A piezoelectric laminate sheet, wherein the conductive layer 2 is a piezoelectric laminate that can be peeled off from the adhesive layer. 前記粘着層が導電性を有することを特徴とする請求項1に記載の圧電体積層シート The piezoelectric laminated sheet according to claim 1, wherein the adhesive layer has conductivity. 前記圧電体層が自発分極を有することを特徴とする請求項1または請求項2に記載の圧電体積層シート。 The piezoelectric laminated sheet according to claim 1 or 2, wherein the piezoelectric layer has spontaneous polarization. 前記圧電体層が有機高分子材料であることを特徴とする請求項1ないし請求項3のいずれかに記載の圧電体積層シート。 The piezoelectric laminated sheet according to any one of claims 1 to 3, wherein the piezoelectric layer is an organic polymer material. 前記圧電体層が有機エレクトレット材料であることを特徴とする請求項1ないし請求項3のいずれかに記載の圧電体積層シート。 The piezoelectric laminated sheet according to any one of claims 1 to 3, wherein the piezoelectric layer is an organic electret material. 第1の導電層、圧電体層、粘着層、剥離層、および第2の導電層がこの順に積層された積層物を形成する工程と、前記第1の導電層と前記第2の導電層間に電界を印加して前記圧電体層の分極処理を実施する工程とを含む圧電体積層シートの製造方法。 A step of forming a laminate in which a first conductive layer, a piezoelectric layer, an adhesive layer, a peeling layer, and a second conductive layer are laminated in this order, and between the first conductive layer and the second conductive layer. A method for producing a piezoelectric laminated sheet, which comprises a step of applying an electric field to carry out a polarization treatment of the piezoelectric layer. 第1の導電層と、該第1の導電層に接触している圧電体層と、粘着層と、該粘着層と接触するように貼り合わせられたセンサー電極層とを少なくとも有する圧電センサー。 A piezoelectric sensor having at least a first conductive layer, a piezoelectric layer in contact with the first conductive layer, an adhesive layer, and a sensor electrode layer bonded so as to be in contact with the adhesive layer. 前記粘着層が導電性を有することを特徴とする請求項7に記載の圧電センサー。 The piezoelectric sensor according to claim 7, wherein the adhesive layer has conductivity. 請求項6に記載の製造方法により圧電体積層シートを製造する工程と、
製造した圧電体積層シートの前記剥離層および第2の導電層を前記粘着層から剥離する工程と、
前記第2の導電層を剥離した前記圧電体積層シートをセンサー基板の電極に貼り付ける工程とを含む圧電センサーの製造方法。
A step of manufacturing a piezoelectric laminated sheet by the manufacturing method according to claim 6 and
A step of peeling the peeling layer and the second conductive layer of the manufactured piezoelectric laminated sheet from the adhesive layer, and
A method for manufacturing a piezoelectric sensor, which comprises a step of attaching the piezoelectric laminated sheet from which the second conductive layer has been peeled off to an electrode of a sensor substrate.
JP2019068500A 2019-03-29 2019-03-29 Piezoelectric laminated sheet, method for producing piezoelectric laminated sheet, piezoelectric sensor, and method for producing piezoelectric sensor Active JP7238546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019068500A JP7238546B2 (en) 2019-03-29 2019-03-29 Piezoelectric laminated sheet, method for producing piezoelectric laminated sheet, piezoelectric sensor, and method for producing piezoelectric sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019068500A JP7238546B2 (en) 2019-03-29 2019-03-29 Piezoelectric laminated sheet, method for producing piezoelectric laminated sheet, piezoelectric sensor, and method for producing piezoelectric sensor

Publications (2)

Publication Number Publication Date
JP2020165887A true JP2020165887A (en) 2020-10-08
JP7238546B2 JP7238546B2 (en) 2023-03-14

Family

ID=72716182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019068500A Active JP7238546B2 (en) 2019-03-29 2019-03-29 Piezoelectric laminated sheet, method for producing piezoelectric laminated sheet, piezoelectric sensor, and method for producing piezoelectric sensor

Country Status (1)

Country Link
JP (1) JP7238546B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264596A1 (en) * 2021-06-17 2022-12-22 株式会社村田製作所 Substrate

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208704A (en) * 1985-03-11 1986-09-17 ティーディーケイ株式会社 Conducting sheet
JPH0774407A (en) * 1993-08-31 1995-03-17 Toray Ind Inc Piezoelectric high polymer film, surface wave piezoelectric element and ultrasonic transducer
JPH11307835A (en) * 1998-04-21 1999-11-05 Fuji Elelctrochem Co Ltd Manufacture of sheared piezoelectric element of laminating structure
JP2001250993A (en) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd Flexible piezoelectric element and manufacturing method thereof
JP2002190457A (en) * 2000-12-20 2002-07-05 Fdk Corp Method for manufacturing and handling element having directivity
JP2007090817A (en) * 2005-09-30 2007-04-12 Teijin Dupont Films Japan Ltd Release film
WO2008018278A1 (en) * 2006-08-08 2008-02-14 Konica Minolta Medical & Graphic, Inc. Ultrasound probe and method for producing ultrasound probe
JP2013161970A (en) * 2012-02-06 2013-08-19 Ngk Insulators Ltd Manufacturing method of piezoelectric element
JP2015186909A (en) * 2014-10-20 2015-10-29 三井化学株式会社 laminate
CN109494297A (en) * 2017-09-12 2019-03-19 南昌欧菲生物识别技术有限公司 The polarization method of piezoelectric layer and the preparation method of ultrasonic wave biological identification device
WO2019054336A1 (en) * 2017-09-12 2019-03-21 日本碍子株式会社 Method for producing piezoelectric element

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208704A (en) * 1985-03-11 1986-09-17 ティーディーケイ株式会社 Conducting sheet
JPH0774407A (en) * 1993-08-31 1995-03-17 Toray Ind Inc Piezoelectric high polymer film, surface wave piezoelectric element and ultrasonic transducer
JPH11307835A (en) * 1998-04-21 1999-11-05 Fuji Elelctrochem Co Ltd Manufacture of sheared piezoelectric element of laminating structure
JP2001250993A (en) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd Flexible piezoelectric element and manufacturing method thereof
JP2002190457A (en) * 2000-12-20 2002-07-05 Fdk Corp Method for manufacturing and handling element having directivity
JP2007090817A (en) * 2005-09-30 2007-04-12 Teijin Dupont Films Japan Ltd Release film
WO2008018278A1 (en) * 2006-08-08 2008-02-14 Konica Minolta Medical & Graphic, Inc. Ultrasound probe and method for producing ultrasound probe
JP2013161970A (en) * 2012-02-06 2013-08-19 Ngk Insulators Ltd Manufacturing method of piezoelectric element
JP2015186909A (en) * 2014-10-20 2015-10-29 三井化学株式会社 laminate
CN109494297A (en) * 2017-09-12 2019-03-19 南昌欧菲生物识别技术有限公司 The polarization method of piezoelectric layer and the preparation method of ultrasonic wave biological identification device
WO2019054336A1 (en) * 2017-09-12 2019-03-21 日本碍子株式会社 Method for producing piezoelectric element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264596A1 (en) * 2021-06-17 2022-12-22 株式会社村田製作所 Substrate
JP7375987B2 (en) 2021-06-17 2023-11-08 株式会社村田製作所 substrate

Also Published As

Publication number Publication date
JP7238546B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
JP5396698B2 (en) pressure sensor
US9299940B2 (en) Carbon nanotube network thin-film transistors on flexible/stretchable substrates
TWI677104B (en) Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor
JP5505032B2 (en) Active matrix drive substrate, manufacturing method thereof, and display device
JP6887806B2 (en) Thin film transistor and its manufacturing method
JP2012191025A (en) Thin-film transistor array substrate, thin-film integrated circuit device, and method for manufacturing them
JP7238546B2 (en) Piezoelectric laminated sheet, method for producing piezoelectric laminated sheet, piezoelectric sensor, and method for producing piezoelectric sensor
US8723278B2 (en) Sensor element array and method of fabricating the same
JP2010182929A (en) Manufacturing method of field effect transistor
JP2021063737A (en) Piezoelectric sensor and piezoelectric sensor array
JP7163772B2 (en) Organic thin film transistor, manufacturing method thereof, and image display device
US10090455B2 (en) Piezoelectric device
CN109613065B (en) Semiconductor humidity sensor and preparation method thereof
JP6958603B2 (en) Thin film transistor
JP2021027270A (en) Sensor device and manufacturing method of the same
JP2021174809A (en) Pressure sensor and pressure sensor array
JP2023157077A (en) Sensor device and manufacturing method for sensor device
JP2007115804A (en) Method of manufacturing semiconductor device
JP4742494B2 (en) Manufacturing method of laminated body and manufacturing method of organic field effect transistor
JP2013201201A (en) Thin film transistor array, thin film transistor array manufacturing method and image display device
JP2022010855A (en) Sensor device and method for manufacturing sensor device
JPWO2017208923A1 (en) Organic thin film transistor and image display device
JP2015185789A (en) Thin film transistor and manufacturing method of the same
JP2020031100A (en) Organic thin film transistor, manufacturing method therefor, and electronic device
JP2018186131A (en) Electrode pattern, forming method of electrode pattern, thin film transistor, manufacturing method of thin film transistor, and image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230213

R150 Certificate of patent or registration of utility model

Ref document number: 7238546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150