JP2020160114A - Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device - Google Patents
Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device Download PDFInfo
- Publication number
- JP2020160114A JP2020160114A JP2019056091A JP2019056091A JP2020160114A JP 2020160114 A JP2020160114 A JP 2020160114A JP 2019056091 A JP2019056091 A JP 2019056091A JP 2019056091 A JP2019056091 A JP 2019056091A JP 2020160114 A JP2020160114 A JP 2020160114A
- Authority
- JP
- Japan
- Prior art keywords
- light
- substrate
- electro
- optical device
- translucent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は、画素電極に透光性の保持容量が電気的に接続された電気光学装置、電子機器、および電気光学装置の製造方法に関するものである。 The present invention relates to an electro-optical device, an electronic device, and a method for manufacturing an electro-optical device in which a translucent holding capacity is electrically connected to a pixel electrode.
透過型の液晶装置等の電気光学装置においては、透光性の画素電極およびトランジスターが形成された透光性の第1基板と、透光性の共通電極が形成された透光性の第2基板との間に電気光学層が設けられており、第2基板の側から入射した光源光が第1基板の側から出射される際、電気光学層によって光源光を変調する。電気光学装置において、画素電極に電気的に接続された保持容量を各画素に設けるにあたって、画素電極と重なる領域に第1透光性電極、誘電体膜、および第2透光性電極を設けることにより、各画素において、保持容量の形成領域を広く確保しつつ、保持容量によって光が遮られることを抑制する技術が提案されている(特許文献1参照)。 In an electro-optic device such as a transmissive liquid crystal device, a translucent first substrate on which a translucent pixel electrode and a transistor are formed and a translucent second substrate on which a translucent common electrode is formed are formed. An electro-optical layer is provided between the substrate and the light source, and when the light source light incident from the side of the second substrate is emitted from the side of the first substrate, the light source light is modulated by the electro-optical layer. In an electro-optical device, when each pixel is provided with a holding capacity electrically connected to a pixel electrode, a first translucent electrode, a dielectric film, and a second translucent electrode are provided in a region overlapping the pixel electrode. As a result, a technique has been proposed in which light is blocked by the holding capacity while securing a wide holding capacity forming region in each pixel (see Patent Document 1).
電気光学装置では、表示領域の周りを囲む周辺領域についても表示領域と同様なダミー画素を設けることがあり、この場合、ダミー画素にも、透光性の保持容量が形成される。このため、隣り合う画素電極の間と重なる領域に設けた遮光性の導電層によって保持容量を形成した場合より、周辺領域の遮光性が低くなる。それ故、特許文献1に記載の技術のように、透光性の保持容量を設けた場合には、第2基板の側から周辺領域に光が入射した際に光の漏れが発生しやすいという課題がある。 In the electro-optical device, a dummy pixel similar to the display area may be provided in the peripheral area surrounding the display area, and in this case, the dummy pixel is also formed with a translucent holding capacitance. Therefore, the light-shielding property of the peripheral region is lower than that of the case where the holding capacity is formed by the light-shielding conductive layer provided in the region overlapping between the adjacent pixel electrodes. Therefore, when a light-transmitting holding capacity is provided as in the technique described in Patent Document 1, light leakage is likely to occur when light is incident on the peripheral region from the side of the second substrate. There are challenges.
上記課題を解決するために、本発明の電気光学装置の一態様は、透光性の第1基板と、前記第1基板の表示領域に配置された第1画素電極と、前記第1基板の前記表示領域を囲む第1周辺領域に配置された第2画素電極と、前記第1基板と前記第1画素電極との間、および前記第1基板と前記第2画素電極との間に配置され、前記第1基板に向けて凹む凹部を備えた透光性の第1絶縁膜と、前記凹部に配置され、平面視で前記第1画素電極と重なる透光性の第1保持容量と、前記凹部に配置され、平面視で前記第2画素電極と重なる透光性の第2保持容量と、前記第1周辺領域に設けられた前記第2保持容量と前記凹部の底部との間には、前記表示領域の外縁に沿って延在する第1遮光層が設けられていることを特徴とする。 In order to solve the above problems, one aspect of the electro-optical device of the present invention includes a translucent first substrate, a first pixel electrode arranged in a display area of the first substrate, and the first substrate. The second pixel electrode arranged in the first peripheral region surrounding the display area is arranged between the first substrate and the first pixel electrode, and between the first substrate and the second pixel electrode. A translucent first insulating film having a recessed portion toward the first substrate, a translucent first holding capacity arranged in the recessed portion and overlapping with the first pixel electrode in a plan view, and the above. Between the translucent second holding capacitance arranged in the recess and overlapping the second pixel electrode in a plan view, the second holding capacitance provided in the first peripheral region, and the bottom of the recess. It is characterized in that a first light-shielding layer extending along the outer edge of the display area is provided.
本発明に係る電気光学装置の製造方法の一態様では、透光性の第1基板に第1絶縁膜を形成する第1工程と、前記第1絶縁膜に前記第1基板に向けて凹む凹部を形成する第2工程と、前記凹部の底部に、透光性の第1容量電極、および前記第1容量電極に透光性の誘電体膜を介して重なる透光性の第2容量電極を備えた複数の保持容量を形成する第3工程と、前記第1絶縁膜および前記複数の保持容量に重なる第2絶縁膜を形成する第4工程と、前記第2絶縁膜において、前記複数の保持容量の各々に平面視で重なる位置に、透光性の複数の画素電極を形成する第5工程と、を有し、前記第2工程の後、前記第3工程の前に、表示領域を囲む第1周辺領域に前記表示領域の外縁に沿って延在する第1遮光層を形成する第1遮光層形成工程を行うことを特徴とする。 In one aspect of the method for manufacturing an electro-optical device according to the present invention, a first step of forming a first insulating film on a translucent first substrate and a recess recessed in the first insulating film toward the first substrate. A translucent first capacitance electrode and a translucent second capacitance electrode that overlaps the first capacitance electrode via a translucent dielectric film are provided at the bottom of the recess. The third step of forming the plurality of holding capacities provided, the fourth step of forming the first insulating film and the second insulating film overlapping the plurality of holding capacities, and the plurality of holdings in the second insulating film. It has a fifth step of forming a plurality of translucent pixel electrodes at positions overlapping each of the capacitances in a plan view, and surrounds the display area after the second step and before the third step. It is characterized in that a first light-shielding layer forming step of forming a first light-shielding layer extending along the outer edge of the display area in the first peripheral region is performed.
本発明に係る電気光学装置は、各種電子機器に用いられる。本発明では、電子機器のうち、投射型表示装置に電気光学装置を用いる場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。 The electro-optical device according to the present invention is used in various electronic devices. In the present invention, when an electro-optical device is used as a projection-type display device among electronic devices, the projection-type display device is modulated by a light source unit that emits light supplied to the electro-optical device and an electro-optical device. A projection optical system for projecting light is provided.
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第1基板19の面内方向で、互いに交差する2方向をX軸方向およびY軸方向として説明する。また、第1基板19に形成される層を説明する際、上層側あるいは表面側とは第1基板19が位置する側とは反対側(第2基板29が位置する側)を意味し、下層側とは第1基板19が位置する側を意味する。 Embodiments of the present invention will be described with reference to the drawings. In the drawings referred to in the following description, the scales are different for each layer and each member in order to make each layer and each member recognizable in the drawing. Further, in the following description, two directions intersecting each other in the in-plane direction of the first substrate 19 will be described as the X-axis direction and the Y-axis direction. Further, when explaining the layer formed on the first substrate 19, the upper layer side or the surface side means the side opposite to the side where the first substrate 19 is located (the side where the second substrate 29 is located), and the lower layer. The side means the side on which the first substrate 19 is located.
(全体構成)
図1は、本発明を適用した電気光学装置100の一態様を示す平面図であり、電気光学装置100を各構成要素と共に第2基板29の側から見た様子を示してある。図2は、図1に示す電気光学装置100のH−H′断面図である。
(overall structure)
FIG. 1 is a plan view showing an aspect of the electro-optical device 100 to which the present invention is applied, and shows a state in which the electro-optic device 100 is viewed from the side of the second substrate 29 together with each component. FIG. 2 is a cross-sectional view taken along the line HH'of the electro-optic device 100 shown in FIG.
図1および図2に示すように、電気光学装置100は、透光性の第1基板19と透光性の第2基板29とが所定の隙間を介してシール材107によって貼り合わされた液晶パネル100pを有している。本形態において、電気光学装置100は、VA(Vertical Alignment)モードの液晶パネル100pを有している。シール材107は第2基板29の外縁に沿うように矩形枠状に設けられている。シール材107は、光硬化性樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材107aが配合されている。電気光学装置100において、第1基板19と第2基板29との間のうち、シール材107によって囲まれた領域内には液晶層からなる電気光学層50が保持されている。シール材107には、液晶注入口として利用される途切れ部分107cが形成されており、かかる途切れ部分107cは、液晶材料の注入後、封止材108によって塞がれている。なお、第1基板19に対してシール材107を無端の枠状に形成した後、その内側に電気光学層50を設け、しかる後に第2基板29をシール材107によって第1基板19と貼り合せてもよい。 As shown in FIGS. 1 and 2, in the electro-optical device 100, a liquid crystal panel in which a translucent first substrate 19 and a translucent second substrate 29 are bonded to each other by a sealing material 107 through a predetermined gap. It has 100p. In this embodiment, the electro-optical device 100 has a liquid crystal panel 100p in VA (Vertical Alignment) mode. The sealing material 107 is provided in a rectangular frame shape along the outer edge of the second substrate 29. The sealing material 107 is an adhesive made of a photocurable resin, a thermosetting resin, or the like, and contains a gap material 107a such as glass fiber or glass beads for setting a predetermined value between the two substrates. .. In the electro-optical device 100, the electro-optical layer 50 made of a liquid crystal layer is held in the region between the first substrate 19 and the second substrate 29 and surrounded by the sealing material 107. The sealing material 107 is formed with a break portion 107c used as a liquid crystal injection port, and the break portion 107c is closed by the sealing material 108 after the liquid crystal material is injected. After forming the sealing material 107 on the first substrate 19 in an endless frame shape, an electro-optical layer 50 is provided inside the sealing material 107, and then the second substrate 29 is bonded to the first substrate 19 by the sealing material 107. You may.
第1基板19および第2基板29はいずれも四角形であり、液晶パネル100pの略中央には、表示領域10aが四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、表示領域10aの外側は、四角枠状の周辺領域10cになっている。周辺領域10cは、表示領域10aの周りを囲む第1周辺領域10c1と、第1周辺領域10c1の周りを囲む第2周辺領域10c2とを含んでいる。 Both the first substrate 19 and the second substrate 29 are quadrangular, and a display region 10a is provided as a quadrangular region at substantially the center of the liquid crystal panel 100p. Corresponding to such a shape, the sealing material 107 is also provided in a substantially quadrangular shape, and the outside of the display area 10a is a square frame-shaped peripheral area 10c. The peripheral region 10c includes a first peripheral region 10c1 that surrounds the display region 10a and a second peripheral region 10c2 that surrounds the first peripheral region 10c1.
第1基板19は、素子基板10の基板本体であり、石英基板やガラス基板等の透光性基板である。詳しくは後述するが、第1基板19の第2基板29と対向する一方面10sにおいて、表示領域10aおよび第1周辺領域10c1には、画素スイッチンング用のトランジスター(図示せず)、およびトランジスターに電気的に接続する画素電極9がマトリクス状に複数形成されており、画素電極9の上層側には第1配向膜16が形成されている。 The first substrate 19 is a substrate main body of the element substrate 10, and is a translucent substrate such as a quartz substrate or a glass substrate. As will be described in detail later, in the one surface 10s of the first substrate 19 facing the second substrate 29, the display area 10a and the first peripheral area 10c1 include a transistor for pixel switching (not shown) and a transistor. A plurality of pixel electrodes 9 electrically connected to the pixel electrodes 9 are formed in a matrix, and a first alignment film 16 is formed on the upper layer side of the pixel electrodes 9.
周辺領域10cのうち、第2周辺領域10c2には、第1基板19の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。端子102には、フレキシブル配線基板(図示せず)が接続されており、第1基板19には、フレキシブル配線基板を介して各種電位や各種信号が入力される。 In the second peripheral region 10c2 of the peripheral region 10c, a data line drive circuit 101 and a plurality of terminals 102 are formed along one side of the first substrate 19, and along the other side adjacent to this one side. The scanning line drive circuit 104 is formed. A flexible wiring board (not shown) is connected to the terminal 102, and various potentials and various signals are input to the first board 19 via the flexible wiring board.
第2基板29は、対向基板20の基板本体であり、石英基板やガラス基板等の透光性基板である。第2基板29の電気光学層50側の一方面29sには、ITO膜等の透光性導電膜からなる共通電極21、および第2配向膜26が形成されている。 The second substrate 29 is a substrate main body of the opposing substrate 20, and is a translucent substrate such as a quartz substrate or a glass substrate. A common electrode 21 made of a translucent conductive film such as an ITO film and a second alignment film 26 are formed on one surface 29s of the second substrate 29 on the electro-optical layer 50 side.
第2基板29において、第1周辺領域10c1には、共通電極21の下層側に、見切り27を構成する第2遮光層27aが形成されており、第2遮光層27aと共通電極21との間には保護層28が形成されている。本形態において、第2遮光層27aは、アルミニウムを主成分とする遮光層からなる。 In the second substrate 29, in the first peripheral region 10c1, a second light-shielding layer 27a constituting the parting line 27 is formed on the lower layer side of the common electrode 21, and is between the second light-shielding layer 27a and the common electrode 21. A protective layer 28 is formed on the surface. In the present embodiment, the second light-shielding layer 27a is composed of a light-shielding layer containing aluminum as a main component.
本形態では、第1周辺領域10c1には、第2遮光層27aが形成された遮光部20cと、第2遮光層27aが存在しない透光部20dとが形成されている。透光部20dは、第2遮光層27aを貫通する開口部、または第2遮光層27aの途切れ部分からなる。なお、第2基板29の一方面29sの側には、共通電極21の下層側に、隣り合う画素電極9により挟まれた画素間領域10fに平面視で重なるブラックマトリクス部が形成されることがある。その場合、ブラックマトリクス部は、第2遮光層27aと同一の遮光層から構成される。また、第2基板29の一方面29sの側は、画素電極9と平面視で重なるレンズが形成される場合もある。 In the present embodiment, the first peripheral region 10c1 is formed with a light-shielding portion 20c in which the second light-shielding layer 27a is formed and a light-transmitting portion 20d in which the second light-shielding layer 27a does not exist. The light-transmitting portion 20d is composed of an opening penetrating the second light-shielding layer 27a or a broken portion of the second light-shielding layer 27a. On the side of one surface 29s of the second substrate 29, a black matrix portion may be formed on the lower layer side of the common electrode 21 so as to overlap the inter-pixel region 10f sandwiched by the adjacent pixel electrodes 9 in a plan view. is there. In that case, the black matrix portion is composed of the same light-shielding layer as the second light-shielding layer 27a. Further, on the side of one surface 29s of the second substrate 29, a lens that overlaps with the pixel electrode 9 in a plan view may be formed.
電気光学装置100において、シール材107より外側には、第2基板29の一方面29sの側の4つの角に基板間導通用電極部25tが形成されており、第1基板19の一方面10sの側には、第2基板29の4つの角(基板間導通用電極部25t)と対向する位置に基板間導通用電極部6tが形成されている。本形態において、基板間導通用電極部25tは、共通電極21の一部からなる。基板間導通用電極部6tは、共通電位Vcomが印加された配線6sに導通している。基板間導通用電極部6tと基板間導通用電極部25tとの間には、導電粒子を含んだ基板間導通材109が配置されており、第2基板29の共通電極21は、基板間導通用電極部6t、基板間導通材109および基板間導通用電極部25tを介して、第1基板19側に電気的に接続されている。このため、共通電極21は、第1基板19の側から共通電位Vcomが印加される。 In the electro-optical device 100, electrode portions 25t for inter-board conduction are formed at four corners on the side of one surface 29s of the second substrate 29 outside the sealing material 107, and one surface 10s of the first substrate 19 is formed. The inter-board conduction electrode portion 6t is formed at a position facing the four corners (inter-board conduction electrode portion 25t) of the second substrate 29. In the present embodiment, the inter-board conduction electrode portion 25t is composed of a part of the common electrode 21. The electrode portion 6t for inter-board conduction is conducting to the wiring 6s to which the common potential Vcom is applied. An inter-board conductive material 109 containing conductive particles is arranged between the inter-board conduction electrode portion 6t and the inter-board conduction electrode portion 25t, and the common electrode 21 of the second substrate 29 is an inter-board conduction. It is electrically connected to the first substrate 19 side via a general electrode portion 6t, an inter-board conduction material 109, and an inter-board conduction electrode portion 25t. Therefore, the common potential Vcom is applied to the common electrode 21 from the side of the first substrate 19.
かかる構成の電気光学装置100において、本形態では、画素電極9および共通電極21がITO(Indium Tin Oxide)膜やIZO(Indium Zinc Oxide)膜等の透光性導電膜により形成されており、電気光学装置100は透過型の液晶装置である。かかる透過型の電気光学装置100では、図2に矢印Lで示すように、第2基板29の側から入射した光が第1基板19を透過して出射される間に変調されて画像を表示する。 In the electro-optical device 100 having such a configuration, in the present embodiment, the pixel electrode 9 and the common electrode 21 are formed of a translucent conductive film such as an ITO (Indium Tin Oxide) film or an IZO (Indium Zinc Oxide) film. The optical device 100 is a transmissive liquid crystal device. In such a transmission type electro-optic device 100, as shown by an arrow L in FIG. 2, the light incident from the side of the second substrate 29 is modulated while being emitted through the first substrate 19 to display an image. To do.
電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、第1基板19および第2基板29には、カラーフィルター(図示せず)が形成される。また、電気光学装置100では、使用する電気光学層50の種類や配向方向、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。 The electro-optical device 100 can be used as a color display device for electronic devices such as mobile computers and mobile phones. In this case, color filters (not shown) are formed on the first substrate 19 and the second substrate 29. To. Further, in the electro-optical device 100, a polarizing film, a retardation film, a polarizing plate, etc. are applied to the liquid crystal panel 100p according to the type and orientation direction of the electro-optical layer 50 to be used and the normal white mode / normal black mode. Are arranged in a predetermined direction. Further, the electro-optical device 100 can be used as a light bulb for RGB in a projection type display device (liquid crystal projector) described later. In this case, a color filter is not formed because the light of each color decomposed through the dichroic mirror for RGB color separation is incident on each of the respective electro-optical devices 100 for RGB as projected light. ..
(電気的構成)
図3は、図1に示す電気光学装置100の電気的構成を示すブロック図である。なお、図1は、あくまで電気的な構成を示すブロック図であり、配線や電極の形状や延在方向、レイアウト等を示しているものではない。図3に示すように、電気光学装置100は、表示領域10aおよび第1周辺領域10c1に複数の画素100aがマトリクス状に配列されている。第1基板19では、表示領域10aおよび第1周辺領域10c1の内側で複数本のデータ線6a(画像信号線)および複数本の走査線3aが縦横に延びており、それらの交差部分に対応する位置に画素100aが構成されている。
(Electrical configuration)
FIG. 3 is a block diagram showing an electrical configuration of the electro-optical device 100 shown in FIG. Note that FIG. 1 is a block diagram showing only an electrical configuration, and does not show the shapes, extending directions, layouts, etc. of wirings and electrodes. As shown in FIG. 3, in the electro-optical device 100, a plurality of pixels 100a are arranged in a matrix in a display region 10a and a first peripheral region 10c1. In the first substrate 19, a plurality of data lines 6a (image signal lines) and a plurality of scanning lines 3a extend vertically and horizontally inside the display area 10a and the first peripheral area 10c1, and correspond to their intersections. Pixels 100a are configured at the positions.
複数の画素100aの各々には、電界効果型トランジスターからなるトランジスター30、および画素電極9が形成されている。トランジスター30のソースにはデータ線6aが電気的に接続され、トランジスター30のゲートには走査線3aが電気的に接続され、トランジスター30のドレインには、画素電極9が電気的に接続されている。 A transistor 30 made of a field effect transistor and a pixel electrode 9 are formed in each of the plurality of pixels 100a. A data line 6a is electrically connected to the source of the transistor 30, a scanning line 3a is electrically connected to the gate of the transistor 30, and a pixel electrode 9 is electrically connected to the drain of the transistor 30. ..
第1基板19において、第2周辺領域10c2に形成されたデータ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。また、第1基板19において、第2周辺領域10c2に形成された走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。 In the first substrate 19, the data line drive circuit 101 formed in the second peripheral region 10c2 is electrically connected to each data line 6a, and the image signal supplied from the image processing circuit is sequentially connected to each data line 6a. Supply. Further, in the first substrate 19, the scanning line drive circuit 104 formed in the second peripheral region 10c2 is electrically connected to each scanning line 3a, and the scanning signal is sequentially supplied to each scanning line 3a.
各画素100aにおいて、画素電極9は、第2基板29(図2等を参照)に形成された共通電極21と電気光学層50を介して対向し、液晶容量50aを構成している。各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量55が付加されている。本形態では、保持容量55を構成するために、第1基板19には、複数の画素100aに跨る第1容量電極51が形成されており、第1容量電極51は、例えば、配線6sを介して共通電位Vcomが印加されている。 In each pixel 100a, the pixel electrode 9 faces the common electrode 21 formed on the second substrate 29 (see FIG. 2 and the like) via the electro-optical layer 50, and constitutes a liquid crystal capacity 50a. A holding capacity 55 is added to each pixel 100a in parallel with the liquid crystal capacity 50a in order to prevent fluctuations in the image signal held by the liquid crystal capacity 50a. In the present embodiment, in order to form the holding capacity 55, a first capacitance electrode 51 straddling a plurality of pixels 100a is formed on the first substrate 19, and the first capacitance electrode 51 is formed via, for example, wiring 6s. A common potential Vcom is applied.
(画素等の具体的構成)
図4は、図2に示す電気光学装置100の画素100aの平面図である。図5は、図4に示す画素100aのF−F′断面図である。なお、図4では、各層を以下の線で示してある。また、図4では、互いの端部が重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
下層側の第1配線8a=細くて長い破線
半導体層1a=細くて短い点線
走査線3a=太い実線
ドレイン電極5a=太い二点鎖線
データ線6a=細い一点鎖線
第2配線7aおよび中継電極7b=細い二点鎖線
第2容量電極52=細い実線
画素電極9=太くて長い破線
(Specific configuration of pixels, etc.)
FIG. 4 is a plan view of the pixel 100a of the electro-optical device 100 shown in FIG. FIG. 5 is a cross-sectional view taken along the line FF'of the pixel 100a shown in FIG. In FIG. 4, each layer is shown by the following line. Further, in FIG. 4, the positions of the ends of the layers in which the ends overlap each other are shifted so that the shape of the layers can be easily understood.
Lower layer 1st wiring 8a = Thin and long dashed line Semiconductor layer 1a = Thin and short dotted line Scanning line 3a = Thick solid line Drain electrode 5a = Thick two-dot chain line Data line 6a = Thin one-dot chain line Second wiring 7a and relay electrode 7b = Thin two-dot chain line 2nd capacitive electrode 52 = thin solid line Pixel electrode 9 = thick and long dashed line
図4に示すように、第1基板19の一方面10sには、複数の画素100aの各々に画素電極9が形成されている。本形態において、画素電極9は略正方形の平面形状を有しており、第1基板19において、隣り合う画素電極9の間で縦方向(Y軸方向)および横方向(X軸方向)に延在する画素間領域10fに沿って、第1配線8a、データ線6a、走査線3a、および第2配線7aが形成されている。第1配線8a、および走査線3aは、画素間領域10fのうち、X軸方向(第1方向)に延在する第1画素間領域10gに重なるように延在し、データ線6aおよび第2配線7aは、Y軸方向(第2方向)に延在する第2画素間領域10hに重なるように延在している。データ線6aと走査線3aとの交差に対応してトランジスター30が形成されており、トランジスター30は、データ線6aと走査線3aとの交差領域およびその付近を利用して形成されている。第1配線8aは、走査線3aと重なるように直線的に延びた主線部分と、データ線6aと走査線3aとの交差部分でデータ線6aに重なるように延びた副線部分とを備えている。 As shown in FIG. 4, pixel electrodes 9 are formed on each of the plurality of pixels 100a on one surface 10s of the first substrate 19. In the present embodiment, the pixel electrodes 9 have a substantially square planar shape, and extend in the vertical direction (Y-axis direction) and the horizontal direction (X-axis direction) between adjacent pixel electrodes 9 on the first substrate 19. A first wiring 8a, a data line 6a, a scanning line 3a, and a second wiring 7a are formed along the existing inter-pixel region 10f. The first wiring 8a and the scanning line 3a extend so as to overlap the first inter-pixel region 10g extending in the X-axis direction (first direction) in the inter-pixel region 10f, and the data line 6a and the second The wiring 7a extends so as to overlap the second inter-pixel region 10h extending in the Y-axis direction (second direction). The transistor 30 is formed corresponding to the intersection of the data line 6a and the scanning line 3a, and the transistor 30 is formed by utilizing the intersection region of the data line 6a and the scanning line 3a and its vicinity. The first wiring 8a includes a main line portion extending linearly so as to overlap the scanning line 3a, and a sub line portion extending linearly so as to overlap the data line 6a at the intersection of the data line 6a and the scanning line 3a. There is.
図5に示すように、第1基板19の一方面10s側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる第1配線8aが形成されている。本形態において、第1配線8aは、タングステンシリサイド(WSi)等の遮光層からなり、電気光学装置100を透過した後の光が他の部材で反射した際、かかる反射光がトランジスター30に入射することを抑制する。 As shown in FIG. 5, on the one side 10s side of the first substrate 19, a first wiring 8a made of a light-shielding conductive film such as a conductive polysilicon film, a metal silicide film, a metal film or a metal compound film is provided. It is formed. In the present embodiment, the first wiring 8a is made of a light-shielding layer such as tungsten silicide (WSi), and when the light after passing through the electro-optical device 100 is reflected by another member, the reflected light is incident on the transistor 30. Suppress that.
第1基板19において、第1配線8aの上層側には、酸化シリコン等の透光性の層間絶縁膜40が形成されており、層間絶縁膜40の表面に、半導体層1aを備えたトランジスター30が形成されている。層間絶縁膜40の表面は、CMP処理(化学的機械的研磨(Chemical Mechanical Polishing)処理)によって平坦化されている。トランジスター30は、データ線6aに沿って延在する半導体層1aと、半導体層1aと直交する方向に延在して半導体層1aの延在方向の一部に重なるゲート電極3cとを備えている。トランジスター30は、半導体層1aとゲート電極3cとの間に透光性のゲート絶縁層2を有している。 In the first substrate 19, a translucent interlayer insulating film 40 such as silicon oxide is formed on the upper layer side of the first wiring 8a, and the transistor 30 provided with the semiconductor layer 1a on the surface of the interlayer insulating film 40. Is formed. The surface of the interlayer insulating film 40 is flattened by a CMP treatment (Chemical Mechanical Polishing treatment). The transistor 30 includes a semiconductor layer 1a extending along the data line 6a and a gate electrode 3c extending in a direction orthogonal to the semiconductor layer 1a and overlapping a part of the extending direction of the semiconductor layer 1a. .. The transistor 30 has a translucent gate insulating layer 2 between the semiconductor layer 1a and the gate electrode 3c.
半導体層1aは、ゲート電極3cに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。トランジスター30は、LDD(Lightly Doped Drain)構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域を備え、低濃度領域に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域を備えている。 The semiconductor layer 1a includes a channel region 1g facing the gate electrode 3c via the gate insulating layer 2, and also includes a source region 1b and a drain region 1c on both sides of the channel region 1g. The transistor 30 has an LDD (Lightly Doped Drain) structure. Therefore, each of the source region 1b and the drain region 1c has a low concentration region on both sides of the channel region 1g, and has a high concentration region in a region adjacent to the low concentration region on the opposite side of the channel region 1g.
半導体層1aは、ポリシリコン膜(多結晶シリコン膜)等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化した酸化シリコンからなる第1ゲート絶縁層2aと、減圧CVD法等により形成された酸化シリコンからなる第2ゲート絶縁層2bとの2層構造からなる。ゲート電極3cは、走査線3aの一部からなり、走査線3aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。本形態において、走査線3aは、半導体層1aの両側でゲート絶縁層2および層間絶縁膜40を貫通するコンタクトホール40aを介して第1配線8aと電気的に接続されている。従って、第1配線8aは、トランジスター30に対するバックゲートとして機能する。また、コンタクトホール40aの内部に位置する遮光性の導電材料は、半導体層1aに対する遮光壁を構成している。 The semiconductor layer 1a is made of a polysilicon film (polycrystalline silicon film) or the like. The gate insulating layer 2 has a two-layer structure consisting of a first gate insulating layer 2a made of silicon oxide obtained by thermally oxidizing the semiconductor layer 1a and a second gate insulating layer 2b made of silicon oxide formed by a reduced pressure CVD method or the like. .. The gate electrode 3c is composed of a part of the scanning line 3a, and the scanning line 3a is composed of a light-shielding conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. In the present embodiment, the scanning lines 3a are electrically connected to the first wiring 8a via contact holes 40a penetrating the gate insulating layer 2 and the interlayer insulating film 40 on both sides of the semiconductor layer 1a. Therefore, the first wiring 8a functions as a back gate for the transistor 30. Further, the light-shielding conductive material located inside the contact hole 40a constitutes a light-shielding wall for the semiconductor layer 1a.
ゲート電極3cおよび走査線3aの上層側には酸化シリコン等からなる透光性の層間絶縁膜41が形成され、層間絶縁膜41の上層にはドレイン電極5aが形成されている。ドレイン電極5aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。ドレイン電極5aは、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41aを介してドレイン領域1cに導通している。 A translucent interlayer insulating film 41 made of silicon oxide or the like is formed on the upper layer side of the gate electrode 3c and the scanning line 3a, and a drain electrode 5a is formed on the upper layer of the interlayer insulating film 41. The drain electrode 5a is made of a light-shielding conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. The drain electrode 5a conducts to the drain region 1c via the contact hole 41a penetrating the interlayer insulating film 41 and the gate insulating layer 2.
ドレイン電極5aの上層側には酸化シリコン等からなる透光性の層間絶縁膜42が形成されており、層間絶縁膜42の上層側にはデータ線6aが形成されている。データ線6aは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。データ線6aは、層間絶縁膜41、42、およびゲート絶縁層2を貫通するコンタクトホール42aを介してソース領域1bに導通している。 A translucent interlayer insulating film 42 made of silicon oxide or the like is formed on the upper layer side of the drain electrode 5a, and a data line 6a is formed on the upper layer side of the interlayer insulating film 42. The data line 6a is made of a light-shielding conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. The data line 6a is conductive to the source region 1b via the interlayer insulating films 41 and 42 and the contact hole 42a penetrating the gate insulating layer 2.
データ線6aの上層側には酸化シリコン等からなる透光性の層間絶縁膜43が形成されており、層間絶縁膜43の上層には、遮光性の第2配線7aおよび中継電極7bが同一の導電膜によって形成されている。層間絶縁膜43の表面は平坦化されている。第2配線7aおよび中継電極7bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の導電膜からなる。中継電極7bは、層間絶縁膜42,43を貫通するコンタクトホール43aを介してドレイン電極6bに電気的に接続している。第2配線7aは、定電位が印加された定電位線であり、遮光層およびシールド層として機能している。 A translucent interlayer insulating film 43 made of silicon oxide or the like is formed on the upper layer side of the data line 6a, and the light-shielding second wiring 7a and the relay electrode 7b are the same on the upper layer of the interlayer insulating film 43. It is formed by a conductive film. The surface of the interlayer insulating film 43 is flattened. The second wiring 7a and the relay electrode 7b are made of a conductive film such as a conductive polysilicon film, a metal silicide film, a metal film, or a metal compound film. The relay electrode 7b is electrically connected to the drain electrode 6b via a contact hole 43a penetrating the interlayer insulating films 42 and 43. The second wiring 7a is a constant potential line to which a constant potential is applied, and functions as a light-shielding layer and a shield layer.
第2配線7aおよび中継電極7bの上層側には、酸化シリコン等からなる透光性の第1絶縁膜44(層間絶縁膜)、および酸化シリコン等からなる透光性の第2絶縁膜45(層間絶縁膜)が形成されており、第2絶縁膜45の上層には、ITO膜等の透光性導電膜からなる画素電極9が形成されている。第2絶縁膜45の表面は、CMP処理によって平坦化されている。画素電極9の表面側には第1配向膜16が形成されている。 On the upper layer side of the second wiring 7a and the relay electrode 7b, a translucent first insulating film 44 (interlayer insulating film) made of silicon oxide or the like and a translucent second insulating film 45 made of silicon oxide or the like (interlayer insulating film) An interlayer insulating film) is formed, and a pixel electrode 9 made of a translucent conductive film such as an ITO film is formed on the upper layer of the second insulating film 45. The surface of the second insulating film 45 is flattened by CMP treatment. A first alignment film 16 is formed on the surface side of the pixel electrode 9.
本形態において、第1配向膜16および第2配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al2O3、In2O3、Sb2O3、Ta2O5等の斜方蒸着膜からなる柱状構造物(傾斜垂直配向膜/無機配向膜)である。第1配向膜16および第2配向膜26は、配向規制力がアンチパラレルであり、電気光学層50に用いた誘電異方性が負のネマチック液晶化合物を、実線L1で液晶分子50bを模式的に示すように、第1基板19に対する法線方向、および第2基板29に対する法線方向から一定の方向(プレチルト方向)に傾いた姿勢に傾斜垂直配向させている。従って、液晶分子50bは、画素電極9と共通電極21との間の電界により点線L2のように傾斜する。このようにして、液晶パネル100pは、ノーマリブラックのVAモードの液晶パネルとして構成されている。 In this embodiment, the first alignment film 16 and the second alignment film 26 are SiO X (x <2), SiO 2 , TiO 2 , MgO, Al 2 O 3 , In 2 O 3 , Sb 2 O 3 , Ta 2 O columnar structure consisting of oblique deposition film such as 5 a (tilted perpendicular alignment film / inorganic alignment film). In the first alignment film 16 and the second alignment film 26, a nematic liquid crystal compound having an anti-parallel orientation regulating force and a negative dielectric anisotropy used for the electro-optical layer 50 is schematically used, and a liquid crystal molecule 50b is schematically drawn with a solid line L1. As shown in the above, the tilting and vertical orientation is performed in a posture inclined in a normal direction with respect to the first substrate 19 and a certain direction (pre-tilt direction) from the normal direction with respect to the second substrate 29. Therefore, the liquid crystal molecule 50b is inclined like the dotted line L2 by the electric field between the pixel electrode 9 and the common electrode 21. In this way, the liquid crystal panel 100p is configured as a normally black VA mode liquid crystal panel.
(保持容量55の構成)
第1絶縁膜44と第2絶縁膜45との間には、画素電極9と平面視で重なる領域に、ITO膜等の透光性の導電膜からなる第1容量電極51、透光性の誘電体膜53、およびITO膜等の透光性の導電膜からなる第2容量電極52が順に積層された透光性の保持容量55が構成されている。誘電体膜53は、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル等の単層膜、またはそれらの積層膜であり、厚みは、20nm〜40nmである。第1容量電極51および第2容量電極52の厚さは、例えば100〜200nmである。
(Structure of holding capacity 55)
Between the first insulating film 44 and the second insulating film 45, a first capacitance electrode 51 made of a translucent conductive film such as an ITO film, which is translucent, is located in a region overlapping the pixel electrode 9 in a plan view. A translucent holding capacity 55 is configured in which a second capacitance electrode 52 made of a translucent conductive film such as a dielectric film 53 and an ITO film is laminated in this order. The dielectric film 53 is a single-layer film such as silicon oxide, silicon nitride, aluminum oxide, hafnium oxide, or tantalum oxide, or a laminated film thereof, and has a thickness of 20 nm to 40 nm. The thickness of the first capacitance electrode 51 and the second capacitance electrode 52 is, for example, 100 to 200 nm.
下層側の第1容量電極51は、複数の画素電極9に平面視で重なるように形成されており、共通電位Vcomが印加される。第1容量電極51は、例えば、表示領域10aおよび第1周辺領域10c1の略全面に形成される。上層側の第2容量電極52は、画素電極9毎に分割されており、第2絶縁膜45を貫通するコンタクトホール45aを介して画素電極9と電気的に接続されている。 The first capacitance electrode 51 on the lower layer side is formed so as to overlap the plurality of pixel electrodes 9 in a plan view, and a common potential Vcom is applied. The first capacitance electrode 51 is formed, for example, on substantially the entire surface of the display region 10a and the first peripheral region 10c1. The second capacitance electrode 52 on the upper layer side is divided into each pixel electrode 9, and is electrically connected to the pixel electrode 9 via a contact hole 45a penetrating the second insulating film 45.
第2容量電極52は、誘電体膜53および第1絶縁膜44を貫通するコンタクトホール44aを介して中継電極7bに電気的に接続されている。従って、画素電極9は、第2容量電極52、中継電極7bおよびドレイン電極5aを介してドレイン領域1cに電気的に接続されている。なお、第1容量電極51には、コンタクトホール44aと第1容量電極51との接触を避けるために開口部が形成されている。 The second capacitance electrode 52 is electrically connected to the relay electrode 7b via a contact hole 44a penetrating the dielectric film 53 and the first insulating film 44. Therefore, the pixel electrode 9 is electrically connected to the drain region 1c via the second capacitance electrode 52, the relay electrode 7b, and the drain electrode 5a. An opening is formed in the first capacitance electrode 51 in order to avoid contact between the contact hole 44a and the first capacitance electrode 51.
本形態においては、図6および図7を参照して後述するように、第1絶縁膜44の表面には、表示領域10aおよび第1周辺領域10c1の全域にわたって凹部440が形成されており、保持容量55および画素電極9は、凹部440と平面視で重なる領域に設けられている。また、本形態では、凹部440の底部には酸化シリコン等からなる透光性の第3絶縁膜49が設けられている。 In this embodiment, as will be described later with reference to FIGS. 6 and 7, recesses 440 are formed on the surface of the first insulating film 44 over the entire area of the display region 10a and the first peripheral region 10c1 and are retained. The capacitance 55 and the pixel electrode 9 are provided in a region overlapping the recess 440 in a plan view. Further, in the present embodiment, a translucent third insulating film 49 made of silicon oxide or the like is provided at the bottom of the recess 440.
(駆動回路の構成)
図示を省略するが、図1および図3を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、トランジスター30の製造工程の一部を利用して形成されたものである。このため、データ線駆動回路101および走査線駆動回路104が形成されている駆動用トランジスターは、図5に示すトランジスター30の断面構成と略同様な断面構成を有している。
(Drive circuit configuration)
Although not shown, the data line drive circuit 101 and the scanning line drive circuit 104 described with reference to FIGS. 1 and 3 include an n-channel type drive transistor and a p-channel type drive transistor. Complementary transistor circuits and the like are configured. Here, the driving transistor is formed by utilizing a part of the manufacturing process of the transistor 30. Therefore, the driving transistor in which the data line driving circuit 101 and the scanning line driving circuit 104 are formed has a cross-sectional structure substantially similar to the cross-sectional structure of the transistor 30 shown in FIG.
(液晶分子50bの配向方向)
第1配向膜16または第2配向膜26は、例えば、図1に示す表示領域10aの各辺10a6、10a7、10a8、10a9に対して、45度または135度の角度を成す方向に電気光学層50の液晶分子50bを配向させる。従って、液晶分子50bは、表示領域10aの4つの角10a1〜10a4のうち、角10a1と角10a3とを結ぶ対角線に沿う方向に配向している。なお、液晶分子50bのうち、第1基板19の表面近くに位置する液晶分子50bは、分子鎖の一方端が第1基板19の側に保持された状態にあり、第2基板29の表面近くに位置する液晶分子50bは、分子鎖の他方端が第2基板29の側に保持された状態にある。
(Orientation direction of liquid crystal molecule 50b)
The first alignment film 16 or the second alignment film 26 is, for example, an electro-optical layer in a direction forming an angle of 45 degrees or 135 degrees with respect to each side 10a6, 10a7, 10a8, 10a9 of the display region 10a shown in FIG. The 50 liquid crystal molecules 50b are oriented. Therefore, the liquid crystal molecules 50b are oriented in the direction along the diagonal line connecting the corners 10a1 and 10a3 among the four corners 10a1 to 10a4 of the display region 10a. Among the liquid crystal molecules 50b, the liquid crystal molecules 50b located near the surface of the first substrate 19 are in a state where one end of the molecular chain is held on the side of the first substrate 19, and are near the surface of the second substrate 29. The liquid crystal molecule 50b located in is in a state where the other end of the molecular chain is held on the side of the second substrate 29.
(見切り27(第2遮光層27a)の詳細構成)
再び図1において、第1周辺領域10c1には、第2遮光層27aが形成された遮光部20cと、第2遮光層27aの途切れ部分または開口部からなる透光部20dとが設けられている。本形態において、第1周辺領域10c1には、表示領域10aの辺10a6〜10a9に沿って遮光部20cが設けられ、液晶分子50bの配向方向に対応して、表示領域10aの角10a1、10a3の外側に透光部20dが設けられている。本形態では、表示領域10aの角10a2、10a4の外側にも透光部20dが設けられている。
(Detailed configuration of closeout 27 (second light-shielding layer 27a))
Again, in FIG. 1, the first peripheral region 10c1 is provided with a light-shielding portion 20c on which a second light-shielding layer 27a is formed, and a light-transmitting portion 20d formed of a discontinuous portion or an opening of the second light-shielding layer 27a. .. In the present embodiment, the first peripheral region 10c1 is provided with a light-shielding portion 20c along the sides 10a6 to 10a9 of the display region 10a, and the corners 10a1 and 10a3 of the display region 10a correspond to the orientation direction of the liquid crystal molecules 50b. A translucent portion 20d is provided on the outside. In this embodiment, the light transmitting portion 20d is also provided outside the corners 10a2 and 10a4 of the display area 10a.
本形態の電気光学装置100においては、第2基板29の側から光源光を入射させるとともに、画素電極9によって液晶分子50bの姿勢を変えることにより画像を表示する。その際、液晶分子50bの姿勢の変化に伴い、電気光学層50の充填時に混入した不純物やシール材107から溶出した不純物が、表示領域10aにおいて液晶分子50bが配向する側に向けて移動し、凝集する。ここで、不純物が最も集中しやすい個所は、表示領域10aにおいて液晶分子50bが配向する方向(不純物が移動する方向)における距離が長い部分であると予想される。従って、不純物が最も集中しやすい個所は、液晶分子50bが配向する側(矢印Pで示す側)に位置する2つの角10a1、10a3付近である。 In the electro-optical device 100 of the present embodiment, an image is displayed by injecting light from the light source from the side of the second substrate 29 and changing the posture of the liquid crystal molecules 50b by the pixel electrodes 9. At that time, as the posture of the liquid crystal molecules 50b changes, impurities mixed during filling of the electro-optical layer 50 and impurities eluted from the sealing material 107 move toward the side in which the liquid crystal molecules 50b are oriented in the display region 10a. Aggregate. Here, the place where impurities are most likely to be concentrated is expected to be a part having a long distance in the direction in which the liquid crystal molecules 50b are oriented (the direction in which the impurities move) in the display region 10a. Therefore, the places where impurities are most likely to concentrate are around the two corners 10a1 and 10a3 located on the side where the liquid crystal molecules 50b are oriented (the side indicated by the arrow P).
ここで、第2基板29の側から電気光学層50に光が入射している場合、不純物が活性であるため、不純物は活性化した状態のまま、液晶分子50bの配向方向に移動する。これに対して、第1周辺領域10c1の電気光学層50のうち、遮光部20cに位置する電気光学層50では、第2遮光層27aによって光が到達しないため、不純物が不活性となり、表示領域10aにおいて遮光部20cに向けて移動してきた不純物は、第1周辺領域10c1で停滞する。 Here, when light is incident on the electro-optical layer 50 from the side of the second substrate 29, since the impurities are active, the impurities move in the orientation direction of the liquid crystal molecules 50b while remaining in the activated state. On the other hand, in the electro-optical layer 50 located in the light-shielding portion 20c of the electro-optic layer 50 in the first peripheral region 10c1, light does not reach by the second light-shielding layer 27a, so that impurities become inactive and the display area Impurities that have moved toward the light-shielding portion 20c in 10a are stagnant in the first peripheral region 10c1.
しかるに本形態では、不純物が集中しやすい表示領域10aの角10a1、10a3の外側が透光部20dになっているため、第1周辺領域10c1の電気光学層50のうち、透光部20dに位置する電気光学層50には光が到達する。従って、透光部20dに向けて移動してきた不純物は、活性状態のままで、第1周辺領域10c1より外側に移動する。従って、不純物が集中しやすい表示領域10aの角10a1、10a3であっても、表示領域10aの内部で不純物が大量に凝集することを抑制することができるので、凝集した不純物が原因で画像の焼き付き(シミ)等といった表示品位の低下が発生しにくい。 However, in the present embodiment, since the outside of the corners 10a1 and 10a3 of the display region 10a where impurities are likely to concentrate is the translucent portion 20d, it is located at the translucent portion 20d of the electro-optical layer 50 of the first peripheral region 10c1. Light reaches the electro-optical layer 50. Therefore, the impurities that have moved toward the translucent portion 20d move to the outside of the first peripheral region 10c1 in the active state. Therefore, even if the corners 10a1 and 10a3 of the display region 10a where impurities are likely to be concentrated, it is possible to suppress a large amount of impurities from aggregating inside the display region 10a, so that the image is burned in due to the aggregated impurities. Deterioration of display quality such as (stains) is unlikely to occur.
その一方で、第1周辺領域10c1に透光部20dを設けると、表示領域10aの周りで透光部20dに起因する光の漏れが発生することから、本形態では、図6および図7を参照して以下に説明する構成が採用されている。 On the other hand, if the light transmitting portion 20d is provided in the first peripheral region 10c1, light leakage due to the light transmitting portion 20d occurs around the display region 10a. Therefore, in the present embodiment, FIGS. 6 and 7 are shown. The configuration described below with reference is adopted.
(第1遮光層4aの構成)
図6は、図1に示す電気光学装置100の遮光部20cにおける断面を示す説明図であり、図6には、図1のC−C′断面を模式的に示してある。図7は、図1に示す電気光学装置100の透光部20dにおける断面を示す説明図であり、図7には、図1のD−D′断面を模式的に示してある。
(Structure of the first light-shielding layer 4a)
FIG. 6 is an explanatory view showing a cross section of the light-shielding portion 20c of the electro-optical device 100 shown in FIG. 1, and FIG. 6 schematically shows a CC'cross section of FIG. FIG. 7 is an explanatory view showing a cross section of the translucent portion 20d of the electro-optical device 100 shown in FIG. 1, and FIG. 7 schematically shows a D-D'cross section of FIG.
図3等を参照して説明したように、電気光学装置100では、表示領域10aおよび第1周辺領域10c1には、画素電極9および保持容量55を備えた複数の画素100aがマトリクス状に配置されている。以下の説明では、複数の画素100aのうち、表示領域10aの画素100aを第1画素100a1とし、第1画素100aに設けられた画素電極9を第1画素電極9aとし、第1画素100a1に設けられた保持容量55を第1保持容量55aとする。これに対して、複数の画素100aのうち、第1周辺領域10c1の画素100aを第2画素100a2とし、第2画素100a2に設けられた画素電極9を第2画素電極9bとし、第2画素100a2に設けられた保持容量55を第2保持容量55bとする。画素電極9のうち、表示領域10aに形成されている第1画素電極9aは、画像信号が印加され、表示に直接寄与する。第1周辺領域10c1に形成されている第2画素電極9bは、共通電位Vcom等の定電位が印加され、第2画素100a2を黒表示とする。なお、隣り合う第2画素電極9b同士が細幅の連結部で繋がっている構造とすることもある。また、第2画素電極9bに電位を印加せず、第2画素電極9bを電位的にフロート状態とする場合もある。 As described with reference to FIG. 3 and the like, in the electro-optical device 100, a plurality of pixels 100a having a pixel electrode 9 and a holding capacity 55 are arranged in a matrix in the display area 10a and the first peripheral area 10c1. ing. In the following description, of the plurality of pixels 100a, the pixel 100a in the display area 10a is the first pixel 100a1, the pixel electrode 9 provided in the first pixel 100a is the first pixel electrode 9a, and the first pixel 100a1 is provided. Let the obtained holding capacity 55 be the first holding capacity 55a. On the other hand, among the plurality of pixels 100a, the pixel 100a of the first peripheral region 10c1 is the second pixel 100a2, the pixel electrode 9 provided in the second pixel 100a2 is the second pixel electrode 9b, and the second pixel 100a2. The holding capacity 55 provided in the above is referred to as a second holding capacity 55b. Of the pixel electrodes 9, the first pixel electrode 9a formed in the display region 10a is applied with an image signal and directly contributes to the display. A constant potential such as a common potential Vcom is applied to the second pixel electrode 9b formed in the first peripheral region 10c1, and the second pixel 100a2 is displayed in black. In addition, the structure may be such that adjacent second pixel electrodes 9b are connected to each other by a narrow connecting portion. Further, the second pixel electrode 9b may be put into a float state in a potential without applying a potential to the second pixel electrode 9b.
本形態では、図6および図7に示すように、透光性の第1基板19の表示領域10aおよび第1周辺領域10c1において、第1基板19と第1画素電極9aとの間、および第1基板19と第2画素電極9bとの間には、第1基板19に向けて凹む凹部440を備えた透光性の第1絶縁膜44が形成されている。また、凹部440には、平面視で第1画素電極9aと重なる透光性の第1保持容量55aと、平面視で第2画素電極9bと重なる透光性の第2保持容量55bとが設けられている。凹部440の深さは、例えば200nm〜400nmである。なお、第2周辺領域10c2には、画素電極9と同層の透光性導電膜9cが形成されている。 In this embodiment, as shown in FIGS. 6 and 7, in the display region 10a and the first peripheral region 10c1 of the translucent first substrate 19, between the first substrate 19 and the first pixel electrode 9a, and the first A translucent first insulating film 44 having a recess 440 recessed toward the first substrate 19 is formed between the first substrate 19 and the second pixel electrode 9b. Further, the recess 440 is provided with a translucent first holding capacity 55a that overlaps with the first pixel electrode 9a in a plan view and a translucent second holding capacity 55b that overlaps with the second pixel electrode 9b in a plan view. Has been done. The depth of the recess 440 is, for example, 200 nm to 400 nm. A translucent conductive film 9c in the same layer as the pixel electrode 9 is formed in the second peripheral region 10c2.
本形態では、第1周辺領域10c1に設けられた第2保持容量55bと凹部440の底部との間には、表示領域10aの外縁に沿って延在する第1遮光層4aが設けられている。本形態において、第1遮光層4aは共通電位Vcom等の定電位が印加されている。なお、第1遮光層4aは電位的にフロート状態であってもよい。 In the present embodiment, a first light-shielding layer 4a extending along the outer edge of the display area 10a is provided between the second holding capacity 55b provided in the first peripheral region 10c1 and the bottom of the recess 440. .. In this embodiment, a constant potential such as a common potential Vcom is applied to the first light-shielding layer 4a. The first light-shielding layer 4a may be in a potential float state.
本形態において、第1遮光層4aは、第1周辺領域10c1から第2周辺領域10c2まで連続して延在しており、第2周辺領域10c2では、第1絶縁膜44と第2絶縁膜45との間に第1遮光層4aが設けられている。第1遮光層4aは、アルミニウムを主成分とする導電膜からなる。本形態では、第1周辺領域10c1の全域に第1遮光層4aが設けられている。従って、隣り合う画素電極9の間と重なる領域に設けた遮光性の導電層によって保持容量を形成した場合より、第1周辺領域10c1の遮光性が低いが、第2基板29の側から第1周辺領域10c1に光が入射した場合でも、光の漏れを第1遮光層4aによって抑制することができる。 In the present embodiment, the first light-shielding layer 4a extends continuously from the first peripheral region 10c1 to the second peripheral region 10c2, and in the second peripheral region 10c2, the first insulating film 44 and the second insulating film 45 A first light-shielding layer 4a is provided between the two. The first light-shielding layer 4a is made of a conductive film containing aluminum as a main component. In this embodiment, the first light-shielding layer 4a is provided over the entire area of the first peripheral region 10c1. Therefore, the light-shielding property of the first peripheral region 10c1 is lower than that of the case where the holding capacity is formed by the light-shielding conductive layer provided in the region overlapping between the adjacent pixel electrodes 9, but the first from the side of the second substrate 29. Even when light is incident on the peripheral region 10c1, leakage of light can be suppressed by the first light-shielding layer 4a.
また、第1保持容量55aと第1画素電極9aとの間、および第2保持容量55bと第2画素電極9bとの間に介在する第2絶縁膜45の表面は平面になっている。このため、第2絶縁膜45は、表示領域10aにおける厚さが第1周辺領域10c1における厚さより厚い。 Further, the surface of the second insulating film 45 interposed between the first holding capacity 55a and the first pixel electrode 9a and between the second holding capacity 55b and the second pixel electrode 9b is flat. Therefore, the thickness of the second insulating film 45 in the display region 10a is thicker than that in the first peripheral region 10c1.
本形態では、第1絶縁膜44の第1画素電極9aおよび第2画素電極9b側の面には第3絶縁膜49が一定の厚さに形成されている。このため、第1遮光層4aと第2保持容量55bの第1容量電極51との間、および凹部440の底部と第1保持容量55aの第1容量電極51との間には、第3絶縁膜49が設けられている。従って、第1遮光層4aと第2保持容量55bの第1容量電極51とは、異なる電位が印加されていてもよい。 In this embodiment, the third insulating film 49 is formed to have a constant thickness on the surfaces of the first insulating film 44 on the side of the first pixel electrode 9a and the second pixel electrode 9b. Therefore, a third insulation is provided between the first light-shielding layer 4a and the first capacitance electrode 51 having the second holding capacity 55b, and between the bottom of the recess 440 and the first capacitance electrode 51 having the first holding capacitance 55a. A film 49 is provided. Therefore, different potentials may be applied to the first light-shielding layer 4a and the first capacitance electrode 51 having the second holding capacitance 55b.
また、第1基板19と第1保持容量55aとの間、および第1基板19と第2保持容量55bとの間には、遮光性の第2配線7a、遮光性の走査線3a、遮光性のデータ線6a、および遮光性の第1配線8aが第1画素電極9aの端部、および第2画素電極9bの端部に平面視で沿うように延在している。ここで、第2配線7a、走査線3a、データ線6a、および第1配線8aの少なくとも1つは、アルミニウムを主成分とする第1層に対して上層側(第1層と第1保持容量55aとの間、および第1層と第2保持容量55bとの間)に積層された第2層を備えている。 Further, between the first substrate 19 and the first holding capacity 55a, and between the first substrate 19 and the second holding capacity 55b, a light-shielding second wiring 7a, a light-shielding scanning line 3a, and a light-shielding property are provided. The data line 6a and the light-shielding first wiring 8a extend along the end of the first pixel electrode 9a and the end of the second pixel electrode 9b in a plan view. Here, at least one of the second wiring 7a, the scanning line 3a, the data line 6a, and the first wiring 8a is on the upper layer side (first layer and first holding capacity) with respect to the first layer containing aluminum as a main component. It includes a second layer laminated between 55a and between the first layer and the second holding capacity 55b).
本形態においては、例えば、第2配線7a、走査線3a、およびデータ線6aは、アルミニウムを主成分とする第1層と、第1層に対して上層側(第1層と第1保持容量55aとの間、および第1層と第2保持容量55bとの間)に積層された第2層とを備えており、第2層は、窒化チタン等の光吸収性の導電膜からなる。従って、本形態では、隣り合う画素電極9の間と重なる領域に設けた遮光性の導電層によって保持容量を形成した場合より、第1周辺領域10c1の遮光性が低いが、第2基板29の側から第1周辺領域10c1に光が入射した場合でも、光の漏れや不要な反射を第2配線7a、走査線3a、およびデータ線6a等によって抑制することができる。 In the present embodiment, for example, the second wiring 7a, the scanning line 3a, and the data line 6a are formed on the first layer containing aluminum as a main component and on the upper layer side (first layer and first holding capacity) with respect to the first layer. It includes a second layer laminated between 55a and between the first layer and the second holding capacity 55b), and the second layer is made of a light-absorbing conductive film such as titanium nitride. Therefore, in the present embodiment, the light-shielding property of the first peripheral region 10c1 is lower than that of the case where the holding capacity is formed by the light-shielding conductive layer provided in the region overlapping between the adjacent pixel electrodes 9, but the second substrate 29 Even when light is incident on the first peripheral region 10c1 from the side, light leakage and unnecessary reflection can be suppressed by the second wiring 7a, the scanning line 3a, the data line 6a, and the like.
(電気光学装置100の製造方法)
図6および図7等を参照して説明した電気光学装置100の製造工程では、第1工程において、第1基板19に第1絶縁膜44を形成した後、第1絶縁膜44の表面をCMP処理によって平坦化する。次に、第2工程では、異方性ドライエッチング等によって、第1絶縁膜44に第1基板19に向けて凹む凹部440を形成する。
(Manufacturing method of electro-optical device 100)
In the manufacturing process of the electro-optical device 100 described with reference to FIGS. 6 and 7, in the first step, after forming the first insulating film 44 on the first substrate 19, the surface of the first insulating film 44 is CMP. Flatten by processing. Next, in the second step, a recess 440 recessed toward the first substrate 19 is formed in the first insulating film 44 by anisotropic dry etching or the like.
次に、第3工程では、凹部440の底部に重なるように、透光性の第1容量電極51、透光性の誘電体膜53、および透光性の第2容量電極52を順次形成し、複数の透光性の保持容量55を形成する。 Next, in the third step, the translucent first capacitance electrode 51, the translucent dielectric film 53, and the translucent second capacitance electrode 52 are sequentially formed so as to overlap the bottom of the recess 440. , Forming a plurality of translucent holding capacities 55.
次に、第4工程とでは、第1絶縁膜44および複数の保持容量55に重なる第2絶縁膜45を形成した後、第2絶縁膜45の表面をCMP処理によって平坦化する。次に、第5工程では、第2絶縁膜45において複数の保持容量55の各々に平面視で重なる位置に、透光性の複数の画素電極9を形成する。 Next, in the fourth step, after the first insulating film 44 and the second insulating film 45 overlapping the plurality of holding capacities 55 are formed, the surface of the second insulating film 45 is flattened by CMP treatment. Next, in the fifth step, a plurality of translucent pixel electrodes 9 are formed at positions of the second insulating film 45 that overlap each of the plurality of holding capacities 55 in a plan view.
このような製造方法において、第2工程の後、第3工程の前に、表示領域10aを囲む第1周辺領域10c1の全域に第1遮光層4aを形成する第1遮光層形成工程を行った後、第1絶縁膜44および第1遮光層4aを覆う第3絶縁膜49を形成する。その結果、第1周辺領域10c1には、表示領域10aの外縁に沿うように第1遮光層4aが形成される。 In such a manufacturing method, after the second step and before the third step, a first light-shielding layer forming step of forming the first light-shielding layer 4a over the entire area of the first peripheral area 10c1 surrounding the display area 10a was performed. After that, the first insulating film 44 and the third insulating film 49 covering the first light-shielding layer 4a are formed. As a result, the first light-shielding layer 4a is formed in the first peripheral region 10c1 along the outer edge of the display region 10a.
このような構成は、第1基板19より大型の大型基板の状態で、第1工程、第2工程、第3工程、第4工程、第5工程、および第1遮光層形成工程を行い、その後、大型基板を第1基板19に分割する。その際、大型基板のうち、第1基板19として分割される領域の外側に第1遮光層4aと同時形成された遮光層と平面視で重なる領域にアライメントマークを設ける。かかる製造方法によれば、複数の遮光層のうち、最も上層側に設けた遮光層と重なる位置にアライメントマークを形成することができるので、アライメントマークの位置を検出しやすい。従って、第1遮光層4aを形成した後、アライメントマークを利用すれば、保持容量55および画素電極9等を形成する際のマスク等を大型基板と容易に位置合わせすることができる。 In such a configuration, in the state of a large substrate larger than the first substrate 19, the first step, the second step, the third step, the fourth step, the fifth step, and the first light-shielding layer forming step are performed, and then , The large substrate is divided into the first substrate 19. At that time, an alignment mark is provided in a region of the large substrate that overlaps with the light-shielding layer simultaneously formed with the first light-shielding layer 4a on the outside of the region divided as the first substrate 19. According to such a manufacturing method, the alignment mark can be formed at a position overlapping the light-shielding layer provided on the uppermost layer side among the plurality of light-shielding layers, so that the position of the alignment mark can be easily detected. Therefore, if the alignment mark is used after the first light-shielding layer 4a is formed, the holding capacity 55 and the mask or the like for forming the pixel electrode 9 or the like can be easily aligned with the large substrate.
(本形態の主な効果)
以上説明したように、本形態の電気光学装置100においては、保持容量55(第1保持容量55a、および第2保持容量55b)が透光性であるため、第1画素電極9aと第1保持容量55aとを平面的に重なる構成にして第1保持容量55aの形成領域を広くしても、表示光量が低下することを抑制することができる。この場合、遮光性の導電層によって保持容量55を形成した場合より、遮光性が低くなるが、第1周辺領域10c1には、表示領域10aの外縁に沿って延在する第1遮光層4aが設けられている。このため、第2基板29に第2遮光層27aが設けられていない透光部20dと平面視で重なる領域では、光が第2基板29側から第1基板19の側に入射した場合でも、かかる光を第1遮光層4aによって遮ることができる。従って、光漏れが発生しにくい。それ故、第1周辺領域10c1に透光部20dを設けることにより、表示領域10a内での不純物の凝集を抑制した場合でも、光漏れが発生しにくいので、光漏れに起因する表示品位の低下を抑制することができる。
(Main effect of this form)
As described above, in the electro-optical device 100 of the present embodiment, since the holding capacity 55 (first holding capacity 55a and second holding capacity 55b) is translucent, the first pixel electrode 9a and the first holding capacity 55 Even if the forming region of the first holding capacity 55a is widened by forming the capacity 55a so as to overlap in a plane, it is possible to suppress a decrease in the amount of display light. In this case, the light-shielding property is lower than when the holding capacity 55 is formed by the light-shielding conductive layer, but the first light-shielding layer 4a extending along the outer edge of the display area 10a is provided in the first peripheral region 10c1. It is provided. Therefore, in the region where the second substrate 29 is not provided with the second light-shielding layer 27a and overlaps with the translucent portion 20d in a plan view, even if the light is incident from the second substrate 29 side to the first substrate 19 side. Such light can be blocked by the first light-shielding layer 4a. Therefore, light leakage is unlikely to occur. Therefore, even when the aggregation of impurities in the display region 10a is suppressed by providing the light transmitting portion 20d in the first peripheral region 10c1, light leakage is unlikely to occur, so that the display quality deteriorates due to the light leakage. Can be suppressed.
また、第1周辺領域10c1と表示領域10aとでは、第1遮光層4aの有無に起因する高低差が発生しようとするが、第1保持容量55aと第1画素電極9aとの間、および第2保持容量55bと第2画素電極9bとの間に介在する第2絶縁膜45の表面は、CMP処理によって、平坦化されている。このため、第1画素電極9aおよび第2画素電極9bを平坦な面上に設けることができる。従って、斜方蒸着等によって第1配向膜16を形成した際、表示領域10aの外周側端部でも第1配向膜16を適正に形成することができるので、液晶分子50bを適正に配向させることができる。 Further, a height difference is likely to occur between the first peripheral region 10c1 and the display region 10a due to the presence or absence of the first light-shielding layer 4a, but between the first holding capacity 55a and the first pixel electrode 9a, and the first The surface of the second insulating film 45 interposed between the 2 holding capacitance 55b and the second pixel electrode 9b is flattened by the CMP treatment. Therefore, the first pixel electrode 9a and the second pixel electrode 9b can be provided on a flat surface. Therefore, when the first alignment film 16 is formed by oblique vapor deposition or the like, the first alignment film 16 can be properly formed even at the outer peripheral end of the display region 10a, so that the liquid crystal molecules 50b are properly oriented. Can be done.
さらに、第1保持容量55aおよび第2保持容量55bを第1絶縁膜44の凹部440と重なる領域に設けたため、第2絶縁膜45を平坦化する前の状態で、表示領域10a、第1周辺領域10c1、および第2周辺領域10c2における第2絶縁膜45の表面の高低差が小さい。従って、第2絶縁膜45に対するCMP処理を適正に行うことができる。 Further, since the first holding capacity 55a and the second holding capacity 55b are provided in the region overlapping the recess 440 of the first insulating film 44, the display region 10a and the first periphery are provided in a state before the second insulating film 45 is flattened. The height difference between the surfaces of the second insulating film 45 in the region 10c1 and the second peripheral region 10c2 is small. Therefore, the CMP treatment on the second insulating film 45 can be appropriately performed.
[他の実施の形態]
上記実施形態では、下層側の第1容量電極51に共通電位Vcomを印加し,上層側の第2容量電極52を画素電極9と電気的に接続したが、共通電位Vcomが印加される第1容量電極51を、画素電極9に電気的に接続される第2容量電極52の上層側に設けてもよい。上記実施形態では、第1周辺領域10c1の全域に第1遮光層4aを設けたが、図1に示す遮光部20cが第2基板29に設けられている場合、透光部20dに相当する領域に対して、第1遮光層4aを表示領域10aの外縁に沿うように設けてもよい。
[Other embodiments]
In the above embodiment, the common potential Vcom is applied to the first capacitance electrode 51 on the lower layer side, and the second capacitance electrode 52 on the upper layer side is electrically connected to the pixel electrode 9, but the first capacitance Vcom to which the common potential Vcom is applied is applied. The capacitance electrode 51 may be provided on the upper layer side of the second capacitance electrode 52 that is electrically connected to the pixel electrode 9. In the above embodiment, the first light-shielding layer 4a is provided over the entire area of the first peripheral region 10c1, but when the light-shielding portion 20c shown in FIG. 1 is provided on the second substrate 29, the region corresponding to the light-transmitting portion 20d. On the other hand, the first light-shielding layer 4a may be provided along the outer edge of the display area 10a.
[電子機器への搭載例]
上述した実施形態に係る電気光学装置100を用いた電子機器について説明する。図8は、本発明を適用した電気光学装置100を用いた投射型表示装置の概略構成図である。図8には、偏光板等の光学素子の図示を省略してある。図8に示す投射型表示装置2100は、電気光学装置100を用いた電子機器の一例である。
[Example of mounting on electronic devices]
An electronic device using the electro-optical device 100 according to the above-described embodiment will be described. FIG. 8 is a schematic configuration diagram of a projection type display device using the electro-optical device 100 to which the present invention is applied. In FIG. 8, the illustration of an optical element such as a polarizing plate is omitted. The projection type display device 2100 shown in FIG. 8 is an example of an electronic device using the electro-optical device 100.
図8に示す投射型表示装置2100において、上記実施形態に係る電気光学装置100がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。図8に示すように、投射型表示装置2100の内部には、ハロゲンランプ等の白色光源を有するランプユニット2102(光源部)が設けられている。ランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離される。分離された投射光は、各原色に対応するライトバルブ100R、100G、100Bにそれぞれ導かれ、変調される。なお、B色の光は、他のR色やG色と比較すると光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124を有するリレーレンズ系2121を介して導かれる。 In the projection type display device 2100 shown in FIG. 8, the electro-optical device 100 according to the above embodiment is used as a light bulb, and high-definition and bright display is possible without enlarging the device. As shown in FIG. 8, a lamp unit 2102 (light source unit) having a white light source such as a halogen lamp is provided inside the projection type display device 2100. The projected light emitted from the lamp unit 2102 is converted into three primary colors of R (red), G (green), and B (blue) by the three mirrors 2106 and the two dichroic mirrors 2108 arranged inside. Be separated. The separated projected light is guided and modulated by the light bulbs 100R, 100G, and 100B corresponding to each primary color, respectively. Since the light of color B has a longer optical path than other colors R and G, it is guided through a relay lens system 2121 having an incident lens 2122, a relay lens 2123, and an exit lens 2124 in order to prevent the loss. Be taken.
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、ダイクロイックプリズム2112において、R色およびB色の光は90度に反射し、G色の光は透過する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ群2114(投射光学系)によってカラー画像が投射される。 The light modulated by the light bulbs 100R, 100G, and 100B is incident on the dichroic prism 2112 from three directions. Then, in the dichroic prism 2112, the R color and B color light are reflected at 90 degrees, and the G color light is transmitted. Therefore, after the images of the primary colors are combined, the color image is projected onto the screen 2120 by the projection lens group 2114 (projection optical system).
(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(Other projection type display devices)
The projection type display device may be configured to use an LED light source or the like that emits light of each color as a light source unit and supply the colored light emitted from the LED light source to another liquid crystal device. ..
(他の電子機器)
本発明を適用した電気光学装置100を備えた電子機器は、上記実施形態の投射型表示装置2100に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
(Other electronic devices)
The electronic device provided with the electro-optical device 100 to which the present invention is applied is not limited to the projection type display device 2100 of the above embodiment. For example, it may be used in electronic devices such as a projection type HUD (head-up display), a direct-view type HMD (head-mounted display), a personal computer, a digital still camera, and an LCD TV.
1a…半導体層、1b…ソース領域、1c…ドレイン領域、1g…チャネル領域、2…ゲート絶縁層、3a…走査線、3c…ゲート電極、4a…第1遮光層、5a…ドレイン電極、6a…データ線、7a…第2配線、7b…中継電極、8a…第1配線、9…画素電極、9a…第1画素電極、9b…第2画素電極、10…素子基板、10a…表示領域、10c…周辺領域、10c1…第1周辺領域、10c2…第2周辺領域、10f…画素間領域、10g…第1画素間領域、10h…第2画素間領域、16…第1配向膜、19…第1基板、20…対向基板、20c…遮光部、20d…透光部、21…共通電極、26…第2配向膜、27…見切り、27a…第2遮光層、29…第2基板、30…トランジスター、44…第1絶縁膜、45…第2絶縁膜、49…第3絶縁膜、50…電気光学層、50b…液晶分子、51…第1容量電極、52…第2容量電極、53…誘電体膜、55a…第1保持容量、55b…第2保持容量、100…電気光学装置、100B,100G,100R…ライトバルブ、100a…画素、100a1…第1画素、100a2…第2画素、100p…液晶パネル、440…凹部、2100…投射型表示装置、2102…ランプユニット(光源部)、2114…投射レンズ群(投射光学系)。 1a ... semiconductor layer, 1b ... source region, 1c ... drain region, 1g ... channel region, 2 ... gate insulating layer, 3a ... scanning line, 3c ... gate electrode, 4a ... first shading layer, 5a ... drain electrode, 6a ... Data line, 7a ... 2nd wiring, 7b ... Relay electrode, 8a ... 1st wiring, 9 ... Pixel electrode, 9a ... 1st pixel electrode, 9b ... 2nd pixel electrode, 10 ... Element substrate, 10a ... Display area, 10c ... peripheral region, 10c1 ... first peripheral region, 10c2 ... second peripheral region, 10f ... interpixel region, 10g ... first interpixel region, 10h ... second interpixel region, 16 ... first alignment film, 19 ... th 1 substrate, 20 ... opposed substrate, 20c ... light-shielding part, 20d ... translucent part, 21 ... common electrode, 26 ... second alignment film, 27 ... parting off, 27a ... second light-shielding layer, 29 ... second substrate, 30 ... Transistor, 44 ... 1st insulating film, 45 ... 2nd insulating film, 49 ... 3rd insulating film, 50 ... Electro-optical layer, 50b ... Liquid crystal molecule, 51 ... 1st capacitance electrode, 52 ... Second capacitance electrode, 53 ... Dielectric film, 55a ... 1st holding capacity, 55b ... 2nd holding capacity, 100 ... Electro-optical device, 100B, 100G, 100R ... Light valve, 100a ... Pixel, 100a1 ... 1st pixel, 100a2 ... 2nd pixel, 100p ... Liquid crystal panel, 440 ... Recessed, 2100 ... Projection type display device, 2102 ... Lamp unit (light source unit), 2114 ... Projection lens group (projection optical system).
Claims (9)
前記第1基板の表示領域に配置された第1画素電極と、
前記第1基板の前記表示領域を囲む第1周辺領域に配置された第2画素電極と、
前記第1基板と前記第1画素電極との間、および前記第1基板と前記第2画素電極との間に配置され、前記第1基板に向けて凹む凹部を備えた透光性の第1絶縁膜と、
前記凹部に配置され、平面視で前記第1画素電極と重なる透光性の第1保持容量と、
前記凹部に配置され、平面視で前記第2画素電極と重なる透光性の第2保持容量と、
前記第1周辺領域に設けられた前記第2保持容量と前記凹部の底部との間には、前記表示領域の外縁に沿って延在する第1遮光層が設けられていることを特徴とする電気光学装置。 Translucent first substrate and
The first pixel electrode arranged in the display area of the first substrate and
A second pixel electrode arranged in a first peripheral region surrounding the display region of the first substrate, and
A translucent first substrate arranged between the first substrate and the first pixel electrode and between the first substrate and the second pixel electrode and having a recess recessed toward the first substrate. With an insulating film
A translucent first holding capacity that is arranged in the recess and overlaps with the first pixel electrode in a plan view.
A translucent second holding capacity that is arranged in the recess and overlaps with the second pixel electrode in a plan view,
A first light-shielding layer extending along the outer edge of the display area is provided between the second holding capacity provided in the first peripheral area and the bottom of the recess. Electro-optic device.
前記第1保持容量と前記第1画素電極との間、および前記第2保持容量と前記第2画素電極との間には第2絶縁膜が設けられ、
前記第2絶縁膜は、前記表示領域における厚さが前記第1周辺領域における厚さより厚いことを特徴とする電気光学装置。 In the electro-optical device according to claim 1,
A second insulating film is provided between the first holding capacity and the first pixel electrode, and between the second holding capacity and the second pixel electrode.
The second insulating film is an electro-optical device in which the thickness in the display region is thicker than the thickness in the first peripheral region.
前記凹部の底部と前記第1保持容量との間、および前記第1遮光層と前記第2保持容量との間には第3絶縁膜が設けられていることを特徴とする電気光学装置。 In the electro-optical device according to claim 1 or 2.
An electro-optical device characterized in that a third insulating film is provided between the bottom of the recess and the first holding capacity, and between the first light-shielding layer and the second holding capacity.
前記第1遮光層は、前記第1周辺領域から前記第1周辺領域の周りを囲む第2周辺領域まで連続して延在していることを特徴とする電気光学装置。 In the electro-optical device according to any one of claims 1 to 3.
An electro-optical device, wherein the first light-shielding layer continuously extends from the first peripheral region to a second peripheral region surrounding the first peripheral region.
前記第1遮光層は、アルミニウムを主成分とする導電膜からなり、
前記第1基板と前記第2保持容量との間では、アルミニウムを主成分とする第1層、および前記第1層と前記第2保持容量との間に積層された光吸収性の導電膜からなる第2層を備えた配線が平面視で前記第2画素電極の端部に沿うように延在していることを特徴とする電気光学装置。 In the electro-optical device according to any one of claims 1 to 4.
The first light-shielding layer is made of a conductive film containing aluminum as a main component.
Between the first substrate and the second holding capacity, from the first layer containing aluminum as a main component and the light-absorbing conductive film laminated between the first layer and the second holding capacity. An electro-optic device comprising a wiring provided with a second layer extending along an end portion of the second pixel electrode in a plan view.
前記第1基板と対向する透光性の第2基板を有し、
前記第2基板には、前記表示領域の外縁に沿って延在する第2遮光層を備えた見切りが設けられており、
前記見切りには、前記第2遮光層を貫通する開口部、または前記第2遮光層の途切れ部分からなる透光部が設けられている電気光学装置。 In the electro-optical device according to any one of claims 1 to 5.
It has a translucent second substrate facing the first substrate and has a second substrate.
The second substrate is provided with a parting line having a second light-shielding layer extending along the outer edge of the display area.
An electro-optical device provided with an opening penetrating the second light-shielding layer or a light-transmitting portion formed of a broken portion of the second light-shielding layer in the parting line.
前記第1絶縁膜に前記第1基板に向けて凹む凹部を形成する第2工程と、
前記凹部の底部に、透光性の第1容量電極、および前記第1容量電極に透光性の誘電体膜を介して重なる透光性の第2容量電極を備えた複数の保持容量を形成する第3工程と、
前記第1絶縁膜および前記複数の保持容量に重なる第2絶縁膜を形成する第4工程と、
前記第2絶縁膜において、前記複数の保持容量の各々に平面視で重なる位置に、透光性の複数の画素電極を形成する第5工程と、
を有し、
前記第2工程の後、前記第3工程の前に、表示領域を囲む第1周辺領域に前記表示領域の外縁に沿って延在する第1遮光層を形成する第1遮光層形成工程を行うことを特徴とする電気光学装置の製造方法。 The first step of forming the first insulating film on the translucent first substrate, and
A second step of forming a recess in the first insulating film toward the first substrate, and
A plurality of holding capacitances having a translucent first capacitance electrode and a translucent second capacitance electrode overlapping the first capacitance electrode via a translucent dielectric film are formed at the bottom of the recess. The third step to do
The fourth step of forming the first insulating film and the second insulating film overlapping the plurality of holding capacities, and
In the second insulating film, a fifth step of forming a plurality of translucent pixel electrodes at positions overlapping each of the plurality of holding capacities in a plan view,
Have,
After the second step and before the third step, a first light-shielding layer forming step of forming a first light-shielding layer extending along the outer edge of the display area is performed in the first peripheral area surrounding the display area. A method for manufacturing an electro-optical device.
前記第1基板より大型の大型基板の状態で、前記第1工程、前記第2工程、前記第3工程、前記第4工程、前記第5工程、および前記遮光層形成工程を行い、
前記大型基板のうち、前記第1基板として分割される領域の外側に前記第1遮光層と同時形成された遮光層と平面視で重なる領域にアライメントマークを設けることを特徴とする電気光学装置の製造方法。 In the method for manufacturing an electro-optic device according to claim 8,
In the state of a large substrate larger than the first substrate, the first step, the second step, the third step, the fourth step, the fifth step, and the light-shielding layer forming step are performed.
An electro-optical apparatus for providing an alignment mark in a region of the large substrate that overlaps with a light-shielding layer simultaneously formed with the first light-shielding layer on the outside of a region divided as the first substrate. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019056091A JP2020160114A (en) | 2019-03-25 | 2019-03-25 | Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019056091A JP2020160114A (en) | 2019-03-25 | 2019-03-25 | Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020160114A true JP2020160114A (en) | 2020-10-01 |
Family
ID=72643041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019056091A Pending JP2020160114A (en) | 2019-03-25 | 2019-03-25 | Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020160114A (en) |
-
2019
- 2019-03-25 JP JP2019056091A patent/JP2020160114A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5834705B2 (en) | Electro-optical device and electronic apparatus | |
JP5333969B2 (en) | Liquid crystal devices and electronic equipment | |
US11209691B2 (en) | Electro-optical device and electronic apparatus | |
JP5287100B2 (en) | Electro-optical device and electronic apparatus | |
JP6593416B2 (en) | Electro-optical device and electronic apparatus | |
JP2013073032A (en) | Liquid crystal device, method of manufacturing liquid crystal device, and electronic apparatus | |
JP2018084724A (en) | Electro-optical device and electronic apparatus | |
CN115079474B (en) | Electro-optical device and electronic apparatus | |
JP2013003184A (en) | Electro-optic device and projection type display device | |
JP6044700B2 (en) | Electro-optical device and electronic apparatus | |
US11662640B2 (en) | Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus | |
US20200312890A1 (en) | Electro-optical device and electronic apparatus | |
JP5849605B2 (en) | Electro-optical device and electronic apparatus | |
JP2018045018A (en) | Liquid crystal device and electronic apparatus | |
JP2020160114A (en) | Electro-optical device, electronic apparatus, and method for manufacturing electro-optical device | |
JP2021086011A (en) | Liquid crystal device and electronic apparatus | |
JP2020160113A (en) | Electro-optic device and electronic apparatus | |
JP2020086343A (en) | Electro-optic device and electronic apparatus | |
JP2020095077A (en) | Electro-optical device and electronic apparatus | |
JP7447724B2 (en) | Electro-optical devices and electronic equipment | |
US20230308616A1 (en) | Electro-optical device and electronic apparatus | |
JP7434996B2 (en) | Electro-optical devices and electronic equipment | |
JP7396223B2 (en) | Electro-optical devices and electronic equipment | |
JP2012252033A (en) | Electro-optical device and electronic apparatus | |
JP2022024476A (en) | Electro-optic device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200810 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210914 |