JP2020140317A - 電子機器、制御方法、プログラム、及び学習済みモデル - Google Patents
電子機器、制御方法、プログラム、及び学習済みモデル Download PDFInfo
- Publication number
- JP2020140317A JP2020140317A JP2019033833A JP2019033833A JP2020140317A JP 2020140317 A JP2020140317 A JP 2020140317A JP 2019033833 A JP2019033833 A JP 2019033833A JP 2019033833 A JP2019033833 A JP 2019033833A JP 2020140317 A JP2020140317 A JP 2020140317A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- processor
- usage rate
- information
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000005856 abnormality Effects 0.000 claims abstract description 285
- 238000001514 detection method Methods 0.000 claims abstract description 168
- 238000012545 processing Methods 0.000 claims abstract description 72
- 238000010801 machine learning Methods 0.000 abstract description 18
- 238000003860 storage Methods 0.000 description 42
- 238000004092 self-diagnosis Methods 0.000 description 21
- 230000002159 abnormal effect Effects 0.000 description 14
- 238000004891 communication Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 13
- 238000005259 measurement Methods 0.000 description 13
- 238000013473 artificial intelligence Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000006866 deterioration Effects 0.000 description 5
- 230000007958 sleep Effects 0.000 description 5
- 230000006266 hibernation Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000012706 support-vector machine Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000007621 cluster analysis Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000010485 coping Effects 0.000 description 2
- 238000007405 data analysis Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000026676 system process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
本発明の第1の実施形態について説明する。
(システムの概要)
まず、本実施形態に係る自己診断システムの概要について説明する。図1は、本実施形態に係る自己診断システム1の概要を説明するシステム図である。図示する自己診断システム1は、電子機器10と、電子機器10と通信接続されるクラウド(クラウドコンピューティング)上のストレージであるデータベース20と、データベース20に蓄積されるデータに基づいて機械学習した学習済みモデルを提供する学習装置30(サーバ装置)とを備えている。電子機器10は、例えば、ラップトップ型のパーソナルコンピュータであるが、デスクトップ型やタブレット型などのパーソナルコンピュータであってもよい。電子機器10は、自身のパフォーマンスの低下などの異常(問題)を検出し、更にその原因を検出する。
(電子機器のハードウェア構成)
図2は、本実施形態に係る電子機器10のハードウェアの構成例を示す概略ブロック図である。電子機器10は、通信部11、表示部12、スピーカ13、入力部14、電源部15、温度センサ17、ファン16、EC(Embedded Controller)18、記憶部19、及びシステム処理部100を含んで構成される。システム処理部100は、CPU101、GPU102、メモリコントローラ103、I/O(Input−Output)コントローラ104、及びシステムメモリ105を含んで構成され、オペレーティングシステム(OS:Operating System)によるシステム処理によって、OS上で各種アプリのプログラムの処理が実行可能である。CPU101とGPU102をプロセッサと総称することがある。
ファン16は、電子機器10の内部の上昇した温度を低下させるための冷却用として設けられている。
スリープ状態は、システムメモリ105とEC18とその配下にあるデバイス以外のデバイスへの給電を停止し、プロセッサによるプログラムの実行を伴わない動作モードである。
ハイバネーション状態は、スリープ状態においてプロセッサから即座にアクセス可能とする補助記憶装置にシステムメモリ105に記憶していた情報を全て退避させ、その後、システムメモリ105への給電をさらに停止するモードである。従って、ハイバネーション状態から起動処理を開始する際、CPU101は、補助記憶装置に退避された情報をシステムメモリ105に記憶する。
パワーオフ状態は、EC18とその配下にあるデバイス以外のデバイスへの給電を停止した状態である。
I/Oコントローラ104は、通信部11、表示部12、スピーカ13、及びEC18とのデータの入力または出力を制御する。
システムメモリ105は、CPU101が実行するプログラムの読み込み領域ならびに処理データを書き込む作業領域として用いられる。
図3は、本実施形態に係る電子機器10の機能構成の一例を示すブロック図である。制御部110は、CPU101が自己診断アプリのプログラムを実行することにより実現する自己診断処理の機能構成を示している。制御部110は、第1取得部111と、異常検出部112と、第2取得部113と、原因検出部114と、データ提供部115と、検出結果出力部116とを備えている。また、自己診断処理に用いるデータを記憶する構成として、記憶部19は、第1情報記憶部191と、第2情報記憶部192と、第3情報記憶部193と、異常検出モデル記憶部194と、原因検出モデル記憶部195と、検出結果記憶部196とを備えている。
図4は、クラスタリングの結果の参考例を示す図である。図示する例は、「パフォーマンス低下(処理が遅い)」の異常を、分類情報のアプリのリストを用いてクラスタリングした結果を示している。横軸はアプリを示し、縦軸は異常の件数を示している。図4(A)、(B)、(C)のそれぞれは、カテゴリが、CPU使用率が高い状態(High CPU usage)、CPU使用率が低い状態(Low CPU usage)、システムがアイドル状態(Idle)のそれぞれのときのクラスタリング結果の一例(イメージ)を示している。
(ステップS101)制御部110は、予め設定されたタイミングで、電子機器10のシステムの状態情報を取得し、取得した情報を取得したタイミングを示す情報と関連付けて、第1情報記憶部191に記憶させる。そして、ステップS103の処理に進む。
次に、本発明の第2の実施形態について説明する。
本実施形態では、第1の実施形態で説明した異常検出処理の具体例について説明する。
図7〜9は、本実施形態に係るシステムの状態情報のデータ例を示す図である。システムの状態情報には、図7に示すように、「パフォーマンス測定」の開始時及び終了時におけるシステムの状態として、CPU使用率(CpuUsage)、GPU使用率(GpuUsage)、メモリ使用率(MemoryUsage)、通信ネットワークの接続状態(NetworkConnected)などのデータが含まれる。
ThreCU0105R
=ThreCU0105×100/(NumOfThread−ThreCU00)
で表すことができる。
なお、前述したように、ThreCU00は、CPU使用率の測定中にCPU使用率が0%のスレッドの数である。ThreCU0105は、CPU使用率の測定中にCPU使用率が1〜5%のスレッドの数である。NumOfThreadは、CPU使用率の測定中に、実行されていたスレッドの合計数である。
異常検出部112は、上記タイミングのそれぞれで第1取得部111が取得したスレッドごとのCPU使用率に対応する異常を、上記タイミングのそれぞれに対応する異常検出モデルを用いて検出する。これにより、電子機器10は、システムの状態ごとの異常検出モデルを用いて、システムの状態ごとに取得されたスレッドごとのCPU使用率から異常を検出することにより、異常を精度よく検出することができる。
Claims (7)
- プログラムに基づいて処理を実行するプロセッサと、
前記処理におけるスレッドごとの前記プロセッサの使用率を示す情報を取得する取得部と、
前記取得部が取得した前記スレッドごとの前記プロセッサの使用率に基づいて異常を検出する異常検出部と、
を備える電子機器。 - 前記異常検出部は、
前記スレッドごとの前記プロセッサの使用率と異常の有無に関する情報とに基づいて機械学習された学習済みモデルを用いて、前記取得部が取得した前記スレッドごとの前記プロセッサの使用率に対応する異常を検出する、
請求項1に記載の電子機器。 - 前記異常検出部は、
前記プロセッサを使用しているスレッドの合計数に対する特定の前記プロセッサの使用率であるスレッドの数の割合に基づいて機械学習された学習済みモデルを用いて、前記取得部が取得した前記スレッドごとの前記プロセッサの使用率に対応する異常を検出する、
請求項2に記載の電子機器。 - 前記取得部は、
前記プロセッサを含むシステムの状態が予め設定された複数のそれぞれの状態となるタイミングで、前記スレッドごとの前記プロセッサの使用率を取得し、
前記異常検出部は、
前記タイミングのそれぞれで前記取得部が取得した前記スレッドごとの前記プロセッサの使用率に対応する異常を、前記タイミングのそれぞれに対応する学習済みモデルを用いて検出する、
請求項1から請求項3のいずれか一項に記載の電子機器。 - プログラムに基づいて処理を実行するプロセッサを備える電子機器における制御方法であって、
取得部が、前記処理におけるスレッドごとの前記プロセッサの使用率を示す情報を取得する取得ステップと、
異常検出部が、前記取得ステップより取得された前記スレッドごとの前記プロセッサの使用率に基づいて異常を検出する異常検出ステップと、
を有する制御方法。 - プログラムに基づいて処理を実行するプロセッサを備える電子機器としてのコンピュータに、
前記処理におけるスレッドごとの前記プロセッサの使用率を示す情報を取得する取得ステップと、
取得された前記スレッドごとの前記プロセッサの使用率に基づいて異常を検出する異常検出ステップと、
を実行させるためのプログラム。 - プログラムに基づいて処理を実行するプロセッサを備えた電子機器の異常を検出するための学習済みモデルであって、
前記処理におけるスレッドごとの前記プロセッサの使用率を示す情報と異常の有無に関する情報とに基づいて、前記異常を検出するよう、
コンピュータを機能させるための学習済みモデル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019033833A JP6792656B2 (ja) | 2019-02-27 | 2019-02-27 | 電子機器、制御方法、プログラム、及び学習済みモデル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019033833A JP6792656B2 (ja) | 2019-02-27 | 2019-02-27 | 電子機器、制御方法、プログラム、及び学習済みモデル |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020140317A true JP2020140317A (ja) | 2020-09-03 |
JP6792656B2 JP6792656B2 (ja) | 2020-11-25 |
Family
ID=72280378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019033833A Active JP6792656B2 (ja) | 2019-02-27 | 2019-02-27 | 電子機器、制御方法、プログラム、及び学習済みモデル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6792656B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113591376A (zh) * | 2021-07-23 | 2021-11-02 | 广州新科佳都科技有限公司 | 一种基于曲线关联分割机制的站台门异常检测方法及装置 |
JP7002618B1 (ja) * | 2020-10-08 | 2022-01-20 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、及び制御方法 |
JP7011696B1 (ja) | 2020-10-08 | 2022-01-27 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、制御方法、及び学習済みモデル |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170147422A1 (en) * | 2015-11-23 | 2017-05-25 | Alcatel-Lucent Canada, Inc. | External software fault detection system for distributed multi-cpu architecture |
JP2018156348A (ja) * | 2017-03-17 | 2018-10-04 | 株式会社リコー | 障害監視装置、障害監視システムおよびプログラム |
-
2019
- 2019-02-27 JP JP2019033833A patent/JP6792656B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170147422A1 (en) * | 2015-11-23 | 2017-05-25 | Alcatel-Lucent Canada, Inc. | External software fault detection system for distributed multi-cpu architecture |
JP2018156348A (ja) * | 2017-03-17 | 2018-10-04 | 株式会社リコー | 障害監視装置、障害監視システムおよびプログラム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7002618B1 (ja) * | 2020-10-08 | 2022-01-20 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、及び制御方法 |
JP7011696B1 (ja) | 2020-10-08 | 2022-01-27 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、制御方法、及び学習済みモデル |
JP2022062520A (ja) * | 2020-10-08 | 2022-04-20 | レノボ・シンガポール・プライベート・リミテッド | 電子機器、制御方法、及び学習済みモデル |
CN113591376A (zh) * | 2021-07-23 | 2021-11-02 | 广州新科佳都科技有限公司 | 一种基于曲线关联分割机制的站台门异常检测方法及装置 |
CN113591376B (zh) * | 2021-07-23 | 2023-07-14 | 广州新科佳都科技有限公司 | 一种基于曲线关联分割机制的站台门异常检测方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6792656B2 (ja) | 2020-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6792656B2 (ja) | 電子機器、制御方法、プログラム、及び学習済みモデル | |
JP4410278B2 (ja) | 電子機器、電子機器の電力制御方法、およびコンピュータが実行するためのプログラム | |
US9721660B2 (en) | Configurable volatile memory without a dedicated power source for detecting a data save trigger condition | |
JP5524117B2 (ja) | 自動負荷検出に基づく電力管理 | |
TWI519945B (zh) | 伺服器及用於伺服器停機時間計量的方法和設備 | |
US11216053B2 (en) | Systems, apparatus, and methods for transitioning between multiple operating states | |
JP5193116B2 (ja) | 電子機器、電子機器の電力制御方法、およびコンピュータが実行するためのプログラム | |
EP2972826A1 (en) | Multi-core binary translation task processing | |
US11573619B2 (en) | Information processing apparatus and method | |
JP6723401B1 (ja) | 電子機器、制御方法、及びプログラム | |
US20110060923A1 (en) | Port Power Control | |
JP7011696B1 (ja) | 電子機器、制御方法、及び学習済みモデル | |
TWM509371U (zh) | 監測裝置及計算機裝置 | |
CN111176958A (zh) | 信息监测方法、系统和存储介质 | |
JP7002618B1 (ja) | 電子機器、及び制御方法 | |
US11592890B2 (en) | System and method for Information Handling System (IHS) optimization using core stall management technology | |
CN114911332A (zh) | 服务器风扇调控方法、系统、电子设备及存储介质 | |
US20220107858A1 (en) | Methods and systems for multi-resource outage detection for a system of networked computing devices and root cause identification | |
US20240193061A1 (en) | Telemetry management in a fleet of information handling systems equipped with heterogenous computing platforms | |
US11928043B2 (en) | Adaptive log level control system and method of using the same | |
US20240192749A1 (en) | Performance control based upon the detection of undervoltage or overcurrent conditions in heterogenous computing platforms | |
US20240192281A1 (en) | Performance control based on a battery state-of-charge or depth-of-discharge in a heterogeneous computing platform | |
US20240192747A1 (en) | Sustained power limit control in heterogeneous computing platforms | |
US20230259377A1 (en) | User input predictive action system and method for user interfaces | |
US20240193062A1 (en) | Burst power limit control in heterogeneous computing platforms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6792656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |