JP2020136455A - Trench capacitor and manufacturing method of the trench capacitor - Google Patents

Trench capacitor and manufacturing method of the trench capacitor Download PDF

Info

Publication number
JP2020136455A
JP2020136455A JP2019027286A JP2019027286A JP2020136455A JP 2020136455 A JP2020136455 A JP 2020136455A JP 2019027286 A JP2019027286 A JP 2019027286A JP 2019027286 A JP2019027286 A JP 2019027286A JP 2020136455 A JP2020136455 A JP 2020136455A
Authority
JP
Japan
Prior art keywords
trench
trench capacitor
wafer
side wall
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019027286A
Other languages
Japanese (ja)
Inventor
秀俊 増田
Hidetoshi Masuda
秀俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019027286A priority Critical patent/JP2020136455A/en
Priority to PCT/JP2020/004396 priority patent/WO2020170825A1/en
Publication of JP2020136455A publication Critical patent/JP2020136455A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

To provide a trench capacitor capable of improving a yield, and provide a manufacturing method of the trench capacitor.SOLUTION: A trench capacitor 1 includes: an upper face 10a; a lower face 10b opposite to the upper face 10a; and a base material 10 having a side face 10c connecting the upper face 10a and the lower face 10b, and providing a trench extended from the upper face 10a along a vertical direction; and a MIM structure body having a lower electrode layer, an upper electrode layer, and a dielectric layer nipped by the lower electrode layer, and the upper electrode layer, and provided along a wall face for defining the upper face 10a and the trench. In the trench capacitor, a plurality of side face scallops S is formed from an upper end of the side face 10c of the base material 10 to a lower end.SELECTED DRAWING: Figure 4a

Description

本発明は、トレンチキャパシタ及びトレンチキャパシタの製造方法に関する。 The present invention relates to a trench capacitor and a method for manufacturing a trench capacitor.

キャパシタの一種として、薄膜プロセスにより形成されたＭＩＭ構造体を備え、このＭＩＭ構造体により容量を発生させる薄膜キャパシタが知られている。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。 As a kind of capacitor, a thin film capacitor having a MIM structure formed by a thin film process and generating a capacitance by the MIM structure is known. In thin film capacitors, it is required to improve the generated capacity per unit area in order to reduce the size or increase the capacity.

単位面積あたりの発生容量を向上させることが可能な薄膜キャパシタとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチと呼ばれる凹凸構造が多数形成された基材と、その一部がトレンチに沿って延伸するように設けられたＭＩＭ構造体と、を備えている。トレンチキャパシタにおいては、基材の厚さ方向に延びるトレンチ内にもＭＩＭ構造体が設けられるため、単位面積当たりの容量を向上させることができる。従来のトレンチキャパシタは、例えば、特許文献１及び２に開示されている。 A trench capacitor is known as a thin film capacitor capable of improving the generated capacity per unit area. The trench capacitor includes a base material on which a large number of uneven structures called trenches are formed, and a MIM structure provided so that a part of the base material extends along the trench. In the trench capacitor, since the MIM structure is also provided in the trench extending in the thickness direction of the base material, the capacity per unit area can be improved. Conventional trench capacitors are disclosed in, for example, Patent Documents 1 and 2.

特開２００８−２５１７２４号公報Japanese Unexamined Patent Publication No. 2008-251724 特開２００８−２５１７２５号公報JP-A-2008-251725

従来の製造工程においては、一枚の基板上に複数のトレンチキャパシタを形成し、その後、ダイシングによって当該基板を切削することで、個片化されたトレンチキャパシタが得られる。しかしながら、ダイシングによって個片化を行う場合、ダイシングブレードによる切削に起因して、トレンチキャパシタが破損する可能性がある。 In the conventional manufacturing process, a plurality of trench capacitors are formed on one substrate, and then the substrate is cut by dicing to obtain an individualized trench capacitor. However, when individualizing by dicing, the trench capacitor may be damaged due to cutting by the dicing blade.

本発明は、切削による破損が抑制されたトレンチキャパシタ及びトレンチキャパシタの製造方法を提供することを目的とする。 An object of the present invention is to provide a trench capacitor and a method for manufacturing a trench capacitor in which damage due to cutting is suppressed.

本発明の一実施形態に係るトレンチキャパシタは、上面と、上面とは反対側の下面と、上面及び下面を接続する側面とを有し、上下方向に沿って上面から延びるトレンチが設けられた基材と、第１導電層と、第２導電層と、第１導電層と第２導電層とに挟まれた誘電体層とを有し、上面及びトレンチを画定する壁面に沿って設けられたＭＩＭ構造体と、を備え、基材の側面の上端から下端まで複数の側面スキャロップが形成されている。 A trench capacitor according to an embodiment of the present invention has an upper surface, a lower surface opposite to the upper surface, and a side surface connecting the upper surface and the lower surface, and is provided with a trench extending from the upper surface in the vertical direction. It has a material, a first conductive layer, a second conductive layer, and a dielectric layer sandwiched between the first conductive layer and the second conductive layer, and is provided along the upper surface and the wall surface defining the trench. A MIM structure is provided, and a plurality of side surface scallops are formed from the upper end to the lower end of the side surface of the base material.

このトレンチキャパシタの基材の側面の少なくとも一部に、複数のスキャロップが当該側面の上端から下端まで並んで形成されている。このように、ボッシュプロセスを用いたエッチングによって形成される側面スキャロップが基材の側面に形成されているので、当該トレンチキャパシタはエッチングによって個片化されている。したがって、ダイシングブレードによる切削に起因するトレンチキャパシタの破損を抑制できる。 A plurality of scallops are formed side by side from the upper end to the lower end of the side surface at least a part of the side surface of the base material of the trench capacitor. As described above, since the side surface scallop formed by etching using the Bosch process is formed on the side surface of the base material, the trench capacitor is individualized by etching. Therefore, damage to the trench capacitor due to cutting by the dicing blade can be suppressed.

本発明の一実施形態において、トレンチを画定する壁面のうち上下方向に沿って延びる側壁の上端から下端まで複数の側壁スキャロップが形成されており、複数の側壁スキャロップのうち上側からｎ番目の側壁スキャロップの形状と、前記複数の側面スキャロップのうち上側からｎ番目の側面スキャロップの形状とは相似していてもよい。この場合、ボッシュプロセスを用いた同一のエッチング工程によってトレンチの側壁及びトレンチキャパシタの側面が形成されているので、トレンチキャパシタの製造工程を簡略化することができる。したがって、トレンチキャパシタを容易に製造することが可能である。 In one embodiment of the present invention, a plurality of side wall scallops are formed from the upper end to the lower end of the side wall extending in the vertical direction in the wall surface defining the trench, and the nth side wall scallop from the upper side among the plurality of side wall scallops is formed. The shape of the side scallop may be similar to the shape of the nth side scallop from the upper side among the plurality of side scallops. In this case, since the side wall of the trench and the side surface of the trench capacitor are formed by the same etching process using the Bosch process, the manufacturing process of the trench capacitor can be simplified. Therefore, it is possible to easily manufacture a trench capacitor.

本発明の一実施形態において、上下方向から見て、基材はＬ字状、Ｔ字状、十字状、又は円形状であってもよい。ダイシングによってトレンチキャパシタを個片化する場合、矩形状以外の形状にトレンチキャパシタを個片化することは困難である。これに対し、本発明の一実施形態に係るトレンチキャパシタはエッチングによって個片化されるので、矩形状以外の形状にトレンチキャパシタを個片化することが可能である。したがって、当該トレンチキャパシタを用いることにより、回路基板等における設計の自由度の向上を図ることができる。 In one embodiment of the present invention, the base material may be L-shaped, T-shaped, cross-shaped, or circular when viewed from above and below. When the trench capacitor is separated by dicing, it is difficult to separate the trench capacitor into a shape other than the rectangular shape. On the other hand, since the trench capacitor according to the embodiment of the present invention is individualized by etching, it is possible to individualize the trench capacitor into a shape other than the rectangular shape. Therefore, by using the trench capacitor, it is possible to improve the degree of freedom in designing the circuit board or the like.

本発明の一実施形態は、上記の何れかのトレンチキャパシタを備える回路基板に関する。 One embodiment of the present invention relates to a circuit board including any of the above trench capacitors.

本発明の一実施形態は、上記の回路基板を備える電子機器に関する。 One embodiment of the present invention relates to an electronic device including the above circuit board.

本発明の一実施形態に係るトレンチキャパシタの製造方法は、上面と、上面とは反対側の下面とを有するウェハを個片化して複数のトレンチキャパシタを製造する方法であって、ウェハの上面に、トレンチキャパシタが形成される複数のキャパシタ領域と、複数のキャパシタ領域のうち上面に沿った第１方向において隣り合うキャパシタ領域同士の間に位置する境界領域と、キャパシタ領域内に設けられ、トレンチが形成されるトレンチ領域とを有するマスクを形成する第１工程と、ウェハをエッチングしてトレンチ領域に上下方向に沿って上面から延びるトレンチを形成すると共に、境界領域にトレンチより深い境界溝を形成する第２工程と、第１導電層と、第２導体層と、第１導電層と第２導体層とに挟まれた誘電体層とを有するＭＩＭ構造体を、トレンチを画定する壁面及び上面に沿って設ける第３工程と、ウェハを下面側から薄化することによりウェハを個片化する第４工程とを含む。 The method for manufacturing a trench capacitor according to an embodiment of the present invention is a method for manufacturing a plurality of trench capacitors by separating a wafer having an upper surface and a lower surface opposite to the upper surface into pieces, and on the upper surface of the wafer. , A plurality of capacitor regions in which a trench capacitor is formed, a boundary region located between adjacent capacitor regions in the first direction along the upper surface of the plurality of capacitor regions, and a trench provided in the capacitor region. In the first step of forming a mask having a trench region to be formed, the wafer is etched to form a trench extending from the upper surface in the trench region in the vertical direction, and a boundary groove deeper than the trench is formed in the boundary region. In the second step, a MIM structure having a first conductive layer, a second conductor layer, and a capacitor layer sandwiched between the first conductive layer and the second conductor layer is applied to the wall surface and the upper surface defining the trench. It includes a third step provided along the line and a fourth step of individualizing the capacitor by thinning the capacitor from the lower surface side.

このトレンチキャパシタの製造方法では、ダイシングを用いずにトレンチキャパシタが個片化されるので、ダイシングブレードによる切削に起因するトレンチキャパシタの破損を抑制できる。また、このトレンチキャパシタの製造方法では、複数のトレンチキャパシタを分離するための境界溝及びトレンチを同一のエッチング工程によって形成するので、トレンチキャパシタの製造工程を簡略化することができる。したがって、トレンチキャパシタを容易に製造することが可能である。 In this method for manufacturing a trench capacitor, the trench capacitor is individualized without using dicing, so that damage to the trench capacitor due to cutting by the dicing blade can be suppressed. Further, in this method of manufacturing a trench capacitor, a boundary groove and a trench for separating a plurality of trench capacitors are formed by the same etching step, so that the manufacturing process of the trench capacitor can be simplified. Therefore, it is possible to easily manufacture a trench capacitor.

本発明の一実施形態では、第２工程において、ボッシュプロセスを用いてウェハをエッチングし、マイクロローディング効果を利用して前記トレンチ及び前記境界溝を形成してもよい。 In one embodiment of the invention, in the second step, the wafer may be etched using the Bosch process to form the trench and the sulcus limitans using the microloading effect.

本発明の一実施形態では、第４工程において、エッチング及び研削を行うことによりウェハを個片化してもよい。この構成によれば、研削のみによってウェハを個片化する場合に比べ、トレンチキャパシタの基材の下面をより平滑にすることができる。また、研削のみによってウェハを個片化する場合に比べ、除去されるウェハの厚さを高精度に制御できる。 In one embodiment of the present invention, the wafer may be individualized by etching and grinding in the fourth step. According to this configuration, the lower surface of the base material of the trench capacitor can be made smoother than in the case where the wafer is fragmented only by grinding. In addition, the thickness of the wafer to be removed can be controlled with high accuracy as compared with the case where the wafer is fragmented only by grinding.

本発明の一実施形態では、第４工程において、研削を行うことによりウェハを個片化してもよい。この構成によれば、エッチングによってウェハを個片化する場合に比べ、第４工程の処理時間の短縮を図ることができる。 In one embodiment of the present invention, the wafer may be individualized by grinding in the fourth step. According to this configuration, the processing time of the fourth step can be shortened as compared with the case where the wafer is separated by etching.

本発明によれば、歩留まりの向上を図ることが可能なトレンチキャパシタ及びトレンチキャパシタの製造方法が提供される。 According to the present invention, there is provided a trench capacitor and a method for manufacturing a trench capacitor capable of improving the yield.

一実施形態に係るトレンチキャパシタの模式的な平面図である。It is a schematic plan view of the trench capacitor which concerns on one Embodiment. 図１のトレンチキャパシタをＩ−Ｉ線で切断した断面を模式的に示す断面図である。It is sectional drawing which shows typically the cross section of the trench capacitor of FIG. 1 cut by the line I-I. 図１のトレンチキャパシタのトレンチ部分を拡大して示す断面図である。It is sectional drawing which shows the trench part of the trench capacitor of FIG. 1 enlarged. 基材の側面の形状を概略的に示す断面図である。It is sectional drawing which shows roughly the shape of the side surface of a base material. トレンチを画定する側壁の形状を概略的に示す断面図である。It is sectional drawing which shows typically the shape of the side wall which defines a trench. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG. 図１のトレンチキャパシタの製造工程を説明するための図である。It is a figure for demonstrating the manufacturing process of the trench capacitor of FIG.

以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付される。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。特に、後述する電極層や誘電体層は、実際には非常に薄い膜であるが、各図面においては、説明の便宜のために視認できる程度の厚さを有するように記載されている。 Hereinafter, various embodiments of the present invention will be described with reference to the drawings as appropriate. The components common to the plurality of drawings are designated by the same reference numerals throughout the plurality of drawings. It should be noted that each drawing is not always drawn to the correct scale for convenience of explanation. In particular, the electrode layer and the dielectric layer, which will be described later, are actually very thin films, but in each drawing, they are described so as to have a thickness that can be visually recognized for convenience of explanation.

図１〜図３を参照して、一実施形態によるトレンチキャパシタ１について説明する。これらの図に示されているトレンチキャパシタ１は、薄膜プロセスにより作製されたＭＩＭ構造体を有する薄膜キャパシタである。図１は、トレンチキャパシタ１の模式的な平面図であり、図２は、トレンチキャパシタ１をＩ−Ｉ線で切断した断面を模式的に示す断面図である。図３は、トレンチキャパシタのトレンチ部分を拡大して示す断面図である。 The trench capacitor 1 according to one embodiment will be described with reference to FIGS. 1 to 3. The trench capacitor 1 shown in these figures is a thin film capacitor having a MIM structure produced by a thin film process. FIG. 1 is a schematic plan view of the trench capacitor 1, and FIG. 2 is a cross-sectional view schematically showing a cross section of the trench capacitor 1 cut along the I-I line. FIG. 3 is an enlarged cross-sectional view showing a trench portion of the trench capacitor.

図示のように、一実施形態によるトレンチキャパシタ１は、基材１０と、基材１０に設けられたＭＩＭ構造体２０と、ＭＩＭ構造体２０を覆うように設けられた保護層４０と、を備える。保護層４０の外側には、外部電極２及び外部電極３が設けられる。外部電極２及び外部電極３は、詳しくは後述するように、ＭＩＭ構造体２０を構成する電極層と電気的に接続される。 As shown in the figure, the trench capacitor 1 according to one embodiment includes a base material 10, a MIM structure 20 provided on the base material 10, and a protective layer 40 provided so as to cover the MIM structure 20. .. An external electrode 2 and an external electrode 3 are provided on the outside of the protective layer 40. The external electrode 2 and the external electrode 3 are electrically connected to the electrode layer constituting the MIM structure 20, as will be described in detail later.

トレンチキャパシタ１は、外部電極２及び外部電極３を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。トレンチキャパシタ１が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のトレンチキャパシタ１が実装された回路基板を備えることができる任意の電子機器が含まれる。 The trench capacitor 1 is mounted on the circuit board by joining the external electrode 2 and the external electrode 3 to a land provided on the circuit board. This circuit board can be mounted on various electronic devices. The electronic device including the circuit board on which the trench capacitor 1 is mounted includes a smartphone, a mobile phone, a tablet terminal, a game console, and any other electronic device capable of including a circuit board on which the trench capacitor 1 is mounted. included.

図１及び図２においては、互い直交するＸ方向、Ｙ方向、及びＺ方向が示されている。本明細書においては、これらの図に示されているＸ方向、Ｙ方向、及びＺ方向を基準としてトレンチキャパシタ１の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、薄膜キャパシタ１の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１のＸ軸に沿う方向、Ｙ軸に沿う方向、及びＺ軸に沿う方向とする。本明細書においてトレンチキャパシタ１及びその構成部材の上下方向に言及する際には、文脈上別に解される場合を除き、Ｚ軸の正方向がトレンチキャパシタ１の上方向とされ、Ｚ軸の負方向がトレンチキャパシタ１の下方向とされる。 In FIGS. 1 and 2, the X, Y, and Z directions that are orthogonal to each other are shown. In the present specification, the orientation and arrangement of the constituent members of the trench capacitor 1 may be described with reference to the X direction, the Y direction, and the Z direction shown in these figures. Specifically, the "width" direction, "length" direction, and "thickness" direction of the thin film capacitor 1 are the direction along the X axis and the Y axis of FIG. 1, respectively, unless otherwise understood in the context. The direction along the Z-axis and the direction along the Z-axis. When referring to the vertical direction of the trench capacitor 1 and its constituent members in the present specification, the positive direction of the Z-axis is the upward direction of the trench capacitor 1 and the negative direction of the Z-axis is defined as the upward direction of the trench capacitor 1, unless otherwise understood in the context. The direction is the downward direction of the trench capacitor 1.

一実施形態において、基材１０は、Ｓｉ等の絶縁材料から成る。一実施形態において、基材１０は、概ね直方体の形状に形成されており、その幅方向（Ｘ軸方向）の寸法は例えば５０μｍ〜５０００μｍとされ、その長さ方向（Ｙ軸方向）の寸法は例えば５０μｍ〜５０００μｍとされ、その厚さ方向（Ｚ軸方向）の寸法は例えば５μｍ〜５００μｍとされる。本明細書において具体的に示される基材１０の寸法は例示に過ぎず、基材１０は任意の寸法をとることができる。 In one embodiment, the substrate 10 is made of an insulating material such as Si. In one embodiment, the base material 10 is formed in a substantially rectangular parallelepiped shape, and its width direction (X-axis direction) is, for example, 50 μm to 5000 μm, and its length direction (Y-axis direction) is For example, it is set to 50 μm to 5000 μm, and the dimension in the thickness direction (Z-axis direction) is set to, for example, 5 μm to 500 μm. The dimensions of the base material 10 specifically shown in the present specification are merely examples, and the base material 10 can take any size.

基材１０は、上面１０ａと、当該上面１０ａとは反対側の下面１０ｂと、上面１０ａと下面１０ｂとを接続する側面１０ｃとを有する。図１の実施形態において基材１０は略直方体状であり、本明細書中では、当該基材１０の上面１０ａと下面１０ｂとを接続する４つの面をまとめて側面１０ｃという。基材１０には、その上面１０ａからＺ軸方向に沿って延伸する複数のトレンチ１１が形成されている。複数のトレンチ１１の各々は、Ｚ軸方向に所定の深さを有するように形成される。本明細書においては、Ｚ軸方向をトレンチ１１の深さ方向と呼ぶことがある。図１に示されているように、複数のトレンチ１１の各々は、その平面視の形状が、Ｘ軸方向に沿って延びる辺とＹ軸方向に沿って延びる辺とで画定されるほぼ長方形となるように形成されている。図示の実施形態において、複数のトレンチ１１の各々は、平面視において、Ｘ軸方向に沿って延びる辺がＹ軸方向に沿って延びる辺よりも短くなるように形成されている。 The base material 10 has an upper surface 10a, a lower surface 10b on the opposite side of the upper surface 10a, and a side surface 10c connecting the upper surface 10a and the lower surface 10b. In the embodiment of FIG. 1, the base material 10 has a substantially rectangular parallelepiped shape, and in the present specification, the four surfaces connecting the upper surface 10a and the lower surface 10b of the base material 10 are collectively referred to as a side surface 10c. A plurality of trenches 11 extending from the upper surface 10a of the base material 10 along the Z-axis direction are formed. Each of the plurality of trenches 11 is formed so as to have a predetermined depth in the Z-axis direction. In the present specification, the Z-axis direction may be referred to as the depth direction of the trench 11. As shown in FIG. 1, each of the plurality of trenches 11 has a substantially rectangular shape whose plan view shape is defined by a side extending along the X-axis direction and a side extending along the Y-axis direction. It is formed to be. In the illustrated embodiment, each of the plurality of trenches 11 is formed so that the side extending along the X-axis direction is shorter than the side extending along the Y-axis direction in a plan view.

一実施形態において、複数のトレンチ１１の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ１１の各々は、その幅（例えば、Ｘ軸方向の辺の長さ）に対する深さ（Ｚ軸方向の寸法）の比が大きくなるように形成される。複数のトレンチ１１の各々の幅（Ｘ軸方向における寸法）は例えば０．１μｍ〜５μｍとされ、その深さ（Ｚ軸方向における寸法）は例えば１μｍ〜１００μｍとされる。本明細書において具体的に示されるトレンチ１１の寸法は例示に過ぎず、トレンチ１１は任意の寸法をとることができる。また、トレンチ１１の平面視における形状は長方形形状に限られず、トレンチ１１は任意の形状をとることができる。一実施形態において、トレンチ１１は、その深さ（Ｚ軸方向における寸法）が４０μｍであり、その幅（Ｘ軸方向における寸法）が１．０μｍとなるように構成される。 In one embodiment, each of the plurality of trenches 11 is formed to have a high aspect ratio in order to realize a high capacity per unit area. That is, each of the plurality of trenches 11 is formed so that the ratio of the depth (dimension in the Z-axis direction) to the width (for example, the length of the side in the X-axis direction) is large. The width (dimension in the X-axis direction) of each of the plurality of trenches 11 is, for example, 0.1 μm to 5 μm, and the depth (dimension in the Z-axis direction) thereof is, for example, 1 μm to 100 μm. The dimensions of the trench 11 specifically shown in the present specification are merely examples, and the trench 11 can take any dimension. Further, the shape of the trench 11 in a plan view is not limited to a rectangular shape, and the trench 11 can take any shape. In one embodiment, the trench 11 is configured such that its depth (dimensions in the Z-axis direction) is 40 μm and its width (dimensions in the X-axis direction) is 1.0 μm.

トレンチ１１は、例えばＳｉ基板の表面にトレンチ１１のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該Ｓｉ基板をエッチングすることで形成され得る。トレンチ１１のエッチング加工は、ボッシュプロセスを用いた深掘りＲＩＥ（深掘り反応性エッチング）等の反応性イオンエッチング法により行われ得る。 The trench 11 can be formed, for example, by forming a mask having an opening corresponding to the pattern of the trench 11 formed on the surface of the Si substrate and then etching the Si substrate by etching. The etching process of the trench 11 can be performed by a reactive ion etching method such as deep digging RIE (deep digging reactive etching) using a Bosch process.

複数のトレンチ１１のうち隣接するトレンチ１１同士は側壁１２によって隔てられている。言い換えると、側壁１２は、基材１０の一部であり、隣接するトレンチ１１を互いから離隔させるように構成される。 Of the plurality of trenches 11, adjacent trenches 11 are separated from each other by a side wall 12. In other words, the side wall 12 is a part of the base material 10 and is configured to separate adjacent trenches 11 from each other.

続いて、ＭＩＭ構造体２０について説明する。前述のように、基材１０には、ＭＩＭ構造体２０が設けられる。図示のように、その一部がトレンチ１１の各々に埋め込まれるように、基材１０に設けられている。 Subsequently, the MIM structure 20 will be described. As described above, the base material 10 is provided with the MIM structure 20. As shown, the base material 10 is provided so that a part thereof is embedded in each of the trenches 11.

ＭＩＭ構造体２０は、基材１０の上面１０ａ及びトレンチ１１に追従する形状を有するように構成される。ＭＩＭ構造体２０は、第１導電層と、第２導電層と、第１導電層と第２導電層とに挟まれた誘電体層とを有する。すなわち、ＭＩＭ構造体２０は、導電層と導体層とが交互に積層された積層体である。一実施形態におけるＭＩＭ構造体２０は、下部電極層２２（第１導電層）と、当該下部電極層２２の上に設けられた誘電体層２１と、当該誘電体層２１の上に設けられた上部電極層２３（第２導電層）と、を有する。本明細書においてＭＩＭ構造体２０における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Ｚ軸方向に沿う上下方向ではなく、基材１０により近い側を「下」とし、基材１０からより遠い側を「上」として説明がなされることがある。ＭＩＭ構造体２０は、２層以上のＭＩＭ層を含んでもよい。例えば、ＭＩＭ構造体２０が２層のＭＩＭ層を有する場合には、下部電極層２２、誘電体層２１、及び上部電極層２３から構成される第１層目のＭＩＭ層の上に第２層目のＭＩＭ層が形成される。例えば、第２層目のＭＩＭ層は、上部電極層２３の上に設けられた誘電体層と、この誘電体層の上に設けられた電極層と、を備えることができる。この場合、上部電極層２３は、第１層目のＭＩＭ層の上側の電極層としての機能と、第２層目のＭＩＭ層の下側の電極層としての機能を兼ねる。 The MIM structure 20 is configured to have a shape that follows the upper surface 10a of the base material 10 and the trench 11. The MIM structure 20 has a first conductive layer, a second conductive layer, and a dielectric layer sandwiched between the first conductive layer and the second conductive layer. That is, the MIM structure 20 is a laminated body in which conductive layers and conductor layers are alternately laminated. The MIM structure 20 in one embodiment is provided on the lower electrode layer 22 (first conductive layer), the dielectric layer 21 provided on the lower electrode layer 22, and the dielectric layer 21. It has an upper electrode layer 23 (second conductive layer). When referring to the vertical direction in the MIM structure 20 in the present specification, in order to be consistent with the commonly used names of lower electrode and upper electrode, the base material 10 is not used in the vertical direction along the Z-axis direction. The side closer to the base material 10 may be referred to as "lower", and the side farther from the base material 10 may be referred to as "upper". The MIM structure 20 may include two or more MIM layers. For example, when the MIM structure 20 has two MIM layers, a second layer is placed on the first MIM layer composed of the lower electrode layer 22, the dielectric layer 21, and the upper electrode layer 23. The MIM layer of the eye is formed. For example, the second MIM layer can include a dielectric layer provided on the upper electrode layer 23 and an electrode layer provided on the dielectric layer. In this case, the upper electrode layer 23 has both a function as an upper electrode layer of the first MIM layer and a function as a lower electrode layer of the second MIM layer.

誘電体層２１の材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴＯ（チタン酸バリウム）、チタン酸ストロンチウム（ＳＴＯ）、ジルコニア（ＺｒＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化チタン（ＴｉＯ2）、及びこれら以外の誘電体材料を用いることができる。誘電体層２１の材料は、本明細書で明示的に説明されたものには限定されない。 As the material of the dielectric layer 21, BST (barium titanate), BTO (barium titanate), strontium titanate (STO), zirconia (ZrO 2 ), alumina (Al 2 O 3 ), hafnium oxide (HfO 2 ) , Titanium oxide (TiO 2 ), and other dielectric materials can be used. The material of the dielectric layer 21 is not limited to those expressly described herein.

誘電体層２１は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、ＣＶＤ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。誘電体層２１は、その膜厚が例えば１ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、誘電体層２１の膜厚は、３０ｎｍとされる。 The dielectric layer 21 is formed by, for example, an ALD (atomic layer deposition) method, a sputtering method, a CVD method, a vapor deposition method, a plating method, or a known method other than these. The dielectric layer 21 is formed so that its film thickness is, for example, 1 nm to 500 nm. In one embodiment, the thickness of the dielectric layer 21 is 30 nm.

下部電極２２及び上部電極２３の材料として、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、導電性シリコン、もしくはこれら以外の金属材料、これらの金属元素の一又は複数を含む合金材料、及び前記金属元素の化合物を用いることができる。一実施形態においては、下部電極層２２及び上部電極層２３の材料として、窒化チタン（ＴｉＮ）が用いられる。下部電極層２２及び上部電極層２３の材料は、本明細書で明示的に説明されたものには限定されない。 As materials for the lower electrode 22 and the upper electrode 23, nickel (Ni), copper (Cu), palladium (Pd), platinum (Pt), silver (Ag), gold (Au), ruthenium (Ru), tungsten (W). , Molybdenum (Mo), titanium (Ti), conductive silicon, or other metal materials, alloy materials containing one or more of these metal elements, and compounds of the metal elements can be used. In one embodiment, titanium nitride (TiN) is used as the material for the lower electrode layer 22 and the upper electrode layer 23. The materials of the lower electrode layer 22 and the upper electrode layer 23 are not limited to those explicitly described herein.

下部電極層２２及び上部電極層２３は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。一実施形態において、下部電極層２２は、その膜厚が例えば１ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、上部電極２３は、その膜厚が例えば１ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚は、本明細書で明示的に説明されたものに限定されない。 The lower electrode layer 22 and the upper electrode layer 23 are formed by, for example, an ALD (atomic layer deposition) method, a sputtering method, a vapor deposition method, a plating method, or a known method other than these. In one embodiment, the lower electrode layer 22 is formed so that its film thickness is, for example, 1 nm to 500 nm. In one embodiment, the upper electrode 23 is formed so that its film thickness is, for example, 1 nm to 500 nm. In one embodiment, the film thickness of the lower electrode layer 22 and the upper electrode layer 23 is 30 nm, respectively. The film thickness of the lower electrode layer 22 and the upper electrode layer 23 is 30 nm, respectively. The film thicknesses of the lower electrode layer 22 and the upper electrode layer 23 are not limited to those explicitly described herein.

続いて、保護層４０について説明する。保護層４０は、外部環境からＭＩＭ構造体２０を保護するために、ＭＩＭ構造体２０及び基材１０を覆うように設けられる。保護層４０は、例えば、外部から受ける衝撃等の機械的ダメージからＭＩＭ構造体２０を保護するように設けられる。保護層４０の材料として、ポリイミド等の樹脂材料、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、及びこれら以外の絶縁材料を用いることができる。保護層４０は、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。保護層４０は、その膜厚が例えば２００ｎｍ〜５０００ｎｍとなるように形成される。一実施形態において、保護層４０の膜厚は３０００ｎｍとされる。保護層４０の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。 Subsequently, the protective layer 40 will be described. The protective layer 40 is provided so as to cover the MIM structure 20 and the base material 10 in order to protect the MIM structure 20 from the external environment. The protective layer 40 is provided so as to protect the MIM structure 20 from mechanical damage such as an impact received from the outside. As the material of the protective layer 40, a resin material such as polyimide, silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), and other insulating materials can be used. The protective layer 40 is formed by, for example, applying a photosensitive polyimide by a spin coating method, and exposing, developing, and curing the applied polyimide. The protective layer 40 is formed so that its film thickness is, for example, 200 nm to 5000 nm. In one embodiment, the film thickness of the protective layer 40 is 3000 nm. The material and film thickness of the protective layer 40 are not limited to those expressly described herein.

保護層４０とＭＩＭ構造体２０（又は基材１０）との間には、不図示のバリア層が設けられていてもよい。バリア層は、トレンチキャパシタ１の耐候性を向上させるために、主にＭＩＭ構造体２０の上に設けられる。一実施形態において、バリア層は、保護層４０から放出される水分や大気中の水分がＭＩＭ構造体２０に到達しないように、ＭＩＭ構造体２０と保護層４０との間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ2）、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば５ｎｍ〜５００ｎｍとなるように形成される。一実施形態において、バリア層の膜厚は５０ｎｍとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。 A barrier layer (not shown) may be provided between the protective layer 40 and the MIM structure 20 (or the base material 10). The barrier layer is mainly provided on the MIM structure 20 in order to improve the weather resistance of the trench capacitor 1. In one embodiment, the barrier layer is provided between the MIM structure 20 and the protective layer 40 so that the moisture released from the protective layer 40 and the moisture in the atmosphere do not reach the MIM structure 20. The barrier layer may be a thin film having excellent hydrogen gas barrier properties. As the material of the barrier layer, alumina (Al 2 O 3 ), silicon oxide (SiO 2 ), silicon oxynitride (SiON), zirconia (ZrO 2 ), and other insulating materials can be used. The barrier layer is formed by, for example, a sputtering method, a CVD method, or a known method other than these. The barrier layer is formed so that its film thickness is, for example, 5 nm to 500 nm. In one embodiment, the barrier layer has a film thickness of 50 nm. The material and film thickness of the barrier layer is not limited to those expressly described herein.

続いて、外部電極２及び外部電極３について説明する。外部電極２及び外部電極３は、保護層４０の上側に、Ｙ軸方向において互いから離間するように設けられる。外部電極２及び外部電極３は、保護層４０の外側に金属材料を含む導体ペーストを塗布することにより形成される。外部電極２及び外部電極３の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。外部電極２及び外部電極３には、必要に応じて、半田バリア層及び半田漏れ層の少なくとも一方が形成されてもよい。 Subsequently, the external electrode 2 and the external electrode 3 will be described. The external electrode 2 and the external electrode 3 are provided on the upper side of the protective layer 40 so as to be separated from each other in the Y-axis direction. The external electrode 2 and the external electrode 3 are formed by applying a conductor paste containing a metal material to the outside of the protective layer 40. Materials of the external electrode 2 and the external electrode 3 include copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), gold (Au), or other materials. A metallic material or an alloy material containing one or more of these metallic elements can be used. At least one of a solder barrier layer and a solder leakage layer may be formed on the external electrode 2 and the external electrode 3, if necessary.

保護層４０のＹ軸負方向の端の近くには溝４１が設けられており、Ｙ軸正方向の端の近くには溝４２が設けられている。溝４１及び溝４２はいずれも、Ｘ軸方向に沿って延伸するとともに保護層４０をＺ軸方向に貫通する用に設けられている。溝４１には引出電極２ａが設けられ、溝４２には引出電極３ａが設けられている。 A groove 41 is provided near the end of the protective layer 40 in the negative direction of the Y axis, and a groove 42 is provided near the end of the protective layer 40 in the positive direction of the Y axis. Both the groove 41 and the groove 42 are provided so as to extend along the X-axis direction and penetrate the protective layer 40 in the Z-axis direction. The groove 41 is provided with an extraction electrode 2a, and the groove 42 is provided with an extraction electrode 3a.

引出電極２ａの上端は外部電極２に接続され、引出電極２ａの下端はＭＩＭ構造体２０の下部電極層２２に接続される。引出電極３ａの上端は外部電極３に接続され、引出電極３ａの下端はＭＩＭ構造体２０の上部電極２３に接続される。 The upper end of the extraction electrode 2a is connected to the external electrode 2, and the lower end of the extraction electrode 2a is connected to the lower electrode layer 22 of the MIM structure 20. The upper end of the extraction electrode 3a is connected to the external electrode 3, and the lower end of the extraction electrode 3a is connected to the upper electrode 23 of the MIM structure 20.

引出電極２ａ、３ａの材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。引出電極２ａ、３ａは、蒸着法、スパッタ法、メッキ法、又はこれら以外の公知の方法により形成される。 As the material of the extraction electrodes 2a and 3a, copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), gold (Au), or a metal material other than these. , Or an alloy material containing one or more of these metallic elements can be used. The extraction electrodes 2a and 3a are formed by a vapor deposition method, a sputtering method, a plating method, or a known method other than these.

次に図４ａ及び図４ｂを参照して、基材１０の側面１０ｃ及び側壁１２の形状について詳細に説明する。図４ａは、基材１０の側面１０ｃの形状を概略的に示す断面図である。 Next, the shapes of the side surface 10c and the side wall 12 of the base material 10 will be described in detail with reference to FIGS. 4a and 4b. FIG. 4a is a cross-sectional view schematically showing the shape of the side surface 10c of the base material 10.

図４ｂは、トレンチ１１を画定する側壁１２の形状を概略的に示す断面図である。図４ａに示されるように、基材１０の側面１０ｃには、複数の側面スキャロップＳが当該側面１０ｃの上端から下端まで形成されている。複数の側面スキャロップＳは、ボッシュプロセスを用いたエッチングによって形成されている。ボッシュプロセスでは、基材のエッチングを行う工程と、基材の表面に保護膜を形成する工程とを含むサイクルを連続して複数回繰り返す。このようなサイクルを１回行うことにより、１つのスキャロップが形成される。このため、側面１０ｃに形成される側面スキャロップＳの数は、ボッシュプロセスを用いたエッチングのサイクル数に対応する。また、ボッシュプロセスのサイクルが連続して繰り返されることにより、Ｚ軸方向において隣り合う側面スキャロップＳは互いに連続する。それぞれの側面スキャロップＳは、基材１０の厚さ方向（すなわちＺ軸方向）に交差する平面（すなわちＸ軸及びＹ軸に沿った平面）に沿って延びるＵ字溝である。すなわち、側面１０ｃは、Ｚ軸方向に沿って並んだ複数の湾曲した凹面によって構成されている。図４ａの実施形態では、側面スキャロップＳは、側面１０ｃの全面（すなわち、基材１０の上面１０ａと下面１０ｂとを接続する４つの面）において、上端から下端まで複数の側面スキャロップＳが形成されている。図４ａでは、説明の便宜上、側面１０ｃに７つの側面スキャロップＳが形成されている実施形態を示しているが、実際には、更に多数の側面スキャロップＳが側面１０ｃに形成されていてもよい。側面１０ｃに形成されるスキャロップＳの数は特に限定されない。また、側面スキャロップＳは、側面１０ｃの一部のみにおいて、上端から下端まで並んで形成されていてもよい。図４ａの実施形態では、複数のスキャロップＳのぞれぞれは、互いに略同一の形状を有している。Ｚ軸方向におけるスキャロップＳの寸法Ｌ１は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。Ｚ軸方向に交差する方向におけるスキャロップＳの寸法Ｌ２は、例えば０．５ｎｍ以上２５０ｎｍ以下とすることができる。 FIG. 4b is a cross-sectional view schematically showing the shape of the side wall 12 defining the trench 11. As shown in FIG. 4a, a plurality of side surface scallops S are formed on the side surface 10c of the base material 10 from the upper end to the lower end of the side surface 10c. The plurality of side surface scallops S are formed by etching using a Bosch process. In the Bosch process, a cycle including a step of etching the base material and a step of forming a protective film on the surface of the base material is continuously repeated a plurality of times. By performing such a cycle once, one scallop is formed. Therefore, the number of side scallops S formed on the side surface 10c corresponds to the number of etching cycles using the Bosch process. Further, by continuously repeating the cycle of the Bosch process, the side surface scallops S adjacent to each other in the Z-axis direction are continuous with each other. Each side surface scallop S is a U-shaped groove extending along a plane (that is, a plane along the X-axis and the Y-axis) intersecting the thickness direction (that is, the Z-axis direction) of the base material 10. That is, the side surface 10c is composed of a plurality of curved concave surfaces arranged along the Z-axis direction. In the embodiment of FIG. 4a, in the side surface scallop S, a plurality of side surface scallops S are formed from the upper end to the lower end on the entire surface of the side surface 10c (that is, the four surfaces connecting the upper surface 10a and the lower surface 10b of the base material 10). ing. FIG. 4a shows an embodiment in which seven side surface scallops S are formed on the side surface 10c for convenience of explanation, but in reality, a larger number of side surface scallops S may be formed on the side surface 10c. The number of scallops S formed on the side surface 10c is not particularly limited. Further, the side surface scallop S may be formed side by side from the upper end to the lower end only in a part of the side surface 10c. In the embodiment of FIG. 4a, each of the plurality of scallops S has substantially the same shape as each other. The dimension L1 of the scallop S in the Z-axis direction can be, for example, 1 nm or more and 500 nm or less. The dimension L2 of the scallop S in the direction intersecting the Z-axis direction can be, for example, 0.5 nm or more and 250 nm or less.

図４ｂに示されるように、トレンチ１１を画定する側壁１２には、複数の側壁スキャロップＳ’が形成されている。ここで、側壁１２とは、トレンチ１１を画定する壁面のうち、Ｚ軸方向に沿って延びる壁面である。複数の側壁スキャロップＳ’は、側壁１２の上端から下端まで並んで形成されている。それぞれの側壁スキャロップＳ’は、側面スキャロップＳと同様に、基材１０の厚さ方向（すなわちＺ軸方向）に交差する方向（すなわちＸ軸方向又はＹ軸方向）に沿って延びるＵ字溝である。すなわち、側壁１２は、軸方向に沿って並んだ複数の湾曲した凹面によって構成されている。図４ｂでは、説明の便宜上、側壁１２に７つの側壁スキャロップＳ’が形成されている実施形態を示している。図４ｂの実施形態では、複数の側壁スキャロップＳ’のそれぞれは、略同一の形状を有している。Ｚ軸方向における側壁スキャロップＳ’の寸法Ｌ１’は、例えば１ｎｍ以上５００ｎｍ以下とすることができる。Ｚ軸方向に交差する方向における側壁スキャロップＳ’の寸法Ｌ２’は、例えば０．５ｎｍ以上２５０ｎｍ以下とすることができる。本明細書においては、基材１０の側面１０ｃに設けられるスキャロップを「側面スキャロップＳ」ということがある。 As shown in FIG. 4b, a plurality of side wall scallops S'are formed on the side wall 12 defining the trench 11. Here, the side wall 12 is a wall surface extending along the Z-axis direction among the wall surfaces defining the trench 11. The plurality of side wall scallops S'are formed side by side from the upper end to the lower end of the side wall 12. Each side wall scallop S'is a U-shaped groove extending along a direction (that is, an X-axis direction or a Y-axis direction) intersecting the thickness direction (that is, the Z-axis direction) of the base material 10 as in the side surface scallop S. is there. That is, the side wall 12 is composed of a plurality of curved concave surfaces arranged along the axial direction. FIG. 4b shows an embodiment in which seven side wall scallops S'are formed on the side wall 12 for convenience of explanation. In the embodiment of FIG. 4b, each of the plurality of side wall scallops S'has substantially the same shape. The dimension L1'of the side wall scallop S'in the Z-axis direction can be, for example, 1 nm or more and 500 nm or less. The dimension L2'of the side wall scallop S'in the direction intersecting the Z-axis direction can be, for example, 0.5 nm or more and 250 nm or less. In the present specification, the scallop provided on the side surface 10c of the base material 10 may be referred to as "side surface scallop S".

後述するように、基材１０の側面１０ｃに形成された側面スキャロップＳと、側壁１２に形成された側壁スキャロップＳ’とは、同一のエッチング工程によって形成されている。スキャロップの数は、ボッシュプロセスにおけるサイクル数によって決まるので、側面１０ｃに形成された側面スキャロップＳの数と、側壁１２に形成された側壁スキャロップＳ’の数とは同一である。また、トレンチキャパシタ１の製造過程においてトレンチ１２となる領域（後述のトレンチ領域）の面積と、側面１０ｃが形成される際にエッチングされる領域（後述の境界領域）の面積との違いから、マイクロローディング効果により側面スキャロップＳと側壁スキャロップＳ’とは相似した形状となっている。本明細書において、側面スキャロップＳと側壁スキャロップＳ’とが相似しているとは、一方のスキャロップの形状を均等に拡大又は縮小すると、他方のスキャロップの形状と同一となることをいう。図４ａ及び図４ｂに示される例においては、側面スキャロップＳの寸法Ｌ１に対する側壁スキャロップＳ’の寸法Ｌ１’の比率、及び、側面スキャロップＳの寸法Ｌ２に対する側壁スキャロップＳ’の寸法Ｌ２’の比率は、例えば１０％以上３００％以下である。 As will be described later, the side surface scallop S formed on the side surface 10c of the base material 10 and the side wall scallop S'formed on the side wall 12 are formed by the same etching process. Since the number of scallops is determined by the number of cycles in the Bosch process, the number of side scallops S formed on the side surface 10c and the number of side wall scallops S'formed on the side wall 12 are the same. Further, due to the difference between the area of the region that becomes the trench 12 (the trench region described later) in the manufacturing process of the trench capacitor 1 and the area of the region that is etched when the side surface 10c is formed (the boundary region described later), the micro Due to the loading effect, the side surface scallop S and the side wall scallop S'have similar shapes. In the present specification, the similarity between the side scallop S and the side wall scallop S'means that when the shape of one scallop is uniformly enlarged or reduced, it becomes the same as the shape of the other scallop. In the examples shown in FIGS. 4a and 4b, the ratio of the side wall scallop S'dimension L1'to the side surface scallop S dimension L1 and the ratio of the side wall scallop S'dimension L2'to the side surface scallop S dimension L2 is. For example, it is 10% or more and 300% or less.

本明細書において「相似」という用語を使用するときには数学的に厳密な意味で使用するものではなく、製造誤差及び／又は計測誤差等に起因する形状のずれは許容されるものとする。「相似」の判断は、例えば、下記の方法によってなされ得る。まず、ＳＥＭ等を用いて図４ａに相当する側面１０ｃの断面形状、及び図４ｂに相当する側壁１２の断面形状の画像を取得する。次に、側壁１２のＺ軸方向の寸法（すなわち、側壁１２の上端から下端までの寸法）が側面１０ｃのＺ軸方向の寸法と同一となるように側壁１２の断面形状を均等に拡大し、側面１０ｃの上端及び下端が、それぞれ、側壁１２の上端及び下端と重なるように配置する。このとき、側面スキャロップＳの寸法Ｌ１と側壁スキャロップＳ’の寸法Ｌ１’とのずれが寸法Ｌ１の１％〜３０％程度、且つ、側面スキャロップＳの寸法Ｌ２と側壁スキャロップＳ’の寸法Ｌ２’とのずれが寸法Ｌ２の１％〜３０％程度であれば、「相似」であるとする。 When the term "similarity" is used in the present specification, it is not used in a mathematically strict sense, and shape deviation due to manufacturing error and / or measurement error is allowed. The determination of "similarity" can be made by, for example, the following method. First, an image of the cross-sectional shape of the side surface 10c corresponding to FIG. 4a and the cross-sectional shape of the side wall 12 corresponding to FIG. 4b is acquired by using SEM or the like. Next, the cross-sectional shape of the side wall 12 is uniformly enlarged so that the Z-axis direction dimension of the side wall 12 (that is, the dimension from the upper end to the lower end of the side wall 12) is the same as the Z-axis direction dimension of the side surface 10c. The upper end and the lower end of the side surface 10c are arranged so as to overlap the upper end and the lower end of the side wall 12, respectively. At this time, the deviation between the dimension L1 of the side scallop S and the dimension L1'of the side wall scallop S'is about 1% to 30% of the dimension L1, and the dimension L2 of the side scallop S and the dimension L2'of the side wall scallop S'. If the deviation is about 1% to 30% of the dimension L2, it is considered to be "similar".

ボッシュプロセスにおけるそれぞれのサイクルが全て同じ条件で行われる場合には、複数の側面スキャロップＳ（又は複数の側壁スキャロップＳ’）のそれぞれの形状は、全て略同一となる。一方、ボシュプロセスにおけるそれぞれのサイクルが互いに異なる条件で行われる場合には、側面１０ｃに形成された複数の側面スキャロップＳのそれぞれの形状は、全て略同一でなくてもよい。また、側壁１２に形成された複数の側壁スキャロップＳ’のそれぞれの形状は、全て略同一でなくてもよい。この場合、少なくとも、複数の側壁スキャロップＳ’のうち上側からｎ番目（ｎは自然数）に位置する側壁スキャロップＳ’の形状と、複数の側面スキャロップＳのうち上側からｎ番目に位置する側面スキャロップＳの形状とが相似していればよい。すなわち、ボッシュプロセスにおける同一のサイクルによって形成された側面スキャロップＳの形状と側壁スキャロップＳ’の形状のみが相似していればよい。 If each cycle in the Bosch process is performed under the same conditions, the shapes of the plurality of side scallops S (or the plurality of side wall scallops S') are all substantially the same. On the other hand, when each cycle in the bosh process is performed under different conditions, the shapes of the plurality of side surface scallops S formed on the side surface 10c do not have to be substantially the same. Further, the shapes of the plurality of side wall scallops S'formed on the side wall 12 do not have to be substantially the same. In this case, at least the shape of the side wall scallop S'located at the nth position from the upper side (n is a natural number) among the plurality of side wall scallops S'and the side surface scallop S located at the nth position from the upper side among the plurality of side wall scallops S. It suffices if the shape of is similar. That is, only the shape of the side scallop S and the shape of the side wall scallop S'formed by the same cycle in the Bosch process need be similar.

次に、図５及び図６ａ〜図６ｉを参照して、トレンチキャパシタ１の製造方法について説明する。図５及び図６ａ〜図６ｉは、一実施形態に係るトレンチキャパシタの製造工程を説明するための図である。 Next, a method for manufacturing the trench capacitor 1 will be described with reference to FIGS. 5 and 6a to 6i. 5 and 6a to 6i are diagrams for explaining the manufacturing process of the trench capacitor according to the embodiment.

まず、上面１０ａ’及び下面１０ｂ’を有するウェハ状のウェハＷを準備する。次に、図５及び図６ａに示されるように、ウェハ状のウェハＷの上面１０ａ’に、トレンチキャパシタ１が形成される複数のキャパシタ領域Ｒ１と、上面１０ａ’に沿った第１方向において隣り合うキャパシタ領域Ｒ１同士の間に位置する境界領域Ｒ１３と、キャパシタ領域Ｒ１内に設けられ、トレンチが形成されるトレンチ領域Ｒ１１とを有するマスクＭ１を形成する（第１工程）。複数のトレンチ領域Ｒ１１のパターンは、図１に示されている複数のトレンチ１１の位置に対応している。 First, a wafer-shaped wafer W having an upper surface 10a'and a lower surface 10b' is prepared. Next, as shown in FIGS. 5 and 6a, a plurality of capacitor regions R1 in which the trench capacitor 1 is formed are adjacent to the upper surface 10a'of the wafer-shaped wafer W in the first direction along the upper surface 10a'. A mask M1 having a boundary region R13 located between the matching capacitor regions R1 and a trench region R11 provided in the capacitor region R1 and forming a trench is formed (first step). The pattern of the plurality of trench regions R11 corresponds to the positions of the plurality of trenches 11 shown in FIG.

境界領域Ｒ１３は、上面１０ａ’に沿った方向においてトレンチキャパシタ１が形成される領域Ｒ１同士の間に位置する領域である。例えば、上面１０ａ’に沿った第１方向をＸ軸方向とした場合には、境界領域Ｒ１３は矩形状の領域となり、境界領域Ｒ１３の短辺の寸法はＸ軸方向において隣り合う領域Ｒ１同士の間の間隔に相当し、境界領域Ｒ１３の長辺の寸法はＹ軸方向における領域Ｒ１の寸法に相当する。上面１０ａ’に沿った方向をＹ軸方向とした場合には、境界領域Ｒ１３の短辺の寸法はＹ軸方向において隣り合う領域Ｒ１同士の間の間隔に相当し、境界領域Ｒ１３の長辺の寸法はＸ軸方向における領域Ｒ１の寸法に相当する。図５においては、上面１０ａに沿った方向をＸ軸方向とした場合の境界領域Ｒ１３が示されている。一例として、境界領域Ｒ１３の短辺の寸法は、１ｕｍ〜１００ｕｍ程度であり、境界領域Ｒ１３の長辺の寸法は、１００ｕｍ〜１０ｍｍ程度とすることができる。また、１つのトレンチ領域Ｒ１１の面積に対する境界領域Ｒ１３の面積の比率は、０．０００１％〜１０％程度とすることができる。 The boundary region R13 is a region located between the regions R1 in which the trench capacitors 1 are formed in the direction along the upper surface 10a'. For example, when the first direction along the upper surface 10a'is the X-axis direction, the boundary region R13 becomes a rectangular region, and the dimensions of the short sides of the boundary region R13 are the adjacent regions R1 in the X-axis direction. The dimension of the long side of the boundary region R13 corresponds to the dimension of the region R1 in the Y-axis direction. When the direction along the upper surface 10a'is the Y-axis direction, the dimension of the short side of the boundary region R13 corresponds to the distance between adjacent regions R1 in the Y-axis direction, and the long side of the boundary region R13. The dimensions correspond to the dimensions of the region R1 in the X-axis direction. In FIG. 5, the boundary region R13 is shown when the direction along the upper surface 10a is the X-axis direction. As an example, the size of the short side of the boundary region R13 is about 1 um to 100 um, and the size of the long side of the boundary region R13 can be about 100 um to 10 mm. Further, the ratio of the area of the boundary region R13 to the area of one trench region R11 can be about 0.0001% to 10%.

次に、図６ｂに示されるように、ウェハＷをエッチングすることにより、トレンチ領域Ｒ１１に、Ｚ軸方向に沿って上面１０ａ’から延びるトレンチ１１が形成されると共に、境界領域Ｒ１３に境界溝１３を形成する（第２工程）。ウェハＷのエッチングは、例えばボッシュプロセスを用いたドライエッチングによってなされる。境界領域Ｒ１３は、各々のトレンチ領域Ｒ１１より大きな面積を有しているので、マイクロローディング効果により、境界溝１３はトレンチ１１より深くエッチングされる。また、この工程ではボッシュプロセスを用いているので、トレンチ１１を画定する側壁１２に複数の側壁スキャロップＳ’が形成される。同様に、境界溝１３を画定する側壁（すなわち、後に側面１０ｃとなる壁面）に複数の側面スキャロップＳが形成される。 Next, as shown in FIG. 6b, by etching the wafer W, a trench 11 extending from the upper surface 10a'along the Z-axis direction is formed in the trench region R11, and the boundary groove 13 is formed in the boundary region R13. (Second step). The etching of the wafer W is performed by, for example, dry etching using a Bosch process. Since the boundary region R13 has a larger area than each trench region R11, the boundary groove 13 is etched deeper than the trench 11 due to the microloading effect. Further, since the Bosch process is used in this step, a plurality of side wall scallops S'are formed on the side wall 12 defining the trench 11. Similarly, a plurality of side surface scallops S are formed on the side wall (that is, the wall surface that later becomes the side surface 10c) that defines the boundary groove 13.

次に、ウェハ状のウェハＷからマスクＭ１を除去する（図６ｃ参照）。その後、図６ｄに示されるように、ウェハＷの上面１０ａ’及びトレンチ１１の内部に、複数の下部電極層２２、誘電体層２１、及び上部電極層２３を含むＭＩＭ構造体２０を形成する（第３工程）。ＭＩＭ構造体２０は、上面１０ａ’、トレンチ１１、及び境界溝１３を画定する壁面に沿って形成される。誘電体層２１は、例えばジルコニアから形成され、下部電極層２２及び上部電極層２３はＴｉＮから形成され得る。ＭＩＭ構造体２０に含まれる各層（すなわち、下部電極層２２、誘電体層２１、及び上部電極層２３）は、ＡＬＤ法によって形成され得る。誘電体層２２の材料はジルコニアには限られず、下部電極層２２及び上部電極層２３の材料はＴｉＮには限られない。下部電極層２２、誘電体層２１、及び上部電極層２３は、ＡＬＤ法以外の様々な公知の方法により形成されてもよい。 Next, the mask M1 is removed from the wafer-shaped wafer W (see FIG. 6c). After that, as shown in FIG. 6d, a MIM structure 20 including a plurality of lower electrode layers 22, a dielectric layer 21, and an upper electrode layer 23 is formed inside the upper surface 10a'and the trench 11 of the wafer W (. Third step). The MIM structure 20 is formed along the wall surface defining the upper surface 10a', the trench 11, and the boundary groove 13. The dielectric layer 21 may be formed of, for example, zirconia, and the lower electrode layer 22 and the upper electrode layer 23 may be formed of TiN. Each layer contained in the MIM structure 20 (that is, the lower electrode layer 22, the dielectric layer 21, and the upper electrode layer 23) can be formed by the ALD method. The material of the dielectric layer 22 is not limited to zirconia, and the materials of the lower electrode layer 22 and the upper electrode layer 23 are not limited to TiN. The lower electrode layer 22, the dielectric layer 21, and the upper electrode layer 23 may be formed by various known methods other than the ALD method.

次に、Ｚ軸方向から見て複数のトレンチ１１を一体に覆うマスクＭ２を形成し、このマスクＭ２を用いてＭＩＭ構造体２０をエッチングする。この工程により、境界溝１３の内部に形成されたＭＩＭ構造体２０が除去される（図６ｅ及び図６ｆ参照）。 Next, a mask M2 that integrally covers the plurality of trenches 11 when viewed from the Z-axis direction is formed, and the MIM structure 20 is etched using the mask M2. By this step, the MIM structure 20 formed inside the boundary groove 13 is removed (see FIGS. 6e and 6f).

次に、図６ｆに示されるように、ＭＩＭ構造体２０の上に保護層４０を形成する。このとき、保護層４０のうちＭＩＭ構造体２０の上側に設けられている部分のＹ軸方向の両端の各々の近くに溝４１，４２がそれぞれ設けられる。 Next, as shown in FIG. 6f, a protective layer 40 is formed on the MIM structure 20. At this time, grooves 41 and 42 are provided near both ends in the Y-axis direction of the portion of the protective layer 40 provided on the upper side of the MIM structure 20, respectively.

次に、めっき法等により、溝４１，４２の内部に引出電極２ａ，３ａがそれぞれ形成され、保護層４０の表面に外部電極２及び外部電極３が形成される（図６ｇ参照）。最後に、ウェハ状のウェハＷの下面１０ｂ’側から薄化することにより、ウェハＷを各々の基材１０に個片化する（第４工程）。ウェハＷの薄化は、例えばエッチング、研削、又はエッチングと研削とを併用した方法により、ウェハＷの下面１０ｂ’側の一部を除去することによって行われ得る。エッチングと研削とを併用した方法によりウェハＷを個片化する場合には、研削のみによってウェハＷを個片化する場合に比べ、トレンチキャパシタ１の基材１０の下面１０ｂをより平滑にすることができる。また、研削のみによってウェハＷを個片化する場合に比べ、除去されるウェハＷの厚さを高精度に制御できる。研削のみによってウェハＷを個片化する場合には、エッチングによってウェハＷを個片化する場合に比べ、処理時間の短縮を図ることができる。以上の工程により、複数のトレンチキャパシタ１が得られる。 Next, the extraction electrodes 2a and 3a are formed inside the grooves 41 and 42 by a plating method or the like, and the external electrode 2 and the external electrode 3 are formed on the surface of the protective layer 40 (see FIG. 6g). Finally, the wafer W is separated into individual base materials 10 by thinning from the lower surface 10b'side of the wafer-shaped wafer W (fourth step). The thinning of the wafer W can be performed by removing a part of the lower surface 10b'side of the wafer W by, for example, etching, grinding, or a method in which etching and grinding are used in combination. When the wafer W is fragmented by a method using both etching and grinding, the lower surface 10b of the base material 10 of the trench capacitor 1 is made smoother than the case where the wafer W is fragmented only by grinding. Can be done. Further, the thickness of the wafer W to be removed can be controlled with high accuracy as compared with the case where the wafer W is fragmented only by grinding. When the wafer W is fragmented only by grinding, the processing time can be shortened as compared with the case where the wafer W is fragmented by etching. By the above steps, a plurality of trench capacitors 1 can be obtained.

ウェハＷを各々の基材１０に個片化する工程では、上下方向におけるエッチング面の位置が境界溝１３の底面と一致したタイミング（すなわち、境界溝１３の底面が除去されたタイミング）でエッチングを停止させる。この場合、図４ａ及び図４ｂに示される実施形態のように、側面１０ｃに形成された側面スキャロップＳの数と、側壁１２に形成された側壁スキャロップＳ’の数とは同一となる。ウェハＷを各々の基材１０に個片化する工程では、上下方向におけるエッチング面の位置が境界溝１３の底面を超えたタイミングでエッチングを停止させてもよい。この場合、側面１０ｃに形成されたスキャロップＳの数と、側壁１２に形成されたスキャロップＳ’の数とは同一でなくてもよい。 In the step of individualizing the wafer W into each base material 10, etching is performed at a timing when the position of the etching surface in the vertical direction coincides with the bottom surface of the boundary groove 13 (that is, the timing when the bottom surface of the boundary groove 13 is removed). Stop it. In this case, the number of side wall scallops S formed on the side surface 10c and the number of side wall scallops S'formed on the side wall 12 are the same as in the embodiments shown in FIGS. 4a and 4b. In the step of separating the wafer W into the respective base materials 10, the etching may be stopped at the timing when the position of the etching surface in the vertical direction exceeds the bottom surface of the boundary groove 13. In this case, the number of scallops S formed on the side surface 10c and the number of scallops S'formed on the side wall 12 do not have to be the same.

以上説明したように、トレンチキャパシタ１の基材１０の側面１０ｃの少なくとも一部に、複数の側面スキャロップＳが当該側面１０ｃの上端から下端まで並んで形成されている。このように、ボッシュプロセスを用いたエッチングによって形成される側面スキャロップＳが基材の側面１０ｃに形成されているので、当該トレンチキャパシタ１はエッチングによって個片化されている。したがって、ダイシングブレードによる切削に起因するトレンチキャパシタ１の破損を抑制でき、歩留まりの向上を図ることができる。 As described above, a plurality of side surface scallops S are formed side by side from the upper end to the lower end of the side surface 10c on at least a part of the side surface 10c of the base material 10 of the trench capacitor 1. As described above, since the side surface scallop S formed by etching using the Bosch process is formed on the side surface 10c of the base material, the trench capacitor 1 is separated by etching. Therefore, damage to the trench capacitor 1 due to cutting by the dicing blade can be suppressed, and the yield can be improved.

また、トレンチキャパシタ１では、トレンチ１１を画定する壁面のうち上下方向に沿って延びる側壁１２の上端から下端まで複数の側壁スキャロップＳが並んで形成されており、複数の側壁スキャロップＳ’のうち上側からｎ番目の側壁スキャロップＳ’の形状と、複数の側面スキャロップＳのうち上側からｎ番目の側面スキャロップＳの形状とは相似している。この場合、ボッシュプロセスを用いた同一のエッチング工程によってトレンチ１１の側壁１２及びトレンチキャパシタ１の側面１０ｃが形成されているので、トレンチキャパシタ１の製造工程を簡略化することができる。したがって、トレンチキャパシタ１を容易に製造することが可能である。 Further, in the trench capacitor 1, a plurality of side wall scallops S are arranged side by side from the upper end to the lower end of the side wall 12 extending in the vertical direction among the wall surfaces defining the trench 11, and the upper side of the plurality of side wall scallops S'is formed. The shape of the nth side wall scallop S'from the side is similar to the shape of the nth side wall scallop S from the upper side among the plurality of side surface scallops S. In this case, since the side wall 12 of the trench 11 and the side surface 10c of the trench capacitor 1 are formed by the same etching process using the Bosch process, the manufacturing process of the trench capacitor 1 can be simplified. Therefore, the trench capacitor 1 can be easily manufactured.

また、本実施形態に係るトレンチキャパシタの製造方法では、エッチングによってトレンチキャパシタ１が個片化されるので、ダイシングブレードによる切削に起因するトレンチキャパシタ１の破損を抑制できる。また、このトレンチキャパシタ１の製造方法では、ボッシュプロセスを用いて基材をエッチングし、マイクロローディング効果を利用してトレンチを形成すると共に、トレンチより深い境界溝を形成する。このように複数のトレンチキャパシタ１を分離するための境界溝１３及びトレンチ１１を同一のエッチング工程によって形成することができるので、トレンチキャパシタ１の製造工程を簡略化することができる。したがって、トレンチキャパシタ１を容易に製造することが可能である。 Further, in the method for manufacturing a trench capacitor according to the present embodiment, since the trench capacitor 1 is separated by etching, damage to the trench capacitor 1 due to cutting by a dicing blade can be suppressed. Further, in this method of manufacturing the trench capacitor 1, the base material is etched by using the Bosch process to form a trench by utilizing the microloading effect, and a boundary groove deeper than the trench is formed. Since the boundary groove 13 and the trench 11 for separating the plurality of trench capacitors 1 can be formed by the same etching process in this way, the manufacturing process of the trench capacitor 1 can be simplified. Therefore, the trench capacitor 1 can be easily manufactured.

一実施形態において、Ｚ軸方向（すなわち上下方向）から見て、基材１０の形状は矩形状に限定されず、適宜変更可能である。例えば、Ｚ軸方向から見て、基材１０はＬ字状、Ｔ字状、十字状、又は円形状であってもよい。ダイシングによってトレンチキャパシタを個片化する場合、矩形状以外の形状にトレンチキャパシタを個片化することは困難である。これに対し、トレンチキャパシタ１はエッチングによって個片化されるので、矩形状以外の形状に当該トレンチキャパシタ１を個片化することが可能である。したがって、当該トレンチキャパシタ１を用いることにより、回路基板等における設計の自由度の向上を図ることができる。 In one embodiment, the shape of the base material 10 is not limited to a rectangular shape when viewed from the Z-axis direction (that is, the vertical direction), and can be changed as appropriate. For example, the base material 10 may have an L-shape, a T-shape, a cross shape, or a circular shape when viewed from the Z-axis direction. When the trench capacitor is separated by dicing, it is difficult to separate the trench capacitor into a shape other than the rectangular shape. On the other hand, since the trench capacitor 1 is fragmented by etching, it is possible to fragment the trench capacitor 1 into a shape other than a rectangular shape. Therefore, by using the trench capacitor 1, it is possible to improve the degree of freedom in designing the circuit board or the like.

本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれうる任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。 The dimensions, materials, and arrangement of each component described herein are not limited to those expressly described in the embodiments, and each component may be included within the scope of the present invention. Can be transformed to have the dimensions, materials, and arrangement of. In addition, components not explicitly described in the present specification may be added to the described embodiments, or some of the components described in each embodiment may be omitted.

本明細書において、一の物体が他の物体の「上」、「上面」、「下」、又は「下面」に設けられると説明される場合には、当該一の物体は当該他の物体と直接接していても良く、別の層や膜を介して間接的に接していても良い。 In the present specification, when it is described that one object is provided "above", "upper surface", "lower", or "lower surface" of another object, the one object is referred to as the other object. It may be in direct contact, or may be indirect contact via another layer or membrane.

１…トレンチキャパシタ、１０…基材、１０ａ…上面、１０ｃ…側面、１１…トレンチ、１２…側壁、１３…境界溝、２０…ＭＩＭ構造体、Ｒ１１…トレンチ領域、Ｒ１３…境界領域、Ｓ…側面スキャロップ、Ｓ’…側壁スキャロップ。 1 ... Trench capacitor, 10 ... Base material, 10a ... Top surface, 10c ... Side surface, 11 ... Trench, 12 ... Side wall, 13 ... Boundary groove, 20 ... MIM structure, R11 ... Trench region, R13 ... Boundary region, S ... Side surface Scallop, S'... Side wall scallop.

Claims (9)

上面と、前記上面とは反対側の下面と、前記上面及び前記下面を接続する側面とを有し、上下方向に沿って前記上面から延びるトレンチが設けられた基材と、
第１導電層と、第２導電層と、前記第１導電層と前記第２導電層とに挟まれた誘電体層とを有し、前記上面及び前記トレンチを画定する壁面に沿って設けられたＭＩＭ構造体と、を備え、
前記基材の前記側面の上端から下端まで複数の側面スキャロップが形成されている、トレンチキャパシタ。 A base material having an upper surface, a lower surface opposite to the upper surface, and a side surface connecting the upper surface and the lower surface, and provided with a trench extending from the upper surface in the vertical direction.
It has a first conductive layer, a second conductive layer, and a dielectric layer sandwiched between the first conductive layer and the second conductive layer, and is provided along the upper surface and the wall surface defining the trench. With a MIM structure,
A trench capacitor in which a plurality of side surface scallops are formed from the upper end to the lower end of the side surface of the base material. 前記トレンチを画定する壁面のうち上下方向に沿って延びる側壁の上端から下端まで複数の側壁スキャロップが形成されており、
前記複数の側壁スキャロップのうち上側からｎ番目の側壁スキャロップの形状と、前記複数の側面スキャロップのうち上側からｎ番目の側面スキャロップの形状とは相似している、請求項１に記載のトレンチキャパシタ。 A plurality of side wall scallops are formed from the upper end to the lower end of the side wall extending in the vertical direction in the wall surface defining the trench.
The trench capacitor according to claim 1, wherein the shape of the nth side wall scallop from the upper side of the plurality of side wall scallops is similar to the shape of the nth side wall scallop from the upper side of the plurality of side wall scallops. 前記上下方向から見て、前記基材はＬ字状、Ｔ字状、十字状、又は円形状である、請求項１又は２に記載のトレンチキャパシタ。 The trench capacitor according to claim 1 or 2, wherein the base material is L-shaped, T-shaped, cross-shaped, or circular when viewed from the vertical direction. 請求項１〜３の何れか一項に記載のトレンチキャパシタを備える回路基板。 A circuit board including the trench capacitor according to any one of claims 1 to 3. 請求項４に記載の回路基板を備える電子機器。 An electronic device including the circuit board according to claim 4. 上面と、前記上面とは反対側の下面とを有するウェハを個片化して複数のトレンチキャパシタを製造する方法であって、
前記ウェハの前記上面に、前記トレンチキャパシタが形成される複数のキャパシタ領域と、前記複数のキャパシタ領域のうち前記上面に沿った第１方向において隣り合う前記キャパシタ領域同士の間に位置する境界領域と、前記キャパシタ領域内に設けられ、トレンチが形成されるトレンチ領域とを有するマスクを形成する第１工程と、
前記ウェハをエッチングし、前記トレンチ領域に上下方向に沿って前記上面から延びる前記トレンチを形成すると共に、前記境界領域に前記トレンチより深い境界溝を形成する第２工程と、
第１導電層と、第２導体層と、前記第１導電層と前記第２導体層とに挟まれた誘電体層とを有するＭＩＭ構造体を、前記トレンチを画定する壁面及び前記上面に沿って設ける第３工程と、
前記下面側から前記ウェハを薄化することにより前記ウェハを個片化する第４工程とを含む、トレンチキャパシタの製造方法。 A method of manufacturing a plurality of trench capacitors by fragmenting a wafer having an upper surface and a lower surface opposite to the upper surface.
A plurality of capacitor regions in which the trench capacitors are formed on the upper surface of the wafer, and a boundary region located between the capacitor regions adjacent to each other in the first direction along the upper surface of the plurality of capacitor regions. The first step of forming a mask having a trench region provided in the capacitor region and forming a trench.
A second step of etching the wafer to form the trench extending from the upper surface in the vertical direction in the trench region and forming a boundary groove deeper than the trench in the boundary region.
A MIM structure having a first conductive layer, a second conductor layer, and a dielectric layer sandwiched between the first conductive layer and the second conductor layer is formed along a wall surface defining the trench and the upper surface thereof. And the third step to be provided
A method for manufacturing a trench capacitor, which comprises a fourth step of individualizing the wafer by thinning the wafer from the lower surface side. 前記第２工程において、ボッシュプロセスを用いて前記ウェハをエッチングし、
マイクロローディング効果を利用して前記トレンチ及び前記境界溝を形成する、請求項６に記載のトレンチキャパシタの製造方法。 In the second step, the wafer is etched using a Bosch process.
The method for manufacturing a trench capacitor according to claim 6, wherein the trench and the boundary groove are formed by utilizing the microloading effect. 前記第４工程において、エッチング及び研削を行うことにより前記ウェハを個片化する、請求項６又は７に記載のトレンチキャパシタの製造方法。 The method for manufacturing a trench capacitor according to claim 6 or 7, wherein in the fourth step, the wafer is individualized by etching and grinding. 前記第４工程において、研削を行うことにより前記ウェハを個片化する、請求項６又は７に記載のトレンチキャパシタの製造方法。 The method for manufacturing a trench capacitor according to claim 6 or 7, wherein in the fourth step, the wafer is fragmented by grinding.
JP2019027286A 2019-02-19 2019-02-19 Trench capacitor and manufacturing method of the trench capacitor Pending JP2020136455A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019027286A JP2020136455A (en) 2019-02-19 2019-02-19 Trench capacitor and manufacturing method of the trench capacitor
PCT/JP2020/004396 WO2020170825A1 (en) 2019-02-19 2020-02-05 Trench capacitor and trench capacitor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019027286A JP2020136455A (en) 2019-02-19 2019-02-19 Trench capacitor and manufacturing method of the trench capacitor

Publications (1)

Publication Number Publication Date
JP2020136455A true JP2020136455A (en) 2020-08-31

Family

ID=72144471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019027286A Pending JP2020136455A (en) 2019-02-19 2019-02-19 Trench capacitor and manufacturing method of the trench capacitor

Country Status (2)

Country Link
JP (1) JP2020136455A (en)
WO (1) WO2020170825A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158002A (en) * 2001-11-22 2003-05-30 Matsushita Electric Ind Co Ltd Chip-type electronic component and its manufacturing method
JP4877017B2 (en) * 2007-03-30 2012-02-15 Ｔｄｋ株式会社 Thin film capacitor
JP2018195701A (en) * 2017-05-17 2018-12-06 株式会社デンソー Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
WO2020170825A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
CN107689299B (en) Thin film ceramic capacitor
US9620581B2 (en) Multilayer electrical device
US11101072B2 (en) Capacitor with limited substrate capacitance
US11197372B2 (en) Capacitor having through hole structure and manufacturing method therefor
CN110010346A (en) Monolithic ceramic electronic component and its manufacturing method
CN108807669B (en) Capacitor and board having the same
JPWO2016158228A1 (en) Thin film capacitor
CN109217840A (en) Acoustic resonator and method for manufacturing acoustic resonator
TWI654781B (en) Process to produce a piezoelectric layer arrangement and corresponding piezoelectric layer arrangement
JP2021057374A (en) Capacitor
JP7160594B2 (en) Capacitor
CN110098054B (en) Capacitor assembly
US9521794B2 (en) Method for producing a microelectronic device
US11903182B2 (en) Capacitor and manufacturing method therefor
US10177027B2 (en) Method for reducing cracks in a step-shaped cavity
WO2021085573A1 (en) Trench capacitor and trench capacitor production method
JP7178187B2 (en) trench capacitor
WO2020170825A1 (en) Trench capacitor and trench capacitor manufacturing method
JP7421880B2 (en) trench capacitor
JP4323137B2 (en) Capacitor for embedding board, circuit board embedded with capacitor for embedding board, and method for manufacturing capacitor for embedding board
US20180342352A1 (en) Capacitor
CN111199956A (en) Semiconductor device and forming method thereof
JP7197311B2 (en) Capacitor and capacitor manufacturing method
WO2020080291A1 (en) Trench capacitor and method for producing trench capacitor
JP2019114734A (en) Through electrode substrate, method of manufacturing the same, and semiconductor device using the same