JP2020126891A - 抵抗変化素子及び抵抗変化素子の製造方法 - Google Patents
抵抗変化素子及び抵抗変化素子の製造方法 Download PDFInfo
- Publication number
- JP2020126891A JP2020126891A JP2019017152A JP2019017152A JP2020126891A JP 2020126891 A JP2020126891 A JP 2020126891A JP 2019017152 A JP2019017152 A JP 2019017152A JP 2019017152 A JP2019017152 A JP 2019017152A JP 2020126891 A JP2020126891 A JP 2020126891A
- Authority
- JP
- Japan
- Prior art keywords
- eutectic alloy
- layer
- alloy layer
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000006023 eutectic alloy Substances 0.000 claims abstract description 198
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 73
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910052738 indium Inorganic materials 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 11
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910052797 bismuth Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 69
- 239000002184 metal Substances 0.000 abstract description 69
- 239000010410 layer Substances 0.000 description 282
- 238000000034 method Methods 0.000 description 31
- 230000008569 process Effects 0.000 description 28
- 229910001120 nichrome Inorganic materials 0.000 description 17
- 230000008018 melting Effects 0.000 description 14
- 238000002844 melting Methods 0.000 description 14
- 239000003960 organic solvent Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 230000005496 eutectics Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910018956 Sn—In Inorganic materials 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007738 vacuum evaporation Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910018978 Sn—In—Bi Inorganic materials 0.000 description 3
- 238000005411 Van der Waals force Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Abstract
Description
(抵抗変化素子)
最初に、第1の実施の形態における抵抗変化素子について、図1に基づき説明する。本実施の形態における抵抗変化素子は、下部配線10、上部配線20、抵抗変化部30を有しており、絶縁基板40の上に形成されている。下部配線10及び上部配線20は、金属等により形成されており、各々複数設けられており、互いに直交するように配置されている。抵抗変化部30は、このように配置された下部配線10と上部配線20との間に設けられており、2次元状に配置されている。本願においては、下部配線10を第1の配線と記載し、上部配線20を第2の配線と記載する場合がある。尚、図1においては、絶縁膜等は省略されている。
次に、本実施の形態における抵抗変化素子の製造方法について、図5〜図20に基づき説明する。
次に、本実施の形態における認証システムについて説明する。PUFは、半導体デバイス等において、僅かな特性の違いを用いたものであり、同一の製品であっても、得られる情報が異なることから、認証システムにおける鍵の生成や認証用に用いることが期待されている。PUFにおいては、内部構造が解析され再現されてしまうことを避けるため、一定の時間ごとに書き換えることのできるものが好ましく、本実施の形態における抵抗変化素子を用いることができる。
(抵抗変化素子)
次に、第2の実施の形態における抵抗変化素子について、図22に基づき説明する。本実施の形態における抵抗変化素子は、絶縁基板140の上に形成された第1の配線110、第2の配線120、抵抗変化部130を有している。第1の配線110及び第2の配線120は金属等により形成されており、各々複数設けられており、互いに直交するように配置されている。抵抗変化部130は、このように配置された第1の配線110と第2の配線120との間に設けられており、2次元状に配置されている。尚、図22においては、絶縁膜等は省略されている。
次に、本実施の形態における抵抗変化素子の製造方法について、図24〜図35に基づき説明する。
次に、第3の実施の形態における抵抗変化素子について説明する。本実施の形態は、第1の実施の形態における抵抗変化素子において、ヒータ38、39が設けられていない構造のものである。即ち、本実施の形態における抵抗変化素子は、図36に示されるように、第1の絶縁膜36の内部にはヒータ38は設けられておらず、第2の絶縁膜37の内部にもヒータ39は設けられてはいない。このため、第1の共晶合金層32及び第2の共晶合金層34を加熱する際には、外部より不図示のヒータを接触させて、第1の共晶合金層32及び第2の共晶合金層34を加熱し、共晶合金を溶融させる。または、第1の共晶合金層32及び第2の共晶合金層34における共晶金属の融点が低い場合には、下部配線10及び上部配線20に過電流を流し、第1の共晶合金層32及び第2の共晶合金層34を加熱し溶融させてもよい。
次に、第4の実施の形態における抵抗変化素子について説明する。本実施の形態における抵抗変化素子は、1つの抵抗変化部に、共晶合金層が1つ設けられている構造のものである。具体的には、本実施の形態における抵抗変化素子は、図38に示されるように、下部配線10と上部配線20との間の抵抗変化部230が形成されている。抵抗変化部230は、下部配線10の上に、グラフェン層33、共晶合金層234、金属層235が積層されて形成されており、金属層235の上には、上部配線20が形成されている。共晶合金層234及び金属層235の周囲には、絶縁膜237が形成されており、絶縁膜237において、共晶合金層234の近傍には、ヒータ239が埋め込まれている。共晶合金層234は、第1の実施の形態における第2の共晶合金層34と同様のものであり、金属層235は、第2の金属層35と同様のものであり、絶縁膜237は、第2の絶縁膜37と同様のものであり、ヒータ239はヒータ39と同様のものである。
(付記1)
グラフェン層と、
前記グラフェン層に接触する共晶合金層と、
を有することを特徴とする抵抗変化素子。
(付記2)
前記グラフェン層は、第1の配線と接触しており、
前記共晶合金層は、WまたはTaを含む金属層を介して第2の配線と接続されていることを特徴とする付記1に記載の抵抗変化素子。
(付記3)
前記共晶合金層の周囲には、電流によって昇温し、前記共晶合金層を加熱するヒータが設けられていることを特徴とする付記1または2に記載の抵抗変化素子。
(付記4)
グラフェン層と、
前記グラフェン層に接触する第1の共晶合金層と、
前記グラフェン層に接触する第2の共晶合金層と、
を有することを特徴とする抵抗変化素子。
(付記5)
前記第1の共晶合金層は、前記グラフェン層の一方の面に接触しており、
前記第2の共晶合金層は、前記グラフェン層の他方の面に接触していることを特徴とする付記4に記載の抵抗変化素子。
(付記6)
前記第1の共晶合金層及び前記第2の共晶合金層は、前記グラフェン層の同一面と接触していることを特徴とする付記4に記載の抵抗変化素子。
(付記7)
前記第1の共晶合金層は、WまたはTaを含む第1の金属層を介して第1の配線と接続されており、
前記第2の共晶合金層は、WまたはTaを含む第2の金属層を介して第2の配線と接続されていることを特徴とする付記4から6のいずれかに記載の抵抗変化素子。
(付記8)
前記第1の共晶合金層及び第2の共晶合金層の周囲には、電流によって昇温し、前記第1の共晶合金層及び第2の共晶合金層を加熱するヒータが設けられていることを特徴とする付記4から7のいずれかに記載の抵抗変化素子。
(付記9)
前記共晶合金は、In、Bi、Sn、Ga、Pbのいずれかを含むものであることを特徴とする付記1から8のいずれかに記載の抵抗変化素子。
(付記10)
前記共晶合金は、Sn−In−Bi、または、Sn−In−Pbであることを特徴とする付記1から8のいずれかに記載の抵抗変化素子。
(付記11)
前記共晶合金を加熱し溶融し凝固させることにより、前記グラフェン層との界面における抵抗を変化させるものであることを特徴とする付記1から10のいずれかに記載の抵抗変化素子。
(付記12)
絶縁基板の上の第1の配線の上に、グラフェン層を形成する工程と、
前記グラフェン層の上に、共晶合金層を形成する工程と、
前記共晶合金層と接続される第2の配線を形成する工程と、
を有することを特徴とする抵抗変化素子の製造方法。
(付記13)
前記共晶合金層と前記第2の配線との間に、WまたはTaを含む金属層を形成する工程を有することを特徴とする付記12に記載の抵抗変化素子。
(付記14)
前記共晶合金層の周囲に、電流によって昇温し、前記共晶合金層を加熱するヒータを形成する工程を有することを特徴とする付記12または13に記載の抵抗変化素子。
(付記15)
第1の配線の上に、第1の共晶合金層を形成する工程と、
前記第1の共晶合金層の上に、グラフェン層を形成する工程と、
前記グラフェン層の上に、第2の共晶合金層を形成する工程と、
前記第2の共晶合金層の上に、第2の配線を形成する工程と、
を有することを特徴とする抵抗変化素子の製造方法。
(付記16)
絶縁基板の上に、グラフェン層を形成する工程と、
前記グラフェン層の上に、第1の共晶合金層及び第2の共晶合金層を形成する工程と、
前記第1の共晶合金層と接続される第1の配線を形成する工程と、
前記第2の共晶合金層と接続される第2の配線を形成する工程と、
を有することを特徴とする抵抗変化素子の製造方法。
(付記17)
前記第1の共晶合金層と前記第1の配線との間に、WまたはTaを含む第1の金属層を形成する工程と、
前記第2の共晶合金層と前記第2の配線との間に、WまたはTaを含む第2の金属層を形成する工程と、
を有することを特徴とする付記15または16に記載の抵抗変化素子の製造方法。
(付記18)
前記第1の共晶合金層及び第2の共晶合金層の周囲に、電流によって昇温し、前記第1の共晶合金層及び第2の共晶合金層を加熱するヒータを形成する工程を有すること特徴とする付記15から17のいずれかに記載の抵抗変化素子の製造方法。
(付記19)
前記共晶合金は、In、Bi、Sn、Ga、Pbのいずれかを含むものであることを特徴とする付記12から18のいずれかに記載の抵抗変化素子の製造方法。
(付記20)
前記共晶合金は、Sn−In−Bi、または、Sn−In−Pbであることを特徴とする付記12から18のいずれかに記載の抵抗変化素子の製造方法。
11 出力部
20 上部配線
21 入力部
30 抵抗変化部
31 第1の金属層
32 第1の共晶合金層
33 グラフェン層
34 第2の共晶合金層
35 第2の金属層
36 第1の絶縁膜
37 第2の絶縁膜
38 ヒータ
39 ヒータ
40 絶縁基板
Claims (10)
- グラフェン層と、
前記グラフェン層に接触する共晶合金層と、
を有することを特徴とする抵抗変化素子。 - グラフェン層と、
前記グラフェン層に接触する第1の共晶合金層と、
前記グラフェン層に接触する第2の共晶合金層と、
を有することを特徴とする抵抗変化素子。 - 前記第1の共晶合金層は、前記グラフェン層の一方の面に接触しており、
前記第2の共晶合金層は、前記グラフェン層の他方の面に接触していることを特徴とする請求項2に記載の抵抗変化素子。 - 前記第1の共晶合金層及び前記第2の共晶合金層は、前記グラフェン層の同一面と接触していることを特徴とする請求項2に記載の抵抗変化素子。
- 前記第1の共晶合金層及び第2の共晶合金層の周囲には、電流によって昇温し、前記第1の共晶合金層及び第2の共晶合金層を加熱するヒータが設けられていることを特徴とする請求項2から4のいずれかに記載の抵抗変化素子。
- 前記共晶合金は、In、Bi、Sn、Ga、Pbのいずれかを含むものであることを特徴とする請求項1から5のいずれかに記載の抵抗変化素子。
- 絶縁基板の上の第1の配線の上に、グラフェン層を形成する工程と、
前記グラフェン層の上に、共晶合金層を形成する工程と、
前記共晶合金層と接続される第2の配線を形成する工程と、
を有することを特徴とする抵抗変化素子の製造方法。 - 第1の配線の上に、第1の共晶合金層を形成する工程と、
前記第1の共晶合金層の上に、グラフェン層を形成する工程と、
前記グラフェン層の上に、第2の共晶合金層を形成する工程と、
前記第2の共晶合金層の上に、第2の配線を形成する工程と、
を有することを特徴とする抵抗変化素子の製造方法。 - 絶縁基板の上に、グラフェン層を形成する工程と、
前記グラフェン層の上に、第1の共晶合金層及び第2の共晶合金層を形成する工程と、
前記第1の共晶合金層と接続される第1の配線を形成する工程と、
前記第2の共晶合金層と接続される第2の配線を形成する工程と、
を有することを特徴とする抵抗変化素子の製造方法。 - 前記共晶合金は、In、Bi、Sn、Ga、Pbのいずれかを含むものであることを特徴とする請求項7から9のいずれかに記載の抵抗変化素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019017152A JP7259368B2 (ja) | 2019-02-01 | 2019-02-01 | 抵抗変化素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019017152A JP7259368B2 (ja) | 2019-02-01 | 2019-02-01 | 抵抗変化素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020126891A true JP2020126891A (ja) | 2020-08-20 |
JP7259368B2 JP7259368B2 (ja) | 2023-04-18 |
Family
ID=72084982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019017152A Active JP7259368B2 (ja) | 2019-02-01 | 2019-02-01 | 抵抗変化素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7259368B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009123847A (ja) * | 2007-11-13 | 2009-06-04 | Gunma Univ | メモリ素子、メモリセル、メモリセルアレイ及び電子機器 |
JP2011199215A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Ltd | 半導体記憶装置 |
JP2013045892A (ja) * | 2011-08-24 | 2013-03-04 | National Institute Of Advanced Industrial & Technology | 不揮発性半導体記憶装置 |
JP2013065394A (ja) * | 2005-12-20 | 2013-04-11 | Univ Of Southampton | 相変化メモリ材料、デバイスおよび方法 |
US20130134383A1 (en) * | 2011-11-29 | 2013-05-30 | SK Hynix Inc. | Non-volatile memory device and method of manufacturing the same |
US20150270406A1 (en) * | 2014-03-21 | 2015-09-24 | Boe Technology Group Co., Ltd. | Method for preparing graphene, thin-film transistor, array substrate, and display panel |
WO2017212972A1 (ja) * | 2016-06-06 | 2017-12-14 | 東レ株式会社 | メモリアレイ、メモリアレイの製造方法、メモリアレイシート、メモリアレイシートの製造方法および無線通信装置 |
WO2018007337A2 (de) * | 2016-07-07 | 2018-01-11 | Merck Patent Gmbh | Elektronisches schaltelement |
-
2019
- 2019-02-01 JP JP2019017152A patent/JP7259368B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065394A (ja) * | 2005-12-20 | 2013-04-11 | Univ Of Southampton | 相変化メモリ材料、デバイスおよび方法 |
JP2009123847A (ja) * | 2007-11-13 | 2009-06-04 | Gunma Univ | メモリ素子、メモリセル、メモリセルアレイ及び電子機器 |
JP2011199215A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Ltd | 半導体記憶装置 |
JP2013045892A (ja) * | 2011-08-24 | 2013-03-04 | National Institute Of Advanced Industrial & Technology | 不揮発性半導体記憶装置 |
US20130134383A1 (en) * | 2011-11-29 | 2013-05-30 | SK Hynix Inc. | Non-volatile memory device and method of manufacturing the same |
US20150270406A1 (en) * | 2014-03-21 | 2015-09-24 | Boe Technology Group Co., Ltd. | Method for preparing graphene, thin-film transistor, array substrate, and display panel |
WO2017212972A1 (ja) * | 2016-06-06 | 2017-12-14 | 東レ株式会社 | メモリアレイ、メモリアレイの製造方法、メモリアレイシート、メモリアレイシートの製造方法および無線通信装置 |
WO2018007337A2 (de) * | 2016-07-07 | 2018-01-11 | Merck Patent Gmbh | Elektronisches schaltelement |
Also Published As
Publication number | Publication date |
---|---|
JP7259368B2 (ja) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shen et al. | Elemental electrical switch enabling phase segregation–free operation | |
Sharma et al. | Conformational domain wall switch | |
Burr et al. | Observation and modeling of polycrystalline grain formation in Ge2Sb2Te5 | |
Yang et al. | Nanoscale resistive switching devices: mechanisms and modeling | |
CN107394039B (zh) | 相变随机存取存储器的菱形式四电阻器单元 | |
JP2009038379A (ja) | 相変化記憶素子及びその形成方法 | |
US20160056208A1 (en) | Cross-point memory and methods for fabrication of same | |
Clima et al. | RRAMs based on anionic and cationic switching: a short overview | |
TW201212167A (en) | Resistance variable memory cell structures and methods | |
Roldán et al. | Multivariate analysis and extraction of parameters in resistive RAMs using the Quantum Point Contact model | |
TW200939469A (en) | Nonvolatile semiconductor memory device | |
Siegel et al. | Trade‐Off Between Data Retention and Switching Speed in Resistive Switching ReRAM Devices | |
JP7259368B2 (ja) | 抵抗変化素子の製造方法 | |
CN103985700B (zh) | 封装结构的联机构件及其制法 | |
Kim et al. | Reconfigurable Electronic Physically Unclonable Functions Based on Organic Thin‐Film Transistors with Multiscale Polycrystalline Entropy for Highly Secure Cryptography Primitives | |
Kim et al. | Phase transformation mechanism of In–Sb–Te through the boundary reaction between InSb and InTe | |
Humood et al. | Effect of the compliance current on the retention time of Cu/HfO2-based memristive devices | |
TW413772B (en) | Simulation method of wiring temperature rise | |
Mazumder et al. | Nonvolatile resistive switching in layered inse via electrochemical cation diffusion | |
Caravelli et al. | Mean Field Theory of Self‐Organizing Memristive Connectomes | |
Basori et al. | Sustained resistive switching in a single Cu: 7, 7, 8, 8-tetracyanoquinodimethane nanowire: a promising material for resistive random access memory | |
Wang et al. | Experimental observation and mitigation of dielectric screening in hexagonal boron nitride based resistive switching devices | |
Cheong et al. | Fast and scalable memory characteristics of Ge‐doped SbTe phase change materials | |
Ehrmann et al. | Recent developments in phase‐change memory | |
Al-Mamun et al. | Electron tunneling between vibrating atoms in a copper nano-filament |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7259368 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |