JP2020120020A - Magnetic storage device - Google Patents

Magnetic storage device Download PDF

Info

Publication number
JP2020120020A
JP2020120020A JP2019010886A JP2019010886A JP2020120020A JP 2020120020 A JP2020120020 A JP 2020120020A JP 2019010886 A JP2019010886 A JP 2019010886A JP 2019010886 A JP2019010886 A JP 2019010886A JP 2020120020 A JP2020120020 A JP 2020120020A
Authority
JP
Japan
Prior art keywords
terminal
period
magnetic
read
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019010886A
Other languages
Japanese (ja)
Other versions
JP6957539B2 (en
Inventor
智明 井口
Tomoaki Iguchi
智明 井口
克彦 鴻井
Katsuhiko Koi
克彦 鴻井
尚治 下村
Naoharu Shimomura
尚治 下村
英行 杉山
Hideyuki Sugiyama
英行 杉山
與田 博明
Hiroaki Yoda
博明 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019010886A priority Critical patent/JP6957539B2/en
Publication of JP2020120020A publication Critical patent/JP2020120020A/en
Application granted granted Critical
Publication of JP6957539B2 publication Critical patent/JP6957539B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a magnetic storage device which can operate stably.SOLUTION: A magnetic storage device includes a storage unit and a control unit. The storage unit includes a storage element, a conductive member, and a terminal. The storage element includes: a switch element; and a magnetic element electrically connected in series to the switch element. The terminal is electrically connected to the switch element. The control unit is electrically connected to the terminal and the conductive member. The control unit at least performs a selective write operation and a read operation. In the selective write operation, the control unit supplies a current to the conductive member. In the read operation, the control unit applies a read pulse to a portion between the conductive member and the terminal so as to detect a value corresponding to an electric resistance. The read pulse includes: a first period having a first read voltage; and a second period, after the first period, having a second read voltage. An absolute value of the second read voltage is lower than that of the first read voltage.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、磁気記憶装置に関する。 Embodiments of the present invention relate to a magnetic storage device.

磁気記憶装置において、安定した動作が望まれる。 Stable operation is desired in a magnetic storage device.

特開2015−61043号公報JP, 2005-61043, A

本発明の実施形態は、安定した動作が可能な磁気記憶装置を提供する。 Embodiments of the present invention provide a magnetic storage device capable of stable operation.

本発明の実施形態によれば、磁気記憶装置は、記憶部及び制御部を含む。前記記憶部は、第1記憶素子、第1導電部材及び第1端子を含む。前記第1導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む。前記第1記憶素子は、第1スイッチ素子と、前記第1スイッチ素子と電気的に直列に接続された第1磁気素子と、を含む。前記第1磁気素子は前記第3部分と電気的に接続される。前記第1端子は前記第1スイッチ素子と電気的に接続される。前記制御部は、前記第1端子及び前記第1導電部材と電気的に接続される。前記制御部は、第1選択ライト動作とリード動作とを少なくとも実施する。前記第1選択ライト動作において、前記制御部は、前記第1部分から前記第2部分への第1電流を前記第1導電部材に供給する。前記リード動作において、前記制御部は、前記第1導電部材と前記第1端子との間にリードパルスを印加して前記第1導電部材及び前記第1端子を含む電流経路の電気抵抗に対応する値を検出する。前記リードパルスは、第1リード電圧を有する第1期間と、第2リード電圧を有し前記第1期間の後の第2期間と、を含み、前記第2リード電圧の絶対値は、前記第1リード電圧の絶対値よりも小さい。 According to an embodiment of the present invention, a magnetic storage device includes a storage unit and a control unit. The storage unit includes a first storage element, a first conductive member, and a first terminal. The first conductive member includes a first portion, a second portion, and a third portion between the first portion and the second portion. The first memory element includes a first switch element and a first magnetic element electrically connected in series with the first switch element. The first magnetic element is electrically connected to the third portion. The first terminal is electrically connected to the first switch element. The controller is electrically connected to the first terminal and the first conductive member. The controller performs at least a first selection write operation and a read operation. In the first selective write operation, the control unit supplies a first current from the first portion to the second portion to the first conductive member. In the read operation, the control unit applies a read pulse between the first conductive member and the first terminal to correspond to an electric resistance of a current path including the first conductive member and the first terminal. Detect the value. The read pulse includes a first period having a first read voltage, a second period having a second read voltage and a second period after the first period, and an absolute value of the second read voltage is the second period. 1 It is smaller than the absolute value of the read voltage.

図1(a)及び図1(b)は、第1実施形態に係る磁気記憶装置を例示する模式図である。1A and 1B are schematic views illustrating the magnetic memory device according to the first embodiment. 図2(a)及び図2(b)は、第1実施形態に係る磁気記憶装置を例示する模式図である。2A and 2B are schematic views illustrating the magnetic memory device according to the first embodiment. 図3(a)〜図3(d)は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。3A to 3D are schematic views illustrating the operation of the magnetic memory device according to the first embodiment. 図4は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。FIG. 4 is a schematic view illustrating the operation of the magnetic memory device according to the first embodiment. 図5(a)〜図5(d)は、第1実施形態に係る磁気記憶装置を例示する模式図である。5A to 5D are schematic views illustrating the magnetic memory device according to the first embodiment. 図6は、第2実施形態に係る磁気記憶装置を例示する模式図である。FIG. 6 is a schematic view illustrating the magnetic memory device according to the second embodiment. 図7は、第3実施形態に係る磁気記憶装置を例示する模式図である。FIG. 7 is a schematic view illustrating the magnetic memory device according to the third embodiment. 図8(a)〜図8(c)は、第4実施形態に係る磁気記憶装置を例示する模式図である。8A to 8C are schematic views illustrating the magnetic memory device according to the fourth embodiment. 図9は、第5実施形態に係る磁気記憶装置を例示する模式図である。FIG. 9 is a schematic view illustrating the magnetic memory device according to the fifth embodiment.

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Each embodiment of the present invention will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each portion, the size ratio between the portions, and the like are not always the same as the actual ones. Even when the same portion is shown, the dimensions and ratios may be different depending on the drawings.
In the specification and the drawings of the application, components similar to those described in regard to a drawing thereinabove are marked with like reference numerals, and a detailed description is omitted as appropriate.

(第1実施形態)
図1(a)、図1(b)、図2(a)及び図2(b)は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図1(a)は、実施形態に係る磁気記憶装置110の一部の要素の模式的断面図を含む模式図である。図1(b)は、磁気記憶装置110で実施されるリード動作におけるパルス波形を例示する模式図である。図2(a)及び図2(b)は、磁気記憶装置110で実施されるライト動作を例示している。ライト動作は、磁気記憶装置に情報を記憶させる動作である。
(First embodiment)
FIG. 1A, FIG. 1B, FIG. 2A, and FIG. 2B are schematic views illustrating the magnetic memory device according to the first embodiment.
FIG. 1A is a schematic diagram including schematic cross-sectional views of some elements of the magnetic memory device 110 according to the embodiment. FIG. 1B is a schematic diagram illustrating a pulse waveform in a read operation performed by the magnetic storage device 110. 2A and 2B exemplify the write operation performed in the magnetic storage device 110. The write operation is an operation for storing information in the magnetic storage device.

図1(a)に示すように、実施形態に係る磁気記憶装置110は、記憶部MP及び制御部70を含む。 As shown in FIG. 1A, the magnetic storage device 110 according to the embodiment includes a storage unit MP and a control unit 70.

記憶部MPは、第1記憶素子ME1、第1導電部材21及び第1端子T1を含む。第1導電部材21は、第1部分21a、第2部分21b及び第3部分21cを含む。第3部分21cは、第1部分21aと第2部分21bとの間に設けられる。 The memory part MP includes a first memory element ME1, a first conductive member 21, and a first terminal T1. The first conductive member 21 includes a first portion 21a, a second portion 21b and a third portion 21c. The third portion 21c is provided between the first portion 21a and the second portion 21b.

第1導電部材21は、例えば、Ta、W、Pt及びAuよりなる群から選択された少なくとも1つを含む。第1導電部材21は、例えば、ホウ素などをさらに含んでも良い。 The first conductive member 21 includes at least one selected from the group consisting of Ta, W, Pt, and Au, for example. The first conductive member 21 may further include boron, for example.

第1記憶素子ME1は、第1スイッチ素子SC1及び第1磁気素子SB1を含む。第1磁気素子SB1は、第1スイッチ素子SC1と電気的に直列に接続される。 The first memory element ME1 includes a first switch element SC1 and a first magnetic element SB1. The first magnetic element SB1 is electrically connected in series with the first switch element SC1.

第1磁気素子SB1は第3部分21cと電気的に接続される。第1端子T1は第1スイッチ素子SC1と電気的に接続される。 The first magnetic element SB1 is electrically connected to the third portion 21c. The first terminal T1 is electrically connected to the first switch element SC1.

第1磁気素子SB1は、第1磁性層11、第1対向磁性層11c及び第1非磁性層11nを含む。第1対向磁性層11cは、第3部分21cと第1磁性層11との間に設けられる。第1非磁性層11nは、第1磁性層11と第1対向磁性層11cとの間に設けられる。例えば、第1対向磁性層11cは、第3部分21cと接する。 The first magnetic element SB1 includes a first magnetic layer 11, a first opposing magnetic layer 11c, and a first nonmagnetic layer 11n. The first opposing magnetic layer 11c is provided between the third portion 21c and the first magnetic layer 11. The first nonmagnetic layer 11n is provided between the first magnetic layer 11 and the first opposing magnetic layer 11c. For example, the first opposing magnetic layer 11c contacts the third portion 21c.

第1磁性層11及び第1対向磁性層11cの少なくともいずれかは、Fe及びCoよりなる群から選択された少なくとも1つを含む。第1磁性層11及び第1対向磁性層11cの少なくともいずれかは、ホウ素をさらに含んでも良い。第1非磁性層11nは、例えば、Mg、Ca、Sr、Ti、V、Nb及びAlよりなる群から選択された少なくとも1つと、酸素と、を含む。第1非磁性層11nは、例えば、MgOを含む。第1非磁性層11nは、トンネルバリア層である。第1磁気素子SB1は、例えば、MTJ素子である。 At least one of the first magnetic layer 11 and the first opposing magnetic layer 11c includes at least one selected from the group consisting of Fe and Co. At least one of the first magnetic layer 11 and the first opposing magnetic layer 11c may further contain boron. The first nonmagnetic layer 11n includes, for example, at least one selected from the group consisting of Mg, Ca, Sr, Ti, V, Nb, and Al, and oxygen. The first nonmagnetic layer 11n contains, for example, MgO. The first nonmagnetic layer 11n is a tunnel barrier layer. The first magnetic element SB1 is, for example, an MTJ element.

例えば、第1スイッチ素子SC1は、第1導電層31、第1対向導電層31c及び第1中間層31iを含む。第1導電層31は、第1端子T1と電気的に接続され、金属を含む。第1対向導電層31cは、第1磁気素子SB1と電気的に接続され、金属を含む。第1中間層31iは、第1導電層31と第1対向導電層31cとの間に設けられる。第1導電層31及び第1対向導電層31cは、例えば、W層である。 For example, the first switch element SC1 includes a first conductive layer 31, a first counter conductive layer 31c, and a first intermediate layer 31i. The first conductive layer 31 is electrically connected to the first terminal T1 and includes a metal. The first counter conductive layer 31c is electrically connected to the first magnetic element SB1 and contains a metal. The first intermediate layer 31i is provided between the first conductive layer 31 and the first counter conductive layer 31c. The first conductive layer 31 and the first counter conductive layer 31c are, for example, W layers.

第1中間層31iは、Mg、Al、Si、Ti、V、Cu、Zn、Ge、Sr、Zr、Nb、Sb、Te、Hf、Ta及びWよりなる群から選択された少なくとも1つを含む第1元素を含む。第1中間層31iは、酸素及び窒素よりなる群から選択された少なくとも1つの第2元素をさらに含んでも良い。第1中間層31iは、例えば、絶縁性である。第1中間層31iは、例えば、HfOを含む。第1中間層31iは、例えば、GeSbTeを含んでも良い。 The first intermediate layer 31i includes at least one selected from the group consisting of Mg, Al, Si, Ti, V, Cu, Zn, Ge, Sr, Zr, Nb, Sb, Te, Hf, Ta and W. Contains the first element. The first intermediate layer 31i may further include at least one second element selected from the group consisting of oxygen and nitrogen. The first intermediate layer 31i is, for example, insulative. The first intermediate layer 31i includes, for example, HfO x . The first intermediate layer 31i may include GeSbTe, for example.

第1スイッチ素子SC1は、例えばMIM素子である。第1スイッチ素子SC1は、例えばMSM素子でも良い。 The first switch element SC1 is, for example, an MIM element. The first switch element SC1 may be, for example, an MSM element.

1つの例において、第1スイッチ素子SC1に流れる電流は、第1スイッチ素子SC1に加わる電圧に対してヒステリシス特性を有する。第1スイッチ素子SC1の特性の例については、後述する。 In one example, the current flowing through the first switch element SC1 has a hysteresis characteristic with respect to the voltage applied to the first switch element SC1. An example of the characteristics of the first switch element SC1 will be described later.

制御部70は、第1端子T1及び第1導電部材21と電気的に接続される。例えば、制御部70は、配線70aを介して第1端子T1と電気的に接続される。制御部70は、例えば、駆動回路75を含む。駆動回路75と第1端子T1とが、配線70aにより電気的に接続される。配線70aにトランジスタSw1(スイッチ)が設けられても良い。 The control unit 70 is electrically connected to the first terminal T1 and the first conductive member 21. For example, the control unit 70 is electrically connected to the first terminal T1 via the wiring 70a. The control unit 70 includes, for example, a drive circuit 75. The drive circuit 75 and the first terminal T1 are electrically connected by the wiring 70a. The transistor Sw1 (switch) may be provided on the wiring 70a.

記憶部MPは、第1導電端子Tc1及び第2導電端子Tc2をさらに含んでも良い。第1導電端子Tc1は、第1部分21aと電気的に接続される。第2導電端子Tc2は、第2部分21bと電気的に接続される。例えば、制御部70は、第1導電端子Tc1と配線70eにより電気的に接続される。例えば、制御部70は、第2導電端子Tc2と配線70fにより電気的に接続される。配線70e及び配線70fの少なくともいずれかにトランジスタ(スイッチ)が設けられても良い。 The storage unit MP may further include a first conductive terminal Tc1 and a second conductive terminal Tc2. The first conductive terminal Tc1 is electrically connected to the first portion 21a. The second conductive terminal Tc2 is electrically connected to the second portion 21b. For example, the control unit 70 is electrically connected to the first conductive terminal Tc1 by the wiring 70e. For example, the control unit 70 is electrically connected to the second conductive terminal Tc2 by the wiring 70f. A transistor (switch) may be provided in at least one of the wiring 70e and the wiring 70f.

制御部70は、第1選択ライト動作とリード動作とを少なくとも実施する。この例では、制御部70は、第2選択ライト動作をさらに実施する。 The control unit 70 performs at least the first selection write operation and the read operation. In this example, the control unit 70 further performs the second selection write operation.

図2(a)は、第1選択ライト動作SW1を例示している。図2(b)は、第2選択ライト動作SW2を例示している。 FIG. 2A illustrates the first selection write operation SW1. FIG. 2B illustrates the second selection write operation SW2.

第1選択ライト動作SW1の後の第1記憶素子ME1の電気抵抗は、第2選択ライト動作SW2の後の第1記憶素子ME1の電気抵抗とは異なる。 The electric resistance of the first memory element ME1 after the first selective write operation SW1 is different from the electric resistance of the first memory element ME1 after the second selective write operation SW2.

図2(a)に示すように、第1選択ライト動作SW1において、制御部70は、第1部分21aから第2部分21bへの第1電流I1を第1導電部材21に供給する。第1電流I1の作用により、第1対向磁性層11cの磁化の向きが制御できる。この制御は、例えば、スピンホール効果に基づく。 As shown in FIG. 2A, in the first selective write operation SW1, the control unit 70 supplies the first current I1 from the first portion 21a to the second portion 21b to the first conductive member 21. The direction of the magnetization of the first opposing magnetic layer 11c can be controlled by the action of the first current I1. This control is based on, for example, the spin Hall effect.

図2(b)に示すように、第2選択ライト動作SW2において、制御部70は、第2部分21bから第1部分21aへの第2電流I2を第1導電部材21に供給する。第2電流I2の作用により、第1対向磁性層11cの磁化の向きが、別の向きに制御できる。この制御は、例えば、スピンホール効果に基づく。 As shown in FIG. 2B, in the second selective write operation SW2, the control unit 70 supplies the second current I2 from the second portion 21b to the first portion 21a to the first conductive member 21. The direction of the magnetization of the first opposing magnetic layer 11c can be controlled to another direction by the action of the second current I2. This control is based on, for example, the spin Hall effect.

第1選択ライト動作SW1の後における第1対向磁性層11cの磁化の向きと、第1磁性層11の磁化の向きと、の間の角度は、第2選択ライト動作SW2の後における第1対向磁性層11cの磁化の向きと、第1磁性層11の磁化の向きと、の間の角度とは異なる。例えば、第1選択ライト動作SW1の後における第1対向磁性層11cの磁化の向きは、第1磁性層11の磁化の向きに対して、実質的に「反平行」である。例えば、第2選択ライト動作SW2の後における第1対向磁性層11cの磁化の向きは、第1磁性層11の磁化の向きに対して、実質的に「平行」である。第1対向磁性層11cは、例えば、磁化自由層(例えば記憶層)である。第1磁性層11は、例えば、参照層である。 The angle between the magnetization direction of the first opposite magnetic layer 11c after the first selective write operation SW1 and the magnetization direction of the first magnetic layer 11 is the first opposite after the second selective write operation SW2. The angle between the magnetization direction of the magnetic layer 11c and the magnetization direction of the first magnetic layer 11 is different. For example, the magnetization direction of the first opposing magnetic layer 11c after the first selective write operation SW1 is substantially “antiparallel” to the magnetization direction of the first magnetic layer 11. For example, the magnetization direction of the first opposing magnetic layer 11c after the second selective write operation SW2 is substantially “parallel” to the magnetization direction of the first magnetic layer 11. The first opposing magnetic layer 11c is, for example, a magnetization free layer (for example, a storage layer). The first magnetic layer 11 is, for example, a reference layer.

これらの磁化の向きの角度の差により、電気抵抗の差が生じる。異なる電気抵抗の複数の状態が、記憶される複数の記憶状態に対応する。例えば、高抵抗状態が、「0」及び「1」の一方に対応する。例えば、低抵抗状態が、「0」及び「1」の他方に対応する。 The difference in the angle of these magnetization directions causes a difference in the electric resistance. Multiple states of different electrical resistance correspond to multiple stored states that are stored. For example, the high resistance state corresponds to one of “0” and “1”. For example, the low resistance state corresponds to the other of “0” and “1”.

このように、第1選択ライト動作SW1において、制御部70は、第1記憶素子ME1を、第1記憶状態及び前記第2記憶状態の一方にする。第2選択ライト動作SW2において、制御部70は、第1記憶素子ME1を、第1記憶状態及び第2記憶状態の他方にする。 Thus, in the first selective write operation SW1, the control unit 70 sets the first memory element ME1 to one of the first memory state and the second memory state. In the second selection write operation SW2, the control unit 70 sets the first storage element ME1 to the other of the first storage state and the second storage state.

リード動作においては、制御部70は、例えば、第1記憶素子ME1の電気抵抗に対応する値を検出する。 In the read operation, the control unit 70 detects, for example, a value corresponding to the electric resistance of the first memory element ME1.

図1(a)に示すように、リード動作ROにおいて、制御部70は、第1導電部材21と第1端子T1との間にリードパルスRP1を印加して、第1導電部材21及び第1端子T1を含む電流経路cpの電気抵抗に対応する値を検出する。例えば、電流経路cpに流れる電流の大きさを検出することで、第1磁気素子SB1を含む第1記憶素子ME1の電気抵抗に対応する値が検出できる。制御部70は、例えばセンスアンプを含む。 As shown in FIG. 1A, in the read operation RO, the control unit 70 applies the read pulse RP1 between the first conductive member 21 and the first terminal T1, and the first conductive member 21 and the first conductive member 21. A value corresponding to the electric resistance of the current path cp including the terminal T1 is detected. For example, the value corresponding to the electric resistance of the first memory element ME1 including the first magnetic element SB1 can be detected by detecting the magnitude of the current flowing through the current path cp. The control unit 70 includes, for example, a sense amplifier.

図1(b)は、リードパルスRP1を例示している。図1(b)の横軸は、時間tmである。縦軸は、第1端子T1の電圧Vaである。電圧Vaは、制御部70の出力回路(例えば駆動回路75)の出力部の電圧でも良い。電圧Vaは、配線70aの電圧でも良い。電圧Vaは、例えば、第1導電部材21の電位(例えば、第1部分21aの電位V0など)を基準にした電位である。 FIG. 1B illustrates the read pulse RP1. The horizontal axis of FIG. 1B is time tm. The vertical axis represents the voltage Va of the first terminal T1. The voltage Va may be the voltage of the output section of the output circuit (for example, the drive circuit 75) of the control section 70. The voltage Va may be the voltage of the wiring 70a. The voltage Va is, for example, a potential based on the potential of the first conductive member 21 (for example, the potential V0 of the first portion 21a).

図1(b)に示すように、リードパルスRP1は、第1期間pp1及び第2期間pp2を含む。第1期間pp1は、第1リード電圧Vr1を有する。第2期間pp2は、第1期間pp1の後の期間である。第2期間pp2は、第2リード電圧Vr2を有する。第2リード電圧Vr2の絶対値は、第1リード電圧Vr1の絶対値よりも小さい。第2リード電圧Vr2の極性は、第1リード電圧Vr1の極性と同じである。 As shown in FIG. 1B, the read pulse RP1 includes a first period pp1 and a second period pp2. The first period pp1 has the first read voltage Vr1. The second period pp2 is a period after the first period pp1. The second period pp2 has the second read voltage Vr2. The absolute value of the second read voltage Vr2 is smaller than the absolute value of the first read voltage Vr1. The polarity of the second read voltage Vr2 is the same as the polarity of the first read voltage Vr1.

このように、実施形態に係るリード動作ROにおいて、高電圧の第1期間pp1と、低電圧の第2期間pp2と、を含むリードパルスRP1が用いられる。第1記憶素子ME1において、第1磁気素子SB1に第1スイッチ素子SC1が直列に接続される。このため、リードパルスRP1は、第1磁気素子SB1及び第1スイッチ素子SC1に加わる。第1磁気素子SB1における高抵抗状態と低抵抗状態との差と、第1スイッチ素子SC1における高抵抗状態と低抵抗状態との差と、に基づく電流が検出できる。これにより、第1記憶素子ME1が第1スイッチ素子SC1を含まない場合に比べて、検出される電流の差(抵抗の差)が大きくなる。これにより、高い感度で、第1磁気素子SB1の抵抗状態の差を検出できる。安定したリード動作が可能になる。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。 As described above, in the read operation RO according to the embodiment, the read pulse RP1 including the first period pp1 of high voltage and the second period pp2 of low voltage is used. In the first memory element ME1, the first switch element SC1 is connected in series to the first magnetic element SB1. Therefore, the read pulse RP1 is applied to the first magnetic element SB1 and the first switch element SC1. A current based on the difference between the high resistance state and the low resistance state of the first magnetic element SB1 and the difference between the high resistance state and the low resistance state of the first switching element SC1 can be detected. As a result, the difference in detected current (difference in resistance) becomes larger than that in the case where the first memory element ME1 does not include the first switch element SC1. Thereby, the difference in the resistance state of the first magnetic element SB1 can be detected with high sensitivity. Stable read operation is possible. According to the embodiment, it is possible to provide a magnetic storage device capable of stable operation.

第1スイッチ素子SC1の特性の例、及び、リード動作の例については、後述する。 An example of characteristics of the first switch element SC1 and an example of read operation will be described later.

実施形態において、第1対向磁性層11cの磁化の変化のし易さは、第1磁気素子SB1に印加される電圧に応じて変化しても良い。 In the embodiment, the easiness of changing the magnetization of the first opposing magnetic layer 11c may change according to the voltage applied to the first magnetic element SB1.

例えば、第1端子T1に印加される電圧に応じた電圧が、第1磁気素子SB1に印加される。1つの例において、第1導電部材21の電位を基準にしたときに、第1磁性層11の電位が負のときに、第1対向磁性層11cの磁化の向きは、変化し易い。第1磁性層11の電位が0または正のときに、第1対向磁性層11cの磁化の向きは、変化し難い。例えば、第1磁性層11の電位(または第1端子T1の電位)の制御により、第1導電部材21に第1電流I1または第2電流I2が流れても、電気抵抗が実質的に変化しない動作を実施可能である。 For example, a voltage according to the voltage applied to the first terminal T1 is applied to the first magnetic element SB1. In one example, when the potential of the first magnetic layer 11 is negative with respect to the potential of the first conductive member 21, the magnetization direction of the first opposing magnetic layer 11c is likely to change. When the potential of the first magnetic layer 11 is 0 or positive, the magnetization direction of the first opposing magnetic layer 11c is unlikely to change. For example, by controlling the potential of the first magnetic layer 11 (or the potential of the first terminal T1), the electrical resistance does not substantially change even when the first current I1 or the second current I2 flows through the first conductive member 21. Operations can be performed.

上記の第1選択ライト動作SW1及び第2選択ライト動作SW2は、第1端子T1が所定の電位(例えば、非選択電位)に設定されることで行われる。 The first selection write operation SW1 and the second selection write operation SW2 described above are performed by setting the first terminal T1 to a predetermined potential (for example, a non-selection potential).

図2(a)に示すように、例えば、第1選択ライト動作SW1において、制御部70は、第1部分21aから第2部分21bへの第1電流I1を第1導電部材21に供給しつつ、第1選択ライト電圧Vs1を第1端子T1に印加する。第1選択ライト電圧Vs1は、第1導電部材21を基準にした第1極性を有する。第1極性は、例えば、負である。 As illustrated in FIG. 2A, for example, in the first selection write operation SW1, the control unit 70 supplies the first current I1 from the first portion 21a to the second portion 21b to the first conductive member 21. , The first selection write voltage Vs1 is applied to the first terminal T1. The first selection write voltage Vs1 has a first polarity based on the first conductive member 21. The first polarity is, for example, negative.

図2(b)に示すように、例えば、第2選択ライト動作SW2において、制御部70は、第2部分21bから第1部分21aへの第2電流I2を第1導電部材21に供給しつつ、第1極性の第2選択ライト電圧Vs2を第1端子T1に印加する。第2選択ライト電圧Vs2の大きさ(高さ)は、第1選択ライト電圧Vs1の大きさ(高さ)と実質的に同じで良い。 As shown in FIG. 2B, for example, in the second selective write operation SW2, the control unit 70 supplies the second current I2 from the second portion 21b to the first portion 21a to the first conductive member 21. , And the second selected write voltage Vs2 having the first polarity is applied to the first terminal T1. The magnitude (height) of the second selection write voltage Vs2 may be substantially the same as the magnitude (height) of the first selection write voltage Vs1.

第1選択ライト電圧Vs1及び第2選択ライト電圧Vs2は、例えば、第1対向磁性層11cの磁化が変化し易くなる電圧である。 The first selected write voltage Vs1 and the second selected write voltage Vs2 are, for example, voltages at which the magnetization of the first opposing magnetic layer 11c easily changes.

このとき、図1(b)に例示する、第1リード電圧Vr1及び第2リード電圧Vr2は、第1極性の逆の第2極性を有する。 At this time, the first read voltage Vr1 and the second read voltage Vr2 illustrated in FIG. 1B have a second polarity opposite to the first polarity.

このように、リードパルスRP1の極性は、第1選択ライト動作SW1及び第2選択ライト動作SW2の極性と逆である。このような極性のリードパルスRP1において、複数の電圧(パルスの高さ)を含む波形がリード動作ROに用いられる。これにより、例えば、リード動作ROが第1記憶素子ME1の電気抵抗の状態に影響を与えることを抑制しつつ、高い感度で、電気抵抗の状態を検出できる。 As described above, the polarity of the read pulse RP1 is opposite to the polarities of the first selective write operation SW1 and the second selective write operation SW2. In the read pulse RP1 having such a polarity, a waveform including a plurality of voltages (pulse heights) is used for the read operation RO. Thereby, for example, it is possible to detect the state of the electric resistance with high sensitivity while suppressing the influence of the read operation RO on the state of the electric resistance of the first memory element ME1.

第1極性は、負及び正の一方である。第2極性は、負及び正の他方である。 The first polarity is one of negative and positive. The second polarity is the other of negative and positive.

後述するように、制御部70は、第1電流I1または第2電流I2を第1導電部材21に供給しつつ、第1端子T1を0ボルト、または、第2極性の電位に設定する動作をさらに実施しても良い。この動作は、非選択動作に対応する。非選択動作の例については、後述する。 As described later, the control unit 70 supplies the first current I1 or the second current I2 to the first conductive member 21 and sets the first terminal T1 to 0 volt or the potential of the second polarity. Furthermore, you may implement. This operation corresponds to the non-selection operation. An example of the non-selection operation will be described later.

以下、第1スイッチ素子SC1の特性の例、及び、リード動作の例について、説明する。 Hereinafter, an example of the characteristics of the first switch element SC1 and an example of the read operation will be described.

図3(a)〜図3(d)は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。
これらの図の横軸は、第1スイッチ素子SC1の両端に印加される電圧ΔVである。電圧ΔVは、例えば、第1導電層31と第1対向導電層31cとの間の電位差に対応する。これらの図の縦軸は、第1スイッチ素子SC1に流れる電流Iである。
3A to 3D are schematic views illustrating the operation of the magnetic memory device according to the first embodiment.
The horizontal axis of these figures is the voltage ΔV applied across the first switch element SC1. The voltage ΔV corresponds to, for example, the potential difference between the first conductive layer 31 and the first counter conductive layer 31c. The vertical axis of these figures is the current I flowing through the first switch element SC1.

図3(a)に示すように、第1スイッチ素子SC1において、電流−電圧特性は、ヒステリシスを示す。大きい電流Iが得られる状態がオン状態に対応する。小さい電流Iが得られる状態がオフ状態に対応する。 As shown in FIG. 3A, in the first switch element SC1, the current-voltage characteristic exhibits hysteresis. The state where a large current I is obtained corresponds to the ON state. The state where a small current I is obtained corresponds to the off state.

図3(b)に示すように、第1スイッチ素子SC1が、オン状態となる電圧が印加される。第1スイッチ素子SC1は、状態pt1となる。オン状態となる電圧は、第1リード電圧Vr1に対応する。この後、電圧が低い第2リード電圧Vr2が印加される。 As shown in FIG. 3B, a voltage that turns on the first switch element SC1 is applied. The first switch element SC1 is in the state pt1. The voltage that turns on corresponds to the first read voltage Vr1. After that, the second read voltage Vr2 having a low voltage is applied.

図3(c)は、第1磁気素子SB1が低抵抗状態の場合に対応する。図3(d)は、第1磁気素子SB1が高抵抗状態の場合に対応する。 FIG. 3C corresponds to the case where the first magnetic element SB1 is in the low resistance state. FIG. 3D corresponds to the case where the first magnetic element SB1 is in the high resistance state.

図3(c)に示すように、第1磁気素子SB1が低抵抗状態の場合に、電圧が低い第2リード電圧Vr2が印加されると、第1スイッチ素子SC1は、状態pt2となる。この場合、第1スイッチ素子SC1は、オン状態である。 As illustrated in FIG. 3C, when the second read voltage Vr2 having a low voltage is applied when the first magnetic element SB1 is in the low resistance state, the first switch element SC1 is in the state pt2. In this case, the first switch element SC1 is in the on state.

図3(d)に示すように、第1磁気素子SB1が高抵抗状態の場合に、電圧が低い第2リード電圧Vr2が印加されると、第1スイッチ素子SC1は、状態pt2を経由して、状態pt3となる。この場合、第1スイッチ素子SC1は、オフ状態である。 As shown in FIG. 3D, when the second read voltage Vr2 having a low voltage is applied when the first magnetic element SB1 is in the high resistance state, the first switch element SC1 passes through the state pt2. , State pt3. In this case, the first switch element SC1 is in the off state.

このように、第1磁気素子SB1の抵抗状態に応じて、第1スイッチ素子SC1が、状態pt2(オン状態)または状態pt3(オフ状態)になる。これらの状態の間の抵抗の比(電流の比)は、10程度である。 In this way, the first switch element SC1 enters the state pt2 (on state) or the state pt3 (off state) according to the resistance state of the first magnetic element SB1. The resistance ratio (current ratio) between these states is of the order of 10 5 .

このように、高電圧の第1リード電圧Vr1と、低電圧の第2リード電圧Vr2と、を含むリードパルスRP1を用いることで、第1磁気素子SB1における抵抗状態の比(MR比)よりも大きな電流の差(例えば比)が得られる。実施形態によれば、安定したリード動作が可能になる。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。 As described above, by using the read pulse RP1 including the high-voltage first read voltage Vr1 and the low-voltage second read voltage Vr2, the resistance state ratio (MR ratio) in the first magnetic element SB1 can be made smaller than that in the first magnetic element SB1. Large current differences (eg ratios) are obtained. According to the embodiment, stable read operation is possible. According to the embodiment, it is possible to provide a magnetic storage device capable of stable operation.

実施形態において、リードパルスRP1は、歪みを含んでも良い。
図4は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。
図4は、リードパルスRP1の別の例を示している。図4に示すように、リードパルスRP1は、第1期間pp1及び第2期間pp2に加えて、第3期間pp3をさらに含んでも良い。第3期間pp3は、第1期間pp1と第2期間pp2との間に設けられる。第3期間pp3は、例えば、遷移期間である。
In the embodiment, the read pulse RP1 may include distortion.
FIG. 4 is a schematic view illustrating the operation of the magnetic memory device according to the first embodiment.
FIG. 4 shows another example of the read pulse RP1. As shown in FIG. 4, the read pulse RP1 may further include a third period pp3 in addition to the first period pp1 and the second period pp2. The third period pp3 is provided between the first period pp1 and the second period pp2. The third period pp3 is, for example, a transition period.

第3期間pp3におけるリードパルスRP1の時間tmに対する変化率は、第2期間pp2におけるリードパルスRP1の時間tmに対する変化率よりも高い。このような波形のリードパルスRP1が用いられても良い。 The rate of change of the read pulse RP1 with respect to time tm in the third period pp3 is higher than the rate of change of the read pulse RP1 with respect to time tm in the second period pp2. The read pulse RP1 having such a waveform may be used.

実施形態において、高電圧の第1期間pp1と、低電圧の第2期間pp2と、の他に、他の期間が設けられても良い。第1期間pp1は、リードパルスRP1の最高電圧を含む期間である。最高電圧が、第1リード電圧Vr1に対応する。第2期間pp2は、リードパルスRP1の時間tmに対する変化率が他の部分よりも低い期間である。このような少なくとも2つの期間が設けられることで、安定したリード動作が可能になる。 In the embodiment, in addition to the high voltage first period pp1 and the low voltage second period pp2, another period may be provided. The first period pp1 is a period including the highest voltage of the read pulse RP1. The highest voltage corresponds to the first read voltage Vr1. The second period pp2 is a period in which the rate of change of the read pulse RP1 with respect to the time tm is lower than that in other portions. By providing at least two such periods, a stable read operation becomes possible.

例えば、第2リード電圧Vr2の絶対値は、第1リード電圧Vr1の絶対値の0.2倍以上0.8倍以下である。第2期間pp2の長さは、例えば、リードパルスRP1の長さの0.2倍以上0.8倍以下である。 For example, the absolute value of the second read voltage Vr2 is 0.2 times or more and 0.8 times or less the absolute value of the first read voltage Vr1. The length of the second period pp2 is, for example, 0.2 times or more and 0.8 times or less the length of the read pulse RP1.

以下、非選択動作の例について説明する。
図5(a)〜図5(d)は、第1実施形態に係る磁気記憶装置を例示する模式図である。
図5(a)に示すように、磁気記憶装置110において、記憶部MPは、第1記憶素子ME1、第1導電部材21及び第1端子T1に加えて、第2記憶素子ME2及び第2端子T2をさらに含んでも良い。
Hereinafter, an example of the non-selection operation will be described.
5A to 5D are schematic views illustrating the magnetic memory device according to the first embodiment.
As shown in FIG. 5A, in the magnetic storage device 110, the storage unit MP includes a second storage element ME2 and a second terminal in addition to the first storage element ME1, the first conductive member 21 and the first terminal T1. It may further include T2.

第1導電部材21は、第1〜第3部分21a〜21cに加えて、第4部分21d及び第5部分21eを含む。第1部分21aと第4部分21dとの間に第2部分21bが設けられる。第2部分21bと第4部分21dとの間の第5部分21eが設けられる。 The first conductive member 21 includes a fourth portion 21d and a fifth portion 21e in addition to the first to third portions 21a to 21c. The second portion 21b is provided between the first portion 21a and the fourth portion 21d. A fifth portion 21e is provided between the second portion 21b and the fourth portion 21d.

第3部分21cから第1磁性層11に向かう第1方向は、例えば、Z軸方向である。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。第1部分21aから第2部分21bに向かう第2方向は、第1方向と交差する。第2方向は、例えば、X軸方向である。 The first direction from the third portion 21c toward the first magnetic layer 11 is, for example, the Z-axis direction. One direction perpendicular to the Z-axis direction is the X-axis direction. The direction perpendicular to the Z-axis direction and the X-axis direction is the Y-axis direction. The second direction from the first portion 21a toward the second portion 21b intersects the first direction. The second direction is, for example, the X-axis direction.

第2記憶素子ME2は、第2スイッチ素子SC2及び第2磁気素子SB2を含む。第2磁気素子SB2は、第2スイッチ素子SC2と電気的に直列に接続される。第2磁気素子SB2は第5部分21eと電気的に接続される。第2端子T2は、第2スイッチ素子SC2と電気的に接続される。この例では、第2端子T2は、配線70bを介して制御部70(例えば、駆動回路75)と電気的に接続される。この例では、配線70bにトランジスタSw2が設けられている。 The second memory element ME2 includes a second switch element SC2 and a second magnetic element SB2. The second magnetic element SB2 is electrically connected in series with the second switch element SC2. The second magnetic element SB2 is electrically connected to the fifth portion 21e. The second terminal T2 is electrically connected to the second switch element SC2. In this example, the second terminal T2 is electrically connected to the control unit 70 (for example, the drive circuit 75) via the wiring 70b. In this example, the transistor Sw2 is provided on the wiring 70b.

第2磁気素子SB2は、第2磁性層12、第2対向磁性層12c及び第2非磁性層12nを含む。第2対向磁性層12cは、第5部分21eと第2磁性層12との間に設けられる。第2非磁性層12nは、第2磁性層12と第2対向磁性層12cとの間に設けられる。例えば、第2対向磁性層12cは、第5部分21eと接する。例えば、第2磁性層12、第2対向磁性層12c及び第2非磁性層12nには、第1磁性層11、第1対向磁性層11c及び第1非磁性層11nの構成及び材料などがそれぞれ適用される。 The second magnetic element SB2 includes a second magnetic layer 12, a second counter magnetic layer 12c, and a second nonmagnetic layer 12n. The second opposing magnetic layer 12c is provided between the fifth portion 21e and the second magnetic layer 12. The second nonmagnetic layer 12n is provided between the second magnetic layer 12 and the second opposing magnetic layer 12c. For example, the second opposing magnetic layer 12c contacts the fifth portion 21e. For example, the second magnetic layer 12, the second counter magnetic layer 12c, and the second nonmagnetic layer 12n have the configurations and materials of the first magnetic layer 11, the first counter magnetic layer 11c, and the first nonmagnetic layer 11n, respectively. Applied.

例えば、第2スイッチ素子SC2は、第2導電層32、第2対向導電層32c及び第2中間層32iを含む。第2導電層32は、第2端子T2と電気的に接続され、金属を含む。第2対向導電層32cは、第2磁気素子SB2と電気的に接続され、金属を含む。第2中間層32iは、第2導電層32と第2対向導電層32cとの間に設けられる。第2導電層32、第2対向導電層32c及び第2中間層32iには、第1導電層31、第1対向導電層31c及び第1中間層31iの構成及び材料などがそれぞれ適用される。 For example, the second switch element SC2 includes the second conductive layer 32, the second counter conductive layer 32c, and the second intermediate layer 32i. The second conductive layer 32 is electrically connected to the second terminal T2 and contains a metal. The second counter conductive layer 32c is electrically connected to the second magnetic element SB2 and contains a metal. The second intermediate layer 32i is provided between the second conductive layer 32 and the second counter conductive layer 32c. The configurations and materials of the first conductive layer 31, the first counter conductive layer 31c, and the first intermediate layer 31i are applied to the second conductive layer 32, the second counter conductive layer 32c, and the second intermediate layer 32i, respectively.

図5(a)に示す例では、制御部70は、第1記憶素子ME1に関して、第1選択ライト動作SW1を実施する。このとき、例えば、第1対向磁性層11cの磁化11cMは、第1磁性層11の磁化11Mに対して、実質的に「反平行」となる。例えば、高抵抗状態が得られる。 In the example illustrated in FIG. 5A, the control unit 70 performs the first selection write operation SW1 on the first memory element ME1. At this time, for example, the magnetization 11cM of the first opposing magnetic layer 11c is substantially “antiparallel” to the magnetization 11M of the first magnetic layer 11. For example, a high resistance state can be obtained.

図5(b)に示す例では、制御部70は、第1記憶素子ME1に関して、第2選択ライト動作SW2を実施する。このとき、第1対向磁性層11cの磁化11cMは、第1磁性層11の磁化11Mに対して、実質的に「平行」となる。例えば、低抵抗状態が得られる。 In the example illustrated in FIG. 5B, the control unit 70 performs the second selection write operation SW2 on the first memory element ME1. At this time, the magnetization 11cM of the first opposing magnetic layer 11c is substantially “parallel” to the magnetization 11M of the first magnetic layer 11. For example, a low resistance state can be obtained.

1つの例として、初期状態において、第1対向磁性層11cの磁化11cMは、第1磁性層11の磁化11Mに対して、実質的に「平行」とする。 As one example, in the initial state, the magnetization 11cM of the first opposing magnetic layer 11c is substantially “parallel” to the magnetization 11M of the first magnetic layer 11.

図5(c)に示すように、制御部70は、第1記憶素子ME1に関して、第1非選択動作NS1をさらに実施しても良い。第1非選択動作NS1において、制御部70は、第1電流I1を第1導電部材21に供給しつつ、第1非選択電圧Vn1を第1端子T1に印加する。第1非選択電圧Vn1は、第2極性(例えば正)または0ボルトである。この場合、第1対向磁性層11cの磁化11cMは、第1磁性層11の磁化11Mに対して、実質的に「平行」である。例えば、低抵抗状態が維持される。初期状態が高抵抗状態の場合は、高抵抗状態が維持される。 As shown in FIG. 5C, the control unit 70 may further perform the first non-selection operation NS1 for the first memory element ME1. In the first non-selection operation NS1, the control unit 70 applies the first non-selection voltage Vn1 to the first terminal T1 while supplying the first current I1 to the first conductive member 21. The first non-selection voltage Vn1 has the second polarity (for example, positive) or 0 volt. In this case, the magnetization 11cM of the first opposing magnetic layer 11c is substantially “parallel” to the magnetization 11M of the first magnetic layer 11. For example, the low resistance state is maintained. When the initial state is the high resistance state, the high resistance state is maintained.

図5(d)に示すように、制御部70は、第1記憶素子ME1に関して、第2非選択動作NS2をさらに実施しても良い。第2非選択動作NS2において、制御部70は、第2電流I2を第1導電部材21に供給しつつ、第2非選択電圧Vn2を第1端子T1に印加する、第2非選択電圧Vn2は、第2極性(例えば正)または0ボルトである。この場合、第1対向磁性層11cの磁化11cMは、第1磁性層11の磁化11Mに対して、実質的に「平行」である。例えば、低抵抗状態が維持される。初期状態が高抵抗状態の場合は、高抵抗状態が維持される。 As shown in FIG. 5D, the control unit 70 may further execute the second non-selection operation NS2 for the first memory element ME1. In the second non-selection operation NS2, the control unit 70 applies the second non-selection voltage Vn2 to the first terminal T1 while supplying the second current I2 to the first conductive member 21, and the second non-selection voltage Vn2 is , Second polarity (eg positive) or 0 volts. In this case, the magnetization 11cM of the first opposing magnetic layer 11c is substantially “parallel” to the magnetization 11M of the first magnetic layer 11. For example, the low resistance state is maintained. When the initial state is the high resistance state, the high resistance state is maintained.

このように、第1非選択動作NS1において、制御部70は、第1記憶素子ME1の記憶状態を変更しない。第2非選択動作NS2において、制御部70は、第1記憶素子ME1の記憶状態を変更しない。 In this way, in the first non-selection operation NS1, the control unit 70 does not change the storage state of the first storage element ME1. In the second non-selection operation NS2, the control unit 70 does not change the storage state of the first storage element ME1.

図5(a)に示すように、制御部70は、第2記憶素子ME2に関して、第3非選択動作NS3を実施しても良い。例えば、制御部70が第1選択ライト動作SW1を実施しているときに、制御部70は、第3非選択動作NS3を実施可能でも良い。第3非選択動作NS3において、制御部70は、第1電流I1を第1導電部材21に供給しつつ、第3非選択電圧Vn3を第2端子T2に印加する。第3非選択電圧Vn3は、第2極性(例えば正)または0ボルトである。例えば、初期状態の抵抗状態が維持される。 As illustrated in FIG. 5A, the control unit 70 may perform the third non-selection operation NS3 with respect to the second memory element ME2. For example, the control unit 70 may be capable of performing the third non-selection operation NS3 while the control unit 70 is performing the first selection write operation SW1. In the third non-selection operation NS3, the control unit 70 applies the third non-selection voltage Vn3 to the second terminal T2 while supplying the first current I1 to the first conductive member 21. The third non-selection voltage Vn3 has the second polarity (for example, positive) or 0 volt. For example, the initial resistance state is maintained.

図5(b)に示すように、制御部70は、第2記憶素子ME2に関して、第4非選択動作NS4を実施しても良い。例えば、制御部70が第2選択ライト動作SW2を実施しているときに、制御部70は、第4非選択動作NS4を実施可能でも良い。第4非選択動作NS4において、制御部70は、第2電流I2を第1導電部材21に供給しつつ、第4非選択電圧Vn4を第2端子T2に印加する。第4非選択電圧Vn4は、第2極性(例えば正)または0ボルトである。例えば、初期状態の抵抗状態が維持される。 As shown in FIG. 5B, the control unit 70 may perform the fourth non-selection operation NS4 for the second memory element ME2. For example, the control unit 70 may be capable of performing the fourth non-selection operation NS4 while the control unit 70 is performing the second selection write operation SW2. In the fourth non-selection operation NS4, the control unit 70 supplies the second current I2 to the first conductive member 21 and applies the fourth non-selection voltage Vn4 to the second terminal T2. The fourth non-selection voltage Vn4 has the second polarity (for example, positive) or 0 volt. For example, the initial resistance state is maintained.

図5(c)に示すように、制御部70が第1非選択動作NS1を実施しているときに、制御部70は、第3選択ライト動作SW3を実施可能でも良い。第3選択ライト動作SW3において、制御部70は、第1電流I1を第1導電部材21に供給しつつ、第3選択ライト電圧Vs3を第2端子T2に印加する。第3選択ライト電圧Vs3は、第1極性(例えば負)である。第2対向磁性層12cの磁化12cMは、第2磁性層12の磁化12Mに対して、実質的に「反平行」となる。例えば、高抵抗状態が得られる。 As shown in FIG. 5C, the control unit 70 may be capable of performing the third selection write operation SW3 while the control unit 70 is performing the first non-selection operation NS1. In the third selection write operation SW3, the control unit 70 applies the third selection write voltage Vs3 to the second terminal T2 while supplying the first current I1 to the first conductive member 21. The third selection write voltage Vs3 has the first polarity (eg, negative). The magnetization 12cM of the second opposing magnetic layer 12c is substantially "antiparallel" to the magnetization 12M of the second magnetic layer 12. For example, a high resistance state can be obtained.

図5(d)に示すように、制御部70が第2非選択動作NS2を実施しているときに、制御部70は、第4選択ライト動作SW4を実施可能でも良い。第4選択ライト動作SW4において、制御部70は、第2電流I2を第1導電部材21に供給しつつ、第4選択ライト電圧Vs4を第2端子T2に印加する。第4選択ライト電圧Vs4は、第1極性(例えば負)である。第2対向磁性層12cの磁化12cMは、第2磁性層12の磁化12Mに対して、実質的に「平行」となる。例えば、低抵抗状態が得られる。 As shown in FIG. 5D, the control unit 70 may be capable of performing the fourth selection write operation SW4 while the control unit 70 is performing the second non-selection operation NS2. In the fourth selection write operation SW4, the control unit 70 applies the fourth selection write voltage Vs4 to the second terminal T2 while supplying the second current I2 to the first conductive member 21. The fourth selection write voltage Vs4 has the first polarity (eg, negative). The magnetization 12cM of the second opposing magnetic layer 12c is substantially “parallel” to the magnetization 12M of the second magnetic layer 12. For example, a low resistance state can be obtained.

上記の例では、第1スイッチ素子SC1(及び第2スイッチ素子SC2)は、MIM素子である。これらの素子は、半導体素子でも良い。 In the above example, the first switch element SC1 (and the second switch element SC2) is an MIM element. These elements may be semiconductor elements.

例えば、第1スイッチ素子SC1は、第1導電層31、第1対向導電層31c及び第1中間層31iを含む(図1(a)参照)。第1導電層31は、第1端子T1と電気的に接続される。第1対向導電層31cは、第1磁気素子SB1と電気的に接続される。第1中間層31iは、第1導電層31と第1対向導電層31cとの間に設けられる。第1導電層31は、第1導電形の半導体層を含んでも良い。第1対向導電層31cは、第1導電形の半導体層を含んでも良い。第1中間層31iは、第2導電形の半導体層を含んでも良い。第2導電形は、第1導電形とは異なる。例えば、第1スイッチ素子SC1は、N/P/N構造を有しても良い。例えば、第1スイッチ素子SC1は、P/N/P構造を有しても良い。このような構成によっても、ヒステリシスを有する特性が得られる。 For example, the first switch element SC1 includes the first conductive layer 31, the first counter conductive layer 31c, and the first intermediate layer 31i (see FIG. 1A). The first conductive layer 31 is electrically connected to the first terminal T1. The first counter conductive layer 31c is electrically connected to the first magnetic element SB1. The first intermediate layer 31i is provided between the first conductive layer 31 and the first counter conductive layer 31c. The first conductive layer 31 may include a semiconductor layer of the first conductivity type. The first opposing conductive layer 31c may include a semiconductor layer of the first conductivity type. The first intermediate layer 31i may include a semiconductor layer of the second conductivity type. The second conductivity type is different from the first conductivity type. For example, the first switch element SC1 may have an N/P/N structure. For example, the first switch element SC1 may have a P/N/P structure. Even with such a configuration, a characteristic having hysteresis can be obtained.

第1実施形態において、第1リード電圧Vr1の絶対値は、例えば、第1〜第4選択ライト電圧Vs1〜Vs4のそれぞれの絶対値よりも小さい。 In the first embodiment, the absolute value of the first read voltage Vr1 is smaller than the absolute value of each of the first to fourth selected write voltages Vs1 to Vs4, for example.

実施形態において、基準となる電位は、第1導電部材21の電位(例えば、第1部分21aの電位V0など)である。基準となる電位が、複数の動作において変更されても良い。例えば、選択ライト動作における基準となる電位(例えば、第1部分21aの電位V0など)と、リード動作における基準となる電位(例えば、第1部分21aの電位V0など)と、が、互いに異なっても良い。例えば、1つの動作(例えば、第1選択ライト動作SW1)において、例えば、第1部分21aの電位V0が「0ボルト」である場合に、第1選択ライト電圧Vs1は、「0ボルト」を基準にして定義される。例えば、例えば、別の1つの動作(例えば、リード動作RO)において、例えば、第1部分21aの電位V0が「3ボルト」である場合に、リードパルスRP1の電圧(第1リード電圧Vr1及び第2リード電圧Vr2など)は、「3ボルト」を基準にして定義される。 In the embodiment, the reference potential is the potential of the first conductive member 21 (for example, the potential V0 of the first portion 21a). The reference potential may be changed in a plurality of operations. For example, the reference potential in the selective write operation (for example, the potential V0 of the first portion 21a) and the reference potential in the read operation (for example, the potential V0 of the first portion 21a) are different from each other. Is also good. For example, in one operation (for example, the first selection write operation SW1), for example, when the potential V0 of the first portion 21a is “0 volt”, the first selection write voltage Vs1 is based on “0 volt”. Is defined as For example, in another one operation (for example, the read operation RO), for example, when the potential V0 of the first portion 21a is “3 V”, the voltage of the read pulse RP1 (the first read voltage Vr1 and the first read voltage Vr1 2 lead voltage Vr2, etc.) is defined with reference to “3 volts”.

(第2実施形態)
図6は、第2実施形態に係る磁気記憶装置を例示する模式図である。
図6に示すように、本実施形態に係る磁気記憶装置210も、記憶部MP及び制御部70を含む。記憶部MPは、第1導電部材21に加えて、複数の記憶素子ME0、及び、複数の端子T0を含む。複数の記憶素子ME0は、例えば、第1記憶素子ME1及び第2記憶素子ME2などを含む。複数の記憶素子ME0の1つは、例えば、スイッチ素子SC0及び磁気素子SB0を含む。複数の端子T0は、例えば、第1端子T1及び第2端子T2などを含む。
(Second embodiment)
FIG. 6 is a schematic view illustrating the magnetic memory device according to the second embodiment.
As shown in FIG. 6, the magnetic storage device 210 according to this embodiment also includes a storage unit MP and a control unit 70. The storage unit MP includes, in addition to the first conductive member 21, a plurality of storage elements ME0 and a plurality of terminals T0. The plurality of storage elements ME0 include, for example, a first storage element ME1 and a second storage element ME2. One of the plurality of storage elements ME0 includes, for example, a switch element SC0 and a magnetic element SB0. The plurality of terminals T0 include, for example, a first terminal T1 and a second terminal T2.

この例では、複数の記憶素子ME0のそれぞれに、トランジスタが設けられている。トランジスタは、例えば、トランジスタSw(i−1)、Sw(i)及びSw(i+1)などを含む。これらのトランジスタは、制御部70の一部と見なしても良い。 In this example, a transistor is provided in each of the plurality of storage elements ME0. The transistors include, for example, transistors Sw(i−1), Sw(i) and Sw(i+1). These transistors may be regarded as a part of the control unit 70.

このように、制御部70は、第1トランジスタ及び第2トランジスタを含んでも良い。第1トランジスタは、例えば、トランジスタSw(i)に対応する。第2トランジスタは、例えば、トランジスタSw(i+1)に対応する。 As described above, the control unit 70 may include the first transistor and the second transistor. The first transistor corresponds to, for example, the transistor Sw(i). The second transistor corresponds to, for example, the transistor Sw(i+1).

第1トランジスタは、第1スイッチ素子SC1と第1端子T1との間の第1電流経路cp1に設けられる。第2トランジスタは、第2スイッチ素子SC2と第2端子T2との間の第2電流経路cp2に設けられる。 The first transistor is provided on the first current path cp1 between the first switch element SC1 and the first terminal T1. The second transistor is provided on the second current path cp2 between the second switch element SC2 and the second terminal T2.

これらのトランジスタにより、複数の記憶素子ME0の選択または非選択が切り替えられても良い。 Selection or non-selection of the plurality of memory elements ME0 may be switched by these transistors.

図6に示すように、トランジスタSx1及びSx2の少なくともいずれかが設けられても良い。トランジスタSx1は、第1導電部材21の第1部分21aと制御部70との間の電流経路に設けられる。トランジスタSx2は、第1導電部材21の第2部分21bと制御部70との間の電流経路に設けられる。トランジスタSx1及びSx2の少なくともいずれかにより、第1電流I1及び第2電流I2の少なくともいずれかの供給または非供給が制御されても良い。 As shown in FIG. 6, at least one of the transistors Sx1 and Sx2 may be provided. The transistor Sx1 is provided in the current path between the first portion 21a of the first conductive member 21 and the control unit 70. The transistor Sx2 is provided in the current path between the second portion 21b of the first conductive member 21 and the control unit 70. The supply or non-supply of at least one of the first current I1 and the second current I2 may be controlled by at least one of the transistors Sx1 and Sx2.

(第3実施形態)
図7は、第3実施形態に係る磁気記憶装置を例示する模式図である。
図7に示すように、実施形態に係る磁気記憶装置220は、記憶部MPは、第1導電部材21及び第1記憶素子ME1に加えて、第1配線W1、第2記憶素子ME2及び第2導電部材22をさらに含む。
(Third Embodiment)
FIG. 7 is a schematic view illustrating the magnetic memory device according to the third embodiment.
As shown in FIG. 7, in the magnetic storage device 220 according to the embodiment, the storage unit MP includes, in addition to the first conductive member 21 and the first storage element ME1, the first wiring W1, the second storage element ME2, and the second storage element ME2. The conductive member 22 is further included.

前記第2導電部材22は、第4部分22d、第5部分22e及び第6部分22fを含む第6部分22fは、第4部分22dと第5部分22eとの間に設けられる。 In the second conductive member 22, the sixth portion 22f including the fourth portion 22d, the fifth portion 22e and the sixth portion 22f is provided between the fourth portion 22d and the fifth portion 22e.

第2記憶素子ME2は、第2スイッチ素子SC2及び第2磁気素子SB2を含む。第2磁気素子SB2は、第2スイッチ素子SC2と第6部分22fとの間に設けられる。第2磁気素子SB2は第6部分22fと電気的に接続される。 The second memory element ME2 includes a second switch element SC2 and a second magnetic element SB2. The second magnetic element SB2 is provided between the second switch element SC2 and the sixth portion 22f. The second magnetic element SB2 is electrically connected to the sixth portion 22f.

第1記憶素子ME1は、第1配線W1の一部と、第3部分21cと、の間に設けられる。第2記憶素子ME2は、第1配線W1の別の一部と、第6部分22fと、の間に設けられる。 The first memory element ME1 is provided between a part of the first wiring W1 and the third portion 21c. The second memory element ME2 is provided between another portion of the first wiring W1 and the sixth portion 22f.

このように、複数の配線(第1配線W1及び第2配線W2など)と、複数の導電部材(第1導電部材21及び第2導電部材22など)と、に記憶素子が設けられても良い。複数の配線は、例えば、Y軸方向に沿う。複数の配線は、例えば、X軸方向に沿って並ぶ。複数の導電部材は、例えば、X軸方向に沿う。複数の導電部材は、例えば、Y軸方向に沿って並ぶ。 In this way, the memory element may be provided in the plurality of wirings (the first wiring W1 and the second wiring W2, etc.) and the plurality of conductive members (the first conductive member 21, the second conductive member 22, etc.). .. The plurality of wirings extend along the Y-axis direction, for example. The plurality of wirings are arranged, for example, along the X-axis direction. The plurality of conductive members are along the X-axis direction, for example. The plurality of conductive members are arranged, for example, along the Y-axis direction.

例えば、クロスポイント型の記憶装置が得られる。第1スイッチ素子SC1などを含む記憶素子を用いることで、安定したリード動作が可能になる。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。クロスポイント型が採用されることで、例えば、高い記憶密度が得られる。 For example, a cross-point type storage device can be obtained. By using the memory element including the first switch element SC1 and the like, stable read operation becomes possible. According to the embodiment, it is possible to provide a magnetic storage device capable of stable operation. By adopting the cross point type, for example, a high storage density can be obtained.

図7に示すように、記憶部MPは、第1層18aに設けられる。磁気記憶装置220は、第2層18bをさらに含んでも良い。制御部70は、例えば、第2層18bに設けられる。記憶部MPは、例えば、接続部17により、第2層18bの制御部70と電気的に接続される。制御部70は、例えば、デコーダ75D、センスアンプ75SA及び入出力部75I/Dなどを含んでも良い。 As shown in FIG. 7, the storage unit MP is provided in the first layer 18a. The magnetic storage device 220 may further include the second layer 18b. The control unit 70 is provided, for example, in the second layer 18b. The storage unit MP is electrically connected to the control unit 70 of the second layer 18b by the connection unit 17, for example. The control unit 70 may include, for example, a decoder 75D, a sense amplifier 75SA, an input/output unit 75I/D, and the like.

第2及び第3実施形態において、第1実施形態に関して説明したリード動作ROが実施される。第2及び第3実施形態においても、安定したリード動作が可能になる。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。 In the second and third embodiments, the read operation RO described in regard to the first embodiment is performed. Also in the second and third embodiments, stable read operation is possible. According to the embodiment, it is possible to provide a magnetic storage device capable of stable operation.

(第4実施形態)
図8(a)〜図8(c)は、第4実施形態に係る磁気記憶装置を例示する模式図である。
図8(a)に示すように、実施形態に係る磁気記憶装置310は、記憶部MP及び制御部70を含む。
(Fourth Embodiment)
8A to 8C are schematic views illustrating the magnetic memory device according to the fourth embodiment.
As shown in FIG. 8A, the magnetic storage device 310 according to the embodiment includes a storage unit MP and a control unit 70.

記憶部MPは、第1記憶素子ME1、第1端子T1及び第2端子T2を含む。第1記憶素子ME1は、第1スイッチ素子SC1及び第1磁気素子SB1を含む。第1磁気素子SB1は、第1スイッチ素子SC1と電気的に直列に接続される。第1端子T1は、第1スイッチ素子SC1と電気的に接続される。第2端子T2は第1磁気素子SB1と電気的に接続される。 The storage unit MP includes a first storage element ME1, a first terminal T1 and a second terminal T2. The first memory element ME1 includes a first switch element SC1 and a first magnetic element SB1. The first magnetic element SB1 is electrically connected in series with the first switch element SC1. The first terminal T1 is electrically connected to the first switch element SC1. The second terminal T2 is electrically connected to the first magnetic element SB1.

第1記憶素子ME1は、第1実施形態と同様の構成を有する。例えば、第1記憶素子ME1は、第1スイッチ素子SC1及び第1磁気素子SB1を含む。第1スイッチ素子SC1に流れる電流は、第1スイッチ素子SC1に加わる電圧に対してヒステリシス特性を有する。 The first memory element ME1 has the same configuration as that of the first embodiment. For example, the first memory element ME1 includes a first switch element SC1 and a first magnetic element SB1. The current flowing through the first switch element SC1 has a hysteresis characteristic with respect to the voltage applied to the first switch element SC1.

制御部70は、第1端子T1及び第2端子T2と電気的に接続される。 The control unit 70 is electrically connected to the first terminal T1 and the second terminal T2.

この例では、制御部70は、第1端子T1と第2端子T2との間に電流を流すことで、第1磁気素子SB1の電気抵抗の状態を制御する。制御は、例えば、スピントランスファ効果による。電流の向きによって、得られる抵抗状態が異なる。 In this example, the control unit 70 controls the electric resistance state of the first magnetic element SB1 by causing a current to flow between the first terminal T1 and the second terminal T2. The control is based on, for example, the spin transfer effect. The resistance state obtained differs depending on the direction of the current.

例えば、制御部70は、第1ライト動作、第2ライト動作及びリード動作を少なくとも実施する。 For example, the control unit 70 performs at least the first write operation, the second write operation, and the read operation.

図8(a)は、リード動作ROに対応する。図8(b)は、第1ライト動作WO1に対対応する。図8(c)は、第2ライト動作WO2に対対応する。 FIG. 8A corresponds to the read operation RO. FIG. 8B corresponds to the first write operation WO1. FIG. 8C corresponds to the second write operation WO2.

図8(b)に示すように、第1ライト動作WO1において、制御部70は、第1ライト電圧Vw1を第1端子T1に印加して、第1端子T1と第2端子T2との間の電流経路cpを第1電気抵抗の状態にする。第1ライト電圧Vw1は、第2端子T2と基準にしたときに第1極性である。
図8(c)に示すように、第2ライト動作WO2において、制御部70は、第2ライト電圧Vw1を第1端子T1に印加して、電流経路cpを第1電気抵抗よりも低い第2電気抵抗の状態にする。第2ライト電圧Vw2は、第1極性とは逆の第2極性である。
As shown in FIG. 8B, in the first write operation WO1, the control unit 70 applies the first write voltage Vw1 to the first terminal T1 so as to apply the first write voltage Vw1 between the first terminal T1 and the second terminal T2. The current path cp is brought into the state of the first electric resistance. The first write voltage Vw1 has the first polarity when it is referenced to the second terminal T2.
As shown in FIG. 8C, in the second write operation WO2, the control unit 70 applies the second write voltage Vw1 to the first terminal T1 and sets the current path cp to the second electric resistance lower than the first electric resistance. Set to the state of electrical resistance. The second write voltage Vw2 has a second polarity opposite to the first polarity.

図8(b)及び図8(c)は、第1極性が負の場合に対応する。この場合、第1ライト動作WO1において、第2端子T2から第1端子T1への電流Is1が流れ、第2ライト動作WO2において、第1端子T1から第2端子T2への電流Is2が流れる。 8B and 8C correspond to the case where the first polarity is negative. In this case, the current Is1 flows from the second terminal T2 to the first terminal T1 in the first write operation WO1, and the current Is2 flows from the first terminal T1 to the second terminal T2 in the second write operation WO2.

第1極性が正の場合、第1ライト動作WO1において、第1端子T1から第2端子T2への電流が流れ、第2ライト動作WO2において、第2端子T2から第1端子T1への電流が流れる。 When the first polarity is positive, a current flows from the first terminal T1 to the second terminal T2 in the first write operation WO1, and a current flows from the second terminal T2 to the first terminal T1 in the second write operation WO2. Flowing

上記のように、第1ライト動作WO1において、第1電気抵抗の状態が形成される。第2ライト動作WO2において、第1電気抵抗よりも低い第2電気抵抗の状態が形成される。 As described above, in the first write operation WO1, the first electric resistance state is formed. In the second write operation WO2, the state of the second electric resistance lower than the first electric resistance is formed.

図8(a)に示すように、リード動作ROにおいて、制御部70は、第1端子T1にリードパルスRP1を印加して、第1端子T1と第2端子T2との間の電流経路cpの電気抵抗に対応する値を検出する。 As shown in FIG. 8A, in the read operation RO, the control unit 70 applies the read pulse RP1 to the first terminal T1 to generate the current path cp between the first terminal T1 and the second terminal T2. The value corresponding to the electric resistance is detected.

リードパルスRP1は、図1(b)に関して説明した構成を有する。リードパルスRP1は、第1リード電圧Vr1を有する第1期間pp1と、第2リード電圧Vr2を有し第1期間pp1の後の第2期間pp2と、を含む。第2リード電圧Vr2の絶対値は、第1リード電圧Vr1の絶対値よりも小さい(図1(b)参照)。 The read pulse RP1 has the configuration described with reference to FIG. The read pulse RP1 includes a first period pp1 having the first read voltage Vr1 and a second period pp2 having the second read voltage Vr2 and subsequent to the first period pp1. The absolute value of the second read voltage Vr2 is smaller than the absolute value of the first read voltage Vr1 (see FIG. 1B).

第1リード電圧Vr1及び第2リード電圧Vr2は、上記の第1極性である。このように、本実施形態においては、高抵抗状態を形成する第1ライト動作WO1で印加される第1ライト電圧Vw1と同じ極性(第1極性)のリードパルスRP1を用いてリード動作ROが行われる。例えば、高抵抗状態は、低抵抗状態の形成に比べて生成し難い。高抵抗状態を形成する第1ライト動作WO1で印加される電圧と同じ極性を有し、高電圧の第1期間pp1と低電圧の第2期間pp2とを含むリードパルスRP1を用いることで、記憶状態への影響を抑制しつつ、安定したリード動作が可能になる。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。 The first read voltage Vr1 and the second read voltage Vr2 have the above-mentioned first polarity. As described above, in the present embodiment, the read operation RO is performed using the read pulse RP1 having the same polarity (first polarity) as the first write voltage Vw1 applied in the first write operation WO1 that forms the high resistance state. Be seen. For example, the high resistance state is more difficult to generate than the formation of the low resistance state. By using the read pulse RP1 having the same polarity as the voltage applied in the first write operation WO1 that forms the high resistance state and including the high voltage first period pp1 and the low voltage second period pp2, the memory Stable read operation is possible while suppressing the influence on the state. According to the embodiment, it is possible to provide a magnetic storage device capable of stable operation.

本実施形態において、第1リード電圧Vr1の絶対値は、例えば、第1ライト電圧Vw1及び第2ライト電圧Vw2のそれぞれの絶対値よりも小さい。 In the present embodiment, the absolute value of the first read voltage Vr1 is smaller than the absolute value of each of the first write voltage Vw1 and the second write voltage Vw2, for example.

本実施形態においても、リードパルスRP1は、第1期間pp1と第2期間pp2との間の第3期間pp3(図4参照)をさらに含んでも良い。既に説明したように、第3期間pp3におけるリードパルスRP1の時間tmに対する変化率は、第2期間pp2におけるリードパルスRP1の時間tmに対する変化率よりも高い(図4参照)。 Also in the present embodiment, the read pulse RP1 may further include the third period pp3 (see FIG. 4) between the first period pp1 and the second period pp2. As described above, the rate of change of the read pulse RP1 with respect to time tm in the third period pp3 is higher than the rate of change of the read pulse RP1 with respect to time tm in the second period pp2 (see FIG. 4 ).

既に説明したように、第1記憶素子ME1は、第1実施形態と同様の構成を有する。例えば、図8(a)に示すように、第1スイッチ素子SC1は、第1端子T1と電気的に接続され金属を含む第1導電層31と、第1磁気素子SB1と電気的に接続され金属を含む第1対向導電層31cと、第1導電層31と第1対向導電層31cとの間に設けられた第1中間層31iと、を含む。第1中間層31iは、Mg、Al、Si、Ti、V、Cu、Zn、Ge、Sr、Zr、Nb、Sb、Te、Hf、Ta及びWよりなる群から選択された少なくとも1つを含む第1元素を含む。第1中間層31iは、酸素及び窒素よりなる群から選択された少なくとも1つの第2元素をさらに含んでも良い。第1中間層31iは、例えば、HfOを含む。第1中間層31iは、例えば、GeSbTeを含んでも良い。 As described above, the first memory element ME1 has the same configuration as that of the first embodiment. For example, as shown in FIG. 8A, the first switch element SC1 is electrically connected to the first terminal T1 and is electrically connected to the first conductive layer 31 containing metal and the first magnetic element SB1. It includes a first counter conductive layer 31c containing a metal, and a first intermediate layer 31i provided between the first conductive layer 31 and the first counter conductive layer 31c. The first intermediate layer 31i includes at least one selected from the group consisting of Mg, Al, Si, Ti, V, Cu, Zn, Ge, Sr, Zr, Nb, Sb, Te, Hf, Ta and W. Contains the first element. The first intermediate layer 31i may further include at least one second element selected from the group consisting of oxygen and nitrogen. The first intermediate layer 31i includes HfO x , for example. The first intermediate layer 31i may include GeSbTe, for example.

既に説明したように、第1導電層31及び第1対向導電層31cは、第1導電形で、第1中間層31iは、第2導電形でも良い。 As described above, the first conductive layer 31 and the first counter conductive layer 31c may have the first conductivity type, and the first intermediate layer 31i may have the second conductivity type.

本実施形態において、クロスポイント型が適用されても良い。この場合、図7に例示した構成において、第1導電部材21が第2配線に対応し、第2導電部材22が第3配線に対応する。記憶部MPは、第1配線(図7の第1配線W1)と、第2配線(図7の第1導電部材21)と、第3配線(図7の第2導電部材22)と、第1記憶素子ME1と、第2記憶素子ME2と、を含む。
第2記憶素子ME2は、第2スイッチ素子SC1と、第2スイッチ素子SC1と電気的に直列に接続された第2磁気素子SB2と、を含む。第1記憶素子ME1は、第1配線W1の一部と、第2配線(図7の第1導電部材21)の一部と、の間に設けられる。第2記憶素子ME2は、第1配線W1の別の一部と、第3配線(図7の導電部材22)の一部と、の間に設けられる。
In this embodiment, a cross point type may be applied. In this case, in the configuration illustrated in FIG. 7, the first conductive member 21 corresponds to the second wiring and the second conductive member 22 corresponds to the third wiring. The storage unit MP includes a first wiring (first wiring W1 in FIG. 7), a second wiring (first conductive member 21 in FIG. 7), a third wiring (second conductive member 22 in FIG. 7), and It includes one memory element ME1 and a second memory element ME2.
The second memory element ME2 includes a second switch element SC1 and a second magnetic element SB2 electrically connected in series with the second switch element SC1. The first memory element ME1 is provided between a part of the first wiring W1 and a part of the second wiring (first conductive member 21 in FIG. 7). The second memory element ME2 is provided between another part of the first wiring W1 and a part of the third wiring (the conductive member 22 in FIG. 7).

(第5実施形態)
図9は、第5実施形態に係る磁気記憶装置を例示する模式図である。
図9に示すように、実施形態に係る磁気記憶装置410は、記憶部MP及び制御部70を含む。記憶部MPは、第1記憶素子ME1を含む。第1記憶素子ME1は、互いに電気的に直列に接続された、第1スイッチ素子SC1及び第1磁気素子SB1を含む。第1記憶素子ME1は、1つのメモリセルMCに対応する。この例では、第1端子T1は、接地される。第2端子T2は、制御部70と電気的に接続される。
(Fifth Embodiment)
FIG. 9 is a schematic view illustrating the magnetic memory device according to the fifth embodiment.
As shown in FIG. 9, the magnetic storage device 410 according to the embodiment includes a storage unit MP and a control unit 70. The storage unit MP includes a first storage element ME1. The first memory element ME1 includes a first switch element SC1 and a first magnetic element SB1 which are electrically connected to each other in series. The first memory element ME1 corresponds to one memory cell MC. In this example, the first terminal T1 is grounded. The second terminal T2 is electrically connected to the control unit 70.

制御部70は、リセット回路42、セット回路43及びリード回路41を含む。これらの回路のそれぞれの一端は、第2端子T2と電気的に接続される。記憶部MP、リセット回路42、セット回路43及びリード回路41により、不揮発ラッチが得られる。 The control unit 70 includes a reset circuit 42, a set circuit 43, and a read circuit 41. One end of each of these circuits is electrically connected to the second terminal T2. A non-volatile latch is obtained by the memory unit MP, the reset circuit 42, the set circuit 43, and the read circuit 41.

実施形態においては、リード回路41は、例えば、第1実施形に関して説明したリードパルスRP1をメモリセルMCに印加する。これにより、安定したリード動作が可能になる。実施形態によれば、安定した動作が可能な磁気記憶装置を提供できる。 In the embodiment, the read circuit 41 applies, for example, the read pulse RP1 described in regard to the first embodiment to the memory cell MC. This enables a stable read operation. According to the embodiment, it is possible to provide a magnetic storage device capable of stable operation.

第4及び第5実施形態において、第1〜第3実施形態に関して説明した構成が適用できる部分に関しては、説明を省略する。 In the fourth and fifth embodiments, the description of the parts to which the configurations described in the first to third embodiments are applicable will be omitted.

実施形態は、例えば、以下の構成(例えば技術案)を含んでも良い。
(構成1)(第1の独立項:VoCSMの場合)
第1記憶素子、第1導電部材及び第1端子を含む記憶部であって、前記第1導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、前記第1記憶素子は、第1スイッチ素子と、前記第1スイッチ素子と電気的に直列に接続された第1磁気素子と、を含み、前記第1磁気素子は前記第3部分と電気的に接続され、前記第1端子は前記第1スイッチ素子と電気的に接続された、前記記憶部と、
前記第1端子及び前記第1導電部材と電気的に接続された制御部と、
を備え、
前記制御部は、第1選択ライト動作とリード動作とを少なくとも実施し、
前記第1選択ライト動作において、前記制御部は、前記第1部分から前記第2部分への第1電流を前記第1導電部材に供給し、
前記リード動作において、前記制御部は、前記第1導電部材と前記第1端子との間にリードパルスを印加して前記第1導電部材及び前記第1端子を含む電流経路の電気抵抗に対応する値を検出し、
前記リードパルスは、第1リード電圧を有する第1期間と、第2リード電圧を有し前記第1期間の後の第2期間と、を含み、前記第2リード電圧の絶対値は、前記第1リード電圧の絶対値よりも小さい、磁気記憶装置。
The embodiment may include, for example, the following configurations (for example, technical solutions).
(Structure 1) (First independent term: in the case of VoCSM)
A storage unit including a first storage element, a first conductive member, and a first terminal, wherein the first conductive member is between a first portion, a second portion, and the first portion and the second portion. And a first magnetic element electrically connected in series with the first switch element, wherein the first memory element includes a third portion of the first magnetic element. Is electrically connected to the third portion, and the first terminal is electrically connected to the first switch element;
A controller electrically connected to the first terminal and the first conductive member;
Equipped with
The control unit performs at least a first selection write operation and a read operation,
In the first selective write operation, the controller supplies a first current from the first portion to the second portion to the first conductive member,
In the read operation, the control unit applies a read pulse between the first conductive member and the first terminal to correspond to an electric resistance of a current path including the first conductive member and the first terminal. Find the value,
The read pulse includes a first period having a first read voltage, a second period having a second read voltage and a second period after the first period, and an absolute value of the second read voltage is the second period. A magnetic storage device that is smaller than the absolute value of one read voltage.

(構成2)
前記第1選択ライト動作において、前記制御部は、前記第1部分から前記第2部分への前記第1電流を前記第1導電部材に供給しつつ、前記第1導電部材を基準にした第1極性の第1選択ライト電圧を前記第1端子に印加し、
前記第1リード電圧及び前記第2リード電圧は、前記第1極性の逆の第2極性を有する、構成1記載の磁気記憶装置。
(Configuration 2)
In the first selective write operation, the control unit supplies the first current from the first portion to the second portion to the first conductive member, and controls the first conductive member based on the first conductive member. Applying a polarity first selection write voltage to the first terminal,
The magnetic storage device according to configuration 1, wherein the first read voltage and the second read voltage have a second polarity that is opposite to the first polarity.

(構成3)
前記制御部は、第1非選択動作をさらに実施し、
前記第1非選択動作において、前記制御部は、前記第1電流を前記第1導電部材に供給しつつ、前記第2極性または0ボルトの第1非選択電圧を前記第1端子に印加する、構成2記載の磁気記憶装置。
(Structure 3)
The control unit further performs a first non-selection operation,
In the first non-selection operation, the controller applies the first non-selection voltage of the second polarity or 0 volt to the first terminal while supplying the first current to the first conductive member. A magnetic storage device according to configuration 2.

(構成4)
前記制御部は、第2選択ライト動作をさらに実施し、
前記第2選択ライト動作において、前記制御部は、前記第2部分から前記第1部分への第2電流を前記第1導電部材に供給しつつ、前記第1極性の第2選択ライト電圧を前記第1端子に印加する、構成2または3に記載の磁気記憶装置。
(Structure 4)
The control unit further performs a second selection write operation,
In the second selective write operation, the control unit supplies the second current from the second portion to the first portion to the first conductive member while applying the second selective write voltage having the first polarity. The magnetic storage device according to configuration 2 or 3, wherein the magnetic storage device is applied to the first terminal.

(構成5)
前記制御部は、第2非選択動作をさらに実施し、
前記第2非選択動作において、前記制御部は、前記第2電流を前記第1導電部材に供給しつつ、前記第2極性または0ボルトの第2非選択電圧を前記第1端子に印加する、構成4記載の磁気記憶装置。
(Structure 5)
The control unit further performs a second non-selection operation,
In the second non-selection operation, the controller applies the second non-selection voltage of the second polarity or 0 volt to the first terminal while supplying the second current to the first conductive member. A magnetic storage device according to configuration 4.

(構成6)
前記第1選択ライト動作において、前記制御部は、前記第1記憶素子を、前記第1記憶状態及び前記第2記憶状態の一方にし、
前記第2選択ライト動作において、前記制御部は、前記第1記憶素子を、前記第1記憶状態及び前記第2記憶状態の他方にする、構成5記載の磁気記憶装置。
(Structure 6)
In the first selective write operation, the control unit sets the first storage element to one of the first storage state and the second storage state,
6. The magnetic storage device according to configuration 5, wherein in the second selective write operation, the control unit sets the first storage element to the other of the first storage state and the second storage state.

(構成7)
前記第1非選択動作において、前記制御部は、前記第1記憶素子の記憶状態を変更せず、
前記第2非選択動作において、前記制御部は、前記第1記憶素子の前記記憶状態を変更しない、構成5または6に記載の磁気記憶装置。
(Structure 7)
In the first non-selection operation, the control unit does not change the storage state of the first storage element,
7. The magnetic storage device according to configuration 5 or 6, wherein in the second non-selection operation, the control unit does not change the storage state of the first storage element.

(構成8)
前記リードパルスは、前記第1期間と前記第2期間との間の第3期間をさらに含み、
前記第3期間における前記リードパルスの時間に対する変化率は、前記第2期間における前記リードパルスの前記時間に対する変化率よりも高い、構成1〜7のいずれか1つに記載の磁気記憶装置。
(Structure 8)
The read pulse further includes a third period between the first period and the second period,
8. The magnetic storage device according to any one of configurations 1 to 7, wherein a rate of change of the read pulse with respect to time in the third period is higher than a rate of change of the read pulse with respect to time in the second period.

(構成9)
前記第1スイッチ素子に流れる電流は、前記第1スイッチ素子に加わる電圧に対してヒステリシス特性を有する、構成1〜8のいずれか1つに記載の磁気記憶装置。
(Configuration 9)
The magnetic storage device according to any one of configurations 1 to 8, wherein the current flowing through the first switch element has a hysteresis characteristic with respect to a voltage applied to the first switch element.

(構成10)
前記第1スイッチ素子は、前記第1端子と電気的に接続され金属を含む第1導電層と、前記第1磁気素子と電気的に接続され金属を含む第1対向導電層と、前記第1導電層と前記第1対向導電層との間に設けられた第1中間層と、を含み、
前記第1中間層は、Mg、Al、Si、Ti、V、Cu、Zn、Ge、Sr、Zr、Nb、Sb、Te、Hf、Ta及びWよりなる群から選択された少なくとも1つを含む第1元素を含む、構成1〜9のいずれか1つに記載の磁気記憶装置。
(Configuration 10)
The first switch element includes a first conductive layer electrically connected to the first terminal and including a metal, a first counter conductive layer electrically connected to the first magnetic element and including a metal, and A first intermediate layer provided between a conductive layer and the first opposing conductive layer,
The first intermediate layer includes at least one selected from the group consisting of Mg, Al, Si, Ti, V, Cu, Zn, Ge, Sr, Zr, Nb, Sb, Te, Hf, Ta and W. The magnetic storage device according to any one of configurations 1 to 9, which includes a first element.

(構成11)
前記第1中間層は、酸素及び窒素よりなる群から選択された少なくとも1つの第2元素をさらに含む、構成10記載の磁気記憶装置。
(Configuration 11)
11. The magnetic memory device according to configuration 10, wherein the first intermediate layer further contains at least one second element selected from the group consisting of oxygen and nitrogen.

(構成12)
前記第1スイッチ素子は、前記第1端子と電気的に接続された第1導電形の第1導電層と、前記第1磁気素子と電気的に接続された前記第1導電形の第1対向導電層と、前記第1導電層と前記第1対向導電層との間に設けられ前記第1導電形とは異なる第2導電形の第1中間層と、を含む、構成1〜9のいずれか1つに記載の磁気記憶装置。
(Configuration 12)
The first switch element includes a first conductive type first conductive layer electrically connected to the first terminal, and a first conductive type first opposing layer electrically connected to the first magnetic element. Any one of Configurations 1 to 9 including a conductive layer and a first intermediate layer of a second conductivity type that is provided between the first conductive layer and the first opposing conductive layer and is different from the first conductivity type. 2. The magnetic storage device according to one of the above.

(構成13)
前記第1磁気素子は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、前記第1磁性層と前記第1対向磁性層との間に設けられた第1非磁性層と、を含む、構成1〜12のいずれか1つに記載の磁気記憶装置。
(Configuration 13)
The first magnetic element includes a first magnetic layer, a first counter magnetic layer provided between the third portion and the first magnetic layer, the first magnetic layer and the first counter magnetic layer. 13. A magnetic memory device according to any one of configurations 1 to 12, further comprising:

(構成14)
前記記憶部は、第2記憶素子及び第2端子をさらに含み、
前記第1導電部材は、第4部分及び第5部分をさらに含み、前記第1部分と前記第4部分との間に前記第2部分が設けられ、前記第2部分と前記第4部分との間に前記第5部分が設けられ、
前記第2記憶素子は、第2スイッチ素子と、前記第2スイッチ素子と電気的に直列に接続された第2磁気素子と、を含み、前記第2磁気素子は前記第5部分と電気的に接続され、前記第2端子は前記第2スイッチ素子と電気的に接続され、
前記制御部が前記第1選択ライト動作を実施しているときに、前記制御部は、第3非選択動作を実施可能であり、
前記第3非選択動作において、前記制御部は、前記第1電流を前記第1導電部材に供給しつつ、前記第2極性または0ボルトの第3非選択電圧を前記第2端子に印加する、構成5〜7のいずれか1つに記載の磁気記憶装置。
(Configuration 14)
The storage unit further includes a second storage element and a second terminal,
The first conductive member further includes a fourth portion and a fifth portion, the second portion is provided between the first portion and the fourth portion, and the second portion and the fourth portion are provided. The fifth portion is provided between
The second memory element includes a second switch element and a second magnetic element electrically connected in series with the second switch element, and the second magnetic element electrically connects to the fifth portion. And the second terminal is electrically connected to the second switch element,
When the control unit is performing the first selection write operation, the control unit can perform the third non-selection operation,
In the third non-selection operation, the controller applies the third non-selection voltage of the second polarity or 0 volt to the second terminal while supplying the first current to the first conductive member. The magnetic storage device according to any one of configurations 5 to 7.

(構成15)
前記制御部が前記第2選択ライト動作を実施しているときに、前記制御部は、第4非選択動作を実施可能であり、
前記第4非選択動作において、前記制御部は、前記第2電流を前記第1導電部材に供給しつつ、前記第2極性または0ボルトの第4非選択電圧を前記第2端子に印加する、構成14記載の磁気記憶装置。
(Structure 15)
When the control unit is performing the second selection write operation, the control unit can perform the fourth non-selection operation,
In the fourth non-selection operation, the controller applies the second current or the fourth non-selection voltage of 0 volt to the second terminal while supplying the second current to the first conductive member. 15. The magnetic storage device according to structure 14.

(構成16)
前記記憶部は、前記第1トランジスタ及び第2トランジスタをさらに含み、
前記第1トランジスタは、前記第1スイッチ素子と前記第1端子との間の第1電流経路に設けられ、
前記第2トランジスタは、前記第2スイッチ素子と前記第2端子との間の第2電流経路に設けられた、構成14または15に記載の磁気記憶装置。
(Configuration 16)
The storage unit further includes the first transistor and a second transistor,
The first transistor is provided in a first current path between the first switch element and the first terminal,
16. The magnetic memory device according to configuration 14 or 15, wherein the second transistor is provided in a second current path between the second switch element and the second terminal.

(構成17)
前記記憶部は、第1配線、第2記憶素子及び第2導電部材をさらに含み、
前記第2導電部材は、第4部分と、第5部分と、前記第4部分と前記第5部分との間の第6部分と、を含み、
前記第2記憶素子は、第2スイッチ素子と、前記第2スイッチ素子と前記第6部分との間に設けられた第2磁気素子と、を含み、前記第2磁気素子は前記第6部分と電気的に接続され、
前記第1記憶素子は、前記第1配線の一部と、前記第3部分と、の間に設けられ、
前記第2記憶素子は、前記第1配線の別の一部と、前記第6部分と、の間に設けられた、構成1〜15のいずれか1つに記載の磁気記憶装置。
(Configuration 17)
The storage unit further includes a first wiring, a second storage element, and a second conductive member,
The second conductive member includes a fourth portion, a fifth portion, and a sixth portion between the fourth portion and the fifth portion,
The second memory element includes a second switch element and a second magnetic element provided between the second switch element and the sixth portion, and the second magnetic element is the sixth portion. Electrically connected,
The first memory element is provided between a part of the first wiring and the third part,
16. The magnetic storage device according to any one of configurations 1 to 15, wherein the second storage element is provided between another portion of the first wiring and the sixth portion.

(構成18)
第1記憶素子、第1端子及び第2端子を含む記憶部であって、前記第1記憶素子は、第1スイッチ素子と、前記第1スイッチ素子と電気的に直列に接続された第1磁気素子と、を含み、前記第1端子は、前記第1スイッチ素子と電気的に接続され、前記第2端子は前記第1磁気素子と電気的に接続された、前記記憶部と、
前記第1端子及び前記第2端子と電気的に接続された制御部と、
を備え、
前記制御部は、第1ライト動作、第2ライト動作及びリード動作を少なくとも実施し、
前記第1ライト動作において、制御部は、前記第2端子と基準にしたときに第1極性の第1ライト電圧を前記第1端子に印加して、前記第1端子と前記第2端子との間の電流経路を第1電気抵抗の状態にし、
前記第2ライト動作において、制御部は、前記第1極性とは逆の第2極性の第2ライト電圧を前記第1端子に印加して、前記電流経路を前記第1電気抵抗よりも低い第2電気抵抗の状態にし、
前記リード動作において、前記制御部は、前記第1端子にリードパルスを印加して前記電流経路の電気抵抗に対応する値を検出し、
前記リードパルスは、第1リード電圧を有する第1期間と、第2リード電圧を有し前記第1期間の後の第2期間と、を含み、前記第2リード電圧の絶対値は、前記第1リード電圧の絶対値よりも小さく、
前記第1リード電圧及び前記第2リード電圧は、前記第1極性である、磁気記憶装置。
(Structure 18)
A storage unit including a first storage element, a first terminal, and a second terminal, wherein the first storage element is a first switch element and a first magnetic element electrically connected in series with the first switch element. An element, the first terminal is electrically connected to the first switch element, the second terminal is electrically connected to the first magnetic element, the storage unit,
A controller electrically connected to the first terminal and the second terminal;
Equipped with
The control unit performs at least a first write operation, a second write operation, and a read operation,
In the first write operation, the control unit applies a first write voltage having a first polarity to the first terminal when the second terminal is used as a reference, and connects the first terminal and the second terminal with each other. The current path between them to the state of the first electrical resistance,
In the second write operation, the controller applies a second write voltage having a second polarity opposite to the first polarity to the first terminal to cause the current path to be lower than the first electric resistance. 2 In the state of electrical resistance,
In the read operation, the control unit applies a read pulse to the first terminal to detect a value corresponding to the electric resistance of the current path,
The read pulse includes a first period having a first read voltage, a second period having a second read voltage and a second period after the first period, and an absolute value of the second read voltage is the second period. Less than the absolute value of 1 read voltage,
The magnetic storage device, wherein the first read voltage and the second read voltage have the first polarity.

(構成19)
前記リードパルスは、前記第1期間と前記第2期間との間の第3期間をさらに含み、
前記第3期間における前記リードパルスの時間に対する変化率は、前記第2期間における前記リードパルスの前記時間に対する変化率よりも高い、構成18記載の磁気記憶装置。
(Structure 19)
The read pulse further includes a third period between the first period and the second period,
19. The magnetic memory device according to configuration 18, wherein a rate of change of the read pulse with respect to time in the third period is higher than a rate of change of the read pulse with respect to time in the second period.

(構成20)
前記第1スイッチ素子に流れる電流は、前記第1スイッチ素子に加わる電圧に対してヒステリシス特性を有する、構成17または18に記載の磁気記憶装置。
(Configuration 20)
19. The magnetic memory device according to configuration 17 or 18, wherein the current flowing through the first switch element has a hysteresis characteristic with respect to the voltage applied to the first switch element.

(構成21)
前記第1スイッチ素子は、前記第1端子と電気的に接続され金属を含む第1導電層と、前記第1磁気素子と電気的に接続され金属を含む第1対向導電層と、前記第1導電層と前記第1対向導電層との間に設けられた第1中間層と、を含み、
前記第1中間層は、Mg、Al、Si、Ti、V、Cu、Zn、Ge、Sr、Zr、Nb、Sb、Te、Hf、Ta及びWよりなる群から選択された少なくとも1つを含む第1元素を含む、構成18〜20のいずれか1つに記載の磁気記憶装置。
(Configuration 21)
The first switch element includes a first conductive layer electrically connected to the first terminal and including a metal, a first counter conductive layer electrically connected to the first magnetic element and including a metal, and A first intermediate layer provided between a conductive layer and the first opposing conductive layer,
The first intermediate layer includes at least one selected from the group consisting of Mg, Al, Si, Ti, V, Cu, Zn, Ge, Sr, Zr, Nb, Sb, Te, Hf, Ta and W. 21. The magnetic memory device according to any one of Configurations 18 to 20, including the first element.

(構成22)
前記第1中間層は、酸素及び窒素よりなる群から選択された少なくとも1つの第2元素をさらに含む、構成21記載の磁気記憶装置。
(Configuration 22)
22. The magnetic memory device according to configuration 21, wherein the first intermediate layer further includes at least one second element selected from the group consisting of oxygen and nitrogen.

(構成23)
前記第1スイッチ素子は、前記第1端子と電気的に接続された第1導電形の第1導電層と、前記第1磁気素子と電気的に接続された前記第1導電形の第1対向導電層と、前記第1導電層と前記第1対向導電層との間に設けられ前記第1導電形とは異なる第2導電形の第1中間層と、を含む、構成18〜21のいずれか1つに記載の磁気記憶装置。
(Structure 23)
The first switch element includes a first conductive type first conductive layer electrically connected to the first terminal, and a first conductive type first opposing layer electrically connected to the first magnetic element. Any one of configurations 18 to 21 including a conductive layer and a first intermediate layer of a second conductivity type provided between the first conductive layer and the first opposing conductive layer and different from the first conductivity type. 2. The magnetic storage device according to one of the above.

(構成24)
前記記憶部は、第1配線、第2配線、第3配線及び第2記憶素子をさらに含み、
前記第2記憶素子は、第2スイッチ素子と、前記第2スイッチ素子と電気的に直列に接続された第2磁気素子と、を含み、
前記第1記憶素子は、前記第1配線の一部と、前記第2配線の一部と、の間に設けられ、
前記第2記憶素子は、前記第1配線の別の一部と、前記第3配線の一部と、の間に設けられた、構成18〜23のいずれか1つに記載の磁気記憶装置。
(Configuration 24)
The storage unit further includes a first wiring, a second wiring, a third wiring, and a second storage element,
The second memory element includes a second switch element and a second magnetic element electrically connected in series with the second switch element,
The first memory element is provided between a part of the first wiring and a part of the second wiring,
The magnetic storage device according to any one of configurations 18 to 23, wherein the second storage element is provided between another part of the first wiring and a part of the third wiring.

実施形態によれば、安定した動作が可能な磁気記憶装置が提供できる。 According to the embodiment, it is possible to provide a magnetic storage device capable of stable operation.

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。 In the specification of the application, "vertical" and "parallel" include not only strict vertical and strict parallel but also, for example, variations in manufacturing process, and may be substantially vertical and substantially parallel. ..

以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、磁気記憶装置に含まれる記憶部、制御部、導電部材、磁性層、非磁性層、スイッチ素子及び配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。 The embodiments of the present invention have been described above with reference to the examples. However, the invention is not limited to these examples. For example, the specific configuration of each element such as a storage unit, a control unit, a conductive member, a magnetic layer, a non-magnetic layer, a switch element, and a wiring included in the magnetic storage device is appropriately selected by a person skilled in the art from a known range. As a result, the present invention can be carried out in the same manner, and as long as the same effect can be obtained, it is included in the scope of the present invention.

各例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。 Any combination of two or more elements of each example within the technically possible range is also included in the scope of the present invention as long as it includes the gist of the present invention.

本発明の実施の形態として上述した磁気記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。 Based on the magnetic storage device described above as an embodiment of the present invention, all magnetic storage devices that can be appropriately modified and implemented by those skilled in the art also belong to the scope of the present invention as long as they include the gist of the present invention. ..

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 It is understood that those skilled in the art can come up with various modifications and modifications within the scope of the concept of the present invention, and these modifications and modifications also belong to the scope of the present invention.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the scope of equivalents thereof.

11、12…第1、第2磁性層、 11M、12M…磁化、 11c、12c…第1、第2対向磁性層、 11cM、12cM…磁化、 11n、12n…第1、第2非磁性層、 17…接続部、 18a、18b…第1、第2層、 21、22…第1、第2導電部材、 21a〜21e…第1〜第5部分、 22d〜22f…第4〜第6部分、 31、32…第1、第2導電層、 31c、32c…第1、第2対向導電層、 31i、32i…第1、第2中間層、 41…リード回路、 42…リセット回路、 43…セット回路、 70…制御部、 70a、70b、70e、70f…配線、 75…駆動回路、 75D…デコーダ、 75I/D…入出力部、 75SA…センスアンプ、 ΔV…電圧、 110、210、220、310、410…磁気記憶装置、 I…電流、 I1、I2…第1、第2電流、 Is1、Is2…電流、 MC…メモリセル、 ME0…記憶素子、 ME1、ME2…第1、第2記憶素子、 MP…記憶部、 NS1〜NS4…第1〜第4非選択動作、 RO…リード動作、 RP1…リードパルス、 SB0…磁気素子、 SB1、SB2…第1、第2磁気素子、 SC0…スイッチ素子、 SC1、SC2…第1、第2スイッチ素子、 SW1〜SW4…第1〜第4選択ライト動作、 Sw1、Sw2、Sw(i−1)、Sw(i)、Sw(i+1)、Sx1、Sx2…トランジスタ、 T0…端子、 T1、T2…第1、第2端子、 Tc1、Tc2…第1、第2導電端子、 V0 電位、 Va…電圧、 Vn1〜Vn4…第1〜第4非選択電圧、 Vr1、Vr2…第1、第2リード電圧、 Vs1〜Vs4…第1〜第4選択ライト電圧、 Vw1、Vw2…第1、第2ライト電圧、 W1、W2…第1、第2配線、 WO1、WO2…第1、第2ライト動作、 cp…電流経路、 cp1、cp2…第1、第2電流経路、 pp1〜pp3…第1〜第3期間、 pt1〜pt3…状態、 tm…時間 11, 12... First and second magnetic layers, 11M, 12M... Magnetization, 11c, 12c... First and second opposing magnetic layers, 11cM, 12cM... Magnetization, 11n, 12n... First and second non-magnetic layers, 17... Connection part, 18a, 18b... 1st, 2nd layer, 21, 22... 1st, 2nd conductive member, 21a-21e... 1st-5th part, 22d-22f... 4th-6th part, 31, 32... First and second conductive layers, 31c, 32c... First and second opposing conductive layers, 31i, 32i... First and second intermediate layers, 41... Read circuit, 42... Reset circuit, 43... Set Circuit, 70... Control part, 70a, 70b, 70e, 70f... Wiring, 75... Drive circuit, 75D... Decoder, 75I/D... Input/output part, 75SA... Sense amplifier, .DELTA.V... Voltage, 110, 210, 220, 310 , 410... Magnetic storage device, I... Current, I1, I2... First and second current, Is1, Is2... Current, MC... Memory cell, ME0... Storage element, ME1, ME2... First and second storage element, MP... Storage unit, NS1 to NS4... First to fourth non-selection operation, RO... Read operation, RP1... Read pulse, SB0... Magnetic element, SB1, SB2... First and second magnetic element, SC0... Switch element, SC1, SC2... First and second switch elements, SW1 to SW4... First to fourth selective write operations, Sw1, Sw2, Sw(i-1), Sw(i), Sw(i+1), Sx1, Sx2... Transistor, T0... Terminal, T1, T2... First, Second Terminal, Tc1, Tc2... First, Second Conductive Terminal, V0 Potential, Va... Voltage, Vn1 to Vn4... First to Fourth Non-Selection Voltage, Vr1 , Vr2... First and second read voltages, Vs1 to Vs4... First to fourth selected write voltages, Vw1, Vw2... First and second write voltages, W1, W2... First and second wirings, WO1, WO2 ... first and second write operations, cp... current path, cp1, cp2... first and second current paths, pp1 to pp3... first to third periods, pt1 to pt3... state, tm... time

Claims (12)

第1記憶素子、第1導電部材及び第1端子を含む記憶部であって、前記第1導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、前記第1記憶素子は、第1スイッチ素子と、前記第1スイッチ素子と電気的に直列に接続された第1磁気素子と、を含み、前記第1磁気素子は前記第3部分と電気的に接続され、前記第1端子は前記第1スイッチ素子と電気的に接続された、前記記憶部と、
前記第1端子及び前記第1導電部材と電気的に接続された制御部と、
を備え、
前記制御部は、第1選択ライト動作とリード動作とを少なくとも実施し、
前記第1選択ライト動作において、前記制御部は、前記第1部分から前記第2部分への第1電流を前記第1導電部材に供給し、
前記リード動作において、前記制御部は、前記第1導電部材と前記第1端子との間にリードパルスを印加して前記第1導電部材及び前記第1端子を含む電流経路の電気抵抗に対応する値を検出し、
前記リードパルスは、第1リード電圧を有する第1期間と、第2リード電圧を有し前記第1期間の後の第2期間と、を含み、前記第2リード電圧の絶対値は、前記第1リード電圧の絶対値よりも小さい、磁気記憶装置。
A storage unit including a first storage element, a first conductive member, and a first terminal, wherein the first conductive member is between a first portion, a second portion, and the first portion and the second portion. And a first magnetic element electrically connected in series with the first switch element, wherein the first memory element includes a third portion of the first magnetic element. Is electrically connected to the third portion, and the first terminal is electrically connected to the first switch element;
A controller electrically connected to the first terminal and the first conductive member;
Equipped with
The control unit performs at least a first selection write operation and a read operation,
In the first selective write operation, the controller supplies a first current from the first portion to the second portion to the first conductive member,
In the read operation, the control unit applies a read pulse between the first conductive member and the first terminal to correspond to an electric resistance of a current path including the first conductive member and the first terminal. Find the value,
The read pulse includes a first period having a first read voltage, a second period having a second read voltage and a second period after the first period, and an absolute value of the second read voltage is the second period. A magnetic storage device that is smaller than the absolute value of one read voltage.
前記第1選択ライト動作において、前記制御部は、前記第1部分から前記第2部分への前記第1電流を前記第1導電部材に供給しつつ、前記第1導電部材を基準にした第1極性の第1選択ライト電圧を前記第1端子に印加し、
前記第1リード電圧及び前記第2リード電圧は、前記第1極性の逆の第2極性を有する、請求項1記載の磁気記憶装置。
In the first selective write operation, the control unit supplies the first current from the first portion to the second portion to the first conductive member, and controls the first conductive member based on the first conductive member. Applying a polarity first selection write voltage to the first terminal,
The magnetic storage device according to claim 1, wherein the first read voltage and the second read voltage have a second polarity opposite to the first polarity.
前記制御部は、第1非選択動作をさらに実施し、
前記第1非選択動作において、前記制御部は、前記第1電流を前記第1導電部材に供給しつつ、前記第2極性または0ボルトの第1非選択電圧を前記第1端子に印加する、請求項2記載の磁気記憶装置。
The control unit further performs a first non-selection operation,
In the first non-selection operation, the controller applies the first non-selection voltage of the second polarity or 0 volt to the first terminal while supplying the first current to the first conductive member. The magnetic storage device according to claim 2.
前記制御部は、第2選択ライト動作をさらに実施し、
前記第2選択ライト動作において、前記制御部は、前記第2部分から前記第1部分への第2電流を前記第1導電部材に供給しつつ、前記第1極性の第2選択ライト電圧を前記第1端子に印加する、請求項2または3に記載の磁気記憶装置。
The control unit further performs a second selection write operation,
In the second selective write operation, the control unit supplies the second current from the second portion to the first portion to the first conductive member while applying the second selective write voltage having the first polarity. The magnetic storage device according to claim 2, wherein the magnetic storage device is applied to the first terminal.
前記制御部は、第2非選択動作をさらに実施し、
前記第2非選択動作において、前記制御部は、前記第2電流を前記第1導電部材に供給しつつ、前記第2極性または0ボルトの第2非選択電圧を前記第1端子に印加する、請求項4記載の磁気記憶装置。
The control unit further performs a second non-selection operation,
In the second non-selection operation, the controller applies the second non-selection voltage of the second polarity or 0 volt to the first terminal while supplying the second current to the first conductive member. The magnetic storage device according to claim 4.
前記リードパルスは、前記第1期間と前記第2期間との間の第3期間をさらに含み、
前記第3期間における前記リードパルスの時間に対する変化率は、前記第2期間における前記リードパルスの前記時間に対する変化率よりも高い、請求項1〜5のいずれか1つに記載の磁気記憶装置。
The read pulse further includes a third period between the first period and the second period,
The magnetic storage device according to claim 1, wherein a change rate of the read pulse with respect to time in the third period is higher than a change rate of the read pulse with respect to time in the second period.
前記第1スイッチ素子に流れる電流は、前記第1スイッチ素子に加わる電圧に対してヒステリシス特性を有する、請求項1〜6のいずれか1つに記載の磁気記憶装置。 The magnetic memory device according to claim 1, wherein the current flowing through the first switch element has a hysteresis characteristic with respect to a voltage applied to the first switch element. 前記第1スイッチ素子は、前記第1端子と電気的に接続され金属を含む第1導電層と、前記第1磁気素子と電気的に接続され金属を含む第1対向導電層と、前記第1導電層と前記第1対向導電層との間に設けられた第1中間層と、を含み、
前記第1中間層は、Mg、Al、Si、Ti、V、Cu、Zn、Ge、Sr、Zr、Nb、Sb、Te、Hf、Ta及びWよりなる群から選択された少なくとも1つを含む第1元素を含む、請求項1〜7のいずれか1つに記載の磁気記憶装置。
The first switch element includes a first conductive layer electrically connected to the first terminal and including a metal, a first counter conductive layer electrically connected to the first magnetic element and including a metal, and A first intermediate layer provided between a conductive layer and the first opposing conductive layer,
The first intermediate layer includes at least one selected from the group consisting of Mg, Al, Si, Ti, V, Cu, Zn, Ge, Sr, Zr, Nb, Sb, Te, Hf, Ta and W. The magnetic memory device according to claim 1, further comprising a first element.
前記第1中間層は、酸素及び窒素よりなる群から選択された少なくとも1つの第2元素をさらに含む、請求項8記載の磁気記憶装置。 9. The magnetic storage device according to claim 8, wherein the first intermediate layer further includes at least one second element selected from the group consisting of oxygen and nitrogen. 第1記憶素子、第1端子及び第2端子を含む記憶部であって、前記第1記憶素子は、第1スイッチ素子と、前記第1スイッチ素子と電気的に直列に接続された第1磁気素子と、を含み、前記第1端子は、前記第1スイッチ素子と電気的に接続され、前記第2端子は前記第1磁気素子と電気的に接続された、前記記憶部と、
前記第1端子及び前記第2端子と電気的に接続された制御部と、
を備え、
前記制御部は、第1ライト動作、第2ライト動作及びリード動作を少なくとも実施し、
前記第1ライト動作において、制御部は、前記第2端子と基準にしたときに第1極性の第1ライト電圧を前記第1端子に印加して、前記第1端子と前記第2端子との間の電流経路を第1電気抵抗の状態にし、
前記第2ライト動作において、制御部は、前記第1極性とは逆の第2極性の第2ライト電圧を前記第1端子に印加して、前記電流経路を前記第1電気抵抗よりも低い第2電気抵抗の状態にし、
前記リード動作において、前記制御部は、前記第1端子にリードパルスを印加して前記電流経路の電気抵抗に対応する値を検出し、
前記リードパルスは、第1リード電圧を有する第1期間と、第2リード電圧を有し前記第1期間の後の第2期間と、を含み、前記第2リード電圧の絶対値は、前記第1リード電圧の絶対値よりも小さく、
前記第1リード電圧及び前記第2リード電圧は、前記第1極性である、磁気記憶装置。
A storage unit including a first storage element, a first terminal, and a second terminal, wherein the first storage element is a first switch element and a first magnetic element electrically connected in series with the first switch element. An element, the first terminal is electrically connected to the first switch element, the second terminal is electrically connected to the first magnetic element, the storage unit,
A controller electrically connected to the first terminal and the second terminal;
Equipped with
The control unit performs at least a first write operation, a second write operation, and a read operation,
In the first write operation, the control unit applies a first write voltage having a first polarity to the first terminal when the second terminal is used as a reference, and connects the first terminal and the second terminal with each other. The current path between them to the state of the first electrical resistance,
In the second write operation, the controller applies a second write voltage having a second polarity opposite to the first polarity to the first terminal to cause the current path to be lower than the first electric resistance. 2 In the state of electrical resistance,
In the read operation, the control unit applies a read pulse to the first terminal to detect a value corresponding to the electric resistance of the current path,
The read pulse includes a first period having a first read voltage, a second period having a second read voltage and a second period after the first period, and an absolute value of the second read voltage is the second period. Less than the absolute value of 1 read voltage,
The magnetic storage device, wherein the first read voltage and the second read voltage have the first polarity.
前記リードパルスは、前記第1期間と前記第2期間との間の第3期間をさらに含み、
前記第3期間における前記リードパルスの時間に対する変化率は、前記第2期間における前記リードパルスの前記時間に対する変化率よりも高い、請求項10記載の磁気記憶装置。
The read pulse further includes a third period between the first period and the second period,
11. The magnetic storage device according to claim 10, wherein a rate of change of the read pulse with respect to time in the third period is higher than a rate of change of the read pulse with respect to time in the second period.
前記第1スイッチ素子に流れる電流は、前記第1スイッチ素子に加わる電圧に対してヒステリシス特性を有する、請求項10または11に記載の磁気記憶装置。 The magnetic memory device according to claim 10, wherein the current flowing through the first switch element has a hysteresis characteristic with respect to a voltage applied to the first switch element.
JP2019010886A 2019-01-25 2019-01-25 Magnetic storage device Active JP6957539B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019010886A JP6957539B2 (en) 2019-01-25 2019-01-25 Magnetic storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019010886A JP6957539B2 (en) 2019-01-25 2019-01-25 Magnetic storage device

Publications (2)

Publication Number Publication Date
JP2020120020A true JP2020120020A (en) 2020-08-06
JP6957539B2 JP6957539B2 (en) 2021-11-02

Family

ID=71891236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019010886A Active JP6957539B2 (en) 2019-01-25 2019-01-25 Magnetic storage device

Country Status (1)

Country Link
JP (1) JP6957539B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817678A (en) * 1994-06-24 1996-01-19 Fuji Xerox Co Ltd Ferroelectric material thin film
WO2015040932A1 (en) * 2013-09-20 2015-03-26 株式会社 東芝 Variable-resistance memory
US20180158499A1 (en) * 2016-12-02 2018-06-07 Kabushiki Kaisha Toshiba Magnetic memory
US20180331113A1 (en) * 2017-05-09 2018-11-15 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817678A (en) * 1994-06-24 1996-01-19 Fuji Xerox Co Ltd Ferroelectric material thin film
WO2015040932A1 (en) * 2013-09-20 2015-03-26 株式会社 東芝 Variable-resistance memory
JP2015061043A (en) * 2013-09-20 2015-03-30 株式会社東芝 Resistance change memory
US20150357016A1 (en) * 2013-09-20 2015-12-10 Kabushiki Kaisha Toshiba Resistive change memory
US20180158499A1 (en) * 2016-12-02 2018-06-07 Kabushiki Kaisha Toshiba Magnetic memory
JP2018093065A (en) * 2016-12-02 2018-06-14 株式会社東芝 Magnetic memory
US20180331113A1 (en) * 2017-05-09 2018-11-15 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
WO2018208507A1 (en) * 2017-05-09 2018-11-15 Micron Technology, Inc. Semiconductor structures, memory cells and devices, systems including same, and related methods

Also Published As

Publication number Publication date
JP6957539B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
KR101998268B1 (en) Semiconductor Device
JP4155975B2 (en) Data storage device and method thereof
JP6526860B1 (en) Magnetic storage
CN103023500B (en) Analog to digital converter
US7760543B2 (en) Resistance change memory
JP2004005965A (en) Magnetic memory device of small area
KR20030074469A (en) Magneto resistive storage device having a double tunnel junction
JP6530527B1 (en) Magnetic storage
US7715228B2 (en) Cross-point magnetoresistive memory
US7688623B2 (en) Magnetic memory cell and magnetic memory device
US11676661B2 (en) Storage device
CN109891613B (en) Semiconductor device and semiconductor logic device
JP6957539B2 (en) Magnetic storage device
KR102325139B1 (en) Transistorless memory cell
WO2017154382A1 (en) Storage device, information processing device, and method for controlling storage device
KR102108399B1 (en) Semiconductor Device
JP2018152497A (en) Resistance change element and memory device
JP6946252B2 (en) Magnetic storage device
US20080019168A1 (en) Memory structure and data writing method thereof
US7508727B2 (en) Memory structure and data writing method thereof
US20230005651A1 (en) Nano spintronic device using spin current of ferromagnetic material and heavy metal channel
US20220399048A1 (en) Magnetic device and arithmetic device
EP4297034A1 (en) Magnetic memory device
JP6883006B2 (en) Magnetic storage device
JP2020088223A (en) Magnetic memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211006

R151 Written notification of patent or utility model registration

Ref document number: 6957539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151