JP2020113638A - エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法 - Google Patents
エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法 Download PDFInfo
- Publication number
- JP2020113638A JP2020113638A JP2019003253A JP2019003253A JP2020113638A JP 2020113638 A JP2020113638 A JP 2020113638A JP 2019003253 A JP2019003253 A JP 2019003253A JP 2019003253 A JP2019003253 A JP 2019003253A JP 2020113638 A JP2020113638 A JP 2020113638A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- layer
- light emitting
- emitting layer
- block layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 13
- 239000003086 colorant Substances 0.000 claims abstract description 20
- 238000005401 electroluminescence Methods 0.000 claims description 17
- 230000005484 gravity Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 abstract description 9
- 230000000007 visual effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 318
- 230000000903 blocking effect Effects 0.000 description 35
- 238000002347 injection Methods 0.000 description 15
- 239000007924 injection Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/18—Carrier blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】エレクトロルミネセンス表示装置において、隣接画素色の意図せぬ発光による混色及び、バンク上での自色発光の発生を低減すること。【解決手段】特定の色に発光する画素を規則的に配列したものであって、互いに異なる色に発光する少なくとも複数の画素のアレイを有し、前記画素は、視認方向からみて、共通電極10、第1のブロック層、発光層7、第2のブロック層及び画素電極3がこの順に積層され、少なくとも、発光層7、前記第2のブロック層及び画素電極3は、前記画素ごとに独立して設けられ、隣接する画素は、バンク4により隔てられ、少なくとも前記画素のアレイの一部分において、バンク4上で、一の画素に属する発光層7の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第2のブロック層が部分的に重なり合う、エレクトロルミネセンス表示装置。【選択図】図3
Description
本発明は、エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法に関する。
特許文献1には、複数の電荷発生層と有機層が重なり合うように積層された有機発光装置が記載されている。特に、図3には、第一の有機層、第一の電荷発生層、第二の有機層、第二の電荷発生層及び第三の有機層がこの順に積層された一実施形態を示す断面図が示されている。
図1はトップエミッション型のエレクトロルミネセンス表示装置400の代表的な構造を示す模式断面図である。エレクトロルミネセンス表示装置400は、基板1、基板1上に形成された回路層2、画素ごとに形成された画素電極3、画素を隔てるバンク4、画素電極3とバンク4上にまたがって形成される正孔注入層5、画素ごとに独立して形成される電子ブロック層6R、6G、6Bと発光層7R、7G、7B、正孔ブロック層8、電子注入層9、共通電極10と封止層11をこの順に積層した構造となっている。
図1に示したエレクトロルミネセンス表示装置400では、各画素はRGBの三色のいずれかに発光色を持ち、バンク4により区画された領域それぞれが一つの画素となっている。図1では、各画素をその色により、R、G、Bの符号を付して示した。なお、バンク4により区画された画素の領域を開口領域、これに対し、バンク4が形成された画素以外の領域のことをマトリックス領域と呼ぶ場合がある。
また、画素ごとに独立して形成される電子ブロック層6と発光層7は、符号の末尾にR、G、Bいずれかの文字を付していずれの発光色の画素に属しているかを示すものとした。なお、特段どの画素に属しているかを特定しない場合は、R、G、Bいずれかの文字を付すことなく、単に、電子ブロック層6や発光層7のように示すものとする。
また、図1に示した例では、正孔注入層5と電子注入層9は画素ごとに独立することなく共通に設けているが、この両方又はいずれかが、画素ごとに独立するように設けられたものであっても差し支えない。
図1のエレクトロルミネセンス表示装置400において、いずれかの画素を発光させる場合、例えば、画素Bを例にとって説明すると、画素Bに属する画素電極3に正電圧を印可すると、正孔注入層5、電子ブロック層6Bを経て発光層7Bに到達した正孔と、共通電極10から、電子注入層9、正孔ブロック層8を経て発光層7Bに到達した電子とが結合し、発光層7Bの材質に応じた青色の発光を生じる。同図中には、正孔の移動経路を矢印Hで、電子の移動経路を矢印Eでそれぞれ示した。
図1に示したエレクトロルミネセンス表示装置400を構成する各層は、一般に、フォトリソグラフィやファインマスクを用いた蒸着などの製膜プロセスにより形成される。その際、機械的な位置決め精度や材料の寸法誤差などの影響により、各層が形成される位置は、水平方向に数μmずれる場合がある。そして、このずれは、画素の寸法が一般に数十μm〜数百μm程度であることを考慮すると、無視することはできない。
このようなずれにより、例えば、図2に示すように、画素Gの発光層7Gが図中右側にずれて形成され、バンク4の上の領域13において、隣接する画素Bの電子ブロック層6Bに重なり合った場合を考える。同図では、領域13では発光層7Gの更に上に発光層7Bが重なり合っている。この時に画素G又は画素Bを発光させる場合、ここでは、画素Bを発光させる場合を考える。
画素Bに属する画素電極3に正電圧を印加すると、発生した正孔と電子のほとんどは、画素Bの範囲内で結合し、画素Bを青色に発光させる。しかしながら、一部の正孔は、矢印Hで示したように電子ブロック層6B内を画素Bの外側へと移動し、領域13に侵入する。かかる正孔は、矢印Eで示したように共通電極10から導入される電子と発光層7G内で結合し、意図せぬ緑色の発光を生じる。
このように、エレクトロルミネセンス表示装置400を構成する各層の水平方向のずれにより、バンク4上で意図せぬ色の発光が生じる場合がある。このような発光が生じると、混色により、色純度の低下が起こり、エレクトロルミネセンス表示装置400による表示画像の品質の低下をもたらす。
エレクトロルミネセンス表示装置400を構成する各層に水平方向のずれがなければ、上述した混色は通常生じないが、図2で説明した場合同様に、発生した正孔の一部が電子ブロック層6内を画素の外側へと移動し、バンク4上で電子と結合することにより、同色ではあるものの、画素外での発光が生じうる。このような発光は、表示画像の品質にはさほど大きな影響を与えないが、バンク4はその上での発光を考慮されていないため、かかる発光には無駄が多く、発光効率が低下する原因の一つとなる。
本発明は、上述した諸問題を改善するべくなされたものであり、エレクトロルミネセンス表示装置において、隣接画素色の意図せぬ発光による混色及び、バンク上での自色発光の発生を低減することを目的とする。
上記課題を解決すべく本出願において開示される発明は種々の側面を有しており、それ
ら側面の代表的なものの概要は以下の通りである。
ら側面の代表的なものの概要は以下の通りである。
(1)特定の色に発光する画素を規則的に配列したものであって、互いに異なる色に発光する少なくとも複数の画素のアレイを有し、前記画素は、視認方向からみて、共通電極、第1のブロック層、発光層、第2のブロック層及び画素電極がこの順に積層され、少なくとも、前記発光層、前記第2のブロック層及び前記画素電極は、前記画素ごとに独立して設けられ、隣接する画素は、バンクにより隔てられ、少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第2のブロック層が部分的に重なり合う、エレクトロルミネセンス表示装置。
(2)(1)において、少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第2のブロック層が部分的に重なり合い、さらにその上に、前記他の画素に属する前記発光層が部分的に重なり合う、エレクトロルミネセンス表示装置。
(3)(1)又は(2)において、少なくとも一の発光色を有する前記画素のアレイに属する画素において、前記第2のブロック層の面積は、前記発光層の面積より大きい、エレクトロルミネセンス表示装置。
(4)(3)において、前記一の発光色と異なる別の発光色を有する前記画素のアレイに属する画素において、前記第2のブロック層の面積と前記発光層の面積が等しい、エレクトロルミネセンス表示装置。
(5)(3)又は(4)において、少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記第2のブロック層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第2のブロック層が部分的に重なり合う、エレクトロルミネセンス表示装置。
(6)(3)又は(4)において、前記一の発光色を有する前記画素のアレイに属する画素において、前記第2のブロック層の重心位置は、前記発光層の重心位置からオフセットされている、エレクトロルミネセンス表示装置。
(7)基板上に画素電極及び、隣接する画素を隔てるバンクを形成するステップと、一の発光色について第1のマスクを用いて第2のブロック層を形成した後、前記第1のマスクと異なる第2のマスクを用いて発光層を形成するステップと、さらにその後、少なくとも前記一の発光色と異なる他の発光色について前記第3のマスクを用いて第2のブロック層を形成した後、前記第3のマスクと異なる第4のマスクを用いて発光層を形成するステップと、第1のブロック層及び共通電極を形成するステップと、を含むエレクトロルミネセンス表示装置の製造方法。
(8)(7)において、少なくとも前記他の発光色についての前記第2のブロック層の面積は、前記他の発光色についての前記発光層の面積より大きい、エレクトロルミネセンス表示装置の製造方法。
本発明の第1の実施形態に係るエレクトロルミネセンス表示装置100は、その製造工程及び、その製造工程によって生じる構造に特徴がある。そのため、まず、第1の実施形態に係るエレクトロルミネセンス表示装置100の製造方法を以下説明する。なお、エレクトロルミネセンス表示装置100の構成自体は、すでに図1を参照して説明したエレクトロルミネセンス表示装置400と同様であるため、図1を援用するものとする。
まず、すでに説明したエレクトロルミネセンス表示装置400の製造方法を説明する。
基板1上に薄膜トランジスタ及びその配線などを含む回路層2を作成する。回路層2の構造及びその作成方法は種々のものが知られているため、本明細書ではその詳細な説明は割愛する。
続いて、回路層2上に画素電極3、バンク4を形成する。バンク4は画素電極3の端部を覆うように形成される。この形成は、フォトリソグラフィ等の公知の手法を適宜使用してよい。
さらに、画素電極3及びバンク4上に跨るように、正孔注入層5を形成する。正孔注入層5の材質や形成方法についても公知のものを用いてよい。また、正孔注入層5は、各画素ごとに独立した形状として形成しても差し支えない。
各画素の開口領域を覆うように、電子ブロック層6、発光層7を形成する。電子ブロック層6は、各画素で共通のものとして一括で作成してもよいが、発光層7の材質、すなわち、発光色毎に適した材質及び成膜条件とするため、画素の発光色毎に異なるプロセスで作成する。
この時、図1で示したように、エレクトロルミネセンス表示装置400が赤、緑、青の三色に発光するものとすると、電子ブロック層6及び発光層7の作成順序は次の通りである。
1)電子ブロック層6R
2)電子ブロック層6G
3)電子ブロック層6B
4)発光層7R
5)発光層7G
6)発光層7B
1)電子ブロック層6R
2)電子ブロック層6G
3)電子ブロック層6B
4)発光層7R
5)発光層7G
6)発光層7B
電子ブロック層6及び発光層7の作成は、層の種類ごとに行われ、また、これらの層は多くの場合、環境中の水分などの不純物の混入や接触による劣化を生じるため、マスクを用いた真空蒸着が選択される。マスクは各層に専用のものが使用されるため、例えば、電子ブロック層6Rの形成に使用するマスクと電子ブロック層6Gの形成に使用するマスクは異なっており、マスクと基板1との位置合わせが都度必要となる。
その後、正孔ブロック層8、電子注入層9、共通電極10をこの順に作成し、封止層11を形成することによりエレクトロルミネセンス表示装置400が製造される。
なお、発光層7の上下で極性を逆にしてもよい。図1では、エレクトロルミネセンス表示装置400の視認方向である、図中上から順に、共通電極10、電子注入層9、正孔ブロック層8、発光層7、電子ブロック層6、正孔注入層5及び画素電極3がこの順に配列されているが、極性を反転させると、電子注入層9と正孔注入層5、及び、正孔ブロック層8と電子ブロック層6の位置がそれぞれ入れ替わることになる。したがって、エレクトロルミネセンス表示装置400の視認方向から見て、発光層7の手前にある層を第1のブロック層、発光層7の奥にある層を第2のブロック層と呼ぶことにすると、図1で示した例では、正孔ブロック層8が第1のブロック層に、電子ブロック層6が第2のブロック層に該当することになる。
これに対して、第1の実施形態に係るエレクトロルミネセンス表示装置100では、電子ブロック層6及び発光層7の作成を次の順で行う。
1)電子ブロック層6R
2)発光層7R
3)電子ブロック層6G
4)発光層7G
5)電子ブロック層6B
6)発光層7B
1)電子ブロック層6R
2)発光層7R
3)電子ブロック層6G
4)発光層7G
5)電子ブロック層6B
6)発光層7B
すなわち、単色に関して、電子ブロック層6を形成し、続いて同じ色についての発光層7を形成するプロセスを色数だけ繰り返す。
このプロセスを、より一般的に説明すると、一の発光色について第1のマスクを用いて第2のブロック層を形成した後、第2のマスクを用いて発光層7を形成し、さらにその後、他の発光色について第3のマスクを用いて第2のブロック層を形成した後、第4のマスクを用いて発光層7を形成するプロセスであると説明できる。
ここで、一の発光色を赤とすると、本実施形態では、第1のマスクにより電子ブロック層6Rを、さらに第2のマスクにより発光層7Rを形成し、その後、第3のマスクにより電子ブロック層6Gを、さらに第4のマスクにより発光層7Gを形成していることになる。
また、一の発光色を緑とすると、本実施形態では、第1のマスクにより電子ブロック層6Gを、さらに第2のマスクにより発光層7Gを形成し、その後、第3のマスクにより電子ブロック層6Bを、さらに第4のマスクにより発光層7Bを形成していることになる。
すなわち、本プロセスは、エレクトロルミネセンス表示装置100の色数によらず(但し、複数色である)、また、各色を形成する順番にも依存しない。
このようにして作成されたエレクトロルミネセンス表示装置100において、各層が製造の過程において位置ずれを生じることなく正確に形成された場合、出来上がるエレクトロルミネセンス表示装置100は、図1に示したものと同一となり、差異はない。
しかしながら、現実には、上述したとおり、各層の製造の過程において、その水平方向の位置は数μm程度のずれが生じうる。このずれがどの層に生じるか、またその方向とずれの量は確率的に定まるため、その結果を一概に予測することはできない。そこで、ここでは一例として、図2に示したものと同様に、画素Gの発光層7Gが図中右側にずれて形成された場合を考える。
図3は、画素Gの発光層7Gが図中右側にずれて形成された場合のエレクトロルミネセンス表示装置100の構造を示す断面模式図である。領域13において、図2の例と同様に、発光層7Gがバンク4上で画素Bの発光層7Bと重なり合っている。
しかしながら、エレクトロルミネセンス表示装置100では、発光層7Gが形成されてから画素Bの電子ブロック層6Bが形成され、その後発光層7Bが形成されているから、図3に示したように、バンク4上で画素B側に延び出した発光層7Gの上に電子ブロック層6Bが形成され、発光層7Bは、電子ブロック層6Bをはさんで発光層7Gと重なり合っている。
この場合においても、一部の正孔は、矢印Hで示したように電子ブロック層6B内を画素Bの外側へと移動し、領域13に侵入し、発光層7Gに到達し得るものと考えられる。しかしながら、共通電極10から導入された電子は、矢印Eで示すように、電子ブロック層6Bによりブロックされ、発光層7Gに到達することができない。そのため、発光層7G内で正孔と電子が結合することがなく、バンク4上での意図せぬ発光が防止されることになる。
図3で説明したケースは、各層に生じる様々なずれの内、一例を示すものであり、種々のケース全てを網羅するものではない。したがって、図2で説明したように、バンク4上で発光層7Gと発光層7Bとが直接接触して重なり合う場合も発生し得る(例えば、画素Gの発光層7Gが図中右側にずれて形成されると同時に、画素Bの電子ブロック層6Bも図中右にずれて形成される場合など)。そのような場合には、バンク4上での意図せぬ発光を完全に防ぐことができるわけではない。
しかしながら、図3で例示したように、バンク4上で、発光層7Gの上に、電子ブロック層6Bが部分的に重なり合うケースにおいては、バンク4上での意図せぬ発光を防止することができる。これを一般化して表現すると、特定の色に発光する画素を規則的に配列した画素のアレイの少なくとも一部分において、バンク4上で、一の画素に属する発光層7の上に、当該一の画素と異なる発光色を持つ他の画素に属する第2のブロック層6が部分的に重なり合うようにエレクトロルミネセンス表示装置100が形成された場合には、バンク4上での意図せぬ発光を防ぐことができるのであり、このような構造は確率的に発生する。
すなわち、エレクトロルミネセンス表示装置100を構成する各層の水平方向の位置がずれて形成された場合であっても、一定確率でバンク4上での意図せぬ発光が防止されるのであり、全体としてみれば、バンク4上での意図せぬ発光が低減されることになり、表示装置の面内ばらつきの低下や製品歩留り向上に寄与する。
なお、図3に示したケースでは、バンク4上で、一の画素に属する発光層7の上に、当該一の画素と異なる発光色を持つ他の画素に属する第2のブロック層6が部分的に重なり合い、さらにその上に、当該他の画素に属する発光層7が部分的に重なり合っていることになり、このような場合であっても、バンク4上での意図せぬ発光が防止されていることになる。
ここまで説明した第1の実施形態では、各色について、第2のブロック層6と発光層7の平面形状は略同一であり、したがって、その面積が互いに略等しい場合で説明したが、これを違えてもよい。
図4は、本発明の第2の実施形態に係るエレクトロルミネセンス表示装置200の構造を示す断面模式図である。本実施形態では、画素Gの電子ブロック層6G及び、画素Bの電子ブロック層6Bの平面視における面積が、それぞれ画素Gの発光層7G及び画素Bの発光層7Bよりも大きく、電子ブロック層6G,6Bが発光層7G,7Bの周囲にはみ出すように形成されている点が第1の実施形態に係るエレクトロルミネセンス表示装置100と異なっている。その他の点については同様である。
図4に示したように、エレクトロルミネセンス表示装置200では、画素Rは先のエレクトロルミネセンス表示100と構造上の差異はなく、電子ブロック層6Rと発光層7Rの平面形状は同一であり、その面積は等しい。したがって、これらの層が設計上の位置からずれることなく正確に形成された場合、同図に示したように、互いにはみ出ることなく重なり合う。
一方、画素Gは、電子ブロック層6Gは発光層7Gより平面形状が大きいものとされており、電子ブロック層6Gの面積は発光層7Gの面積より大きい。そして本実施形態では、設計上の位置は、電子ブロック層6Gの中心位置と発光層7Gの中心位置は等しく設計されているため、これらの層が設計上の位置からずれることなく正確に形成された場合、同図に示したように、電子ブロック層6Gの外周部分は、発光層6Gの周縁から左右均等にはみ出すように配置されることになる。このはみ出し量は、製膜装置や部材の精度を勘案して、平面視において電子ブロック層6Gの外側に発光層7Gがはみ出すことがないか、はみ出す可能性を事実上無視できる長さとすることが好ましい。
画素Bについても画素Gと同様とされており、電子ブロック層6Bは発光層7Bより平面形状が大きいものとされており、電子ブロック層6Bの面積は発光層7Bの面積より大きい。そして、電子ブロック層6Gの中心位置と発光層7Gの中心位置は等しく設計されており、これらの層が設計上の位置からずれることなく正確に形成された場合、電子ブロック層6Bの外周部分は、発光層6Bの周縁から均等にはみ出すように配置される。その結果、図中領域13にみられるように、設計時の状態で、バンク4上で電子ブロック層6Bの一部分は、電子ブロック層6Gの上に重なり合っている。このはみだし量についても、平面視において電子ブロック層6Bの外側に発光層7Bがはみ出すことがないか、はみ出す可能性を事実上無視できる長さとすることが好ましい。
このような設計とすることで、画素R,G,B間で発光層7が互いに重なり合うことが防止され、又は極めてその可能性が低減される。なお、ここで、画素Rについても画素G、画素Bと同様の設計として、電子ブロック層6Rの平面形状を発光層7Rより大きいものとし、その面積を発光層7Rの面積より大きいものとしても差し支えない。しかしながら、先に述べたように、電子ブロック層6R及び発光層7Rは、画素Gの電子ブロック層6G及び発光層7G並びに画素Bの電子ブロック層6B及び発光層7Bよりも先に形成されるため、電子ブロック層6Rの面積を大きくしても、電子ブロック層6Rが発光層7Gあるいは発光層7Bの上に重なり合うことはなく、バンク4上の意図せぬ発光が抑制されることはない。したがって、電子ブロック層6Rの平面形状を発光層7Rより大きいものとすることの技術上の意義は薄く、製造上の材料を低減する観点からは、発光層6Rと同形状、すなわち、面積を等しいものとすることが好ましい。
また、本実施形態に係るエレクトロルミネセンス表示装置200には、さらなる効果も期待される。その説明を図5を参照して以下説明する。
図5は、画素Gの電子ブロック層6Gが図中左側にずれて形成された場合のエレクトロルミネセンス表示装置200の構造を示す断面模式図である。なお、説明の便宜上、他の層にはずれはなく、設計通りの位置に形成されたものとする。
この場合、前述した各層の形成順序に従えば、同図に示したように、電子ブロック層6Gはその一部分がバンク4上において、画素Rの電子ブロック層6R及び発光層7R上に重なり合うことになる。この重なり合いは、画素Rの開口領域にまで及ぶものではないため、画素Rの発光自体には悪影響を及ぼさない。
その一方、画素Rを点灯させるため、画素Rの画素電極3に正電圧を印可すると、発生した正孔の一部は、電子ブロック層6Rを通って画素Rの外側領域に移動する。ここで、画素Rの図中右側に向かって移動した正孔を考える。
かかる正孔は、理論上は、矢印Hで示したように電子ブロック層6R中を移動し、画素Rの外側、バンク4上で発光層7Rに侵入し得る。ところが、図5に示したケースでは、領域14で示したバンク4上の発光層7Rの上には、さらに、画素Gの電子ブロック層6Gが重なり合うように形成されている。そのため、共通電極10から導入される電子は、同図中矢印Eで示すように、電子ブロック層6Gによりブロックされ、発光層7R中に進入することができない。そのため、少なくとも、電子ブロック層6Gと重なり合っている領域においては、発光層7R中で正孔と電子が結合することがなく、発光が生じない。
このことは、電子ブロック層6Gが、バンク4上で隣接する画素Rの発光層7Rの上に重なり合うと、画素Rの範囲外であるバンク4上での自色発光が低減されることを意味している。
この自色発光の低減の効果は、必ず生じるわけではなく、確率的に発生する各層の位置ずれが、図5のような配置となった場合に引き起こされるものであるから、このような構造は確率的に発生する。すなわち、エレクトロルミネセンス表示装置200を構成する各層の水平方向の位置がずれて形成された場合であっても、一定確率でバンク4上での意図せぬ自色発光が防止されることになり、全体としてみれば、バンク4上での意図せぬ自色発光が低減されることになり、表示特性の向上につながる。
もちろん、図4及び図5に示した第2の実施形態においても、先に示した第1の実施形態と同様に、全体としてみれば、バンク4上での隣接画素色の意図せぬ発光による混色も低減される。第2の実施形態において、バンク4上での隣接画素色の意図せぬ発光による混色が低減される例を、図6に示して説明する。
図6は、画素Gの発光層7Gが図中右側にずれて形成された場合を示している。なお、説明の便宜上、他の層にはずれはなく、設計通りの位置(すなわち、図4に示したと同様の位置)に形成されたものとする。このとき、エレクトロルミネセンス表示装置200の断面の領域13において、発光層7Gがバンク4上で画素Bの電子ブロック層6Bと重なり合っている。しかしながら、エレクトロルミネセンス表示装置200では、画素Gの発光層7Gが形成されてから画素Bの電子ブロック層6Bが形成されているから、図6に示すように、バンク4上で画素B側に延び出した発光層7Gの上に電子ブロック層6Bが形成されることになり、画素Gの発光層7Gと正孔ブロック層8とは直接接しない。
この場合において、画素Bの画素電極3から導入された正孔の一部は、矢印Hで示したように電子ブロック層6B内を画素Bの外側へと移動し、領域13に侵入し、発光層7Gに到達し得るものと考えられる。しかしながら、共通電極10から導入された電子は、矢印Eで示すように、電子ブロック層6Bによりブロックされ、発光層7Gに到達することができない。そのため、発光層7G内で正孔と電子が結合することがなく、バンク4上での意図せぬ発光が防止されることになる。
第2の実施形態で示したエレクトロルミネセンス表示装置200の構造を、より一般化して表現すると、少なくとも一の発光色を有する画素のアレイに属する画素において、第2のブロック層の面積は、発光層7の面積より大きいと言える。また、かかる関係を有する画素のアレイは、他の発光色を有する画素のアレイについての第2のブロック層及び発光層7が形成された後に形成されることになるから、先に形成される画素のアレイの発光色を一の発光色、後に形成される画素のアレイの発光色を他の発光色といい表すこととすると、他の発光色についての画素のアレイに属する画素において、第2のブロック層の面積は、発光層7の面積より大きいことになる。またその際、一の発光色についての画素のアレイに属する画素においては、第2のブロック層の面積は、発光層7の面積と等しくてよい。そしてその結果、バンク4上で、一の発光色に発光する一の画素に属する発光層の上に、他の発光色に発光する他の画素に属する第2のブロック層が部分的に重なり合うことにより、バンク4上での意図せぬ自色発光が低減されるのである。また、設計上は、一の発光色に発光する一の画素に属する第2のブロック層の上に、他の発光色に発光する他の画素に属する第2のブロック層が部分的に重なり合う(図4に示した例に基づいて説明すると、「一の発光色に発光する位置の画素」を画素G、「他の発光色に発光する他の画素」を画素Bとおいた際に、領域13において電子ブロック層6Gと電子ブロック層6Bが重なり合っていることを指すことになる)。
図7は、本発明の第3の実施形態に係るエレクトロルミネセンス表示装置300の構造を示す断面模式図である。本実施形態においても、画素Gの電子ブロック層6G及び、画素Bの電子ブロック層6Bの平面視における面積が、それぞれ画素Gの発光層7G及び画素Bの発光層7Bよりも大きく、電子ブロック層6G,6Bが発光層7G,7Bの周囲にはみ出すように形成されており、かかる点は第2の実施形態に係るエレクトロルミネセンス表示装置200と同様である。但し、電子ブロック層6Gの形状のみが、第2の実施形態に係るエレクトロルミネセンス表示装置200と異なっている。
図7に示した領域13にみられるように、画素Gの電子ブロック層6Gは、画素Bと隣接する部分においては、設計上は発光層7Gからはみ出しておらず、画素Gの中心に対して非対称な形状となっている。一方で、領域14にみられるように、画素Gの電子ブロック層6Gは、画素Rと隣接する部分においては、発光層7Gからはみ出し、先の第2の実施形態に係るエレクトロルミネセンス表示装置200と同様となっている(図4参照)。
先に説明したように、画素Gの電子ブロック層6Gが、画素Bの電子ブロック層6B及び発光層7Bより先に形成されるため、電子ブロック層6Gが電子ブロック層6B又は発光層7Bの上に重なり合うように形成されることはない。そのため、電子ブロック層6Gが発光層7Gから画素B側にはみ出すように延長したとしてもバンク4上での隣接画素色の意図せぬ発光による混色や、意図せぬ自色発光の低減を防止し又は低減する効果がみこめず、技術上の意義は薄い。したがって、製造上の材料を低減する観点からは、画素Bと隣接する領域においては、画素Gの電子ブロック層6Gの形状を、発光層6Gと同形状とすることが好ましい。そのような設計とした結果、図6に示すように、画素Gの発光層7Gの重心位置は、画素Gの重心位置と一致するのに対し、電子ブロック層6Gの重心位置は、画素R側にオフセットしていることになる。
もちろん、ここで説明した第3の実施形態に係るエレクトロルミネセンス表示装置300は、第1の実施形態に係るエレクトロルミネセンス表示装置100、第2の実施形態に係るエレクトロルミネセンス表示装置200と同様に、確率的に、バンク4上での隣接画素色の意図せぬ発光による混色及び、意図せぬ自色発光を低減させる効果を有しており、さらに、電子ブロック層6の材料の使用量を低減したものとなっている。第3の実施形態において、バンク4上での隣接画素色の意図せぬ発光による混色及び、意図せぬ自色発光が低減される例を、図8に示して説明する。
図8は、画素Gの発光層7Gが図中右側にずれて形成された場合を示している。なお、説明の便宜上、他の層にはずれはなく、設計通りの位置(すなわち、図7に示したと同様の位置)に形成されたものとする。このとき、エレクトロルミネセンス表示装置300の断面の領域13において、発光層7Gがバンク4上で画素Bの電子ブロック層6Bと重なり合っている。しかしながら、エレクトロルミネセンス表示装置300においても、画素Gの発光層7Gが形成されてから画素Bの電子ブロック層6Bが形成されているから、図6に示すように、バンク4上で画素B側に延び出した発光層7Gの上に電子ブロック層6Bが形成され、画素Gの発光層7Gと正孔ブロック層8とは直接接しない。
この場合において、画素Bの画素電極3から導入された正孔の一部は、矢印H1で示したように電子ブロック層6B内を画素Bの外側へと移動し、領域13に侵入し、発光層7Gに到達し得るものと考えられる。しかしながら、共通電極10から導入された電子は、矢印Eで示すように、電子ブロック層6Bによりブロックされ、発光層7Gに到達することができない。そのため、発光層7G内で正孔と電子が結合することがなく、バンク4上での隣接画素色(この説明の例では、緑色)の意図せぬ発光が防止されることになる。
さらに、画素Gの画素電極3から導入された正孔の一部は、矢印H2で示したように電子ブロック層6G内を画素B側へと移動し、領域13に侵入し、バンク4上で、電子ブロック層6Gからはみ出した発光層7Gの部分にまで到達し得るものと考えられる。しかしながら、この場合においても、共通電極10から導入された電子は、矢印Eで示すように、電子ブロック層6Bによりブロックされ、発光層7Gに到達することができない。そのため、バンク4上で、電子ブロック層6Gからはみ出した発光層7G内で正孔と電子が結合することがなく、バンク4上での意図せぬ自色発光が低減されることになる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
1 基板、2 回路層、3 画素電極、4 バンク、5 正孔注入層、6 電子ブロック層、7 発光層、8 正孔ブロック層、9 電子注入層、10 共通電極、11 封止層、13 領域、14 領域。
Claims (8)
- 特定の色に発光する画素を規則的に配列したものであって、互いに異なる色に発光する少なくとも複数の画素のアレイを有し、
前記画素は、視認方向からみて、共通電極、第1のブロック層、発光層、第2のブロック層及び画素電極がこの順に積層され、
少なくとも、前記発光層、前記第2のブロック層及び前記画素電極は、前記画素ごとに独立して設けられ、
隣接する画素は、バンクにより隔てられ、
少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第2のブロック層が部分的に重なり合う、
エレクトロルミネセンス表示装置。 - 少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第2のブロック層が部分的に重なり合い、さらにその上に、前記他の画素に属する前記発光層が部分的に重なり合う、
請求項1に記載のエレクトロルミネセンス表示装置。 - 少なくとも一の発光色を有する前記画素のアレイに属する画素において、前記第2のブロック層の面積は、前記発光層の面積より大きい、
請求項1又は2に記載のエレクトロルミネセンス表示装置。 - 前記一の発光色と異なる別の発光色を有する前記画素のアレイに属する画素において、前記第2のブロック層の面積と前記発光層の面積が等しい、
請求項3に記載のエレクトロルミネセンス表示装置。 - 少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記第2のブロック層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第2のブロック層が部分的に重なり合う、
請求項3又は4に記載のエレクトロルミネセンス表示装置。 - 前記一の発光色を有する前記画素のアレイに属する画素において、前記第2のブロック層の重心位置は、前記発光層の重心位置からオフセットされている、
請求項3又は4に記載のエレクトロルミネセンス表示装置。 - 基板上に画素電極及び、隣接する画素を隔てるバンクを形成するステップと、
一の発光色について第1のマスクを用いて第2のブロック層を形成した後、前記第1のマスクと異なる第2のマスクを用いて発光層を形成するステップと、
さらにその後、少なくとも前記一の発光色と異なる他の発光色について第3のマスクを用いて第2のブロック層を形成した後、前記第3のマスクと異なる第4のマスクを用いて発光層を形成するステップと、
第1のブロック層及び共通電極を形成するステップと、
を含むエレクトロルミネセンス表示装置の製造方法。 - 少なくとも前記他の発光色についての前記第2のブロック層の面積は、前記他の発光色についての前記発光層の面積より大きい、
請求項7に記載のエレクトロルミネセンス表示装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019003253A JP2020113638A (ja) | 2019-01-11 | 2019-01-11 | エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法 |
US16/731,173 US11195892B2 (en) | 2019-01-11 | 2019-12-31 | Electroluminescence display device and manufacturing method thereof |
CN202010026337.5A CN111435675A (zh) | 2019-01-11 | 2020-01-10 | 电致发光显示装置和电致发光显示装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019003253A JP2020113638A (ja) | 2019-01-11 | 2019-01-11 | エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020113638A true JP2020113638A (ja) | 2020-07-27 |
Family
ID=71517975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019003253A Pending JP2020113638A (ja) | 2019-01-11 | 2019-01-11 | エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11195892B2 (ja) |
JP (1) | JP2020113638A (ja) |
CN (1) | CN111435675A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111952477B (zh) * | 2020-08-24 | 2023-09-19 | 云谷(固安)科技有限公司 | 显示面板及显示装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100527187B1 (ko) * | 2003-05-01 | 2005-11-08 | 삼성에스디아이 주식회사 | 고효율 유기전계 발광표시장치 및 그의 제조방법 |
TWI382079B (zh) * | 2004-07-30 | 2013-01-11 | Sanyo Electric Co | 有機電場發光元件及有機電場發光顯示裝置 |
US8945722B2 (en) * | 2006-10-27 | 2015-02-03 | The University Of Southern California | Materials and architectures for efficient harvesting of singlet and triplet excitons for white light emitting OLEDs |
US8034465B2 (en) * | 2007-06-20 | 2011-10-11 | Global Oled Technology Llc | Phosphorescent oled having double exciton-blocking layers |
KR100984574B1 (ko) * | 2008-06-06 | 2010-09-30 | 파나소닉 주식회사 | 유기 el 디스플레이 패널 및 그 제조 방법 |
JP5019638B2 (ja) * | 2008-08-22 | 2012-09-05 | 株式会社ジャパンディスプレイセントラル | 有機el表示装置 |
JP5639181B2 (ja) | 2010-09-24 | 2014-12-10 | 株式会社日立製作所 | 有機発光装置及びこれを用いた光源装置 |
CN104241330B (zh) * | 2014-09-05 | 2017-05-03 | 京东方科技集团股份有限公司 | 有机发光二极管显示装置及其制作方法 |
KR102308669B1 (ko) * | 2014-12-05 | 2021-10-05 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
JP6637594B2 (ja) * | 2016-05-02 | 2020-01-29 | シャープ株式会社 | 表示装置およびその製造方法 |
JP6653020B2 (ja) * | 2016-07-28 | 2020-02-26 | シャープ株式会社 | 表示装置の製造方法および表示装置 |
FR3062209B1 (fr) | 2017-01-25 | 2021-08-27 | Commissariat Energie Atomique | Detecteur optique de particules |
JP2018194572A (ja) * | 2017-05-12 | 2018-12-06 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2019
- 2019-01-11 JP JP2019003253A patent/JP2020113638A/ja active Pending
- 2019-12-31 US US16/731,173 patent/US11195892B2/en active Active
-
2020
- 2020-01-10 CN CN202010026337.5A patent/CN111435675A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11195892B2 (en) | 2021-12-07 |
CN111435675A (zh) | 2020-07-21 |
US20200227492A1 (en) | 2020-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8847857B2 (en) | Pixel structure of electroluminescent display panel | |
KR101065314B1 (ko) | 유기 발광 디스플레이 장치 | |
JP4825903B2 (ja) | 有機el素子の発光層を蒸着する方法、該蒸着方法を含む有機el素子の製造方法、及びその製造方法により製造された有機el素子 | |
US9171890B2 (en) | Organic light emitting diode display | |
KR101479994B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
US11239282B2 (en) | Pixel structure and fabrication method thereof, display substrate and display apparatus | |
US20150009104A1 (en) | Organic light-emitting diode (oled) display | |
US8617919B2 (en) | Organic light emitting diode display and manufacturing method thereof | |
US10504968B2 (en) | Display apparatus | |
CN107871775B (zh) | 一种显示面板及其显示装置 | |
US10325961B2 (en) | Electroluminescent display, manufacture method thereof, and display device | |
JP2008277264A (ja) | カラー画像表示パネル及びその製造方法、並びにカラー画像表示装置 | |
CN107680990B (zh) | 像素排列结构、像素结构、制作方法及显示方法 | |
US9245930B2 (en) | Method of manufacturing display panel | |
US20230049993A1 (en) | Pixel structure, display panel and display apparatus | |
JP2018006232A (ja) | 表示装置及びその製造方法 | |
JP2010244917A (ja) | 成膜用マスク、電気光学装置の製造方法、有機el装置の製造方法 | |
JP2020113638A (ja) | エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法 | |
JP5179105B2 (ja) | 有機el表示装置 | |
JP2018181898A (ja) | 表示装置 | |
JP5179104B2 (ja) | 有機el表示装置 | |
KR100766944B1 (ko) | 수동형 유기 발광 표시장치의 제조 방법 | |
WO2012124603A1 (ja) | 半導体基板および有機el表示装置 | |
CN112366215A (zh) | 显示面板及其制备方法和发光装置 |