JP2020113584A - Manufacturing method for light-emitting device - Google Patents
Manufacturing method for light-emitting device Download PDFInfo
- Publication number
- JP2020113584A JP2020113584A JP2019001483A JP2019001483A JP2020113584A JP 2020113584 A JP2020113584 A JP 2020113584A JP 2019001483 A JP2019001483 A JP 2019001483A JP 2019001483 A JP2019001483 A JP 2019001483A JP 2020113584 A JP2020113584 A JP 2020113584A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamfering
- dicing blade
- emitting device
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 21
- 239000010980 sapphire Substances 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 22
- 239000010410 layer Substances 0.000 description 42
- 239000011229 interlayer Substances 0.000 description 24
- 238000000605 extraction Methods 0.000 description 21
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001954 sterilising effect Effects 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
Description
本発明は、III 族窒化物半導体からなる発光素子の製造方法に関する。 The present invention relates to a method for manufacturing a light emitting device made of a group III nitride semiconductor.
III 族窒化物半導体からなるフリップチップ型の紫外発光素子では、サファイア基板内部で反射して外部に取り出されない光が多く存在する。このような光を取り出す方法として、サファイア基板裏面の面取りが行われている。 In a flip-chip type ultraviolet light emitting device made of a group III nitride semiconductor, a large amount of light is reflected inside the sapphire substrate and is not extracted to the outside. As a method for extracting such light, the back surface of the sapphire substrate is chamfered.
特許文献１には、サファイア基板の裏面側の辺を面取りして角錐台状、半球状などの形状とすることで、サファイア基板内部で反射する光を取り出すことができると記載されている。また、特許文献１には、面取りはレーザーによって切断することにより行うことが記載されている。また、特許文献１には、面取りした斜面がランダムなラフネスを有するように加工することで、光の取り出し率が向上すると記載されている。 Patent Document 1 describes that the light reflected inside the sapphire substrate can be extracted by chamfering the back side of the sapphire substrate into a truncated pyramid shape, a hemispherical shape, or the like. Further, Patent Document 1 describes that chamfering is performed by cutting with a laser. In addition, Patent Document 1 describes that the chamfered slope is processed so as to have random roughness, thereby improving the light extraction rate.
特許文献２には、サファイア基板の裏面を角錐台状に加工し、角を丸めることが記載されている。サファイア基板の側面を傾斜させる加工は、レーザーを用いて行うことが記載され、角を丸める加工はブラスト処理により行うことが記載されている。 Patent Document 2 describes that the back surface of a sapphire substrate is processed into a truncated pyramid shape to round the corners. It is described that the processing for inclining the side surface of the sapphire substrate is performed using a laser, and the processing for rounding the corners is performed by a blast treatment.
しかし、サファイアはチッピング（結晶の欠け）を生じやすく、光取り出し向上に適した形状に加工することは困難であった。また、レーザーを用いた研削では、装置コストが高く、またサファイアが変質して光吸収してしまう問題があった。 However, sapphire is likely to cause chipping (lack of crystals), and it has been difficult to process it into a shape suitable for improving light extraction. Further, in the grinding using a laser, there is a problem that the apparatus cost is high and the sapphire is denatured and absorbs light.
そこで本発明の目的は、III 族窒化物半導体からなる紫外発光の発光素子の製造方法において、サファイアからなる基板の面取り加工を簡便に行うことができる製造方法を提供することである。 Therefore, an object of the present invention is to provide a method for manufacturing an ultraviolet light emitting device made of a group III nitride semiconductor, which can easily perform chamfering of a substrate made of sapphire.
本発明は、サファイアからなる基板の表面上にIII 族窒化物半導体からなる素子構造を有し、基板の裏面の各辺が面取りされた発光素子の製造方法であって、面取りは、ダイシングブレードを用いて行い、ダイシングブレードの回転軸を含む断面形状の辺の一部は、面取りの断面形状の辺と一致している、ことを特徴とする発光素子の製造方法である。 The present invention is a method for manufacturing a light emitting device having a device structure made of a group III nitride semiconductor on the front surface of a substrate made of sapphire, and each side of the back surface of the substrate is chamfered. The method for manufacturing a light-emitting element is characterized in that a part of the side of the cross-sectional shape including the rotation axis of the dicing blade is matched with the side of the chamfered cross-sectional shape.
本発明において、基板の面取りは、基板の面方位に沿った面とすることが好ましく、特にｒ面、ｎ面とすることが好ましい。面取りの際の基板のチッピングを抑制することができる。 In the present invention, the chamfering of the substrate is preferably a plane along the plane orientation of the substrate, particularly preferably the r-plane or the n-plane. It is possible to suppress chipping of the substrate during chamfering.
本発明において、基板の面取りは、２段以上の斜面とすることが好ましい。光取り出し率を向上させることができる。 In the present invention, the chamfering of the substrate is preferably a slope having two or more steps. The light extraction rate can be improved.
本発明において、基板の面取りは、曲面とすることが好ましい。光取り出し率を向上させることができる。 In the present invention, the chamfering of the substrate is preferably a curved surface. The light extraction rate can be improved.
本発明において、ダイシングブレードの粒度は、＃８００〜＃４０００とすることが好ましい。面取りした面を十分に平坦化することができ、光取り出し率を向上させることができる。 In the present invention, the grain size of the dicing blade is preferably #800 to #4000. The chamfered surface can be sufficiently flattened, and the light extraction rate can be improved.
本発明において、面取りは、前記基板の素子ごとの分離と同時に行うとよい。製造工程を簡略化することができる。 In the present invention, chamfering may be performed at the same time when the substrate is separated for each element. The manufacturing process can be simplified.
本発明において、基板の裏面をＲａが０．３μｍ以下に平坦化することが好ましい。光取り出し率を向上させることができる。 In the present invention, the back surface of the substrate is preferably flattened to have Ra of 0.3 μm or less. The light extraction rate can be improved.
本発明において、発光素子の発光波長はＵＶＣ帯であることが好ましい。従来、ＵＶＣ帯の発光素子は光取り出し率が低かったが、本発明により光取り出し率を向上させることができる。 In the present invention, the emission wavelength of the light emitting element is preferably in the UVC band. Conventionally, a light emitting element in the UVC band has a low light extraction rate, but the present invention can improve the light extraction rate.
本発明によれば、サファイアからなる基板の面取り加工を簡便に行うことができ、発光素子の光取り出し率を向上させることができる。 According to the present invention, a substrate made of sapphire can be easily chamfered, and the light extraction rate of a light emitting element can be improved.
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。 Hereinafter, specific embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the embodiments.
図１は、実施例１の紫外発光の発光素子の構成を示した断面図である。図１のように、実施例１の発光素子は、サファイアからなる基板１０と、基板１０上に設けられた素子構造とを有している。また、図２は、実施例１の発光素子を素子構造側とは反対側から見た平面図である。実施例１の発光素子は、基板１０側から光を取り出すフリップチップ型の素子である。 FIG. 1 is a cross-sectional view showing the structure of the light emitting device for ultraviolet light emission of Example 1. As shown in FIG. 1, the light emitting element of Example 1 has a substrate 10 made of sapphire and an element structure provided on the substrate 10. Further, FIG. 2 is a plan view of the light emitting device of Example 1 viewed from the side opposite to the device structure side. The light emitting element of Example 1 is a flip-chip type element that takes out light from the substrate 10 side.
基板１０は、サファイアからなり、直方体の一部を面取りして角錐台状とした形状である。直方体の各面は、ｃ面（（０００１）面）、ｍ面（（１−１００）面）、ａ面（（１１−２０）面）である。なお、本来は数字の上にバーを付ける表記について、本明細書では使用できないため、マイナス符号で代用している。また基板１０の高さ（ｃ軸方向の幅）は９００μｍである。 The substrate 10 is made of sapphire, and has a shape of a truncated pyramid by chamfering a part of a rectangular parallelepiped. Each surface of the rectangular parallelepiped is a c-plane ((0001) plane), an m-plane ((1-100) plane), and an a-plane ((11-20) plane). It should be noted that since the notation that a bar is originally placed above a number cannot be used in this specification, a minus sign is used instead. The height of the substrate 10 (width in the c-axis direction) is 900 μm.
基板１０は、図２に示すように、２つのｃ面のうち、一方のｃ面には素子構造が設けられている。以下、この素子構造が設けられている側のｃ面を基板１０の表面１０ａとし、他方のｃ面を基板１０の裏面１０ｂと呼ぶことにする。また、基板１０のａ面は第１側面１０ｃとし、ｍ面は第２側面１０ｄとする。基板１０の表面１０ａは正方形であり、一辺が１０００μｍである。 As shown in FIG. 2, the substrate 10 has an element structure on one of the two c-planes. Hereinafter, the c-plane on the side where this element structure is provided will be referred to as the front surface 10a of the substrate 10, and the other c-plane will be referred to as the back surface 10b of the substrate 10. Further, the a surface of the substrate 10 is the first side surface 10c, and the m surface is the second side surface 10d. The surface 10a of the substrate 10 is square, and one side is 1000 μm.
また、基板１０は、図２に示すように、基板１０裏面１０ｂの各辺が平面により面取りされている。基板１０の裏面１０ｂと第１側面１０ｃが交わる辺は、ｎ面（（１１−２３）面）に面取りされ、基板１０の裏面１０ｂと第２側面１０ｄが交わる辺は、ｒ面（（１−１０２）面）に面取りされている。このｎ面は第１斜面１０ｅ、ｒ面は第２斜面１０ｆと呼ぶことにする。このように基板１０裏面１０ｂは面方位に沿って面取りされているため、チッピングが抑制されている。 In addition, as shown in FIG. 2, each side of the back surface 10b of the substrate 10 is chamfered by a flat surface. The side where the back surface 10b of the substrate 10 and the first side surface 10c intersect is chamfered to the n surface ((11-23) surface), and the side where the back surface 10b of the substrate 10 and the second side surface 10d intersect is the r surface ((1- 102) The surface is chamfered. The n surface is referred to as a first slope 10e and the r surface is referred to as a second slope 10f. In this way, the back surface 10b of the substrate 10 is chamfered along the plane direction, so that chipping is suppressed.
なお、実施例１では基板１０裏面１０ｂの面取りは１段であるが、２段の面取りとしてもよい。つまり、１段の面取りにより生じる面（第１斜面１０ｅ、第２斜面１０ｆ）の各辺をさらに面取りして、傾斜角度の異なる２つの斜面１０ｇ、１０ｈにより面取りしてもよい（図３（ａ）参照）。また、実施例１では面取りは平面で行っているが、曲面１０ｉで面取りしてもよい（図３（ｂ）参照）。なお、図３では基板１０の部分のみを示し、素子構造部分は省略している。このように面取りを２段としたり曲面とすることにより、形状がレンズ状、半球状により近づくため、光取り出し率をより向上させることができる。２段の面取りとする場合、２つの斜面のうち少なくとも一方を面方位に沿った面とすることが好ましく、両方の斜面を面方位に沿った面とすることがより好ましい。チッピング抑制のためである。もちろん、３段以上の面取りとしてもよい。 Although the back surface 10b of the substrate 10 is chamfered in one step in the first embodiment, it may be chamfered in two steps. That is, each side of the surfaces (the first slope 10e and the second slope 10f) generated by one step of chamfering may be further chamfered and chamfered by the two slopes 10g and 10h having different inclination angles (FIG. 3(a )reference). Further, in the first embodiment, the chamfering is performed on a flat surface, but the chamfering may be performed on the curved surface 10i (see FIG. 3B). In FIG. 3, only the substrate 10 is shown and the element structure is omitted. In this way, by chamfering in two steps or forming a curved surface, the shape becomes closer to a lens shape or a hemispherical shape, so that the light extraction rate can be further improved. When chamfering in two steps, at least one of the two slopes is preferably a plane along the plane orientation, and both slopes are more preferably planes along the plane orientation. This is for suppressing chipping. Of course, chamfering with three or more steps may be used.
基板１０の裏面１０ｂ、第１斜面１０ｅ、第２斜面１０ｆは、十分に平坦化されている。たとえば、算術平均粗さＲａが０．３μｍ以下となるように設定されている。これにより、光取り出し率がより向上されている。平坦化することで光取り出し率が向上する理由は、次のように推測される。第１に、面取りにより斜面を形成したことで基板１０界面に臨界角未満の角度で入射する光の割合が増えているためである。第２に、面の荒れ方が光取り出し向上に適したモードとなっていないためである。より好ましくはＲａが０．２μｍ以下、さらに好ましくは０．１μｍ以下である。 The back surface 10b, the first slope 10e, and the second slope 10f of the substrate 10 are sufficiently flattened. For example, the arithmetic mean roughness Ra is set to 0.3 μm or less. Thereby, the light extraction rate is further improved. The reason why the light extraction rate is improved by flattening is presumed as follows. First, the chamfering of the inclined surface increases the proportion of light incident on the interface of the substrate 10 at an angle less than the critical angle. Secondly, the surface roughness is not a mode suitable for improving light extraction. Ra is more preferably 0.2 μm or less, still more preferably 0.1 μm or less.
なお、実施例１では、基板１０の裏面１０ｂ、第１斜面１０ｅ、および第２斜面１０ｆを平坦化しているが、裏面１０ｂのみを平坦化してもよいし、第１斜面１０ｅと第２斜面１０ｆのみを平坦化してもよい。また、第１側面１０ｃや第２側面１０ｄを平坦化してもよい。光取り出し率を向上させることができる。ただし、平坦化による光取り出し率向上の寄与が最も大きいのは裏面１０ｂであるため、少なくとも裏面１０ｂは平坦化されていることが好ましい。 Although the back surface 10b, the first slope 10e, and the second slope 10f of the substrate 10 are flattened in the first embodiment, only the back surface 10b may be flattened, or the first slope 10e and the second slope 10f. Only one may be flattened. Further, the first side surface 10c and the second side surface 10d may be flattened. The light extraction rate can be improved. However, since the back surface 10b has the largest contribution to the improvement of the light extraction rate due to the flattening, at least the back surface 10b is preferably flattened.
また、実施例１では、基板１０の高さを９００μｍとしているが、これに限るものではない。ただし、基板１０の高さが大きいほど光取り出し率は向上する。また、基板１０の高さが大きくなるにつれて光取り出し率の向上は飽和していく。そこで、加工の容易さなどとのバランスの観点から、基板１０の高さは、平面視での基板１０の内接円の直径に対して、０．８〜１．５倍の高さとすることが好ましい。実施例１の場合、平面視での基板１０の内接円の直径は、基板１０表面１０ａの一辺の長さに相当する。 In addition, although the height of the substrate 10 is set to 900 μm in the first embodiment, the present invention is not limited to this. However, the light extraction rate improves as the height of the substrate 10 increases. Further, as the height of the substrate 10 increases, the improvement of the light extraction rate saturates. Therefore, the height of the substrate 10 should be 0.8 to 1.5 times the diameter of the inscribed circle of the substrate 10 in plan view from the viewpoint of balance with ease of processing. Is preferred. In the case of the first embodiment, the diameter of the inscribed circle of the substrate 10 in plan view corresponds to the length of one side of the surface 10a of the substrate 10.
次に、基板１０上に設けられた素子構造について説明する。素子構造は、図３に示すように、ｎ層１１、発光層１２、ｐ層１３、透明電極１４、ｐ電極１５、ｎ電極１６、第１層間絶縁膜１７、第２層間絶縁膜１８を有している。また、ｐ電極１５は、ｐコンタクト部１５ａ、ｐ中間電極部１５ｂ、ｐパッド部１５ｃで構成されている。また、ｎ電極１６は、ｎコンタクト部１６ａ、ｎ中間電極部１６ｂ、ｎパッド部１６ｃで構成されている。 Next, the element structure provided on the substrate 10 will be described. As shown in FIG. 3, the element structure has an n layer 11, a light emitting layer 12, a p layer 13, a transparent electrode 14, a p electrode 15, an n electrode 16, a first interlayer insulating film 17, and a second interlayer insulating film 18. doing. The p electrode 15 is composed of ap contact portion 15a, ap intermediate electrode portion 15b, and ap pad portion 15c. The n electrode 16 is composed of an n contact portion 16a, an n intermediate electrode portion 16b, and an n pad portion 16c.
ｎ層１１は、基板１０の表面１０ａ上に、バッファ層（図示しない）を介して設けられている。バッファ層は、低温成長させたＡｌＮと高温成長させたＡｌＮの積層である。ｎ層１１は、ｎ−ＡｌＧａＮからなる。 The n layer 11 is provided on the surface 10a of the substrate 10 with a buffer layer (not shown) interposed therebetween. The buffer layer is a stack of low temperature grown AlN and high temperature grown AlN. The n-layer 11 is made of n-AlGaN.
発光層１２は、ｎ層１１上に井戸層と障壁層を１〜３回繰り返し積層した構造である。井戸層、障壁層ともにアンドープのＡｌＧａＮからなり、障壁層のＡｌ組成比は井戸層のＡｌ組成比よりも高く設定されている。また、井戸層のＡｌ組成比は、発光波長がＵＶＣ帯（波長２００〜２８０ｎｍ）となるように設定されている。 The light emitting layer 12 has a structure in which a well layer and a barrier layer are repeatedly laminated 1 to 3 times on the n layer 11. Both the well layer and the barrier layer are made of undoped AlGaN, and the Al composition ratio of the barrier layer is set higher than the Al composition ratio of the well layer. The Al composition ratio of the well layer is set so that the emission wavelength is in the UVC band (wavelength 200 to 280 nm).
ｐ層１３は、発光層１２上に設けられている。ｐ層１３は、発光層１２側から順に、ｐ−ＡｌＧａＮからなる電子ブロック層と、ｐ−ＧａＮからなるｐコンタクト層とを積層させた構造である。 The p layer 13 is provided on the light emitting layer 12. The p-layer 13 has a structure in which an electron block layer made of p-AlGaN and a p-contact layer made of p-GaN are stacked in this order from the light emitting layer 12 side.
ｐ層１３表面にはドット状に複数の孔２０が設けられている。その孔２０はｎ層１１に達する深さであり、孔の底面にはｎ層１１が露出する。 A plurality of holes 20 are provided in a dot shape on the surface of the p-layer 13. The hole 20 has a depth reaching the n-layer 11, and the n-layer 11 is exposed at the bottom surface of the hole.
透明電極１４は、ｐ層１３上に全面にわたって設けられている。透明電極の材料は、ＩＺＯである。ＩＺＯ以外にも、ＩＴＯ、ＩＣＯ、ＺｎＯなどを用いることができる。 The transparent electrode 14 is provided on the entire surface of the p layer 13. The material of the transparent electrode is IZO. Other than IZO, ITO, ICO, ZnO, etc. can be used.
絶縁膜１９は、透明電極１４上、孔２０の側面、および底面に露出するｎ層１１上にわたって連続して設けられている。絶縁膜１９は、たとえばＳｉＯ2 である。絶縁膜１９をＤＢＲ構造とすることで光取り出し率を高めてもよい。絶縁膜１９のうち透明電極１４上の領域には、複数のドット状の孔２１が設けられている。また、絶縁膜１９のうち孔２１の底面に露出するｎ層１１上の領域にも孔２２がそれぞれ設けられている。孔２１、２２は絶縁膜１９を貫通している。 The insulating film 19 is continuously provided on the transparent electrode 14, the side surface of the hole 20, and the n layer 11 exposed on the bottom surface. The insulating film 19 is, for example, SiO 2 . The light extraction rate may be increased by forming the insulating film 19 into a DBR structure. A plurality of dot-shaped holes 21 are provided in a region of the insulating film 19 on the transparent electrode 14. Further, holes 22 are also provided in regions of the insulating film 19 on the n layer 11 exposed on the bottom surface of the holes 21. The holes 21 and 22 penetrate the insulating film 19.
ｐコンタクト部１５ａは、絶縁膜１９上であって透明電極１４の上部に当たる位置に設けられている。また、ｐコンタクト部１５ａは、孔２１を埋めるように設けられている。このようにして孔２１を介して透明電極１４とｐコンタクト部１５ａとが接続されている。 The p contact portion 15 a is provided on the insulating film 19 and at a position corresponding to the upper portion of the transparent electrode 14. Further, the p-contact portion 15 a is provided so as to fill the hole 21. In this way, the transparent electrode 14 and the p contact portion 15a are connected via the hole 21.
ｎコンタクト部１６ａは、孔２２により露出されたｎ層１１上にそれぞれ設けられている。 The n-contact portions 16 a are provided on the n-layer 11 exposed by the holes 22, respectively.
第１層間絶縁膜１７は、絶縁膜１９上、ｐコンタクト部１５ａ上、およびｎコンタクト部１６ａ上にわたって設けられている。第１層間絶縁膜１７のうち、ｐコンタクト部１５ａ上およびｎコンタクト部１６ａ上の領域には、孔２３が設けられている。孔２３は、第１層間絶縁膜１７を貫通している。第１層間絶縁膜１７の材料はＳｉＯ2 などである。 The first interlayer insulating film 17 is provided over the insulating film 19, the p contact portion 15a, and the n contact portion 16a. Holes 23 are provided in regions of the first interlayer insulating film 17 on the p contact portion 15a and the n contact portion 16a. The hole 23 penetrates the first interlayer insulating film 17. The material of the first interlayer insulating film 17 is SiO 2 or the like.
ｐ中間電極部１５ｂおよびｎ中間電極部１６ｂは、第１層間絶縁膜１７上の所定領域にそれぞれ離間して設けられている。また、ｐ中間電極部１５ｂおよびｎ中間電極部１６ｂは、孔２３を埋めるようにして設けられている。これにより、ｐ中間電極部１５ｂとｐコンタクト部１５ａ、ｎ中間電極部１６ｂとｎコンタクト部１６ａは、孔２３を介して接続されている。 The p intermediate electrode portion 15b and the n intermediate electrode portion 16b are provided separately in predetermined regions on the first interlayer insulating film 17. The p intermediate electrode portion 15b and the n intermediate electrode portion 16b are provided so as to fill the hole 23. As a result, the p intermediate electrode portion 15b and the p contact portion 15a, and the n intermediate electrode portion 16b and the n contact portion 16a are connected through the hole 23.
第２層間絶縁膜１８は、第１層間絶縁膜１７上、ｐ中間電極部１５ｂ上、およびｎ中間電極部１６ｂ上にわたって設けられている。第２層間絶縁膜１８のうち、ｐ中間電極部１５ｂおよびｎ中間電極部１６ｂ上の領域には、孔２４が設けられている。孔２４は第２層間絶縁膜１８を貫通している。第２層間絶縁膜１８の材料はＳｉＯ2 などである。 The second interlayer insulating film 18 is provided over the first interlayer insulating film 17, the p intermediate electrode portion 15b, and the n intermediate electrode portion 16b. A hole 24 is provided in a region of the second interlayer insulating film 18 on the p intermediate electrode portion 15b and the n intermediate electrode portion 16b. The hole 24 penetrates the second interlayer insulating film 18. The material of the second interlayer insulating film 18 is SiO 2 or the like.
ｐパッド部１５ｃおよびｎパッド部１６ｃは、第２層間絶縁膜１８上にそれぞれ離間して設けられている。また、ｐパッド部１５ｃおよびｎパッド部１６ｃは、孔２４を埋めるようにして設けられている。これにより、ｐパッド部１５ｃとｐ中間電極部１５ｂ、ｎパッド部１６ｃとｎ中間電極部１６ｂは、孔２４を介して接続されている。 The p pad portion 15c and the n pad portion 16c are provided separately on the second interlayer insulating film 18. The p pad portion 15c and the n pad portion 16c are provided so as to fill the hole 24. As a result, the p pad portion 15c and the p intermediate electrode portion 15b, and the n pad portion 16c and the n intermediate electrode portion 16b are connected through the hole 24.
なお、素子構造は実施例１に示したものに限らず、従来知られる任意の構造でよく、発光波長もＵＶＣ帯に限るものではない。ただし、光取り出しの困難さの点から本発明は紫外発光（特にＵＶＣ帯）の発光素子に有効である。 The element structure is not limited to that shown in the first embodiment, and any conventionally known structure may be used, and the emission wavelength is not limited to the UVC band. However, the present invention is effective for a light emitting device that emits ultraviolet light (especially in the UVC band) from the viewpoint of difficulty in extracting light.
素子構造の発光領域の面積は、基板１０の表面１０ａの面積よりも小さくすることが好ましい。より点発光に近くなり、基板１０の面取りによる光取り出し率向上の効果をより高めることができる。たとえば、素子構造の発光領域は、平面視において基板１０裏面１０ｂとおよそ一致させることが好ましい。 The area of the light emitting region of the element structure is preferably smaller than the area of the surface 10a of the substrate 10. It becomes closer to point emission, and the effect of improving the light extraction rate by chamfering the substrate 10 can be further enhanced. For example, it is preferable that the light emitting region of the element structure is approximately aligned with the back surface 10b of the substrate 10 in a plan view.
次に、実施例１の発光素子の製造工程について、図を参照に説明する。 Next, a manufacturing process of the light emitting device of Example 1 will be described with reference to the drawings.
まず、主面をｃ面とするサファイアからなる基板１０を用意し、基板１０の表面１０ａ上に、ＭＯＣＶＤ法によって、バッファ層（図示しない）、ｎ層１１、発光層１２、ｐ層１３を順に積層する。次に、ｐ層１３の所定領域をｎ層１１が露出するまでドライエッチングして孔２０を形成する（図４（ａ）参照）。 First, a substrate 10 made of sapphire whose main surface is the c-plane is prepared, and a buffer layer (not shown), an n layer 11, a light emitting layer 12, and a p layer 13 are sequentially formed on the surface 10a of the substrate 10 by MOCVD. Stack. Next, a predetermined region of the p layer 13 is dry-etched until the n layer 11 is exposed to form a hole 20 (see FIG. 4A).
次に、ｐ層１３上にスパッタや蒸着により透明電極１４を形成する。次に、透明電極１４上、孔２０側面、および孔２０底面に露出するｎ層１１上に連続してＣＶＤ法により絶縁膜１９を形成する（図４（ｂ）参照）。 Next, the transparent electrode 14 is formed on the p layer 13 by sputtering or vapor deposition. Next, the insulating film 19 is continuously formed on the transparent electrode 14, the side surface of the hole 20, and the n layer 11 exposed on the bottom surface of the hole 20 by the CVD method (see FIG. 4B).
次に、絶縁膜１９のうち、透明電極１４上および孔２０底面に露出するｎ層１１上の領域をドライエッチングして絶縁膜１９を貫通させ、孔２１、２２を形成する。そして、絶縁膜１９上にｐコンタクト部１５ａを形成し、孔２２底面に露出するｎ層１１上にｎコンタクト部１６ａを形成する。また、ｐコンタクト部１５ａは孔２１を埋めるようにして形成し、これによりｐコンタクト部１５ａと透明電極１４とを接続する（図４（ｃ）参照）。ｐコンタクト部１５ａ上およびｎコンタクト部１６ａは蒸着により形成する。 Next, in the insulating film 19, the regions on the transparent electrode 14 and the n layer 11 exposed on the bottom surface of the hole 20 are dry-etched to penetrate the insulating film 19 to form holes 21 and 22. Then, the p contact portion 15a is formed on the insulating film 19, and the n contact portion 16a is formed on the n layer 11 exposed on the bottom surface of the hole 22. In addition, the p-contact portion 15a is formed so as to fill the hole 21, thereby connecting the p-contact portion 15a and the transparent electrode 14 (see FIG. 4C). The p contact portion 15a and the n contact portion 16a are formed by vapor deposition.
次に、絶縁膜１９上、ｐコンタクト部１５ａ上、およびｎコンタクト部１６ａ上に連続してＣＶＤ法により第１層間絶縁膜１７を形成する。次に、第１層間絶縁膜１７のうち、ｐコンタクト部１５ａ上およびｎコンタクト部１６ａ上の領域をドライエッチングして第１層間絶縁膜１７を貫通させ、孔２３を形成する。そして、第１層間絶縁膜１７上の所定位置に、蒸着によってｐ中間電極部１５ｂおよびｎ中間電極部１６ｂをそれぞれ離間して形成する（図４（ｄ）参照）。また、ｐ中間電極部１５ｂおよびｎ中間電極部１６ｂは、孔２３を埋めるようにして形成し、これによりｐ中間電極部１５ｂとｐコンタクト部１５ａ、ｎ中間電極部１６ｂとｎコンタクト部１６ｂとを接続する。 Next, the first interlayer insulating film 17 is continuously formed on the insulating film 19, the p contact portion 15a, and the n contact portion 16a by the CVD method. Next, in the first interlayer insulating film 17, regions on the p contact portion 15a and the n contact portion 16a are dry-etched to penetrate the first interlayer insulating film 17 to form a hole 23. Then, the p intermediate electrode portion 15b and the n intermediate electrode portion 16b are separately formed at predetermined positions on the first interlayer insulating film 17 by vapor deposition (see FIG. 4D). Further, the p intermediate electrode portion 15b and the n intermediate electrode portion 16b are formed so as to fill the hole 23, whereby the p intermediate electrode portion 15b and the p contact portion 15a and the n intermediate electrode portion 16b and the n contact portion 16b are formed. Connecting.
次に、第１層間絶縁膜１７上、ｐ中間電極部１５ｂおよびｎ中間電極部１６ｂ上に連続してＣＶＤ法により第２層間絶縁膜１８を形成する。次に、第１層間絶縁膜１７のうち、ｐ中間電極部１５ｂ上およびｎ中間電極部１６ｂ上の領域をドライエッチングして第２層間絶縁膜１８を貫通させ、孔２４を形成する。そして、第２層間絶縁膜１８上の所定位置に、蒸着によってｐパッド部１５ｃおよびｎパッド部１６ｃをそれぞれ離間して形成する（図４（ｅ）参照）。以上によって基板１０表面１０ａ上に素子構造を形成する。 Next, the second interlayer insulating film 18 is formed continuously on the first interlayer insulating film 17, the p intermediate electrode portion 15b and the n intermediate electrode portion 16b by the CVD method. Next, in the first interlayer insulating film 17, the regions on the p intermediate electrode portion 15b and the n intermediate electrode portion 16b are dry-etched to penetrate the second interlayer insulating film 18, and the holes 24 are formed. Then, the p pad portion 15c and the n pad portion 16c are separately formed at predetermined positions on the second interlayer insulating film 18 by vapor deposition (see FIG. 4E). As described above, the element structure is formed on the surface 10a of the substrate 10.
次に、基板１０をダイシングして個々の素子ごとに分離する。ダイシングは、ダイシングブレードを用いる方法やレーザーを用いる方法など各種方法を用いることができる。また、ダイシングは、基板１０側面にａ面、ｍ面が露出する方向に行う。このダイシングにより、基板１０は直方体となり、基板１０の側面はａ面である第１側面１０ｃ、第１側面１０ｃに直交するｍ面である第２側面１０ｄとなる。 Next, the substrate 10 is diced into individual elements. For the dicing, various methods such as a method using a dicing blade and a method using a laser can be used. The dicing is performed in the direction in which the a-plane and the m-plane are exposed on the side surface of the substrate 10. By this dicing, the substrate 10 becomes a rectangular parallelepiped, and the side surface of the substrate 10 becomes the first side surface 10c which is the a surface and the second side surface 10d which is the m surface orthogonal to the first side surface 10c.
次に、ダイシングブレードを用いて基板１０の裏面１０ｂを研磨して平坦化し、Ｒａが０．３μｍ以下とするようにする。最初は粒度の小さなダイシングブレードを用いて研磨し、その後に粒度の大きなダイシングブレードを用いることで効率的に平坦化することができる。このように基板１０の裏面１０ｂを平坦化することで、光取り出し率の向上を図ることができる。なお、この工程は面取り工程の後に行ってもよい。また、ダイシングブレードではなく化学機械研磨などの方法によって平坦化を行ってもよい。 Next, the back surface 10b of the substrate 10 is polished and planarized by using a dicing blade so that Ra is 0.3 μm or less. Initially, a dicing blade having a small grain size is used for polishing, and then a dicing blade having a large grain size is used for efficient flattening. By flattening the back surface 10b of the substrate 10 in this way, the light extraction rate can be improved. Note that this step may be performed after the chamfering step. Further, the planarization may be performed by a method such as chemical mechanical polishing instead of the dicing blade.
次に、基板１０の裏面１０ｂの各辺をダイシングブレードを用いて研削することで面取りする。ここで、ダイシングブレードは、その回転軸を含む断面形状の辺の一部が、面取りの断面形状の辺と一致したものを用いる。 Next, each side of the back surface 10b of the substrate 10 is chamfered by grinding with a dicing blade. Here, as the dicing blade, one in which a part of the side of the sectional shape including the rotation axis thereof coincides with the side of the chamfered sectional shape is used.
実施例１では、基板１０の裏面１０ｂの各辺のうち、ａ面である第１側面１０ｃと接続する辺についてはｒ面、ｍ面である第２側面１０ｄと接続する辺についてはｎ面が露出するように面取りする。そこで、図５、６に示す２種類のダイシングブレード３０、３１を用いる。 In the first embodiment, among the respective sides of the back surface 10b of the substrate 10, the side that is connected to the first side surface 10c that is the a-plane is the r-plane, and the side that is connected to the second side surface 10d that is the m-plane is the n-side. Chamfer to expose. Therefore, two types of dicing blades 30 and 31 shown in FIGS.
図５は、ダイシングブレード３０の回転軸を含む面での断面図である。図５のように、ｒ面を露出させる面取りのためのダイシングブレード３０は、その回転軸を含む断面形状の辺の一部に、傾斜角度がｒ面と一致する直線の辺３０ａを有している。つまり、辺３０ａは、ダイシングブレード３０の回転軸に対して５７．６１°の角度を有している。また、ダイシングブレード３０は、回転軸に垂直な軸に対して線対称であり、辺３０ａも線対称に２つ有している。 FIG. 5 is a sectional view taken along a plane including the rotation axis of the dicing blade 30. As shown in FIG. 5, the dicing blade 30 for chamfering to expose the r-plane has a straight side 30a whose inclination angle matches the r-plane, in a part of the side of the sectional shape including the rotation axis thereof. There is. That is, the side 30a has an angle of 57.61° with respect to the rotation axis of the dicing blade 30. Further, the dicing blade 30 is line-symmetric with respect to an axis perpendicular to the rotation axis, and has two sides 30a which are line-symmetric.
図７に示すように、ダイシングブレード３０の回転面が基板１０の第１側面１０ｃと平行な状態となるように配置し、ダイシングブレード３０の辺３０ａを、基板１０裏面１０ｂの各辺のうち第１側面１０ｃに接続する辺に当てて研削することで、ｒ面（第１斜面１０ｅ）を露出させる面取りを行うことができる。また、ｒ面である第１斜面１０ｅはサファイアの面方位に沿った面であるため、研削の際にチッピングが生じることが抑制されている。なお、図８に示すように、隣接する２つの素子両方にダイシングブレード３０の辺３０ａを当てるようにすることで、２つの素子の面取りを一度に行ってもよい。 As shown in FIG. 7, the dicing blade 30 is arranged such that the rotating surface thereof is parallel to the first side surface 10c of the substrate 10, and the side 30a of the dicing blade 30 is the first side of each side of the back surface 10b of the substrate 10. By chamfering by touching the side connected to the first side surface 10c and grinding, it is possible to perform chamfering to expose the r surface (first inclined surface 10e). Further, since the first inclined surface 10e, which is the r surface, is a surface along the surface orientation of sapphire, chipping is suppressed from occurring during grinding. Note that, as shown in FIG. 8, chamfering of two elements may be performed at once by bringing the side 30a of the dicing blade 30 into contact with both adjacent two elements.
図６は、ダイシングブレード３１の回転軸を含む面での断面図である。図６のように、ｎ面を露出させる面取りのためのダイシングブレード３１は、その回転軸を含む断面形状の辺の一部に、傾斜角度がｎ面と一致する直線の辺３１ａを有している。つまり、辺３１ａは、ダイシングブレード３１の回転軸に対して６１．２２°の角度を有している。図７と同様に、ダイシングブレードの辺３１ａを、基板１０裏面１０ｂの各辺のうち第２側面１０ｄと接続する辺に当てて研削することで、ｎ面（第２斜面１０ｆ）を露出させる面取りを行うことができる。また、ｎ面である第２斜面１０ｆはサファイアの面方位に沿った面であるため、研削の際にチッピングが生じることが抑制されている。 FIG. 6 is a sectional view taken along a plane including the rotation axis of the dicing blade 31. As shown in FIG. 6, the dicing blade 31 for chamfering to expose the n surface has a straight side 31a having an inclination angle matching the n surface in a part of the side of the sectional shape including the rotation axis thereof. There is. That is, the side 31a has an angle of 61.22° with respect to the rotation axis of the dicing blade 31. Similar to FIG. 7, by chamfering the side 31a of the dicing blade to the side that is connected to the second side face 10d among the sides of the back surface 10b of the substrate 10 and grinding, the chamfer that exposes the n-side (second slope 10f). It can be performed. Further, since the second inclined surface 10f, which is the n-plane, is a surface along the plane orientation of sapphire, chipping is suppressed from occurring during grinding.
なお、辺３０ａ、３１ａの傾斜角度はｒ面、ｎ面の傾斜角度と完全に一致している必要はない。所望の面方位に対して±１°程度の誤差は許容され、その場合もチッピングは抑制される。 The inclination angles of the sides 30a and 31a do not have to be completely the same as the inclination angles of the r-plane and the n-plane. An error of about ±1° with respect to the desired plane orientation is allowed, and in that case also chipping is suppressed.
このように、所望の面取り形状に合わせたダイシングブレードを用いることで、容易に所望の形状の面取りを行うことができる。また、面取りにより露出する面をサファイアの面方位に沿った面としているため、ダイシングブレードによる研削の際のチッピングが抑制されている。 As described above, by using the dicing blade adapted to the desired chamfered shape, it is possible to easily chamfer the desired shape. Further, since the surface exposed by chamfering is the surface along the surface orientation of sapphire, chipping during grinding by the dicing blade is suppressed.
ダイシングブレードの粒度は大きなものを用いることが好ましく、＃８００〜＃４０００を用いることが好ましい。面取りした面の平坦性が向上し、Ｒａが０．３μｍ以下となるようにすることができ、光取り出し率を向上させることができる。また、最初に粒度の小さなダイシングブレードを用い、その後に粒度のより大きなダイシングブレードを用いることで、効率的に面取りした面の平坦化を図ることができる。 It is preferable to use a dicing blade having a large grain size, and it is preferable to use #800 to #4000. The flatness of the chamfered surface is improved, Ra can be set to 0.3 μm or less, and the light extraction rate can be improved. Further, by using a dicing blade having a small grain size first and then using a dicing blade having a larger grain size, the chamfered surface can be efficiently flattened.
ダイシングブレードの回転速度は、代表値として１５０００ｒｐｍとすることが好ましい。この範囲であれば、面取りの際のチッピングを十分に抑制することができる。 The rotation speed of the dicing blade is preferably 15000 rpm as a typical value. Within this range, chipping during chamfering can be sufficiently suppressed.
ダイシングブレードの送り速度は、代表値として２ｍｍ／ｓとすることが好ましい。この範囲であれば、面取りの際のチッピングを十分に抑制することができる。 The feed rate of the dicing blade is preferably 2 mm/s as a typical value. Within this range, chipping during chamfering can be sufficiently suppressed.
なお、実施例１では基板１０を素子ごとに分離する工程と面取りとを別々の工程としているが、同時に行ってもよい。同時に行うことで、製造工程を簡素化することができる。図９は、チップ分離と面取りを同時に行う場合のダイシングブレード３２の断面図（回転軸を含む面での断面）である。図９のように、ダイシングブレード３２は線対称に構成され、面取りのための傾斜した辺３２ａと、辺３２ａに接続する垂直の辺３２ｂとを有する。辺３２ｂは、ダイシングにより基板１０を個々の素子に分離させ、基板１０の第１側面１０ｃあるいは第２側面１０ｄを露出させるための部分である。２つの辺３２ｂの間隔が、チップ分離のストリート幅となる。 In the first embodiment, the step of separating the substrate 10 for each element and the chamfering are separate steps, but they may be performed simultaneously. By performing them at the same time, the manufacturing process can be simplified. FIG. 9 is a cross-sectional view (cross-section taken along a plane including the rotation axis) of the dicing blade 32 when chip separation and chamfering are performed simultaneously. As shown in FIG. 9, the dicing blade 32 is constructed line-symmetrically and has an inclined side 32a for chamfering and a vertical side 32b connected to the side 32a. The side 32b is a portion for separating the substrate 10 into individual elements by dicing and exposing the first side surface 10c or the second side surface 10d of the substrate 10. The distance between the two sides 32b is the street width for chip separation.
また、実施例１では、面取りは平面で１段としているが、曲面で行う場合や２段以上とする場合も、ダイシングブレードを用いて一度の加工により行うことができる。 Further, in the first embodiment, the chamfering is performed on a flat surface with one step, but when chamfering is performed on a curved surface or with two or more steps, the chamfering can be performed by a single process using a dicing blade.
図１０は、面取りを曲面で行う場合のダイシングブレード３３の回転軸を含む面での断面図である。図１０のように、ダイシングブレード３３は、その回転軸を含む断面形状の辺の一部に、曲線の辺３３ａを有している。この曲線の辺３３ａを基板１０の裏面１０ｂの各辺に当てて研削することで、面取りを曲面により行うことができ、図３（ｂ）のような形状とすることができる。また、その曲面１０ｉの断面の辺は、ダイシングブレード３３の曲線の辺３３ａに一致させることができる。 FIG. 10 is a cross-sectional view of a surface including the rotation axis of the dicing blade 33 when chamfering is performed on a curved surface. As shown in FIG. 10, the dicing blade 33 has a curved side 33a on a part of the side of the sectional shape including the rotation axis thereof. By chamfering the side 33a of this curve to each side of the back surface 10b of the substrate 10 and grinding, chamfering can be performed with a curved surface, and a shape as shown in FIG. 3B can be obtained. Further, the side of the cross section of the curved surface 10i can be matched with the side 33a of the curved line of the dicing blade 33.
図１１は、面取りを２段の平面で行う場合のダイシングブレード３４の断面図（回転軸を含む面での断面）である。図１１のように、ダイシングブレード３４は、その回転軸を含む断面形状の辺の一部に、傾斜角度の異なる直線の辺３４ａ、３４ｂを有し、辺３４ａと辺３４ｂは一端で接続されている。この辺３４ａ、３４ｂを基板１０の裏面１０ｂの各辺に当てて研削することで、面取りを２段により行うことができ、図３（ａ）のような形状とすることができる。また、面取りによる２段の斜面の傾斜角度は、ダイシングブレード３４の辺３４ａ、３４ｂの傾斜角度に一致させることができる。 FIG. 11 is a cross-sectional view of the dicing blade 34 when chamfering is performed on a two-step plane (cross section on a plane including the rotation axis). As shown in FIG. 11, the dicing blade 34 has straight sides 34a and 34b having different inclination angles on a part of the sides of the cross-sectional shape including the rotation axis thereof, and the sides 34a and 34b are connected at one end. There is. By chamfering the sides 34a, 34b against each side of the back surface 10b of the substrate 10 and grinding, the chamfering can be performed in two steps, and the shape as shown in FIG. 3A can be obtained. Further, the inclination angles of the two inclined surfaces by chamfering can be matched with the inclination angles of the sides 34a and 34b of the dicing blade 34.
以上、実施例１の発光素子の製造方法によれば、サファイア基板の面取り加工を簡便に行うことができる。また、サファイアの面方位に沿った面で面取りを行っているため、チッピングを抑制することができる。 As described above, according to the method for manufacturing the light emitting device of Example 1, chamfering of the sapphire substrate can be easily performed. Further, since chamfering is performed on the surface along the surface orientation of sapphire, chipping can be suppressed.
次に、実施例１に関する実験例を説明する。実施例１と同一の素子構造を有し、面取りを行っていない発光素子において、基板１０の裏面１０ｂをダイシングブレードによって平坦化した場合と平坦化する前とで光出力を比較した。平坦化前の表面粗さＲａは０．４ｍｍ、平坦化後の表面粗さＲａは０．００５μｍであった。このように、基板１０の裏面１０ｂを平坦化することによって光出力は８％向上していた。また、このことから、面取りした面についても、平坦化することで光出力が向上するものと推察される。 Next, an experimental example related to Example 1 will be described. In the light emitting device having the same device structure as that of Example 1 and not chamfered, the light output was compared between the case where the back surface 10b of the substrate 10 was flattened by the dicing blade and the case where the back surface 10b was not flattened. The surface roughness Ra before flattening was 0.4 mm, and the surface roughness Ra after flattening was 0.005 μm. Thus, by flattening the back surface 10b of the substrate 10, the light output was improved by 8%. Further, from this, it can be inferred that the chamfered surface also has an improved light output by being flattened.
本発明は、殺菌、照明、樹脂硬化などのための紫外発光素子の製造に有効である。 INDUSTRIAL APPLICABILITY The present invention is effective in manufacturing an ultraviolet light emitting device for sterilization, lighting, resin curing and the like.
１：基板
２：素子構造
１１：ｎ層
１２：発光層
１３：ｐ層
１４：透明電極
１５：ｐ電極
１６：ｎ電極
１７：第１層間絶縁膜
１８：第２層間絶縁膜
１９：絶縁膜
1: Substrate 2: Element structure 11: n layer 12: light emitting layer 13: p layer 14: transparent electrode 15: p electrode 16: n electrode 17: first interlayer insulating film 18: second interlayer insulating film 19: insulating film
Claims (9)
前記面取りは、ダイシングブレードを用いて行い、
前記ダイシングブレードの回転軸を含む断面形状の辺の一部は、前記面取りの断面形状の辺と一致している、
ことを特徴とする発光素子の製造方法。 A method for manufacturing a light-emitting device having a device structure made of a group III nitride semiconductor on a surface of a substrate made of sapphire having a c-plane as a main surface, and each side of a back surface of the substrate being chamfered,
The chamfering is performed using a dicing blade,
Part of the side of the cross-sectional shape including the rotation axis of the dicing blade is coincident with the side of the cross-sectional shape of the chamfer,
A method of manufacturing a light emitting device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019001483A JP2020113584A (en) | 2019-01-08 | 2019-01-08 | Manufacturing method for light-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019001483A JP2020113584A (en) | 2019-01-08 | 2019-01-08 | Manufacturing method for light-emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020113584A true JP2020113584A (en) | 2020-07-27 |
Family
ID=71667148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019001483A Pending JP2020113584A (en) | 2019-01-08 | 2019-01-08 | Manufacturing method for light-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020113584A (en) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02187305A (en) * | 1989-01-13 | 1990-07-23 | Mitsubishi Electric Corp | Wafer dividing blade |
| JPH09275243A (en) * | 1996-04-05 | 1997-10-21 | Nichia Chem Ind Ltd | Crystal growing method of nitride semiconductor and forming method of laser device resonant plane |
| JP2009043913A (en) * | 2007-08-08 | 2009-02-26 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009262305A (en) * | 2008-04-28 | 2009-11-12 | Allied Material Corp | Method and device for cutting single crystal sapphire substrate |
| JP2009295964A (en) * | 2008-05-07 | 2009-12-17 | Panasonic Corp | Electronic component and resin packaging method for electronic component |
| JP2011243730A (en) * | 2010-05-18 | 2011-12-01 | Showa Denko Kk | Semiconductor light emitting chip and substrate processing method |
| JP2012049164A (en) * | 2010-08-24 | 2012-03-08 | Disco Abrasive Syst Ltd | Method for manufacturing light-emitting device |
| JP2012146724A (en) * | 2011-01-07 | 2012-08-02 | Disco Abrasive Syst Ltd | Processing method of optical device wafer and optical device |
| JP2012227234A (en) * | 2011-04-18 | 2012-11-15 | Nichia Chem Ind Ltd | Light-emitting device, and method of manufacturing the same |
| JP2013021252A (en) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | Semiconductor light-emitting element |
| US20130237402A1 (en) * | 2012-03-06 | 2013-09-12 | Tera Xtal Technology Corporation | Sapphire material and production method thereof |
| JP2014068010A (en) * | 2012-09-24 | 2014-04-17 | Lg Innotek Co Ltd | Ultraviolet light emitting device |
| JP2015225902A (en) * | 2014-05-26 | 2015-12-14 | 住友金属鉱山株式会社 | Sapphire substrate and manufacturing method of the same |
| US20160079472A1 (en) * | 2014-09-15 | 2016-03-17 | Cree, Inc. | Semiconductor devices and related methods |
| WO2018061080A1 (en) * | 2016-09-27 | 2018-04-05 | 創光科学株式会社 | Method for manufacturing nitride semiconductor ultraviolet light emitting element, and nitride semiconductor ultraviolet light emitting element |
-
2019
- 2019-01-08 JP JP2019001483A patent/JP2020113584A/en active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02187305A (en) * | 1989-01-13 | 1990-07-23 | Mitsubishi Electric Corp | Wafer dividing blade |
| JPH09275243A (en) * | 1996-04-05 | 1997-10-21 | Nichia Chem Ind Ltd | Crystal growing method of nitride semiconductor and forming method of laser device resonant plane |
| JP2009043913A (en) * | 2007-08-08 | 2009-02-26 | Rohm Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009262305A (en) * | 2008-04-28 | 2009-11-12 | Allied Material Corp | Method and device for cutting single crystal sapphire substrate |
| JP2009295964A (en) * | 2008-05-07 | 2009-12-17 | Panasonic Corp | Electronic component and resin packaging method for electronic component |
| JP2011243730A (en) * | 2010-05-18 | 2011-12-01 | Showa Denko Kk | Semiconductor light emitting chip and substrate processing method |
| JP2012049164A (en) * | 2010-08-24 | 2012-03-08 | Disco Abrasive Syst Ltd | Method for manufacturing light-emitting device |
| JP2012146724A (en) * | 2011-01-07 | 2012-08-02 | Disco Abrasive Syst Ltd | Processing method of optical device wafer and optical device |
| JP2012227234A (en) * | 2011-04-18 | 2012-11-15 | Nichia Chem Ind Ltd | Light-emitting device, and method of manufacturing the same |
| JP2013021252A (en) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | Semiconductor light-emitting element |
| US20130237402A1 (en) * | 2012-03-06 | 2013-09-12 | Tera Xtal Technology Corporation | Sapphire material and production method thereof |
| JP2014068010A (en) * | 2012-09-24 | 2014-04-17 | Lg Innotek Co Ltd | Ultraviolet light emitting device |
| JP2015225902A (en) * | 2014-05-26 | 2015-12-14 | 住友金属鉱山株式会社 | Sapphire substrate and manufacturing method of the same |
| US20160079472A1 (en) * | 2014-09-15 | 2016-03-17 | Cree, Inc. | Semiconductor devices and related methods |
| WO2018061080A1 (en) * | 2016-09-27 | 2018-04-05 | 創光科学株式会社 | Method for manufacturing nitride semiconductor ultraviolet light emitting element, and nitride semiconductor ultraviolet light emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5267462B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| CN101116192B (en) | Semiconductor light-emitting device and its method | |
| CN102593300B (en) | Light emitting diode and method for manufacture of the same | |
| WO2011145370A1 (en) | Semiconductor light emitting chip and method for processing substrate | |
| JP2000091636A (en) | Manufacture of semiconductor light emitting element | |
| JP2008135697A (en) | Semiconductor light-emitting element | |
| US10128425B2 (en) | Semiconductor light emitting device | |
| CN102668132A (en) | Front end scribing of light emitting diode (LED) wafers and resulting devices | |
| TWI720493B (en) | Semiconductor light-emitting element and manufacturing method of semiconductor light-emitting element | |
| JP2005142278A (en) | Nitride semiconductor light-emitting diode chip and its manufacturing method | |
| JP6210415B2 (en) | Method for manufacturing ultraviolet light emitting device | |
| JP5377016B2 (en) | Manufacturing method of semiconductor device | |
| KR20130012376A (en) | Manufacturing method of semiconductor light emitting device | |
| US20060040500A1 (en) | Nitride semiconductor chip and method for manufacturing nitride semiconductor chip | |
| JP3691934B2 (en) | Gallium nitride compound semiconductor light emitting device and method for manufacturing the same | |
| TWI697941B (en) | Substrate wafer and manufacturing method of ⅲ nitride semiconductor device | |
| JP2020113584A (en) | Manufacturing method for light-emitting device | |
| JP2005012206A (en) | Nitride semiconductor element and its manufacturing method | |
| TW201725660A (en) | Light-emitting device and manufacturing method thereof | |
| US20180019231A1 (en) | Light emitting element and light emitting element array | |
| JP4890419B2 (en) | Nitride semiconductor light emitting device and manufacturing method | |
| US7696068B2 (en) | Method for manufacturing vertical light-emitting diode | |
| US8921204B2 (en) | Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses | |
| JP2019208056A (en) | Semiconductor light-emitting element | |
| WO2007055262A1 (en) | Nitride semiconductor light-emitting diode device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220624 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230808 |