JP2020099143A - 負荷地絡検知装置 - Google Patents
負荷地絡検知装置 Download PDFInfo
- Publication number
- JP2020099143A JP2020099143A JP2018236714A JP2018236714A JP2020099143A JP 2020099143 A JP2020099143 A JP 2020099143A JP 2018236714 A JP2018236714 A JP 2018236714A JP 2018236714 A JP2018236714 A JP 2018236714A JP 2020099143 A JP2020099143 A JP 2020099143A
- Authority
- JP
- Japan
- Prior art keywords
- ground fault
- load
- potential side
- voltage
- fault detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
【課題】ハイサイドの電圧に対応したIPDや、電流モニタ回路を用いることなく、簡易な構成で確実に地絡を検出する。【解決手段】実施形態の負荷地絡検知装置は、電源から負荷に到る電流経路に設けられた回路素子あるいは回路素子群の高電位側の電圧を第1サンプリング周期で検出する第1の電圧モニタと、回路素子あるいは回路素子群の低電位側の電圧を第2サンプリング周期(<<第1サンプリング周期)で検出する第2の電圧モニタと、高電位側の電圧と低電位側の電圧との差に基づいて、負荷の高電位側地絡を検知する制御装置と、を備える。【選択図】図2
Description
本発明の実施形態は、負荷地絡検知装置に関する。
従来負荷におけるハイサイド(高電位側)及びローサイド(低電位側)の地絡を検出するために、IPD(Intelligent Power Device)の過電流保護機能や、シャント抵抗を介して検出した電圧差に基づいて電流をモニタする電流モニタ回路(電流モニタIC)を用いて検出する技術が知られている。
上記従来技術によれば、ハイサイドの電圧に対応したIPDや、電流モニタ回路(電流モニタIC)が必要であり、高価となる虞があった。
また、上記従来技術では、使用条件によっては、負荷作動時にローサイドの地絡を検出することができない場合が発生する虞があった。
また、上記従来技術では、使用条件によっては、負荷作動時にローサイドの地絡を検出することができない場合が発生する虞があった。
実施形態の負荷地絡検知装置は、電源から負荷に到る電流経路に設けられた回路素子あるいは回路素子群の高電位側の電圧を第1サンプリング周期で検出する第1の電圧モニタと、回路素子あるいは回路素子群の低電位側の電圧を第2サンプリング周期(<<第1サンプリング周期)で検出する第2の電圧モニタと、高電位側の電圧と低電位側の電圧との差に基づいて、負荷の高電位側地絡を検知する制御装置と、を備える。
この構成によれば、回路素子あるいは回路素子群の抵抗値の変動の影響を受けることなく、高電位側地絡発生前の電圧と高電位側地絡発生直後の電圧に基づいて、高電位側地絡を確実に検出することができる。
この構成によれば、回路素子あるいは回路素子群の抵抗値の変動の影響を受けることなく、高電位側地絡発生前の電圧と高電位側地絡発生直後の電圧に基づいて、高電位側地絡を確実に検出することができる。
また、上記構成において、第1サンプリング周期は、高電位側地絡の検出前の電圧を保持可能な周期に設定され、第2サンプリング周期は、回路素子あるいは回路素子群の過渡熱特性を考慮して、高電位側地絡により流れる過電流に耐えられる期間よりも短く設定されているようにしてもよい。
この構成によれば、回路素子あるいは回路素子群の保護を図りつつ、高電位側地絡を確実に検出することができる。
この構成によれば、回路素子あるいは回路素子群の保護を図りつつ、高電位側地絡を確実に検出することができる。
また、上記構成において、制御装置は、負荷の高電位側地絡を検知した場合に、高電位側地絡に起因する過電流保護動作を行うようにしてもよい。
この構成によれば、迅速に、回路素子、回路素子群及び負荷の保護を図ることができる。
この構成によれば、迅速に、回路素子、回路素子群及び負荷の保護を図ることができる。
また、上記構成において、回路素子あるいは回路素子群は、スイッチング素子を含み、制御装置は、スイッチング素子を開状態として電源からの電力供給を遮断するようにしてもよい。
この構成によれば、高電位側地絡に起因する過電流を迅速に遮断して、回路素子群及び負荷の保護を確実に図ることができる。
この構成によれば、高電位側地絡に起因する過電流を迅速に遮断して、回路素子群及び負荷の保護を確実に図ることができる。
また、実施形態の負荷地絡検知装置は、負荷と並列に設けられた電流経路を有し、電流経路の電圧に比例する電圧を有する低電位側地絡検知用信号を出力する低電位側地絡検知用回路と、負荷の非作動時に低電位側地絡検知用信号に基づいて、負荷の低電位側地絡を検知する制御装置と、を備える。
この構成によれば、負荷の非作動時に簡易な構成で確実に負荷の低電位側地絡を検知することができる。
この構成によれば、負荷の非作動時に簡易な構成で確実に負荷の低電位側地絡を検知することができる。
また、上記構成において、電流経路は、負荷の高電位側に一端が接続されたプルアップ抵抗と、プルアップ抵抗にアノードが接続され、負荷の低電位側にカソードが接続された逆流防止ダイオードと、を備えるようにしてもよい。
この構成によれば、簡易な構成で、負荷の低電位側地絡時の電圧変動を確実に検出することができる。
この構成によれば、簡易な構成で、負荷の低電位側地絡時の電圧変動を確実に検出することができる。
また、上記構成において、負荷の作動時に負荷を流れる電流を検出する電流モニタ回路を備え、制御装置は、電流モニタ回路により検出される電流が所定の負荷の作動時の電流値に対して所定範囲外となった場合に、負荷の低電位側地絡を検知したとするようにしてもよい。
この構成によれば、負荷の非作動時に加えて、負荷の作動時においても、簡易な構成で確実に負荷の低電位側地絡を検知することができる。
この構成によれば、負荷の非作動時に加えて、負荷の作動時においても、簡易な構成で確実に負荷の低電位側地絡を検知することができる。
また、上記構成において、制御装置は、負荷の低電位側地絡を検知した場合に、低電位側地絡に起因する過電流保護動作を行うようにしてもよい。
この構成によれば、迅速に、回路素子、回路素子群及び負荷の保護を図ることができる。
この構成によれば、迅速に、回路素子、回路素子群及び負荷の保護を図ることができる。
以下、本発明の例示的な実施形態が開示される。以下に示される実施形態の構成、ならびに当該構成によってもたらされる作用、結果、および効果は、一例である。本発明は、以下の実施形態に開示される構成以外によっても実現可能であるとともに、基本的な構成に基づく種々の効果や、派生的な効果のうち、少なくとも1つを得ることが可能である。
図1は、実施形態にかかる負荷地絡検知回路を有する負荷駆動回路の回路例の説明図である。
負荷駆動回路10は、直流電源11と、負荷12への電源供給を制御するメインFET13と、メインFET13に直列に接続されたコイル14と、高電位電源側の地絡(ハイサイド地絡)及び低電位電源側の地絡(ローサイド地絡)を検出する地絡検知回路15と、負荷12をPWM制御して駆動するFET16と、電流検出用のシャント抵抗17と、負荷駆動回路10全体を制御するコントローラ(MPU)18と、を備えている。
負荷駆動回路10は、直流電源11と、負荷12への電源供給を制御するメインFET13と、メインFET13に直列に接続されたコイル14と、高電位電源側の地絡(ハイサイド地絡)及び低電位電源側の地絡(ローサイド地絡)を検出する地絡検知回路15と、負荷12をPWM制御して駆動するFET16と、電流検出用のシャント抵抗17と、負荷駆動回路10全体を制御するコントローラ(MPU)18と、を備えている。
ここで、コントローラ18は、CPU(Central Processing Unit)と、ROM(Read Only Memory)と、RAM(Random Access Memory)と、を備えたマイクロコンピュータとして構成されている。この場合において、CPU、ROM及びRAMは、同一パッケージ内に集積されていてもよい。
CPUは、ハードウェアプロセッサの一例であって、ROM等の不揮発性の記憶装置に記憶されたプログラムを読み出して、当該プログラムにしたがって各種の演算処理および制御を実行する。
図2は、地絡検知回路の構成例の説明図である。
地絡検知回路15は、メインFET13と直流電源との間の電圧及びコイル14と負荷12との間の電圧を検知し、負荷12の高電位電源側の地絡(ハイサイド地絡)を検知するハイサイド地絡検知部15Hと、負荷12の低電位電源側の地絡(ローサイド地絡)を検知するローサイド地絡検知部15Lと、を備えている。
地絡検知回路15は、メインFET13と直流電源との間の電圧及びコイル14と負荷12との間の電圧を検知し、負荷12の高電位電源側の地絡(ハイサイド地絡)を検知するハイサイド地絡検知部15Hと、負荷12の低電位電源側の地絡(ローサイド地絡)を検知するローサイド地絡検知部15Lと、を備えている。
ハイサイド地絡検知部15Hは、メインFET13と直流電源との間の電圧を検知して第1ハイサイド電圧信号VH1を出力する第1電圧モニタ21と、コイル14と負荷12との間の電圧を検知して第2ハイサイド電圧信号VH2を出力する第2電圧モニタ22と、を備えている。
上記構成において、メインFET13とコイル14の抵抗値は、一般にはバラツキが大きいため、第1電圧モニタ21と第2電圧モニタ22のA/Dサンプリングの周期が同じであると過電流と通常時の電流とを判別することはできない。
このため、第1電圧モニタ21のA/Dサンプリング周期を、第2電圧モニタ22のA/Dサンプリング周期よりも長くしている。例えば、第1電圧モニタ21のA/Dサンプリング周期は、コントローラ18のメイン処理周期(例えば、数ms周期)とされる。
また、第2電圧モニタ22のA/Dサンプリング周期は、保護対象素子(例えば、本実施形態では、メインFET13)のハイサイド地絡電流に対する過渡熱特性を考慮した許容時間以内に検知できるように設定され、例えば、数μs周期とされる。ハイサイド地絡電流の値は、直流電源11の電源電圧を、配線抵抗及び地絡箇所までの素子抵抗の和で除した値となる。図2の例の場合、直流電源11の電源電圧を、直流電源11からメインFET13までの配線抵抗、メインFETのオン抵抗、コイル14の抵抗及びコイル14から地絡箇所までの配線抵抗の和で除した値となる。
これらにより、第1電圧モニタ21は、地絡直前の電圧値(通常時電圧値に相当)を一定時間保持(ホールド)することが可能となり、コントローラ18の処理負荷を抑制しつつ、コントローラ18は、第1電圧モニタ21の出力した第1ハイサイド電圧信号VH1と、第2電圧モニタ22の出力した第2ハイサイド電圧信号VH2(ハイサイド地絡時には、ハイサイド地絡に起因する過電流時電圧値に相当)に基づいて通常時電流と過電流とを判別することが可能となる。
ローサイド地絡検知部15Lは、一端が負荷12の高電位側に接続されたプルアップ用の抵抗25と、抵抗25の他端にアノードが接続され、負荷12とFET16との接続点にカソードが接続された逆流防止ダイオード26と、一端が逆流防止ダイオード26のアノードに接続され、他端がコントローラ18の汎用入出力端子に接続された抵抗27と、一端がコントローラ18の汎用入出力端子に接続され、他端が接地された抵抗28と、シャント抵抗17の両端電圧から負荷12の作動時(FET16のオン時)に負荷12を流れる電流を検出し、電流量に応じたアナログ信号である電流検出信号ILを出力する電流モニタ29と、を備えている。
また、抵抗25、逆流防止ダイオード26、抵抗27及び抵抗28は、負荷非作動時のローサイド地絡を検知するためのローサイド地絡検知信号VLをコントローラ18の汎用入出力端子に出力するローサイド地絡検知回路を構成している。
さらに上記構成において、電流モニタ29として、ローサイド駆動用の安価なローサイド用アンプICを用いている。
次に実施形態の動作を説明する。
図3は、実施形態の動作処理フローチャートである。
図示しない電源ボタンの投入により電源投入が指示されると、コントローラ18は、メインFET13をオン状態として、電源を投入する(ステップS11)。
図3は、実施形態の動作処理フローチャートである。
図示しない電源ボタンの投入により電源投入が指示されると、コントローラ18は、メインFET13をオン状態として、電源を投入する(ステップS11)。
続いて、コントローラ18は、第1電圧モニタ21の出力した第1ハイサイド電圧信号VH1及び第2電圧モニタ22の出力した第2ハイサイド電圧信号VH2を取り込んでハイサイド電圧を検出する(ステップS12)。
続いて、コントローラ18は、第1ハイサイド電圧信号VH1に相当する電流値と第2電圧モニタ22の出力した第2ハイサイド電圧信号VH2に相当する電流値との差が、所定のハイサイド地絡検出閾値以上であるか否かに基づいてハイサイド地絡が検知されたか否かを判別する(ステップS13)。
ステップS13の判別において、第1ハイサイド電圧信号VH1に相当する電流値と第2電圧モニタ22の出力した第2ハイサイド電圧信号VH2に相当する電流値との差が、所定のハイサイド地絡検出閾値以上であり、ハイサイド地絡が検知されたと判別された場合には(ステップS13;Yes)、コントローラ18は、メインFET13をオフ状態として、電源遮断を行い(ステップS21)、ローサイド地絡検知回路の出力である汎用ポートから入力されるローサイド地絡検知信号VLのマスクの解除(あるいは、解除状態の維持)を行い(ステップS20)、処理を終了する。
一方、ステップS13の判別において、第1ハイサイド電圧信号VH1に相当する電流値と第2電圧モニタ22の出力した第2ハイサイド電圧信号VH2に相当する電流値との差が、所定のハイサイド地絡検出閾値未満であり、ハイサイド地絡が検知されていないと判別された場合には(ステップS13;No)、コントローラ18は、汎用入出力端子に入力されているローサイド地絡検知回路の出力であるローサイド地絡検知信号VLのレベルが“L”レベル(=ローサイド地絡検知時)であるか否かに基づいて、ローサイド地絡が検知されたか否かを判別する(ステップS14)。
ステップS14の判別において、ローサイド地絡が検知された場合には(ステップS14;Yes)、コントローラ18は、メインFET13をオフ状態として、電源遮断を行い(ステップS21)、ローサイド地絡検知回路の出力である汎用ポートから入力されるローサイド地絡検知信号VLのマスクの解除(あるいは、解除状態の維持)を行い(ステップS20)、処理を終了する。
ステップS14の判別において、ローサイド地絡が検知されなかった場合には(ステップS14;No)、コントローラ18は、FET16にPWM制御信号SPWMを出力して、PWM制御を行い、所望の電圧を負荷に供給して負荷駆動を開始する(ステップS15)。
次にコントローラ18は、ローサイド地絡検知回路の出力である汎用ポートから入力されるローサイド地絡検知信号VLをマスクするように設定する(ステップS16)。これは、負荷駆動時であって、FET16がオン状態であれば、ローサイド地絡検知信号VLが“L”レベルとなることがあるからであり、ローサイド地絡の誤検知を防止するためである。
これと並行して、コントローラ18は、電流モニタ29からA/Dポートを介して入力された電流検出信号ILに基づいて検出された電流値が、PWM制御信号SPWMに対応する所定の電流値を所定割合以上、下回っているか否か、すなわち、ローサイド地絡が検知されたか否かを判別する(ステップS17)。
ステップS17の判別において、電流検出信号ILに基づいて検出された電流値が、PWM制御信号SPWMに対応する所定の電流値を所定割合以上、下回っている場合には、ローサイド地絡が検知されているので(ステップS17;Yes)、コントローラ18は、メインFET13をオフ状態として、電源遮断を行い(ステップS21)、ローサイド地絡検知回路の出力である汎用ポートから入力されるローサイド地絡検知信号VLのマスクの解除(あるいは、解除状態の維持)を行い(ステップS20)、処理を終了する。
一方、ステップS17の判別において、電流検出信号ILに基づいて検出された電流値が、PWM制御信号SPWMに対応する所定の電流値に対して所定範囲内である場合には、ローサイド地絡が検知されていないので(ステップS17;No)、負荷12の駆動継続が可能な状態であるとして、コントローラ18は、負荷駆動停止指示がなされているか否かを判別する(ステップS18)。
ステップS18の判別において、負荷駆動停止指示がなされていない場合には(ステップS18;No)、処理を再びステップS12に移行して、上述した処理を繰り返すこととなる。
ステップS18の判別において、負荷駆動停止指示がなされている場合には(ステップS18;Yes)、PWM制御信号SPWMの出力を停止し、負荷駆動を停止し(ステップS19)、ローサイド地絡検知回路の出力である汎用ポートから入力されるローサイド地絡検知信号VLのマスクの解除を行い(ステップS20)、処理を終了する。
図4は、地絡検出主体の説明図である。
上述したように、負荷ハイサイド地絡については、負荷12の非作動時及び作動時の双方において、ハイサイド地絡検知部15Hが、検知を担う。
上述したように、負荷ハイサイド地絡については、負荷12の非作動時及び作動時の双方において、ハイサイド地絡検知部15Hが、検知を担う。
また、負荷ローサイド地絡については、負荷非作動時には、抵抗25、逆流防止ダイオード26、抵抗27及び抵抗28により構成されるローサイド地絡検知回路が負荷ローサイド地絡の検知を担い、負荷作動時には、電流モニタ29が負荷ローサイド地絡の検知を担う。
以上の説明のように、負荷作動時の負荷ローサイド地絡の検知を担う電流モニタ29としては、ローサイド駆動用の安価なローサイド用アンプICを用いることができるので、安価に信頼性の高い回路を構築できる。
また、以上の説明においては、負荷が一つの場合について説明したが、複数有る場合でも、ローサイド地絡検知部15Lを安価な少数の素子(抵抗25、逆流防止ダイオード26、抵抗27、抵抗28及び電流モニタ29)で構成することができ、基板の小型化も期待できる。
以上、本発明の実施形態を例示したが、あくまで一例であって、発明の範囲を限定することは意図していない。上記実施形態や変形例は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、組み合わせ、変更を行うことができる。また、各実施形態や各変形例の構成や形状は、部分的に入れ替えて実施することも可能である。
10…負荷駆動回路、11…直流電源、12…負荷、13…メインFET(回路素子、回路素子群)、14…コイル(回路素子、回路素子群)、15…地絡検知回路、15H…ハイサイド地絡検知部、15L…ローサイド地絡検知部、16…FET、17…シャント抵抗、18…コントローラ(制御装置)、21…第1電圧モニタ、22…第2電圧モニタ、25…抵抗、26…逆流防止ダイオード、27…抵抗、28…抵抗、29…電流モニタ、IL…電流検出信号、SPWM…PWM制御信号、VH1…第1ハイサイド電圧信号、VH2…第2ハイサイド電圧信号、VL…ローサイド地絡検知信号。
Claims (8)
- 電源から負荷に到る電流経路に設けられた回路素子あるいは回路素子群の高電位側の電圧を第1サンプリング周期で検出する第1の電圧モニタと、
前記回路素子あるいは前記回路素子群の低電位側の電圧を第2サンプリング周期(<<第1サンプリング周期)で検出する第2の電圧モニタと、
前記高電位側の電圧と前記低電位側の電圧との差に基づいて、前記負荷の高電位側地絡を検知する制御装置と、
を備えた負荷地絡検知装置。 - 前記第1サンプリング周期は、前記高電位側地絡の検出前の電圧を保持可能な周期に設定され、
前記第2サンプリング周期は、前記回路素子あるいは前記回路素子群の過渡熱特性を考慮して、前記高電位側地絡により流れる過電流に耐えられる期間よりも短く設定されている、
請求項1記載の負荷地絡検知装置。 - 前記制御装置は、前記負荷の高電位側地絡を検知した場合に、前記高電位側地絡に起因する過電流保護動作を行う、
請求項1又は請求項2記載の負荷地絡検知装置。 - 前記回路素子あるいは前記回路素子群は、スイッチング素子を含み、
前記制御装置は、前記スイッチング素子を開状態として前記電源からの電力供給を遮断する、
請求項3記載の負荷地絡検知装置。 - 負荷と並列に設けられた電流経路を有し、前記電流経路の電圧に比例する電圧を有する低電位側地絡検知用信号を出力する低電位側地絡検知用回路と、
前記負荷の非作動時に前記低電位側地絡検知用信号に基づいて、前記負荷の低電位側地絡を検知する制御装置と、
を備えた負荷地絡検知装置。 - 前記電流経路は、前記負荷の高電位側に一端が接続されたプルアップ抵抗と、
前記プルアップ抵抗にアノードが接続され、前記負荷の低電位側にカソードが接続された逆流防止ダイオードと、を備える、
請求項5記載の負荷地絡検知装置。 - 前記負荷の作動時に前記負荷を流れる電流を検出する電流モニタ回路を備え、
前記制御装置は、前記電流モニタ回路により検出される電流が所定の前記負荷の作動時の電流値に対して所定範囲外となった場合に、前記負荷の低電位側地絡を検知したとする、
請求項5又は請求項6記載の負荷地絡検知装置。 - 前記制御装置は、前記負荷の低電位側地絡を検知した場合に、前記低電位側地絡に起因する過電流保護動作を行う、
請求項5乃至請求項7のいずれか一項記載の負荷地絡検知装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018236714A JP2020099143A (ja) | 2018-12-18 | 2018-12-18 | 負荷地絡検知装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018236714A JP2020099143A (ja) | 2018-12-18 | 2018-12-18 | 負荷地絡検知装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020099143A true JP2020099143A (ja) | 2020-06-25 |
Family
ID=71106179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018236714A Pending JP2020099143A (ja) | 2018-12-18 | 2018-12-18 | 負荷地絡検知装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020099143A (ja) |
-
2018
- 2018-12-18 JP JP2018236714A patent/JP2020099143A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4473927B2 (ja) | 短絡保護装置 | |
US20190326819A1 (en) | Systems and methods for protecting power conversion systems under open and/or short circuit conditions | |
US10044180B2 (en) | Electronic circuit breaker for an electrical load in an on-board electrical system of a motor vehicle | |
TWI484710B (zh) | 電子保險絲裝置及其操作方法 | |
KR100614423B1 (ko) | 스위칭 소자의 과전류 검출 및 보호 장치 | |
US7847702B2 (en) | Power supply controller | |
US7219022B2 (en) | Methods and apparatus for detecting failure of an isolation device | |
US8045310B2 (en) | Semiconductor device with overcurrent protection | |
JP2016140118A (ja) | 電源装置 | |
US20200395747A1 (en) | Short circuit protection circuit for semiconductor switching element | |
JP2006105603A (ja) | 過電流検知方法および検知回路 | |
US7813097B2 (en) | Apparatus and method for detecting an error in a power signal | |
JP2017050804A (ja) | 半導体スイッチの保護回路 | |
CN111327024A (zh) | 用于功率系统的具有切断开关的保护电路 | |
JP5900949B2 (ja) | 電源故障検出回路および電源故障検出方法 | |
US7199589B2 (en) | Method for controlling a switching converter and control device for a switching converter | |
US7612550B2 (en) | Dropper type regulator | |
US8687333B2 (en) | Overcurrent limiting for high side solenoid switch controls | |
JP2020099143A (ja) | 負荷地絡検知装置 | |
JP6168073B2 (ja) | 電源装置 | |
JP2006025547A (ja) | スイッチング電源装置 | |
US5576615A (en) | Method and circuit for detecting faulty recirculation diode in a switched mode power supply | |
US11824345B2 (en) | Methods and apparatus to improve performance of power path protection devices | |
US11101729B1 (en) | Protection circuit for high inductive loads | |
JP2007097333A (ja) | 電源ショート保護回路 |