JP2020096155A - Substrate processing method - Google Patents
Substrate processing method Download PDFInfo
- Publication number
- JP2020096155A JP2020096155A JP2019086812A JP2019086812A JP2020096155A JP 2020096155 A JP2020096155 A JP 2020096155A JP 2019086812 A JP2019086812 A JP 2019086812A JP 2019086812 A JP2019086812 A JP 2019086812A JP 2020096155 A JP2020096155 A JP 2020096155A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- wafer
- substrate
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000003672 processing method Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 111
- 238000006243 chemical reaction Methods 0.000 claims abstract description 51
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 76
- 238000005530 etching Methods 0.000 claims description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 239000010410 layer Substances 0.000 abstract description 58
- 239000002344 surface layer Substances 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 294
- 238000012545 processing Methods 0.000 description 165
- 230000008569 process Effects 0.000 description 98
- 239000007789 gas Substances 0.000 description 95
- 238000010586 diagram Methods 0.000 description 52
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 41
- 229910052799 carbon Inorganic materials 0.000 description 41
- 238000010438 heat treatment Methods 0.000 description 31
- 230000008859 change Effects 0.000 description 27
- 238000000231 atomic layer deposition Methods 0.000 description 23
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 230000002401 inhibitory effect Effects 0.000 description 14
- 229910003978 SiClx Inorganic materials 0.000 description 8
- 229910003910 SiCl4 Inorganic materials 0.000 description 7
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 7
- 238000001179 sorption measurement Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 229910017855 NH 4 F Inorganic materials 0.000 description 4
- 229910017701 NHxFy Inorganic materials 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 238000002407 reforming Methods 0.000 description 2
- 230000007723 transport mechanism Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910003691 SiBr Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- -1 ammonium fluorosilicate Chemical compound 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本開示は、基板処理方法に関するものである。 The present disclosure relates to a substrate processing method.
特許文献1は、ウエハ上の自然酸化膜に処理ガスを反応させて反応層を形成した後、ウエハを加熱して反応層を昇華させることにより自然酸化膜を除去(エッチング)する技術を開示する。 Patent Document 1 discloses a technique for removing (etching) a natural oxide film by reacting a processing gas with a natural oxide film on a wafer to form a reaction layer and then heating the wafer to sublimate the reaction layer. ..
本開示は、基板に形成されたパターンを所望の状態に制御できる技術を提供する。 The present disclosure provides a technique capable of controlling a pattern formed on a substrate in a desired state.
本開示の一態様による基板処理方法は、パターンを有する処理対象の基板を提供する工程と、前記基板に膜を成膜する工程と、基板の表層に反応層をプラズマにより形成する工程と、基板にエネルギーを与えて反応層を除去する工程と、を有する。 A substrate processing method according to an aspect of the present disclosure includes a step of providing a substrate to be processed having a pattern, a step of forming a film on the substrate, a step of forming a reaction layer on a surface layer of the substrate by plasma, Is applied to remove the reaction layer.
本開示によれば、基板に形成されたパターンを所望の状態に制御できる。 According to the present disclosure, the pattern formed on the substrate can be controlled in a desired state.
以下、図面を参照して本願の開示する基板処理方法の実施形態について詳細に説明する。なお、本実施形態により、開示する基板処理方法が限定されるものではない。 Hereinafter, an embodiment of a substrate processing method disclosed in the present application will be described in detail with reference to the drawings. Note that the disclosed substrate processing method is not limited to this embodiment.
[装置構成]
本実施形態に係る基板処理に使用する装置の一例を説明する。以下では、プラズマ処理装置と加熱装置によって本実施形態に係る基板処理する場合を例に説明する。
[Device configuration]
An example of the apparatus used for the substrate processing according to this embodiment will be described. Hereinafter, a case where the substrate processing according to the present embodiment is performed by the plasma processing apparatus and the heating apparatus will be described as an example.
最初に、本実施形態に係るプラズマ処理装置の構成の一例を説明する。図1は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。本実施形態では、プラズマ処理装置100を、誘導結合プラズマ(ICP)型のプラズマ処理装置とした場合を例に説明する。
First, an example of the configuration of the plasma processing apparatus according to this embodiment will be described. FIG. 1 is a diagram showing an example of a schematic configuration of a plasma processing apparatus according to an embodiment. In this embodiment, the case where the
プラズマ処理装置100は、金属製(例えばアルミニウム製)の筒状に形成された処理室(チャンバ)102を備える。
The
処理室102の底部には、半導体ウエハ(以下「ウエハ」とも称する。)Wを載置するための載置台110が設けられている。載置台110は、アルミニウムなどで円柱状に成形されている。載置台110には、ヒータ111が設けられている。ヒータ111は、ヒータ電源112に接続され、ヒータ電源112から供給される電力により発熱する。載置台110は、ヒータ111によってウエハWの温度を制御する。なお、図示しないが、載置台110にはウエハWを静電気力により吸着保持する静電チャックや冷媒流路などの温度調整機構等、必要な機能を設けることができる。プラズマ処理装置100は、エッチング装置として用いる場合、載置台110にはイオンをウエハWに引き込むための高周波バイアスが印加される。
At the bottom of the
処理室102の天井部には、例えば、石英ガラスやセラミックなどで構成された板状の誘電体104が載置台110に対向するように設けられている。具体的には誘電体104は例えば円板状に形成され、処理室102の天井部に形成された開口を塞ぐように気密に取り付けられている。
A plate-shaped dielectric 104 made of, for example, quartz glass or ceramic is provided on the ceiling of the
処理室102には、ウエハWの処理に用いる各種のガスを供給するガス供給部120が接続される。処理室102の側壁部には、ガス導入口121が形成されている。ガス導入口121には、ガス供給配管122を介してガス供給部120が接続されている。
A
ガス供給部120は、ウエハWの処理に用いる各種のガスのガス供給源に、それぞれガス供給ラインを介して接続されている。各ガス供給ラインは、基板処理のプロセスに対応して適宜分岐し、開閉バルブ、流量制御器が設けられている。ガス供給部120は、各ガス供給ラインに設けられた開閉バルブや流量制御器を制御することにより、各種のガスの流量を制御する。ガス供給部120は、基板処理のプロセスに応じて各種のガスをガス導入口121に供給する。ガス導入口121に供給された各種のガスは、ガス導入口121から処理室102内に供給される。なお、図1では、ガス供給部120を処理室102の側壁部からガスを供給するように構成した場合を例に挙げているが、必ずしもこれに限られない。例えば処理室102の天井部からガスを供給するように構成してもよい。この場合には、例えば、誘電体104の中央部にガス導入口を形成して、誘電体104の中央部からガスを供給するようにしてもよい。
The
処理室102の底部には、処理室102内の雰囲気を排出する排気部130が排気管132を介して接続されている。排気部130は、例えば、真空ポンプにより構成され、処理室102内を所定の圧力まで減圧する。処理室102の側壁部には、ウエハ搬出入口134が形成されている。ウエハ搬出入口134には、ゲートバルブ136が設けられている。例えば、ウエハWを搬入する際には、ゲートバルブ136を開いて図示しない搬送アームなどの搬送機構によってウエハWを処理室102内の載置台110上に載置し、ゲートバルブ136を閉じてウエハWの処理を行う。
An
処理室102の天井部には、誘電体104の上側面(外側面)に平面状の高周波アンテナ140と、高周波アンテナ140を覆うシールド部材160が配設されている。高周波アンテナ140は、アンテナ素子142が設けられている。アンテナ素子142は、例えば銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状に形成される。アンテナ素子142には、高周波電源150が接続されている。高周波電源150は、プラズマを生成するアンテナ素子142に所定の周波数の高周波(例えば40MHz)を所定のパワーで供給する。なお、高周波電源150から出力される高周波は、上述した周波数に限られるものではない。例えば13.56MHz,27MHz,40MHz,60MHzなど様々な周波数の高周波を供給できる。
On the ceiling of the
アンテナ素子142に高周波電源150から高周波が供給されると、処理室102内には、誘導磁界が形成される。形成された誘導磁界によって、処理室102内に導入されたガスが励起され、ウエハW上にプラズマが生成される。なお、高周波アンテナ140は、アンテナ素子142が複数設けられ、それぞれのアンテナ素子142に高周波電源150から同じ周波数または異なる周波数の高周波が印加されてもよい。例えば、プラズマ処理装置100は、高周波アンテナ140に、誘電体104の中央部と周辺部に分けてアンテナ素子142をそれぞれ設け、誘電体104の中央部と周辺部でそれぞれプラズマを制御してもよい。また、プラズマ処理装置100は、処理室102の天井部に設けられる高周波アンテナ140の他に、載置台110を構成する下部電極に高周波電力を供給し、プラズマを生成してもよい。
When a high frequency power is supplied to the
プラズマ処理装置100は、生成したプラズマによって、ウエハWに対して、エッチングや成膜などのプラズマ処理を実施することができる。
The
上記構成のプラズマ処理装置100は、制御部190によって動作が統括的に制御される。制御部190は、CPUを備えプラズマ処理装置100の各部を制御するプロセスコントローラ191と、ユーザインターフェース192と、記憶部193とを備える。
The operation of the
プロセスコントローラ191は、プラズマ処理装置100の各種の動作を制御する。例えば、プロセスコントローラ191は、ガス供給部120からの各種のガスの供給動作を制御する。また、プロセスコントローラ191は、高周波電源150からアンテナ素子142に供給する高周波の周波数およびパワーを制御する。また、プロセスコントローラ191は、ヒータ電源112からヒータ111へ供給する電力を制御してヒータ111の発熱量を制御することで、ウエハWの温度を制御する。
The
ユーザインターフェース192は、オペレーターがプラズマ処理装置100を管理するためにコマンドの入力操作を行うキーボードや、プラズマ処理装置100の稼働状況を可視化して表示するディスプレイ等から構成されている。
The
記憶部193には、プラズマ処理装置100で実行される各種処理をプロセスコントローラ191の制御にて実現するための制御プログラム(ソフトウェア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース192からの指示等にて任意のレシピを記憶部193から呼び出してプロセスコントローラ191に実行させることで、プロセスコントローラ191の制御下で、プラズマ処理装置100での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体などに格納された状態のものを利用したり、または、他の装置から、例えば、専用回線を介して随時伝送させてオンラインで使用したりすることも可能である。コンピュータ記憶媒体としては、例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等が挙げられる。
The
次に、本実施形態に係る加熱装置の構成の一例を説明する。図2は、実施形態に係る加熱装置の概略構成の一例を示す図である。本実施形態では、加熱装置200は、図1示したプラズマ処理装置100と別体に設けられており、図示しない搬送アームなどの搬送機構によってウエハWが加熱装置200とプラズマ処理装置100に搬送される。
Next, an example of the configuration of the heating device according to the present embodiment will be described. FIG. 2 is a diagram showing an example of a schematic configuration of the heating device according to the embodiment. In the present embodiment, the
加熱装置200は、金属製(例えばアルミニウム製)の筒状(例えば円筒状)に形成された処理室202を備える。
The
処理室202の底部には、ウエハWを載置するための載置台210が設けられている。載置台210は、アルミニウムなどで円柱状に成形されている。載置台210には、ヒータ211が設けられている。ヒータ211は、ヒータ電源212に接続され、ヒータ電源212から供給される電力により発熱する。載置台210は、ヒータ211によってウエハWの温度を制御する。なお、図示はしないが、載置台210にはウエハWを静電気力により吸着保持する静電チャック等、必要に応じて様々な機能を設けることができる。
A mounting table 210 for mounting the wafer W is provided at the bottom of the
処理室202の底部には、処理室202内の雰囲気を排出する排気部230が排気管232を介して接続されている。排気部230は、例えば、真空ポンプにより構成され、処理室202内を所定の圧力まで減圧する。処理室202の側壁部には、ウエハ搬出入口234が形成されている。ウエハ搬出入口234には、ゲートバルブ236が設けられている。例えば、ウエハWを搬入する際には、ゲートバルブ236を開いて図示しない搬送アームなどの搬送機構によってウエハWを処理室202内の載置台210上に載置し、ゲートバルブ236を閉じてウエハWの処理を行う。
An
加熱装置200は、載置台210に載置されたウエハWをヒータ211によって所定の温度に加熱する加熱処理を実施する。
The
上記構成の加熱装置200は、制御部290によって動作が統括的に制御される。制御部290は、例えばコンピュータであり、CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)、補助記憶装置等を備える。CPUは、ROMまたは補助記憶装置に格納されたプログラムや、プラズマ処理のプロセス条件に基づいて動作し、装置全体の動作を制御する。なお、制御部290は、加熱装置200の内部に設けられていてもよく、外部に設けられていてもよい。制御部290が外部に設けられている場合、制御部290は、有線または無線等の通信手段によって、加熱装置200を制御することができる。
The operation of the
次に、本実施形態に係る基板処理方法について説明する。半導体装置を製造する際、ウエハWには、自然酸化膜が形成される場合がある。この自然酸化膜を除去する必要がある場合がある。 Next, the substrate processing method according to this embodiment will be described. When a semiconductor device is manufactured, a natural oxide film may be formed on the wafer W. It may be necessary to remove this natural oxide film.
図3は、酸化膜が形成されたウエハの一例を示す図である。ウエハWは、下地となるシリコン(Si)層10上に、SiO2膜11が設けられている。SiO2膜11には、パターンPが形成されている。図3では、パターンPとして、Si層10に到達する開口がSiO2膜11に形成されている。ウエハWは、SiO2膜11の上面およびパターンPが形成された側面がSiN膜12で覆われている。また、ウエハWは、パターンPが形成された底部のSi層10に自然酸化膜14(SiO2)が形成されている。Si層10は、自然酸化膜14の下部となる部分がシリコンゲルマニウムなどに変化しているため、パターンを変えて示している。この自然酸化膜14を、例えば、特許文献1の技術を用いて、SiN膜12を維持したまま除去することが考えられる。
FIG. 3 is a diagram showing an example of a wafer on which an oxide film is formed. In the wafer W, a SiO 2 film 11 is provided on a silicon (Si)
しかし、SiN膜12は、前工程などにおいて、ダメージを受けている場合がある。その場合、例えば、特許文献1の技術を用いるとSiN膜12が除去されてしまう。
However, the
そこで、本実施形態では、次のような基板処理を行って自然酸化膜14などの酸化膜を除去する。図4は、実施形態に係る酸化膜を除去する基板処理の流れの一例を説明する図である。図4(A)には、図3と同様に、自然酸化膜14が形成されたウエハWが示されている。
Therefore, in the present embodiment, the following substrate processing is performed to remove the oxide film such as the
最初に、ウエハWにシリコン含有膜を成膜する。例えば、図4(B)に示すように、Atomic Layer Deposition(ALD)により、ウエハWにSiO2膜20を成膜する。例えば、プラズマ処理装置100は、ガス供給部120からシリコン(Si)を含有する原料ガスを処理室102に供給してウエハW表面に原料ガスを吸着させる。ウエハWに吸着する原料ガスの吸着量は、供給時間と共に増加し飽和する。ここで言う飽和とは、最表面に化学吸着が進み、それ以上化学吸着が進まない状態や、吸着するサイトがすべて占有されて吸着が進まない状態である。次いで、プラズマ処理装置100は、ガス供給部120から反応ガスを処理室102に供給すると共に、高周波電源150からアンテナ素子142に高周波電力を印加してプラズマを生成する。これにより、反応ガスが活性化し、ウエハWに吸着した原料ガスを反応ガスの活性種が改質して成膜される。原料ガスとしては、例えば、トリジメチルアミノシラン(TDMAS)、ビスジエチルアミノシラン(BDEAS)が用いられる。反応ガスとしては、酸素(O2)ガス等の酸化ガスを用いることができる。反応ガスは、プラズマ化されてウエハWに供給される。ALDを用いて成膜を行う場合、プラズマ処理装置100は、原料ガスおよび反応ガスを交互に供給するサイクルを複数回繰り返すことにより、所望の膜厚の薄膜を形成する。ALDでは、ウエハWに吸着する原料ガスの吸着量を飽和させているため、パターンPの上面、側面および底面に膜を均一に成膜できる。
First, a silicon-containing film is formed on the wafer W. For example, as shown in FIG. 4B, the SiO 2 film 20 is formed on the wafer W by Atomic Layer Deposition (ALD). For example, the
次に、エッチングガス、例えば、フルオロカーボンガスを用いてプラズマを生成してウエハWに対して異方性のエッチング処理を行ってALD膜(SiO2膜20)をエッチバックする。プラズマ処理装置100は、ガス供給部120から、C4F8ガスなどのフルオロカーボンガス(CxFy)を処理室102に供給すると共に、高周波電源150からアンテナ素子142に高周波電力を印加してプラズマを形成してエッチングする。フルオロカーボンガスを用いてエッチングすると、ウエハWの表面に堆積物が多く生じて膜21が形成される。一方、図4(C)に示すように、パターンPの底部のSiO2膜20および自然酸化膜14上がエッチングされて除去される。
Next, an etching gas, for example, a fluorocarbon gas is used to generate plasma to perform anisotropic etching on the wafer W to etch back the ALD film (SiO 2 film 20). The
次に、ALD膜(SiO2膜20)を除去するChemical Removal(CR)処理を行う。CR処理とは、化学反応により除去対象を除去(エッチング)する処理である。CR処理の詳細は、後述する。これにより、図4(D)に示すように、SiN膜12にダメージがある場合でも、SiN膜12が除去されることを抑制しつつ自然酸化膜14を除去できる。
Next, chemical removal (CR) processing for removing the ALD film (SiO 2 film 20) is performed. The CR process is a process of removing (etching) an object to be removed by a chemical reaction. Details of the CR processing will be described later. As a result, as shown in FIG. 4D, even if the
なお、図4の例では、ウエハWの非エッチング対象とされた、パターンPの底部以外の領域に選択的にSiO2膜20を成膜するため、ALDによりSiO2膜20を等方的に成膜した後、異方性エッチングによりエッチバックした。しかし、成膜方法は、ALDに限定されるものではなく、何れの方式であってもよい。例えば、成膜方法は、Chemical Vapor Deposition(CVD)、Physical Vapor Deposition(PVD)、Direct Current Superposition(DCS)、不飽和ALDであってもよい。不飽和ALDは、原料ガスの吸着を飽和させない、あるいは、ウエハWに吸着した原料ガスの改質を飽和させない、あるいは、原料ガスの吸着とウエハWに吸着した原料ガスの改質を飽和させない、ALDである。不飽和ALDは、原料ガスを表面全体に吸着させない場合の他、完全に改質させない場合もある。DCSは、電極材料をスパッタし基板上に成膜する成膜方法である。例えば、DCSでは、プラズマ処理装置において、電極材料を含んだ上部電極に負の直流電圧を印加して電極材料をスパッタし基板上に成膜する。DCSの詳細については、例えば、米国特許出願公開第2018/0151333号明細書に開示されている。 Note that, in the example of FIG. 4, the SiO 2 film 20 is selectively formed in a region other than the bottom of the pattern P which is the non-etching target of the wafer W, and therefore the SiO 2 film 20 is isotropically formed by ALD. After forming the film, it was etched back by anisotropic etching. However, the film forming method is not limited to ALD, and any method may be used. For example, the film forming method may be Chemical Vapor Deposition (CVD), Physical Vapor Deposition (PVD), Direct Current Superposition (DCS), or unsaturated ALD. The unsaturated ALD does not saturate the adsorption of the source gas, or does not saturate the reforming of the source gas adsorbed on the wafer W, or does not saturate the adsorption of the source gas and the reforming of the source gas adsorbed on the wafer W. It is ALD. The unsaturated ALD may not completely adsorb the source gas on the entire surface, or may not completely reform the surface. DCS is a film forming method in which an electrode material is sputtered to form a film on a substrate. For example, in DCS, in a plasma processing apparatus, a negative DC voltage is applied to an upper electrode containing an electrode material to sputter the electrode material to form a film on a substrate. Details of DCS are disclosed, for example, in US Patent Application Publication No. 2018/0151333.
図5は、実施形態に係る酸化膜を除去する基板処理の流れの他の一例を説明する図である。図5(A)には、図3と同様に、自然酸化膜14が形成されたウエハWが示されている。
FIG. 5 is a diagram illustrating another example of the flow of the substrate processing for removing the oxide film according to the embodiment. FIG. 5A shows a wafer W on which the
最初に、ウエハWにシリコン含有膜を成膜する。例えば、図5(B)に示すように、CVDにより、ウエハWにSiO2膜20を成膜する。例えば、プラズマ処理装置100は、ガス供給部120から、例えば、SiCl4ガス、O2ガスを処理室102に供給すると共に、高周波電源150からアンテナ素子142に高周波電力を印加してプラズマを形成してウエハWにSiO2膜20を成膜する。
First, a silicon-containing film is formed on the wafer W. For example, as shown in FIG. 5B, the SiO 2 film 20 is formed on the wafer W by CVD. For example, in the
次に、例えば、フルオロカーボンガスを用いてプラズマを生成してウエハWに対して異方性のエッチング処理を行ってSiO2膜20をエッチバックする。これにより、図5(C)に示すように、パターンPの底部のSiO2膜20および自然酸化膜14上が主にエッチングされて除去される。
Next, for example, plasma is generated using a fluorocarbon gas to perform anisotropic etching processing on the wafer W to etch back the SiO 2 film 20. As a result, as shown in FIG. 5C, the SiO 2 film 20 and the
次に、SiO2膜20を除去するCR処理を行う。CR処理の詳細は、後述する。これにより、図5(D)に示すように、SiN膜12にダメージがある場合でも、SiN膜12が取れることを抑制しつつ自然酸化膜14を除去できる。
Then, a CR process for removing the SiO 2 film 20 is performed. Details of the CR processing will be described later. As a result, as shown in FIG. 5D, even if the
図6は、実施形態に係る酸化膜を除去する基板処理の流れの他の一例を説明する図である。図6(A)には、図3と同様に、自然酸化膜14が形成されたウエハWが示されている。
FIG. 6 is a diagram illustrating another example of the flow of the substrate processing for removing the oxide film according to the embodiment. Similar to FIG. 3, FIG. 6A shows a wafer W on which the
最初に、ウエハWにシリコン含有膜を成膜する。例えば、図6(B)に示すように、不飽和ALDにより、ウエハWにSiO2膜20を成膜する。不飽和ALDでは、ウエハWの表面やパターンPの側面となる部分にSiO2膜20が成膜される。このため、エッチバックを行うことなく、ウエハWの非エッチング対象とされた、パターンP底部以外の領域に選択的にSiO2膜20を成膜できる。 First, a silicon-containing film is formed on the wafer W. For example, as shown in FIG. 6B, the SiO 2 film 20 is formed on the wafer W by unsaturated ALD. In the unsaturated ALD, the SiO 2 film 20 is formed on the surface of the wafer W or the side surface of the pattern P. Therefore, the SiO 2 film 20 can be selectively formed in a region other than the bottom of the pattern P, which is the non-etching target of the wafer W, without performing etch back.
次に、SiO2膜20を除去するCR処理を行う。CR処理の詳細は、後述する。これにより、図6(C)に示すように、SiN膜12にダメージがある場合でも、SiN膜12が除去されることを抑制しつつ自然酸化膜14を除去できる。
Then, a CR process for removing the SiO 2 film 20 is performed. Details of the CR processing will be described later. Thereby, as shown in FIG. 6C, even if the
次に、本実施形態に係るCR処理について説明する。図7は、実施形態に係るCR処理の流れの一例を説明する図である。図7(A)に示すウエハWは、下地となるSi層10上に、SiO2膜20が設けられている。
Next, the CR process according to this embodiment will be described. FIG. 7 is a diagram illustrating an example of a CR process flow according to the embodiment. In the wafer W shown in FIG. 7A, the SiO 2 film 20 is provided on the
最初に、SiO2膜20が設けられているウエハWの表層に、反応層をプラズマにより形成する。プラズマ処理装置100は、ガス供給部120から、NF3ガス、NH3ガス、Arガスなどのガスを導入し、プラズマを生成する。これにより、図7(A)に示すように、NHxFyが生成される。例えば、以下のような反応により、NH4F、NH4・HFなどのNHxFyが生成される。
First, a reaction layer is formed by plasma on the surface layer of the wafer W on which the SiO 2 film 20 is provided. The
NF3+NH3 →NHxFy(NH4F+NH4・HFなど) NF 3 +NH 3 →NHxFy (NH 4 F+NH 4 ·HF etc.)
生成されたNH4F、NH4・HFは、SiO2膜と以下のように反応し、図7(B)に示すように、反応層として(NH4)2SiF6(アンモニウムフルオロシリケート(ammonium fluorosilicate)が形成される。以下、(NH4)2SiF6を「AFS」とも称する。なお、CR処理では、AFSの形成をガス供給のみで行ってもよい。例えば、HFガスとNH3ガスを供給することで、AFSを形成できる。AFSは、プラズマを用いて成膜すると、反応速度が向上し、プラズマを用いずに成膜するとダメージレスで成膜できる。 The generated NH 4 F and NH 4 .HF react with the SiO 2 film as follows, and as shown in FIG. 7B, as a reaction layer, (NH 4 ) 2 SiF 6 (ammonium fluorosilicate (ammonium (NH 4 ) 2 SiF 6 is also referred to as “AFS.” In CR processing, AFS may be formed only by gas supply, for example, HF gas and NH 3 gas. The AFS can be formed by supplying A. If the film is formed using plasma, the reaction rate is improved, and if the film is formed without plasma, the film can be formed without damage.
NHxFy+SiO2→(NH4)2SiF6+H2O↑ NHxFy+SiO 2 →(NH 4 ) 2 SiF 6 +H 2 O↑
AFSは、100℃よりも高くなると昇華する。このため、反応層を形成する際、ウエハWを100℃以下の所定温度に制御する。プラズマ処理装置100は、例えば、ヒータ電源112からヒータ111へ供給する電力を制御してヒータ111の発熱量を制御することで、ウエハWを100℃以下の所定温度に制御する。
AFS sublimes above 100°C. Therefore, when forming the reaction layer, the wafer W is controlled to a predetermined temperature of 100° C. or lower. The
次に、ウエハWにエネルギーを与えて反応層を除去する。反応層は、例えば、電子線、プラズマ、熱、マイクロ波などにより反応層にエネルギーを与えることで除去できる。例えば、図7(C)に示すように、ウエハWを加熱して反応層を除去する。本実施形態では、ウエハWを100℃以上の所定温度(例えば、300℃)に加熱する。これにより、以下に示すような反応が生じて(NH4)2SiF6が昇華する。これにより、ウエハWから膜(例えば、SiO2膜20)が除去される。なお、反応層を電子線、プラズマ、マイクロ波などによりエネルギーを与えて除去してもよい。 Next, energy is applied to the wafer W to remove the reaction layer. The reaction layer can be removed by applying energy to the reaction layer by, for example, electron beam, plasma, heat, microwave, or the like. For example, as shown in FIG. 7C, the wafer W is heated to remove the reaction layer. In this embodiment, the wafer W is heated to a predetermined temperature of 100° C. or higher (for example, 300° C.). As a result, the following reaction occurs and (NH 4 ) 2 SiF 6 is sublimated. As a result, the film (for example, the SiO 2 film 20) is removed from the wafer W. Note that the reaction layer may be removed by applying energy with an electron beam, plasma, microwave, or the like.
(NH4)2SiF6 →SiF4+2NH3+2HF (NH 4 ) 2 SiF 6 →SiF 4 +2NH 3 +2HF
ここで、プラズマ処理装置100により、ウエハWを、例えば、300℃に加熱した場合、載置台110の温度も高くなり、次のウエハWに対して基板処理が実施可能となるまで時間が長くなり、生産性が低下する。AFS形成後のウエハWを加熱装置200に搬送し、加熱装置200によりウエハWを100℃以上の所定温度(例えば、300℃)に加熱する。このように、プラズマ処理装置100と加熱装置200により基板処理を実施することで、処理間の温度昇降の時間を削減できるので基板処理の生産性を向上させることができる。なお、本実施形態では、プラズマ処理装置100と加熱装置200により基板処理を実施する場合を例に説明するが、これに限定されるものではない。例えば、プラズマ処理装置100によりウエハWを加熱して反応層を除去してもよい。これにより、単一のプラズマ処理チャンバ102で基板処理を実施できる。
Here, when the wafer W is heated to, for example, 300° C. by the
CR処理は、SiまたはSiNのエッチングレートに比べてSiO2を高いエッチングレートで除去できる。図8は、実施形態に係るCR処理によるエッチング量の一例を示す図である。図8には、NF3ガス、NH3ガスなどのガスを導入しつつプラズマを生成するプラズマ処理時間を変えた場合の、Si、SiNおよびSiO2のエッチング量の変化が示されている。図8に示すように、CR処理は、SiおよびSiNに比べてSiO2のエッチング量が大きく、SiまたはSiNのエッチングレートに比べてSiO2を高いエッチングレートで除去できる。 The CR process can remove SiO 2 at a higher etching rate than the etching rate of Si or SiN. FIG. 8 is a diagram showing an example of the etching amount by the CR process according to the embodiment. FIG. 8 shows changes in the etching amounts of Si, SiN, and SiO 2 when the plasma processing time for generating plasma is changed while introducing a gas such as NF 3 gas or NH 3 gas. As shown in FIG. 8, the CR treatment has a larger etching amount of SiO 2 than Si and SiN, and can remove SiO 2 at a higher etching rate than the etching rate of Si or SiN.
なお、CR処理では、パーティクルの除去やウエハWの状態を調整するために加熱、プラズマ処理等の前処理を実施してもよい。 In the CR process, pretreatment such as heating or plasma treatment may be performed to remove particles or adjust the state of the wafer W.
次に、本実施形態に係る基板処理の流れを簡単に説明する。図9は、実施形態に係る基板処理の流れの一例を示すフローチャートである。ウエハWは、基板処理を実施する際に、搬送機構によって搬送されて加熱装置200およびプラズマ処理装置100に提供される。ウエハWには、例えば、図3に示したように、自然酸化膜14が形成されている。
Next, the flow of substrate processing according to this embodiment will be briefly described. FIG. 9 is a flowchart showing an example of the flow of substrate processing according to the embodiment. The wafer W is transferred by the transfer mechanism and provided to the
ウエハWにシリコン含有膜を成膜する(ステップS10)。例えば、プラズマ処理装置100は、ALDによりウエハWにSiO2膜20を成膜する。そして、プラズマ処理装置100は、フルオロカーボンガスを用いてプラズマを生成してウエハWに対して異方性のエッチング処理を行ってSiO2膜20をエッチバックする。これにより、パターンPの底部のSiO2膜20および自然酸化膜14がエッチングされる。なお、例えば、図6に示した不飽和ALDなどにより、ウエハWの表面やパターンPの側面にSiO2膜20を成膜できる場合、エッチバックは行わなくてもよい。
A silicon-containing film is formed on the wafer W (step S10). For example, the
次に、ウエハWの状態を調整するために加熱、プラズマ処理、インヒビター吸着等の前処理を実施する(ステップS11)。例えば、プラズマ処理装置100は、ヒータ電源112からヒータ111へ電力を供給してヒータ111によりウエハWをプレヒートする。
Next, in order to adjust the state of the wafer W, pretreatment such as heating, plasma treatment, and inhibitor adsorption is performed (step S11). For example, the
次に、反応層(例えばAFS)が昇華しないように、ウエハWを100℃以下の所定温度に制御する(ステップS12)。例えば、プラズマ処理装置100は、ヒータ電源112からヒータ111へ供給する電力を制御してヒータ111の発熱量を制御することで、ウエハWを100℃以下の所定温度に制御する。
Next, the wafer W is controlled to a predetermined temperature of 100° C. or lower so that the reaction layer (for example, AFS) does not sublime (step S12). For example, the
次に、ウエハWの表層に反応層を形成する(ステップS13)。例えば、プラズマ処理装置100は、ガス供給部120から、NF3ガス、NH3ガス、ArガスなどのCR処理に用いる各種のガスを導入すると共にプラズマを生成する。これにより、ウエハWには、反応層として、AFSの層が形成される。
Next, a reaction layer is formed on the surface layer of the wafer W (step S13). For example, the
次に、ウエハWを加熱して反応層(例えばAFS)を昇華させることで反応層を除去する(ステップS14)。例えば、ウエハWを加熱装置200に搬送し、加熱装置200によりウエハWを100℃以上の所定温度(例えば、300℃)に加熱する。これにより、ウエハWからSiO2膜20が除去される。
Next, the reaction layer is removed by heating the wafer W to sublimate the reaction layer (for example, AFS) (step S14). For example, the wafer W is transferred to the
なお、本実施形態に係る基板処理では、ステップS10〜S14を1回実施する流れを例示したが、必要に応じてステップS10〜S14を複数回繰り返してもよい。 In the substrate processing according to the present embodiment, the flow of performing steps S10 to S14 once is illustrated, but steps S10 to S14 may be repeated a plurality of times as necessary.
以上のように、本実施形態に係る基板処理では、パターンPを有する処理対象の基板(ウエハW)の第1領域(パターンPの底部以外の領域)に選択的にシリコン含有膜(SiO2)を成膜する。次に、基板処理では、シリコン含有膜が成膜された基板の表層に反応層(AFS)をプラズマにより形成する。次に、基板処理では、基板を加熱して反応層を除去することで基板の第1領域以外の第2領域(パターンPの底部)に形成されたシリコン含有膜を除去する。これにより、本実施形態に係る基板処理は、第2領域に形成されたシリコン含有膜を除去できる。 As described above, in the substrate processing according to this embodiment, the silicon-containing film (SiO 2 ) is selectively applied to the first region (region other than the bottom of the pattern P) of the substrate (wafer W) to be processed having the pattern P. To form a film. Next, in the substrate processing, a reaction layer (AFS) is formed by plasma on the surface layer of the substrate on which the silicon-containing film is formed. Next, in the substrate processing, the silicon-containing film formed in the second region (bottom of the pattern P) other than the first region of the substrate is removed by heating the substrate and removing the reaction layer. Accordingly, the substrate processing according to this embodiment can remove the silicon-containing film formed in the second region.
また、基板(ウエハW)は、シリコン層10に設けられたSiO2膜11にシリコン層10に到達するパターンPが形成され、SiO2膜11の上面およびパターンPの側面がSiN膜12で覆われ、パターンPの底部のシリコン層10に自然酸化膜14が形成されている。基板処理では、少なくともパターンPの側面にSiO2膜20を成膜する。基板処理では、NF3ガスおよびNH3ガスを供給しつつプラズマを生成してSiO2膜20および自然酸化膜14と反応させて反応層として(NH4)2SiF6を形成する。また、基板処理では、反応層を除去することで自然酸化膜14を除去する。これにより、本実施形態に係る基板処理は、SiN膜12にダメージがある場合でも、SiN膜12が取れることを抑制しつつ自然酸化膜14を除去できる。
In the substrate (wafer W), the pattern P reaching the
また、基板処理では、基板の温度を100℃以下として反応層を形成する。また、基板処理では、基板の温度を100℃以上として反応層を昇華させる。これにより、本実施形態に係る基板処理は、シリコン含有膜を除去するエッチング量を制御できる。 In the substrate processing, the temperature of the substrate is set to 100° C. or lower to form the reaction layer. Further, in the substrate processing, the temperature of the substrate is set to 100° C. or higher to sublimate the reaction layer. Thereby, in the substrate processing according to this embodiment, the etching amount for removing the silicon-containing film can be controlled.
以上、実施形態について説明してきたが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は、多様な形態で具現され得る。また、上記の実施形態は、請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。 Although the embodiments have been described above, it should be considered that the embodiments disclosed this time are exemplifications in all points and not restrictive. Indeed, the above-described embodiments may be implemented in various forms. In addition, the above-described embodiments may be omitted, replaced, or modified in various forms without departing from the scope and spirit of the claims.
例えば、実施形態では、処理対象の基板を半導体ウエハとした場合を例に説明したが、これに限定されるものではない。処理対象の基板は、ガラス基板など、他の基板であってもよい。 For example, in the embodiment, the case where the substrate to be processed is a semiconductor wafer has been described as an example, but the present invention is not limited to this. The substrate to be processed may be another substrate such as a glass substrate.
また、実施形態では、プラズマ処理装置100をICP型のプラズマ処理装置とした場合を例に説明したが、これに限定されるものではない。プラズマ処理装置100は、任意の形式のプラズマ処理装置であってよい。例えば、プラズマ処理装置100は、容量結合型平行平板のプラズマ処理装置であってよい。また、プラズマ処理装置100は、マイクロ波プラズマ、マグネトロンプラズマ、リモートソースで生成したラジカルリッチプラズマを配管等を介して処理室102に供給するリモートソース型などのプラズマ処理装置であってよい。
Further, in the embodiment, the case where the
また、実施形態では、ウエハWの加熱をヒータで行う場合を例に説明したが、これに限定されるものではない。例えば、ウエハWを加熱できれば、何れの加熱方式を用いてもよい。例えば、ウエハWをプラズマや、赤外線ランプ、電子線照射などで加熱してもよい。 Further, in the embodiment, the case where the wafer W is heated by the heater has been described as an example, but the present invention is not limited to this. For example, any heating method may be used as long as it can heat the wafer W. For example, the wafer W may be heated by plasma, an infrared lamp, electron beam irradiation, or the like.
また、実施形態では、プラズマ処理装置100と加熱装置200により基板処理を実施する場合を例に説明したが、これに限定されるものではない。実施形態に係る基板処理は、プラズマ処理装置100、加熱装置200以外の装置も組み合わせて実施してもよい。
Further, in the embodiment, the case where the substrate processing is performed by the
また、本実施形態に係る基板処理では、ウエハWに形成されたSiO2などのシリコン含有膜と同種のシリコン含有膜(SiO2)を成膜する場合を例に説明したが、これに限定されるものではない。例えば、基板処理では、SiO2と異なるSiNなどのシリコン含有膜を成膜してもよい。例えば、図6に示した基板処理では、SiO2膜20を成膜したが、SiO2膜20の代わりに、ウエハWに対してCVDやALDによりSiN膜を成膜することで、パターンPの上面やパターンPの側面にSiN膜を成膜できる。自然酸化膜14は、CR処理を行うことで除去できる。また、SiN膜12は、新たなSiN膜で覆われる。このため、SiN膜12にダメージがある場合でも、CR処理によるSiN膜12が除去されることを抑制できる。
Further, in the substrate processing according to the present embodiment, the case where a silicon-containing film (SiO 2 ) of the same type as the silicon-containing film such as SiO 2 formed on the wafer W is formed has been described as an example, but the present invention is not limited to this. Not something. For example, in the substrate processing, a silicon-containing film such as SiN different from SiO 2 may be formed. For example, in the substrate processing shown in FIG. 6, the SiO 2 film 20 is formed, but instead of the SiO 2 film 20, a SiN film is formed on the wafer W by CVD or ALD to form the pattern P. A SiN film can be formed on the upper surface and the side surface of the pattern P. The
また、図9に示した基板処理の流れでは、ステップS10の後、前処理(ステップS11)を実施する場合を例に説明したが、これに限定されるものではない。例えば、前処理(ステップS11)は、ステップS10の前に実施してもよく、ステップS12の後に実施してもよい。 In the substrate processing flow shown in FIG. 9, the case where the preprocessing (step S11) is performed after step S10 has been described as an example, but the present invention is not limited to this. For example, the preprocessing (step S11) may be performed before step S10 or after step S12.
また、実施形態に係る基板処理は、パターンを有する処理対象の基板を提供する工程と、基板に膜を成膜する工程と、基板の表層に反応層をプラズマにより形成する工程と、基板にエネルギーを与えて反応層を除去する工程と、を有する。これにより、その他の様々な効果が得られることを見出した。以下、一例を用いて効果を説明する。 Further, the substrate processing according to the embodiment includes a step of providing a substrate to be processed having a pattern, a step of forming a film on the substrate, a step of forming a reaction layer on the surface layer of the substrate by plasma, and an energy application to the substrate. And removing the reaction layer. It has been found that this gives various other effects. Hereinafter, the effect will be described using an example.
例えば、CR処理で形成される反応層の量は温度依存を持つ。このため、CR処理は、反応層を形成する際のウエハWの温度に応じて、SiO2膜を除去する量が変化する。図10は、実施形態に係るウエハの温度の変化によるエッチング量の変化の一例を示す図である。図10には、ウエハWの温度を10℃、50℃、90℃とした場合での、反応層を生成する処理時間に対するエッチング量の変化が示されている。ウエハWの温度を10℃とした場合は、処理時間が長くなるほどエッチング量が増加する。一方、ウエハWの温度を90℃とした場合は、エッチングがほぼ生じず、処理時間が長くなってもエッチング量がゼロ付近を推移する。一方、ウエハWの温度を50℃とした場合は、処理時間が短いとエッチング量が処理時間に応じて若干増加するが、処理時間が長くなるとエッチング量が増加せず、エッチング量が飽和する。図10の例では、ウエハWの温度が50℃の場合、処理時間が40秒以降、エッチング量が増加せず、エッチング量が飽和している。よって、CR処理では、反応層を形成する際のウエハWの温度を制御することにより、SiO2膜を除去する量を制御できる。反応層を形成する際のウエハWの温度をエッチング量が飽和する温度(例えば、50℃)としたCR処理を繰り返すことで、SiO2膜のエッチング量を精度よく制御できる。また、成膜処理とCR処理を組み合わせて実施することで、SiO2膜の膜厚を精度よく制御できる。 For example, the amount of the reaction layer formed by the CR treatment has temperature dependence. Therefore, in the CR process, the amount of removing the SiO 2 film changes depending on the temperature of the wafer W when the reaction layer is formed. FIG. 10 is a diagram showing an example of changes in the etching amount due to changes in the temperature of the wafer according to the embodiment. FIG. 10 shows changes in the etching amount with respect to the processing time for forming the reaction layer when the temperature of the wafer W is set to 10° C., 50° C., and 90° C. When the temperature of the wafer W is 10° C., the etching amount increases as the processing time becomes longer. On the other hand, when the temperature of the wafer W is 90° C., almost no etching occurs, and the etching amount stays near zero even if the processing time becomes long. On the other hand, when the temperature of the wafer W is 50° C., the etching amount slightly increases according to the processing time when the processing time is short, but the etching amount does not increase and the etching amount saturates when the processing time becomes long. In the example of FIG. 10, when the temperature of the wafer W is 50° C., the etching amount does not increase and the etching amount is saturated after the processing time of 40 seconds. Therefore, in the CR process, the amount of the SiO 2 film removed can be controlled by controlling the temperature of the wafer W when forming the reaction layer. The etching amount of the SiO 2 film can be accurately controlled by repeating the CR process in which the temperature of the wafer W when forming the reaction layer is set to a temperature at which the etching amount is saturated (for example, 50° C.). Further, by performing the film forming process and the CR process in combination, the film thickness of the SiO 2 film can be controlled with high accuracy.
また、CR処理は、ウエハWのSiO2膜11に形成されたパターンPの粗密ある場合、同じ処理を行っても、パターンPの粗密に応じて、パターンPのエッチング量が変化する場合がある。また、CR処理は、パターンPのエッチング量が、反応層を形成する際のウエハWの温度によっても変化量が変化する。例えば、CR処理では、温度が低い場合、粗いパターンPの方が密なパターンPよりも大きく幅が変化し、温度が高い場合、密なパターンPの方が粗いパターンPよりも大きく幅が変化する。よって、CR処理は、反応層を形成する際のウエハWの温度を制御することで、パターンPの幅を制御できる。 Further, in the CR process, when the pattern P formed on the SiO 2 film 11 of the wafer W has a high density, the etching amount of the pattern P may change depending on the density of the pattern P even if the same process is performed. .. In the CR process, the amount of change in the etching amount of the pattern P also changes depending on the temperature of the wafer W when the reaction layer is formed. For example, in the CR process, when the temperature is low, the width of the coarse pattern P changes more than that of the dense pattern P, and when the temperature is high, the width of the dense pattern P changes more than that of the coarse pattern P. To do. Therefore, in the CR process, the width of the pattern P can be controlled by controlling the temperature of the wafer W when forming the reaction layer.
また、成膜処理とCR処理を実施することで、ライン状のパターンPのLine Width Roughness(LWR)、Line Edge Roughness(LER)が改善する。図11は、実施形態に係るライン状のパターンのLWR、LERの改善を説明する図である。図11(A)には、ライン状のパターンPが示されている。成膜処理では、パターンPと同種の膜を成膜する。例えば、パターンPがSiO2膜に形成されている場合、成膜処理では、CVDによりSiO2を成膜する。CVDでは、パターンPの間の幅が広いところに多く成膜され、パターンPの間の幅が狭いところに少なく成膜される。これにより、図11(B)に示すように、ライン状のパターンPは、側面の凹凸が軽減される。しかし、パターンP間の幅は、成膜によって狭くなる。そこで、ライン状のパターンPにCR処理を実施する。例えば、反応層を生成する際のウエハWの温度を50℃としてCR処理を実施する。CR処理は、等方的にエッチングする。これにより、図11(C)に示すように、パターンP間の幅を当初と同等に戻すことができる。この図11(A)〜(C)に示す成膜処理とCR処理を繰り返し実施することで、ライン状のパターンPのLWR、LERが改善する。 In addition, the line width roughness (LWR) and line edge roughness (LER) of the line-shaped pattern P are improved by performing the film forming process and the CR process. FIG. 11 is a diagram for explaining the improvement of the LWR and LER of the line pattern according to the embodiment. A line-shaped pattern P is shown in FIG. In the film forming process, a film of the same type as the pattern P is formed. For example, if the pattern P is formed in the SiO 2 film, in the film forming process, forming the SiO 2 by CVD. In CVD, a large number of films are formed where the width between the patterns P is large, and a small number of films are formed where the width between the patterns P is small. As a result, as shown in FIG. 11B, the unevenness of the side surface of the line-shaped pattern P is reduced. However, the width between the patterns P is narrowed by the film formation. Therefore, the CR process is performed on the line-shaped pattern P. For example, the CR process is performed by setting the temperature of the wafer W when the reaction layer is generated to 50° C. The CR process is isotropically etched. As a result, as shown in FIG. 11C, the width between the patterns P can be returned to the original value. By repeatedly performing the film forming process and the CR process shown in FIGS. 11A to 11C, the LWR and LER of the line pattern P are improved.
また、成膜処理とCR処理を実施することで、パターンPの形状を制御できる。成膜処理は、成膜方法によって成膜される領域および成膜量が異なる。例えば、CVDは、パターンPの上部に多く成膜される。ALDは、一様に成膜される。CR処理は、パターンPの下部よりも上部が若干多くエッチングする。よって、CVD、ALDなどの成膜処理とCR処理を繰り返し実施することで、パターンPの形状を制御できる。 Further, the shape of the pattern P can be controlled by performing the film forming process and the CR process. In the film forming process, a film forming region and a film forming amount are different depending on a film forming method. For example, CVD is often formed on the pattern P. ALD is uniformly deposited. In the CR process, the upper part of the pattern P is slightly more etched than the lower part. Therefore, the shape of the pattern P can be controlled by repeatedly performing the film forming process such as CVD and ALD and the CR process.
図12は、実施形態に係るパターンの形状の変化の一例を示す図である。図12(A)には、ウエハWが示されている。ウエハWは、下地層30(例えばシリコン層)上に、パターンPが設けられている。パターンPは、例えば、SiO2膜に形成されている。図12(A)では、パターンPは、上部の幅が下部の幅よりも小さいテーパー状の形状とされている。例えば、CVDにより、パターンPと同種のSiO2膜31をウエハWに成膜する。CVDでは、上部(Top)ほど厚く成膜される。これにより、図12(B)に示すように、パターンPは、上部の幅が下部の幅と同程度(断面が矩形状)になる。その後、SiO2膜をCR処理する。CR処理は、等方的に略一様にエッチングする。これにより、図12(C)に示すように、パターンPを、上部の幅と下部の幅がほぼ等しく、側面が垂直な形状とすることができる。この後下地のエッチング対象膜をエッチングしてもよい。 FIG. 12 is a diagram showing an example of changes in the shape of the pattern according to the embodiment. The wafer W is shown in FIG. In the wafer W, the pattern P is provided on the base layer 30 (for example, a silicon layer). The pattern P is formed on, for example, a SiO 2 film. In FIG. 12A, the pattern P has a tapered shape in which the upper width is smaller than the lower width. For example, the SiO 2 film 31 of the same type as the pattern P is formed on the wafer W by CVD. In CVD, the film is formed thicker on the top. As a result, as shown in FIG. 12B, the width of the pattern P is approximately the same as the width of the lower portion (the cross section is rectangular). After that, the SiO 2 film is subjected to CR processing. The CR process isotropically etches substantially uniformly. As a result, as shown in FIG. 12C, the pattern P can have a shape in which the upper width and the lower width are substantially equal to each other and the side surfaces are vertical. After that, the underlying film to be etched may be etched.
図13は、実施形態に係るパターンの形状の変化の他の一例を示す図である。図13(A)には、初期状態のパターンPが示されている。初期状態のパターンPは、上部の幅と下部の幅がほぼ等しく、側面が垂直な形状とされている。図13(B)には、初期状態のパターンPにCVDを実施した場合のパターンPの一例を示している。CVDは、成膜時間が長くなるほど、上部が厚く成膜される。CVDの成膜時間を適切に制御することで、パターンPは、上部の幅が下部の幅よりも大きい逆テーパー状の形状となる。次に、SiO2膜32をCR処理する。CR処理は、等方的に略一様にエッチングする。これにより、図13(C)に示すように、パターンPを、下部の幅が当初より小さい、逆テーパー状の形状することができる。形状変更後のパターンを用いてエッチング対象膜をエッチングしてもよい。
FIG. 13 is a diagram showing another example of change in the shape of the pattern according to the embodiment. FIG. 13A shows the pattern P in the initial state. The pattern P in the initial state has a shape in which the width of the upper portion and the width of the lower portion are substantially equal to each other and the side surfaces are vertical. FIG. 13B shows an example of the pattern P when the CVD is performed on the pattern P in the initial state. In CVD, the longer the film formation time, the thicker the film is formed on the upper part. By appropriately controlling the CVD film formation time, the pattern P has an inverse tapered shape in which the width of the upper portion is larger than the width of the lower portion. Next, the
図14は、実施形態に係るパターンの形状の変化の他の一例を示す図である。図14(A)には、下地層30上にパターンPが設けられている。また、例えば、CVDとCR処理を行うことで、パターンPの上部にSiO2膜31が形成されている。パターンPは、SiO2膜31が形成されたことにより、上部の幅と下部の幅が初期状態とほぼ等しい状態で、高さが増加している。さらにCR処理を行うと、図14(B)に示すように、パターンPの幅を小さくすることができる。形状変更後のパターンを用いてエッチング対象膜をエッチングしてもよい。
FIG. 14 is a diagram showing another example of changes in the shape of the pattern according to the embodiment. In FIG. 14A, the pattern P is provided on the
このように成膜処理とCR処理を実施することで、パターンPの形状(マスクの形状)を制御できる。 By performing the film formation process and the CR process in this manner, the shape of the pattern P (mask shape) can be controlled.
また、成膜処理で成膜するシリコン含有膜や、有機膜などの膜は、エッチングのマスクとして用いることができる。また、成膜処理で成膜するシリコン含有膜や、有機膜などの膜は、エッチングの保護膜として用いることができる。 In addition, a silicon-containing film formed by a film formation process or a film such as an organic film can be used as an etching mask. In addition, a silicon-containing film formed by a film formation process or a film such as an organic film can be used as a protective film for etching.
図15は、実施形態に係る膜をマスクとして用いたエッチングの一例を示す図である。図15(A)に示すように、ウエハWには、被エッチング膜40が設けられている。被エッチング膜40は、例えば、Si膜またはSiN膜である。被エッチング膜40上には、マスク41(例えば、SiO2膜)が設けられている。マスク41には、パターンPが形成されている。例えば、CVDまたはALDにより、ウエハWにマスク41と同種の膜42(例えば、SiO2膜)を成膜する。これにより、マスク41を厚くできる。マスク41を用いて、被エッチング膜40をエッチングする。被エッチング膜40がSi膜である場合、ハロゲンガスでエッチングする。被エッチング膜40がSiN膜である場合、CHF系ガスでエッチングする。ここで、図15(A)に示すように、マスク41を厚くできることから、被エッチング膜40をより長時間エッチングできる。図15(B)に示すように、被エッチング膜40は、パターンPに沿ってエッチングされる。そして、膜42を除去する。例えば、SiO2膜を除去するCR処理を行う。これにより、図15(C)に示すように、マスク41および膜42などのSiO2膜を除去できる。
FIG. 15 is a diagram showing an example of etching using the film according to the embodiment as a mask. As shown in FIG. 15A, the film W to be etched is provided on the wafer W. The
図16は、実施形態に係る膜を保護膜として用いたエッチングの一例を示す図である。図16(A)に示すように、ウエハWには、被エッチング膜40が設けられている。被エッチング膜40は、例えば、Si膜または、SiN膜である。被エッチング膜40上には、マスク41(例えば、SiO2膜)が設けられている。マスク41には、パターンPが形成されている。被エッチング膜40は、パターンPに沿ってエッチングされてホールHが形成されている。例えば、ALDにより、ウエハWに膜42(例えば、SiO2膜)を成膜する。これにより、図16(A)に示すように、マスク41の表面および被エッチング膜40のホールHの内面が膜42で覆われ、保護される。そして、異方性エッチングによりウエハWをエッチングする。これにより、図16(B)に示すように、ホールHの側壁を膜42で保護しつつホールHをさらに深くエッチングできる。そして、SiO2膜を除去するCR処理を行う。これにより、図16(C)に示すように、マスク41および膜42を除去できる。
FIG. 16 is a diagram showing an example of etching using the film according to the embodiment as a protective film. As shown in FIG. 16A, the wafer W is provided with a film to be etched 40. The
次に、上述したような、エッチング処理を含んだ基板処理の流れを説明する。図17は、実施形態に係る基板処理の流れの他の一例を示すフローチャートである。図17に示す基板処理は、図9に示したS10の後に、さらにウエハWのエッチングする工程(ステップS20)を含む。これにより、パターン(マスク)を保護できるので、被エッチング膜40をより長時間エッチングできる。また、ホールHの側壁を保護しつつホールHをさらに深くエッチングできる。なお、図17に示した基板処理の流れでは、ステップS10の後、ステップS20を実施する場合を例に説明したが、これに限定されるものではない。例えば、ステップS20は、ステップS14の後に実施してもよい。 Next, a flow of the substrate processing including the etching processing as described above will be described. FIG. 17 is a flowchart showing another example of the flow of substrate processing according to the embodiment. The substrate processing shown in FIG. 17 further includes a step of etching the wafer W (step S20) after S10 shown in FIG. As a result, the pattern (mask) can be protected, and the film to be etched 40 can be etched for a longer time. Further, the hole H can be etched deeper while protecting the side wall of the hole H. In the flow of substrate processing shown in FIG. 17, the case where step S20 is performed after step S10 has been described as an example, but the present invention is not limited to this. For example, step S20 may be performed after step S14.
ところで、CR処理は、SiO2膜などのシリコン含有膜に反応層(AFS)を形成し、反応層を昇華させることで、シリコン含有膜をエッチングする。しかし、シリコン含有膜に、反応層の形成や、反応層の昇華を阻害する阻害要因となる膜を形成した場合、CR処理は、シリコン含有膜のエッチングが阻害される。図18Aは、実施形態に係る阻害要因となる膜の一例を示す図である。例えば、カーボン膜には、AFSを形成できない。このため、シリコン含有膜50にカーボンの膜(以下「カーボン膜」とも称する。)51が形成されている場合、CR処理を実施してもAFSが形成されないため、シリコン含有膜50のエッチングが阻害される。図18Bは、実施形態に係る阻害要因となる膜の他の一例を示す図である。例えば、SiCl4やSiBr4のガスを供給すると、シリコン含有膜50には、SiClxやSiBrxによる膜52を成膜される。シリコン含有膜50にSiClxやSiBrxの膜52が形成されている場合、AFSの形成でNF3ガス、NH3ガス、Arガスが供給されると、膜52は、AFSと共に、NH4F、NH4Cl、NH4Brなどの揮発しにくい物質による膜53に改質される。このため、シリコン含有膜50にSiClxやSiBrxの膜52が形成されている場合、CR処理を実施してもAFSが揮発しにくくなるため、シリコン含有膜50のエッチングが阻害される。
By the way, in the CR process, a silicon-containing film is etched by forming a reaction layer (AFS) on a silicon-containing film such as a SiO 2 film and sublimating the reaction layer. However, in the case of forming a reaction layer on the silicon-containing film or a film which becomes an inhibiting factor that inhibits sublimation of the reaction layer, the etching of the silicon-containing film is inhibited by the CR treatment. FIG. 18A is a diagram showing an example of a film that becomes an inhibiting factor according to the embodiment. For example, AFS cannot be formed on a carbon film. For this reason, when the carbon film (hereinafter also referred to as “carbon film”) 51 is formed on the silicon-containing
図19は、実施形態に係るCR処理によるパターンの形状の変化の一例を説明する図である。図19(A)には、ウエハWの一例が示されている。ウエハWは、下地となる下地層30(例えばシリコン層)上に、SiO2膜32が設けられている。SiO2膜32には、パターンPが形成されている。図19は、ウエハWに阻害要因となる膜を設けていない場合のCR処理によるパターンPの形状の変化を示している。CR処理では、NF3ガス、NH3ガス、Arガスなどの各種のガスを導入すると共にプラズマを生成する。これにより、SiO2膜32には、図19(B)に示すように、AFSの層33が形成される。そして、CR処理では、ウエハWを加熱し、AFSの層33を除去する。これにより、図19(C)に示すように、SiO2膜32がエッチングされて各パターンPが全体的に小さくなり、パターンP間の幅が広くなってなる。
FIG. 19 is a diagram illustrating an example of a change in the shape of the pattern due to the CR processing according to the embodiment. FIG. 19A shows an example of the wafer W. The wafer W has a SiO 2 film 32 provided on a base layer 30 (for example, a silicon layer) which is a base. A pattern P is formed on the SiO 2 film 32. FIG. 19 shows a change in the shape of the pattern P due to the CR process when the wafer W is not provided with a film that becomes an obstacle. In the CR process, various gases such as NF 3 gas, NH 3 gas and Ar gas are introduced and plasma is generated. As a result, the
図20は、実施形態に係る成膜処理およびCR処理によるパターンの形状の変化の一例を説明する図である。図20(A)には、図19と同様に、パターンPが形成されたウエハWが示されている。図20は、阻害要因となる膜を成膜した場合のCR処理によるパターンの形状の変化を示している。例えば、CH4やArのガスを供給すると共にプラズマを生成して、図20(B)に示すように、阻害要因となる膜としてカーボン膜51をウエハWに成膜する。なお、カーボン膜51は、ALDにより成膜してもよい。このカーボン膜51が形成されたウエハWにCR処理を実施した場合、カーボン膜51にAFSが形成されないため、図20(C)に示すように、エッチングされない。カーボン膜51は、O2ガスを供給すると共にプラズマを生成することで、図20(D)に示すように、除去できる。
FIG. 20 is a diagram illustrating an example of changes in the shape of the pattern due to the film forming process and the CR process according to the embodiment. FIG. 20A shows a wafer W on which a pattern P has been formed, as in FIG. FIG. 20 shows a change in the shape of the pattern due to the CR process when a film which becomes an inhibiting factor is formed. For example, a gas of CH 4 or Ar is supplied and plasma is generated, and as shown in FIG. 20B, a
図21は、実施形態に係る成膜処理およびCR処理によるパターンの変化の一例を示す図である。図21の「初期」には、ウエハWに形成されたパターンPの初期形状が示されている。また、パターンPの高さ(Height)が示されている。また、パターンP上部でのパターンP間の幅がTop−CD(Critical Dimension)として示されている。 FIG. 21 is a diagram showing an example of pattern changes due to the film forming process and the CR process according to the embodiment. The initial shape of the pattern P formed on the wafer W is shown in "initial" of FIG. Also, the height of the pattern P is shown. Further, the width between the patterns P on the upper part of the pattern P is shown as Top-CD (Critical Dimension).
図21の「CR」は、阻害要因となる膜を設けずに、CR処理を実施した際のパターンPの形状の変化を示している。「CR」は、CR処理を5サイクル実施した結果である。「CR」は、パターンPの高さが初期状態から減少している。また、「CR」では、パターンPの幅が初期状態から減少してため、パターンP間の幅(Top−CD)が初期状態から増加している。 21. “CR” in FIG. 21 shows a change in the shape of the pattern P when the CR process is performed without providing the film that becomes the inhibiting factor. “CR” is the result of performing the CR process for 5 cycles. In “CR”, the height of the pattern P has decreased from the initial state. Further, in “CR”, the width of the pattern P decreases from the initial state, and thus the width between the patterns P (Top-CD) increases from the initial state.
図21の「SiCl4+CR」は、阻害要因となる膜としてSiClxを成膜してCR処理を実施した際のパターンPの形状の変化を示している。「SiCl4+CR」は、SiCl4ガスを供給しつつプラズマを生成してSiClxの膜をSiO2膜32に成膜した後、CR処理を実施し、O2ガスを供給しつつプラズマを生成してSiClxを除去することを1サイクルとし、5サイクル実施した結果である。「SiCl4+CR」では、SiClxを成膜した影響でパターンPの高さが初期状態から若干増加している。また、「SiCl4+CR」では、SiClxを成膜した影響でパターンPの幅が横方向にも若干増加しており、パターンP間の幅(Top−CD)が初期状態から若干減少している。 "SiCl4+CR" in FIG. 21 shows a change in the shape of the pattern P when SiC treatment is performed by forming SiClx as a film that becomes an inhibiting factor. “SiCl4+CR” is a method of generating plasma while supplying SiCl 4 gas to form a film of SiClx on the SiO 2 film 32, and then performing CR processing to generate plasma while supplying O 2 gas to generate SiClx. Is the result of carrying out 5 cycles. In “SiCl4+CR”, the height of the pattern P is slightly increased from the initial state due to the influence of depositing SiClx. In the case of “SiCl4+CR”, the width of the pattern P is slightly increased in the lateral direction due to the effect of depositing SiClx, and the width between the patterns P (Top-CD) is slightly decreased from the initial state.
図21の「Carbon+CR」は、阻害要因となる膜としてカーボン膜を成膜してCR処理を実施した際のパターンPの形状の変化を示している。「Carbon+CR」では、SiCl4ガスを供給しつつプラズマを生成してカーボン膜をSiO2膜32に成膜した後、CR処理を実施し、O2ガスを供給しつつプラズマを生成してカーボン膜を除去することを1サイクルとし、5サイクル実施した結果である。「Carbon+CR」では、パターンPの高さおよびパターンP間の幅が初期状態と同程度なっている。 "Carbon+CR" in FIG. 21 shows a change in the shape of the pattern P when a carbon film is formed as a film that becomes an inhibiting factor and CR processing is performed. In “Carbon+CR”, plasma is generated while supplying SiCl 4 gas to form a carbon film on the SiO 2 film 32, and then CR treatment is performed, and plasma is generated while supplying O 2 gas to generate the carbon film. Is the result of carrying out 5 cycles. In “Carbon+CR”, the height of the pattern P and the width between the patterns P are substantially the same as in the initial state.
図22は、実施形態に係るパターンの高さ、幅の変化の一例を示す図である。図22の下部には、図21に示した「CR」、「SiCl4+CR」、「Carbon+CR」についての「初期」からのパターンPの高さ(Height)の変化量、パターンPの幅(CD/2)の変化量が示されている。なお、パターンPは、両側面がそれぞれエッチングされるため、パターンPの幅の変化量は、「初期」からのパターンP間の幅(Top−CD)の変化量の1/2の値としている。また、図22の上部には、「CR」、「SiCl4+CR」、「Carbon+CR」についての「初期」からのパターンPの高さ(Height)の変化量、パターンPの幅(CD/2)の変化量をエッチング量としてグラフに示している。例えば、「CR」は、パターンPの高さ(Height)の変化量が9nm、パターンPの幅(CD/2)の変化量が8.4nmとなっており、パターンPが縦方向および横方向にもエッチングされている。「SiCl4+CR」は、パターンPの高さ(Height)の変化量が−4.2nm、パターンPの幅(CD/2)の変化量が−0.6nmとなっており、SiClxを成膜した影響でパターンPが縦方向に増加している。「Carbon+CR」は、パターンPの高さ(Height)の変化量が0.905nm、パターンPの幅(CD/2)の変化量が−1.3nmとなっており、パターンPの高さおよびパターンP間の幅の変化が小さいことからパターンPのエッチングが阻害されている。 FIG. 22 is a diagram showing an example of changes in the height and width of the pattern according to the embodiment. In the lower part of FIG. 22, the amount of change in the height of the pattern P from the “initial” for “CR”, “SiCl4+CR”, and “Carbon+CR” shown in FIG. 21, the width of the pattern P (CD/2 ) Is shown. Since both sides of the pattern P are etched, the amount of change in the width of the pattern P is 1/2 of the amount of change in the width (Top-CD) between the patterns P from the “initial”. .. In the upper part of FIG. 22, the amount of change in the height (Height) of the pattern P from the “initial” for “CR”, “SiCl4+CR”, and “Carbon+CR” and the change in the width (CD/2) of the pattern P are shown. The amount is shown in the graph as the etching amount. For example, “CR” has a change amount of the height (Height) of the pattern P of 9 nm and a change amount of the width (CD/2) of the pattern P of 8.4 nm, and the pattern P has a vertical direction and a horizontal direction. Is also etched. In “SiCl4+CR”, the variation amount of the height (Height) of the pattern P is −4.2 nm and the variation amount of the width (CD/2) of the pattern P is −0.6 nm. The pattern P increases in the vertical direction. In “Carbon+CR”, the variation amount of the height (Height) of the pattern P is 0.905 nm and the variation amount of the width (CD/2) of the pattern P is −1.3 nm. Since the change in width between P is small, the etching of the pattern P is hindered.
実施形態に係る基板処理では、このような阻害要因となる膜を成膜した後、CR処理を実施することで、パターンPの形状を制御できる。図23は、実施形態に係る成膜処理およびCR処理によるパターンの形状の変化の一例を説明する図である。図23(A)には、図19と同様に、パターンPが形成されたウエハWが示されている。例えば、CH4やArのガスを供給すると共にプラズマを生成して、図23(B)に示すように、阻害要因となる膜としてカーボン膜51をウエハWに成膜する。なお、カーボン膜51は、ALDにより成膜してもよい。そして、O2ガスを導入してプラズマを生成することで、図23(C)に示すように、パターンPの上部のカーボン膜51を除去する。O2ガスによるプラズマは、パターンPの上部側からカーボン膜51をエッチングする。このため、プラズマの処理時間等の条件を調整することで、パターンPの上部のカーボン膜51を除去できる。このようにパターンPの上部のカーボン膜51が除去されたウエハWにCR処理を実施する。CR処理では、図23(D)に示すように、SiO2膜11は、カーボン膜51が除去されたパターンPの上部にAFSの層33が形成され。このため、パターンPの上部側がエッチングされる。そして、O2ガスを供給すると共にプラズマを生成してカーボン膜51を除去する。これにより、図23(E)に示すように、パターンPの幅を大きく変えることなく、パターンPの高さを低くすることができる。
In the substrate processing according to the embodiment, the shape of the pattern P can be controlled by performing the CR processing after forming the film that becomes such an inhibiting factor. FIG. 23 is a diagram illustrating an example of changes in the shape of the pattern due to the film forming process and the CR process according to the embodiment. FIG. 23A shows a wafer W on which a pattern P is formed, as in FIG. For example, a gas of CH 4 or Ar is supplied and plasma is generated, and as shown in FIG. 23B, a
図24は、実施形態に係る成膜処理およびCR処理によるパターンの変化の一例を示す図である。図24には、図21に示した「初期」、「CR」、「Carbon+CR」のパターンPの形状の変化が示されている。 FIG. 24 is a diagram showing an example of pattern changes due to the film forming process and the CR process according to the embodiment. FIG. 24 shows changes in the shape of the pattern P of “initial”, “CR”, and “Carbon+CR” shown in FIG.
図24の「Carbon+Mod.+CR」は、図23に示したように、阻害要因となる膜としてカーボン膜51を成膜し、パターンPの上部のカーボン膜51を除去してCR処理を実施した際のパターンPの形状の変化を示している。「Carbon+Mod.+CR」では、パターンPの高さが初期状態から減少している。また、「Carbon+Mod.+CR」では、パターンPの幅が初期状態から若干減少しており、パターンP間の幅が初期状態から若干増加している。この理由は、パターンPの上側のカーボン膜51が除去されてパターンPの上側の側面もエッチングされてしまうためである。図23に示すように、「Carbon+Mod.+CR」では、パターンPの上側で幅が減少している。
As shown in FIG. 23, “Carbon+Mod.+CR” shown in FIG. 24 is obtained when the
図25は、実施形態に係るパターンの高さ、幅の変化の一例を示す図である。図25の下部には、図24に示した「CR」、「Carbon+CR」、「Carbon+Mod.+CR」についての「初期」からのパターンPの高さ(Height)の変化量、パターンPの幅(CD/2)の変化量が示されている。「CR」および「Carbon+CR」は、図22と同じものを示している。また、図24の上部には、「CR」、「Carbon+CR」、「Carbon+Mod.+CR」についての「初期」からのパターンPの高さ(Height)の変化量、パターンPの幅(CD/2)の変化量をエッチング量としてグラフに示している。「Carbon+Mod.+CR」は、パターンPの高さ(Height)の変化量が11.6nm、パターンPの幅(CD/2)の変化量が3.565nmとなっており、パターンPの横方向よりも縦方向が大きくエッチングされる。このように、阻害要因となる膜の成膜処理とCR処理を実施することで、パターンPを横方向よりも縦方向に大きくエッチングでき、パターンPの形状(マスクの形状)を制御できる。 FIG. 25 is a diagram showing an example of changes in the height and width of the pattern according to the embodiment. In the lower part of FIG. 25, the amount of change in the height (Height) of the pattern P from the “initial” for the “CR”, “Carbon+CR”, and “Carbon+Mod.+CR” shown in FIG. /2) change amount is shown. “CR” and “Carbon+CR” have the same meaning as in FIG. In the upper part of FIG. 24, the amount of change in the height (Height) of the pattern P from the “initial” for “CR”, “Carbon+CR”, and “Carbon+Mod.+CR” and the width of the pattern P (CD/2). In the graph, the amount of change of is shown as the etching amount. In “Carbon+Mod.+CR”, the amount of change in the height (Height) of the pattern P is 11.6 nm and the amount of change in the width (CD/2) of the pattern P is 3.565 nm. Is also greatly etched in the vertical direction. In this way, by performing the film forming process and the CR process of the film that becomes the inhibiting factor, the pattern P can be etched larger in the vertical direction than in the horizontal direction, and the shape of the pattern P (mask shape) can be controlled.
また、上記の実施形態に係るプラズマ処理装置100では、ウエハWが載置される載置台110の載置面全面にヒータ111を1つ設けて、ウエハWの温度を制御する場合を例に説明したが、これに限定されるものではない。載置台110の載置面を複数のゾーンに分割し、それぞれのゾーンにヒータ111を設けて、ゾーンごとにウエハWの温度を制御してもよい。載置台110の載置面は、同心円状に分割されてもよく、さらに、周方向に分割されてもよい。図26は、実施形態に係る載置台の載置面のゾーン分割の一例を示す図である。図26には、載置台110の載置面115が示されている。載置面115にはウエハWが載置される。載置面115は、複数のゾーン116に分割されている。図26の例では、載置面115は、同心円状に分割され、さらに周方向に分割されている。成膜処理およびCR処理は、温度によって成膜量やエッチング量が変化する。よって、このように載置面115を複数のゾーン116に分割し、ゾーン116ごとにウエハWの温度を制御することで、各ゾーン116に対応するウエハWの領域ごとにパターンPの形状を制御できる。例えば、成膜処理では、ウエハWのセンターとエッジとでパターンPのCDがばらつくことが多い。そこで、載置台110の載置面115の各ゾーン116の温度をCDのばらつきが小さくなるように温度制御することで、形成されるパターンPのCDをそろえることができる。なお、温度制御は、パターンPのCDを均一にする制御に限定されるものではなく、パターンPのCDがあえて不均一となるように制御してもよい。例えば、後工程でパターンPのCDがウエハWのセンターとエッジで不均一となる場合、後工程の後にパターンPのCDの均一とするため、ウエハWのセンターとエッジでパターンPのCDが不均一となるように各ゾーン116の温度を制御してもよい。
Further, in the
図27は、実施形態に係る被処理体の温度と成膜量との関係の一例を説明するための図である。基板処理装置において処理されるウエハWは例えば、直径約300mmの円盤形状である。ウエハWに対して成膜処理を実行するときウエハWの温度によって成膜量が変動することが知られている。図27の(A)は、ウエハWの温度と成膜量との関係を示す。(A)に示すように、ウエハW温度が高くなると成膜量は増加し、ウエハW温度が低くなると成膜量が減少する。 FIG. 27 is a diagram for explaining an example of the relationship between the temperature of the object to be processed and the film formation amount according to the embodiment. The wafer W processed in the substrate processing apparatus has, for example, a disk shape with a diameter of about 300 mm. It is known that when the film forming process is performed on the wafer W, the film forming amount varies depending on the temperature of the wafer W. FIG. 27A shows the relationship between the temperature of the wafer W and the film formation amount. As shown in (A), the film formation amount increases as the wafer W temperature increases, and the film formation amount decreases as the wafer W temperature decreases.
他方、エッチング等の処理時にはウエハWの中心部分では形状異常(例えばボーイング)が小さく、ウエハWのエッジ部分で形状異常が大きくなる傾向があることが知られている。 On the other hand, it is known that during processing such as etching, the shape abnormality (for example, bowing) in the central portion of the wafer W is small and the shape abnormality in the edge portion of the wafer W tends to be large.
そこで、形状異常が小さい傾向がある中心部の温度を、形状異常が大きい傾向があるエッジ部よりも低くなるよう載置台110の各ゾーン116の温度を制御する。このように制御すれば、形成される膜の膜厚をウエハWの半径方向位置に応じて調整することができ、形成される膜の面内均一性を向上できる。
Therefore, the temperature of each
また、膜厚制御のために図27の(B)に示すように径方向および周方向に分割された複数のゾーンを設けて、各々独立に温度制御できるようにすることで、面内均一性の向上以外にも、温度制御を利用できる。例えば、ウエハWの位置ごとに形成する膜の厚みを変える等の処理も実現できる。 Further, in order to control the film thickness, a plurality of zones which are divided in the radial direction and the circumferential direction are provided as shown in FIG. Besides improving the temperature control, temperature control can be used. For example, processing such as changing the thickness of the film formed for each position of the wafer W can be realized.
10 Si層
11 SiO2膜
12 SiN膜
14 自然酸化膜
51 カーボン膜
52 膜
100 プラズマ処理装置
200 加熱装置
P パターン
W ウエハ
10
Claims (8)
前記基板に膜を成膜する工程と、
前記基板の表層に反応層をプラズマにより形成する工程と、
前記基板にエネルギーを与えて前記反応層を除去する工程と、
を有する基板処理方法。 Providing a substrate to be processed having a pattern,
Forming a film on the substrate,
Forming a reaction layer on the surface of the substrate by plasma,
Applying energy to the substrate to remove the reaction layer,
A substrate processing method including:
請求項1に記載の基板処理方法。 The substrate processing method according to claim 1, wherein in the film forming step, a silicon-containing film is formed on the substrate.
前記除去する工程は、前記反応層を除去することで前記基板の第1領域以外の第2領域に形成されたシリコン含有膜を除去する
請求項1または2に記載の基板処理方法。 In the film forming step, a silicon-containing film is selectively formed in the first region of the substrate,
The substrate processing method according to claim 1, wherein in the removing step, the silicon-containing film formed in the second region other than the first region of the substrate is removed by removing the reaction layer.
前記成膜する工程は、少なくともパターンの側面にSiO2膜を成膜し、
前記形成する工程は、NF3ガスおよびNH3ガスを供給しつつプラズマを生成してSiO2膜および自然酸化膜と反応させて反応層として(NH4)2SiF6を形成し、
前記除去する工程は、前記反応層を除去することで前記自然酸化膜を除去する
請求項1〜3の何れか一項に記載の基板処理方法。 In the substrate, a pattern reaching the silicon layer is formed on the SiO 2 film provided on the silicon layer, the upper surface of the SiO 2 film and the side surface of the pattern are covered with the SiN film, and the silicon layer at the bottom of the pattern is naturally oxidized. A film is formed,
In the step of forming a film, a SiO 2 film is formed on at least a side surface of the pattern,
In the forming step, plasma is generated while supplying NF 3 gas and NH 3 gas to react with the SiO 2 film and the natural oxide film to form (NH 4 ) 2 SiF 6 as a reaction layer,
The substrate processing method according to claim 1, wherein in the removing step, the natural oxide film is removed by removing the reaction layer.
前記除去する工程は、前記基板の温度を100℃以上として前記反応層を昇華させる
請求項1〜4の何れか一項に記載の基板処理方法。 In the forming step, the temperature of the substrate is set to 100° C. or lower to form the reaction layer,
The substrate removing method according to claim 1, wherein in the removing step, the temperature of the substrate is set to 100° C. or higher to sublimate the reaction layer.
請求項1〜3の何れか一項に記載の基板処理方法。 The substrate processing method according to claim 1, wherein in the film forming step, a silicon-containing film of the same type as the silicon-containing film formed on the substrate is formed.
請求項1〜3の何れか一項に記載の基板処理方法。 The substrate processing method according to claim 1, wherein in the film forming step, a silicon-containing film different from the silicon-containing film formed on the substrate is formed.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108131778A TWI821386B (en) | 2018-11-30 | 2019-09-04 | Substrate processing method |
CN201910857745.2A CN111261514B (en) | 2018-11-30 | 2019-09-09 | Substrate processing method |
US16/564,851 US11114304B2 (en) | 2018-11-30 | 2019-09-09 | Substrate processing method |
KR1020190112799A KR20200066156A (en) | 2018-11-30 | 2019-09-11 | Substrate processing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018225461 | 2018-11-30 | ||
JP2018225461 | 2018-11-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020096155A true JP2020096155A (en) | 2020-06-18 |
JP2020096155A5 JP2020096155A5 (en) | 2022-03-16 |
JP7336873B2 JP7336873B2 (en) | 2023-09-01 |
Family
ID=71085070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019086812A Active JP7336873B2 (en) | 2018-11-30 | 2019-04-26 | Substrate processing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7336873B2 (en) |
TW (1) | TWI821386B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022045355A (en) * | 2020-09-08 | 2022-03-18 | ユ-ジーン テクノロジー カンパニー.リミテッド | Substrate processing apparatus and operation method for substrate processing apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094307A (en) * | 2007-10-10 | 2009-04-30 | Tokyo Electron Ltd | Etching method and recording medium |
JP2009158774A (en) * | 2007-12-27 | 2009-07-16 | Tokyo Electron Ltd | Substrate processing method, substrate processing apparatus and storage medium |
JP2010165954A (en) * | 2009-01-16 | 2010-07-29 | Ulvac Japan Ltd | Vacuum processing apparatus and vacuum processing method |
JP2018032720A (en) * | 2016-08-24 | 2018-03-01 | 東京エレクトロン株式会社 | Substrate processing method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI591712B (en) * | 2012-10-03 | 2017-07-11 | 應用材料股份有限公司 | Directional sio2 etch using low-temperature etchant deposition and plasma post-treatment |
US10134581B2 (en) * | 2016-03-13 | 2018-11-20 | Applied Materials, Inc. | Methods and apparatus for selective dry etch |
-
2019
- 2019-04-26 JP JP2019086812A patent/JP7336873B2/en active Active
- 2019-09-04 TW TW108131778A patent/TWI821386B/en active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094307A (en) * | 2007-10-10 | 2009-04-30 | Tokyo Electron Ltd | Etching method and recording medium |
JP2009158774A (en) * | 2007-12-27 | 2009-07-16 | Tokyo Electron Ltd | Substrate processing method, substrate processing apparatus and storage medium |
JP2010165954A (en) * | 2009-01-16 | 2010-07-29 | Ulvac Japan Ltd | Vacuum processing apparatus and vacuum processing method |
JP2018032720A (en) * | 2016-08-24 | 2018-03-01 | 東京エレクトロン株式会社 | Substrate processing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022045355A (en) * | 2020-09-08 | 2022-03-18 | ユ-ジーン テクノロジー カンパニー.リミテッド | Substrate processing apparatus and operation method for substrate processing apparatus |
JP7288702B2 (en) | 2020-09-08 | 2023-06-08 | ユ-ジーン テクノロジー カンパニー.リミテッド | SUBSTRATE PROCESSING APPARATUS AND METHOD OF OPERATION OF SUBSTRATE PROCESSING APPARATUS |
Also Published As
Publication number | Publication date |
---|---|
TW202025282A (en) | 2020-07-01 |
TWI821386B (en) | 2023-11-11 |
JP7336873B2 (en) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7077108B2 (en) | Work piece processing method | |
TWI657499B (en) | Etching method | |
JP6438831B2 (en) | Method for etching an organic film | |
US9911607B2 (en) | Method of processing target object | |
US10553442B2 (en) | Etching method | |
US20240282578A1 (en) | Substrate processing method and substrate processing system | |
KR20210061937A (en) | Method for etching film and plasma processing apparatus | |
JP7336873B2 (en) | Substrate processing method | |
JP6763750B2 (en) | How to process the object to be processed | |
US11264236B2 (en) | Substrate processing method | |
US11201062B2 (en) | Method and apparatus for processing a substrate | |
US11114304B2 (en) | Substrate processing method | |
CN111261514B (en) | Substrate processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7336873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |