JP2020096155A - Substrate processing method - Google Patents

Substrate processing method Download PDF

Info

Publication number
JP2020096155A
JP2020096155A JP2019086812A JP2019086812A JP2020096155A JP 2020096155 A JP2020096155 A JP 2020096155A JP 2019086812 A JP2019086812 A JP 2019086812A JP 2019086812 A JP2019086812 A JP 2019086812A JP 2020096155 A JP2020096155 A JP 2020096155A
Authority
JP
Japan
Prior art keywords
film
pattern
wafer
substrate
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019086812A
Other languages
Japanese (ja)
Other versions
JP2020096155A5 (en
JP7336873B2 (en
Inventor
隆幸 勝沼
Takayuki Katsunuma
隆幸 勝沼
亨 久松
Toru Hisamatsu
亨 久松
慎也 石川
Shinya Ishikawa
慎也 石川
嘉英 木原
Yoshihide Kihara
嘉英 木原
昌伸 本田
Masanobu Honda
昌伸 本田
幕樹 戸村
Maju Tomura
幕樹 戸村
翔 熊倉
Sho Kumakura
翔 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW108131778A priority Critical patent/TWI821386B/en
Priority to US16/564,851 priority patent/US11114304B2/en
Priority to CN201910857745.2A priority patent/CN111261514A/en
Priority to KR1020190112799A priority patent/KR20200066156A/en
Publication of JP2020096155A publication Critical patent/JP2020096155A/en
Publication of JP2020096155A5 publication Critical patent/JP2020096155A5/ja
Application granted granted Critical
Publication of JP7336873B2 publication Critical patent/JP7336873B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

To provide a technique capable of controlling a pattern formed on a substrate to a desired state.SOLUTION: The substrate processing method includes the steps of: providing a to-be-processed substrate having a pattern; forming a film on the substrate; forming a reaction layer on a surface layer of the substrate by plasma; and applying energy to the substrate to remove the reaction layer.SELECTED DRAWING: Figure 4

Description

本開示は、基板処理方法に関するものである。 The present disclosure relates to a substrate processing method.

特許文献１は、ウエハ上の自然酸化膜に処理ガスを反応させて反応層を形成した後、ウエハを加熱して反応層を昇華させることにより自然酸化膜を除去（エッチング）する技術を開示する。 Patent Document 1 discloses a technique for removing (etching) a natural oxide film by reacting a processing gas with a natural oxide film on a wafer to form a reaction layer and then heating the wafer to sublimate the reaction layer. ..

特開２０１０−１６５９５４号公報JP, 2010-165954, A

本開示は、基板に形成されたパターンを所望の状態に制御できる技術を提供する。 The present disclosure provides a technique capable of controlling a pattern formed on a substrate in a desired state.

本開示の一態様による基板処理方法は、パターンを有する処理対象の基板を提供する工程と、前記基板に膜を成膜する工程と、基板の表層に反応層をプラズマにより形成する工程と、基板にエネルギーを与えて反応層を除去する工程と、を有する。 A substrate processing method according to an aspect of the present disclosure includes a step of providing a substrate to be processed having a pattern, a step of forming a film on the substrate, a step of forming a reaction layer on a surface layer of the substrate by plasma, Is applied to remove the reaction layer.

本開示によれば、基板に形成されたパターンを所望の状態に制御できる。 According to the present disclosure, the pattern formed on the substrate can be controlled in a desired state.

図１は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。FIG. 1 is a diagram showing an example of a schematic configuration of a plasma processing apparatus according to an embodiment. 図２は、実施形態に係る加熱装置の概略構成の一例を示す図である。FIG. 2 is a diagram showing an example of a schematic configuration of the heating device according to the embodiment. 図３は、酸化膜が形成されたウエハの一例を示す図である。FIG. 3 is a diagram showing an example of a wafer on which an oxide film is formed. 図４は、実施形態に係る酸化膜を除去する基板処理の流れの一例を説明する図である。FIG. 4 is a diagram illustrating an example of the flow of substrate processing for removing an oxide film according to the embodiment. 図５は、実施形態に係る酸化膜を除去する基板処理の流れの他の一例を説明する図である。FIG. 5 is a diagram illustrating another example of the flow of the substrate processing for removing the oxide film according to the embodiment. 図６は、実施形態に係る酸化膜を除去する基板処理の流れの他の一例を説明する図である。FIG. 6 is a diagram illustrating another example of the flow of the substrate processing for removing the oxide film according to the embodiment. 図７は、実施形態に係るＣＲ処理の流れの一例を説明する図である。FIG. 7 is a diagram illustrating an example of a CR process flow according to the embodiment. 図８は、実施形態に係るＣＲ処理によるエッチング量の一例を示す図である。FIG. 8 is a diagram showing an example of the etching amount by the CR process according to the embodiment. 図９は、実施形態に係る基板処理の流れの一例を示すフローチャートである。FIG. 9 is a flowchart showing an example of the flow of substrate processing according to the embodiment. 図１０は、実施形態に係るウエハの温度の変化によるエッチング量の変化の一例を示す図である。FIG. 10 is a diagram showing an example of changes in the etching amount due to changes in the temperature of the wafer according to the embodiment. 図１１は、実施形態に係るライン状のパターンのＬＷＲ、ＬＥＲの改善を説明する図である。FIG. 11 is a diagram for explaining the improvement of the LWR and LER of the line pattern according to the embodiment. 図１２は、実施形態に係るパターンの形状の変化の一例を示す図である。FIG. 12 is a diagram showing an example of changes in the shape of the pattern according to the embodiment. 図１３は、実施形態に係るパターンの形状の変化の他の一例を示す図である。FIG. 13 is a diagram showing another example of change in the shape of the pattern according to the embodiment. 図１４は、実施形態に係るパターンの形状の変化の他の一例を示す図である。FIG. 14 is a diagram showing another example of changes in the shape of the pattern according to the embodiment. 図１５は、実施形態に係る膜をマスクとして用いたエッチングの一例を示す図である。FIG. 15 is a diagram showing an example of etching using the film according to the embodiment as a mask. 図１６は、実施形態に係る膜を保護膜として用いたエッチングの一例を示す図である。FIG. 16 is a diagram showing an example of etching using the film according to the embodiment as a protective film. 図１７は、実施形態に係る基板処理の流れの他の一例を示すフローチャートである。FIG. 17 is a flowchart showing another example of the flow of substrate processing according to the embodiment. 図１８Ａは、実施形態に係る阻害要因となる膜の一例を示す図である。FIG. 18A is a diagram showing an example of a film that becomes an inhibiting factor according to the embodiment. 図１８Ｂは、実施形態に係る阻害要因となる膜の他の一例を示す図である。FIG. 18B is a diagram showing another example of a film that becomes an inhibiting factor according to the embodiment. 図１９は、実施形態に係るＣＲ処理によるパターンの形状の変化の一例を説明する図である。FIG. 19 is a diagram illustrating an example of a change in the shape of the pattern due to the CR processing according to the embodiment. 図２０は、実施形態に係る成膜処理およびＣＲ処理によるパターンの形状の変化の一例を説明する図である。FIG. 20 is a diagram illustrating an example of changes in the shape of the pattern due to the film forming process and the CR process according to the embodiment. 図２１は、実施形態に係る成膜処理およびＣＲ処理によるパターンの変化の一例を示す図である。FIG. 21 is a diagram showing an example of pattern changes due to the film forming process and the CR process according to the embodiment. 図２２は、実施形態に係るパターンの高さ、幅の変化の一例を示す図である。FIG. 22 is a diagram showing an example of changes in the height and width of the pattern according to the embodiment. 図２３は、実施形態に係る成膜処理およびＣＲ処理によるパターンの形状の変化の一例を説明する図である。FIG. 23 is a diagram illustrating an example of changes in the shape of the pattern due to the film forming process and the CR process according to the embodiment. 図２４は、実施形態に係る成膜処理およびＣＲ処理によるパターンの変化の一例を示す図である。FIG. 24 is a diagram showing an example of pattern changes due to the film forming process and the CR process according to the embodiment. 図２５は、実施形態に係るパターンの高さ、幅の変化の一例を示す図である。FIG. 25 is a diagram showing an example of changes in the height and width of the pattern according to the embodiment. 図２６は、実施形態に係る載置台の載置面のゾーン分割の一例を示す図である。FIG. 26 is a diagram showing an example of zone division of the mounting surface of the mounting table according to the embodiment. 図２７は、実施形態に係る被処理体の温度と成膜量との関係の一例を説明するための図である。FIG. 27 is a diagram for explaining an example of the relationship between the temperature of the object to be processed and the film formation amount according to the embodiment.

以下、図面を参照して本願の開示する基板処理方法の実施形態について詳細に説明する。なお、本実施形態により、開示する基板処理方法が限定されるものではない。 Hereinafter, an embodiment of a substrate processing method disclosed in the present application will be described in detail with reference to the drawings. Note that the disclosed substrate processing method is not limited to this embodiment.

［装置構成］
本実施形態に係る基板処理に使用する装置の一例を説明する。以下では、プラズマ処理装置と加熱装置によって本実施形態に係る基板処理する場合を例に説明する。 [Device configuration]
An example of the apparatus used for the substrate processing according to this embodiment will be described. Hereinafter, a case where the substrate processing according to the present embodiment is performed by the plasma processing apparatus and the heating apparatus will be described as an example.

最初に、本実施形態に係るプラズマ処理装置の構成の一例を説明する。図１は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。本実施形態では、プラズマ処理装置１００を、誘導結合プラズマ(ＩＣＰ)型のプラズマ処理装置とした場合を例に説明する。 First, an example of the configuration of the plasma processing apparatus according to this embodiment will be described. FIG. 1 is a diagram showing an example of a schematic configuration of a plasma processing apparatus according to an embodiment. In this embodiment, the case where the plasma processing apparatus 100 is an inductively coupled plasma (ICP) type plasma processing apparatus will be described as an example.

プラズマ処理装置１００は、金属製（例えばアルミニウム製）の筒状に形成された処理室（チャンバ）１０２を備える。 The plasma processing apparatus 100 includes a processing chamber (chamber) 102 formed in a cylindrical shape made of metal (for example, aluminum).

処理室１０２の底部には、半導体ウエハ（以下「ウエハ」とも称する。）Ｗを載置するための載置台１１０が設けられている。載置台１１０は、アルミニウムなどで円柱状に成形されている。載置台１１０には、ヒータ１１１が設けられている。ヒータ１１１は、ヒータ電源１１２に接続され、ヒータ電源１１２から供給される電力により発熱する。載置台１１０は、ヒータ１１１によってウエハＷの温度を制御する。なお、図示しないが、載置台１１０にはウエハＷを静電気力により吸着保持する静電チャックや冷媒流路などの温度調整機構等、必要な機能を設けることができる。プラズマ処理装置１００は、エッチング装置として用いる場合、載置台１１０にはイオンをウエハＷに引き込むための高周波バイアスが印加される。 At the bottom of the processing chamber 102, a mounting table 110 for mounting a semiconductor wafer (hereinafter, also referred to as “wafer”) W is provided. The mounting table 110 is formed of aluminum or the like into a columnar shape. A heater 111 is provided on the mounting table 110. The heater 111 is connected to the heater power supply 112 and generates heat by the electric power supplied from the heater power supply 112. The mounting table 110 controls the temperature of the wafer W by the heater 111. Although not shown, the mounting table 110 can be provided with necessary functions such as an electrostatic chuck for adsorbing and holding the wafer W by electrostatic force and a temperature adjusting mechanism such as a coolant channel. When the plasma processing apparatus 100 is used as an etching apparatus, a high frequency bias for attracting ions to the wafer W is applied to the mounting table 110.

処理室１０２の天井部には、例えば、石英ガラスやセラミックなどで構成された板状の誘電体１０４が載置台１１０に対向するように設けられている。具体的には誘電体１０４は例えば円板状に形成され、処理室１０２の天井部に形成された開口を塞ぐように気密に取り付けられている。 A plate-shaped dielectric 104 made of, for example, quartz glass or ceramic is provided on the ceiling of the processing chamber 102 so as to face the mounting table 110. Specifically, the dielectric 104 is formed in a disk shape, for example, and is hermetically attached so as to close the opening formed in the ceiling of the processing chamber 102.

処理室１０２には、ウエハＷの処理に用いる各種のガスを供給するガス供給部１２０が接続される。処理室１０２の側壁部には、ガス導入口１２１が形成されている。ガス導入口１２１には、ガス供給配管１２２を介してガス供給部１２０が接続されている。 A gas supply unit 120 that supplies various gases used for processing the wafer W is connected to the processing chamber 102. A gas inlet 121 is formed in the sidewall of the processing chamber 102. The gas supply port 120 is connected to the gas inlet 121 via a gas supply pipe 122.

ガス供給部１２０は、ウエハＷの処理に用いる各種のガスのガス供給源に、それぞれガス供給ラインを介して接続されている。各ガス供給ラインは、基板処理のプロセスに対応して適宜分岐し、開閉バルブ、流量制御器が設けられている。ガス供給部１２０は、各ガス供給ラインに設けられた開閉バルブや流量制御器を制御することにより、各種のガスの流量を制御する。ガス供給部１２０は、基板処理のプロセスに応じて各種のガスをガス導入口１２１に供給する。ガス導入口１２１に供給された各種のガスは、ガス導入口１２１から処理室１０２内に供給される。なお、図１では、ガス供給部１２０を処理室１０２の側壁部からガスを供給するように構成した場合を例に挙げているが、必ずしもこれに限られない。例えば処理室１０２の天井部からガスを供給するように構成してもよい。この場合には、例えば、誘電体１０４の中央部にガス導入口を形成して、誘電体１０４の中央部からガスを供給するようにしてもよい。 The gas supply unit 120 is connected to gas supply sources of various gases used for processing the wafer W via gas supply lines. Each gas supply line is appropriately branched depending on the substrate processing process, and an opening/closing valve and a flow rate controller are provided. The gas supply unit 120 controls the flow rates of various gases by controlling an opening/closing valve and a flow rate controller provided in each gas supply line. The gas supply unit 120 supplies various gases to the gas introduction port 121 according to the substrate processing process. The various gases supplied to the gas inlet 121 are supplied into the processing chamber 102 from the gas inlet 121. In FIG. 1, the case where the gas supply unit 120 is configured to supply gas from the side wall of the processing chamber 102 is described as an example, but the present invention is not limited to this. For example, the gas may be supplied from the ceiling of the processing chamber 102. In this case, for example, a gas inlet may be formed in the center of the dielectric 104 so that the gas is supplied from the center of the dielectric 104.

処理室１０２の底部には、処理室１０２内の雰囲気を排出する排気部１３０が排気管１３２を介して接続されている。排気部１３０は、例えば、真空ポンプにより構成され、処理室１０２内を所定の圧力まで減圧する。処理室１０２の側壁部には、ウエハ搬出入口１３４が形成されている。ウエハ搬出入口１３４には、ゲートバルブ１３６が設けられている。例えば、ウエハＷを搬入する際には、ゲートバルブ１３６を開いて図示しない搬送アームなどの搬送機構によってウエハＷを処理室１０２内の載置台１１０上に載置し、ゲートバルブ１３６を閉じてウエハＷの処理を行う。 An exhaust unit 130 that exhausts the atmosphere in the processing chamber 102 is connected to the bottom of the processing chamber 102 via an exhaust pipe 132. The exhaust unit 130 is composed of, for example, a vacuum pump, and reduces the pressure inside the processing chamber 102 to a predetermined pressure. A wafer loading/unloading port 134 is formed on the sidewall of the processing chamber 102. A gate valve 136 is provided at the wafer loading/unloading port 134. For example, when loading the wafer W, the gate valve 136 is opened, the wafer W is loaded on the loading table 110 in the processing chamber 102 by a transport mechanism such as a transport arm (not shown), and the gate valve 136 is closed. Process W.

処理室１０２の天井部には、誘電体１０４の上側面（外側面）に平面状の高周波アンテナ１４０と、高周波アンテナ１４０を覆うシールド部材１６０が配設されている。高周波アンテナ１４０は、アンテナ素子１４２が設けられている。アンテナ素子１４２は、例えば銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状に形成される。アンテナ素子１４２には、高周波電源１５０が接続されている。高周波電源１５０は、プラズマを生成するアンテナ素子１４２に所定の周波数の高周波（例えば４０ＭＨｚ）を所定のパワーで供給する。なお、高周波電源１５０から出力される高周波は、上述した周波数に限られるものではない。例えば１３．５６ＭＨｚ，２７ＭＨｚ，４０ＭＨｚ，６０ＭＨｚなど様々な周波数の高周波を供給できる。 On the ceiling of the processing chamber 102, a planar high-frequency antenna 140 is provided on the upper side surface (outer side surface) of the dielectric 104, and a shield member 160 that covers the high-frequency antenna 140. The high frequency antenna 140 is provided with an antenna element 142. The antenna element 142 is formed in a spiral coil shape made of a conductor such as copper, aluminum, or stainless. A high frequency power supply 150 is connected to the antenna element 142. The high frequency power supply 150 supplies a high frequency (for example, 40 MHz) having a predetermined frequency with a predetermined power to the antenna element 142 that generates plasma. The high frequency output from the high frequency power supply 150 is not limited to the above-mentioned frequency. For example, high frequencies of various frequencies such as 13.56 MHz, 27 MHz, 40 MHz and 60 MHz can be supplied.

アンテナ素子１４２に高周波電源１５０から高周波が供給されると、処理室１０２内には、誘導磁界が形成される。形成された誘導磁界によって、処理室１０２内に導入されたガスが励起され、ウエハＷ上にプラズマが生成される。なお、高周波アンテナ１４０は、アンテナ素子１４２が複数設けられ、それぞれのアンテナ素子１４２に高周波電源１５０から同じ周波数または異なる周波数の高周波が印加されてもよい。例えば、プラズマ処理装置１００は、高周波アンテナ１４０に、誘電体１０４の中央部と周辺部に分けてアンテナ素子１４２をそれぞれ設け、誘電体１０４の中央部と周辺部でそれぞれプラズマを制御してもよい。また、プラズマ処理装置１００は、処理室１０２の天井部に設けられる高周波アンテナ１４０の他に、載置台１１０を構成する下部電極に高周波電力を供給し、プラズマを生成してもよい。 When a high frequency power is supplied to the antenna element 142 from the high frequency power supply 150, an induction magnetic field is formed in the processing chamber 102. The induced magnetic field thus formed excites the gas introduced into the processing chamber 102 to generate plasma on the wafer W. Note that the high frequency antenna 140 may be provided with a plurality of antenna elements 142, and high frequencies of the same frequency or different frequencies may be applied to the respective antenna elements 142 from the high frequency power supply 150. For example, in the plasma processing apparatus 100, the high frequency antenna 140 may be provided with the antenna elements 142 in the central portion and the peripheral portion of the dielectric 104, and the plasma may be controlled in the central portion and the peripheral portion of the dielectric 104, respectively. .. Further, the plasma processing apparatus 100 may generate high-frequency power by supplying high-frequency power to the lower electrode that constitutes the mounting table 110, in addition to the high-frequency antenna 140 provided on the ceiling of the processing chamber 102.

プラズマ処理装置１００は、生成したプラズマによって、ウエハＷに対して、エッチングや成膜などのプラズマ処理を実施することができる。 The plasma processing apparatus 100 can perform plasma processing such as etching and film formation on the wafer W with the generated plasma.

上記構成のプラズマ処理装置１００は、制御部１９０によって動作が統括的に制御される。制御部１９０は、ＣＰＵを備えプラズマ処理装置１００の各部を制御するプロセスコントローラ１９１と、ユーザインターフェース１９２と、記憶部１９３とを備える。 The operation of the plasma processing apparatus 100 having the above configuration is controlled by the control unit 190 as a whole. The control unit 190 includes a process controller 191, which includes a CPU and controls each unit of the plasma processing apparatus 100, a user interface 192, and a storage unit 193.

プロセスコントローラ１９１は、プラズマ処理装置１００の各種の動作を制御する。例えば、プロセスコントローラ１９１は、ガス供給部１２０からの各種のガスの供給動作を制御する。また、プロセスコントローラ１９１は、高周波電源１５０からアンテナ素子１４２に供給する高周波の周波数およびパワーを制御する。また、プロセスコントローラ１９１は、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷの温度を制御する。 The process controller 191 controls various operations of the plasma processing apparatus 100. For example, the process controller 191 controls the supply operation of various gases from the gas supply unit 120. Further, the process controller 191 controls the frequency and power of the high frequency supplied from the high frequency power supply 150 to the antenna element 142. Further, the process controller 191 controls the temperature of the wafer W by controlling the electric power supplied from the heater power supply 112 to the heater 111 to control the heat generation amount of the heater 111.

ユーザインターフェース１９２は、オペレーターがプラズマ処理装置１００を管理するためにコマンドの入力操作を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等から構成されている。 The user interface 192 includes a keyboard through which an operator inputs commands to manage the plasma processing apparatus 100, a display that visualizes and displays the operating status of the plasma processing apparatus 100, and the like.

記憶部１９３には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ１９１の制御にて実現するための制御プログラム（ソフトウェア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース１９２からの指示等にて任意のレシピを記憶部１９３から呼び出してプロセスコントローラ１９１に実行させることで、プロセスコントローラ１９１の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体などに格納された状態のものを利用したり、または、他の装置から、例えば、専用回線を介して随時伝送させてオンラインで使用したりすることも可能である。コンピュータ記憶媒体としては、例えば、ハードディスク、ＣＤ、フレキシブルディスク、半導体メモリ等が挙げられる。 The storage unit 193 stores a recipe that stores a control program (software) for realizing various processes executed by the plasma processing apparatus 100 under the control of the process controller 191, processing condition data, and the like. Then, if necessary, by calling an arbitrary recipe from the storage unit 193 by the instruction from the user interface 192 and causing the process controller 191 to execute the desired recipe, the desired process in the plasma processing apparatus 100 is performed under the control of the process controller 191. Is processed. The recipes such as the control program and the processing condition data are stored in a computer-readable computer storage medium, or are transmitted from other devices at any time, for example, via a dedicated line. It is also possible to use it online. Examples of the computer storage medium include a hard disk, a CD, a flexible disk, a semiconductor memory and the like.

次に、本実施形態に係る加熱装置の構成の一例を説明する。図２は、実施形態に係る加熱装置の概略構成の一例を示す図である。本実施形態では、加熱装置２００は、図１示したプラズマ処理装置１００と別体に設けられており、図示しない搬送アームなどの搬送機構によってウエハＷが加熱装置２００とプラズマ処理装置１００に搬送される。 Next, an example of the configuration of the heating device according to the present embodiment will be described. FIG. 2 is a diagram showing an example of a schematic configuration of the heating device according to the embodiment. In the present embodiment, the heating apparatus 200 is provided separately from the plasma processing apparatus 100 shown in FIG. 1, and the wafer W is transferred to the heating apparatus 200 and the plasma processing apparatus 100 by a transfer mechanism such as a transfer arm (not shown). It

加熱装置２００は、金属製（例えばアルミニウム製）の筒状（例えば円筒状）に形成された処理室２０２を備える。 The heating device 200 includes a processing chamber 202 formed in a tubular shape (for example, a cylindrical shape) made of metal (for example, aluminum).

処理室２０２の底部には、ウエハＷを載置するための載置台２１０が設けられている。載置台２１０は、アルミニウムなどで円柱状に成形されている。載置台２１０には、ヒータ２１１が設けられている。ヒータ２１１は、ヒータ電源２１２に接続され、ヒータ電源２１２から供給される電力により発熱する。載置台２１０は、ヒータ２１１によってウエハＷの温度を制御する。なお、図示はしないが、載置台２１０にはウエハＷを静電気力により吸着保持する静電チャック等、必要に応じて様々な機能を設けることができる。 A mounting table 210 for mounting the wafer W is provided at the bottom of the processing chamber 202. The mounting table 210 is formed of aluminum or the like into a cylindrical shape. A heater 211 is provided on the mounting table 210. The heater 211 is connected to the heater power supply 212 and generates heat by the electric power supplied from the heater power supply 212. The mounting table 210 controls the temperature of the wafer W by the heater 211. Although not shown, the mounting table 210 can be provided with various functions such as an electrostatic chuck for adsorbing and holding the wafer W by electrostatic force.

処理室２０２の底部には、処理室２０２内の雰囲気を排出する排気部２３０が排気管２３２を介して接続されている。排気部２３０は、例えば、真空ポンプにより構成され、処理室２０２内を所定の圧力まで減圧する。処理室２０２の側壁部には、ウエハ搬出入口２３４が形成されている。ウエハ搬出入口２３４には、ゲートバルブ２３６が設けられている。例えば、ウエハＷを搬入する際には、ゲートバルブ２３６を開いて図示しない搬送アームなどの搬送機構によってウエハＷを処理室２０２内の載置台２１０上に載置し、ゲートバルブ２３６を閉じてウエハＷの処理を行う。 An exhaust unit 230 that exhausts the atmosphere in the processing chamber 202 is connected to the bottom of the processing chamber 202 via an exhaust pipe 232. The exhaust unit 230 is configured by, for example, a vacuum pump, and reduces the pressure inside the processing chamber 202 to a predetermined pressure. A wafer loading/unloading port 234 is formed on the sidewall of the processing chamber 202. A gate valve 236 is provided at the wafer loading/unloading port 234. For example, when loading the wafer W, the gate valve 236 is opened, the wafer W is loaded on the loading table 210 in the processing chamber 202 by a transport mechanism such as a transport arm (not shown), and the gate valve 236 is closed. Process W.

加熱装置２００は、載置台２１０に載置されたウエハＷをヒータ２１１によって所定の温度に加熱する加熱処理を実施する。 The heating device 200 performs a heating process of heating the wafer W mounted on the mounting table 210 to a predetermined temperature by the heater 211.

上記構成の加熱装置２００は、制御部２９０によって動作が統括的に制御される。制御部２９０は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭまたは補助記憶装置に格納されたプログラムや、プラズマ処理のプロセス条件に基づいて動作し、装置全体の動作を制御する。なお、制御部２９０は、加熱装置２００の内部に設けられていてもよく、外部に設けられていてもよい。制御部２９０が外部に設けられている場合、制御部２９０は、有線または無線等の通信手段によって、加熱装置２００を制御することができる。 The operation of the heating device 200 having the above-described configuration is comprehensively controlled by the control unit 290. The control unit 290 is, for example, a computer, and includes a CPU (Central Processing Unit), a RAM (Random Access Memory), a ROM (Read Only Memory), an auxiliary storage device, and the like. The CPU operates based on the program stored in the ROM or the auxiliary storage device or the process condition of the plasma processing, and controls the operation of the entire device. The controller 290 may be provided inside the heating device 200 or may be provided outside the heating device 200. When the control unit 290 is provided outside, the control unit 290 can control the heating device 200 by a wired or wireless communication means.

次に、本実施形態に係る基板処理方法について説明する。半導体装置を製造する際、ウエハＷには、自然酸化膜が形成される場合がある。この自然酸化膜を除去する必要がある場合がある。 Next, the substrate processing method according to this embodiment will be described. When a semiconductor device is manufactured, a natural oxide film may be formed on the wafer W. It may be necessary to remove this natural oxide film.

図３は、酸化膜が形成されたウエハの一例を示す図である。ウエハＷは、下地となるシリコン（Ｓｉ）層１０上に、ＳｉＯ２膜１１が設けられている。ＳｉＯ２膜１１には、パターンＰが形成されている。図３では、パターンＰとして、Ｓｉ層１０に到達する開口がＳｉＯ２膜１１に形成されている。ウエハＷは、ＳｉＯ２膜１１の上面およびパターンＰが形成された側面がＳｉＮ膜１２で覆われている。また、ウエハＷは、パターンＰが形成された底部のＳｉ層１０に自然酸化膜１４（ＳｉＯ２）が形成されている。Ｓｉ層１０は、自然酸化膜１４の下部となる部分がシリコンゲルマニウムなどに変化しているため、パターンを変えて示している。この自然酸化膜１４を、例えば、特許文献１の技術を用いて、ＳｉＮ膜１２を維持したまま除去することが考えられる。 FIG. 3 is a diagram showing an example of a wafer on which an oxide film is formed. In the wafer W, a SiO 2 film 11 is provided on a silicon (Si) layer 10 which is a base. A pattern P is formed on the SiO 2 film 11. In FIG. 3, as the pattern P, an opening reaching the Si layer 10 is formed in the SiO 2 film 11. In the wafer W, the upper surface of the SiO 2 film 11 and the side surface on which the pattern P is formed are covered with the SiN film 12. Further, in the wafer W, a natural oxide film 14 (SiO 2 ) is formed on the bottom Si layer 10 on which the pattern P is formed. In the Si layer 10, the lower part of the natural oxide film 14 is changed to silicon germanium or the like, and therefore the pattern is shown differently. It is conceivable to remove the natural oxide film 14 while maintaining the SiN film 12 by using, for example, the technique of Patent Document 1.

しかし、ＳｉＮ膜１２は、前工程などにおいて、ダメージを受けている場合がある。その場合、例えば、特許文献１の技術を用いるとＳｉＮ膜１２が除去されてしまう。 However, the SiN film 12 may be damaged in the previous process or the like. In that case, for example, if the technique of patent document 1 is used, the SiN film 12 will be removed.

そこで、本実施形態では、次のような基板処理を行って自然酸化膜１４などの酸化膜を除去する。図４は、実施形態に係る酸化膜を除去する基板処理の流れの一例を説明する図である。図４（Ａ）には、図３と同様に、自然酸化膜１４が形成されたウエハＷが示されている。 Therefore, in the present embodiment, the following substrate processing is performed to remove the oxide film such as the natural oxide film 14. FIG. 4 is a diagram illustrating an example of the flow of substrate processing for removing an oxide film according to the embodiment. Similar to FIG. 3, FIG. 4A shows a wafer W on which the natural oxide film 14 is formed.

最初に、ウエハＷにシリコン含有膜を成膜する。例えば、図４（Ｂ）に示すように、Atomic Layer Deposition（ＡＬＤ）により、ウエハＷにＳｉＯ２膜２０を成膜する。例えば、プラズマ処理装置１００は、ガス供給部１２０からシリコン（Ｓｉ）を含有する原料ガスを処理室１０２に供給してウエハＷ表面に原料ガスを吸着させる。ウエハＷに吸着する原料ガスの吸着量は、供給時間と共に増加し飽和する。ここで言う飽和とは、最表面に化学吸着が進み、それ以上化学吸着が進まない状態や、吸着するサイトがすべて占有されて吸着が進まない状態である。次いで、プラズマ処理装置１００は、ガス供給部１２０から反応ガスを処理室１０２に供給すると共に、高周波電源１５０からアンテナ素子１４２に高周波電力を印加してプラズマを生成する。これにより、反応ガスが活性化し、ウエハＷに吸着した原料ガスを反応ガスの活性種が改質して成膜される。原料ガスとしては、例えば、トリジメチルアミノシラン（ＴＤＭＡＳ）、ビスジエチルアミノシラン（ＢＤＥＡＳ）が用いられる。反応ガスとしては、酸素（Ｏ２）ガス等の酸化ガスを用いることができる。反応ガスは、プラズマ化されてウエハＷに供給される。ＡＬＤを用いて成膜を行う場合、プラズマ処理装置１００は、原料ガスおよび反応ガスを交互に供給するサイクルを複数回繰り返すことにより、所望の膜厚の薄膜を形成する。ＡＬＤでは、ウエハＷに吸着する原料ガスの吸着量を飽和させているため、パターンＰの上面、側面および底面に膜を均一に成膜できる。 First, a silicon-containing film is formed on the wafer W. For example, as shown in FIG. 4B, the SiO 2 film 20 is formed on the wafer W by Atomic Layer Deposition (ALD). For example, the plasma processing apparatus 100 supplies the source gas containing silicon (Si) from the gas supply unit 120 to the processing chamber 102 to adsorb the source gas on the surface of the wafer W. The adsorption amount of the raw material gas adsorbed on the wafer W increases with the supply time and becomes saturated. The term "saturation" as used herein refers to a state in which chemical adsorption proceeds to the outermost surface and does not proceed further, or a state in which all adsorbing sites are occupied and adsorption does not proceed. Next, the plasma processing apparatus 100 supplies a reactive gas from the gas supply unit 120 to the processing chamber 102 and applies high frequency power from the high frequency power supply 150 to the antenna element 142 to generate plasma. As a result, the reaction gas is activated, and the raw material gas adsorbed on the wafer W is reformed by the active species of the reaction gas to form a film. As the raw material gas, for example, tridimethylaminosilane (TDMAS) or bisdiethylaminosilane (BDEAS) is used. An oxidizing gas such as oxygen (O 2 ) gas can be used as the reaction gas. The reaction gas is turned into plasma and supplied to the wafer W. When forming a film using ALD, the plasma processing apparatus 100 forms a thin film having a desired film thickness by repeating a cycle of alternately supplying a source gas and a reaction gas a plurality of times. In ALD, since the adsorption amount of the raw material gas adsorbed on the wafer W is saturated, it is possible to uniformly form a film on the upper surface, the side surface, and the bottom surface of the pattern P.

次に、エッチングガス、例えば、フルオロカーボンガスを用いてプラズマを生成してウエハＷに対して異方性のエッチング処理を行ってＡＬＤ膜（ＳｉＯ２膜２０）をエッチバックする。プラズマ処理装置１００は、ガス供給部１２０から、Ｃ４Ｆ８ガスなどのフルオロカーボンガス（ＣｘＦｙ）を処理室１０２に供給すると共に、高周波電源１５０からアンテナ素子１４２に高周波電力を印加してプラズマを形成してエッチングする。フルオロカーボンガスを用いてエッチングすると、ウエハＷの表面に堆積物が多く生じて膜２１が形成される。一方、図４（Ｃ）に示すように、パターンＰの底部のＳｉＯ２膜２０および自然酸化膜１４上がエッチングされて除去される。 Next, an etching gas, for example, a fluorocarbon gas is used to generate plasma to perform anisotropic etching on the wafer W to etch back the ALD film (SiO 2 film 20). The plasma processing apparatus 100 supplies a fluorocarbon gas (CxFy) such as C 4 F 8 gas from the gas supply unit 120 to the processing chamber 102, and applies high frequency power from the high frequency power supply 150 to the antenna element 142 to form plasma. And then etch. When etching is performed using a fluorocarbon gas, a large amount of deposit is generated on the surface of the wafer W and the film 21 is formed. On the other hand, as shown in FIG. 4C, the SiO 2 film 20 and the natural oxide film 14 at the bottom of the pattern P are etched and removed.

次に、ＡＬＤ膜（ＳｉＯ２膜２０）を除去するChemical Removal（ＣＲ）処理を行う。ＣＲ処理とは、化学反応により除去対象を除去（エッチング）する処理である。ＣＲ処理の詳細は、後述する。これにより、図４（Ｄ）に示すように、ＳｉＮ膜１２にダメージがある場合でも、ＳｉＮ膜１２が除去されることを抑制しつつ自然酸化膜１４を除去できる。 Next, chemical removal (CR) processing for removing the ALD film (SiO 2 film 20) is performed. The CR process is a process of removing (etching) an object to be removed by a chemical reaction. Details of the CR processing will be described later. As a result, as shown in FIG. 4D, even if the SiN film 12 is damaged, the natural oxide film 14 can be removed while suppressing the removal of the SiN film 12.

なお、図４の例では、ウエハＷの非エッチング対象とされた、パターンＰの底部以外の領域に選択的にＳｉＯ２膜２０を成膜するため、ＡＬＤによりＳｉＯ２膜２０を等方的に成膜した後、異方性エッチングによりエッチバックした。しかし、成膜方法は、ＡＬＤに限定されるものではなく、何れの方式であってもよい。例えば、成膜方法は、Chemical Vapor Deposition（ＣＶＤ）、Physical Vapor Deposition（ＰＶＤ）、Direct Current Superposition（ＤＣＳ）、不飽和ＡＬＤであってもよい。不飽和ＡＬＤは、原料ガスの吸着を飽和させない、あるいは、ウエハＷに吸着した原料ガスの改質を飽和させない、あるいは、原料ガスの吸着とウエハＷに吸着した原料ガスの改質を飽和させない、ＡＬＤである。不飽和ＡＬＤは、原料ガスを表面全体に吸着させない場合の他、完全に改質させない場合もある。ＤＣＳは、電極材料をスパッタし基板上に成膜する成膜方法である。例えば、ＤＣＳでは、プラズマ処理装置において、電極材料を含んだ上部電極に負の直流電圧を印加して電極材料をスパッタし基板上に成膜する。ＤＣＳの詳細については、例えば、米国特許出願公開第２０１８／０１５１３３３号明細書に開示されている。 Note that, in the example of FIG. 4, the SiO 2 film 20 is selectively formed in a region other than the bottom of the pattern P which is the non-etching target of the wafer W, and therefore the SiO 2 film 20 is isotropically formed by ALD. After forming the film, it was etched back by anisotropic etching. However, the film forming method is not limited to ALD, and any method may be used. For example, the film forming method may be Chemical Vapor Deposition (CVD), Physical Vapor Deposition (PVD), Direct Current Superposition (DCS), or unsaturated ALD. The unsaturated ALD does not saturate the adsorption of the source gas, or does not saturate the reforming of the source gas adsorbed on the wafer W, or does not saturate the adsorption of the source gas and the reforming of the source gas adsorbed on the wafer W. It is ALD. The unsaturated ALD may not completely adsorb the source gas on the entire surface, or may not completely reform the surface. DCS is a film forming method in which an electrode material is sputtered to form a film on a substrate. For example, in DCS, in a plasma processing apparatus, a negative DC voltage is applied to an upper electrode containing an electrode material to sputter the electrode material to form a film on a substrate. Details of DCS are disclosed, for example, in US Patent Application Publication No. 2018/0151333.

図５は、実施形態に係る酸化膜を除去する基板処理の流れの他の一例を説明する図である。図５（Ａ）には、図３と同様に、自然酸化膜１４が形成されたウエハＷが示されている。 FIG. 5 is a diagram illustrating another example of the flow of the substrate processing for removing the oxide film according to the embodiment. FIG. 5A shows a wafer W on which the natural oxide film 14 is formed, as in FIG.

最初に、ウエハＷにシリコン含有膜を成膜する。例えば、図５（Ｂ）に示すように、ＣＶＤにより、ウエハＷにＳｉＯ２膜２０を成膜する。例えば、プラズマ処理装置１００は、ガス供給部１２０から、例えば、ＳｉＣｌ４ガス、Ｏ2ガスを処理室１０２に供給すると共に、高周波電源１５０からアンテナ素子１４２に高周波電力を印加してプラズマを形成してウエハＷにＳｉＯ２膜２０を成膜する。 First, a silicon-containing film is formed on the wafer W. For example, as shown in FIG. 5B, the SiO 2 film 20 is formed on the wafer W by CVD. For example, in the plasma processing apparatus 100, for example, SiCl 4 gas and O 2 gas are supplied from the gas supply unit 120 to the processing chamber 102, and high frequency power is applied from the high frequency power supply 150 to the antenna element 142 to form plasma. Then, the SiO 2 film 20 is formed on the wafer W.

次に、例えば、フルオロカーボンガスを用いてプラズマを生成してウエハＷに対して異方性のエッチング処理を行ってＳｉＯ２膜２０をエッチバックする。これにより、図５（Ｃ）に示すように、パターンＰの底部のＳｉＯ２膜２０および自然酸化膜１４上が主にエッチングされて除去される。 Next, for example, plasma is generated using a fluorocarbon gas to perform anisotropic etching processing on the wafer W to etch back the SiO 2 film 20. As a result, as shown in FIG. 5C, the SiO 2 film 20 and the natural oxide film 14 on the bottom of the pattern P are mainly etched and removed.

次に、ＳｉＯ２膜２０を除去するＣＲ処理を行う。ＣＲ処理の詳細は、後述する。これにより、図５（Ｄ）に示すように、ＳｉＮ膜１２にダメージがある場合でも、ＳｉＮ膜１２が取れることを抑制しつつ自然酸化膜１４を除去できる。 Then, a CR process for removing the SiO 2 film 20 is performed. Details of the CR processing will be described later. As a result, as shown in FIG. 5D, even if the SiN film 12 is damaged, the natural oxide film 14 can be removed while suppressing the removal of the SiN film 12.

図６は、実施形態に係る酸化膜を除去する基板処理の流れの他の一例を説明する図である。図６（Ａ）には、図３と同様に、自然酸化膜１４が形成されたウエハＷが示されている。 FIG. 6 is a diagram illustrating another example of the flow of the substrate processing for removing the oxide film according to the embodiment. Similar to FIG. 3, FIG. 6A shows a wafer W on which the natural oxide film 14 is formed.

最初に、ウエハＷにシリコン含有膜を成膜する。例えば、図６（Ｂ）に示すように、不飽和ＡＬＤにより、ウエハＷにＳｉＯ２膜２０を成膜する。不飽和ＡＬＤでは、ウエハＷの表面やパターンＰの側面となる部分にＳｉＯ２膜２０が成膜される。このため、エッチバックを行うことなく、ウエハＷの非エッチング対象とされた、パターンＰ底部以外の領域に選択的にＳｉＯ２膜２０を成膜できる。 First, a silicon-containing film is formed on the wafer W. For example, as shown in FIG. 6B, the SiO 2 film 20 is formed on the wafer W by unsaturated ALD. In the unsaturated ALD, the SiO 2 film 20 is formed on the surface of the wafer W or the side surface of the pattern P. Therefore, the SiO 2 film 20 can be selectively formed in a region other than the bottom of the pattern P, which is the non-etching target of the wafer W, without performing etch back.

次に、ＳｉＯ２膜２０を除去するＣＲ処理を行う。ＣＲ処理の詳細は、後述する。これにより、図６（Ｃ）に示すように、ＳｉＮ膜１２にダメージがある場合でも、ＳｉＮ膜１２が除去されることを抑制しつつ自然酸化膜１４を除去できる。 Then, a CR process for removing the SiO 2 film 20 is performed. Details of the CR processing will be described later. Thereby, as shown in FIG. 6C, even if the SiN film 12 is damaged, the natural oxide film 14 can be removed while suppressing the removal of the SiN film 12.

次に、本実施形態に係るＣＲ処理について説明する。図７は、実施形態に係るＣＲ処理の流れの一例を説明する図である。図７（Ａ）に示すウエハＷは、下地となるＳｉ層１０上に、ＳｉＯ２膜２０が設けられている。 Next, the CR process according to this embodiment will be described. FIG. 7 is a diagram illustrating an example of a CR process flow according to the embodiment. In the wafer W shown in FIG. 7A, the SiO 2 film 20 is provided on the Si layer 10 serving as the base.

最初に、ＳｉＯ２膜２０が設けられているウエハＷの表層に、反応層をプラズマにより形成する。プラズマ処理装置１００は、ガス供給部１２０から、ＮＦ３ガス、ＮＨ３ガス、Ａｒガスなどのガスを導入し、プラズマを生成する。これにより、図７（Ａ）に示すように、ＮＨｘＦｙが生成される。例えば、以下のような反応により、ＮＨ４Ｆ、ＮＨ４・ＨＦなどのＮＨｘＦｙが生成される。 First, a reaction layer is formed by plasma on the surface layer of the wafer W on which the SiO 2 film 20 is provided. The plasma processing apparatus 100 introduces a gas such as NF 3 gas, NH 3 gas, or Ar gas from the gas supply unit 120 to generate plasma. As a result, NHxFy is generated as shown in FIG. For example, NHxFy such as NH 4 F and NH 4 ·HF is produced by the following reaction.

ＮＦ３＋ＮＨ３ →ＮＨｘＦｙ（ＮＨ４Ｆ＋ＮＨ４・ＨＦなど） NF 3 +NH 3 →NHxFy (NH 4 F+NH 4 ·HF etc.)

生成されたＮＨ４Ｆ、ＮＨ４・ＨＦは、ＳｉＯ２膜と以下のように反応し、図７（Ｂ）に示すように、反応層として（ＮＨ４）２ＳｉＦ６（アンモニウムフルオロシリケート（ammonium fluorosilicate）が形成される。以下、（ＮＨ４）２ＳｉＦ６を「ＡＦＳ」とも称する。なお、ＣＲ処理では、ＡＦＳの形成をガス供給のみで行ってもよい。例えば、ＨＦガスとＮＨ３ガスを供給することで、ＡＦＳを形成できる。ＡＦＳは、プラズマを用いて成膜すると、反応速度が向上し、プラズマを用いずに成膜するとダメージレスで成膜できる。 The generated NH 4 F and NH 4 .HF react with the SiO 2 film as follows, and as shown in FIG. 7B, as a reaction layer, (NH 4 ) 2 SiF 6 (ammonium fluorosilicate (ammonium (NH 4 ) 2 SiF 6 is also referred to as “AFS.” In CR processing, AFS may be formed only by gas supply, for example, HF gas and NH 3 gas. The AFS can be formed by supplying A. If the film is formed using plasma, the reaction rate is improved, and if the film is formed without plasma, the film can be formed without damage.

ＮＨｘＦｙ＋ＳｉＯ２→（ＮＨ４）２ＳｉＦ６＋Ｈ２Ｏ↑ NHxFy+SiO 2 →(NH 4 ) 2 SiF 6 +H 2 O↑

ＡＦＳは、１００℃よりも高くなると昇華する。このため、反応層を形成する際、ウエハＷを１００℃以下の所定温度に制御する。プラズマ処理装置１００は、例えば、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷを１００℃以下の所定温度に制御する。 AFS sublimes above 100°C. Therefore, when forming the reaction layer, the wafer W is controlled to a predetermined temperature of 100° C. or lower. The plasma processing apparatus 100 controls the wafer W to a predetermined temperature of 100° C. or lower by controlling the electric power supplied from the heater power supply 112 to the heater 111 to control the heat generation amount of the heater 111, for example.

次に、ウエハＷにエネルギーを与えて反応層を除去する。反応層は、例えば、電子線、プラズマ、熱、マイクロ波などにより反応層にエネルギーを与えることで除去できる。例えば、図７（Ｃ）に示すように、ウエハＷを加熱して反応層を除去する。本実施形態では、ウエハＷを１００℃以上の所定温度（例えば、３００℃）に加熱する。これにより、以下に示すような反応が生じて（ＮＨ４）２ＳｉＦ６が昇華する。これにより、ウエハＷから膜（例えば、ＳｉＯ２膜２０）が除去される。なお、反応層を電子線、プラズマ、マイクロ波などによりエネルギーを与えて除去してもよい。 Next, energy is applied to the wafer W to remove the reaction layer. The reaction layer can be removed by applying energy to the reaction layer by, for example, electron beam, plasma, heat, microwave, or the like. For example, as shown in FIG. 7C, the wafer W is heated to remove the reaction layer. In this embodiment, the wafer W is heated to a predetermined temperature of 100° C. or higher (for example, 300° C.). As a result, the following reaction occurs and (NH 4 ) 2 SiF 6 is sublimated. As a result, the film (for example, the SiO 2 film 20) is removed from the wafer W. Note that the reaction layer may be removed by applying energy with an electron beam, plasma, microwave, or the like.

（ＮＨ４）２ＳｉＦ６ →ＳｉＦ４＋２ＮＨ３+２ＨＦ (NH 4 ) 2 SiF 6 →SiF 4 +2NH 3 +2HF

ここで、プラズマ処理装置１００により、ウエハＷを、例えば、３００℃に加熱した場合、載置台１１０の温度も高くなり、次のウエハＷに対して基板処理が実施可能となるまで時間が長くなり、生産性が低下する。ＡＦＳ形成後のウエハＷを加熱装置２００に搬送し、加熱装置２００によりウエハＷを１００℃以上の所定温度（例えば、３００℃）に加熱する。このように、プラズマ処理装置１００と加熱装置２００により基板処理を実施することで、処理間の温度昇降の時間を削減できるので基板処理の生産性を向上させることができる。なお、本実施形態では、プラズマ処理装置１００と加熱装置２００により基板処理を実施する場合を例に説明するが、これに限定されるものではない。例えば、プラズマ処理装置１００によりウエハＷを加熱して反応層を除去してもよい。これにより、単一のプラズマ処理チャンバ１０２で基板処理を実施できる。 Here, when the wafer W is heated to, for example, 300° C. by the plasma processing apparatus 100, the temperature of the mounting table 110 also rises, and it takes a long time until the next wafer W can be processed. , Productivity is reduced. The wafer W after the AFS formation is transferred to the heating device 200, and the heating device 200 heats the wafer W to a predetermined temperature of 100° C. or higher (for example, 300° C.). As described above, by performing the substrate processing by the plasma processing apparatus 100 and the heating apparatus 200, it is possible to reduce the time of temperature rise and fall between the processings, and thus it is possible to improve the productivity of the substrate processing. In the present embodiment, the case where the substrate processing is performed by the plasma processing apparatus 100 and the heating apparatus 200 will be described as an example, but the present invention is not limited to this. For example, the reaction layer may be removed by heating the wafer W with the plasma processing apparatus 100. Thereby, substrate processing can be performed in the single plasma processing chamber 102.

ＣＲ処理は、ＳｉまたはＳｉＮのエッチングレートに比べてＳｉＯ２を高いエッチングレートで除去できる。図８は、実施形態に係るＣＲ処理によるエッチング量の一例を示す図である。図８には、ＮＦ３ガス、ＮＨ３ガスなどのガスを導入しつつプラズマを生成するプラズマ処理時間を変えた場合の、Ｓｉ、ＳｉＮおよびＳｉＯ２のエッチング量の変化が示されている。図８に示すように、ＣＲ処理は、ＳｉおよびＳｉＮに比べてＳｉＯ２のエッチング量が大きく、ＳｉまたはＳｉＮのエッチングレートに比べてＳｉＯ２を高いエッチングレートで除去できる。 The CR process can remove SiO 2 at a higher etching rate than the etching rate of Si or SiN. FIG. 8 is a diagram showing an example of the etching amount by the CR process according to the embodiment. FIG. 8 shows changes in the etching amounts of Si, SiN, and SiO 2 when the plasma processing time for generating plasma is changed while introducing a gas such as NF 3 gas or NH 3 gas. As shown in FIG. 8, the CR treatment has a larger etching amount of SiO 2 than Si and SiN, and can remove SiO 2 at a higher etching rate than the etching rate of Si or SiN.

なお、ＣＲ処理では、パーティクルの除去やウエハＷの状態を調整するために加熱、プラズマ処理等の前処理を実施してもよい。 In the CR process, pretreatment such as heating or plasma treatment may be performed to remove particles or adjust the state of the wafer W.

次に、本実施形態に係る基板処理の流れを簡単に説明する。図９は、実施形態に係る基板処理の流れの一例を示すフローチャートである。ウエハＷは、基板処理を実施する際に、搬送機構によって搬送されて加熱装置２００およびプラズマ処理装置１００に提供される。ウエハＷには、例えば、図３に示したように、自然酸化膜１４が形成されている。 Next, the flow of substrate processing according to this embodiment will be briefly described. FIG. 9 is a flowchart showing an example of the flow of substrate processing according to the embodiment. The wafer W is transferred by the transfer mechanism and provided to the heating apparatus 200 and the plasma processing apparatus 100 when the substrate processing is performed. A natural oxide film 14 is formed on the wafer W, for example, as shown in FIG.

ウエハＷにシリコン含有膜を成膜する（ステップＳ１０）。例えば、プラズマ処理装置１００は、ＡＬＤによりウエハＷにＳｉＯ２膜２０を成膜する。そして、プラズマ処理装置１００は、フルオロカーボンガスを用いてプラズマを生成してウエハＷに対して異方性のエッチング処理を行ってＳｉＯ２膜２０をエッチバックする。これにより、パターンＰの底部のＳｉＯ２膜２０および自然酸化膜１４がエッチングされる。なお、例えば、図６に示した不飽和ＡＬＤなどにより、ウエハＷの表面やパターンＰの側面にＳｉＯ２膜２０を成膜できる場合、エッチバックは行わなくてもよい。 A silicon-containing film is formed on the wafer W (step S10). For example, the plasma processing apparatus 100 forms the SiO 2 film 20 on the wafer W by ALD. Then, the plasma processing apparatus 100 generates plasma using fluorocarbon gas to perform anisotropic etching processing on the wafer W to etch back the SiO 2 film 20. As a result, the SiO 2 film 20 and the natural oxide film 14 at the bottom of the pattern P are etched. Note that, for example, if the SiO 2 film 20 can be formed on the surface of the wafer W or the side surface of the pattern P by the unsaturated ALD or the like shown in FIG. 6, the etch back may not be performed.

次に、ウエハＷの状態を調整するために加熱、プラズマ処理、インヒビター吸着等の前処理を実施する（ステップＳ１１）。例えば、プラズマ処理装置１００は、ヒータ電源１１２からヒータ１１１へ電力を供給してヒータ１１１によりウエハＷをプレヒートする。 Next, in order to adjust the state of the wafer W, pretreatment such as heating, plasma treatment, and inhibitor adsorption is performed (step S11). For example, the plasma processing apparatus 100 supplies power from the heater power supply 112 to the heater 111 to preheat the wafer W with the heater 111.

次に、反応層（例えばＡＦＳ）が昇華しないように、ウエハＷを１００℃以下の所定温度に制御する（ステップＳ１２）。例えば、プラズマ処理装置１００は、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷを１００℃以下の所定温度に制御する。 Next, the wafer W is controlled to a predetermined temperature of 100° C. or lower so that the reaction layer (for example, AFS) does not sublime (step S12). For example, the plasma processing apparatus 100 controls the electric power supplied from the heater power supply 112 to the heater 111 to control the heat generation amount of the heater 111, thereby controlling the wafer W to a predetermined temperature of 100° C. or less.

次に、ウエハＷの表層に反応層を形成する（ステップＳ１３）。例えば、プラズマ処理装置１００は、ガス供給部１２０から、ＮＦ３ガス、ＮＨ３ガス、ＡｒガスなどのＣＲ処理に用いる各種のガスを導入すると共にプラズマを生成する。これにより、ウエハＷには、反応層として、ＡＦＳの層が形成される。 Next, a reaction layer is formed on the surface layer of the wafer W (step S13). For example, the plasma processing apparatus 100 introduces various gases used for CR processing such as NF 3 gas, NH 3 gas, and Ar gas from the gas supply unit 120 and generates plasma. As a result, an AFS layer is formed on the wafer W as a reaction layer.

次に、ウエハＷを加熱して反応層（例えばＡＦＳ）を昇華させることで反応層を除去する（ステップＳ１４）。例えば、ウエハＷを加熱装置２００に搬送し、加熱装置２００によりウエハＷを１００℃以上の所定温度（例えば、３００℃）に加熱する。これにより、ウエハＷからＳｉＯ２膜２０が除去される。 Next, the reaction layer is removed by heating the wafer W to sublimate the reaction layer (for example, AFS) (step S14). For example, the wafer W is transferred to the heating device 200, and the heating device 200 heats the wafer W to a predetermined temperature of 100° C. or higher (for example, 300° C.). As a result, the SiO 2 film 20 is removed from the wafer W.

なお、本実施形態に係る基板処理では、ステップＳ１０〜Ｓ１４を１回実施する流れを例示したが、必要に応じてステップＳ１０〜Ｓ１４を複数回繰り返してもよい。 In the substrate processing according to the present embodiment, the flow of performing steps S10 to S14 once is illustrated, but steps S10 to S14 may be repeated a plurality of times as necessary.

以上のように、本実施形態に係る基板処理では、パターンＰを有する処理対象の基板（ウエハＷ）の第１領域（パターンＰの底部以外の領域）に選択的にシリコン含有膜（ＳｉＯ２）を成膜する。次に、基板処理では、シリコン含有膜が成膜された基板の表層に反応層（ＡＦＳ）をプラズマにより形成する。次に、基板処理では、基板を加熱して反応層を除去することで基板の第１領域以外の第２領域（パターンＰの底部）に形成されたシリコン含有膜を除去する。これにより、本実施形態に係る基板処理は、第２領域に形成されたシリコン含有膜を除去できる。 As described above, in the substrate processing according to this embodiment, the silicon-containing film (SiO 2 ) is selectively applied to the first region (region other than the bottom of the pattern P) of the substrate (wafer W) to be processed having the pattern P. To form a film. Next, in the substrate processing, a reaction layer (AFS) is formed by plasma on the surface layer of the substrate on which the silicon-containing film is formed. Next, in the substrate processing, the silicon-containing film formed in the second region (bottom of the pattern P) other than the first region of the substrate is removed by heating the substrate and removing the reaction layer. Accordingly, the substrate processing according to this embodiment can remove the silicon-containing film formed in the second region.

また、基板（ウエハＷ）は、シリコン層１０に設けられたＳｉＯ２膜１１にシリコン層１０に到達するパターンＰが形成され、ＳｉＯ２膜１１の上面およびパターンＰの側面がＳｉＮ膜１２で覆われ、パターンＰの底部のシリコン層１０に自然酸化膜１４が形成されている。基板処理では、少なくともパターンＰの側面にＳｉＯ２膜２０を成膜する。基板処理では、ＮＦ３ガスおよびＮＨ３ガスを供給しつつプラズマを生成してＳｉＯ２膜２０および自然酸化膜１４と反応させて反応層として（ＮＨ４）２ＳｉＦ６を形成する。また、基板処理では、反応層を除去することで自然酸化膜１４を除去する。これにより、本実施形態に係る基板処理は、ＳｉＮ膜１２にダメージがある場合でも、ＳｉＮ膜１２が取れることを抑制しつつ自然酸化膜１４を除去できる。 In the substrate (wafer W), the pattern P reaching the silicon layer 10 is formed on the SiO 2 film 11 provided on the silicon layer 10, and the upper surface of the SiO 2 film 11 and the side surface of the pattern P are covered with the SiN film 12. That is, the native oxide film 14 is formed on the silicon layer 10 at the bottom of the pattern P. In the substrate processing, the SiO 2 film 20 is formed on at least the side surface of the pattern P. In the substrate processing, plasma is generated while supplying NF 3 gas and NH 3 gas to react with the SiO 2 film 20 and the natural oxide film 14 to form (NH 4 ) 2 SiF 6 as a reaction layer. Further, in the substrate processing, the natural oxide film 14 is removed by removing the reaction layer. As a result, the substrate processing according to the present embodiment can remove the natural oxide film 14 while suppressing the removal of the SiN film 12 even when the SiN film 12 is damaged.

また、基板処理では、基板の温度を１００℃以下として反応層を形成する。また、基板処理では、基板の温度を１００℃以上として反応層を昇華させる。これにより、本実施形態に係る基板処理は、シリコン含有膜を除去するエッチング量を制御できる。 In the substrate processing, the temperature of the substrate is set to 100° C. or lower to form the reaction layer. Further, in the substrate processing, the temperature of the substrate is set to 100° C. or higher to sublimate the reaction layer. Thereby, in the substrate processing according to this embodiment, the etching amount for removing the silicon-containing film can be controlled.

以上、実施形態について説明してきたが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は、多様な形態で具現され得る。また、上記の実施形態は、請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。 Although the embodiments have been described above, it should be considered that the embodiments disclosed this time are exemplifications in all points and not restrictive. Indeed, the above-described embodiments may be implemented in various forms. In addition, the above-described embodiments may be omitted, replaced, or modified in various forms without departing from the scope and spirit of the claims.

例えば、実施形態では、処理対象の基板を半導体ウエハとした場合を例に説明したが、これに限定されるものではない。処理対象の基板は、ガラス基板など、他の基板であってもよい。 For example, in the embodiment, the case where the substrate to be processed is a semiconductor wafer has been described as an example, but the present invention is not limited to this. The substrate to be processed may be another substrate such as a glass substrate.

また、実施形態では、プラズマ処理装置１００をＩＣＰ型のプラズマ処理装置とした場合を例に説明したが、これに限定されるものではない。プラズマ処理装置１００は、任意の形式のプラズマ処理装置であってよい。例えば、プラズマ処理装置１００は、容量結合型平行平板のプラズマ処理装置であってよい。また、プラズマ処理装置１００は、マイクロ波プラズマ、マグネトロンプラズマ、リモートソースで生成したラジカルリッチプラズマを配管等を介して処理室１０２に供給するリモートソース型などのプラズマ処理装置であってよい。 Further, in the embodiment, the case where the plasma processing apparatus 100 is an ICP type plasma processing apparatus has been described as an example, but the present invention is not limited to this. Plasma processing apparatus 100 may be any type of plasma processing apparatus. For example, the plasma processing apparatus 100 may be a capacitively coupled parallel plate plasma processing apparatus. Further, the plasma processing apparatus 100 may be a plasma processing apparatus such as a remote source type that supplies microwave plasma, magnetron plasma, or radical-rich plasma generated by a remote source to the processing chamber 102 via a pipe or the like.

また、実施形態では、ウエハＷの加熱をヒータで行う場合を例に説明したが、これに限定されるものではない。例えば、ウエハＷを加熱できれば、何れの加熱方式を用いてもよい。例えば、ウエハＷをプラズマや、赤外線ランプ、電子線照射などで加熱してもよい。 Further, in the embodiment, the case where the wafer W is heated by the heater has been described as an example, but the present invention is not limited to this. For example, any heating method may be used as long as it can heat the wafer W. For example, the wafer W may be heated by plasma, an infrared lamp, electron beam irradiation, or the like.

また、実施形態では、プラズマ処理装置１００と加熱装置２００により基板処理を実施する場合を例に説明したが、これに限定されるものではない。実施形態に係る基板処理は、プラズマ処理装置１００、加熱装置２００以外の装置も組み合わせて実施してもよい。 Further, in the embodiment, the case where the substrate processing is performed by the plasma processing apparatus 100 and the heating apparatus 200 has been described as an example, but the present invention is not limited to this. The substrate processing according to the embodiment may be performed in combination with an apparatus other than the plasma processing apparatus 100 and the heating apparatus 200.

また、本実施形態に係る基板処理では、ウエハＷに形成されたＳｉＯ２などのシリコン含有膜と同種のシリコン含有膜（ＳｉＯ２）を成膜する場合を例に説明したが、これに限定されるものではない。例えば、基板処理では、ＳｉＯ２と異なるＳｉＮなどのシリコン含有膜を成膜してもよい。例えば、図６に示した基板処理では、ＳｉＯ２膜２０を成膜したが、ＳｉＯ２膜２０の代わりに、ウエハＷに対してＣＶＤやＡＬＤによりＳｉＮ膜を成膜することで、パターンＰの上面やパターンＰの側面にＳｉＮ膜を成膜できる。自然酸化膜１４は、ＣＲ処理を行うことで除去できる。また、ＳｉＮ膜１２は、新たなＳｉＮ膜で覆われる。このため、ＳｉＮ膜１２にダメージがある場合でも、ＣＲ処理によるＳｉＮ膜１２が除去されることを抑制できる。 Further, in the substrate processing according to the present embodiment, the case where a silicon-containing film (SiO 2 ) of the same type as the silicon-containing film such as SiO 2 formed on the wafer W is formed has been described as an example, but the present invention is not limited to this. Not something. For example, in the substrate processing, a silicon-containing film such as SiN different from SiO 2 may be formed. For example, in the substrate processing shown in FIG. 6, the SiO 2 film 20 is formed, but instead of the SiO 2 film 20, a SiN film is formed on the wafer W by CVD or ALD to form the pattern P. A SiN film can be formed on the upper surface and the side surface of the pattern P. The natural oxide film 14 can be removed by performing a CR process. Further, the SiN film 12 is covered with a new SiN film. Therefore, even if the SiN film 12 is damaged, it is possible to prevent the SiN film 12 from being removed by the CR process.

また、図９に示した基板処理の流れでは、ステップＳ１０の後、前処理（ステップＳ１１）を実施する場合を例に説明したが、これに限定されるものではない。例えば、前処理（ステップＳ１１）は、ステップＳ１０の前に実施してもよく、ステップＳ１２の後に実施してもよい。 In the substrate processing flow shown in FIG. 9, the case where the preprocessing (step S11) is performed after step S10 has been described as an example, but the present invention is not limited to this. For example, the preprocessing (step S11) may be performed before step S10 or after step S12.

また、実施形態に係る基板処理は、パターンを有する処理対象の基板を提供する工程と、基板に膜を成膜する工程と、基板の表層に反応層をプラズマにより形成する工程と、基板にエネルギーを与えて反応層を除去する工程と、を有する。これにより、その他の様々な効果が得られることを見出した。以下、一例を用いて効果を説明する。 Further, the substrate processing according to the embodiment includes a step of providing a substrate to be processed having a pattern, a step of forming a film on the substrate, a step of forming a reaction layer on the surface layer of the substrate by plasma, and an energy application to the substrate. And removing the reaction layer. It has been found that this gives various other effects. Hereinafter, the effect will be described using an example.

例えば、ＣＲ処理で形成される反応層の量は温度依存を持つ。このため、ＣＲ処理は、反応層を形成する際のウエハＷの温度に応じて、ＳｉＯ２膜を除去する量が変化する。図１０は、実施形態に係るウエハの温度の変化によるエッチング量の変化の一例を示す図である。図１０には、ウエハＷの温度を１０℃、５０℃、９０℃とした場合での、反応層を生成する処理時間に対するエッチング量の変化が示されている。ウエハＷの温度を１０℃とした場合は、処理時間が長くなるほどエッチング量が増加する。一方、ウエハＷの温度を９０℃とした場合は、エッチングがほぼ生じず、処理時間が長くなってもエッチング量がゼロ付近を推移する。一方、ウエハＷの温度を５０℃とした場合は、処理時間が短いとエッチング量が処理時間に応じて若干増加するが、処理時間が長くなるとエッチング量が増加せず、エッチング量が飽和する。図１０の例では、ウエハＷの温度が５０℃の場合、処理時間が４０秒以降、エッチング量が増加せず、エッチング量が飽和している。よって、ＣＲ処理では、反応層を形成する際のウエハＷの温度を制御することにより、ＳｉＯ２膜を除去する量を制御できる。反応層を形成する際のウエハＷの温度をエッチング量が飽和する温度（例えば、５０℃）としたＣＲ処理を繰り返すことで、ＳｉＯ２膜のエッチング量を精度よく制御できる。また、成膜処理とＣＲ処理を組み合わせて実施することで、ＳｉＯ２膜の膜厚を精度よく制御できる。 For example, the amount of the reaction layer formed by the CR treatment has temperature dependence. Therefore, in the CR process, the amount of removing the SiO 2 film changes depending on the temperature of the wafer W when the reaction layer is formed. FIG. 10 is a diagram showing an example of changes in the etching amount due to changes in the temperature of the wafer according to the embodiment. FIG. 10 shows changes in the etching amount with respect to the processing time for forming the reaction layer when the temperature of the wafer W is set to 10° C., 50° C., and 90° C. When the temperature of the wafer W is 10° C., the etching amount increases as the processing time becomes longer. On the other hand, when the temperature of the wafer W is 90° C., almost no etching occurs, and the etching amount stays near zero even if the processing time becomes long. On the other hand, when the temperature of the wafer W is 50° C., the etching amount slightly increases according to the processing time when the processing time is short, but the etching amount does not increase and the etching amount saturates when the processing time becomes long. In the example of FIG. 10, when the temperature of the wafer W is 50° C., the etching amount does not increase and the etching amount is saturated after the processing time of 40 seconds. Therefore, in the CR process, the amount of the SiO 2 film removed can be controlled by controlling the temperature of the wafer W when forming the reaction layer. The etching amount of the SiO 2 film can be accurately controlled by repeating the CR process in which the temperature of the wafer W when forming the reaction layer is set to a temperature at which the etching amount is saturated (for example, 50° C.). Further, by performing the film forming process and the CR process in combination, the film thickness of the SiO 2 film can be controlled with high accuracy.

また、ＣＲ処理は、ウエハＷのＳｉＯ２膜１１に形成されたパターンＰの粗密ある場合、同じ処理を行っても、パターンＰの粗密に応じて、パターンＰのエッチング量が変化する場合がある。また、ＣＲ処理は、パターンＰのエッチング量が、反応層を形成する際のウエハＷの温度によっても変化量が変化する。例えば、ＣＲ処理では、温度が低い場合、粗いパターンＰの方が密なパターンＰよりも大きく幅が変化し、温度が高い場合、密なパターンＰの方が粗いパターンＰよりも大きく幅が変化する。よって、ＣＲ処理は、反応層を形成する際のウエハＷの温度を制御することで、パターンＰの幅を制御できる。 Further, in the CR process, when the pattern P formed on the SiO 2 film 11 of the wafer W has a high density, the etching amount of the pattern P may change depending on the density of the pattern P even if the same process is performed. .. In the CR process, the amount of change in the etching amount of the pattern P also changes depending on the temperature of the wafer W when the reaction layer is formed. For example, in the CR process, when the temperature is low, the width of the coarse pattern P changes more than that of the dense pattern P, and when the temperature is high, the width of the dense pattern P changes more than that of the coarse pattern P. To do. Therefore, in the CR process, the width of the pattern P can be controlled by controlling the temperature of the wafer W when forming the reaction layer.

また、成膜処理とＣＲ処理を実施することで、ライン状のパターンＰのLine Width Roughness（ＬＷＲ）、Line Edge Roughness（ＬＥＲ）が改善する。図１１は、実施形態に係るライン状のパターンのＬＷＲ、ＬＥＲの改善を説明する図である。図１１（Ａ）には、ライン状のパターンＰが示されている。成膜処理では、パターンＰと同種の膜を成膜する。例えば、パターンＰがＳｉＯ２膜に形成されている場合、成膜処理では、ＣＶＤによりＳｉＯ２を成膜する。ＣＶＤでは、パターンＰの間の幅が広いところに多く成膜され、パターンＰの間の幅が狭いところに少なく成膜される。これにより、図１１（Ｂ）に示すように、ライン状のパターンＰは、側面の凹凸が軽減される。しかし、パターンＰ間の幅は、成膜によって狭くなる。そこで、ライン状のパターンＰにＣＲ処理を実施する。例えば、反応層を生成する際のウエハＷの温度を５０℃としてＣＲ処理を実施する。ＣＲ処理は、等方的にエッチングする。これにより、図１１（Ｃ）に示すように、パターンＰ間の幅を当初と同等に戻すことができる。この図１１（Ａ）〜（Ｃ）に示す成膜処理とＣＲ処理を繰り返し実施することで、ライン状のパターンＰのＬＷＲ、ＬＥＲが改善する。 In addition, the line width roughness (LWR) and line edge roughness (LER) of the line-shaped pattern P are improved by performing the film forming process and the CR process. FIG. 11 is a diagram for explaining the improvement of the LWR and LER of the line pattern according to the embodiment. A line-shaped pattern P is shown in FIG. In the film forming process, a film of the same type as the pattern P is formed. For example, if the pattern P is formed in the SiO 2 film, in the film forming process, forming the SiO 2 by CVD. In CVD, a large number of films are formed where the width between the patterns P is large, and a small number of films are formed where the width between the patterns P is small. As a result, as shown in FIG. 11B, the unevenness of the side surface of the line-shaped pattern P is reduced. However, the width between the patterns P is narrowed by the film formation. Therefore, the CR process is performed on the line-shaped pattern P. For example, the CR process is performed by setting the temperature of the wafer W when the reaction layer is generated to 50° C. The CR process is isotropically etched. As a result, as shown in FIG. 11C, the width between the patterns P can be returned to the original value. By repeatedly performing the film forming process and the CR process shown in FIGS. 11A to 11C, the LWR and LER of the line pattern P are improved.

また、成膜処理とＣＲ処理を実施することで、パターンＰの形状を制御できる。成膜処理は、成膜方法によって成膜される領域および成膜量が異なる。例えば、ＣＶＤは、パターンＰの上部に多く成膜される。ＡＬＤは、一様に成膜される。ＣＲ処理は、パターンＰの下部よりも上部が若干多くエッチングする。よって、ＣＶＤ、ＡＬＤなどの成膜処理とＣＲ処理を繰り返し実施することで、パターンＰの形状を制御できる。 Further, the shape of the pattern P can be controlled by performing the film forming process and the CR process. In the film forming process, a film forming region and a film forming amount are different depending on a film forming method. For example, CVD is often formed on the pattern P. ALD is uniformly deposited. In the CR process, the upper part of the pattern P is slightly more etched than the lower part. Therefore, the shape of the pattern P can be controlled by repeatedly performing the film forming process such as CVD and ALD and the CR process.

図１２は、実施形態に係るパターンの形状の変化の一例を示す図である。図１２（Ａ）には、ウエハＷが示されている。ウエハＷは、下地層３０（例えばシリコン層）上に、パターンＰが設けられている。パターンＰは、例えば、ＳｉＯ２膜に形成されている。図１２（Ａ）では、パターンＰは、上部の幅が下部の幅よりも小さいテーパー状の形状とされている。例えば、ＣＶＤにより、パターンＰと同種のＳｉＯ２膜３１をウエハＷに成膜する。ＣＶＤでは、上部（Top）ほど厚く成膜される。これにより、図１２（Ｂ）に示すように、パターンＰは、上部の幅が下部の幅と同程度（断面が矩形状）になる。その後、ＳｉＯ２膜をＣＲ処理する。ＣＲ処理は、等方的に略一様にエッチングする。これにより、図１２（Ｃ）に示すように、パターンＰを、上部の幅と下部の幅がほぼ等しく、側面が垂直な形状とすることができる。この後下地のエッチング対象膜をエッチングしてもよい。 FIG. 12 is a diagram showing an example of changes in the shape of the pattern according to the embodiment. The wafer W is shown in FIG. In the wafer W, the pattern P is provided on the base layer 30 (for example, a silicon layer). The pattern P is formed on, for example, a SiO 2 film. In FIG. 12A, the pattern P has a tapered shape in which the upper width is smaller than the lower width. For example, the SiO 2 film 31 of the same type as the pattern P is formed on the wafer W by CVD. In CVD, the film is formed thicker on the top. As a result, as shown in FIG. 12B, the width of the pattern P is approximately the same as the width of the lower portion (the cross section is rectangular). After that, the SiO 2 film is subjected to CR processing. The CR process isotropically etches substantially uniformly. As a result, as shown in FIG. 12C, the pattern P can have a shape in which the upper width and the lower width are substantially equal to each other and the side surfaces are vertical. After that, the underlying film to be etched may be etched.

図１３は、実施形態に係るパターンの形状の変化の他の一例を示す図である。図１３（Ａ）には、初期状態のパターンＰが示されている。初期状態のパターンＰは、上部の幅と下部の幅がほぼ等しく、側面が垂直な形状とされている。図１３（Ｂ）には、初期状態のパターンＰにＣＶＤを実施した場合のパターンＰの一例を示している。ＣＶＤは、成膜時間が長くなるほど、上部が厚く成膜される。ＣＶＤの成膜時間を適切に制御することで、パターンＰは、上部の幅が下部の幅よりも大きい逆テーパー状の形状となる。次に、ＳｉＯ２膜３２をＣＲ処理する。ＣＲ処理は、等方的に略一様にエッチングする。これにより、図１３（Ｃ）に示すように、パターンＰを、下部の幅が当初より小さい、逆テーパー状の形状することができる。形状変更後のパターンを用いてエッチング対象膜をエッチングしてもよい。 FIG. 13 is a diagram showing another example of change in the shape of the pattern according to the embodiment. FIG. 13A shows the pattern P in the initial state. The pattern P in the initial state has a shape in which the width of the upper portion and the width of the lower portion are substantially equal to each other and the side surfaces are vertical. FIG. 13B shows an example of the pattern P when the CVD is performed on the pattern P in the initial state. In CVD, the longer the film formation time, the thicker the film is formed on the upper part. By appropriately controlling the CVD film formation time, the pattern P has an inverse tapered shape in which the width of the upper portion is larger than the width of the lower portion. Next, the SiO2 film 32 is subjected to CR processing. The CR process isotropically etches substantially uniformly. As a result, as shown in FIG. 13C, the pattern P can be formed in a reverse taper shape in which the width of the lower portion is smaller than the initial width. The etching target film may be etched using the pattern whose shape has been changed.

図１４は、実施形態に係るパターンの形状の変化の他の一例を示す図である。図１４（Ａ）には、下地層３０上にパターンＰが設けられている。また、例えば、ＣＶＤとＣＲ処理を行うことで、パターンＰの上部にＳｉＯ２膜３１が形成されている。パターンＰは、ＳｉＯ２膜３１が形成されたことにより、上部の幅と下部の幅が初期状態とほぼ等しい状態で、高さが増加している。さらにＣＲ処理を行うと、図１４（Ｂ）に示すように、パターンＰの幅を小さくすることができる。形状変更後のパターンを用いてエッチング対象膜をエッチングしてもよい。 FIG. 14 is a diagram showing another example of changes in the shape of the pattern according to the embodiment. In FIG. 14A, the pattern P is provided on the base layer 30. Further, for example, the SiO 2 film 31 is formed on the pattern P by performing CVD and CR processing. Since the SiO 2 film 31 is formed in the pattern P, the height is increased in a state where the upper width and the lower width are substantially equal to the initial state. When the CR process is further performed, the width of the pattern P can be reduced as shown in FIG. The etching target film may be etched using the pattern whose shape has been changed.

このように成膜処理とＣＲ処理を実施することで、パターンＰの形状（マスクの形状）を制御できる。 By performing the film formation process and the CR process in this manner, the shape of the pattern P (mask shape) can be controlled.

また、成膜処理で成膜するシリコン含有膜や、有機膜などの膜は、エッチングのマスクとして用いることができる。また、成膜処理で成膜するシリコン含有膜や、有機膜などの膜は、エッチングの保護膜として用いることができる。 In addition, a silicon-containing film formed by a film formation process or a film such as an organic film can be used as an etching mask. In addition, a silicon-containing film formed by a film formation process or a film such as an organic film can be used as a protective film for etching.

図１５は、実施形態に係る膜をマスクとして用いたエッチングの一例を示す図である。図１５（Ａ）に示すように、ウエハＷには、被エッチング膜４０が設けられている。被エッチング膜４０は、例えば、Ｓｉ膜またはＳｉＮ膜である。被エッチング膜４０上には、マスク４１（例えば、ＳｉＯ２膜）が設けられている。マスク４１には、パターンＰが形成されている。例えば、ＣＶＤまたはＡＬＤにより、ウエハＷにマスク４１と同種の膜４２（例えば、ＳｉＯ２膜）を成膜する。これにより、マスク４１を厚くできる。マスク４１を用いて、被エッチング膜４０をエッチングする。被エッチング膜４０がＳｉ膜である場合、ハロゲンガスでエッチングする。被エッチング膜４０がＳｉＮ膜である場合、ＣＨＦ系ガスでエッチングする。ここで、図１５（Ａ）に示すように、マスク４１を厚くできることから、被エッチング膜４０をより長時間エッチングできる。図１５（Ｂ）に示すように、被エッチング膜４０は、パターンＰに沿ってエッチングされる。そして、膜４２を除去する。例えば、ＳｉＯ２膜を除去するＣＲ処理を行う。これにより、図１５（Ｃ）に示すように、マスク４１および膜４２などのＳｉＯ２膜を除去できる。 FIG. 15 is a diagram showing an example of etching using the film according to the embodiment as a mask. As shown in FIG. 15A, the film W to be etched is provided on the wafer W. The etching target film 40 is, for example, a Si film or a SiN film. A mask 41 (for example, a SiO 2 film) is provided on the etching target film 40. A pattern P is formed on the mask 41. For example, a film 42 (for example, a SiO 2 film) of the same type as the mask 41 is formed on the wafer W by CVD or ALD. Thereby, the mask 41 can be thickened. The etching target film 40 is etched using the mask 41. When the film to be etched 40 is a Si film, it is etched with a halogen gas. When the film to be etched 40 is a SiN film, it is etched with a CHF-based gas. Here, as shown in FIG. 15A, since the mask 41 can be thickened, the etching target film 40 can be etched for a longer time. As shown in FIG. 15B, the etching target film 40 is etched along the pattern P. Then, the film 42 is removed. For example, CR processing is performed to remove the SiO 2 film. As a result, the SiO 2 film such as the mask 41 and the film 42 can be removed as shown in FIG.

図１６は、実施形態に係る膜を保護膜として用いたエッチングの一例を示す図である。図１６（Ａ）に示すように、ウエハＷには、被エッチング膜４０が設けられている。被エッチング膜４０は、例えば、Ｓｉ膜または、ＳｉＮ膜である。被エッチング膜４０上には、マスク４１（例えば、ＳｉＯ２膜）が設けられている。マスク４１には、パターンＰが形成されている。被エッチング膜４０は、パターンＰに沿ってエッチングされてホールＨが形成されている。例えば、ＡＬＤにより、ウエハＷに膜４２（例えば、ＳｉＯ２膜）を成膜する。これにより、図１６（Ａ）に示すように、マスク４１の表面および被エッチング膜４０のホールＨの内面が膜４２で覆われ、保護される。そして、異方性エッチングによりウエハＷをエッチングする。これにより、図１６（Ｂ）に示すように、ホールＨの側壁を膜４２で保護しつつホールＨをさらに深くエッチングできる。そして、ＳｉＯ２膜を除去するＣＲ処理を行う。これにより、図１６（Ｃ）に示すように、マスク４１および膜４２を除去できる。 FIG. 16 is a diagram showing an example of etching using the film according to the embodiment as a protective film. As shown in FIG. 16A, the wafer W is provided with a film to be etched 40. The etching target film 40 is, for example, a Si film or a SiN film. A mask 41 (for example, a SiO 2 film) is provided on the etching target film 40. A pattern P is formed on the mask 41. The etching target film 40 is etched along the pattern P to form the holes H. For example, the film 42 (eg, SiO 2 film) is formed on the wafer W by ALD. As a result, as shown in FIG. 16A, the surface of the mask 41 and the inner surface of the hole H of the film to be etched 40 are covered and protected by the film 42. Then, the wafer W is etched by anisotropic etching. Thereby, as shown in FIG. 16B, the hole H can be etched deeper while the sidewall of the hole H is protected by the film 42. Then, a CR process for removing the SiO 2 film is performed. Thus, the mask 41 and the film 42 can be removed as shown in FIG.

次に、上述したような、エッチング処理を含んだ基板処理の流れを説明する。図１７は、実施形態に係る基板処理の流れの他の一例を示すフローチャートである。図１７に示す基板処理は、図９に示したＳ１０の後に、さらにウエハＷのエッチングする工程（ステップＳ２０）を含む。これにより、パターン（マスク）を保護できるので、被エッチング膜４０をより長時間エッチングできる。また、ホールＨの側壁を保護しつつホールＨをさらに深くエッチングできる。なお、図１７に示した基板処理の流れでは、ステップＳ１０の後、ステップＳ２０を実施する場合を例に説明したが、これに限定されるものではない。例えば、ステップＳ２０は、ステップＳ１４の後に実施してもよい。 Next, a flow of the substrate processing including the etching processing as described above will be described. FIG. 17 is a flowchart showing another example of the flow of substrate processing according to the embodiment. The substrate processing shown in FIG. 17 further includes a step of etching the wafer W (step S20) after S10 shown in FIG. As a result, the pattern (mask) can be protected, and the film to be etched 40 can be etched for a longer time. Further, the hole H can be etched deeper while protecting the side wall of the hole H. In the flow of substrate processing shown in FIG. 17, the case where step S20 is performed after step S10 has been described as an example, but the present invention is not limited to this. For example, step S20 may be performed after step S14.

ところで、ＣＲ処理は、ＳｉＯ２膜などのシリコン含有膜に反応層（ＡＦＳ）を形成し、反応層を昇華させることで、シリコン含有膜をエッチングする。しかし、シリコン含有膜に、反応層の形成や、反応層の昇華を阻害する阻害要因となる膜を形成した場合、ＣＲ処理は、シリコン含有膜のエッチングが阻害される。図１８Ａは、実施形態に係る阻害要因となる膜の一例を示す図である。例えば、カーボン膜には、ＡＦＳを形成できない。このため、シリコン含有膜５０にカーボンの膜（以下「カーボン膜」とも称する。）５１が形成されている場合、ＣＲ処理を実施してもＡＦＳが形成されないため、シリコン含有膜５０のエッチングが阻害される。図１８Ｂは、実施形態に係る阻害要因となる膜の他の一例を示す図である。例えば、ＳｉＣｌ４やＳｉＢｒ４のガスを供給すると、シリコン含有膜５０には、ＳｉＣｌｘやＳｉＢｒｘによる膜５２を成膜される。シリコン含有膜５０にＳｉＣｌｘやＳｉＢｒｘの膜５２が形成されている場合、ＡＦＳの形成でＮＦ３ガス、ＮＨ３ガス、Ａｒガスが供給されると、膜５２は、ＡＦＳと共に、ＮＨ４Ｆ、ＮＨ４Ｃｌ、ＮＨ４Ｂｒなどの揮発しにくい物質による膜５３に改質される。このため、シリコン含有膜５０にＳｉＣｌｘやＳｉＢｒｘの膜５２が形成されている場合、ＣＲ処理を実施してもＡＦＳが揮発しにくくなるため、シリコン含有膜５０のエッチングが阻害される。 By the way, in the CR process, a silicon-containing film is etched by forming a reaction layer (AFS) on a silicon-containing film such as a SiO 2 film and sublimating the reaction layer. However, in the case of forming a reaction layer on the silicon-containing film or a film which becomes an inhibiting factor that inhibits sublimation of the reaction layer, the etching of the silicon-containing film is inhibited by the CR treatment. FIG. 18A is a diagram showing an example of a film that becomes an inhibiting factor according to the embodiment. For example, AFS cannot be formed on a carbon film. For this reason, when the carbon film (hereinafter also referred to as “carbon film”) 51 is formed on the silicon-containing film 50, AFS is not formed even if the CR process is performed, so that the etching of the silicon-containing film 50 is hindered. To be done. FIG. 18B is a diagram showing another example of a film that becomes an inhibiting factor according to the embodiment. For example, when a gas of SiCl 4 or SiBr 4 is supplied, a film 52 of SiClx or SiBrx is formed on the silicon-containing film 50. When a film 52 of SiClx or SiBrx is formed on the silicon-containing film 50, when the NF 3 gas, the NH 3 gas, and the Ar gas are supplied in the formation of AFS, the film 52 is formed with NH 4 F, NH together with AFS. The film 53 is modified by a substance that is hard to volatilize, such as 4 Cl and NH 4 Br. Therefore, when the SiClx or SiBrx film 52 is formed on the silicon-containing film 50, the AFS is less likely to volatilize even if the CR process is performed, and the etching of the silicon-containing film 50 is hindered.

図１９は、実施形態に係るＣＲ処理によるパターンの形状の変化の一例を説明する図である。図１９（Ａ）には、ウエハＷの一例が示されている。ウエハＷは、下地となる下地層３０（例えばシリコン層）上に、ＳｉＯ２膜３２が設けられている。ＳｉＯ２膜３２には、パターンＰが形成されている。図１９は、ウエハＷに阻害要因となる膜を設けていない場合のＣＲ処理によるパターンＰの形状の変化を示している。ＣＲ処理では、ＮＦ３ガス、ＮＨ３ガス、Ａｒガスなどの各種のガスを導入すると共にプラズマを生成する。これにより、ＳｉＯ２膜３２には、図１９（Ｂ）に示すように、ＡＦＳの層３３が形成される。そして、ＣＲ処理では、ウエハＷを加熱し、ＡＦＳの層３３を除去する。これにより、図１９（Ｃ）に示すように、ＳｉＯ２膜３２がエッチングされて各パターンＰが全体的に小さくなり、パターンＰ間の幅が広くなってなる。 FIG. 19 is a diagram illustrating an example of a change in the shape of the pattern due to the CR processing according to the embodiment. FIG. 19A shows an example of the wafer W. The wafer W has a SiO 2 film 32 provided on a base layer 30 (for example, a silicon layer) which is a base. A pattern P is formed on the SiO 2 film 32. FIG. 19 shows a change in the shape of the pattern P due to the CR process when the wafer W is not provided with a film that becomes an obstacle. In the CR process, various gases such as NF 3 gas, NH 3 gas and Ar gas are introduced and plasma is generated. As a result, the AFS layer 33 is formed on the SiO 2 film 32, as shown in FIG. Then, in the CR process, the wafer W is heated to remove the AFS layer 33. As a result, as shown in FIG. 19C, the SiO 2 film 32 is etched and the respective patterns P are reduced in size, and the width between the patterns P is increased.

図２０は、実施形態に係る成膜処理およびＣＲ処理によるパターンの形状の変化の一例を説明する図である。図２０（Ａ）には、図１９と同様に、パターンＰが形成されたウエハＷが示されている。図２０は、阻害要因となる膜を成膜した場合のＣＲ処理によるパターンの形状の変化を示している。例えば、ＣＨ４やＡｒのガスを供給すると共にプラズマを生成して、図２０（Ｂ）に示すように、阻害要因となる膜としてカーボン膜５１をウエハＷに成膜する。なお、カーボン膜５１は、ＡＬＤにより成膜してもよい。このカーボン膜５１が形成されたウエハＷにＣＲ処理を実施した場合、カーボン膜５１にＡＦＳが形成されないため、図２０（Ｃ）に示すように、エッチングされない。カーボン膜５１は、Ｏ２ガスを供給すると共にプラズマを生成することで、図２０（Ｄ）に示すように、除去できる。 FIG. 20 is a diagram illustrating an example of changes in the shape of the pattern due to the film forming process and the CR process according to the embodiment. FIG. 20A shows a wafer W on which a pattern P has been formed, as in FIG. FIG. 20 shows a change in the shape of the pattern due to the CR process when a film which becomes an inhibiting factor is formed. For example, a gas of CH 4 or Ar is supplied and plasma is generated, and as shown in FIG. 20B, a carbon film 51 is formed on the wafer W as a film that becomes an inhibiting factor. The carbon film 51 may be formed by ALD. When the CR process is performed on the wafer W on which the carbon film 51 is formed, the carbon film 51 is not etched as shown in FIG. 20C because the AFS is not formed on the carbon film 51. The carbon film 51 can be removed as shown in FIG. 20D by supplying O 2 gas and generating plasma.

図２１は、実施形態に係る成膜処理およびＣＲ処理によるパターンの変化の一例を示す図である。図２１の「初期」には、ウエハＷに形成されたパターンＰの初期形状が示されている。また、パターンＰの高さ（Height）が示されている。また、パターンＰ上部でのパターンＰ間の幅がTop−CD（Critical Dimension）として示されている。 FIG. 21 is a diagram showing an example of pattern changes due to the film forming process and the CR process according to the embodiment. The initial shape of the pattern P formed on the wafer W is shown in "initial" of FIG. Also, the height of the pattern P is shown. Further, the width between the patterns P on the upper part of the pattern P is shown as Top-CD (Critical Dimension).

図２１の「ＣＲ」は、阻害要因となる膜を設けずに、ＣＲ処理を実施した際のパターンＰの形状の変化を示している。「ＣＲ」は、ＣＲ処理を５サイクル実施した結果である。「ＣＲ」は、パターンＰの高さが初期状態から減少している。また、「ＣＲ」では、パターンＰの幅が初期状態から減少してため、パターンＰ間の幅（Top−CD）が初期状態から増加している。 21. “CR” in FIG. 21 shows a change in the shape of the pattern P when the CR process is performed without providing the film that becomes the inhibiting factor. “CR” is the result of performing the CR process for 5 cycles. In “CR”, the height of the pattern P has decreased from the initial state. Further, in “CR”, the width of the pattern P decreases from the initial state, and thus the width between the patterns P (Top-CD) increases from the initial state.

図２１の「ＳｉＣｌ４＋ＣＲ」は、阻害要因となる膜としてＳｉＣｌｘを成膜してＣＲ処理を実施した際のパターンＰの形状の変化を示している。「ＳｉＣｌ４＋ＣＲ」は、ＳｉＣｌ４ガスを供給しつつプラズマを生成してＳｉＣｌｘの膜をＳｉＯ２膜３２に成膜した後、ＣＲ処理を実施し、Ｏ２ガスを供給しつつプラズマを生成してＳｉＣｌｘを除去することを１サイクルとし、５サイクル実施した結果である。「ＳｉＣｌ４＋ＣＲ」では、ＳｉＣｌｘを成膜した影響でパターンＰの高さが初期状態から若干増加している。また、「ＳｉＣｌ４＋ＣＲ」では、ＳｉＣｌｘを成膜した影響でパターンＰの幅が横方向にも若干増加しており、パターンＰ間の幅（Top−CD）が初期状態から若干減少している。 "SiCl4+CR" in FIG. 21 shows a change in the shape of the pattern P when SiC treatment is performed by forming SiClx as a film that becomes an inhibiting factor. “SiCl4+CR” is a method of generating plasma while supplying SiCl 4 gas to form a film of SiClx on the SiO 2 film 32, and then performing CR processing to generate plasma while supplying O 2 gas to generate SiClx. Is the result of carrying out 5 cycles. In “SiCl4+CR”, the height of the pattern P is slightly increased from the initial state due to the influence of depositing SiClx. In the case of “SiCl4+CR”, the width of the pattern P is slightly increased in the lateral direction due to the effect of depositing SiClx, and the width between the patterns P (Top-CD) is slightly decreased from the initial state.

図２１の「Ｃａｒｂｏｎ＋ＣＲ」は、阻害要因となる膜としてカーボン膜を成膜してＣＲ処理を実施した際のパターンＰの形状の変化を示している。「Ｃａｒｂｏｎ＋ＣＲ」では、ＳｉＣｌ４ガスを供給しつつプラズマを生成してカーボン膜をＳｉＯ２膜３２に成膜した後、ＣＲ処理を実施し、Ｏ２ガスを供給しつつプラズマを生成してカーボン膜を除去することを１サイクルとし、５サイクル実施した結果である。「Ｃａｒｂｏｎ＋ＣＲ」では、パターンＰの高さおよびパターンＰ間の幅が初期状態と同程度なっている。 "Carbon+CR" in FIG. 21 shows a change in the shape of the pattern P when a carbon film is formed as a film that becomes an inhibiting factor and CR processing is performed. In “Carbon+CR”, plasma is generated while supplying SiCl 4 gas to form a carbon film on the SiO 2 film 32, and then CR treatment is performed, and plasma is generated while supplying O 2 gas to generate the carbon film. Is the result of carrying out 5 cycles. In “Carbon+CR”, the height of the pattern P and the width between the patterns P are substantially the same as in the initial state.

図２２は、実施形態に係るパターンの高さ、幅の変化の一例を示す図である。図２２の下部には、図２１に示した「ＣＲ」、「ＳｉＣｌ４＋ＣＲ」、「Ｃａｒｂｏｎ＋ＣＲ」についての「初期」からのパターンＰの高さ（Height）の変化量、パターンＰの幅（CD/2）の変化量が示されている。なお、パターンＰは、両側面がそれぞれエッチングされるため、パターンＰの幅の変化量は、「初期」からのパターンＰ間の幅（Top−CD）の変化量の１／２の値としている。また、図２２の上部には、「ＣＲ」、「ＳｉＣｌ４＋ＣＲ」、「Ｃａｒｂｏｎ＋ＣＲ」についての「初期」からのパターンＰの高さ（Height）の変化量、パターンＰの幅（CD/2）の変化量をエッチング量としてグラフに示している。例えば、「ＣＲ」は、パターンＰの高さ（Height）の変化量が９ｎｍ、パターンＰの幅（CD/2）の変化量が８．４ｎｍとなっており、パターンＰが縦方向および横方向にもエッチングされている。「ＳｉＣｌ４＋ＣＲ」は、パターンＰの高さ（Height）の変化量が−４．２ｎｍ、パターンＰの幅（CD/2）の変化量が−０．６ｎｍとなっており、ＳｉＣｌｘを成膜した影響でパターンＰが縦方向に増加している。「Ｃａｒｂｏｎ＋ＣＲ」は、パターンＰの高さ（Height）の変化量が０．９０５ｎｍ、パターンＰの幅（CD/2）の変化量が−１．３ｎｍとなっており、パターンＰの高さおよびパターンＰ間の幅の変化が小さいことからパターンＰのエッチングが阻害されている。 FIG. 22 is a diagram showing an example of changes in the height and width of the pattern according to the embodiment. In the lower part of FIG. 22, the amount of change in the height of the pattern P from the “initial” for “CR”, “SiCl4+CR”, and “Carbon+CR” shown in FIG. 21, the width of the pattern P (CD/2 ) Is shown. Since both sides of the pattern P are etched, the amount of change in the width of the pattern P is 1/2 of the amount of change in the width (Top-CD) between the patterns P from the “initial”. .. In the upper part of FIG. 22, the amount of change in the height (Height) of the pattern P from the “initial” for “CR”, “SiCl4+CR”, and “Carbon+CR” and the change in the width (CD/2) of the pattern P are shown. The amount is shown in the graph as the etching amount. For example, “CR” has a change amount of the height (Height) of the pattern P of 9 nm and a change amount of the width (CD/2) of the pattern P of 8.4 nm, and the pattern P has a vertical direction and a horizontal direction. Is also etched. In “SiCl4+CR”, the variation amount of the height (Height) of the pattern P is −4.2 nm and the variation amount of the width (CD/2) of the pattern P is −0.6 nm. The pattern P increases in the vertical direction. In “Carbon+CR”, the variation amount of the height (Height) of the pattern P is 0.905 nm and the variation amount of the width (CD/2) of the pattern P is −1.3 nm. Since the change in width between P is small, the etching of the pattern P is hindered.

実施形態に係る基板処理では、このような阻害要因となる膜を成膜した後、ＣＲ処理を実施することで、パターンＰの形状を制御できる。図２３は、実施形態に係る成膜処理およびＣＲ処理によるパターンの形状の変化の一例を説明する図である。図２３（Ａ）には、図１９と同様に、パターンＰが形成されたウエハＷが示されている。例えば、ＣＨ４やＡｒのガスを供給すると共にプラズマを生成して、図２３（Ｂ）に示すように、阻害要因となる膜としてカーボン膜５１をウエハＷに成膜する。なお、カーボン膜５１は、ＡＬＤにより成膜してもよい。そして、Ｏ２ガスを導入してプラズマを生成することで、図２３（Ｃ）に示すように、パターンＰの上部のカーボン膜５１を除去する。Ｏ２ガスによるプラズマは、パターンＰの上部側からカーボン膜５１をエッチングする。このため、プラズマの処理時間等の条件を調整することで、パターンＰの上部のカーボン膜５１を除去できる。このようにパターンＰの上部のカーボン膜５１が除去されたウエハＷにＣＲ処理を実施する。ＣＲ処理では、図２３（Ｄ）に示すように、ＳｉＯ２膜１１は、カーボン膜５１が除去されたパターンＰの上部にＡＦＳの層３３が形成され。このため、パターンＰの上部側がエッチングされる。そして、Ｏ２ガスを供給すると共にプラズマを生成してカーボン膜５１を除去する。これにより、図２３（Ｅ）に示すように、パターンＰの幅を大きく変えることなく、パターンＰの高さを低くすることができる。 In the substrate processing according to the embodiment, the shape of the pattern P can be controlled by performing the CR processing after forming the film that becomes such an inhibiting factor. FIG. 23 is a diagram illustrating an example of changes in the shape of the pattern due to the film forming process and the CR process according to the embodiment. FIG. 23A shows a wafer W on which a pattern P is formed, as in FIG. For example, a gas of CH 4 or Ar is supplied and plasma is generated, and as shown in FIG. 23B, a carbon film 51 is formed on the wafer W as a film that becomes an inhibiting factor. The carbon film 51 may be formed by ALD. Then, by introducing O 2 gas to generate plasma, the carbon film 51 above the pattern P is removed as shown in FIG. The plasma of O 2 gas etches the carbon film 51 from the upper side of the pattern P. Therefore, the carbon film 51 above the pattern P can be removed by adjusting the conditions such as the plasma processing time. Thus, the CR process is performed on the wafer W from which the carbon film 51 on the pattern P is removed. In the CR process, as shown in FIG. 23D, in the SiO 2 film 11, the AFS layer 33 is formed on the pattern P from which the carbon film 51 is removed. Therefore, the upper side of the pattern P is etched. Then, O 2 gas is supplied and plasma is generated to remove the carbon film 51. As a result, the height of the pattern P can be lowered without significantly changing the width of the pattern P, as shown in FIG.

図２４は、実施形態に係る成膜処理およびＣＲ処理によるパターンの変化の一例を示す図である。図２４には、図２１に示した「初期」、「ＣＲ」、「Ｃａｒｂｏｎ＋ＣＲ」のパターンＰの形状の変化が示されている。 FIG. 24 is a diagram showing an example of pattern changes due to the film forming process and the CR process according to the embodiment. FIG. 24 shows changes in the shape of the pattern P of “initial”, “CR”, and “Carbon+CR” shown in FIG.

図２４の「Ｃａｒｂｏｎ＋Ｍｏｄ．＋ＣＲ」は、図２３に示したように、阻害要因となる膜としてカーボン膜５１を成膜し、パターンＰの上部のカーボン膜５１を除去してＣＲ処理を実施した際のパターンＰの形状の変化を示している。「Ｃａｒｂｏｎ＋Ｍｏｄ．＋ＣＲ」では、パターンＰの高さが初期状態から減少している。また、「Ｃａｒｂｏｎ＋Ｍｏｄ．＋ＣＲ」では、パターンＰの幅が初期状態から若干減少しており、パターンＰ間の幅が初期状態から若干増加している。この理由は、パターンＰの上側のカーボン膜５１が除去されてパターンＰの上側の側面もエッチングされてしまうためである。図２３に示すように、「Ｃａｒｂｏｎ＋Ｍｏｄ．＋ＣＲ」では、パターンＰの上側で幅が減少している。 As shown in FIG. 23, “Carbon+Mod.+CR” shown in FIG. 24 is obtained when the carbon film 51 is formed as a film that becomes an inhibiting factor, and the carbon film 51 on the upper portion of the pattern P is removed to perform CR processing. The change in the shape of the pattern P is shown. In “Carbon+Mod.+CR”, the height of the pattern P decreases from the initial state. Further, in “Carbon+Mod.+CR”, the width of the pattern P is slightly reduced from the initial state, and the width between the patterns P is slightly increased from the initial state. The reason is that the carbon film 51 on the upper side of the pattern P is removed and the upper side surface of the pattern P is also etched. As shown in FIG. 23, in “Carbon+Mod.+CR”, the width decreases on the upper side of the pattern P.

図２５は、実施形態に係るパターンの高さ、幅の変化の一例を示す図である。図２５の下部には、図２４に示した「ＣＲ」、「Ｃａｒｂｏｎ＋ＣＲ」、「Ｃａｒｂｏｎ＋Ｍｏｄ．＋ＣＲ」についての「初期」からのパターンＰの高さ（Height）の変化量、パターンＰの幅（CD/2）の変化量が示されている。「ＣＲ」および「Ｃａｒｂｏｎ＋ＣＲ」は、図２２と同じものを示している。また、図２４の上部には、「ＣＲ」、「Ｃａｒｂｏｎ＋ＣＲ」、「Ｃａｒｂｏｎ＋Ｍｏｄ．＋ＣＲ」についての「初期」からのパターンＰの高さ（Height）の変化量、パターンＰの幅（CD/2）の変化量をエッチング量としてグラフに示している。「Ｃａｒｂｏｎ＋Ｍｏｄ．＋ＣＲ」は、パターンＰの高さ（Height）の変化量が１１．６ｎｍ、パターンＰの幅（CD/2）の変化量が３．５６５ｎｍとなっており、パターンＰの横方向よりも縦方向が大きくエッチングされる。このように、阻害要因となる膜の成膜処理とＣＲ処理を実施することで、パターンＰを横方向よりも縦方向に大きくエッチングでき、パターンＰの形状（マスクの形状）を制御できる。 FIG. 25 is a diagram showing an example of changes in the height and width of the pattern according to the embodiment. In the lower part of FIG. 25, the amount of change in the height (Height) of the pattern P from the “initial” for the “CR”, “Carbon+CR”, and “Carbon+Mod.+CR” shown in FIG. /2) change amount is shown. “CR” and “Carbon+CR” have the same meaning as in FIG. In the upper part of FIG. 24, the amount of change in the height (Height) of the pattern P from the “initial” for “CR”, “Carbon+CR”, and “Carbon+Mod.+CR” and the width of the pattern P (CD/2). In the graph, the amount of change of is shown as the etching amount. In “Carbon+Mod.+CR”, the amount of change in the height (Height) of the pattern P is 11.6 nm and the amount of change in the width (CD/2) of the pattern P is 3.565 nm. Is also greatly etched in the vertical direction. In this way, by performing the film forming process and the CR process of the film that becomes the inhibiting factor, the pattern P can be etched larger in the vertical direction than in the horizontal direction, and the shape of the pattern P (mask shape) can be controlled.

また、上記の実施形態に係るプラズマ処理装置１００では、ウエハＷが載置される載置台１１０の載置面全面にヒータ１１１を１つ設けて、ウエハＷの温度を制御する場合を例に説明したが、これに限定されるものではない。載置台１１０の載置面を複数のゾーンに分割し、それぞれのゾーンにヒータ１１１を設けて、ゾーンごとにウエハＷの温度を制御してもよい。載置台１１０の載置面は、同心円状に分割されてもよく、さらに、周方向に分割されてもよい。図２６は、実施形態に係る載置台の載置面のゾーン分割の一例を示す図である。図２６には、載置台１１０の載置面１１５が示されている。載置面１１５にはウエハＷが載置される。載置面１１５は、複数のゾーン１１６に分割されている。図２６の例では、載置面１１５は、同心円状に分割され、さらに周方向に分割されている。成膜処理およびＣＲ処理は、温度によって成膜量やエッチング量が変化する。よって、このように載置面１１５を複数のゾーン１１６に分割し、ゾーン１１６ごとにウエハＷの温度を制御することで、各ゾーン１１６に対応するウエハＷの領域ごとにパターンＰの形状を制御できる。例えば、成膜処理では、ウエハＷのセンターとエッジとでパターンＰのＣＤがばらつくことが多い。そこで、載置台１１０の載置面１１５の各ゾーン１１６の温度をＣＤのばらつきが小さくなるように温度制御することで、形成されるパターンＰのＣＤをそろえることができる。なお、温度制御は、パターンＰのＣＤを均一にする制御に限定されるものではなく、パターンＰのＣＤがあえて不均一となるように制御してもよい。例えば、後工程でパターンＰのＣＤがウエハＷのセンターとエッジで不均一となる場合、後工程の後にパターンＰのＣＤの均一とするため、ウエハＷのセンターとエッジでパターンＰのＣＤが不均一となるように各ゾーン１１６の温度を制御してもよい。 Further, in the plasma processing apparatus 100 according to the above-described embodiment, a case where one heater 111 is provided on the entire mounting surface of the mounting table 110 on which the wafer W is mounted to control the temperature of the wafer W will be described as an example. However, the present invention is not limited to this. The mounting surface of the mounting table 110 may be divided into a plurality of zones, and a heater 111 may be provided in each zone to control the temperature of the wafer W for each zone. The mounting surface of the mounting table 110 may be divided into concentric circles or may be divided in the circumferential direction. FIG. 26 is a diagram showing an example of zone division of the mounting surface of the mounting table according to the embodiment. FIG. 26 shows the mounting surface 115 of the mounting table 110. The wafer W is mounted on the mounting surface 115. The mounting surface 115 is divided into a plurality of zones 116. In the example of FIG. 26, the mounting surface 115 is divided into concentric circles and further divided in the circumferential direction. In the film forming process and the CR process, the film forming amount and the etching amount change depending on the temperature. Therefore, by dividing the mounting surface 115 into a plurality of zones 116 and controlling the temperature of the wafer W for each zone 116, the shape of the pattern P is controlled for each region of the wafer W corresponding to each zone 116. it can. For example, in the film forming process, the CD of the pattern P often varies between the center and the edge of the wafer W. Therefore, by controlling the temperature of each zone 116 on the mounting surface 115 of the mounting table 110 so that the variation of CD is reduced, the CDs of the formed pattern P can be aligned. It should be noted that the temperature control is not limited to the control for making the CD of the pattern P uniform, and the CD of the pattern P may be controlled to be nonuniform. For example, when the CD of the pattern P is nonuniform in the center and the edge of the wafer W in the post process, the CD of the pattern P is not uniform in the center and the edge of the wafer W in order to make the CD of the pattern P uniform after the post process. The temperature of each zone 116 may be controlled to be uniform.

図２７は、実施形態に係る被処理体の温度と成膜量との関係の一例を説明するための図である。基板処理装置において処理されるウエハＷは例えば、直径約３００ｍｍの円盤形状である。ウエハＷに対して成膜処理を実行するときウエハＷの温度によって成膜量が変動することが知られている。図２７の（Ａ）は、ウエハＷの温度と成膜量との関係を示す。（Ａ）に示すように、ウエハＷ温度が高くなると成膜量は増加し、ウエハＷ温度が低くなると成膜量が減少する。 FIG. 27 is a diagram for explaining an example of the relationship between the temperature of the object to be processed and the film formation amount according to the embodiment. The wafer W processed in the substrate processing apparatus has, for example, a disk shape with a diameter of about 300 mm. It is known that when the film forming process is performed on the wafer W, the film forming amount varies depending on the temperature of the wafer W. FIG. 27A shows the relationship between the temperature of the wafer W and the film formation amount. As shown in (A), the film formation amount increases as the wafer W temperature increases, and the film formation amount decreases as the wafer W temperature decreases.

他方、エッチング等の処理時にはウエハＷの中心部分では形状異常（例えばボーイング）が小さく、ウエハＷのエッジ部分で形状異常が大きくなる傾向があることが知られている。 On the other hand, it is known that during processing such as etching, the shape abnormality (for example, bowing) in the central portion of the wafer W is small and the shape abnormality in the edge portion of the wafer W tends to be large.

そこで、形状異常が小さい傾向がある中心部の温度を、形状異常が大きい傾向があるエッジ部よりも低くなるよう載置台１１０の各ゾーン１１６の温度を制御する。このように制御すれば、形成される膜の膜厚をウエハＷの半径方向位置に応じて調整することができ、形成される膜の面内均一性を向上できる。 Therefore, the temperature of each zone 116 of the mounting table 110 is controlled so that the temperature of the central portion where the shape abnormality tends to be small is lower than the temperature of the edge portion where the shape abnormality tends to be large. By controlling in this way, the film thickness of the formed film can be adjusted according to the radial position of the wafer W, and the in-plane uniformity of the formed film can be improved.

また、膜厚制御のために図２７の（Ｂ）に示すように径方向および周方向に分割された複数のゾーンを設けて、各々独立に温度制御できるようにすることで、面内均一性の向上以外にも、温度制御を利用できる。例えば、ウエハＷの位置ごとに形成する膜の厚みを変える等の処理も実現できる。 Further, in order to control the film thickness, a plurality of zones which are divided in the radial direction and the circumferential direction are provided as shown in FIG. Besides improving the temperature control, temperature control can be used. For example, processing such as changing the thickness of the film formed for each position of the wafer W can be realized.

１０ Ｓｉ層
１１ ＳｉＯ２膜
１２ ＳｉＮ膜
１４ 自然酸化膜
５１ カーボン膜
５２ 膜
１００ プラズマ処理装置
２００ 加熱装置
Ｐ パターン
Ｗ ウエハ 10 Si layer 11 SiO 2 film 12 SiN film 14 natural oxide film 51 carbon film 52 film 100 plasma processing apparatus 200 heating apparatus P pattern W wafer

Claims (8)

パターンを有する処理対象の基板を提供する工程と、
前記基板に膜を成膜する工程と、
前記基板の表層に反応層をプラズマにより形成する工程と、
前記基板にエネルギーを与えて前記反応層を除去する工程と、
を有する基板処理方法。 Providing a substrate to be processed having a pattern,
Forming a film on the substrate,
Forming a reaction layer on the surface of the substrate by plasma,
Applying energy to the substrate to remove the reaction layer,
A substrate processing method including: 前記成膜する工程は、前記基板にシリコン含有膜を成膜する
請求項１に記載の基板処理方法。 The substrate processing method according to claim 1, wherein in the film forming step, a silicon-containing film is formed on the substrate. 前記成膜する工程は、前記基板の第１領域に選択的にシリコン含有膜を成膜し、
前記除去する工程は、前記反応層を除去することで前記基板の第１領域以外の第２領域に形成されたシリコン含有膜を除去する
請求項１または２に記載の基板処理方法。 In the film forming step, a silicon-containing film is selectively formed in the first region of the substrate,
The substrate processing method according to claim 1, wherein in the removing step, the silicon-containing film formed in the second region other than the first region of the substrate is removed by removing the reaction layer. 前記基板は、シリコン層に設けられたＳｉＯ２膜に当該シリコン層に到達するパターンが形成され、ＳｉＯ２膜の上面およびパターンの側面がＳｉＮ膜で覆われ、パターンの底部のシリコン層に自然酸化膜が形成され、
前記成膜する工程は、少なくともパターンの側面にＳｉＯ２膜を成膜し、
前記形成する工程は、ＮＦ３ガスおよびＮＨ３ガスを供給しつつプラズマを生成してＳｉＯ２膜および自然酸化膜と反応させて反応層として（ＮＨ４）２ＳｉＦ６を形成し、
前記除去する工程は、前記反応層を除去することで前記自然酸化膜を除去する
請求項１〜３の何れか一項に記載の基板処理方法。 In the substrate, a pattern reaching the silicon layer is formed on the SiO 2 film provided on the silicon layer, the upper surface of the SiO 2 film and the side surface of the pattern are covered with the SiN film, and the silicon layer at the bottom of the pattern is naturally oxidized. A film is formed,
In the step of forming a film, a SiO 2 film is formed on at least a side surface of the pattern,
In the forming step, plasma is generated while supplying NF 3 gas and NH 3 gas to react with the SiO 2 film and the natural oxide film to form (NH 4 ) 2 SiF 6 as a reaction layer,
The substrate processing method according to claim 1, wherein in the removing step, the natural oxide film is removed by removing the reaction layer. 前記形成する工程は、前記基板の温度を１００℃以下として前記反応層を形成し、
前記除去する工程は、前記基板の温度を１００℃以上として前記反応層を昇華させる
請求項１〜４の何れか一項に記載の基板処理方法。 In the forming step, the temperature of the substrate is set to 100° C. or lower to form the reaction layer,
The substrate removing method according to claim 1, wherein in the removing step, the temperature of the substrate is set to 100° C. or higher to sublimate the reaction layer. 前記成膜する工程は、前記基板に形成されたシリコン含有膜と同種のシリコン含有膜を成膜する
請求項１〜３の何れか一項に記載の基板処理方法。 The substrate processing method according to claim 1, wherein in the film forming step, a silicon-containing film of the same type as the silicon-containing film formed on the substrate is formed. 前記成膜する工程は、前記基板に形成されたシリコン含有膜と異種のシリコン含有膜を成膜する
請求項１〜３の何れか一項に記載の基板処理方法。 The substrate processing method according to claim 1, wherein in the film forming step, a silicon-containing film different from the silicon-containing film formed on the substrate is formed. エッチングする工程をさらに含む請求項１〜７の何れか一項に記載の基板処理方法。 The substrate processing method according to claim 1, further comprising a step of etching.
JP2019086812A 2018-11-30 2019-04-26 Substrate processing method Active JP7336873B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108131778A TWI821386B (en) 2018-11-30 2019-09-04 Substrate processing method
US16/564,851 US11114304B2 (en) 2018-11-30 2019-09-09 Substrate processing method
CN201910857745.2A CN111261514A (en) 2018-11-30 2019-09-09 Substrate processing method
KR1020190112799A KR20200066156A (en) 2018-11-30 2019-09-11 Substrate processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018225461 2018-11-30
JP2018225461 2018-11-30

Publications (3)

Publication Number Publication Date
JP2020096155A true JP2020096155A (en) 2020-06-18
JP2020096155A5 JP2020096155A5 (en) 2022-03-16
JP7336873B2 JP7336873B2 (en) 2023-09-01

Family

ID=71085070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019086812A Active JP7336873B2 (en) 2018-11-30 2019-04-26 Substrate processing method

Country Status (2)

Country Link
JP (1) JP7336873B2 (en)
TW (1) TWI821386B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022045355A (en) * 2020-09-08 2022-03-18 ユ－ジーン テクノロジー カンパニー．リミテッド Substrate processing apparatus and operation method for substrate processing apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094307A (en) * 2007-10-10 2009-04-30 Tokyo Electron Ltd Etching method and recording medium
JP2009158774A (en) * 2007-12-27 2009-07-16 Tokyo Electron Ltd Substrate processing method, substrate processing apparatus and storage medium
JP2010165954A (en) * 2009-01-16 2010-07-29 Ulvac Japan Ltd Vacuum processing apparatus and vacuum processing method
JP2018032720A (en) * 2016-08-24 2018-03-01 東京エレクトロン株式会社 Substrate processing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI591712B (en) * 2012-10-03 2017-07-11 應用材料股份有限公司 Directional sio2 etch using low-temperature etchant deposition and plasma post-treatment
KR102301585B1 (en) * 2016-03-13 2021-09-10 어플라이드 머티어리얼스, 인코포레이티드 Methods and apparatus for selective dry etching

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094307A (en) * 2007-10-10 2009-04-30 Tokyo Electron Ltd Etching method and recording medium
JP2009158774A (en) * 2007-12-27 2009-07-16 Tokyo Electron Ltd Substrate processing method, substrate processing apparatus and storage medium
JP2010165954A (en) * 2009-01-16 2010-07-29 Ulvac Japan Ltd Vacuum processing apparatus and vacuum processing method
JP2018032720A (en) * 2016-08-24 2018-03-01 東京エレクトロン株式会社 Substrate processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022045355A (en) * 2020-09-08 2022-03-18 ユ－ジーン テクノロジー カンパニー．リミテッド Substrate processing apparatus and operation method for substrate processing apparatus
JP7288702B2 (en) 2020-09-08 2023-06-08 ユ－ジーン テクノロジー カンパニー．リミテッド SUBSTRATE PROCESSING APPARATUS AND METHOD OF OPERATION OF SUBSTRATE PROCESSING APPARATUS

Also Published As

Publication number Publication date
TWI821386B (en) 2023-11-11
TW202025282A (en) 2020-07-01
JP7336873B2 (en) 2023-09-01

Similar Documents

Publication Publication Date Title
JP7077108B2 (en) Work piece processing method
TWI657499B (en) Etching method
JP6438831B2 (en) Method for etching an organic film
US9911607B2 (en) Method of processing target object
US10553442B2 (en) Etching method
KR20210061937A (en) Method for etching film and plasma processing apparatus
JP7336873B2 (en) Substrate processing method
US11955337B2 (en) Substrate processing method and substrate processing system
JP6763750B2 (en) How to process the object to be processed
US11264236B2 (en) Substrate processing method
US11201062B2 (en) Method and apparatus for processing a substrate
JP2018190955A (en) Etching method
US11114304B2 (en) Substrate processing method
TW202230511A (en) Substrate processing method and substrate processing apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230822

R150 Certificate of patent or registration of utility model

Ref document number: 7336873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150