JP2020089195A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2020089195A JP2020089195A JP2018224184A JP2018224184A JP2020089195A JP 2020089195 A JP2020089195 A JP 2020089195A JP 2018224184 A JP2018224184 A JP 2018224184A JP 2018224184 A JP2018224184 A JP 2018224184A JP 2020089195 A JP2020089195 A JP 2020089195A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- potential
- power conversion
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】電力変換装置において回路規模の増大を伴うことなく高効率を実現する。【解決手段】電力変換装置は、交流電圧が入力される一対の入力端子の一方に一端が接続され、交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたNチャネル型の第1のトランジスタと、一対の入力端子の他方に一端が接続され、一対の出力端子の一方に他端が接続されたNチャネル型の第2のトランジスタと、一対の入力端子の一方に一端が接続され、一対の出力端子の他方に他端が接続された第1のスイッチング素子と、一対の入力端子の他方に一端が接続され、一対の出力端子の他方に他端が接続された第2のスイッチング素子と、第1のトランジスタのゲートから流出する電流を抑制する第1の整流素子を備え、第1のトランジスタのゲートに駆動電圧を供給する第1の駆動回路と、第2のトランジスタのゲートから流出する電流を抑制する第2の整流素子を備え、第2のトランジスタのゲートに駆動電圧を供給する第2の駆動回路と、を含む。【選択図】図3
Description
開示の技術は、電力変換装置に関する。
交流電力を直流電力に変換するAC−DCコンバータ等の電力変換装置に関する技術として、下記の技術が知られている。
例えば、トランスの2次巻線に並列にソース共通の整流用MOSFETと転流用MOSFETの直列回路を接続し、整流出力をチョークコイルと出力コンデンサで平滑する同期整流回路が知られている。チョークコイルには補助巻線が巻回され、補助巻線の一部がダイオードを介して転流用MOSFETのゲートに接続されている。転流用MOSFETのゲートと整流用MOSFETのドレインとの間に主スイッチ素子と同期して動作する制御スイッチが設けられている。
また、主直流電源と、負荷との間に直列接続された主トランジスタスイッチおよびリアクトルと、平滑コンデンサと、帰還ダイオ−ドとを含む降圧形DC−DCコンバ−タが知られている。このDC−CDコンバータは、主トランジスタスイッチがN形トランジスタスイッチからなり、その制御端子側に開閉指令によりオンオフ制御される制御用トランジスタスイッチと、駆動電圧発生回路とを備える。駆動電圧発生回路は、帰還ダイオ−ドに並列接続され、制御用トランジスタスイッチがオン期間中、駆動電圧をN形トランジスタスイッチの制御端子に供給する。
交流電力を直流電力に変換するAC−DCコンバータとして、4つのスイッチング素子を含むブリッジ回路を備えたものが知られている。4つのスイッチング素子が、コントローラから供給される制御信号に応じてオンオフすることで、該ブリッジ回路は、入力された交流電圧を全波整流した電圧を出力する。
ここで、ブリッジ回路を構成する4つのスイッチング素子のうち、高電位側の出力端子に接続される2つをPチャネル型のトランジスタで構成し、低電位側の出力端子に接続される2つをNチャネル型のトランジスタで構成した場合について考える。一般的にPチャネル型のトランジスタは、Nチャネル型のトランジスタと比較してオン抵抗が高い。従って、ブリッジ回路にPチャネル型のトランジスタを含めた場合、電力変換効率を高めることが困難となる。また、Pチャネル型のトランジスタをオン状態とするためには、ゲートにソース電位よりも低い電位を与える必要があり、グランド電位よりも低い負電位をゲートに与える必要がある。従って、ブリッジ回路がPチャネル型のトランジスタを含む場合、Pチャネル型のトランジスタのゲートに負電位を与えるための手段として、レベルシフタ及び負電源が必要となり、回路規模が膨大となる。
次に、ブリッジ回路を構成する4つのスイッチング素子の全てをNチャネル型のトランジスタで構成した場合について考える。この場合、ブリッジ回路がPチャネル型のトランジスタを含む場合と比較して、電力変換効率を高めることができる。しかしながら、Nチャネル型のトランジスタをオン状態とするためには、ゲートにソース電位よりも高い電位を与える必要があり、入力される交流電圧の電位よりも高い電位をゲートに与える必要がある。従って、ブリッジ回路を構成する4つのスイッチング素子の全てをNチャネル型のトランジスタで構成した場合、交流電圧よりも高い電位を生成するための手段として、レベルシフタ及び高電位生成回路が必要となり、回路規模が膨大となる。
開示の技術は、1つの側面として、電力変換装置において回路規模の増大を伴うことなく高効率を実現することを目的とする。
開示の技術に係る電力変換装置は、交流電圧が入力される一対の入力端子の一方に一端が接続され、前記交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたNチャネル型の第1のトランジスタを含む。電力変換装置は、前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の一方に他端が接続されたNチャネル型の第2のトランジスタを含む。電力変換装置は、前記一対の入力端子の一方に一端が接続され、前記一対の出力端子の他方に他端が接続された第1のスイッチング素子を含む。電力変換装置は、前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の他方に他端が接続された第2のスイッチング素子を含む。電力変換装置は、前記第1のトランジスタのゲートから流出する電流を抑制する第1の整流素子を備え、前記第1のトランジスタのゲートに駆動電圧を供給する第1の駆動回路を含む。電力変換装置は、前記第2のトランジスタのゲートから流出する電流を抑制する第2の整流素子を備え、前記第2のトランジスタのゲートに駆動電圧を供給する第2の駆動回路を含む。
開示の技術によれば、1つの側面として、電力変換装置において回路規模の増大を伴うことなく高効率を実現できるという効果を奏する。
以下、本開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は省略する。
[第1の実施形態]
図1は、開示の技術の第1の実施形態に係る電力変換装置1の構成の一例を示す回路図である。電力変換装置1は、交流電力を直流電力に変換するAC−DCコンバータとして機能する。
図1は、開示の技術の第1の実施形態に係る電力変換装置1の構成の一例を示す回路図である。電力変換装置1は、交流電力を直流電力に変換するAC−DCコンバータとして機能する。
電力変換装置1は、ブリッジ回路2、第1の駆動回路11、第2の駆動回路12及びコントローラ20を含んで構成されている。交流電圧VACは、一対の入力端子31、32に入力され、ブリッジ回路2によって全波整流される。全波整流された電圧は、出力電圧VOUTとして一対の出力端子33、34から出力される。
ブリッジ回路2は、スイッチング素子として、Nチャネル型のトランジスタM1、M2、M3、M4を含んで構成されている。すなわち、ブリッジ回路2を構成する4つのスイッチング素子の全てが、Nチャネル型のトランジスタによって構成されている。トランジスタM1〜M4は、それぞれ、MOSFET(metal-oxide-semiconductor field-effect transistor)であってもよい。
トランジスタM1は、ドレインが入力端子31に接続され、ソースが高電位側の出力端子33に接続され、ゲートが第1の駆動回路11に接続されている。トランジスタM2は、ドレインが入力端子32に接続され、ソースが高電位側の出力端子33に接続され、ゲートが第2の駆動回路12に接続されている。トランジスタM3は、ソースが入力端子31に接続され、ドレインが低電位側の出力端子34に接続され、ゲートがコントローラ20に接続されている。トランジスタM4は、ソースが入力端子32に接続され、ドレインが低電位側の出力端子34に接続され、ゲートがコントローラ20に接続されている。
第1の駆動回路11は、Pチャネル型のトランジスタM5、Nチャネル型のトランジスタM6及び整流素子としてのダイオードD1を含んで構成されている。トランジスタM5は、ソースが電源ライン41に接続され、ゲートがコントローラ20に接続されている。トランジスタM6は、ソースがグランドライン42に接続され、ゲートがコントローラ20に接続されている。ダイオードD1は、トランジスタM5とトランジスタM6の間に設けられている。すなわち、ダイオードD1は、アノードがトランジスタM5のドレインに接続され、カソードがトランジスタM6のドレインに接続されるとともに、トランジスタM1のゲートに接続されている。
第1の駆動回路11は、コントローラ20から出力される制御信号C1の論理を反転させた駆動電圧をトランジスタM1のゲートに供給する。ダイオードD1は、トランジスタM1のゲートから電源ライン41に向けて流出する電流を抑制する。ダイオードD1は、一般的なPN接合ダイオードと比較して、順方向電圧が小さいショットキーバリアダイオードであることが好ましい。
第2の駆動回路12は、Pチャネル型のトランジスタM7、Nチャネル型のトランジスタM8及び整流素子としてのダイオードD2を含んで構成されている。トランジスタM7は、ソースが電源ライン41に接続され、ゲートがコントローラ20に接続されている。トランジスタM8は、ソースがグランドライン42に接続され、ゲートがコントローラ20に接続されている。ダイオードD2は、トランジスタM7とトランジスタM8の間に設けられている。すなわち、ダイオードD2は、アノードがトランジスタM7のドレインに接続され、カソードがトランジスタM8のドレインに接続されるとともに、トランジスタM2のゲートに接続されている。
第2の駆動回路12は、コントローラ20から供給される制御信号C2の論理を反転させた駆動電圧をトランジスタM2のゲートに供給する。ダイオードD2は、トランジスタM2のゲートから電源ライン41に向けて流出する電流を抑制する。ダイオードD2は、一般的なPN接合ダイオードと比較して、順方向電圧が小さいショットキーバリアダイオードであることが好ましい。
コントローラ20は、トランジスタM1〜M4の各々に対応した制御信号C1、C2、C3、C4を用いてトランジスタM1〜M4のオンオフのタイミングを制御する。制御信号C1〜C4は、入力端子31、32に入力される交流電圧VACに同期している。トランジスタM1〜M4が、制御信号C1〜C4に応じたタイミングでオンオフすることで、入力端子31、32に入力される交流電圧VACがブリッジ回路2によって全波整流される。
以下に、本実施形態に係る電力変換装置1の動作について説明する。図2は、電力変換装置1の動作時における各部の電圧波形を示すタイミングチャートである。図2には、交流電圧VAC、制御信号C1〜C4、トランジスタM1、M2のゲート電位Vg1、Vg2及び出力電圧VOUTが示されている。
コントローラ20は、入力端子31の電位が入力端子32の電位よりも高くなる期間T1において、トランジスタM1及びM4をオン状態とし、トランジスタM2及びM3をオフ状態とするべく制御信号C1〜C4を出力する。また、コントローラ20は、入力端子32の電位が入力端子31の電位よりも高くなる期間T2において、トランジスタM2及びM3をオン状態とし、トランジスタM1及びM4をオフ状態とするべく制御信号C1〜C4を出力する。
コントローラ20から出力された制御信号C1は、第1の駆動回路11において論理反転された後、トランジスタM1のゲートに供給される。同様に、コントローラ20から出力された制御信号C2は、第2の駆動回路12において論理反転された後、トランジスタM2のゲートに供給される。トランジスタM1〜M4が、コントローラ20による制御に応じてオンオフすることで、入力端子31及び32に入力された交流電圧VACを全波整流した出力電圧VOUTが、出力端子33及び34から出力される。
期間T1において、トランジスタM1のドレイン−ゲート間の寄生容量Cp(図11参照)による容量性カップリングにより、トランジスタM1のゲート電位Vg1は、ドレイン電位の上昇に伴って上昇する。すなわち、トランジスタM1において、ドレインとゲートとの間で、寄生容量Cpを介したエネルギー伝送が行われ、トランジスタM1において、ドレイン電位が上昇すると、これに伴ってゲート電位が上昇する。ゲート電位Vg1のレベルが、電源ライン41の電位VDDのレベルを上回った場合にトランジスタM1のゲートから電源ライン41に向かう電流は、ダイオードD1によって阻止される。これにより、トランジスタM1のゲート電位Vg1は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することが可能となる。
ここで、図3には、期間T1においてトランジスタM1がオン状態を維持するためにトランジスタM1のゲート電位Vg1として必要なレベルがハッチングで示されている。図3に示すように、期間T1においては、トランジスタM1のゲート電位Vg1を、交流電圧VACの電位よりも高いレベルに維持することが必要となる。本実施形態に係る電力変換装置1によれば、上記のようにダイオードD1の作用により、期間T1において、トランジスタM1のゲート電位Vg1は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、期間T1において、トランジスタM1のゲート電位Vg1を、トランジスタM1のオン状態を維持できるレベルに保つことができる。
同様に、期間T2において、トランジスタM2のドレイン−ゲート間の寄生容量Cp(図11参照)による容量カップリングにより、トランジスタM2のゲート電位Vg2は、ドレイン電位の上昇に伴って上昇する。すなわち、トランジスタM2において、ドレインとゲートとの間で、寄生容量Cpを介したエネルギー伝送が行われ、トランジスタM2において、ドレイン電位が上昇すると、これに伴ってゲート電位が上昇する。ゲート電位Vg2のレベルが、電源ライン41の電位VDDのレベルを上回った場合にトランジスタM2のゲートから電源ライン41に向かう電流は、ダイオードD2によって阻止される。これにより、トランジスタM2のゲート電位Vg2は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することが可能となる。
期間T2においては、トランジスタM2のゲート電位Vg2を、交流電圧VACの電位よりも高いレベルに維持することが必要となる。本実施形態に係る電力変換装置1によれば、上記のようにダイオードD2の作用により、期間T2において、トランジスタM2のゲート電位Vg2は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、期間T2において、トランジスタM2のゲート電位Vg2を、トランジスタM2のオン状態を維持できるレベルに保つことができる。
ここで、図4は、第1の駆動回路11及び第2の駆動回路12が、それぞれダイオードD1及びD2を備えていない場合における動作波形の一例を示すタイミングチャートである。第1の駆動回路11がダイオードD1を備えていない場合、期間T1において、ドレイン電位の上昇に伴って上昇するトランジスタM1のゲート電位Vg1は、電源ライン41の電位VDDによってクランプされる。その結果、出力電圧VOUTのピーク電位が抑えられる。同様に、第2の駆動回路12がダイオードD2を備えていない場合、期間T2において、ドレイン電位の上昇に伴って上昇するトランジスタM2のゲート電位Vg2は、電源ライン41の電位VDDによってクランプされる。その結果、出力電圧VOUTのピーク電位が抑えられる。このように、第1の駆動回路11及び第2の駆動回路12が、それぞれダイオードD1及びD2を備えていない場合には、出力電圧VOUTが抑圧され、所望の直流電圧を得ることが困難となる。
一方、開示の技術の実施形態に係る電力変換装置によれば、ゲート電位Vg1及びVg2は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。すなわち、開示の技術の実施形態に係る電力変換装置によれば、レベルシフタ及び高電位発生回路を用いることなく適正な全波整流を行うことが可能である。
図5は、第1の比較例に係る電力変換装置1Xの構成の一例を示す回路図である。第1の比較例に係る電力変換装置1Xは、ブリッジ回路2を構成するトランジスタのうち、高電位側の出力端子33に接続されるトランジスタM11及びM12がPチャネル型とされている。
図6には、電力変換装置1Xにおいて、入力端子31の電位が入力端子32の電位よりも大きくなる期間T1においてトランジスタM11がオン状態を維持するために、トランジスタM11のゲート電位Vg1として必要なレベルがハッチングで示されている。期間T1において、トランジスタM11のオン状態を維持するためには、グランド電位(0V)よりも低い負電位をトランジスタM11のゲートに与える必要がある。同様に、入力端子32の電位が入力端子31の電位よりも大きくなる期間T2において、トランジスタM12のオン状態を維持するためには、グランド電位(0V)よりも低い負電位をトランジスタM12のゲートに与える必要がある。第1の比較例に係る電力変換装置1Xは、トランジスタM11及びM12のゲートに負電位を与えるための手段として、レベルシフタ50及び負電位VMを発生させる負電源(図示せず)を有する。しかしながら、この場合、回路規模が膨大となる。また、一般的にPチャネル型のトランジスタは、Nチャネル型のトランジスタと比較してオン抵抗が高い。従って、第1の比較例に係る電力変換装置1Xによれば、電力変換効率を高めることが困難となる。
図7は、第2の比較例に係る電力変換装置1Yの構成の一例を示す回路図である。第2の比較例に係る電力変換装置1Yは、開示の技術の実施形態に係る電力変換装置1と同様、ブリッジ回路2を構成する4つのスイッチング素子の全てが、Nチャネル型のトランジスタM1〜M4によって構成されている。
第2の比較例に係る電力変換装置1Yにおいては、入力端子31の電位が入力端子32の電位よりも大きくなる期間T1においては、トランジスタM1のゲート電位Vg1を、交流電圧VACよりも高いレベルに維持することが必要となる(図3参照)。同様に、入力端子32の電位が入力端子31の電位よりも大きくなる期間T2においては、トランジスタM2のゲート電位Vg2を、交流電圧VACの電位よりも高いレベルに維持することが必要となる。第2の比較例に係る電力変換装置1Yは、交流電圧VACの電位よりも高い電位をトランジスタM1、M2のゲートに与える手段として、高電位発生回路60及びレベルシフタ51を備える。しかしながら、この場合、回路規模が膨大となる。
一方、開示の技術の実施形態に係る電力変換装置1においては、交流電圧VACの電位よりも高い電位をトランジスタM1、M2のゲートに与える手段を、第1の駆動回路11及び第2の駆動回路12に設けられたダイオードD1及びD2により実現している。これにより、第2の比較例に係る電力変換装置1と比較して回路規模を小さくすることができる。
また、開示の技術の実施形態に係る電力変換装置1によれば、ブリッジ回路2を構成する4つのスイッチング素子の全てが、Nチャネル型のトランジスタM1〜M4によって構成されている。これにより、ブリッジ回路2がPチャネル型のトランジスタM11及びM12を含む第1の比較例に係る電力変換装置1Xと比較して高い電力変換効率を実現することができる。また、開示の技術の実施形態に係る電力変換装置1によれば、ブリッジ回路2を構成するトランジスタのゲートに負電位を与えるためのレベルシフタ及び負電源が不要である。
以上のように、開示の技術の実施形態に係る電力変換装置1によれば、回路規模の増大を伴うことなく高効率を実現することが可能となる。
[第2の実施形態]
図8は、開示の技術の第2の実施形態に係る電力変換装置1Aの構成の一例を示す回路図である。電力変換装置1Aにおいて、ダイオードD1は、トランジスタM5のソースと電源ライン41との間に設けられ、ダイオードD2は、トランジスタM7のソースと電源ライン41との間に設けられている。より具体的には、ダイオードD1は、アノードが電源ライン41に接続され、カソードがトランジスタM5のソースに接続されている。ダイオードD2は、アノードが電源ライン41に接続され、カソードがトランジスタM7のソースに接続されている。
図8は、開示の技術の第2の実施形態に係る電力変換装置1Aの構成の一例を示す回路図である。電力変換装置1Aにおいて、ダイオードD1は、トランジスタM5のソースと電源ライン41との間に設けられ、ダイオードD2は、トランジスタM7のソースと電源ライン41との間に設けられている。より具体的には、ダイオードD1は、アノードが電源ライン41に接続され、カソードがトランジスタM5のソースに接続されている。ダイオードD2は、アノードが電源ライン41に接続され、カソードがトランジスタM7のソースに接続されている。
ダイオードD1及びD2を上記のように配置する場合においても、ダイオードD1及びD2は、それぞれトランジスタM1及びM2のゲートから流出する電流を抑制する機能を有効に発揮することができる。これにより、期間T1において、トランジスタM1のゲート電位Vg1は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。同様に、期間T2において、トランジスタM2のゲート電位Vg2は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、第2の実施形態に係る電力変換装置1Aによれば、第1の実施形態に係る電力変換装置1と同様、回路規模の増大を伴うことなく高効率を実現することが可能となる。
[第3の実施形態]
図9は、開示の技術の第3の実施形態に係る電力変換装置1Bの構成の一例を示す回路図である。
図9は、開示の技術の第3の実施形態に係る電力変換装置1Bの構成の一例を示す回路図である。
電力変換装置1Bにおいて、第1の駆動回路11は、ダイオード接続されたNチャネル型のトランジスタM21を有する。すなわち、トランジスタM21は、ゲート及びソースがトランジスタM5のドレインに接続され、ドレインがトランジスタM6のドレイン及びトランジスタM1のゲートに接続されている。トランジスタM21は、第1の実施形態に係るダイオードD1と同様、トランジスタM1のゲートから流出する電流を抑制する整流素子として機能する。
同様に、電力変換装置1Bにおいて、第2の駆動回路12は、ダイオード接続されたNチャネル型のトランジスタM22を有する。すなわち、トランジスタM22は、ゲート及びソースがトランジスタM7のドレインに接続され、ドレインがトランジスタM8のドレイン及びトランジスタM2のゲートに接続されている。トランジスタM22は、第1の実施形態に係るダイオードD2と同様、トランジスタM2のゲートから流出する電流を抑制する整流素子として機能する。
このように、整流素子としてダイオード接続されたトランジスタM21及びM22を用いる場合においても、トランジスタM21及びM22は、それぞれトランジスタM1及びM2のゲートから流出する電流を抑制する機能を有効に発揮することができる。これにより、期間T1において、トランジスタM1のゲート電位Vg1は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。同様に、期間T2において、トランジスタM2のゲート電位Vg2は、電源ライン41の電位VDDによってクランプされることなくドレイン電位の上昇に伴って上昇することができる。従って、第3の実施形態に係る電力変換装置1Bによれば、第1の実施形態に係る電力変換装置1と同様、回路規模の増大を伴うことなく高効率を実現することが可能となる。
[第4の実施形態]
図10は、開示の技術の第4の実施形態に係る電力変換装置1Cの構成の一例を示す回路図である。
図10は、開示の技術の第4の実施形態に係る電力変換装置1Cの構成の一例を示す回路図である。
電力変換装置1Cにおいて、ブリッジ回路2を構成するスイッチング素子のうち、低電位側の出力端子34に接続されるスイッチング素子が、ダイオードD11及びD12によって構成されている。すなわち、ダイオードD11は、カソードが入力端子31に接続され、アノードが出力端子34に接続されている。ダイオードD12は、カソードが入力端子32に接続され、アノードが出力端子34に接続されている。
第4の実施形態に係る電力変換装置1Cによれば、第1の実施形態に係る電力変換装置1と比較して、電力変換効率が低下するものの、部品点数を削減することができるので、製造コストを抑えることが可能となる。
なお、トランジスタM1は開示の技術における第1のトランジスタの一例である。トランジスタM2は開示の技術における第2のトランジスタの一例である。トランジスタM3及びダイオードD11は開示の技術における第1のスイッチング素子の一例である。トランジスタM4及びダイオードD12は開示の技術における第2のスイッチング素子の一例である。ダイオードD1及びトランジスタM21は開示の技術における第1の整流素子の一例である。ダイオードD2及びトランジスタM22は開示の技術における第2の整流素子の一例である。第1の駆動回路11は開示の技術における第1の駆動回路の一例である。第2の駆動回路12は開示の技術における第2の駆動回路の一例である。トランジスタM5は開示の技術における第1の駆動トランジスタの一例である。トランジスタM6は開示の技術における第2の駆動トランジスタの一例である。トランジスタM7は開示の技術における第3の駆動トランジスタの一例である。トランジスタM8は開示の技術における第4の駆動トランジスタの一例である。
以上の第1乃至第4の実施形態に関し、更に以下の付記を開示する。
(付記1)
交流電圧が入力される一対の入力端子の一方に一端が接続され、前記交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたNチャネル型の第1のトランジスタと、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の一方に他端が接続されたNチャネル型の第2のトランジスタと、
前記一対の入力端子の一方に一端が接続され、前記一対の出力端子の他方に他端が接続された第1のスイッチング素子と、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の他方に他端が接続された第2のスイッチング素子と、
前記第1のトランジスタのゲートから流出する電流を抑制する第1の整流素子を備え、前記第1のトランジスタのゲートに駆動電圧を供給する第1の駆動回路と、
前記第2のトランジスタのゲートから流出する電流を抑制する第2の整流素子を備え、前記第2のトランジスタのゲートに駆動電圧を供給する第2の駆動回路と、
を含む電力変換装置。
交流電圧が入力される一対の入力端子の一方に一端が接続され、前記交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたNチャネル型の第1のトランジスタと、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の一方に他端が接続されたNチャネル型の第2のトランジスタと、
前記一対の入力端子の一方に一端が接続され、前記一対の出力端子の他方に他端が接続された第1のスイッチング素子と、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の他方に他端が接続された第2のスイッチング素子と、
前記第1のトランジスタのゲートから流出する電流を抑制する第1の整流素子を備え、前記第1のトランジスタのゲートに駆動電圧を供給する第1の駆動回路と、
前記第2のトランジスタのゲートから流出する電流を抑制する第2の整流素子を備え、前記第2のトランジスタのゲートに駆動電圧を供給する第2の駆動回路と、
を含む電力変換装置。
(付記2)
前記第1の整流素子及び前記第2の整流素子は、それぞれダイオードを含んで構成されている
付記1に記載の電力変換装置。
前記第1の整流素子及び前記第2の整流素子は、それぞれダイオードを含んで構成されている
付記1に記載の電力変換装置。
(付記3)
前記第1の整流素子及び前記第2の整流素子は、それぞれトランジスタを含んで構成されている
付記1に記載の電力変換装置。
前記第1の整流素子及び前記第2の整流素子は、それぞれトランジスタを含んで構成されている
付記1に記載の電力変換装置。
(付記4)
前記第1の駆動回路は、電源ラインに接続された第1の駆動トランジスタと、グランドラインに接続された第2の駆動トランジスタとを含み、
前記第1の整流素子は、前記第1の駆動トランジスタと前記第2の駆動トランジスタの間に設けられ、
前記第2の駆動回路は、電源ラインに接続された第3の駆動トランジスタと、グランドラインに接続された第4の駆動トランジスタとを含み、
前記第2の整流素子は、前記第3の駆動トランジスタと前記第4の駆動トランジスタの間に設けられている
付記1から付記3のいずれか1つに記載の電力変換装置。
前記第1の駆動回路は、電源ラインに接続された第1の駆動トランジスタと、グランドラインに接続された第2の駆動トランジスタとを含み、
前記第1の整流素子は、前記第1の駆動トランジスタと前記第2の駆動トランジスタの間に設けられ、
前記第2の駆動回路は、電源ラインに接続された第3の駆動トランジスタと、グランドラインに接続された第4の駆動トランジスタとを含み、
前記第2の整流素子は、前記第3の駆動トランジスタと前記第4の駆動トランジスタの間に設けられている
付記1から付記3のいずれか1つに記載の電力変換装置。
(付記5)
前記第1のスイッチング素子及び前記第2のスイッチング素子は、それぞれNチャネル型のトランジスタである
付記1から付記4のいずれか1つに記載の電力変換装置。
前記第1のスイッチング素子及び前記第2のスイッチング素子は、それぞれNチャネル型のトランジスタである
付記1から付記4のいずれか1つに記載の電力変換装置。
(付記6)
前記第1のスイッチング素子及び前記第2のスイッチング素子は、それぞれダイオードである
付記1から付記4のいずれか1つに記載の電力変換装置。
前記第1のスイッチング素子及び前記第2のスイッチング素子は、それぞれダイオードである
付記1から付記4のいずれか1つに記載の電力変換装置。
(付記7)
前記第1の整流素子及び前記第2の整流素子は、それぞれショットキーバリアダイオードを含んで構成されている
付記2に記載の電力変換装置。
前記第1の整流素子及び前記第2の整流素子は、それぞれショットキーバリアダイオードを含んで構成されている
付記2に記載の電力変換装置。
(付記8)
前記第1の駆動回路は、前記第1の整流素子を介して電源ラインに接続された第1の駆動トランジスタと、グランドラインに接続された第2の駆動トランジスタとを含み、
前記第2の駆動回路は、前記第2の整流素子を介して電源ラインに接続された第3の駆動トランジスタと、グランドラインに接続された第4の駆動トランジスタとを含む
付記1から付記3のいずれか1つに記載の電力変換装置。
前記第1の駆動回路は、前記第1の整流素子を介して電源ラインに接続された第1の駆動トランジスタと、グランドラインに接続された第2の駆動トランジスタとを含み、
前記第2の駆動回路は、前記第2の整流素子を介して電源ラインに接続された第3の駆動トランジスタと、グランドラインに接続された第4の駆動トランジスタとを含む
付記1から付記3のいずれか1つに記載の電力変換装置。
1、1A、1B、1C 電力変換装置
2 ブリッジ回路
11 第1の駆動回路
12 第2の駆動回路
20 コントローラ
31、32 入力端子
33、34 出力端子
41 電源ライン
42 グランドライン
D1、D2、D11、D12 ダイオード
M1、M2、M3、M4、M5、M6、M7、M8、M21、M22 トランジスタ
2 ブリッジ回路
11 第1の駆動回路
12 第2の駆動回路
20 コントローラ
31、32 入力端子
33、34 出力端子
41 電源ライン
42 グランドライン
D1、D2、D11、D12 ダイオード
M1、M2、M3、M4、M5、M6、M7、M8、M21、M22 トランジスタ
Claims (6)
- 交流電圧が入力される一対の入力端子の一方に一端が接続され、前記交流電圧を整流した出力電圧が出力される一対の出力端子の一方に他端が接続されたNチャネル型の第1のトランジスタと、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の一方に他端が接続されたNチャネル型の第2のトランジスタと、
前記一対の入力端子の一方に一端が接続され、前記一対の出力端子の他方に他端が接続された第1のスイッチング素子と、
前記一対の入力端子の他方に一端が接続され、前記一対の出力端子の他方に他端が接続された第2のスイッチング素子と、
前記第1のトランジスタのゲートから流出する電流を抑制する第1の整流素子を備え、前記第1のトランジスタのゲートに駆動電圧を供給する第1の駆動回路と、
前記第2のトランジスタのゲートから流出する電流を抑制する第2の整流素子を備え、前記第2のトランジスタのゲートに駆動電圧を供給する第2の駆動回路と、
を含む電力変換装置。 - 前記第1の整流素子及び前記第2の整流素子は、それぞれダイオードを含んで構成されている
請求項1に記載の電力変換装置。 - 前記第1の整流素子及び前記第2の整流素子は、それぞれトランジスタを含んで構成されている
請求項1に記載の電力変換装置。 - 前記第1の駆動回路は、電源ラインに接続された第1の駆動トランジスタと、グランドラインに接続された第2の駆動トランジスタとを含み、
前記第1の整流素子は、前記第1の駆動トランジスタと前記第2の駆動トランジスタの間に設けられ、
前記第2の駆動回路は、電源ラインに接続された第3の駆動トランジスタと、グランドラインに接続された第4の駆動トランジスタとを含み、
前記第2の整流素子は、前記第3の駆動トランジスタと前記第4の駆動トランジスタの間に設けられている
請求項1から請求項3のいずれか1項に記載の電力変換装置。 - 前記第1のスイッチング素子及び前記第2のスイッチング素子は、それぞれNチャネル型のトランジスタである
請求項1から請求項4のいずれか1項に記載の電力変換装置。 - 前記第1のスイッチング素子及び前記第2のスイッチング素子は、それぞれダイオードである
請求項1から請求項4のいずれか1項に記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018224184A JP2020089195A (ja) | 2018-11-29 | 2018-11-29 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018224184A JP2020089195A (ja) | 2018-11-29 | 2018-11-29 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020089195A true JP2020089195A (ja) | 2020-06-04 |
Family
ID=70910239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018224184A Pending JP2020089195A (ja) | 2018-11-29 | 2018-11-29 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020089195A (ja) |
-
2018
- 2018-11-29 JP JP2018224184A patent/JP2020089195A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10116222B2 (en) | Soft switching flyback converter with primary control | |
US9479073B2 (en) | Gate drive apparatus for resonant converters | |
US20160294294A1 (en) | Resonant Converters with an Improved Voltage Regulation Range | |
US9350260B2 (en) | Startup method and system for resonant converters | |
JP5437530B2 (ja) | 双方向dc−dcコンバータ、および、電源システム | |
WO2015062554A1 (en) | Adjustable resonant apparatus, system and method for power converters | |
US9564818B2 (en) | DC/DC converter capable of preventing overvoltage and overcurrent, operation method thereof and electronic apparatus | |
US8970067B2 (en) | Hybrid DC/DC converters and methods | |
AU2017394665B2 (en) | Transformer based gate drive circuit | |
US11095158B2 (en) | H-bridge gate control apparatus | |
US20180351468A1 (en) | Driver circuit for switch | |
JP6241334B2 (ja) | 電流共振型dcdcコンバータ | |
US8116107B2 (en) | Synchronous rectification control circuit assembly | |
JP4265356B2 (ja) | Dc−dcコンバータ | |
JP2020089195A (ja) | 電力変換装置 | |
US10250249B1 (en) | Recuperative gate drive circuit and method | |
TW201717532A (zh) | 單級交流至直流轉換器 | |
US9673716B2 (en) | Resonant converter with three switches | |
EP4009503A1 (en) | Voltage conversion device | |
WO2023042393A1 (ja) | スイッチング制御装置、スイッチング電源装置および電力供給システム | |
Ma et al. | An improved synchronous rectification circuit in active-clamp forward converter | |
JP2023113012A (ja) | Dc-dcコンバータ | |
Žatkovič et al. | Novel soft switching DC/DC converter with active rectifier for wide load range | |
JP2017085707A (ja) | 双方向dc−dcコンバータ |