JP2020072605A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2020072605A JP2020072605A JP2018206967A JP2018206967A JP2020072605A JP 2020072605 A JP2020072605 A JP 2020072605A JP 2018206967 A JP2018206967 A JP 2018206967A JP 2018206967 A JP2018206967 A JP 2018206967A JP 2020072605 A JP2020072605 A JP 2020072605A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- offset
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 48
- 238000001514 detection method Methods 0.000 claims abstract description 154
- 238000009499 grossing Methods 0.000 claims description 64
- 238000012937 correction Methods 0.000 claims description 31
- 230000007423 decrease Effects 0.000 claims description 12
- 239000000498 cooling water Substances 0.000 claims description 5
- 230000001131 transforming effect Effects 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 description 43
- 238000004804 winding Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000002123 temporal effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
Description
本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.
近年、環境に優しい自動車として、電気自動車と、HEV(Hybrid Electric Vehicle)、PHEV(Plug−in Hybrid Electric Vehicle)等のハイブリッド自動車とが開発されている。このような自動車には、制御回路を動作させる補機用電池に加えて、充電された電力により走行用の電動モータを駆動させる駆動用電池が搭載されている。このような自動車の分野では、パワーエレクトロニクス技術の進歩を背景に、電力変換装置の高信頼性化が急務となっている。 In recent years, electric vehicles and hybrid vehicles such as HEVs (Hybrid Electric Vehicles) and PHEVs (Plug-in Hybrid Electric Vehicles) have been developed as eco-friendly vehicles. Such an automobile is equipped with a drive battery that drives an electric motor for traveling with the charged electric power, in addition to a battery for an auxiliary machine that operates a control circuit. In the field of such automobiles, with the progress of power electronics technology, there is an urgent need to improve the reliability of power conversion devices.
上述の電力変換装置の一例として、負荷変動によって出力電流を定格電流以上とする必要がある場合に出力電圧を低下させる出力制限機能が実装されている電力変換装置が挙げられる(例えば、特許文献1参照)。この出力制限機能は、電力変換装置から出力される出力電圧を低下させることで、電力変換装置自身に過電流が流れたり、電力変換装置に接続される外部機器に過電流が流れたりすることを抑制するための機能である。 As an example of the above-described power conversion device, there is a power conversion device that is equipped with an output limiting function that lowers the output voltage when the output current needs to be equal to or higher than the rated current due to load fluctuation (for example, Patent Document 1). reference). This output limiting function reduces the output voltage output from the power converter to prevent overcurrent from flowing into the power converter itself or from flowing into an external device connected to the power converter. This is a function for suppressing.
特許文献1に記載の電力変換装置は、入力される入力電圧の検出値に基づいてオフセット電圧を求め、求めたオフセット電圧を、入力される入力電流の検出値に対応する検出電圧に加算した値である補正検出電圧を求めるように構成されている。また、この電力変換装置は、求めた補正検出電圧と、閾値電圧とを比較し、その比較の結果、補正検出電圧が閾値電圧以上である場合、出力制限を行うように構成されている。具体的には、この電力変換装置は、出力制限として、インバータ回路の全てのスイッチング素子をオフにすることで平滑リアクトルに流れるリアクトル電流を低減させて出力電圧を低下させる。 The power conversion device described in Patent Document 1 obtains an offset voltage based on a detected value of an input voltage that is input, and adds the obtained offset voltage to a detected voltage that corresponds to a detected value of an input current that is input. Is calculated. In addition, the power conversion device is configured to compare the obtained correction detection voltage and the threshold voltage, and perform output limitation when the correction detection voltage is equal to or higher than the threshold voltage as a result of the comparison. Specifically, this power converter reduces the output voltage by reducing the reactor current flowing in the smoothing reactor by turning off all the switching elements of the inverter circuit as an output limit.
しかしながら、従来技術には以下のような課題がある。すなわち、特許文献1に記載の従来技術では、入力電圧のみに基づいてオフセット電圧が求められるので、入力電圧以外のパラメータの変動に起因して、上述の出力制限が開始される時の出力電流に相当する出力制限開始電流が変動してしまう。 However, the related art has the following problems. That is, in the conventional technique described in Patent Document 1, since the offset voltage is obtained based only on the input voltage, the output current at the time when the above-mentioned output limitation is started is caused by the fluctuation of parameters other than the input voltage. The corresponding output limit start current fluctuates.
本発明は、上記のような課題を解決するためになされたものであり、出力制限が開始される時の出力電流に相当する出力制限開始電流の変動を抑制することができる電力変換装置を得ることを目的とする。 The present invention has been made to solve the above problems, and obtains a power conversion device capable of suppressing a variation in the output limit start current corresponding to the output current when the output limit is started. The purpose is to
本発明における電力変換装置は、入力される直流電圧を交流電圧に変換するインバータ回路、インバータ回路によって変換される交流電圧を変圧するトランス、トランスによって変圧される交流電圧を整流する整流回路、平滑リアクトルを含み、整流回路の出力を平滑化する平滑回路、インバータ回路に入力される入力電流を検出する入力電流検出部、インバータ回路に入力される入力電圧を検出する入力電圧検出部、および平滑回路から出力される出力電圧を検出する出力電圧検出部を有する電力変換器と、電力変換器を制御する制御部と、入力電圧検出部によって検出される入力電圧と、出力電圧検出部によって検出される出力電圧とに基づいて、オフセット電圧を求めるオフセット回路と、を備え、制御部は、オフセット回路によって求められるオフセット電圧と、入力電流検出部によって検出される入力電流に対応する検出電圧と、閾値電圧とに基づいて、インバータ回路を制御することで平滑リアクトルに流れるリアクトル電流を低減させて出力電圧を低下させる出力制限を行うものである。 The power converter in the present invention includes an inverter circuit that converts an input DC voltage into an AC voltage, a transformer that transforms the AC voltage converted by the inverter circuit, a rectifier circuit that rectifies the AC voltage transformed by the transformer, and a smoothing reactor. From a smoothing circuit that smoothes the output of the rectifier circuit, an input current detection unit that detects the input current input to the inverter circuit, an input voltage detection unit that detects the input voltage input to the inverter circuit, and a smoothing circuit. A power converter having an output voltage detector that detects the output voltage that is output, a controller that controls the power converter, an input voltage detected by the input voltage detector, and an output detected by the output voltage detector. An offset circuit that obtains an offset voltage based on the voltage and Based on the offset voltage generated, the detection voltage corresponding to the input current detected by the input current detection unit, and the threshold voltage, the inverter circuit is controlled to reduce the reactor current flowing in the smoothing reactor to reduce the output voltage. This is to limit the output to be lowered.
本発明における電力変換装置は、入力される直流電圧を交流電圧に変換するインバータ回路、インバータ回路によって変換される交流電圧を変圧するトランス、トランスによって変圧される交流電圧を整流する整流回路、平滑リアクトルを含み、整流回路の出力を平滑化する平滑回路、およびインバータ回路に入力される入力電流を検出する入力電流検出部を有する電力変換器と、電力変換器を制御する制御部と、電力変換器の温度を、対象温度として検出する温度検出部と、温度検出部によって検出される対象温度に基づいて、オフセット電圧を求めるオフセット回路と、を備え、制御部は、オフセット回路によって求められるオフセット電圧と、入力電流検出部によって検出される入力電流に対応する検出電圧と、閾値電圧とに基づいて、インバータ回路を制御することで平滑リアクトルに流れるリアクトル電流を低減させて平滑回路から出力される出力電圧を低下させる出力制限を行うものである。 The power converter in the present invention includes an inverter circuit that converts an input DC voltage into an AC voltage, a transformer that transforms the AC voltage converted by the inverter circuit, a rectifier circuit that rectifies the AC voltage transformed by the transformer, and a smoothing reactor. And a power converter having a smoothing circuit for smoothing the output of the rectifier circuit, and an input current detector for detecting an input current input to the inverter circuit, a controller for controlling the power converter, and a power converter. The temperature detection unit that detects the temperature as a target temperature, and an offset circuit that determines an offset voltage based on the target temperature detected by the temperature detection unit, and the control unit includes an offset voltage that is determined by the offset circuit. , Based on the detection voltage corresponding to the input current detected by the input current detection unit and the threshold voltage And performs output restriction to decrease the output voltage outputted from the smoothing circuit by reducing the reactor current flowing through the smoothing reactor by controlling the inverter circuit.
本発明によれば、出力制限が開始される時の出力電流に相当する出力制限開始電流の変動を抑制することができる電力変換装置を得ることができる。 According to the present invention, it is possible to obtain the power conversion device capable of suppressing the variation in the output limit start current corresponding to the output current when the output limit is started.
以下、本発明による電力変換装置を、好適な実施の形態にしたがって図面を用いて説明する。なお、図面の説明においては、同一部分または相当部分には同一符号を付し、重複する説明を省略する。 Hereinafter, a power converter according to the present invention will be described with reference to the drawings according to a preferred embodiment. In the description of the drawings, the same portions or corresponding portions will be denoted by the same reference symbols, without redundant description.
実施の形態1.
図1は、本発明の実施の形態1における電力変換装置を示す構成図である。なお、図1では、電力変換器1の入力側に接続される高圧バッテリ2と、電力変換器1の出力側に接続される負荷3および低圧バッテリ4とが併せて図示されている。図1に示す電力変換装置は、DC−DCコンバータとして機能する電力変換器1と、電力変換器1を制御する制御部13と、オフセット回路14とを備える。
Embodiment 1.
1 is a configuration diagram showing a power conversion device according to a first embodiment of the present invention. In FIG. 1, the high voltage battery 2 connected to the input side of the power converter 1, the load 3 and the low voltage battery 4 connected to the output side of the power converter 1 are also shown. The power converter shown in FIG. 1 includes a power converter 1 that functions as a DC-DC converter, a
電力変換器1は、複数の半導体スイッチング素子5a〜5dによって構成されるインバータ回路5と、一次巻線6aおよび二次巻線6bによって構成されるトランス6と、ダイオード7aおよび7bによって構成される整流回路7と、平滑リアクトル8aおよび平滑コンデンサ8bによって構成される平滑回路8と、入力電圧検出部10と、入力電流検出部11と、出力電圧検出部12とを備える。
The power converter 1 includes an
インバータ回路5は、入力される直流電圧を交流電圧に変換する。すなわち、インバータ回路5は、制御部13によって半導体スイッチング素子5a〜5dのそれぞれがオンとオフとにスイッチング制御されることで、入力される直流電圧を交流電圧に変換する。
The
半導体スイッチング素子5aおよび5cは、高圧側である上アームに設けられ、半導体スイッチング素子5bおよび5dは、低圧側である下アームに設けられる。半導体スイッチング素子5aのソースと、半導体スイッチング素子5bのドレインとの接続点は、一次巻線6aの一端に接続される。半導体スイッチング素子5cのソースと、半導体スイッチング素子5dのドレインとの接続点は、一次巻線6aの他端に接続される。
The
半導体スイッチング素子5a〜5dとしては、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いることができる。
As the
トランス6は、インバータ回路5によって変換される交流電圧を変圧する。トランス6の二次巻線6bは、第1の二次巻線および第2の二次巻線の2つの巻線が直列に接続されて構成される。
The transformer 6 transforms the AC voltage converted by the
整流回路7は、ダイオード整流回路であり、トランス6によって変圧される交流電圧を整流する。整流回路7のダイオード7aは、高圧側である上アームに設けられ、ダイオード7bは、低圧側である下アームに設けられる。ダイオード7aのアノードは、トランス6の二次巻線6bの一端に接続され、そのカソードは、平滑リアクトル8aに接続される。ダイオード7bのアノードは、トランス6の二次巻線6bの他端に接続され、そのカソードは、平滑リアクトル8aに接続される。
The
平滑回路8は、整流回路7の出力を平滑化する。平滑リアクトル8aの一端は、ダイオード7aおよび7bのそれぞれのカソードと接続され、平滑リアクトル8aの他端は、平滑コンデンサ8bの一端と接続される。平滑コンデンサ8bの他端は、トランス6の二次巻線6bを構成する2つの巻線の接続点と接続される。
The
以下、インバータ回路5に入力される電圧を入力電圧Vinと表記し、インバータ回路5に入力される電流を入力電流Iinと表記する。また、平滑回路8から出力される電圧を出力電圧Voutと表記し、平滑回路8から出力される電流を出力電流Ioutと表記する。さらに、平滑回路8の平滑リアクトル8aに流れる電流をリアクトル電流ILfと表記する。
Hereinafter, the voltage input to the
入力電圧検出部10は、高圧バッテリ2と並列に接続され、高圧バッテリ2からインバータ回路5に入力される入力電圧Vinを検出する。入力電流検出部11は、高圧バッテリ2と直列に接続され、高圧バッテリ2からインバータ回路5に入力される入力電流Iinを検出する。出力電圧検出部12は、負荷3および低圧バッテリ4と並列に接続され、平滑回路8から負荷3および低圧バッテリ4に出力される出力電圧Voutを検出する。なお、入力電圧検出部10および出力電圧検出部12としては、例えば、電圧センサが用いられる。入力電流検出部11としては、例えば、電流センサが用いられる。
The input
制御部13は、入力電圧検出部10から入力電圧Vinを取得し、出力電圧検出部12から出力電圧Voutを取得する。また、制御部13は、インバータ回路5の半導体スイッチング素子5a〜5dのそれぞれをスイッチング制御する。
The
オフセット回路14は、入力電圧検出部10から入力電圧Vinを取得し、入力電流検出部11から入力電流Iinを取得し、出力電圧検出部12から出力電圧Voutを取得する。オフセット回路14は、入力電圧検出部10によって検出される入力電圧Vinと、出力電圧検出部12によって検出される出力電圧Voutとに基づいて、オフセット電圧Voffsetを求める。
The offset
制御部13は、オフセット回路14によって求められるオフセット電圧Voffsetと、入力電流検出部11によって検出される入力電流Iinに対応する検出電圧Vdと、閾値電圧Vthとに基づいて、出力制限を行う。ここでいう出力制限は、インバータ回路5を制御することで平滑リアクトル8aに流れるリアクトル電流ILfを低減させて出力電圧Voutを低下させる処理である。入力電流Iinに対応する検出電圧Vdは、例えば、以下のように入力電流Iinを電圧に変換することによって求められる。すなわち、カレントトランスを用いて、入力電流Iinは、カレントトランスの巻数比に比例した電流Iに変換され、その電流Iが抵抗Rに流れることで電圧Vに変換される。つまり、V=I×Rで表される関係が成り立つ。この電圧Vが検出電圧Vdに相当する。
The
具体的には、オフセット回路14は、求めたオフセット電圧Voffsetを検出電圧Vdに加算した値である補正検出電圧Vd’を制御部13に出力する。制御部13は、オフセット回路14によって出力される補正検出電圧Vd’と、閾値電圧Vthとを比較し、補正検出電圧Vd’が閾値電圧Vth以上である場合、出力制限を行う。
Specifically, the offset
次に、電力変換装置の基本的な動作について、図2〜図6を参照しながら説明する。図2は、本発明の実施の形態1における電力変換装置の動作モードがモード1である場合の電流経路を示す説明図である。図3は、本発明の実施の形態1における電力変換装置の動作モードがモード2である場合の電流経路を示す説明図である。 Next, the basic operation of the power conversion device will be described with reference to FIGS. FIG. 2 is an explanatory diagram showing a current path when the operation mode of the power conversion device according to Embodiment 1 of the present invention is mode 1. FIG. 3 is an explanatory diagram showing current paths when the operation mode of the power conversion device according to Embodiment 1 of the present invention is mode 2.
図4は、本発明の実施の形態1における電力変換装置の動作モードがモード3である場合の電流経路を示す説明図である。図5は、本発明の実施の形態1における電力変換装置の動作モードがモード4である場合の電流経路を示す説明図である。 FIG. 4 is an explanatory diagram showing current paths when the operation mode of the power conversion device according to Embodiment 1 of the present invention is mode 3. FIG. 5 is an explanatory diagram showing current paths when the operation mode of the power conversion device according to Embodiment 1 of the present invention is mode 4.
図6は、本発明の実施の形態1における電力変換装置の動作モードが切り替わる様子を示すタイミングチャートである。なお、図6では、半導体スイッチング素子5a〜5dのオンとオフの状態、トランス6の一次側電圧、入力電流Iin、およびリアクトル電流ILfの各時間変化が図示されている。
FIG. 6 is a timing chart showing how the operation modes of the power conversion device according to Embodiment 1 of the present invention are switched. Note that FIG. 6 illustrates the on / off states of the
電力変換装置の動作モードは、各半導体スイッチング素子5a〜5dのスイッチング状態に応じて、モード1、モード2、モード3およびモード4の4つの動作モード間で切り替わる。また、これら4つの動作モードからなる一連の動作は、スイッチング周期Tswごとに行われる。
The operation mode of the power conversion device is switched among four operation modes of mode 1, mode 2, mode 3 and mode 4 according to the switching states of the
図2に示すモード1では、半導体スイッチング素子5aおよび5dがオンの状態であり、半導体スイッチング素子5bおよび5cがオフの状態である。この場合、トランス6の一次側に流れる電流は、高圧バッテリ2、半導体スイッチング素子5a、一次巻線6aおよび半導体スイッチング素子5dの経路で流れる。トランス6は、一次側から二次側に電力を伝達する。トランス6の二次側に流れる電流は、二次巻線6b、ダイオード7a、平滑リアクトル8aおよび負荷3の経路で流れる。
In mode 1 shown in FIG. 2, the
図3に示すモード2では、半導体スイッチング素子5a〜5dが全てオフの状態である。この場合、トランス6の一次側には電流が流れず、トランス6の一次側から二次側に電力が伝達されない。ただし、二次側では、平滑リアクトル8aの自己誘導によって、負荷3、二次巻線6b、ダイオード7a、ダイオード7bおよび平滑リアクトル8aの経路で電流が流れる。この場合、トランス6の二次側には、電圧が発生しないので、リアクトル電流ILfが減少する。
In mode 2 shown in FIG. 3, the
図4に示すモード3では、半導体スイッチング素子5bおよび5cがオンの状態であり、半導体スイッチング素子5aおよび5dがオフの状態である。この場合、トランス6の一次側に流れる電流は、高圧バッテリ2、半導体スイッチング素子5c、一次巻線6aおよび半導体スイッチング素子5bの経路で流れる。トランス6は、一次側から二次側に電力を伝達する。トランス6の二次側に流れる電流は、二次巻線6b、ダイオード7b、平滑リアクトル8aおよび負荷3の経路で流れる。
In mode 3 shown in FIG. 4, the
図5に示すモード4では、半導体スイッチング素子5a〜5dが全てオフの状態である。この場合、トランス6の一次側には電流が流れず、トランス6の一次側から二次側に電力が伝達されない。ただし、二次側では、平滑リアクトル8aの自己誘導によって、負荷3、二次巻線6b、ダイオード7a、ダイオード7bおよび平滑リアクトル8aの経路で電流が流れる。この場合、トランス6の二次側には、電圧が発生しないので、リアクトル電流ILfが減少する。
In mode 4 shown in FIG. 5, all the
図6に示すように、制御部13は、半導体スイッチング素子5a〜5dのそれぞれをスイッチング制御しながら、各半導体スイッチング素子5a〜5dのオンデューティDを調整することで、出力電圧Voutが目標値Vtになるように制御する。
As shown in FIG. 6, the
ここで、モード1およびモード3では、以下の式(1)で表される関係が成り立つ。ただし、V1は、トランス6の一次巻線6aに印加される電圧であり、N1は、一次巻線6aの巻数であり、I1は、一次巻線6aに流れる電流である。また、V2は、二次巻線6bに印加される電圧であり、N2は、二次巻線6bの巻数であり、I2は、二次巻線6bに流れる電流である。N1/N2は、トランス6の巻数比である。 Here, in mode 1 and mode 3, the relationship expressed by the following equation (1) is established. However, V1 is a voltage applied to the primary winding 6a of the transformer 6, N1 is the number of turns of the primary winding 6a, and I1 is a current flowing through the primary winding 6a. V2 is a voltage applied to the secondary winding 6b, N2 is the number of turns of the secondary winding 6b, and I2 is a current flowing through the secondary winding 6b. N1 / N2 is the winding ratio of the transformer 6.
N1/N2=V1/V2=I2/I1 (1) N1 / N2 = V1 / V2 = I2 / I1 (1)
トランス6の一次側には、入力電圧Vinが印加されているので、V1=Vinで表される関係が成り立つ。したがって、式(1)から、以下の式(2)が得られる。 Since the input voltage Vin is applied to the primary side of the transformer 6, the relationship represented by V1 = Vin is established. Therefore, the following equation (2) is obtained from the equation (1).
N1/N2=Vin/V2 (2) N1 / N2 = Vin / V2 (2)
式(2)に示されるように、トランス6の二次側には、トランス6の一次側に印加された入力電圧Vinを、巻数比(N1/N2)で除した値である電圧V2が発生する。すなわち、V2=(1/(N1/N2))×Vin=(N2/N1)×Vinで表される関係が成り立つ。 As shown in the equation (2), a voltage V2, which is a value obtained by dividing the input voltage Vin applied to the primary side of the transformer 6 by the turn ratio (N1 / N2), is generated on the secondary side of the transformer 6. To do. That is, the relationship expressed by V2 = (1 / (N1 / N2)) × Vin = (N2 / N1) × Vin holds.
平滑リアクトル8aの両端には、電圧V2と出力電圧Voutとの差分の大きさ、すなわち、|V2−Vout|で表される電圧が印加される。したがって、図6から分かるように、モード1およびモード3では、リアクトル電流ILfが増加する。また、トランス6の一次側には、リアクトル電流ILfを、巻数比(N1/N2)で除した値である入力電流Iinが流れる。すなわち、Iin=(1/(N1/N2))×ILf=(N2/N1)×ILfで表される関係が成り立つ。
A magnitude of a difference between the voltage V2 and the output voltage Vout, that is, a voltage represented by | V2-Vout | is applied to both ends of the smoothing
モード2およびモード4では、半導体スイッチング素子5a〜5dは、制御部13によってオフに制御される。したがって、トランス6の一次側では、電圧が発生しない。すなわち、V1=Vin=0で表される関係が成り立つ。また、トランス6の一次側では、電流が流れない。すなわち、Iin=0で表される関係が成り立つ。
In modes 2 and 4, the
モード2およびモード4では、平滑リアクトル8aに出力電圧Voutが印加され、さらに、図6から分かるように、リアクトル電流ILfが減少する。また、トランス6の二次側には、センタータップによって、リアクトル電流ILfと同値の電流が流入する。すなわち、I2=ILfで表される関係が成り立つ。また、トランス6の二次側では、電圧が発生しない。すなわち、V2=0で表される関係が成り立つ。
In mode 2 and mode 4, the output voltage Vout is applied to the smoothing
次に、制御部13の出力制限機能について、図7を参照しながら説明する。図7は、本発明の実施の形態1における電力変換装置の制御部13によって行われる出力制限を示す説明図である。なお、図7では、横軸の出力電流Ioutと、縦軸の出力電圧Voutとの関係が図示されている。
Next, the output limiting function of the
ここで、制御部13の出力制限機能では、負荷変動によって出力電流Ioutを定格電流以上とする必要がある場合、出力制限が開始される。ここで、出力制限が開始される時の出力電流Ioutを出力制限開始電流と表記する。
Here, in the output limiting function of the
図7に示すように、出力電流Ioutが定格電流未満である場合、制御部13は、出力電圧検出部12によって検出される出力電圧Voutが目標値Vtになるように、各半導体スイッチング素子5a〜5dをスイッチング制御する。なお、目標値Vtは、例えば、予め設定された固定値である。
As shown in FIG. 7, when the output current Iout is less than the rated current, the
このように、出力電流Ioutが定格電流未満の領域では、制御部13は、出力電圧Voutが定電圧になるように制御する出力電圧安定化制御を行う。
As described above, in the region where the output current Iout is less than the rated current, the
続いて、制御部13が出力制限を行う場合について説明する。図7に示すように、出力電流Ioutが定格電流以上の場合、制御部13は、出力制限を行う。
Next, a case where the
制御部13は、出力制限を行う場合、半導体スイッチング素子5a〜5dの全てをオフに制御する。これにより、図6から分かるように、リアクトル電流ILfが減少する。このように、制御部13は、半導体スイッチング素子5a〜5dの全てをオフに制御することによって、リアクトル電流ILfのピークを制限する。その結果、出力電圧Voutが低下するので、出力制限機能が実現される。
When limiting the output, the
制御部13が出力制限を行った場合の出力電圧Voutの変化は、図7に示すようになる。すなわち、図7から分かるように、出力電流Ioutが定格電流を超えることをトリガとして、出力制限が開始される。この出力制限によって、出力電圧Voutが低減されていることが分かる。
The change in the output voltage Vout when the
なお、図7では、出力電流Ioutが定格電流以上になったタイミングですぐに出力制限が行われないようにヒステリシスが設けられている場合を例示しているが、ヒステリシスが設けられていなくてもよい。 Although FIG. 7 exemplifies the case where the hysteresis is provided so that the output limitation is not performed immediately at the timing when the output current Iout becomes the rated current or more, the hysteresis is not provided. Good.
次に、制御部13およびオフセット回路14のそれぞれの構成について、図8を参照しながら説明する。図8は、本発明の実施の形態1における電力変換装置の制御部13およびオフセット回路14のそれぞれを示す構成図である。
Next, the respective configurations of the
図8において、制御部13は、閾値発生器131および比較器132を有する。閾値発生器131は、閾値電圧Vthを発生させる。
In FIG. 8, the
比較器132には、閾値発生器131によって発生した閾値電圧Vthと、オフセット回路14によって出力される後述する補正検出電圧Vd’とが入力される。この補正検出電圧Vd’は、入力電流検出部11によって検出された入力電流Iinに対応する検出電圧Vdにオフセット電圧Voffsetを加算した値である。なお、オフセット電圧Voffsetについては後述する。
The threshold voltage Vth generated by the
比較器132は、オフセット回路14によって出力される補正検出電圧Vd’と、閾値電圧Vthとを比較する。比較器132による比較は、一定周期で繰り返し行われる。比較器132による比較の結果、補正検出電圧Vd’が閾値電圧Vth未満である場合、制御部13は、上述した出力電圧安定化制御を行う。一方、補正検出電圧Vd’が閾値電圧Vth以上になった場合、制御部13は、出力制限を行う。
The
オフセット回路14は、加算器141を有する。加算器141は、基準電位Vrefとなるグランドと、入力電流検出部11との間に設けられている。加算器141は、基準電位Vrefと、入力電流Iinに対応する検出電圧Vdと、オフセット電圧Voffsetとを加算した値を、補正検出電圧Vd’として出力する。
The offset
このような加算器141の構成によって、基準電位Vrefに対して、検出電圧Vdがオフセット電圧Voffsetの分だけ上昇する。
With such a configuration of the
制御部13は、上述したとおり、オフセット回路14によって出力される補正検出電圧Vd’と、閾値電圧Vthとを比較し、補正検出電圧Vd’が閾値電圧Vth以上になった場合、出力制限を行う。これにより、リアクトル電流ILfが低減し、その結果、図7に示すように、出力電圧Voutが低減する。
As described above, the
このように、制御部13が出力制限を行うことで、電力変換装置自身に過電流が流れたり、電力変換装置に接続される外部機器に過電流が流れたりすることを抑制することが可能となる。また、後述するように出力電流Ioutがデューティ比によって変化した場合、出力制限が開始される出力制限開始電流の値にばらつきが生じてしまう。
In this way, the
これに対して、実施の形態1では、制御部13は、検出電圧Vdにオフセット電圧Voffsetを加算した値である補正検出電圧Vd’と、閾値電圧Vthとの比較に基づいて、出力制限を行うように構成されている。したがって、オフセット電圧Voffsetによって、入力電圧Vinおよび出力電圧Voutの変化分を補償することができる。その結果、入力電圧Vinおよび出力電圧Voutの変動に起因して出力制限開始電流が変動することを抑制することができる。
On the other hand, in the first embodiment, the
次に、補正検出電圧Vd’と、閾値電圧Vthとの比較に基づいて、出力制限を行う構成によって得られる効果について、図9および図10を参照しながら説明する。 Next, based on the comparison between the correction detection voltage Vd 'and the threshold voltage Vth, the effect obtained by the configuration for limiting the output will be described with reference to FIGS. 9 and 10.
図9は、比較例における電力変換装置によって入出力電圧条件が異なる場合にそれぞれ出力される出力電流Ioutを示す説明図である。図10は、本発明の実施の形態1における電力変換装置によって入出力電圧条件が異なる場合にそれぞれ出力される出力電流Ioutを示す説明図である。 FIG. 9: is explanatory drawing which shows the output current Iout each output when input / output voltage conditions differ with the power converter device in a comparative example. FIG. 10 is an explanatory diagram showing the output current Iout output when the input / output voltage conditions are different depending on the power conversion device according to the first embodiment of the present invention.
なお、比較例における電力変換装置は、オフセット回路14が設けられておらず、検出電圧Vdと閾値電圧Vthとの比較に基づいて、出力制限を行うように構成されているものとする。
It is assumed that the power converter in the comparative example is not provided with the offset
図9の左側では、入出力電圧条件が条件(I)である場合に、比較例における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vthおよび検出電圧Vdの各時間変化が図示されている。図9の右側では、入出力電圧条件が条件(II)である場合に、比較例における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vthおよび検出電圧Vdの各時間変化が図示されている。 On the left side of FIG. 9, when the input / output voltage condition is the condition (I), temporal changes of the reactor current ILf, the threshold voltage Vth, and the detection voltage Vd obtained by the power conversion device in the comparative example are illustrated. On the right side of FIG. 9, when the input / output voltage condition is the condition (II), temporal changes of the reactor current ILf, the threshold voltage Vth, and the detection voltage Vd obtained by the power conversion device in the comparative example are illustrated.
図10の左側では、入出力電圧条件が条件(I)である場合に、実施の形態1における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vth、検出電圧Vdおよび補正検出電圧Vd’の各時間変化が図示されている。図10の右側では、入出力電圧条件が条件(II)である場合に、実施の形態1における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vth、検出電圧Vdおよび補正検出電圧Vd’の各時間変化が図示されている。 On the left side of FIG. 10, when the input / output voltage condition is the condition (I), each of the reactor current ILf, the threshold voltage Vth, the detection voltage Vd, and the correction detection voltage Vd ′ obtained by the power conversion device according to the first embodiment. The time variation is shown. On the right side of FIG. 10, each of the reactor current ILf, the threshold voltage Vth, the detection voltage Vd, and the correction detection voltage Vd ′ obtained by the power conversion device in the first embodiment when the input / output voltage condition is the condition (II). The time variation is shown.
上述の条件(I)は、入力電圧Vinが低い、または、出力電圧Voutが高いという条件である。このような条件(I)では、デューティ比が大きくなる。上述の条件(II)は、条件(I)と比べて、入力電圧Vinが高い、または、出力電圧Voutが低いという条件である。このような条件(II)では、条件(I)と比べて、デューティ比が小さくなる。 The above condition (I) is a condition that the input voltage Vin is low or the output voltage Vout is high. Under such a condition (I), the duty ratio becomes large. The condition (II) described above is a condition that the input voltage Vin is higher or the output voltage Vout is lower than the condition (I). Under such a condition (II), the duty ratio becomes smaller than that under the condition (I).
比較器132で用いられる閾値電圧Vthは、サブハーモニック発振を抑制するために、スロープ補償を考慮して設定されている。閾値電圧Vthの波形は、図9および図10に示すように、鋸歯のような形状となっている。
The threshold voltage Vth used in the
図9に示すように、検出電圧Vdがデューティ比によって変化し、結果として、リアクトル電流ILfを平滑コンデンサ8bによって直流化した出力電流Ioutがデューティ比によって変化してしまう。
As shown in FIG. 9, the detection voltage Vd changes depending on the duty ratio, and as a result, the output current Iout obtained by converting the reactor current ILf into the direct current by the smoothing
そのため、比較例では、図9から分かるように、条件(I)と、条件(II)とを比べると、直流化した出力電流Ioutの間で、ばらつきが生じている。 Therefore, in the comparative example, as can be seen from FIG. 9, when the condition (I) and the condition (II) are compared, there is a variation between the DC-converted output currents Iout.
ここで、出力電圧Voutが一定であると仮定すると、デューティ比は、入力電圧Vinが高いほど小さく、入力電圧Vinが低いほど大きい。また、図10に示すように、スロープ補償は、デューティ比が大きいほど大きく補償される。 Here, assuming that the output voltage Vout is constant, the duty ratio is smaller as the input voltage Vin is higher, and is larger as the input voltage Vin is lower. Further, as shown in FIG. 10, the slope compensation is largely compensated as the duty ratio increases.
同様に、入力電圧Vinが一定であると仮定すると、デューティ比は、出力電圧Voutが低いほど小さく、出力電圧Voutが高いほど大きくなる。また、図10に示すように、スロープ補償は、デューティ比が大きいほど大きく補償される。 Similarly, assuming that the input voltage Vin is constant, the duty ratio becomes smaller as the output voltage Vout becomes lower and becomes larger as the output voltage Vout becomes higher. Further, as shown in FIG. 10, the slope compensation is largely compensated as the duty ratio increases.
以上から分かるように、入力電圧Vinが低くなるほど、または、出力電圧Voutが高くなるほど、スロープ補償量が大きくなる。また、入力電圧Vinが高くなるほど、または、出力電圧Voutが低くなるほど、スロープ補償量が小さくなる。 As can be seen from the above, the slope compensation amount increases as the input voltage Vin decreases or the output voltage Vout increases. The slope compensation amount decreases as the input voltage Vin increases or the output voltage Vout decreases.
このように、入力電圧Vinおよび出力電圧Voutによって、スロープ補償量が変化する。そのため、実施の形態1では、オフセット回路14は、入力電圧Vinが高いほどオフセット電圧Voffsetが大きくなり、出力電圧Voutが低いほどオフセット電圧Voffsetが大きくなるように、オフセット電圧Voffsetを求める。このオフセット電圧Voffsetは、検出電圧Vdに加算される。このような構成によって、入力電圧Vinおよび出力電圧Voutの変動に起因した出力制限開始電流の変動を抑制することができる。その結果、出力制限を高精度に行うことが可能となる。
In this way, the slope compensation amount changes depending on the input voltage Vin and the output voltage Vout. Therefore, in the first embodiment, the offset
続いて、オフセット電圧Voffsetを求める方法の一例について説明する。オフセット回路14は、入力電圧Vinおよび出力電圧Voutをパラメータとする関数に従って、オフセット電圧Voffsetを算出する。具体的には、オフセット回路14は、例えば以下の式(3)に従って、入力電圧検出部10によって検出された入力電圧Vinと、出力電圧検出部12によって検出された出力電圧Voutとから、オフセット電圧Voffsetを算出する。ただし、α、βおよびγは係数である。
Next, an example of a method of obtaining the offset voltage Voffset will be described. The offset
Voffset=α×Vin−β×Vout+γ (3)
αおよびβは、入力電圧Vinが高いほどオフセット電圧Voffsetが高くなり、出力電圧Voutが高いほどオフセット電圧Voffsetが低くなるように予め定められる。また、γは、補正項として予め定められる。
Voffset = α × Vin−β × Vout + γ (3)
α and β are predetermined such that the higher the input voltage Vin, the higher the offset voltage Voffset, and the higher the output voltage Vout, the lower the offset voltage Voffset. Further, γ is predetermined as a correction term.
このように、オフセット回路14は、入力電圧Vinと出力電圧Voutとに基づいて、オフセット電圧Voffsetを求める。また、オフセット回路14は、求めたオフセット電圧Voffsetを検出電圧Vdに加算した値である補正検出電圧Vd’を、制御部13の比較器132に出力する。
In this way, the offset
これにより、入力電圧Vinおよび出力電圧Voutに応じて、スロープ補償分による差分を吸収することができるので、入力電圧Vinおよび出力電圧Voutの変動に起因した出力制限開始電流の変動を抑制することができる。 As a result, the difference due to the slope compensation can be absorbed according to the input voltage Vin and the output voltage Vout, and thus the fluctuation of the output limit start current due to the fluctuation of the input voltage Vin and the output voltage Vout can be suppressed. it can.
なお、入力電圧Vinおよび出力電圧Voutをパラメータとする関数として、上述の式(3)に示すように一次式を用いる場合を例示したが、これに限定されない。すなわち、入力電圧Vinおよび出力電圧Voutをパラメータとする関数として、二次式、または三次以上の高次数式を用いてもよい。 In addition, although the case where the linear equation is used as shown in the above-described equation (3) is exemplified as the function having the input voltage Vin and the output voltage Vout as parameters, the present invention is not limited to this. That is, as a function having the input voltage Vin and the output voltage Vout as parameters, a quadratic expression or a higher-order mathematical expression of a third order or higher may be used.
図10に示すように、検出電圧Vdにオフセット電圧Voffsetを加算することによって、スロープ補償分による差分を吸収することができる。つまり、図10から分かるように、検出電圧Vdは、オフセット電圧Voffsetの分だけ、オフセットされている。したがって、図10から分かるように、条件(I)と、条件(II)とを比べると、直流化した出力電流Ioutの間で、ばらつきが生じていない。 As shown in FIG. 10, by adding the offset voltage Voffset to the detection voltage Vd, the difference due to the slope compensation can be absorbed. That is, as can be seen from FIG. 10, the detection voltage Vd is offset by the offset voltage Voffset. Therefore, as can be seen from FIG. 10, when the condition (I) and the condition (II) are compared, there is no variation between the DC-converted output currents Iout.
また、図10において、条件(I)と、条件(II)とを比べると、入力電圧Vinが低いほどオフセット電圧Voffsetの値が小さく、入力電圧Vinが高いほどオフセット電圧Voffsetの値が大きくなっている。 Further, comparing the condition (I) with the condition (II) in FIG. 10, the value of the offset voltage Voffset is smaller as the input voltage Vin is lower, and the value of the offset voltage Voffset is larger as the input voltage Vin is higher. There is.
このように、オフセット電圧Voffsetを検出電圧Vdに加算することで、スロープ補償分による差分を吸収することができる。したがって、入力電圧Vinおよび出力電圧Voutの変動に起因した出力制限開始電流の変動を抑制することができる。その結果、入力電圧Vinおよび出力電圧Voutの変動に起因して出力電流Ioutにばらつきが生じることを抑制することができ、電力変換装置の高信頼性化を実現できる。 In this way, by adding the offset voltage Voffset to the detection voltage Vd, the difference due to the slope compensation can be absorbed. Therefore, it is possible to suppress the fluctuation of the output limit start current due to the fluctuations of the input voltage Vin and the output voltage Vout. As a result, it is possible to suppress variations in the output current Iout due to variations in the input voltage Vin and the output voltage Vout, and it is possible to achieve high reliability of the power conversion device.
なお、実施の形態1では、制御部13は、出力制限を行う場合、半導体スイッチング素子5a〜5dの全てをオフに制御するように構成される場合を例示したが、半導体スイッチング素子5a〜5dの全てを必ずしもオフにする必要はない。すなわち、入力電流Iinの値が0になるような半導体スイッチング素子5a〜5dの組み合わせに従って、半導体スイッチング素子5a〜5dのうちの1つ以上の半導体スイッチング素子をオフにすれば、リアクトル電流ILfを減少させて出力電圧Voutを低下させることができる。
In the first embodiment, the
以上、本実施の形態1の電力変換装置によれば、オフセット回路14は、入力電圧検出部10によって検出される入力電圧Vinと、出力電圧検出部12によって検出される出力電圧Voutとに基づいて、オフセット電圧Voffsetを求めるように構成されている。また、制御部13は、オフセット回路14によって求められるオフセット電圧Voffsetと、入力電流検出部11によって検出される入力電流Iinに対応する検出電圧Vdと、閾値電圧Vthとに基づいて、出力制限を行うように構成されている。
As described above, according to the power conversion device of the first embodiment, the offset
より具体的には、オフセット回路14および制御部13は、それぞれ以下のように構成されている。すなわち、オフセット回路14は、求めたオフセット電圧Voffsetを、検出電圧Vdに加算した値である補正検出電圧Vd’を出力するように構成されている。また、制御部13は、オフセット回路14によって出力される補正検出電圧Vd’と、閾値電圧Vthとを比較し、補正検出電圧Vd’が閾値電圧Vth以上である場合、出力制限を行うように構成されている。
More specifically, the offset
これにより、入力電圧Vinおよび出力電圧Voutの変動に起因した出力制限開始電流の変動を抑制することができる。つまり、オフセット電圧Voffsetによって、入力電圧Vinの変化分の補償および出力電圧Voutの変化分の補償を行うことができるので、入力電圧Vinの変動および出力電圧Voutの変動に起因して出力制限開始電流が変動することを抑制することができる。その結果、電力変換装置の高信頼性化を実現することができる。 Accordingly, it is possible to suppress the fluctuation of the output limit start current due to the fluctuations of the input voltage Vin and the output voltage Vout. That is, since the offset voltage Voffset can compensate the change in the input voltage Vin and the change in the output voltage Vout, the output limit start current is caused by the change in the input voltage Vin and the change in the output voltage Vout. Can be suppressed. As a result, high reliability of the power conversion device can be realized.
実施の形態2.
本発明の実施の形態2では、先の実施の形態1とは異なり、電力変換器1の温度を、対象温度として検出する温度検出部15の検出値を考慮してオフセット電圧Voffsetを求めるように構成された電力変換装置について説明する。なお、実施の形態2では、先の実施の形態1と同様である点の説明を省略し、先の実施の形態1と異なる点を中心に説明する。
Embodiment 2.
In the second embodiment of the present invention, unlike the first embodiment, the offset voltage Voffset is obtained in consideration of the detection value of the
図11は、本発明の実施の形態2における電力変換装置を示す構成図である。図11に示す電力変換装置は、電力変換器1、制御部13およびオフセット回路14に加えて、温度検出部15をさらに備える。
FIG. 11: is a block diagram which shows the power converter device in Embodiment 2 of this invention. The power conversion device shown in FIG. 11 further includes a
温度検出部15は、電力変換器1の内部に設けられており、電力変換器1の温度を、対象温度である温度TLとして検出する。電力変換器の温度は、より具体的には、例えば、整流回路7の温度、または平滑回路8の平滑リアクトル8aの温度である。なお、温度検出部15としては、例えば、温度センサが用いられる。
The
オフセット回路14は、温度検出部15によって検出される温度TLに基づいて、オフセット電圧Voffsetを求める。なお、別例として、オフセット回路14は、入力電圧検出部10によって検出される入力電圧Vinと、出力電圧検出部12によって検出される出力電圧Voutと、温度検出部15によって検出される温度TLとに基づいて、オフセット電圧Voffsetを求めるように構成されていてもよい。
The offset
続いて、温度TLについて説明する。ここで、例えば、電気自動車またはハイブリッド自動車に電力変換装置が適用された場合、高圧バッテリ2としてリチウムイオンバッテリが用いられ、低圧バッテリ4として鉛バッテリが用いられる。鉛バッテリと比べると、電圧範囲は、リチウムイオンバッテリの方が大きい。したがって、同じ負荷条件、すなわち同じ出力電流であっても、高圧バッテリ2の電圧によっては、電力変換器1に入力される入力電流Iinが異なり、電力変換器1の損失も異なる。 Next, the temperature TL will be described. Here, for example, when the power conversion device is applied to an electric vehicle or a hybrid vehicle, a lithium ion battery is used as the high voltage battery 2 and a lead battery is used as the low voltage battery 4. The voltage range of the lithium-ion battery is larger than that of the lead battery. Therefore, even under the same load condition, that is, the same output current, the input current Iin input to the power converter 1 differs depending on the voltage of the high voltage battery 2, and the loss of the power converter 1 also varies.
つまり、トランス6の一次側の温度、例えば半導体スイッチング素子5a〜5dのいずれかの温度を温度TLとした場合、同じ負荷条件であっても、入力電圧Vinによって、温度検出部15によって検出される温度TLが変わってしまう。したがって、入力電圧Vinに依存せずに、負荷の大きさに比例した温度を正確に検出できるようにするため、トランス6の二次側の温度、すなわち、整流回路7の温度、または平滑回路8の温度を、温度TLとすることが望ましい。
That is, when the temperature on the primary side of the transformer 6, for example, the temperature of any of the
ここで、整流回路7を構成するダイオード7aおよび7bは、一般的に、Si系の半導体によって形成されているので、高温環境下では、順方向電圧Vfが低下する。したがって、同一の入力電圧Vinおよび同一の出力電圧Voutであっても、高温環境下では、順方向電圧Vfが低下しているので、電圧降下が小さい。その結果、高温環境下では、デューティ比は、通常の環境下、例えば常温の環境下よりも小さくなる。つまり、高温環境下では、デューティ比が小さくなるほど、スロープ補償量が小さくなってしまう。
Here, since the
このように、電力変換器1において、同一の入力電圧Vinおよび同一の出力電圧Voutであっても、温度TLによっては、スロープ補償量が変化する。したがって、実施の形態2では、オフセット回路14は、温度検出部15によって検出される温度TLが高いほどオフセット電圧Voffsetが大きくなるように、オフセット電圧Voffsetを求める。これにより、温度条件を考慮した出力制限を高精度に行うことが可能となる。
As described above, in the power converter 1, the slope compensation amount changes depending on the temperature TL even with the same input voltage Vin and the same output voltage Vout. Therefore, in the second embodiment, the offset
次に、補正検出電圧Vd’と、閾値電圧Vthとの比較に基づいて、出力制限を行う構成によって得られる効果について、図12および図13を参照しながら説明する。 Next, based on the comparison between the correction detection voltage Vd 'and the threshold voltage Vth, the effect obtained by the configuration for limiting the output will be described with reference to FIGS. 12 and 13.
図12は、比較例における電力変換装置によって温度条件が異なる場合にそれぞれ出力される出力電流Ioutを示す説明図である。図13は、本発明の実施の形態2における電力変換装置によって温度条件が異なる場合にそれぞれ出力される出力電流Ioutを示す説明図である。 FIG. 12 is an explanatory diagram showing the output current Iout that is output when the temperature conditions differ depending on the power conversion device in the comparative example. FIG. 13 is an explanatory diagram showing the output current Iout that is output when the temperature conditions differ depending on the power conversion device according to the second embodiment of the present invention.
なお、比較例における電力変換装置は、オフセット回路14が設けられておらず、検出電圧Vdと閾値電圧Vthとの比較に基づいて、出力制限を行うように構成されているものとする。
It is assumed that the power converter in the comparative example is not provided with the offset
図12の左側では、温度条件が条件(i)である場合に、比較例における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vthおよび検出電圧Vdの各時間変化が図示されている。図12の右側では、温度条件が条件(ii)である場合に、比較例における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vthおよび検出電圧Vdの各時間変化が図示されている。 On the left side of FIG. 12, the temporal changes of the reactor current ILf, the threshold voltage Vth, and the detection voltage Vd obtained by the power conversion device in the comparative example are illustrated when the temperature condition is the condition (i). On the right side of FIG. 12, the temporal changes of the reactor current ILf, the threshold voltage Vth, and the detection voltage Vd obtained by the power conversion device in the comparative example are illustrated when the temperature condition is the condition (ii).
図13の左側では、温度条件が条件(i)である場合に、実施の形態2における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vth、検出電圧Vdおよび補正検出電圧Vd’の各時間変化が図示されている。図13の右側では、温度条件が条件(ii)である場合に、実施の形態2における電力変換装置によって得られるリアクトル電流ILf、閾値電圧Vth、検出電圧Vdおよび補正検出電圧Vd’の各時間変化が図示されている。 On the left side of FIG. 13, when the temperature condition is the condition (i), the reactor current ILf, the threshold voltage Vth, the detection voltage Vd, and the correction detection voltage Vd ′ obtained with the power conversion device according to the second embodiment change with time. Are shown. On the right side of FIG. 13, when the temperature condition is the condition (ii), the reactor current ILf, the threshold voltage Vth, the detection voltage Vd, and the correction detection voltage Vd ′ obtained with the power converter according to the second embodiment change with time. Are shown.
上述の条件(i)は、電力変換器1が低温環境下にある、すなわち、温度TLが低いという条件である。このような条件(i)では、デューティ比が大きくなる。上述の条件(ii)は、条件(i)と比べて、電力変換器1が高温環境下にある、すなわち、温度TLが高いという条件である。このような条件(ii)では、条件(i)と比べて、デューティ比が小さくなる。また、条件(i)と、条件(ii)との間では、入力電圧Vinおよび出力電圧Voutがそれぞれ同一の条件であるものとする。 The above-mentioned condition (i) is a condition that the power converter 1 is in a low temperature environment, that is, the temperature TL is low. Under such a condition (i), the duty ratio becomes large. The condition (ii) described above is a condition that the power converter 1 is in a high temperature environment, that is, the temperature TL is higher than the condition (i). Under such a condition (ii), the duty ratio is smaller than that under the condition (i). Further, between the condition (i) and the condition (ii), the input voltage Vin and the output voltage Vout are assumed to be the same condition.
図12に示すように、温度条件に起因したデューティ比の変化によって、検出電圧Vdが変化し、結果として、リアクトル電流ILfを平滑コンデンサ8bによって直流化した出力電流Ioutがデューティ比によって変化してしまう。
As shown in FIG. 12, the detection voltage Vd changes due to the change of the duty ratio due to the temperature condition, and as a result, the output current Iout obtained by converting the reactor current ILf into the direct current by the smoothing
そのため、比較例では、図12から分かるように、条件(i)と、条件(ii)とを比べると、直流化した出力電流Ioutの間で、ばらつきが生じている。なお、条件(i)では、ダイオード7aおよび7bの順方向電圧Vfが大きく、電圧降下が大きいので、オンデューティDが大きい。条件(ii)では、ダイオード7aおよび7bの順方向電圧Vfが小さく、電圧降下が小さいので、オンデューティDが小さい。
Therefore, in the comparative example, as can be seen from FIG. 12, when the condition (i) and the condition (ii) are compared, there is a variation between the DC-converted output currents Iout. Under the condition (i), since the forward voltage Vf of the
ここで、入力電圧Vinおよび出力電圧Voutのそれぞれが一定であると仮定すると、デューティ比は、温度TLが高いほど小さく、温度TLが低いほど大きくなる。また、先の実施の形態1と同様、図13に示すように、スロープ補償は、デューティ比が大きいほど大きく補償される。 Here, assuming that each of the input voltage Vin and the output voltage Vout is constant, the duty ratio becomes smaller as the temperature TL is higher and becomes larger as the temperature TL is lower. Further, as in the first embodiment, as shown in FIG. 13, the slope compensation is larger as the duty ratio is larger.
以上から分かるように、温度TLが低くなるほど、スロープ補償量が大きくなり、温度TLが高くなるほど、スロープ補償量が小さくなる。 As can be seen from the above, the lower the temperature TL, the larger the slope compensation amount, and the higher the temperature TL, the smaller the slope compensation amount.
このように、温度TLによって、スロープ補償量が変化する。そのため、実施の形態2では、オフセット回路14は、温度TLが高いほどオフセット電圧Voffsetが大きくなるように、オフセット電圧Voffsetを求める。このオフセット電圧Voffsetは、検出電圧Vdに加算される。このような構成によって、温度TLに起因した出力制限開始電流の変動を抑制することができる。その結果、出力制限を高精度に行うことが可能となる。また、電力変換器1が例えば高温環境下にある場合に出力制限開始電流が変動してしまい、出力電流Ioutが過電流になることで部品が故障してしまう状況が発生することを抑制することができる。
Thus, the slope compensation amount changes depending on the temperature TL. Therefore, in the second embodiment, the offset
続いて、オフセット電圧Voffsetを求める方法の一例について説明する。オフセット回路14は、温度TLをパラメータとする関数に従って、オフセット電圧Voffsetを算出する。具体的には、オフセット回路14は、例えば以下の式(4)に従って、温度検出部15によって検出された温度TLから、オフセット電圧Voffsetを算出する。ただし、T0は、基準温度であり、例えば25℃である。また、δおよびγは係数である。
Next, an example of a method of obtaining the offset voltage Voffset will be described. The offset
Voffset=δ×(TL−T0)+γ (4)
δは、温度TLが高いほどオフセット電圧Voffsetが高くなるように予め定められる。また、γは、補正項として予め定められる。
Voffset = δ × (TL-T0) + γ (4)
δ is set in advance so that the offset voltage Voffset increases as the temperature TL increases. Further, γ is predetermined as a correction term.
このように、オフセット回路14は、温度TLに基づいて、オフセット電圧Voffsetを求める。また、オフセット回路14は、求めたオフセット電圧Voffsetを検出電圧Vdに加算した値である補正検出電圧Vd’を、制御部13の比較器132に出力する。
In this way, the offset
これにより、温度TLに応じて、スロープ補償分による差分を吸収することができるので、温度特性に起因した出力制限開始電流の変動を抑制することができる。 As a result, the difference due to the slope compensation can be absorbed according to the temperature TL, so that the fluctuation of the output limit start current due to the temperature characteristic can be suppressed.
なお、温度TLをパラメータとする関数として、上述の式(4)に示すように一次式を用いる場合を例示したが、これに限定されない。すなわち、温度TLをパラメータとする関数として、二次式、または三次以上の高次数式を用いてもよい。 In addition, although the case where the linear equation is used as shown in the above equation (4) is illustrated as the function having the temperature TL as a parameter, the function is not limited to this. That is, a quadratic expression or a higher-order mathematical expression of a third order or higher may be used as the function having the temperature TL as a parameter.
図13に示すように、検出電圧Vdにオフセット電圧Voffsetを加算することによって、スロープ補償分による差分を吸収することができる。したがって、図13から分かるように、条件(i)と、条件(ii)とを比べると、直流化した出力電流Ioutの間で、ばらつきが生じていない。 As shown in FIG. 13, by adding the offset voltage Voffset to the detection voltage Vd, the difference due to the slope compensation can be absorbed. Therefore, as can be seen from FIG. 13, when the condition (i) and the condition (ii) are compared, there is no variation between the DC-converted output currents Iout.
また、図13において、条件(i)と、条件(ii)とを比べると、温度TLが低いほどオフセット電圧Voffsetの値が小さく、温度TLが高いほどオフセット電圧Voffsetの値が大きくなっている。 Further, comparing the condition (i) with the condition (ii) in FIG. 13, the value of the offset voltage Voffset is smaller as the temperature TL is lower, and the value of the offset voltage Voffset is larger as the temperature TL is higher.
なお、上述したように、オフセット回路14は、入力電圧Vinと、出力電圧Voutと、温度TLとに基づいて、オフセット電圧Voffsetを求めるように構成されていてもよい。具体的には、オフセット回路14は、入力電圧Vinが高いほどオフセット電圧Voffsetが大きくなり、出力電圧Voutが低いほどオフセット電圧Voffsetが大きくなり、温度TLが高いほどオフセット電圧Voffsetが大きくなるように、オフセット電圧Voffsetを求める。
In addition, as described above, the offset
上述の場合、オフセット回路14は、入力電圧Vin、出力電圧Voutおよび温度TLをパラメータとする関数に従って、オフセット電圧Voffsetを算出する。具体的には、オフセット回路14は、例えば以下の式(5)に従って、入力電圧検出部10によって検出された入力電圧Vinと、出力電圧検出部12によって検出された出力電圧Voutと、温度検出部15によって検出された温度TLとから、オフセット電圧Voffsetを算出する。ただし、T0は、基準温度であり、例えば25℃である。また、α、β、γおよびδは係数である。
In the above case, the offset
Voffset=α×Vin−β×Vout+δ×(TL−T0)+γ (5)
α、βおよびδは、入力電圧Vinが高いほどオフセット電圧Voffsetが高くなり、出力電圧Voutが高いほどオフセット電圧Voffsetが低くなり、温度TLが高いほどオフセット電圧Voffsetが高くなるように予め定められる。また、γは、補正項として予め定められる。
Voffset = α × Vin−β × Vout + δ × (TL-T0) + γ (5)
α, β, and δ are predetermined such that the higher the input voltage Vin, the higher the offset voltage Voffset, the higher the output voltage Vout, the lower the offset voltage Voffset, and the higher the temperature TL, the higher the offset voltage Voffset. Further, γ is predetermined as a correction term.
なお、入力電圧Vin、出力電圧Voutおよび温度TLをパラメータとする関数として、上述の式(5)に示すように一次式を用いる場合を例示したが、これに限定されない。すなわち、入力電圧Vin、出力電圧Voutおよび温度TLをパラメータとする関数として、二次式、または三次以上の高次数式を用いてもよい。 In addition, although the case where a linear expression is used as shown in Expression (5) above is illustrated as a function having the input voltage Vin, the output voltage Vout, and the temperature TL as parameters, the present invention is not limited to this. That is, as a function having the input voltage Vin, the output voltage Vout, and the temperature TL as parameters, a quadratic expression or a higher-order mathematical expression of a third order or higher may be used.
これにより、入力電圧Vin、出力電圧Voutおよび温度TLに応じて、スロープ補償分による差分を吸収することができるので、入出力電圧および温度特性に起因した出力制限開始電流の変動を抑制することができる。すなわち、入力電圧Vinおよび出力電圧Voutの変動に加えて、温度TLの変動に起因した出力制限開始電流の変動を抑制することができる。その結果、出力制限を高精度に行うことが可能となる。 As a result, the difference due to the slope compensation can be absorbed according to the input voltage Vin, the output voltage Vout, and the temperature TL, so that the fluctuation of the output limit start current due to the input / output voltage and the temperature characteristic can be suppressed. it can. That is, in addition to the fluctuations in the input voltage Vin and the output voltage Vout, fluctuations in the output limit start current due to fluctuations in the temperature TL can be suppressed. As a result, the output can be restricted with high accuracy.
なお、整流回路7がダイオード整流回路である場合を例示したが、これに限定されず、整流回路7が同期整流回路であってもよい。整流回路7がMOSFETを使用した同期整流回路である場合、温度TLが高くなるほど、MOSFETのオン抵抗が増加する。したがって、ダイオードとは逆に電圧降下のロスが大きく、同様の出力電圧Voutを出力するには、デューティ比を大きくする必要があり、オフセット電圧Voffsetを下げる必要がある。
Although the case where the
なお、温度検出部15は、電力変換器1の温度の代わりに、電力変換器1を冷却する冷却器の温度を、温度TLとして検出するように構成されていてもよい。
The
この場合、冷却器は、例えば、水冷式冷却器であり、冷却水を循環させるウォーターポンプを含んで構成される。また、冷却器の温度は、冷却水の温度である。より具体的には、温度検出部15は、冷却器を監視しているECU(Electronic Control Unit)から、CAN(Controller Area Network)等の通信線を介して冷却水の温度を取得する。温度検出部15は、取得した冷却水の温度を、温度TLとして検出する。
In this case, the cooler is, for example, a water-cooled cooler and includes a water pump for circulating cooling water. The temperature of the cooler is the temperature of the cooling water. More specifically, the
以上、本実施の形態2の電力変換装置によれば、オフセット回路14は、温度検出部15によって検出される温度TLに基づいて、オフセット電圧Voffsetを求めるように構成されている。これにより、温度TLの変動に起因して出力制限開始電流が変動することを抑制することができる。その結果、電力変換装置の高信頼性化を実現することができる。
As described above, according to the power converter of Embodiment 2, the offset
また、本実施の形態2の電力変換装置の別例によれば、オフセット回路14は、入力電圧検出部10によって検出される入力電圧Vinと、出力電圧検出部12によって検出される出力電圧Voutとに加えて、温度検出部15によって検出される温度TLに基づいて、オフセット電圧Voffsetを求めるように構成されている。これにより、入力電圧Vin、出力電圧Voutおよび温度TLのそれぞれの変動に起因して出力制限開始電流が変動することを抑制することができる。その結果、電力変換装置の高信頼性化を実現することができる。
Further, according to another example of the power conversion device of the second embodiment, the offset
なお、各実施の形態1、2では、電力変換器1のトランス6がセンタータップ方式の構成であるが、これに限定されない。例えば、トランス6は、二次巻線の両端がそれぞれフルブリッジ構成のダイオードの中点に接続される構成であってもよい。 In each of the first and second embodiments, the transformer 6 of the power converter 1 has a center tap type configuration, but the present invention is not limited to this. For example, the transformer 6 may have a configuration in which both ends of the secondary winding are connected to the middle point of a diode having a full bridge configuration.
なお、各実施の形態1、2では、トランス6の二次巻線6bの中点が低圧バッテリ4の負極側に接続され、二次巻線6bの両端がそれぞれダイオード7aおよび7bのアノード側に接続されているが、これに限定されない。例えば、二次巻線6bの中点が平滑リアクトル8aに接続され、二次巻線6bの両端がそれぞれダイオード7aおよび7bのカソード側に接続され、ダイオード7aおよび7bのアノードが低圧バッテリ4の負極側に接続されていてもよい。
In each of the first and second embodiments, the middle point of the secondary winding 6b of the transformer 6 is connected to the negative electrode side of the low voltage battery 4, and both ends of the secondary winding 6b are connected to the anode sides of the
なお、各実施の形態1、2では、電力変換器1は、入力側の電圧よりも出力側の電圧が低い降圧型のコンバータの形態としたが、これに限定されない。例えば、電力変換器1は、入力側の電圧よりも出力側の電圧が高い昇圧型のコンバータの形態であってもよい。 In each of the first and second embodiments, power converter 1 is in the form of a step-down converter in which the voltage on the output side is lower than the voltage on the input side, but the present invention is not limited to this. For example, the power converter 1 may be in the form of a boost converter in which the voltage on the output side is higher than the voltage on the input side.
なお、各実施の形態1、2では、電力変換器1のスイッチング方式は、ハードスイッチング方式としたが、これに限定されない。例えば、電力変換器1のスイッチング方式は、位相シフト制御方式であってもよい。この場合、制御部13は、半導体スイッチング素子5aおよび半導体スイッチング素子5dを1つのスイッチング素子対として制御し、各半導体スイッチング素子5bおよび5cの位相を半周期ずらして制御する。
In each of the first and second embodiments, the switching method of power converter 1 is the hard switching method, but the invention is not limited to this. For example, the switching method of the power converter 1 may be a phase shift control method. In this case, the
図14は、本発明の実施の形態1、2における電力変換装置の変形例の動作モードが切り替わる様子を示すタイミングチャートである。図14に示すように、半導体スイッチング素子5aおよび5bと、半導体スイッチング素子5cおよび5dは、それぞれ、上下アームが短絡しないようにデッドタイムTdを設けてスイッチング制御される。この場合、図14に示すように、モード2およびモード4において、半導体スイッチング素子5a〜5dの全てがオフでないにもかかわらず、入力電流Iinが0になり、リアクトル電流ILfが減少している。このことは、電力変換器1のスイッチング方式が図14に示す方式であっても、上述した効果が得られることを示している。
FIG. 14 is a timing chart showing how the operation modes of the modified examples of the power conversion devices according to Embodiments 1 and 2 of the present invention are switched. As shown in FIG. 14, the
なお、各実施の形態1、2では、制御部13は、オフセット電圧Voffsetを検出電圧Vdに加算した値である補正検出電圧Vd’と、閾値電圧Vthとを比較するように構成されているが、これに限定されない。例えば、制御部13は、閾値電圧Vthからオフセット電圧Voffsetを減算した値である補正閾値電圧Vth’と、検出電圧Vdとを比較するように構成されていてもよい。
In each of the first and second embodiments, the
この場合、オフセット回路14は、求めたオフセット電圧Voffsetを、閾値電圧Vthから減算した値である補正閾値電圧Vth’を出力する。制御部13は、入力電流検出部11によって検出される入力電流Iinに対応する検出電圧Vdと、オフセット回路14によって出力される補正閾値電圧Vth’とを比較する。制御部13は、その比較の結果、検出電圧Vdが補正閾値電圧Vth’以上である場合、出力制限を行う。
In this case, the offset
なお、上述した各実施の形態1、2における制御部13およびオフセット回路14の各機能は、処理回路によって実現される。処理回路は、専用のハードウェアであってもよく、メモリに格納されるプログラムを実行するプロセッサであってもよい。
Each function of the
処理回路が専用のハードウェアである場合、処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、またはこれらを組み合わせたものが該当する。 When the processing circuit is dedicated hardware, the processing circuit is, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), or an FPGA (Field Programmable Gate Array). , Or a combination of these.
一方、処理回路がプロセッサの場合、制御部13およびオフセット回路14の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアは、プログラムとして記述され、メモリに格納される。プロセッサは、メモリに記憶されたプログラムを読み出して実行することにより、上述した各機能を実現する。
On the other hand, when the processing circuit is a processor, each function of the
なお、上述した各機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。 Note that each of the above-described functions may be partially implemented by dedicated hardware and partially implemented by software or firmware.
このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述した各機能を実現することができる。 As described above, the processing circuit can realize each function described above by hardware, software, firmware, or a combination thereof.
なお、本発明の実施例として実施の形態1、2を説明したが、本発明は実施の形態1、2の各構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、実施の形態1、2の各構成を適宜組み合わせたり、各構成に一部変形を加えたり、各構成を一部省略したりすることが可能である。 Although the first and second embodiments have been described as examples of the present invention, the present invention is not limited to the respective configurations of the first and second embodiments, and may be carried out within a range not departing from the spirit of the present invention. It is possible to appropriately combine the respective configurations of the first and second embodiments, to partially modify the respective configurations, and to partially omit the respective configurations.
1 電力変換器、2 高圧バッテリ、3 負荷、4 低圧バッテリ、5 インバータ回路、5a〜5d 半導体スイッチング素子、6 トランス、6a 一次巻線、6b 二次巻線、7 整流回路、7a,7b ダイオード、8 平滑回路、8a 平滑リアクトル、8b 平滑コンデンサ、10 入力電圧検出部、11 入力電流検出部、12 出力電圧検出部、13 制御部、131 閾値発生器、132 比較器、14 オフセット回路、141 加算器、15 温度検出部。 1 power converter, 2 high voltage battery, 3 load, 4 low voltage battery, 5 inverter circuit, 5a-5d semiconductor switching element, 6 transformer, 6a primary winding, 6b secondary winding, 7 rectifier circuit, 7a, 7b diode, 8 smoothing circuit, 8a smoothing reactor, 8b smoothing capacitor, 10 input voltage detecting section, 11 input current detecting section, 12 output voltage detecting section, 13 control section, 131 threshold value generator, 132 comparator, 14 offset circuit, 141 adder , 15 Temperature detector.
本発明における電力変換装置は、入力される直流電圧を交流電圧に変換するインバータ回路、インバータ回路によって変換される交流電圧を変圧するトランス、トランスによって変圧される交流電圧を整流する整流回路、平滑リアクトルを含み、整流回路の出力を平滑化する平滑回路、インバータ回路に入力される入力電流を検出する入力電流検出部、インバータ回路に入力される入力電圧を検出する入力電圧検出部、および平滑回路から出力される出力電圧を検出する出力電圧検出部を有する電力変換器と、電力変換器を制御する制御部と、入力電圧検出部によって検出される入力電圧と、出力電圧検出部によって検出される出力電圧とに基づいて、オフセット電圧を求めるオフセット回路と、を備え、制御部は、オフセット回路によって求められるオフセット電圧と、入力電流検出部によって検出される入力電流に対応する検出電圧と、閾値電圧とに基づいて、オフセット電圧を、検出電圧に加算した値である補正検出電圧を算出し、補正検出電圧が閾値電圧以上である場合、または、オフセット電圧を、閾値電圧から減算した値である補正閾値電圧を算出し、検出電圧が補正閾値電圧以上である場合に、インバータ回路を制御することで平滑リアクトルに流れるリアクトル電流を低減させて出力電圧を低下させる出力制限を行うものである。 The power converter according to the present invention includes an inverter circuit that converts an input DC voltage into an AC voltage, a transformer that transforms the AC voltage converted by the inverter circuit, a rectifier circuit that rectifies the AC voltage transformed by the transformer, and a smoothing reactor. From a smoothing circuit that smoothes the output of the rectifier circuit, an input current detection unit that detects the input current input to the inverter circuit, an input voltage detection unit that detects the input voltage input to the inverter circuit, and a smoothing circuit. A power converter having an output voltage detector that detects the output voltage that is output, a controller that controls the power converter, an input voltage detected by the input voltage detector, and an output detected by the output voltage detector. An offset circuit that obtains an offset voltage based on the voltage and An offset voltage is because, a detection voltage corresponding to the input current detected by the input current detecting unit, based on the threshold voltage, the offset voltage, calculates a correction detection voltage is a value obtained by adding the detected voltage correction When the detected voltage is equal to or higher than the threshold voltage, or the offset voltage is subtracted from the threshold voltage to calculate a corrected threshold voltage, and when the detected voltage is equal to or higher than the corrected threshold voltage, the inverter circuit is controlled. The output current is limited by reducing the reactor current flowing in the smoothing reactor and lowering the output voltage.
本発明における電力変換装置は、入力される直流電圧を交流電圧に変換するインバータ回路、インバータ回路によって変換される交流電圧を変圧するトランス、トランスによって変圧される交流電圧を整流する整流回路、平滑リアクトルを含み、整流回路の出力を平滑化する平滑回路、インバータ回路に入力される入力電流を検出する入力電流検出部、インバータ回路に入力される入力電圧を検出する入力電圧検出部、および平滑回路から出力される出力電圧を検出する出力電圧検出部を有する電力変換器と、電力変換器を制御する制御部と、入力電圧検出部によって検出される入力電圧、および出力電圧検出部によって検出される出力電圧のみに基づいて、オフセット電圧を求めるオフセット回路と、を備え、制御部は、オフセット回路によって求められるオフセット電圧と、入力電流検出部によって検出される入力電流に対応する検出電圧と、閾値電圧とに基づいて、オフセット電圧を、検出電圧に加算した値である補正検出電圧を算出し、補正検出電圧が閾値電圧以上である場合、または、オフセット電圧を、閾値電圧から減算した値である補正閾値電圧を算出し、検出電圧が補正閾値電圧以上である場合に、インバータ回路を制御することで平滑リアクトルに流れるリアクトル電流を低減させて出力電圧を低下させる出力制限を行うものである。
また、本発明における電力変換装置は、入力される直流電圧を交流電圧に変換するインバータ回路、インバータ回路によって変換される交流電圧を変圧するトランス、トランスによって変圧される交流電圧を整流する整流回路、平滑リアクトルを含み、整流回路の出力を平滑化する平滑回路、インバータ回路に入力される入力電流を検出する入力電流検出部、インバータ回路に入力される入力電圧を検出する入力電圧検出部、および平滑回路から出力される出力電圧を検出する出力電圧検出部を有する電力変換器と、電力変換器を制御する制御部と、入力電圧検出部によって検出される入力電圧と、出力電圧検出部によって検出される出力電圧とに基づいて、オフセット電圧を求めるオフセット回路と、を備え、制御部は、オフセット回路によって求められるオフセット電圧と、入力電流検出部によって検出される入力電流に対応する検出電圧と、閾値電圧とに基づいて、オフセット電圧を、検出電圧に加算した値である補正検出電圧を算出し、補正検出電圧が閾値電圧以上である場合、または、オフセット電圧を、閾値電圧から減算した値である補正閾値電圧を算出し、検出電圧が補正閾値電圧以上である場合に、インバータ回路を制御することで平滑リアクトルに流れるリアクトル電流を低減させて出力電圧を低下させる出力制限を行う電力変換装置であって、電力変換器の温度を、対象温度として検出する温度検出部をさらに備え、オフセット回路は、入力電圧検出部によって検出される入力電圧と、出力電圧検出部によって検出される出力電圧とに加えて、温度検出部によって検出される対象温度に基づいて、オフセット電圧を求めるものである。
The power converter according to the present invention includes an inverter circuit that converts an input DC voltage into an AC voltage, a transformer that transforms the AC voltage converted by the inverter circuit, a rectifier circuit that rectifies the AC voltage transformed by the transformer, and a smoothing reactor. From a smoothing circuit that smoothes the output of the rectifier circuit, an input current detection unit that detects the input current input to the inverter circuit, an input voltage detection unit that detects the input voltage input to the inverter circuit, and a smoothing circuit. A power converter having an output voltage detector that detects an output voltage that is output, a controller that controls the power converter, an input voltage detected by the input voltage detector , and an output detected by the output voltage detector. based only on the voltage, it includes an offset circuit for obtaining an offset voltage, a control unit, the offset circuit Based on the offset voltage obtained by the above, the detection voltage corresponding to the input current detected by the input current detection unit, and the threshold voltage, a corrected detection voltage that is a value obtained by adding the offset voltage to the detection voltage is calculated. If the corrected detection voltage is equal to or higher than the threshold voltage, or if the offset voltage is subtracted from the threshold voltage to calculate a corrected threshold voltage, and the detected voltage is equal to or higher than the correction threshold voltage, the inverter circuit is controlled. This reduces the reactor current flowing in the smoothing reactor and limits the output voltage to reduce the output voltage.
Further, the power conversion device according to the present invention includes an inverter circuit that converts an input DC voltage into an AC voltage, a transformer that transforms the AC voltage converted by the inverter circuit, a rectifier circuit that rectifies the AC voltage transformed by the transformer, A smoothing circuit that includes a smoothing reactor to smooth the output of the rectifier circuit, an input current detection unit that detects an input current input to the inverter circuit, an input voltage detection unit that detects an input voltage input to the inverter circuit, and a smoothing A power converter having an output voltage detector that detects the output voltage output from the circuit, a controller that controls the power converter, an input voltage detected by the input voltage detector, and an output voltage detector detected by the output voltage detector. And an offset circuit that obtains an offset voltage based on the output voltage Based on the offset voltage obtained by the above, the detection voltage corresponding to the input current detected by the input current detection unit, and the threshold voltage, a corrected detection voltage that is a value obtained by adding the offset voltage to the detection voltage is calculated. If the corrected detection voltage is equal to or higher than the threshold voltage, or if the offset voltage is subtracted from the threshold voltage to calculate a corrected threshold voltage, and the detected voltage is equal to or higher than the correction threshold voltage, the inverter circuit is controlled. A power converter that limits the reactor current flowing in the smoothing reactor to reduce the output voltage, and further includes a temperature detector that detects the temperature of the power converter as a target temperature, and the offset circuit In addition to the input voltage detected by the input voltage detection unit and the output voltage detected by the output voltage detection unit, Based on the target temperature detected Te, and requests the offset voltage.
Claims (12)
前記インバータ回路によって変換される前記交流電圧を変圧するトランス、
前記トランスによって変圧される前記交流電圧を整流する整流回路、
平滑リアクトルを含み、前記整流回路の出力を平滑化する平滑回路、
前記インバータ回路に入力される入力電流を検出する入力電流検出部、
前記インバータ回路に入力される入力電圧を検出する入力電圧検出部、および
前記平滑回路から出力される出力電圧を検出する出力電圧検出部
を有する電力変換器と、
前記電力変換器を制御する制御部と、
前記入力電圧検出部によって検出される前記入力電圧と、前記出力電圧検出部によって検出される前記出力電圧とに基づいて、オフセット電圧を求めるオフセット回路と、
を備え、
前記制御部は、
前記オフセット回路によって求められる前記オフセット電圧と、前記入力電流検出部によって検出される前記入力電流に対応する検出電圧と、閾値電圧とに基づいて、前記インバータ回路を制御することで前記平滑リアクトルに流れるリアクトル電流を低減させて前記出力電圧を低下させる出力制限を行う
電力変換装置。 An inverter circuit that converts an input DC voltage into an AC voltage,
A transformer for transforming the AC voltage converted by the inverter circuit,
A rectifying circuit for rectifying the AC voltage transformed by the transformer,
A smoothing circuit that includes a smoothing reactor and that smoothes the output of the rectifier circuit;
An input current detection unit that detects an input current input to the inverter circuit,
An input voltage detection unit that detects an input voltage that is input to the inverter circuit; and a power converter that includes an output voltage detection unit that detects an output voltage output from the smoothing circuit,
A control unit for controlling the power converter,
An offset circuit that obtains an offset voltage based on the input voltage detected by the input voltage detection unit and the output voltage detected by the output voltage detection unit,
Equipped with
The control unit is
Based on the offset voltage obtained by the offset circuit, a detection voltage corresponding to the input current detected by the input current detection unit, and a threshold voltage, the inverter circuit is controlled to flow into the smoothing reactor. An electric power conversion device that limits an output by reducing a reactor current to reduce the output voltage.
前記入力電圧が高いほど前記オフセット電圧が大きくなり、前記出力電圧が低いほど前記オフセット電圧が大きくなるように、前記オフセット電圧を求める
請求項1に記載の電力変換装置。 The offset circuit is
The power converter according to claim 1, wherein the offset voltage is calculated such that the higher the input voltage is, the larger the offset voltage is, and the lower the output voltage is, the larger the offset voltage is.
前記オフセット回路は、
前記入力電圧検出部によって検出される前記入力電圧と、前記出力電圧検出部によって検出される前記出力電圧とに加えて、前記温度検出部によって検出される前記対象温度に基づいて、前記オフセット電圧を求める
請求項1に記載の電力変換装置。 The temperature of the power converter, further comprising a temperature detection unit for detecting as a target temperature,
The offset circuit is
In addition to the input voltage detected by the input voltage detection unit and the output voltage detected by the output voltage detection unit, the offset voltage is set based on the target temperature detected by the temperature detection unit. The power converter according to claim 1.
前記入力電圧が高いほど前記オフセット電圧が大きくなり、前記出力電圧が低いほど前記オフセット電圧が大きくなり、前記対象温度が高いほど前記オフセット電圧が大きくなるように、前記オフセット電圧を求める
請求項3に記載の電力変換装置。 The offset circuit is
The offset voltage is calculated such that the offset voltage increases as the input voltage increases, the offset voltage increases as the output voltage decreases, and the offset voltage increases as the target temperature increases. The power converter described.
前記インバータ回路によって変換される前記交流電圧を変圧するトランス、
前記トランスによって変圧される前記交流電圧を整流する整流回路、
平滑リアクトルを含み、前記整流回路の出力を平滑化する平滑回路、および
前記インバータ回路に入力される入力電流を検出する入力電流検出部
を有する電力変換器と、
前記電力変換器を制御する制御部と、
前記電力変換器の温度を、対象温度として検出する温度検出部と、
前記温度検出部によって検出される前記対象温度に基づいて、オフセット電圧を求めるオフセット回路と、
を備え、
前記制御部は、
前記オフセット回路によって求められる前記オフセット電圧と、前記入力電流検出部によって検出される前記入力電流に対応する検出電圧と、閾値電圧とに基づいて、前記インバータ回路を制御することで前記平滑リアクトルに流れるリアクトル電流を低減させて前記平滑回路から出力される出力電圧を低下させる出力制限を行う
電力変換装置。 An inverter circuit that converts an input DC voltage into an AC voltage,
A transformer for transforming the AC voltage converted by the inverter circuit,
A rectifying circuit for rectifying the AC voltage transformed by the transformer,
A power converter including a smoothing reactor, a smoothing circuit that smoothes an output of the rectifier circuit, and an input current detection unit that detects an input current input to the inverter circuit;
A control unit for controlling the power converter,
A temperature detector that detects the temperature of the power converter as a target temperature;
An offset circuit that obtains an offset voltage based on the target temperature detected by the temperature detection unit,
Equipped with
The control unit is
Based on the offset voltage obtained by the offset circuit, a detection voltage corresponding to the input current detected by the input current detection unit, and a threshold voltage, the inverter circuit is controlled to flow into the smoothing reactor. An electric power conversion device that limits the reactor current to reduce the output voltage output from the smoothing circuit.
前記対象温度が高いほど前記オフセット電圧が大きくなるように、前記オフセット電圧を求める
請求項5に記載の電力変換装置。 The offset circuit is
The power conversion device according to claim 5, wherein the offset voltage is calculated such that the offset voltage increases as the target temperature increases.
請求項3から6のいずれか1項に記載の電力変換装置。 The power converter according to any one of claims 3 to 6, wherein the temperature of the power converter is the temperature of the rectifier circuit or the temperature of the smoothing circuit.
前記電力変換器の温度の代わりに、前記電力変換器を冷却する冷却器の温度を、前記対象温度として検出する
請求項3から6のいずれか1項に記載の電力変換装置。 The temperature detection unit,
The power conversion device according to claim 3, wherein instead of the temperature of the power converter, a temperature of a cooler that cools the power converter is detected as the target temperature.
前記冷却器の温度は、冷却水の温度である
請求項8に記載の電力変換装置。 The cooler is a water-cooled cooler,
The power converter according to claim 8, wherein the temperature of the cooler is a temperature of cooling water.
求めた前記オフセット電圧を、前記検出電圧に加算した値である補正検出電圧を出力し、
前記制御部は、
前記オフセット回路によって出力される前記補正検出電圧と、前記閾値電圧とを比較し、前記補正検出電圧が前記閾値電圧以上である場合、前記出力制限を行う
請求項1から9のいずれか1項に記載の電力変換装置。 The offset circuit is
The offset voltage thus obtained is output as a corrected detection voltage that is a value obtained by adding the detection voltage,
The control unit is
The correction detection voltage output by the offset circuit is compared with the threshold voltage, and when the correction detection voltage is equal to or higher than the threshold voltage, the output limitation is performed. The power converter described.
求めた前記オフセット電圧を、前記閾値電圧から減算した値である補正閾値電圧を出力し、
前記制御部は、
前記検出電圧と、前記オフセット回路によって出力される前記補正閾値電圧とを比較し、前記検出電圧が前記補正閾値電圧以上である場合、前記出力制限を行う
請求項1から9のいずれか1項に記載の電力変換装置。 The offset circuit is
The corrected offset voltage, which is a value obtained by subtracting the offset voltage obtained from the threshold voltage,
The control unit is
The output limit is compared when the detected voltage is compared with the correction threshold voltage output by the offset circuit, and when the detected voltage is equal to or higher than the correction threshold voltage. The power converter described.
請求項1から11のいずれか1項に記載の電力変換装置。 The power conversion device according to any one of claims 1 to 11, wherein the rectifier circuit is a diode rectifier circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018206967A JP6636595B1 (en) | 2018-11-02 | 2018-11-02 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018206967A JP6636595B1 (en) | 2018-11-02 | 2018-11-02 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6636595B1 JP6636595B1 (en) | 2020-01-29 |
JP2020072605A true JP2020072605A (en) | 2020-05-07 |
Family
ID=69183730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018206967A Active JP6636595B1 (en) | 2018-11-02 | 2018-11-02 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6636595B1 (en) |
-
2018
- 2018-11-02 JP JP2018206967A patent/JP6636595B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP6636595B1 (en) | 2020-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9793791B2 (en) | Power conversion apparatus and method for starting up the same | |
US10763754B2 (en) | Power supply device | |
US9438125B2 (en) | Power conversion apparatus and power conversion method with phase control | |
US9343986B2 (en) | Power converter with current feedback loop | |
US20180041108A1 (en) | Power converter | |
US9160238B2 (en) | Power converter with current feedback loop | |
US9300219B2 (en) | Power conversion apparatus and power conversion method | |
US20180342942A1 (en) | Control apparatus | |
US9276484B2 (en) | Power conversion apparatus that adjusts the power transmitted between a primary side circuit and a secondary side circuit and method of the same | |
US9425698B2 (en) | Power conversion apparatus and method | |
JP2011091960A (en) | Dc-dc converter system | |
JP5893089B2 (en) | Control method of DC converter | |
US9374013B2 (en) | Power conversion apparatus and power conversion method | |
JP6354505B2 (en) | Switching power supply | |
US9577535B2 (en) | Power conversion apparatus | |
CN107069914B (en) | Rail vehicle charging device and charging control method | |
JP6636595B1 (en) | Power converter | |
JP5318966B2 (en) | DC / DC converter | |
JP2019009848A (en) | Dc-dc converter, power supply system employing the same, and automobile employing the power supply system | |
JP7250097B1 (en) | power converter | |
JP2011147229A (en) | Dc power supply unit | |
JP5383522B2 (en) | DC power supply | |
WO2018042896A1 (en) | Power conversion device | |
KR20190038990A (en) | Electric vehicle | |
JP2014230340A (en) | Control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190718 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191105 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20191105 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191113 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20191119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6636595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |