JP2020071723A - 情報処理装置及びその制御方法 - Google Patents
情報処理装置及びその制御方法 Download PDFInfo
- Publication number
- JP2020071723A JP2020071723A JP2018205876A JP2018205876A JP2020071723A JP 2020071723 A JP2020071723 A JP 2020071723A JP 2018205876 A JP2018205876 A JP 2018205876A JP 2018205876 A JP2018205876 A JP 2018205876A JP 2020071723 A JP2020071723 A JP 2020071723A
- Authority
- JP
- Japan
- Prior art keywords
- program
- control unit
- clock
- system bus
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/51—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems at application loading time, e.g. accepting, rejecting, starting or inhibiting executable software based on integrity or source reliability
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
- H04L9/3242—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions involving keyed hash functions, e.g. message authentication codes [MACs], CBC-MAC or HMAC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- Stored Programmes (AREA)
Abstract
Description
図1は実施例1に係る複合機10のハードウェア構成を説明するブロック図である。
実施例2について説明する。前述の実施例1ではコントローラ20を1つのLSIで構成するもので説明したが、実施例2では起動時の改竄検知を行う専用チップを用いた構成で行う方法について実施例1との差分のみ説明する。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (16)
- プログラムを記憶するメモリと、
システムバスと、
前記メモリに記憶されているプログラムを前記システムバスを介して読み込み、該読み込まれたプログラムが改竄されているかを判定する第1制御部と、
改竄されていないと判定された前記プログラムを前記メモリから前記システムバスを介して読み込み、実行する第2制御部と、
前記システムバスおよび前記第1制御部の少なくとも1つのモジュールへ供給されるクロックの周波数を制御するクロック制御部と、
を有し、
前記クロック制御部は、前記少なくとも1つのモジュールについて、前記第1制御部による前記プログラムの読み込みの開始から少なくとも当該読み込みの完了までに供給されるクロックの周波数を、当該プログラムについての前記判定の後に供給されるクロックの周波数よりも高くすることを特徴とする情報処理装置。 - 前記クロック制御部は、前記システムバスおよび前記第1制御部のそれぞれについて、前記第1制御部による前記プログラムの読み込みの開始から少なくとも当該読み込みの完了までに供給されるクロックの周波数を、当該プログラムについての前記判定の後に供給されるクロックの周波数よりも高くすることを特徴とする請求項1に記載の情報処理装置。
- 前記システムバスおよび前記第1制御部に供給されるクロックの周波数は異なることを特徴とする請求項1または2に記載の情報処理装置。
- 前記システムバスに供給されるクロックの周波数は、前記第1制御部に供給されるクロックの周波数よりも高いことを特徴とする請求項3に記載の情報処理装置。
- 前記システムバスおよび前記第1制御部の少なくとも1つのモジュールにクロックを供給するクロック供給部を有し、
前記クロック制御部は、前記クロック供給部が供給するクロックの周波数を前記クロック供給部に対して設定して、クロックの周波数を制御することを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。 - 前記第1制御部および前記第2制御部への電力供給を制御する電力制御部と、
前記電力制御部は、前記第1制御部による前記プログラムの読み込みの開始から前記判定の完了まで、前記第1制御部に電力を供給するが前記第2制御部に電力を供給せず、当該判定の完了後、前記第1制御部および前記第2制御部に電力を供給することを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。 - 前記メモリは、秘密鍵で暗号化された前記プログラムの署名を記憶し、
前記第1制御部は、
前記メモリから前記システムバスを介して読み込まれた前記プログラムの署名を計算する計算手段と、
前記暗号化された前記署名を前記メモリから読み込む読み込み手段と、
前記読み込まれた前記暗号化された前記署名を、公開鍵で復号する復号手段と、
を有し、
前記計算された署名と、前記復号された署名とを比較することで前記メモリに記憶された前記プログラムが改ざんされているかを判定することを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。 - 前記署名とは、前記プログラムのハッシュ値であることを特徴とする請求項7に記載の情報処理装置。
- プログラムを記憶するメモリと、
システムバスと、
前記メモリに記憶されているプログラムを前記システムバスを介して読み込み、該読み込まれたプログラムが改竄されているかを判定する第1制御部と、
改竄されていないと判定された前記プログラムを前記メモリから前記システムバスを介して読み込み、実行する第2制御部と、
を有する情報処理装置の制御方法であって、
前記システムバスおよび前記第1制御部にクロックを供給する供給工程を有し、
前記供給工程は、前記システムバスおよび前記第1制御部の少なくとも1つのモジュールについて、前記第1制御部による前記プログラムの読み込みの開始から少なくとも当該読み込みの完了までに供給されるクロックの周波数を、当該プログラムについての前記判定の後に供給されるクロックの周波数よりも高くする工程を有することを特徴とする情報処理装置の制御方法。 - 前記高くする工程は、前記システムバスおよび前記第1制御部のそれぞれについて、前記第1制御部による前記プログラムの読み込みの開始から少なくとも当該読み込みの完了までに供給されるクロックの周波数を、当該プログラムについての前記判定の後に供給されるクロックの周波数よりも高くすることを特徴とする請求項9に記載の情報処理装置の制御方法。
- 前記システムバスおよび前記第1制御部に供給されるクロックの周波数は異なることを特徴とする請求項9または10に記載の情報処理装置の制御方法。
- 前記システムバスに供給されるクロックの周波数は、前記第1制御部に供給されるクロックの周波数よりも高いことを特徴とする請求項11に記載の情報処理装置の制御方法。
- 前記情報処理装置は、前記システムバスおよび前記第1制御部に供給されるクロックを生成するクロック供給部を有し、
前記高くする工程は、供給するクロックの周波数を前記クロック供給部に対して設定して、クロックの周波数を制御することを特徴とする請求項9乃至12の何れか1項に記載の情報処理装置の制御方法。 - 前記第1制御部および前記第2制御部への電力供給を制御する電力制御工程をさらに有し、
前記電力制御工程は、前記第1制御部による前記プログラムの読み込みの開始から前記判定の完了まで、前記第1制御部に電力を供給するが前記第2制御部に電力を供給せず、当該判定の完了後、前記第1制御部および前記第2制御部に電力を供給することを特徴とする請求項9乃至13の何れか1項に記載の情報処理装置の制御方法。 - 前記メモリは、秘密鍵で暗号化された前記プログラムの署名を記憶し、
前記第1制御部による前記判定は、
前記メモリから前記システムバスを介して読み込まれた前記プログラムの署名を計算する計算工程と、
前記メモリから前記暗号化された前記署名を読み込む読み込み工程と、
前記読み込まれた前記暗号化された前記署名を、公開鍵で復号する復号工程と、
を有し、
前記計算された署名と、前記復号された署名とを比較することで前記メモリに記憶された前記プログラムが改ざんされているかを判定することを特徴とする請求項9乃至14の何れか1項に記載の情報処理装置の制御方法。 - 前記署名とは、前記プログラムのハッシュ値であることを特徴とする請求項15に記載の情報処理装置の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018205876A JP7187267B2 (ja) | 2018-10-31 | 2018-10-31 | 情報処理装置及びその制御方法 |
US16/662,803 US20200134232A1 (en) | 2018-10-31 | 2019-10-24 | Information processing apparatus and control method thereof |
CN201911036270.7A CN111125686B (zh) | 2018-10-31 | 2019-10-29 | 信息处理装置及其控制方法 |
KR1020190136315A KR102547034B1 (ko) | 2018-10-31 | 2019-10-30 | 정보 처리 장치 및 그 제어 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018205876A JP7187267B2 (ja) | 2018-10-31 | 2018-10-31 | 情報処理装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020071723A true JP2020071723A (ja) | 2020-05-07 |
JP2020071723A5 JP2020071723A5 (ja) | 2021-12-02 |
JP7187267B2 JP7187267B2 (ja) | 2022-12-12 |
Family
ID=70328742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018205876A Active JP7187267B2 (ja) | 2018-10-31 | 2018-10-31 | 情報処理装置及びその制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200134232A1 (ja) |
JP (1) | JP7187267B2 (ja) |
KR (1) | KR102547034B1 (ja) |
CN (1) | CN111125686B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020086516A (ja) * | 2018-11-15 | 2020-06-04 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及び、プログラム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7249968B2 (ja) * | 2020-03-09 | 2023-03-31 | 株式会社東芝 | 情報処理装置およびストレージ |
KR102395258B1 (ko) * | 2020-10-15 | 2022-05-10 | 한국전자통신연구원 | 부트 메모리 버스의 경로 절체 기능을 이용한 시큐어 부팅 방법 및 이를 이용한 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002312056A (ja) * | 2001-04-16 | 2002-10-25 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
US20060069903A1 (en) * | 2004-09-30 | 2006-03-30 | Fischer Stephen A | Method and apparatus for establishing safe processor operating points |
JP2009252244A (ja) * | 2008-04-10 | 2009-10-29 | Nvidia Corp | セキュアな信頼チェーンを実施する方法及びシステム |
US20120159138A1 (en) * | 2010-12-20 | 2012-06-21 | Tsirkin Michael S | Mechanism for Virtual Machine Boot Speed-Up by Clock Acceleration |
JP2015064676A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 情報処理装置、半導体装置、情報処理方法およびプログラム |
JP2018032313A (ja) * | 2016-08-26 | 2018-03-01 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びにプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4118789A (en) * | 1977-06-06 | 1978-10-03 | Allen-Bradley Company | Program protection module for programmable controller |
US9654499B2 (en) * | 2014-06-20 | 2017-05-16 | Vencore Labs, Inc. | System and Method for mitigating TOC/TOU attacks in a cloud computing enviroment |
US9490826B1 (en) * | 2015-08-19 | 2016-11-08 | Qualcomm Incorporated | Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique |
US10348281B1 (en) * | 2016-09-06 | 2019-07-09 | Ampere Computing Llc | Clock control based on voltage associated with a microprocessor |
KR102673702B1 (ko) * | 2016-10-20 | 2024-06-12 | 삼성전자주식회사 | 피드백 제공 방법 및 이를 지원하는 전자 장치 |
WO2018226550A1 (en) * | 2017-06-06 | 2018-12-13 | Walmart Apollo, Llc | Rfid tag tracking systems and methods in identifying suspicious activities |
US11144605B2 (en) * | 2018-10-12 | 2021-10-12 | Verizon Media Inc. | Transmitting content items using search history profiles |
-
2018
- 2018-10-31 JP JP2018205876A patent/JP7187267B2/ja active Active
-
2019
- 2019-10-24 US US16/662,803 patent/US20200134232A1/en not_active Abandoned
- 2019-10-29 CN CN201911036270.7A patent/CN111125686B/zh active Active
- 2019-10-30 KR KR1020190136315A patent/KR102547034B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002312056A (ja) * | 2001-04-16 | 2002-10-25 | Sony Corp | 情報処理装置および方法、記録媒体、並びにプログラム |
US20060069903A1 (en) * | 2004-09-30 | 2006-03-30 | Fischer Stephen A | Method and apparatus for establishing safe processor operating points |
JP2009252244A (ja) * | 2008-04-10 | 2009-10-29 | Nvidia Corp | セキュアな信頼チェーンを実施する方法及びシステム |
US20120159138A1 (en) * | 2010-12-20 | 2012-06-21 | Tsirkin Michael S | Mechanism for Virtual Machine Boot Speed-Up by Clock Acceleration |
JP2015064676A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 情報処理装置、半導体装置、情報処理方法およびプログラム |
JP2018032313A (ja) * | 2016-08-26 | 2018-03-01 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びにプログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020086516A (ja) * | 2018-11-15 | 2020-06-04 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及び、プログラム |
JP7210238B2 (ja) | 2018-11-15 | 2023-01-23 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及び、プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP7187267B2 (ja) | 2022-12-12 |
CN111125686A (zh) | 2020-05-08 |
KR20200049658A (ko) | 2020-05-08 |
US20200134232A1 (en) | 2020-04-30 |
CN111125686B (zh) | 2023-12-08 |
KR102547034B1 (ko) | 2023-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10878098B2 (en) | System on chip to perform a secure boot, an image forming apparatus using the same, and method thereof | |
US10949546B2 (en) | Security devices, electronic devices and methods of operating electronic devices | |
EP2907068B1 (en) | System on chip to perform a secure boot | |
US20140164753A1 (en) | System on chip for performing secure boot, image forming apparatus using the same, and method thereof | |
US20200302063A1 (en) | Secure boot sequencer and secure boot device | |
KR102547034B1 (ko) | 정보 처리 장치 및 그 제어 방법 | |
US10943013B2 (en) | Maintaining keys for trusted boot code | |
US20080215872A1 (en) | Method of booting electronic device and method of authenticating boot of electronic device | |
KR20190043473A (ko) | 정보 처리 장치, 그 제어 방법 및 저장 매체 | |
US11914714B2 (en) | Information processing apparatus and start-up method of the same | |
WO2022156513A1 (zh) | 一种服务器操作系统引导方法、装置、设备及介质 | |
EP4348468A1 (en) | Firmware-based secure tenancy transfer | |
JP7263101B2 (ja) | 情報処理装置、データ検証方法 | |
JP2020091698A (ja) | 情報処理装置及びその制御方法 | |
JP5961059B2 (ja) | 情報処理装置およびその起動方法 | |
JP7210238B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
KR20200030448A (ko) | 정보 처리장치, 정보 처리장치의 제어방법, 및 기억매체 | |
CN114731272B (zh) | 一种安全处理装置、安全处理方法及相关设备 | |
JP2022182837A (ja) | 情報処理装置、及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211014 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221130 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7187267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |