JP2020068313A - Light emitting element and manufacturing method of display device - Google Patents

Light emitting element and manufacturing method of display device Download PDF

Info

Publication number
JP2020068313A
JP2020068313A JP2018200755A JP2018200755A JP2020068313A JP 2020068313 A JP2020068313 A JP 2020068313A JP 2018200755 A JP2018200755 A JP 2018200755A JP 2018200755 A JP2018200755 A JP 2018200755A JP 2020068313 A JP2020068313 A JP 2020068313A
Authority
JP
Japan
Prior art keywords
light emitting
electrode pad
emitting element
display device
growth substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018200755A
Other languages
Japanese (ja)
Inventor
良勝 柳川
Yoshikatsu Yanagawa
良勝 柳川
直也 大倉
Naoya Okura
直也 大倉
梶山 康一
Koichi Kajiyama
康一 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2018200755A priority Critical patent/JP2020068313A/en
Publication of JP2020068313A publication Critical patent/JP2020068313A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a manufacturing method of a display device, which can surely transfer a light emitting element at a desired position of a circuit board, and further has a high yield.SOLUTION: A manufacturing method of a display device, comprises: a step of flattening by coating a flatness film 4 onto a growing substrate 1 in which a light emitting element main body having an electrode pad is integrally formed; a step of exposing the electrode pad by removing the flatness film on the electrode pad; a step of forming an external electrode pad 5 connected to the electrode pad onto the flatness film; a step of arranging the growing substrate to a circuit board 7 in which a circuit side electrode part 8 is formed so that the external side electrode pad is opposite to the circuit side electrode part, to electrically connect the external electrode pad and the circuit side electrode part; and a step of peeling-off the growing substrate from the light emitting element main body and the flatness film.SELECTED DRAWING: Figure 15

Description

本発明は、発光素子および表示装置の製造方法に関する。   The present invention relates to a method for manufacturing a light emitting device and a display device.

次世代の表示装置として、マイクロLEDディスプレイが注目されている。マイクロLEDディスプレイとは、発光素子としての微細な発光ダイオード(以下、LEDという)チップが、ディスプレイ基板の表面に高密度に敷き詰められた表示装置である。このようなマイクロLEDディスプレイの製造においては、ディスプレイ基板の表面に対して、マイクロLEDチップを精度よく確実に配列させることが重要である。   Micro LED displays have been attracting attention as next-generation display devices. A micro LED display is a display device in which fine light emitting diode (hereinafter referred to as LED) chips as light emitting elements are densely spread over the surface of a display substrate. In the manufacture of such a micro LED display, it is important to accurately and surely arrange the micro LED chips on the surface of the display substrate.

特許文献1では、ウェハを分割したチップを順次、支持基板上に所定のピッチで並ぶように貼り付け、これらチップを封止樹脂層で封止した後、支持基板を剥がして疑似ウェハを作製する方法が開示されている。この方法では、さらに疑似ウェハに電極、絶縁膜などを作り込んだ後、この疑似ウェハをスクライブラインで切断して、例えば、発光素子などのチップ部品を作製する。特許文献1には、このチップ部品をハンドリングして配線基板上の所定の位置に搬送して、はんだバンプを用いて実装する技術が開示されている。   In Patent Document 1, chips obtained by dividing a wafer are sequentially attached on a support substrate so as to be arranged at a predetermined pitch, and after sealing the chips with a sealing resin layer, the support substrate is peeled off to produce a pseudo wafer. A method is disclosed. In this method, an electrode, an insulating film, and the like are further formed on the pseudo wafer, and then the pseudo wafer is cut by a scribe line to produce, for example, a chip component such as a light emitting element. Patent Document 1 discloses a technique for handling this chip component, transporting it to a predetermined position on a wiring board, and mounting it using solder bumps.

特開2004−363279号公報JP, 2004-363279, A

上記のチップ部品を作製する方法では、別途用意した支持基板上に個片化された多数のチップを所定の位置に配置する工程、支持基板を剥がして疑似ウェハを作製する工程、疑似ウェハに電極などを作り込む工程、疑似ウェハをスクライブラインで切断して多数のチップ部品に分割する工程などの多くの工程を要する。   In the method of manufacturing the above chip component, a step of disposing a large number of individual chips on a separately prepared supporting substrate at a predetermined position, a step of peeling the supporting substrate to produce a pseudo wafer, an electrode on the pseudo wafer Many processes are required, such as a process of manufacturing a dummy wafer, a process of cutting a pseudo wafer with a scribe line, and dividing into many chip parts.

上記チップ部品を用いて表示装置を製造するには、それぞれのチップ部品をハンドリングにより回路基板上に搬送した後、はんだバンプなどを用いて実装する。この製造方法では、全てのチップ部品を実装するまでに長い時間が必要となる。上記方法では、はんだバンプなどの加熱を伴うプロセスにおいて、材料の変形、伸びなどの要因から高精度の貼り合わせを実現することが困難である。   In order to manufacture a display device using the above chip components, each chip component is transferred onto a circuit board by handling and then mounted using solder bumps or the like. In this manufacturing method, it takes a long time to mount all the chip components. In the above method, it is difficult to realize highly accurate bonding in a process involving heating of solder bumps or the like due to factors such as material deformation and elongation.

また、回路基板へチップ部品を転写する方法として、フィルムなどを用いて転写する方法もある。この方法は、フィルムへチップ部品を転写する工程と、フィルムに転写したチップ部品を基板へ転写する工程と、を行う。この方法では、転写工程数が多くなり、貼り合わせ装置の位置決め精度や転写回数の増加に起因して位置ずれの可能性が増大するという問題がある。上述したいずれの方法を用いても、表示装置の製造歩留まりが低くなるという問題がある。特に、微細なマイクロLEDチップを回路基板へ実装して表示装置を作製するには、マイクロLEDチップを効率よくかつ位置ずれを起こさないように実装する方法が要望されている。   Further, as a method of transferring the chip component to the circuit board, there is a method of transferring using a film or the like. This method includes a step of transferring a chip part to a film and a step of transferring the chip part transferred to the film to a substrate. This method has a problem that the number of transfer steps increases, and the possibility of positional deviation increases due to an increase in the positioning accuracy of the bonding apparatus and the number of transfers. Even if any of the above-mentioned methods is used, there is a problem that the manufacturing yield of the display device is lowered. Particularly, in order to mount a fine micro LED chip on a circuit board to manufacture a display device, a method of mounting the micro LED chip efficiently and without causing a positional shift is desired.

本発明は、上記の課題に鑑みてなされたものであって、本発明は、発光素子を確実に回路基板の所望の位置に転写でき、しかも歩留まりの高い表示装置の製造方法を提供することを目的とする。また、回路基板の所望の位置に確実に転写できる発光素子を提供することを目的とする。   The present invention has been made in view of the above problems, and the present invention provides a method for manufacturing a display device capable of reliably transferring a light emitting element to a desired position on a circuit board and having a high yield. To aim. Another object of the present invention is to provide a light emitting element that can be reliably transferred to a desired position on a circuit board.

上述した課題を解決し、目的を達成するために、本発明の第1の態様は、表示装置の製造方法であって、電極パッドを備える発光素子本体が一体に形成された成長用基板の上に、平坦化膜を塗布して平坦化を行う工程と、前記電極パッド上の前記平坦化膜を除去して前記電極パッドを露出させる工程と、前記電極パッドに接続される、外側電極パッドを、前記平坦化膜上に形成する工程と、回路側電極部が形成された回路基板に対して、前記成長用基板を、前記外側電極パッドが前記回路側電極部と対向するように配置させて前記外側電極パッドと前記回路側電極部とを電気的に接続する工程と、前記成長用基板を、前記発光素子本体および前記平坦化膜から剥離する工程と、を備えることを特徴とする。   In order to solve the above-mentioned problems and achieve the object, a first aspect of the present invention is a method for manufacturing a display device, which comprises a growth substrate on which a light-emitting element body including an electrode pad is integrally formed. A step of applying a flattening film to perform flattening, a step of removing the flattening film on the electrode pad to expose the electrode pad, and an outer electrode pad connected to the electrode pad. The step of forming on the flattening film, and disposing the growth substrate on the circuit substrate on which the circuit-side electrode portion is formed so that the outer electrode pad faces the circuit-side electrode portion. The method further includes the step of electrically connecting the outer electrode pad and the circuit-side electrode portion, and the step of peeling the growth substrate from the light emitting element body and the planarization film.

第1の態様においては、前記外側電極パッドの占有面積は、前記電極パッドの占有面積よりも大きな面積に設定することが好ましい。   In the first aspect, it is preferable that the area occupied by the outer electrode pad is set to be larger than the area occupied by the electrode pad.

第1の態様においては、前記成長用基板を剥離する工程は、前記成長用基板側から、前記成長用基板と、前記発光素子本体および平坦化膜と、の界面へレーザの照射を行うレーザリフトオフ法を行うことが好ましい。   In the first aspect, in the step of peeling the growth substrate, laser lift-off is performed in which the interface between the growth substrate and the light emitting element body and the planarization film is irradiated with laser from the growth substrate side. It is preferred to carry out the method.

第1の態様においては、前記平坦化膜は、感光性樹脂でなることが好ましい。   In the first aspect, the flattening film is preferably made of a photosensitive resin.

第1の態様においては、前記成長用基板の上に、複数の前記発光素子本体が形成され、前記外側電極パッドを前記平坦化膜上に形成した後に、互いに隣接する前記発光素子本体どうしの間の前記平坦化膜を分離するように加工して、前記発光素子本体および当該発光素子本体を取り囲む前記平坦化膜を、前記成長用基板上で島状に分割させることが好ましい。   In the first aspect, a plurality of the light emitting element bodies are formed on the growth substrate, and the outer electrode pads are formed on the flattening film, and then the light emitting element bodies adjacent to each other are formed. It is preferable that the flattening film is processed so as to be separated, and the light emitting element body and the flattening film surrounding the light emitting element body are divided into islands on the growth substrate.

第1の態様においては、前記発光素子本体の前記外側電極パッドを、前記回路基板の前記回路側電極部に対して、選択的に接続し、前記成長用基板を剥離する工程で、前記成長用基板を、前記回路側電極部に対して接続された前記外側電極パッドを有する前記発光素子本体および当該発光素子本体を取り囲む前記平坦化膜のみから剥離することが好ましい。   In the first aspect, in the step of selectively connecting the outer electrode pad of the light-emitting element body to the circuit-side electrode portion of the circuit board and peeling the growth substrate, It is preferable that the substrate is peeled off only from the light emitting element body having the outer electrode pad connected to the circuit side electrode portion and the flattening film surrounding the light emitting element body.

本発明の第2の態様は、発光素子であって、成長用基板と、前記成長用基板の上に作製され、上面に形成された電極パッドを含む発光素子本体と、前記電極パッドの少なくとも一部が露出するように、前記発光素子本体が埋没するように覆う平坦化膜と、前記平坦化膜上に配置され、前記電極パッドに電気的に接続された外側電極パッドと、を備えることが好ましい。   A second aspect of the present invention is a light emitting device, which comprises at least one of a growth substrate, a light emitting device body including an electrode pad formed on the growth substrate and formed on an upper surface, and the electrode pad. A flattening film that covers the light emitting element body so as to be buried so that the portion is exposed; and an outer electrode pad that is disposed on the flattening film and is electrically connected to the electrode pad. preferable.

第2の態様においては、前記外側電極パッドの占有面積は、前記電極パッドの占有面積よりも大きく設定されていることが好ましい。   In the second aspect, it is preferable that the area occupied by the outer electrode pad is set larger than the area occupied by the electrode pad.

第2の態様においては、前記発光素子本体の上面に、一対の前記電極パッドが形成され、一対の前記電極パッドのそれぞれに前記外側電極パッドが接続され、一対の前記電極パッドのそれぞれに接続された一対の前記外側電極パッドは、それぞれが接続された前記電極パッドから互いに離間する方向へ延在して形成されていることが好ましい。   In a second aspect, a pair of the electrode pads is formed on an upper surface of the light emitting element body, the outer electrode pad is connected to each of the pair of electrode pads, and each of the pair of electrode pads is connected to the outer electrode pad. It is preferable that the pair of outer electrode pads are formed so as to extend in a direction in which they are separated from the electrode pads connected to each other.

第2の態様においては、前記成長用基板は、成長用サファイアウェハであり、前記発光素子本体は、前記成長用基板に一体に設けられたマイクロLEDベアチップであることが好ましい。   In the second aspect, it is preferable that the growth substrate is a growth sapphire wafer, and the light emitting element body is a micro LED bare chip integrally provided on the growth substrate.

本発明によれば、発光素子を確実に回路基板の所望の位置に転写でき、しかも歩留まりの高い表示装置の製造方法を実現できる。また、本発明によれば、回路基板の所望の位置に確実に転写できる発光素子を実現できる。   According to the present invention, a light emitting element can be reliably transferred to a desired position on a circuit board, and a method for manufacturing a display device with high yield can be realized. Further, according to the present invention, it is possible to realize a light emitting element that can be reliably transferred to a desired position on a circuit board.

図1は、本発明の第1の実施の形態に係る表示装置の製造方法で用いる、成長用サファイアウェハ上にマイクロLEDベアチップが形成された状態を示す平面説明図である。FIG. 1 is an explanatory plan view showing a state in which micro LED bare chips are formed on a growth sapphire wafer used in the method for manufacturing a display device according to the first embodiment of the present invention. 図2は、図1のII−II断面説明図である。FIG. 2 is a sectional view taken along the line II-II of FIG. 図3は、図1のIII−III断面説明図である。FIG. 3 is a cross sectional view taken along the line III-III of FIG. 図4は、本発明の第1の実施の形態に係る表示装置の製造方法において、マイクロLEDベアチップが埋没するように成長用サファイアウェハ上に平坦化膜を塗布した状態を示す断面説明図であり、図1のII−II断面と同じ面で切断した状態を示す。FIG. 4 is a cross-sectional explanatory view showing a state in which a planarizing film is applied on a growth sapphire wafer so that the micro LED bare chip is buried in the method for manufacturing a display device according to the first embodiment of the present invention. 1 shows a state cut along the same plane as the II-II cross section of FIG. 図5は、本発明の第1の実施の形態に係る表示装置の製造方法において、マイクロLEDベアチップが埋没するように成長用サファイアウェハ上に平坦化膜を塗布した状態を示す断面説明図であり、図1のIII−III断面と同じ面で切断した状態を示す。FIG. 5 is a cross-sectional explanatory view showing a state in which a planarizing film is applied on a growth sapphire wafer so that the micro LED bare chip is buried in the method for manufacturing a display device according to the first embodiment of the present invention. 1 shows a state of cutting along the same plane as the III-III cross section of FIG. 図6は、本発明の第1の実施の形態に係る表示装置の製造方法において、マイクロLEDベアチップの電極パッドの窓明けを行った状態を示す平面説明図である。FIG. 6 is an explanatory plan view showing a state in which the window of the electrode pad of the micro LED bare chip has been opened in the method for manufacturing the display device according to the first embodiment of the present invention. 図7は、本発明の第1の実施の形態に係る表示装置の製造方法において、マイクロLEDベアチップの電極パッドの窓明けを行った状態を示す断面説明図であり、図1のII−II断面と同じ面で切断した状態を示す。FIG. 7 is a cross-sectional explanatory view showing a state where the electrode pad of the micro LED bare chip is opened in the method for manufacturing the display device according to the first embodiment of the present invention, and is a cross section taken along line II-II of FIG. 1. It shows the state cut at the same plane. 図8は、本発明の第1の実施の形態に係る表示装置の製造方法において、マイクロLEDベアチップの電極パッドの窓明けを行った状態を示す断面説明図であり、図1のIII−III断面と同じ面で切断した状態を示す。FIG. 8 is a cross-sectional explanatory view showing a state in which the electrode pad of the micro LED bare chip has been opened in the method for manufacturing the display device according to the first embodiment of the present invention, and is a cross section taken along line III-III of FIG. 1. It shows the state cut at the same plane. 図9は、本発明の第1の実施の形態に係る表示装置の製造方法において、平坦化膜上に拡大電極パッドを形成した状態を示す平面説明図である。FIG. 9 is a plan explanatory view showing a state in which the enlarged electrode pad is formed on the flattening film in the method for manufacturing the display device according to the first embodiment of the present invention. 図10は、図9のX−X断面説明図である。FIG. 10 is a cross-sectional view taken along line XX of FIG. 図11は、図9のXI−XI断面説明図である。11 is a cross-sectional view taken along the line XI-XI of FIG. 図12は、本発明の第1の実施の形態に係る表示装置の製造方法に用いる、回路側電極部を備える回路基板の平面説明図である。FIG. 12 is a plan view of a circuit board including a circuit-side electrode portion used in the method for manufacturing the display device according to the first embodiment of the present invention. 図13は、図12のXIII−XIII断面説明図である。FIG. 13 is a cross-sectional view taken along line XIII-XIII of FIG. 図14は、本発明の第1の実施の形態に係る表示装置の製造方法において、成長用サファイアウェハ側に形成した拡大電極パッドと、回路基板側の回路側電極部と、を異方性導電フィルムで接続して貼り合わせた状態を示す断面説明図であり、図1のII−II断面と同じ面で切断した状態を示す。FIG. 14 is a view showing the method of manufacturing the display device according to the first embodiment of the present invention, in which the enlarged electrode pad formed on the growth sapphire wafer side and the circuit side electrode portion on the circuit board side are anisotropically conductive. FIG. 2 is a cross-sectional explanatory view showing a state in which the films are connected and bonded to each other, and a state cut along the same plane as the II-II cross section in FIG. 1 is shown. 図15は、本発明の第1の実施の形態に係る表示装置の製造方法におけるレーザリフトオフ工程を示す断面説明図であり、図1のII−II断面と同じ面で切断した状態を示す。FIG. 15 is a cross-sectional explanatory view showing a laser lift-off process in the method for manufacturing the display device according to the first embodiment of the present invention, and shows a state cut along the same plane as the II-II cross section of FIG. 1. 図16は、本発明の第1の実施の形態に係る表示装置の製造方法において、成長用サファイアウェハを剥離して完成した表示装置の断面説明図である。FIG. 16 is a cross-sectional explanatory view of the display device completed by peeling the growth sapphire wafer in the method for manufacturing the display device according to the first embodiment of the present invention. 図17は、本発明の第1の実施の形態に係る表示装置の製造方法の変形例を示し、はんだを用いて拡大電極パッドと回路側電極部とを接続した表示装置の断面説明図である。FIG. 17 is a cross-sectional explanatory diagram of a display device in which the enlarged electrode pad and the circuit-side electrode portion are connected by using solder, showing a modified example of the method for manufacturing the display device according to the first embodiment of the present invention. . 図18は、本発明の第2の実施の形態に係る表示装置の製造方法において、マイクロLEDの上に絶縁層やコンタクトホールを含む回路パターンを形成した構造と、貼り合わせるガラス基板と、を示す断面説明図である。FIG. 18 shows a structure in which a circuit pattern including an insulating layer and a contact hole is formed on a micro LED and a glass substrate to be bonded in the method for manufacturing a display device according to the second embodiment of the present invention. FIG. 図19は、本発明の第2の実施の形態に係る表示装置の製造方法において、成長用サファイアウェハを剥離するレーザリフトオフ工程を示す断面説明図である。FIG. 19 is a cross-sectional explanatory view showing a laser lift-off step of peeling a growth sapphire wafer in the method for manufacturing a display device according to the second embodiment of the present invention. 図20は、本発明の第2の実施の形態に係る表示装置の製造方法において、成長用サファイアウェハを剥離して完成した表示装置の断面説明図である。FIG. 20 is a cross-sectional explanatory view of the display device completed by peeling off the growth sapphire wafer in the display device manufacturing method according to the second embodiment of the present invention. 図21は、本発明の第3の実施の形態に係る表示装置の製造方法において、マイクロLEDを形成した成長用サファイアウェハに、露光工程を含むパターニングを行って、島状のマイクロLEDチップをマトリクス状に形成した状態を示す平面説明図である。FIG. 21 shows that in the method for manufacturing a display device according to the third embodiment of the present invention, a growth sapphire wafer on which micro LEDs are formed is subjected to patterning including an exposure step to form island-shaped micro LED chips in a matrix. It is a plane explanatory view showing the state formed in a shape. 図22は、カソード側の電極パッドおよび拡大電極パッドを通るように図21における横方向に沿って切断した状態を示す断面説明図である。22 is a cross-sectional explanatory view showing a state of being cut along the lateral direction in FIG. 21 so as to pass through the electrode pad on the cathode side and the enlarged electrode pad. 図23は、アノード側およびカソード側の両方の電極パッドを通るように図21における縦方向に沿って切断した状態を示す断面説明図である。23 is a cross-sectional explanatory view showing a state of being cut along the vertical direction in FIG. 21 so as to pass through both the anode side and the cathode side electrode pads. 図24は、本発明の第3の実施の形態に係る表示装置の製造方法において、成長用サファイアウェハ側に形成されたマイクロLEDチップが選択的に回路基板へはんだで接続された状態を示す断面説明図である。FIG. 24 is a cross-sectional view showing a state in which the micro LED chip formed on the growth sapphire wafer side is selectively soldered to the circuit board in the method for manufacturing a display device according to the third embodiment of the present invention. FIG. 図25は、本発明の第3の実施の形態に係る表示装置の製造方法において、選択的に接続されたマイクロLEDチップと成長用サファイアウェハとの界面にレーザリフトオフを施す状態を示す断面説明図である。FIG. 25 is a cross-sectional explanatory view showing a state in which laser lift-off is performed on the interface between the selectively connected micro LED chip and the growth sapphire wafer in the method for manufacturing a display device according to the third embodiment of the present invention. Is. 図26は、本発明の第3の実施の形態に係る表示装置の製造方法において、選択的に接続されたマイクロLEDチップからサファイアウェハを剥離して完成した表示装置を示す断面説明図である。FIG. 26 is a cross-sectional explanatory view showing a display device completed by peeling the sapphire wafer from the selectively connected micro LED chips in the method for manufacturing a display device according to the third embodiment of the present invention.

以下に、本発明の実施の形態に係る表示装置の製造方法、および発光素子の詳細を図面に基づいて説明する。但し、図面は模式的なものであり、各部材の寸法や寸法の比率や形状などは現実のものと異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率や形状が異なる部分が含まれている。   Hereinafter, a method of manufacturing a display device according to an embodiment of the present invention and details of a light emitting element will be described with reference to the drawings. However, it should be noted that the drawings are schematic and that dimensions, ratios of dimensions, shapes, and the like of each member are different from actual ones. In addition, the drawings include portions having different dimensional relationships, ratios, and shapes.

[第1の実施の形態]
以下、図1〜図16を用いて、本発明の第1の実施の形態に係る表示装置の製造方法を説明する。なお、本実施の形態に係る表示装置の製造方法では、本発明に係る発光素子も製造することができる。本実施の形態では、表示装置としてマイクロLEDディスプレイを適用する。本実施の形態では、成長用基板として成長用サファイアウェハを用いるが、求める発光色や発光素子の種類などに応じて、シリコンカーバイト(SiC)基板や窒化ガリウム(GaN)基板などの各種の成長用基板を適用することも勿論可能である。
[First Embodiment]
The method of manufacturing the display device according to the first embodiment of the present invention will be described below with reference to FIGS. The light emitting device according to the present invention can also be manufactured by the method for manufacturing a display device according to the present embodiment. In the present embodiment, a micro LED display is applied as the display device. In this embodiment, a growth sapphire wafer is used as the growth substrate, but various growths such as a silicon carbide (SiC) substrate and a gallium nitride (GaN) substrate are performed depending on the desired emission color, type of light emitting element, and the like. Of course, it is also possible to apply a substrate for use.

(成長用基板)
先ず、図1から図3に示すようなマイクロLEDチップ30Aを備える成長用サファイアウェハ1を用意する。図1は、成長用サファイアウェハ1の一部の領域を示す。この成長用サファイアウェハ1は、表面(成長面)に、発光素子本体としての島状のマイクロLEDベアチップ30Aがマトリクスをなすように一体に形成されている。なお、マイクロLEDベアチップ30Aは、個片化されたチップではない。ここでは、後述する平坦化膜4で覆われた構成のマイクロLED30と区別するため、マイクロLEDベアチップ30Aと称する。
(Growth substrate)
First, a growth sapphire wafer 1 including a micro LED chip 30A as shown in FIGS. 1 to 3 is prepared. FIG. 1 shows a partial region of the growth sapphire wafer 1. This growth sapphire wafer 1 is integrally formed on the surface (growth surface) so that island-shaped micro LED bare chips 30A as a light emitting element body form a matrix. The micro LED bare chip 30A is not an individual chip. Here, it is referred to as a micro LED bare chip 30A in order to distinguish it from the micro LED 30 configured to be covered with the flattening film 4 described later.

このようなマイクロLEDベアチップ30Aを備える成長用サファイアウェハ1は、周知の方法により、結晶成長技術、電極形成技術、素子分離技術などを用いて製造する。   The growth sapphire wafer 1 including such a micro LED bare chip 30A is manufactured by a known method using a crystal growth technique, an electrode formation technique, an element isolation technique, or the like.

マイクロLEDベアチップ30Aは、成長用サファイアウェハ1上に形成された複数の半導体薄膜が積層されてなる半導体層2を備える。この半導体層2の上面には、アノードとしての電極パッド3Aとカソードとしての電極パッド3Cとが形成されている。なお、図1から図3に示すように、本実施の形態では、マイクロLEDベアチップ30Aに設けられた一対の電極パッド3A,3Cが同じ高さ位置に形成されているが、半導体層2における互いに異なる高さの上側面に形成されていてもよい。   The micro LED bare chip 30A includes a semiconductor layer 2 formed by stacking a plurality of semiconductor thin films formed on a growth sapphire wafer 1. An electrode pad 3A as an anode and an electrode pad 3C as a cathode are formed on the upper surface of the semiconductor layer 2. In addition, as shown in FIGS. 1 to 3, in the present embodiment, the pair of electrode pads 3A and 3C provided on the micro LED bare chip 30A are formed at the same height position. It may be formed on the upper surface of a different height.

半導体層2としては、窒化ガリウム系半導体薄膜層を積層した構造を有し、例えば、成長用サファイアウェハ1の上に、順次、AlGaN膜、GaN膜、InGaN/GaN膜(量子井戸)、GaN膜などを積層した構造を挙げることができる。   The semiconductor layer 2 has a structure in which gallium nitride-based semiconductor thin film layers are laminated, and for example, on the growth sapphire wafer 1, an AlGaN film, a GaN film, an InGaN / GaN film (quantum well), and a GaN film are sequentially formed. A structure in which, for example, are laminated can be given.

図1に示すように、本実施の形態では、半導体層2上に形成された電極パッド3A,3Cは、半導体層2の長手方向の一端側と他端側に離間して配置されている。   As shown in FIG. 1, in the present embodiment, the electrode pads 3A and 3C formed on the semiconductor layer 2 are spaced apart from one end side and the other end side in the longitudinal direction of the semiconductor layer 2.

(平坦化を行う工程)
次に、図4および図5に示すように、成長用サファイアウェハ1上に、平坦化膜4を塗布する。本実施の形態では、平坦化膜4として、UV硬化性の感光性接着剤を用いる。図4および図5に示すように、平坦化膜は、電極パッド3A,3Cが埋没するように塗布する。
(Step of flattening)
Next, as shown in FIGS. 4 and 5, the flattening film 4 is applied onto the growth sapphire wafer 1. In this embodiment, a UV-curable photosensitive adhesive is used as the flattening film 4. As shown in FIGS. 4 and 5, the flattening film is applied so that the electrode pads 3A and 3C are buried.

(電極パッドを露出させる工程)
図6から図8は、本実施の形態における電極パッド3A,3Cを露出させた状態を示す。本実施の形態では、電極パッド3A,3Cの領域以外にUV光照射を行い、硬化しない電極パッド3A,3C上の平坦化膜4を除去して電極パッド3A,3Cを平坦化膜4から露出させている。なお、電極パッド3A,3Cが露出する領域は、電極パッド3A,3Cが全て露出するようにしてもよいし、電極パッド3A,3Cのそれぞれの一部の領域が露出するようにしてもよい。
(Step of exposing the electrode pad)
6 to 8 show a state in which the electrode pads 3A and 3C in the present embodiment are exposed. In the present embodiment, UV light irradiation is performed on regions other than the electrode pads 3A and 3C, and the flattening film 4 on the electrode pads 3A and 3C that is not cured is removed to expose the electrode pads 3A and 3C from the flattening film 4. I am letting you. In the area where the electrode pads 3A and 3C are exposed, all of the electrode pads 3A and 3C may be exposed, or some areas of the electrode pads 3A and 3C may be exposed.

(外側電極パッドの形成工程)
図6から図8に示すように、電極パッド3A,3Cを平坦化膜4から露出させた状態で、スパッタリング法を用いて、銅(Cu)、銀(Au)などの金属を平坦化膜4の全面に堆積させる。その後、周知のフォトリソグラフィー法およびエッチング法などを用いて、図9に示すような形状の外側電極パッドとしての拡大電極パッド5,6を形成する。拡大電極パッド5,6の占有面積は、電極パッド3A,3Cの占有面積よりも大きな面積に設定する。このようにして、図9から図11に示すように、複数のマイクロLED30が並んで形成される。
(Step of forming outer electrode pad)
As shown in FIGS. 6 to 8, with the electrode pads 3A and 3C exposed from the flattening film 4, a metal such as copper (Cu) or silver (Au) is flattened by the sputtering method. Is deposited on the entire surface of. Thereafter, the well-known photolithography method and etching method are used to form enlarged electrode pads 5 and 6 as outer electrode pads having a shape as shown in FIG. The area occupied by the enlarged electrode pads 5 and 6 is set larger than the area occupied by the electrode pads 3A and 3C. In this way, as shown in FIGS. 9 to 11, a plurality of micro LEDs 30 are formed side by side.

図9および図11に示すように、本実施の形態では、拡大電極パッド5,6は、それぞれが接続された電極パッド3A,3Cから互いに離間する方向へ長くなるように延在すると共に幅広の形状に形成している。   As shown in FIG. 9 and FIG. 11, in the present embodiment, the enlarged electrode pads 5 and 6 extend so as to be longer in the direction away from the electrode pads 3A and 3C connected thereto, respectively, and have a wide width. It is formed in a shape.

(回路基板)
図12および図13は、本実施の形態で用いる回路基板7を示す。回路基板7には、図示しない駆動回路が形成されており、ディスプレイ基板として用いられる。回路基板7には、拡大電極パッド5,6に対応する位置に回路側電極部8,9が形成されている。回路側電極部8,9は、回路基板7における、発光素子部(マイクロLED)が搭載される画素領域に対応する位置に配置されている。なお、上記拡大電極パッド5,6同士が互いに離間する方向へ延在されているため、図12に示すように、回路基板7において回路側電極部8,9同士は離れた位置に配置できる。
(Circuit board)
12 and 13 show the circuit board 7 used in the present embodiment. A drive circuit (not shown) is formed on the circuit board 7 and is used as a display board. Circuit-side electrode portions 8 and 9 are formed on the circuit board 7 at positions corresponding to the enlarged electrode pads 5 and 6. The circuit-side electrode portions 8 and 9 are arranged on the circuit board 7 at positions corresponding to the pixel regions in which the light emitting element portions (micro LEDs) are mounted. Since the enlarged electrode pads 5 and 6 extend in the direction in which they are separated from each other, as shown in FIG. 12, the circuit-side electrode portions 8 and 9 can be arranged at positions separated from each other on the circuit board 7.

(接続工程)
次に、図14に示すように、回路基板7に対して、成長用サファイアウェハ1を、拡大電極パッド5,6が、それぞれが対応する回路側電極部8,9と異方性導電フィルム10を挟んで対向するように配置させる。適宜の圧力条件および温度条件にて熱圧着(ホットプレス)を施す。これにより、対応する拡大電極パッド5,6と回路側電極部8,9同士が、電気的に接続される。
(Connection process)
Next, as shown in FIG. 14, with respect to the circuit board 7, the growth sapphire wafer 1, the enlarged electrode pads 5 and 6, and the circuit-side electrode portions 8 and 9 and the anisotropic conductive film 10 to which they correspond, respectively. Place them so as to face each other. Thermocompression bonding (hot pressing) is performed under appropriate pressure and temperature conditions. As a result, the corresponding enlarged electrode pads 5 and 6 and the circuit-side electrode portions 8 and 9 are electrically connected to each other.

(成長用基板の剥離工程)
次に、レーザリフトオフ法を用いて、成長用サファイアウェハ1を、マイクロLEDベアチップ30Aおよび平坦化膜4から分離させる。具体的には、図15に示すように、成長用サファイアウェハ1側から、この成長用サファイアウェハ1と、半導体層2および平坦化膜4と、の界面へ向けて、レーザ光Lを照射する。レーザ光としては、例えば、ピコ秒レーザの波長:4倍波(FHG)を照射する。この界面近傍のGaN層には多くの結晶欠陥が存在するため、ここで吸収されたレーザ光はほとんど全てが熱に変換される。この結果、成長用サファイアウェハ1と平坦化膜4との界面では、アブレーションが起こり成長用サファイアウェハ1を容易に剥離できる。また、成長用サファイアウェハ1と半導体層2との界面では、熱により、窒化ガリウム(GaN)がGaとNとに分解されて成長用サファイアウェハ1が剥離できる。
(Peeling process for growth substrate)
Next, the growth sapphire wafer 1 is separated from the micro LED bare chip 30A and the planarization film 4 by using the laser lift-off method. Specifically, as shown in FIG. 15, laser light L is irradiated from the growth sapphire wafer 1 side toward the interface between the growth sapphire wafer 1 and the semiconductor layer 2 and the flattening film 4. . As the laser light, for example, a wavelength of a picosecond laser: a fourth harmonic (FHG) is applied. Since many crystal defects exist in the GaN layer near the interface, almost all of the laser light absorbed here is converted into heat. As a result, ablation occurs at the interface between the growth sapphire wafer 1 and the flattening film 4, and the growth sapphire wafer 1 can be easily peeled off. At the interface between the growth sapphire wafer 1 and the semiconductor layer 2, gallium nitride (GaN) is decomposed into Ga and N 2 by heat, and the growth sapphire wafer 1 can be peeled off.

(表示装置)
図16は、成長用サファイアウェハ1を剥離して完成した表示装置50を示す。この表示装置50では、回路基板7と反対側の表面に半導体層2が露呈した状態で配列された構造となる。
(Display device)
FIG. 16 shows a display device 50 completed by peeling off the growth sapphire wafer 1. The display device 50 has a structure in which the semiconductor layers 2 are arranged in an exposed state on the surface opposite to the circuit board 7.

本実施の形態に係る表示装置の製造方法では、成長用サファイアウェハ1側の平坦化膜4上に形成された拡大電極パッド5,6を、回路基板7の回路側電極部8,9へ貼り合わせる。平坦化膜4上に形成された拡大電極パッド5,6同士は、成長用サファイアウェハ1側で一体に設けられている。このため、図14に示すように、成長用サファイアウェハ1側と回路基板7側とを貼り合わせる際に、画素領域となる半導体層2同士や拡大電極パッド5,6同士が位置ずれを起こすことを防止できる。したがって、本実施の形態によれば、回路基板7側の回路側電極部8,9に対してそれぞれのマイクロLEDベアチップ30Aでなる発光素子本体を精度よく、所望の位置に転写できる。   In the method of manufacturing a display device according to the present embodiment, the enlarged electrode pads 5 and 6 formed on the flattening film 4 on the growth sapphire wafer 1 side are attached to the circuit side electrode portions 8 and 9 of the circuit board 7. To match. The enlarged electrode pads 5 and 6 formed on the flattening film 4 are integrally provided on the growth sapphire wafer 1 side. Therefore, as shown in FIG. 14, when the growth sapphire wafer 1 side and the circuit board 7 side are bonded together, the semiconductor layers 2 to be pixel regions and the enlarged electrode pads 5 and 6 may be displaced. Can be prevented. Therefore, according to the present embodiment, it is possible to accurately transfer the light emitting element body including the micro LED bare chips 30A to the circuit side electrode portions 8 and 9 on the circuit board 7 side at desired positions.

本実施の形態では、平坦化膜4を用いて回路基板7側と対向する面を平坦面にして、この平坦面上に外側電極パッドとしての拡大電極パッド5,6を形成した。このため、本実施の形態では、成長用サファイアウェハ1側の拡大電極パッド5,6の全てを同一平面状に配置できる。したがって、成長用サファイアウェハ1側と回路基板7側とを貼り合わせる際に、拡大電極パッド5,6と回路側電極部8,9との間に隙間が発生することを防止でき、確実な接続を行える。   In the present embodiment, the flattening film 4 is used to make the surface facing the circuit board 7 flat, and the enlarged electrode pads 5 and 6 as outer electrode pads are formed on this flat surface. Therefore, in the present embodiment, all of the enlarged electrode pads 5 and 6 on the growth sapphire wafer 1 side can be arranged in the same plane. Therefore, when the growth sapphire wafer 1 side and the circuit board 7 side are bonded together, it is possible to prevent a gap from being generated between the enlarged electrode pads 5 and 6 and the circuit side electrode portions 8 and 9, and ensure a reliable connection. Can be done.

また、本実施の形態では、平坦化膜4の平坦面に外側電極パッドとしての拡大電極パッド5,6を形成したことにより、拡大電極パッド5,6の占有面積を、電極パッド3A,3Cの占有面積よりも大きくすることが可能なる。本実施の形態では、拡大電極パッド5,6を電極パッド3A,3Cの占有面積よりも大きくしたことにより、回路側電極部8,9との接触抵抗を小さくすることができる。また、拡大電極パッド5,6を電極パッド3A,3Cの占有面積よりも大きくしたことにより、拡大電極パッド5,6と回路側電極部8,9とを接続する際に、位置決め精度を緩和することができる。   Further, in the present embodiment, since the enlarged electrode pads 5 and 6 as the outer electrode pads are formed on the flat surface of the flattening film 4, the area occupied by the enlarged electrode pads 5 and 6 is smaller than that of the electrode pads 3A and 3C. It can be made larger than the occupied area. In the present embodiment, the enlarged electrode pads 5, 6 are made larger than the area occupied by the electrode pads 3A, 3C, so that the contact resistance with the circuit side electrode portions 8, 9 can be reduced. Further, by making the enlarged electrode pads 5, 6 larger than the occupied areas of the electrode pads 3A, 3C, the positioning accuracy is relaxed when the enlarged electrode pads 5, 6 and the circuit side electrode portions 8, 9 are connected. be able to.

さらに、拡大電極パッド5,6を電極パッド3A,3Cの占有面積よりも大きくしたことにより、本実施の形態のように異方性導電フィルム10やはんだを用いた接続が可能となる。図17に示す表示装置51は、拡大電極パッド5,6と回路側電極部8,9との間をはんだ11で接続し、接着層12で接着した変形例である。本実施の形態によれば、マイクロLEDを画素とする高精細な表示装置の製造工程においても、異方性導電フィルム10やはんだを用いることが可能となるため、既存の接続装置を流用でき、製造装置が安価となる。   Furthermore, by making the enlarged electrode pads 5 and 6 larger than the occupying areas of the electrode pads 3A and 3C, the connection using the anisotropic conductive film 10 or solder can be performed as in the present embodiment. The display device 51 shown in FIG. 17 is a modification in which the enlarged electrode pads 5 and 6 and the circuit-side electrode portions 8 and 9 are connected by solder 11 and adhered by an adhesive layer 12. According to the present embodiment, since it is possible to use the anisotropic conductive film 10 and solder even in the manufacturing process of a high-definition display device having micro LEDs as pixels, the existing connection device can be used, Manufacturing equipment becomes inexpensive.

本実施の形態においては、平坦化膜4として感光性接着剤を用いたことにより、光照射により電極パッド3A,3Cの窓明けや、平坦化膜4の固化を容易に行えるという効果がある。本発明においては、平坦化膜4としては他の樹脂材料や無機材料を用いることも可能である。   In the present embodiment, by using the photosensitive adhesive as the flattening film 4, there is an effect that it is possible to easily open the windows of the electrode pads 3A and 3C and solidify the flattening film 4 by light irradiation. In the present invention, it is possible to use other resin materials or inorganic materials for the flattening film 4.

本実施の形態では、拡大電極パッド5,6同士を互いに離間する方向へ延在するように形成したため、互いに離れた位置で、回路側電極部8,9に接続されるため、誤配線の発生を抑制できる。   In the present embodiment, since the enlarged electrode pads 5 and 6 are formed so as to extend in the direction away from each other, the enlarged electrode pads 5 and 6 are connected to the circuit-side electrode portions 8 and 9 at positions apart from each other, so that miswiring occurs. Can be suppressed.

[第2の実施の形態]
図18から図20は、本発明の第2の実施の形態に係る表示装置の製造方法を示す。本実施の形態で用いる構成部材において、上記第1の実施の形態における構成部材と同じ部材は、同一の符号を付して詳細な説明を省略する。
[Second Embodiment]
18 to 20 show a method of manufacturing a display device according to the second embodiment of the present invention. In the constituent members used in the present embodiment, the same members as the constituent members in the first embodiment described above are designated by the same reference numerals, and detailed description thereof will be omitted.

図18に示すように、本実施の形態では、成長用サファイアウェハ1上に、半導体層2、電極パッド3A,3C、平坦化膜4、拡大電極パッド5,6を形成した後、絶縁層13、コンタクトホール14,回路パターン15、絶縁層16、コンタクトホール17,回路パターン18、絶縁層19を順次形成する。拡大電極パッド5,6よりも上層の構造は、画素点灯用のパターンや回路を構成している。次に、図18に示すように、最上層の絶縁層19の上に、支持基板としてのガラス基板20を貼り合わせる。支持基板としては、ガラス以外の材料でなる基板を用いてもよい。   As shown in FIG. 18, in the present embodiment, the insulating layer 13 is formed after the semiconductor layer 2, the electrode pads 3A and 3C, the flattening film 4, and the enlarged electrode pads 5 and 6 are formed on the growth sapphire wafer 1. The contact hole 14, the circuit pattern 15, the insulating layer 16, the contact hole 17, the circuit pattern 18, and the insulating layer 19 are sequentially formed. The structure above the enlarged electrode pads 5 and 6 constitutes a pixel lighting pattern or circuit. Next, as shown in FIG. 18, a glass substrate 20 as a supporting substrate is attached onto the uppermost insulating layer 19. A substrate made of a material other than glass may be used as the supporting substrate.

次に、上記第1の実施の形態と同様のレーザリフトオフ法を用いて、成長用サファイアウェハ1を剥離して図20に示すような表示装置52が完成する。   Next, the growth sapphire wafer 1 is separated by using the same laser lift-off method as in the first embodiment, and the display device 52 as shown in FIG. 20 is completed.

[第3の実施の形態]
図21から図26は、本発明の第3の実施の形態に係る表示装置の製造方法を示す。本実施の形態で用いる構成材料において、上記第1の実施の形態における構成部材と同じ部材は、同一の符号を付して詳細な説明を省略する。
[Third Embodiment]
21 to 26 show a method of manufacturing a display device according to the third embodiment of the present invention. In the constituent materials used in the present embodiment, the same members as the constituent members in the first embodiment described above are designated by the same reference numerals, and detailed description thereof will be omitted.

まず、図21に示すように、本実施の形態では、成長用サファイアウェハ1の上に、複数の発光素子としてのマイクロLEDチップ31を所定のピッチで配列するように形成する。マイクロLEDチップ31は、図23に示すように、成長用サファイアウェハ1と、半導体層2と、電極パッド3A,3Cと、拡大電極パッド5,6と、を備えて構成されている。   First, as shown in FIG. 21, in the present embodiment, micro LED chips 31 as a plurality of light emitting elements are formed on a growth sapphire wafer 1 so as to be arranged at a predetermined pitch. As shown in FIG. 23, the micro LED chip 31 includes a growth sapphire wafer 1, a semiconductor layer 2, electrode pads 3A and 3C, and enlarged electrode pads 5 and 6.

図23に示すように、互いに隣接する半導体層(発光素子本体に含まれる)2同士の間の平坦化膜4を分離するように加工する。この結果、半導体層2および半導体層2を取り囲む平坦化膜4を、図21に示すように、成長用サファイアウェハ1上で島状に分割できる。   As shown in FIG. 23, the planarization film 4 between the semiconductor layers (included in the light emitting element body) 2 adjacent to each other is processed so as to be separated. As a result, the semiconductor layer 2 and the flattening film 4 surrounding the semiconductor layer 2 can be divided into islands on the growth sapphire wafer 1 as shown in FIG.

次に、図24に示すような、回路基板7を用意する。この回路基板7は、成長用サファイアウェハ1上のマイクロLEDチップ31のピッチの整数倍のピッチで回路側電極部8が配置されている。本実施の形態では、回路側電極部8のピッチが、マイクロLEDチップ31のピッチの2倍(整数倍)となるように設定されている。図24に示すように、本実施の形態では、マイクロLEDチップ31を、回路側電極部8に対して選択的に接続する。本実施の形態では、回路側電極部8の表面にはんだ11をメッキしたものを用いる。   Next, a circuit board 7 as shown in FIG. 24 is prepared. In this circuit board 7, the circuit-side electrode portions 8 are arranged at a pitch that is an integral multiple of the pitch of the micro LED chips 31 on the growth sapphire wafer 1. In the present embodiment, the pitch of the circuit-side electrode portions 8 is set to be twice (an integral multiple) the pitch of the micro LED chips 31. As shown in FIG. 24, in the present embodiment, the micro LED chip 31 is selectively connected to the circuit side electrode portion 8. In this embodiment, the surface of the circuit-side electrode portion 8 is plated with solder 11 and is used.

次に、図25に示すように、レーザリフトオフ法を用いて、レーザ光Lを、回路側電極部8に接続したマイクロLEDチップ31と成長用サファイアウェハ1との界面領域のみに照射する。   Next, as shown in FIG. 25, laser light L is applied to only the interface region between the micro LED chip 31 connected to the circuit-side electrode portion 8 and the growth sapphire wafer 1 by using the laser lift-off method.

すると、図26に示すように、成長用サファイアウェハ1は、回路側電極部8に対して接続された拡大電極パッド5を有する半導体層(発光素子本体に含まれる)2および半導体層2を取り囲む平坦化膜4のみから剥離される。本実施の形態では、成長用サファイアウェハ1に作製したマイクロLEDチップ31を、選択的に回路基板7側へ転写することが可能となる。   Then, as shown in FIG. 26, the growth sapphire wafer 1 surrounds the semiconductor layer (included in the light emitting element body) 2 having the enlarged electrode pad 5 connected to the circuit-side electrode portion 8 and the semiconductor layer 2. It is peeled off only from the flattening film 4. In the present embodiment, it becomes possible to selectively transfer the micro LED chip 31 formed on the growth sapphire wafer 1 to the circuit board 7 side.

[発光素子]
ここで、本実施の形態に係る発光素子としてのマイクロLED30の構成の説明に先駆けて、従来のマイクロLEDにおける課題を説明する。従来のマイクロLEDチップは、フィルムなど用いて回路基板側に接着やはんだ付けなどで転写されている。このような転写方法では、マイクロLEDチップの電極パッドを回路基板側へ正確に位置合わせすることが困難であった。すなわち、一辺の長さが10μm以下となるようなマイクロLEDチップを用いて高精細な表示装置を製造する場合、マイクロLEDチップにおける電極パッドの長さは、マイクロLEDチップの一辺の長さの1/2以下であるため、回路基板上に設けた回路側電極部に対して±数μm以下の精度で貼り合わせる必要がある。上記のようにフィルム、接着、はんだなどを用いる転写方法では、貼り合わせ装置の位置決め精度、接続時の加熱プロセスによる材料の変形、伸びなどの要因から高精度の貼り合わせを行うことができなかった。またマイクロLEDでは、電極が微小であるため、異方性導電フィルム(ACF)やはんだなどによる従来の接合プロセスを用いることもできなかった。
[Light emitting element]
Here, prior to the description of the configuration of the micro LED 30 as the light emitting element according to the present embodiment, the problems in the conventional micro LED will be described. The conventional micro LED chip is transferred to the circuit board side by adhesion or soldering using a film or the like. With such a transfer method, it is difficult to accurately align the electrode pads of the micro LED chip with the circuit board side. That is, when a high-definition display device is manufactured using a micro LED chip having a side length of 10 μm or less, the length of the electrode pad in the micro LED chip is 1 of the side length of the micro LED chip. Since it is / 2 or less, it is necessary to bond the circuit side electrode portion provided on the circuit board with an accuracy of ± several μm or less. As described above, in the transfer method using film, adhesion, solder, etc., it was not possible to perform highly accurate bonding due to factors such as positioning accuracy of the bonding device, material deformation due to the heating process at the time of connection, and elongation. . Further, in the micro LED, since the electrodes are minute, it is not possible to use the conventional bonding process using an anisotropic conductive film (ACF) or solder.

以下、図9から図11を用いて、本発明の一つの実施の形態に係る発光素子としてのマイクロLED30の構成を説明する。本実施の形態における構成材料と同じ部材は、同一の符号を付して詳細な説明を省略する。本実施の形態では、複数のマイクロLED30が同一の成長用サファイアウェハ1を共有するものであり、個々のマイクロLED30が成長用サファイアウェハ1で島状に分離された形態であってもよいし、複数のマイクロLED30が成長用サファイアウェハ1上で分離されていない形態であってもよい。   Hereinafter, the configuration of the micro LED 30 as the light emitting device according to one embodiment of the present invention will be described with reference to FIGS. 9 to 11. The same members as the constituent materials in the present embodiment are designated by the same reference numerals, and detailed description thereof will be omitted. In the present embodiment, a plurality of micro LEDs 30 share the same growth sapphire wafer 1, and the individual micro LEDs 30 may be separated by the growth sapphire wafer 1 in an island shape, or The plurality of micro LEDs 30 may not be separated on the growth sapphire wafer 1.

図11に示すように、本実施の形態に係るマイクロLED30は、成長用サファイアウェハ1と、成長用サファイアウェハ1の上に作製され、上面に形成された一対の電極パッド3A,3Cを含む発光素子本体としてのマイクロLEDベアチップを構成する半導体層2と、電極パッド3A,3Cの少なくとも一部が露出するように、半導体層2が埋没するように覆う平坦化膜4と、平坦化膜4上に配置され、電極パッド3A,3Cに電気的に接続された外側電極パッドとしての拡大電極パッド5,6と、を備える。なお、図面上では、成長用サファイアウェハ1の幅を狭く描いているが、この成長用サファイアウェハ1は、半導体層2などの半導体薄膜の成長用として用いられたものであり、所望の径寸法を有する。   As shown in FIG. 11, the micro LED 30 according to the present embodiment emits light including the growth sapphire wafer 1 and a pair of electrode pads 3A and 3C formed on the growth sapphire wafer 1 and formed on the upper surface. The semiconductor layer 2 that constitutes the micro LED bare chip as the element body, the flattening film 4 that covers the semiconductor layer 2 so that at least a part of the electrode pads 3A and 3C are exposed, and the flattening film 4 And enlarged electrode pads 5 and 6 as outer electrode pads electrically connected to the electrode pads 3A and 3C. Although the width of the growth sapphire wafer 1 is drawn narrow in the drawings, the growth sapphire wafer 1 is used for growing a semiconductor thin film such as the semiconductor layer 2 and has a desired diameter. Have.

本実施の形態では、拡大電極パッド5,6の占有面積は、電極パッド3A,3Cの占有面積よりも大きく設定されている。図11に示すように、一対の拡大電極パッド5,6は、それぞれが接続された電極パッド3A,3Cから互いに離間する方向へ延在して形成されている。   In this embodiment, the area occupied by the enlarged electrode pads 5 and 6 is set larger than the area occupied by the electrode pads 3A and 3C. As shown in FIG. 11, the pair of enlarged electrode pads 5 and 6 are formed so as to extend in a direction away from the electrode pads 3A and 3C connected to each other.

本実施の形態に係るマイクロLED30では、平坦化膜4を用いて回路基板7側と対向する面が平坦面である。このマイクロLED30は、この平坦面上に拡大電極パッド5,6を形成したため、成長用サファイアウェハ1側の拡大電極パッド5,6を同一平面状に配置できる。したがって、マイクロLED30を回路基板7側へ転写する際に、拡大電極パッド5,6と回路基板7側の回路側電極部8,9との間に隙間が発生することを防止でき、確実な接続を行える。   In the micro LED 30 according to the present embodiment, the surface facing the circuit board 7 side using the flattening film 4 is a flat surface. In the micro LED 30, since the enlarged electrode pads 5 and 6 are formed on the flat surface, the enlarged electrode pads 5 and 6 on the growth sapphire wafer 1 side can be arranged in the same plane. Therefore, when transferring the micro LED 30 to the circuit board 7 side, it is possible to prevent a gap from being generated between the enlarged electrode pads 5 and 6 and the circuit side electrode portions 8 and 9 on the circuit board 7 side, and ensure a reliable connection. Can be done.

また、本実施の形態に係るマイクロLED30では、平坦化膜4の平坦面に拡大電極パッド5,6を形成したことにより、拡大電極パッド5,6の占有面積を、電極パッド3A,3Cの占有面積よりも大きくすることが可能なる。拡大電極パッド5,6を電極パッド3A,3Cの占有面積よりも大きくすることにより、回路側電極部8,9との接触抵抗を小さくすることができる。また、拡大電極パッド5,6を電極パッド3A,3Cの占有面積よりも大きくすることにより、拡大電極パッド5,6と回路側電極部8,9とを接続する際に、位置決め精度を緩和することができる。   Further, in the micro LED 30 according to the present embodiment, since the enlarged electrode pads 5 and 6 are formed on the flat surface of the flattening film 4, the area occupied by the enlarged electrode pads 5 and 6 is occupied by the electrode pads 3A and 3C. It can be larger than the area. By making the enlarged electrode pads 5, 6 larger than the area occupied by the electrode pads 3A, 3C, the contact resistance with the circuit-side electrode portions 8, 9 can be reduced. Further, by making the enlarged electrode pads 5 and 6 larger than the occupied areas of the electrode pads 3A and 3C, the positioning accuracy is relaxed when the enlarged electrode pads 5 and 6 and the circuit side electrode portions 8 and 9 are connected. be able to.

さらに、拡大電極パッド5,6を電極パッド3A,3Cの占有面積よりも大きくしたことにより、異方性導電フィルム10やはんだを用いた接続が可能となる。高精細な画素を構成できるマイクロLED30製造においては、熱処理を伴う異方性導電フィルム10やはんだを用いることが可能となるため、既存の接続装置を流用でき、製造装置が安価となる。   Furthermore, by making the enlarged electrode pads 5 and 6 larger than the occupying areas of the electrode pads 3A and 3C, the connection using the anisotropic conductive film 10 or solder can be performed. In manufacturing the micro LED 30 capable of forming high-definition pixels, it is possible to use the anisotropic conductive film 10 and solder accompanied by heat treatment, so that the existing connection device can be diverted and the manufacturing device becomes inexpensive.

本実施の形態に係るマイクロLED30では、拡大電極パッド5,6同士を互いに離間する方向へ延在するように形成したため、互いに離れた位置で、回路側電極部8,9に接続されるため、誤配線の発生を抑制できる。   In the micro LED 30 according to the present embodiment, since the enlarged electrode pads 5 and 6 are formed so as to extend in the direction away from each other, the enlarged electrode pads 5 and 6 are connected to the circuit-side electrode portions 8 and 9 at positions separated from each other. Occurrence of incorrect wiring can be suppressed.

[その他の実施の形態]
以上、実施の形態について説明したが、これらの実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
[Other Embodiments]
Although the embodiments have been described above, it should not be understood that the statements and drawings forming part of the disclosure of these embodiments limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、上述の各実施の形態では、平坦化膜4としてUV硬化性の感光性接着剤を用いたが、これに限定されるものではなく、平坦化可能で電極パッドの窓明けが可能な、樹脂膜または無機材料膜を用いてもよい。   For example, in each of the above-described embodiments, the UV-curable photosensitive adhesive is used as the flattening film 4, but the flattening film 4 is not limited to this, and it is possible to flatten and open the electrode pad window. A resin film or an inorganic material film may be used.

また、上記各実施の形態では、レーザリフトオフ法を用いて成長用サファイアウェハ1の剥離を行ったが、成長用サファイアウェハ1と半導体層2との間に、層状の結晶構造を持つ窒化ホウ素(BN)を介在させ、機械的に剥離してもよい。   Further, in each of the above-described embodiments, the growth sapphire wafer 1 is separated by using the laser lift-off method. However, between the growth sapphire wafer 1 and the semiconductor layer 2, boron nitride (having a layered crystal structure) is formed. BN) may be interposed, and it may peel mechanically.

上記の実施の形態に係る表示装置の製造方法においては、回路基板としてTFTを備えるアクティブマトリクス基板でもよいし、表示装置の駆動方式に応じて、TFTを用いない駆動回路を有する駆動回路基板でもよい。   In the method of manufacturing a display device according to the above-described embodiment, an active matrix substrate having a TFT as a circuit substrate may be used, or a drive circuit substrate having a drive circuit that does not use a TFT may be used depending on the drive system of the display device. .

1 成長用サファイアウェハ(成長用基板)
2 半導体層
3A 電極パッド(アノード)
3C 電極パッド(カソード)
4 平坦化膜
5,6 拡大電極パッド(外側電極パッド)
7 回路基板
8,9 回路側電極部
10 異方性導電フィルム
11 はんだ
13 絶縁層
14 コンタクトホール
15 回路パターン
16 絶縁層
17 コンタクトホール
18 回路パターン
19 絶縁層
20 ガラス基板(支持基板)
30 マイクロLED(発光素子)
30A マイクロLEDベアチップ(発光素子本体)
31 マイクロLEDチップ(発光素子)
50,51,52,53 表示装置
1 Sapphire wafer for growth (growth substrate)
2 Semiconductor layer 3A Electrode pad (anode)
3C electrode pad (cathode)
4 Flattening film 5, 6 Expanded electrode pad (outer electrode pad)
7 Circuit Board 8, 9 Circuit Side Electrode Section 10 Anisotropic Conductive Film 11 Solder 13 Insulating Layer 14 Contact Hole 15 Circuit Pattern 16 Insulating Layer 17 Contact Hole 18 Circuit Pattern 19 Insulating Layer 20 Glass Substrate (Supporting Substrate)
30 micro LED (light emitting element)
30A Micro LED bare chip (light emitting element body)
31 Micro LED chip (light emitting element)
50,51,52,53 display device

Claims (10)

電極パッドを備える発光素子本体が一体に形成された成長用基板の上に、平坦化膜を塗布して平坦化を行う工程と、
前記電極パッド上の前記平坦化膜を除去して前記電極パッドを露出させる工程と、
前記電極パッドに接続される、外側電極パッドを、前記平坦化膜上に形成する工程と、
回路側電極部が形成された回路基板に対して、前記成長用基板を、前記外側電極パッドが前記回路側電極部と対向するように配置させて前記外側電極パッドと前記回路側電極部とを電気的に接続する工程と、
前記成長用基板を、前記発光素子本体および前記平坦化膜から剥離する工程と、
を備える表示装置の製造方法。
A step of applying a flattening film on the growth substrate integrally formed with a light emitting element body including an electrode pad to perform flattening;
Removing the planarization film on the electrode pad to expose the electrode pad,
Forming an outer electrode pad connected to the electrode pad on the planarization film,
With respect to the circuit substrate on which the circuit-side electrode portion is formed, the growth substrate is arranged so that the outer electrode pad faces the circuit-side electrode portion, and the outer electrode pad and the circuit-side electrode portion are arranged. The step of electrically connecting,
A step of peeling the growth substrate from the light emitting element body and the planarizing film;
And a method for manufacturing a display device.
前記外側電極パッドの占有面積は、前記電極パッドの占有面積よりも大きな面積に設定する
請求項1に記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 1, wherein the area occupied by the outer electrode pad is set to be larger than the area occupied by the electrode pad.
前記成長用基板を剥離する工程は、前記成長用基板側から、前記成長用基板と、前記発光素子本体および前記平坦化膜と、の界面へレーザの照射を行うレーザリフトオフ法を行う
請求項1または請求項2に記載の表示装置の製造方法。
The laser lift-off method of irradiating the interface between the growth substrate, and the light emitting element body and the planarization film with laser from the growth substrate side is performed in the step of peeling the growth substrate. Alternatively, the method for manufacturing the display device according to claim 2.
前記平坦化膜は、感光性樹脂でなる
請求項1から請求項3のいずれか一項に記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 1, wherein the flattening film is made of a photosensitive resin.
前記成長用基板の上に、複数の前記発光素子本体が形成され、
前記外側電極パッドを前記平坦化膜上に形成した後に、
互いに隣接する前記発光素子本体どうしの間の前記平坦化膜を分離するように加工して、前記発光素子本体および当該発光素子本体を取り囲む前記平坦化膜を、前記成長用基板上で島状に分割させる
請求項1から請求項4のいずれか一項に記載の表示装置の製造方法。
A plurality of light emitting element bodies are formed on the growth substrate,
After forming the outer electrode pad on the planarization film,
The flattening film between the light emitting element bodies adjacent to each other is processed so as to be separated, and the light emitting element body and the flattening film surrounding the light emitting element body are formed into islands on the growth substrate. The method for manufacturing the display device according to claim 1, wherein the display device is divided.
前記発光素子本体の前記外側電極パッドを、前記回路基板の前記回路側電極部に対して、選択的に接続し、
前記成長用基板を剥離する工程で、前記成長用基板を、前記回路側電極部に対して接続された前記外側電極パッドを有する前記発光素子本体および当該発光素子本体を取り囲む前記平坦化膜のみから剥離する
請求項5に記載の表示装置の製造方法。
The outer electrode pad of the light emitting element body is selectively connected to the circuit-side electrode portion of the circuit board,
In the step of peeling the growth substrate, the growth substrate is formed from only the light emitting element body having the outer electrode pad connected to the circuit-side electrode portion and the flattening film surrounding the light emitting element body. The method for manufacturing a display device according to claim 5, wherein the display device is peeled off.
成長用基板と、
前記成長用基板の上に作製され、上面に形成された電極パッドを含む発光素子本体と、
前記電極パッドの少なくとも一部が露出するように、前記発光素子本体が埋没するように覆う平坦化膜と、
前記平坦化膜上に配置され、前記電極パッドに電気的に接続された外側電極パッドと、
を備える発光素子。
A growth substrate,
A light emitting device body including an electrode pad formed on the growth substrate and formed on the upper surface,
A planarization film that covers the light emitting device body so that at least a part of the electrode pad is exposed;
An outer electrode pad disposed on the planarization film and electrically connected to the electrode pad,
A light-emitting element including.
前記外側電極パッドの占有面積は、前記電極パッドの占有面積よりも大きく設定されている
請求項7に記載の発光素子。
The light emitting device according to claim 7, wherein an occupied area of the outer electrode pad is set larger than an occupied area of the electrode pad.
前記発光素子本体の上面に、一対の前記電極パッドが形成され、
一対の前記電極パッドのそれぞれに前記外側電極パッドが接続され、
一対の前記電極パッドのそれぞれに接続された一対の前記外側電極パッドは、それぞれが接続された前記電極パッドから互いに離間する方向へ延在して形成されている
請求項7または請求項8に記載の発光素子。
A pair of the electrode pads are formed on the upper surface of the light emitting device body,
The outer electrode pad is connected to each of the pair of electrode pads,
The pair of outer electrode pads connected to each of the pair of electrode pads are formed so as to extend in a direction away from each other of the electrode pads connected to each other. Light emitting element.
前記成長用基板は、成長用サファイアウェハであり、
前記発光素子本体は、前記成長用基板に一体に設けられたマイクロLEDベアチップである
請求項7から請求項9のいずれか一項に記載の発光素子。
The growth substrate is a growth sapphire wafer,
The light emitting device according to any one of claims 7 to 9, wherein the light emitting device body is a micro LED bare chip integrally provided on the growth substrate.
JP2018200755A 2018-10-25 2018-10-25 Light emitting element and manufacturing method of display device Pending JP2020068313A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018200755A JP2020068313A (en) 2018-10-25 2018-10-25 Light emitting element and manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018200755A JP2020068313A (en) 2018-10-25 2018-10-25 Light emitting element and manufacturing method of display device

Publications (1)

Publication Number Publication Date
JP2020068313A true JP2020068313A (en) 2020-04-30

Family

ID=70388710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018200755A Pending JP2020068313A (en) 2018-10-25 2018-10-25 Light emitting element and manufacturing method of display device

Country Status (1)

Country Link
JP (1) JP2020068313A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021131540A1 (en) * 2019-12-24 2021-07-01 味の素株式会社 Light-emitting element package and production method for same
KR20230093236A (en) 2020-10-23 2023-06-27 도레이 카부시키가이샤 Display device and manufacturing method of the display device
KR20230093237A (en) 2020-10-23 2023-06-27 도레이 카부시키가이샤 Display device and manufacturing method of the display device
KR20230093238A (en) 2020-10-23 2023-06-27 도레이 카부시키가이샤 Display device and manufacturing method of the display device
EP4287236A1 (en) * 2022-06-03 2023-12-06 Forschungszentrum Jülich GmbH Device for holding a sample, system and manufacturing method
KR20240026888A (en) 2021-07-21 2024-02-29 도레이 카부시키가이샤 display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021131540A1 (en) * 2019-12-24 2021-07-01 味の素株式会社 Light-emitting element package and production method for same
JP7452001B2 (en) 2019-12-24 2024-03-19 味の素株式会社 Light emitting device package and its manufacturing method
KR20230093236A (en) 2020-10-23 2023-06-27 도레이 카부시키가이샤 Display device and manufacturing method of the display device
KR20230093237A (en) 2020-10-23 2023-06-27 도레이 카부시키가이샤 Display device and manufacturing method of the display device
KR20230093238A (en) 2020-10-23 2023-06-27 도레이 카부시키가이샤 Display device and manufacturing method of the display device
KR20240026888A (en) 2021-07-21 2024-02-29 도레이 카부시키가이샤 display device
EP4287236A1 (en) * 2022-06-03 2023-12-06 Forschungszentrum Jülich GmbH Device for holding a sample, system and manufacturing method
WO2023232801A1 (en) * 2022-06-03 2023-12-07 Forschungszentrum Jülich GmbH Device for holding a sample, system and manufacturing method

Similar Documents

Publication Publication Date Title
JP2020068313A (en) Light emitting element and manufacturing method of display device
US10756070B2 (en) LED module and method for fabricating the same
JP3747807B2 (en) Device mounting substrate and defective device repair method
CN109390437B (en) Micro light-emitting diode device and manufacturing method thereof
TWI264064B (en) Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method
CN113629097A (en) Display device and method of forming the same
TW550733B (en) Wiring method and element arranging method using the same, and method of producing image display devices
US20080081400A1 (en) Device transfer method and display apparatus
JP2004304161A (en) Light emitting element and device, image display device and method for manufacturing light emitting element and image display device
JP3994681B2 (en) Element arrangement method and image display device manufacturing method
JP4450067B2 (en) Electronic component, method for manufacturing the same, and image display apparatus using the same
EP3726576B1 (en) Method for forming a display device
JP4882273B2 (en) Device mounting substrate, defective device repair method, and image display device
JP4887587B2 (en) Image display device and manufacturing method thereof
JP3890921B2 (en) Element arrangement method and image display device manufacturing method
JP2003347524A (en) Transferring method of element, arraying method of element, and manufacturing method of image display
JP2003209295A (en) Electronic component, manufacturing method therefor and image display device using the same
JP4982932B2 (en) Manufacturing method of image display device
JP2002343944A (en) Transferring method of electronic part, arraying method of element, and manufacturing method of image display device
JP4945865B2 (en) Multilayer wiring structure or electrode extraction structure, electric circuit device, and manufacturing method thereof
JP4078830B2 (en) Display device and manufacturing method of display device
JP2003162231A (en) Method of manufacturing element, method of arraying element and method of manufacturing image display device
JP4967251B2 (en) Manufacturing method of image display device
JP2003150075A (en) Tiling structure for panel module, connection method for panel module, picture display device and its manufacturing method
JP5176260B2 (en) Manufacturing method of image display device