JP2020057880A - Ｍａｃアドレスの下位アドレス、ｃｒｃビット主でパケットを転送するリング網 - Google Patents

Abstract

【課題】リング網でＭＡＣアドレスの下位アドレスおよびＣＲＣビットでパケットを転送する。【解決手段】パケットのドロップを指定する下位アドレスメモリ７及びパケットのドロップを指定するＣＲＣビットメモリ８に下位アドレスおよびＣＲＣビットが記憶されていない場合には記憶し、パケットのドロップを指定する下位アドレスメモリに下位アドレスを記憶し、パケットのドロップを指定するＣＲＣビットメモリにＣＲＣビットが記憶されていない場合には、送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶し、左回りリングから装置にパケットが到着した場合に、パケットのドロップを指定する下位アドレスメモリおよびパケットのドロップを指定するＣＲＣビットメモリに下位アドレスおよびＣＲＣビットが記憶されている場合には、パケットのドロップを指定するＣＲＣビットメモリをＣＲＣビットでアドレス指定した位置に０を書き込む。【選択図】図１

Description

本発明は、ＭＡＣアドレスの下位アドレス、ＣＲＣビット主でパケットを転送するリング網を利用したパケット転送システムに関する。

ＭＡＣアドレスの下位アドレス、ＭＡＣアドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でパケットを転送する従来のリング網としては、特開２０１７−１９２１１８「アドレス記憶方法およびリング網」がある。この従来例は、パケットの送信元アドレスの下位アドレスでアドレス指定した位置にビット１を記憶するあいまい記憶アドレスメモリである一つのメモリと、パケットの送信元アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列であいまい記憶ビット列合成値メモリである一つのメモリをアドレス指定した位置にビット１を記憶する方法を用いて、パケットの送信元アドレスの下位アドレスおよびパケットの宛先アドレスの下位アドレスおよびパケットの送信元アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列およびパケットの宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列のみでパケットを転送することによって、高速でアドレス記憶数の多いパケット転送システムを得ようとしたものである。

この例は、頂点装置（頂点ノード）のアウターリング（０系リング）の全パケット流を交換機に送り、交換機からのパケットをインナーリング（１系リング）に送り、アウターリングでは頂点装置（頂点ノード）まで、パケットがリングからドロップすることがない構成にすることにより、１方向性のパケット転送リングとしている。

リングの通常パケットのアッド・ドロップおよび通過の装置（ノード）は、リング外からパケットが到着した場合には、そのパケットの送信元アドレスの下位アドレスでパケットのドロップを指定するのあいまい記憶アドレスメモリをアドレス指定した位置にビット１を記憶すると共に、パケットの通過を指定するのあいまい記憶ビット列合成値メモリを前記パケットの送信元アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でアドレス指定した位置からビット１が読み出される場合には、パケットのドロップを指定するのアドレステーブルにそのパケットの送信元アドレス全体を記憶して、アウターリングにより交換機に向かわせる。途中のパケットのアッド・ドロップおよび通過の装置（ノード）にパケットが到着した場合に、そのパケットの送信元アドレスの下位アドレスでパケットのドロップを指定するあいまい記憶アドレスメモリをアドレス指定した位置からビット１が読み出される場合には、パケットの通過を指定するあいまい記憶ビット列合成値メモリをそのパケットから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットの排他的論理和のビット列でアドレス指定した位置にビット１を記憶し、アウターリングによりそのパケットを交換機に向かわせる。

交換機からインナーリングに送出されたパケットがパケットのアッド・ドロップおよび通過の装置（ノード）に到着した場合に、パケットのドロップを指定するあいまい記憶アドレスメモリをそのパケットの宛先アドレスの下位アドレスでアドレス指定した位置からビット１が読み出されない場合には、そのパケットをインナーリングにより端末方向に向かわせ、ビット１が読み出され、パケットの通過を指定するのあいまい記憶ビット列合成値メモリをそのパケットの宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でアドレス指定した位置からビット１が読み出されない場合には、そのパケットをリングからドロップし、パケットの通過を指定するのあいまい記憶ビット列合成値メモリをそのパケットの宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でアドレス指定した位置からビット１が読み出される場合で、パケットのドロップを指定するアドレステーブルにそのパケットの宛先アドレスがある場合には、そのパケットをリングからドロップし、無い場合には、そのパケットをインナーリングにより端末方向に向かわせる。

特開２０１７−１９２１１８号公報

従来例特開２０１７−１９２１１８では、左回りリング（アウターリング）のパケット流が頂点装置（頂点ノード）で交換機を介して右回りリング（インナーリング）に折り返すことにより、パケットの進行方向を固定し、それにより、アウターリングを頂点装置（頂点ノード）に向かうパケットにより、頂点装置（頂点ノード）から、端末からのパケットがリングにＡＤＤしたパケットのアッド・ドロップおよび通過の装置（ノード）までの経路を設定することにより、端末からのパケットがリングにＡＤＤしたパケットのアッド・ドロップおよび通過の装置（ノード）のフル稼働するＭＡＣアドレステーブルを省略している。

しかし、この従来例では、新フローのパケットがパケットのアッド・ドロップおよび通過の装置（ノード）にリング外からＡＤＤしてから前記パケットの送信元ＭＡＣアドレスの下位アドレスに送信元ＭＡＣアドレスの下位アドレスが一致する左回りリング（アウターリング）のパケットが通過するまでの間と、左回りリング（アウターリング）の新パケットフローのパケットが通過してからそのパケットのアッド・ドロップおよび通過の装置（通常ノード）に、前記パケットの送信元ＭＡＣアドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列に送信元ＭＡＣアドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列が一致するパケットがリング外からＡＤＤするまでの間に、右回りリングの宛先ＭＡＣアドレスの下位アドレスがパケットのドロップを指定するあいまい記憶アドレスメモリにある場合および右回りリングの宛先ＭＡＣアドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列がパケットの通過を指定するあいまい記憶ビット列合成値メモリにあるパケットが到来した場合に誤動作が発生する。パケットのドロップを指定するアドレステーブルに記憶されているアドレスは、左回りリングの送信元ＭＡＣアドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列ではなく、リング外からリングにＡＤＤしたパケットの送信元ＭＡＣアドレスの下位アドレスに送信元ＭＡＣアドレスの下位アドレスが一致するアウターリングからのパケットの送信元ＭＡＣアドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列について、リング外からリングＡＤＤしたパケットの送信元ＭＡＣアドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列が一致するパケットの送信元ＭＡＣアドレスであり、記憶アドレスに漏れがあるため、誤動作が発生する。

本発明は、上記従来技術の問題点を鑑みて成されたもので、その目的とする所は、リング外から２重リング網のパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元端末を識別するユニークなアドレス（以下、送信元アドレスと言う）を上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を指定するビットが読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前記頂点装置（頂点ノード）に向かわせ、
前記パケットが前記頂点装置（頂点ノード）に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前記頂点装置に向かわせるか、または、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる方法を提供することにある。

上記のように構成にしたことにより、パケットの通過を指定する下位アドレスメモリを使わないか、使う場合には、パケットの通過を指定する下位アドレスメモリには漏れは無く、左回りリングから到着するパケットで、パケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定する下位アドレスメモリの両方からビット１が読み出される誤一致は、パケットのドロップを指定するＣＲＣビットメモリの記憶を消すことにより、右回りリングから到着するパケットの宛先アドレスで、パケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定する下位アドレスメモリの両方からビット１が読み出される誤一致によるパケットの誤ドロップを無くすことができ、次にリング外からそのパケットのアッド・ドロップおよび通過の装置に到着するパケットの送信元アドレスの下位アドレスでパケットのドロップを指定する下位アドレスメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、送信元MACアドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、パケットのドロップを指定するアドレステーブルにそのパケットの送信元ＭＡＣアドレスを記憶することで、前記誤一致を避ける方法を提供することにある。

パケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定する下位アドレスメモリの両方からビット１が読み出される誤一致の確率は、メモリのビット数がリング上を転送されるパケットの端末数に比較して、多い場合には、非常に小さくなる。

上記説明したように、本発明は、パケットがリング外からパケットのアッド・ドロップおよび通過の装置に到着した場合に、そのパケットの送信元アドレスの下位アドレスでパケットの通過を指定する下位アドレスメモリをアドレス指定した場合に、下位アドレス記憶有を示すビットが読み出される場合に、そのパケットの送信元アドレスをパケットのドロップを指定するアドレステーブルに記憶するという動作を行わないため、リング上を転送されるパケットが１０万程度の端末数のパケットと多い場合にも、パケットのドロップを指定するアドレステーブルの記憶アドレス数は僅かで済む利点がある。また、パケットの通過を指定するアドレスメモリを使わないこともできるため、パケットの通過を指定するアドレスメモリを高速でも動作させることのできるメモリのビット数には限界があるので、本発明は有効である。

また、上記説明したように、パケットがリング外からパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶することにより、端末の移動以外に誤一致を起こす確率は非常に小さいので、音声パケット転送だけでなく、データパケット転送にも使用できる利点がある。

しかし、端末の移動以外で誤一致の場合に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込んだ場合には、そのパケットのアッド・ドロップおよび通過の装置でリングからドロップすべきパケットが、そのパケットのアッド・ドロップおよび通過の装置に、リング外から前記ビットに関係するパケットが到着するまで、誤って、そのパケットのアッド・ドロップおよび通過の装置を通過してしまう問題がある。これを避けるためには、やはり、端末の移動以外で誤一致の場合に、パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込んだ場合には、さらに、そのパケットの送信元アドレスをパケット通過を指定するアドレステーブルに記憶する必要がある。

なお、携帯電話網で端末の属する基地局が変わった場合には、今までその端末が属していた基地局に対応するパケットのアッド・ドロップおよび通過の装置を通過する場合、すなわち、パケットが通過したパケットのアッド・ドロップおよび通過の装置の数がＮ以下の場合には、そのパケットのアッド・ドロップおよび通過の装置のパケットのドロップを指定するアドレステーブルにそのパケットの送信元アドレスがある場合には、そのアドレスを消去して、無い場合には、そのパケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、上記以外は、そのまま、前記パケットを左回りリングにより、前方のパケットのアッド・ドロップおよび通過の装置に向かわせるか、または、前記下位アドレスでパケットの通過を指定する下位アドレスメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより、前方のパケットのアッド・ドロップおよび通過の装置に向かわせ、
一方、パケットが通過したパケットのアッド・ドロップおよび通過の装置の数がＮ以上の場合には、そのパケットのアッド・ドロップおよび通過の装置のパケットのドロップを指定するアドレステーブルにそのパケットの送信元アドレスがある場合には、そのアドレスを消去して、無い場合には、そのパケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、そのパケットの送信元アドレスをパケット通過を指定するアドレステーブルに記憶し、上記以外は、そのまま、前記パケットを左回りリングにより、前方のパケットのアッド・ドロップおよび通過の装置に向かわせるか、または、前記下位アドレスでパケットの通過を指定する下位アドレスメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより、前方のパケットのアッド・ドロップおよび通過の装置に向かわせることで対応できる。

また、携帯電話網で端末の属する基地局が変わった場合には、今までその端末が属していた基地局より頂点装置側の基地局に移動する場合、しかし、実際には頂点装置に向かう側のパケットのアッド・ドロップおよび通過の装置に移動したのか、頂点装置に向かう側の反対側のパケットのアッド・ドロップおよび通過の装置に移動したのかを判断するのは難しいので、旧基地局配下の端末が前記端末の属する基地局を変えた直後の前記端末からのパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合には、パケットの通過を指定する下位アドレスメモリを使用しないか、または、パケットの通過を指定する下位アドレスメモリを使用する場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリをアドレス指定した位置に下位アドレス記憶無を示すビット０を書き込み、かつ、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶し、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせることで対応できる。

このパケット転送システムで特徴的なのは、左回りリングではリング外の伝送路からパケットを受信するだけで、サーバ以外にはリング外にパケットを送出しないことと、パケットのアッド・ドロップおよび通過の装置のメモリへの書き込みは左回りリングを転送されるパケットによってのみ行われることである。これにより、このパケット転送システムではパケットの送信元MACアドレスの下位アドレスとＣＲＣビットおよび宛先MACアドレスの下位アドレスとＣＲＣビットのみを主にパケットのアッド・ドロップおよび通過の装置が扱うことでパケットを転送できる利点がある。

本発明（１）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
前記２重リング網は、パケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが左回りリングからパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前方のアッド・ドロップおよび通過を指定する装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（２）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレス全体がパケット通過を指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、前記パケットの送信元アドレス全体をパケット通過を指定するアドレステーブルに記憶して、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケット通過を指定するアドレステーブルにある場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、一方、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（３）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットのドロップを指定する下位アドレスメモリの記憶アドレスのみでパケットをドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブルとパケットドロップ許可タイマーを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレス全体がパケット通過を指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、パケットドロップ許可タイマーをセットし、パケットのドロップを指定する下位アドレスメモリの記憶アドレスのみでパケットをドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブルに前記パケットの送信元アドレスを記憶し、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケット通過を指定するアドレステーブルにある場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、一方、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外で、パケットドロップ許可タイマーがタイムアウトしていない場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されない場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（４）によれば、 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとパケットドロップ許可タイマーを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、パケットドロップ許可タイマーをセットし、前記パケットの通過したパケットのアッド・ドロップおよび通過の装置数が一定値Ｎ以上の場合には、そのまま、一方、前記パケットの通過したパケットのアッド・ドロップおよび通過の装置数が一定値Ｎ未満の場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合で、パケットドロップ許可タイマーがタイムアウトしていない場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されない場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（５）によれば、 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（６）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流を２重リング網の頂点装置の右回りリングのパケット流に折り返す構成のパケット転送システムであって、
前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（７）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
前記２重リング網は、パケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶し、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（８）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、前記２つのリング伝送路に、左回りリングのパケット流を右回りリングに折り返し、かつ、特定パケット以外のパケットの通過を遮断するリング伝送路ポートを右回りリングの特定パケットを受信する側に持つ装置である頂点装置と、複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網からなるパケット転送システムであって、
前記２重リング網のパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶し、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段とを備えたことを特徴とするパケット転送システムを提供する。

また、本発明（９）によれば、本発明（７）または（８）において、前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、前記パケットをリング外伝送路経由でリング外に送出し、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、少なくとも、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合で、かつ、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルに無い場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出する手段をさらに備えたことを特徴とするパケット転送システムを提供する。

また、本発明（１０）によれば、本発明（７）または（８）において、前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段をさらに備えたことを特徴とするパケット転送システムを提供する。

また、本発明（１１）によれば、本発明（７）または（８）において、前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置装置に送出し、ビット１が読み出されない場合には、前記パケットを廃棄する手段をさらに備えたことを特徴とするパケット転送システムを提供する。

また、本発明（１２）によれば、本発明（７）または（８）において、前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出されない場合で、かつ、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されない場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置装置に送出する手段をさらに備えたことを特徴とするパケット転送システムを提供する。

また、本発明（１３）によれば、本発明（４）から（１２）のいずれかにおいて、前記２重リング網は、前記パケットのアッド・ドロップおよび通過の装置配下の端末が前記端末の属するパケットのアッド・ドロップおよび通過の装置を変えた直後の前記端末からのパケットが通常パケットのアッド・ドロップおよび通過の装置に到着した場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶無を示すビット０を書き込み、かつ、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶し、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段をさらに備えたことを特徴とするパケット転送システムを提供する。

また、本発明（１４）によれば、本発明（１）から（３）のいずれかにおいて、前記２重リング網は、前記パケットのアッド・ドロップおよび通過の装置配下の端末が前記端末の属するパケットのアッド・ドロップおよび通過の装置を変えた直後の前記端末からのパケットが通常パケットのアッド・ドロップおよび通過の装置に到着した場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶し、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、前記パケットを右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段をさらに備えたことを特徴とするパケット転送システムを提供する。

また、本発明（１５）によれば、本発明（１）から（６）または（９）から（１２）のいずれかにおいて、前記２重リング網は、右回りリングからパケットのアッド・ドロップおよび通過の装置に発呼パケットが到着した場合に、前記パケットをコピーし、片一方のパケットはリングから接続している伝送路でリング外に送出し、もう、片方のパケットは、右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段をさらに備えたことを特徴とするパケット転送システムを提供する。

また、本発明（１６）によれば、本発明（１）から（６）または（９）から（１２）のいずれかにおいて、前記２重リング網は、右回りリングからパケットのアッド・ドロップおよび通過の装置にブロードキャストパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合、または、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、前記パケットをパケットのアッド・ドロップおよび通過の装置をスルーで通過させ、上記以外の場合および１度、パケットのアッド・ドロップおよび通過の装置をスルーで通過した後の場合には、前記パケットをコピーし、片一方のパケットはリング外から接続している伝送路でリング外に送出し、もう、片方のパケットは、右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせることを特徴とするパケット転送システムを提供する。

また、本発明（１７）によれば、本発明（１）から（１４）または（１６）のいずれかにおいて、パケットのドロップを指定するＣＲＣビットメモリをパケットの送信元アドレスのＣＲＣビットまたは宛先アドレスのＣＲＣビットでアドレス指定に代えて、パケットのドロップを指定するビット列合成値メモリを、パケットの送信元アドレスまたは宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットの排他的論理和のビット列でアドレス指定にすること特徴とするパケット転送システムを提供する。

また、本発明（１８）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムに適用され、
リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前方のアッド・ドロップおよび通過を指定する装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置を提供する。

また、本発明（１９）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムに適用され、
リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレス全体がパケット通過を指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、前記パケットの送信元アドレス全体をパケット通過を指定するアドレステーブルに記憶して、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケット通過を指定するアドレステーブルにある場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、一方、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置を提供する。

また、本発明（２０）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムに適用され、
リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出し、ビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置を提供する。

また、本発明（２１）によれば、左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流を２重リング網の頂点装置の右回りリングのパケット流に折り返す構成のパケット転送システムに適用され、
リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
前記パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出し、ビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置を提供する。

また、本発明（２２）によれば、本発明（１８）から（２１）のいずれかにおいて、パケットのドロップを指定するＣＲＣビットメモリをパケットの送信元アドレスのＣＲＣビットまたは宛先アドレスのＣＲＣビットでアドレス指定に代えて、パケットのドロップを指定するビット列合成値メモリを、パケットの送信元アドレスまたは宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットの排他的論理和のビット列でアドレス指定にすること特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置を提供する。

以上、説明したように、本発明によれば、高速で記憶ビット長が短く、記憶アドレス数の多いアドレス記憶法を得、その欠点をパケットがリングからドロップしない左回りリングとパケットがリングにアッドしない右回りリングからなる２重リング網の頂点装置にサーバが接続されたパケット転送システムを用いることで解決し、このパケット転送システムでは主にMACアドレスの下位アドレスとＣＲＣビットのみでパケットを転送できるため、コストを下げられる効果がある。

本発明の第１実施例のパケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するドレステーブルを用いたパケットを転送する加入者系パケット転送システムのリング網の動作を説明するための図。 本発明の第２実施例のパケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルを用いたパケットを転送する携帯電話用リング網の動作を説明するための図。 本発明の第３実施例のパケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとメールサーバを用いたパケットを転送する携帯端末用リング網の動作を説明するための図。 本発明の第４実施例のパケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとＬ２スイッチを用いたパケットを転送するＬＡＮまたはＭＡＮ用のリング網の動作を説明するための図。 本発明の第５実施例のパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定するアドレステーブルとコンテンツサーバを用いたパケットを転送する携帯端末用リング網の動作を説明するための図。 本発明の第６実施例のパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとＬ２スイッチを用いたパケットを転送するＬＡＮまたはＭＡＮ用のリング網の動作を説明するための図。

本発明の第１実施例を図１により説明する。本実施例は、パケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するドレステーブルを用いたパケットを転送する加入者系パケット転送システムの例である。リングのパケットのアッド・ドロップおよび通過の装置には集線装置が接続されるが、この位置にPONの光分岐装置を置いてもよい。

図１において、１は左回りリング（０系リング）、２は右回りリング（１系リング）、３は頂点装置（頂点ノード）、４はサーバ、５は特定パケット以外のパケットの通過を遮断する伝送路ポート、６−１，６−２，６−３はパケットのアッド・ドロップおよび通過の装置（ノード）、７はパケットのドロップを指定する下位アドレスメモリ、８はパケットのドロップを指定するＣＲＣビットメモリ、９はパケットのドロップを指定するアドレステーブル、１０はパケットの通過を指定する下位アドレスメモリ、１１−１、１１−２、１１−３は集線装置、１３−１，１３−２，１３−３は端末、２０はルータである。また、（１）〜（２９）はパケットである。特定パケット以外のパケットの通過を遮断する伝送路ポート５の特定パケットはＯＡＭパケット等のパケットである。頂点装置（頂点ノード）３の左回りリング１の特定パケット以外の全パケット流は、サーバ４に転送され、サーバ４からのパケットは右回りリング２のパケット流に挿入される。
なお、パケットのドロップを指定するアドレステーブル９は従来のMACアドレステーブルと異なり、ポート番号を記憶しないアドレステーブルである。

以下に、図１の動作を説明する。最初に、端末１３−２がブロードキャストパケットをルータ２０に送り、その応答パケットを端末１３−２が受信後に送る送出パケット（１）Ms1s2a3a2（MはMACパケットを示し、s1s2はルータ２０のMACアドレスである宛先上位MACアドレスｓ1と下位MACアドレスｓ2を示し、a3a2は端末１３−２のMACアドレスである送信元上位MACアドレスa3と下位MACアドレスa2を示す）を、集線装置１１−２に送る例を示す。図に示す点線の矢印は説明用の記号である。集線装置１１−２はそのパケットの送信元MACアドレスを図に記してないMACアドレステーブルに記憶して、そのパケットを（２）Ms1s2a3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に送る。パケットのアッド・ドロップおよび通過の装置６−２はそのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、そのパケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶する。図１ではパケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定する下位アドレスメモリ７に便宜上a2が記憶され、パケットのドロップを指定するＣＲＣビットメモリ８に便宜上h3が記憶されていることを示している。図示したa2は、メモリをa2でアドレス指定した位置にビット１を記憶したことを示す。そのパケットは左回りリング１により（３）Ms1s2a3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリング１により（４）Ms1s2a3a2で図に示されるように頂点装置３に向かう。

頂点装置３は、そのパケットを（５）Ms1s2a3a2で図に示されるようにルータ２０に向かわせる。ルータ２０ではそのパケットをサーバ４に送り、応答パケットを（６）Ma3a2s1s2で図に示されるように頂点装置３の右回りリング２に送る。
そのパケットは右回りリング２により（７）Ma3a2s1s2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、そのパケットの宛先MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの宛先MACアドレスがパケットのドロップを指定するアドレステーブル９に無いので、そのパケットを下流パケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（８）Ma3a2s1s2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かう。

パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの宛先MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの宛先MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されるので、そのパケットをリングからドロップして、（９）Ma3a2s1s2で図に示されるように集線装置１１−２に向かわせる。そのパケットは（１０）Ma3a2s1s2で図に示されるように端末１３−２に到達する。

次に、端末１３−１がブロードキャストパケットをルータ２０に送り、その応答パケットを端末１３−１が受信後に送る送出パケット（１１）Ms1s2a1a2（MはMACパケットを示し、s1s2はルータ２０のMACアドレスである宛先上位MACアドレスｓ1と下位MACアドレスｓ2を示し、a1a2は端末１３−１のMACアドレスである送信元上位MACアドレスa1と下位MACアドレスa2を示す）を、集線装置１１−１に送る例を示す。集線装置１１−１はそのパケットの送信元MACアドレスを図に記してないMACアドレステーブルに記憶して、そのパケットを（１２）Ms1s2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−１に送る。パケットのアッド・ドロップおよび通過の装置６−１はそのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、そのパケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶する。そのパケットは左回りリング１により（１３）Ms1s2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かう。

パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、そのパケットの送信元アドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリング１により（１４）Ms1s2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、その到着したパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリング１により（１５）Ms1s2a1a2で図に示されるように頂点装置３に向かう。

頂点装置３は、その到着したパケットを（１６）Ms1s2a1a2で図に示されるようにルータ２０に向かわせる。ルータ２０はそのパケットをサーバ４に送り、応答パケットを（１７）Ma1a2s1s2で図に示されるように頂点装置３の右回りリング２に送る。

そのパケットは右回りリング２により（１８）Ma1a2s1s2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、そのパケットの宛先MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの宛先MACアドレスがパケットのドロップを指定するアドレステーブル９に無いので、そのパケットを下流パケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（１９）Ma1a2s1s2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かう。

パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの宛先MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出され、そのパケットの宛先MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの宛先MACアドレスa1a2がパケットのドロップを指定するアドレステーブル９に無いので、右回りリング２によりそのパケットを（２０）Ma1a2s1s2で図に示すように下流のパケットのアッド・ドロップおよび通過の装置６−１に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−１は、そのパケットの宛先MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されるので、そのパケットをリングからドロップして、（２１）Ma1a2s1s2で図に示されるように集線装置１１−１に向かわせる。そのパケットは（２２）Ma1a2s1s2で図に示されるように端末１３−１に到達する。

次に、集線装置１１−２が図に記してないMACアドレステーブルにある端末１３−２の送信元MACアドレスのみを持つパケット（２３）M0a3a2（MはMACパケットを示し、0は宛先MACアドレスが無いことを示し、a3a2は端末１３−２のMACアドレスである送信元上位MACアドレスa3と下位MACアドレスa2を示す）を、パケットのアッド・ドロップおよび通過の装置６−２に送る例を示す。この送信元MACアドレスのみを持つパケットは、パケットのアッド・ドロップおよび通過の装置６−２のメモリのタイマーが切れて、MACアドレス記憶が消失することを防ぐもので、集線装置１１−２の図に記してないMACアドレステーブルのMACアドレスの記憶時間は端末のARPテーブルのMACアドレス記憶時間より長く設定する。パケットのアッド・ドロップおよび通過の装置６−２はそのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、そのパケットの送信元MACアドレスa3a2をパケットのドロップを指定するアドレステーブル９に記憶する。そのパケットは左回りリング１により（２４）M0a3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３では、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリング１により（２５）M0a3a2で図に示されるように頂点装置３に向かう。頂点装置３では、そのパケットが送信元MACアドレスのみを持つパケットであることを識別してそのパケットを廃棄する。

なお、実施例１では、２重リング網および集線装置が局内にある場合の例である。
なお、実施例１で端末はルータでもよい。

次に、本発明の第２実施例を図２により説明する。本実施例は、パケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルを用いたパケットを転送する携帯電話用リング網の例である。本実施例は、発端末がサーバまで発呼パケットを送り、サーバはそのパケットを宛先アドレスのあるコピー用パケットとして、サーバ配下の全基地局に送り、そのパケットの宛先端末が自基地局の配下の端末である場合には、その端末を呼び出し、応答がある場合には、応答パケットをサーバまで送り、サーバは発端末に発呼応答パケットを送る例である。この実施例では従来網と基地局で分離し、新携帯網を転送されるMACパケットは、従来のMACパケットのヘッダをMACアドレスから携帯番号アドレス（携帯番号全体を２進化ビット列に変換したアドレス）に変換したもので、従来網のMACヘッダと新網のMACヘッダの区別はMACアドレスの先頭バイトのLSBを第１ビットとした時、２ビット目が１であり、１ビット目が０である場合に新網のMACアドレスとし、それ以外は従来網のMACアドレスとすることで行う。新携帯網を転送されるパケットは基地局から端末まで到達するものとする。または、基地局で従来MACアドレスと新網のMACアドレスとヘッダ変換してもよい。

図２において、１４−１，１４−２，１４−３は基地局、１５−１，１５−２，１５−３は携帯端末、２４はサーバである。また、（１）〜（１９）はパケットである。他の記号は、図１と同じである。頂点装置（頂点ノード）３の左回りリング１の特定パケット以外の全パケット流は、サーバ２４に転送され、サーバ２４からのパケットは右回りリング２のパケット流に挿入される。

以下に、図２の動作を説明する。最初に、基地局１４−２が発側携帯端末１５−２からの発呼パケットをサーバ２４に送り、サーバ２４はそのパケットを宛先携帯端末１５−１に送り、その応答パケットがサーバ２４を介して発側携帯端末１５−２に送られた後の携帯端末１５−２から携帯端末１５−１への送出パケット（１）Ma1a2a3a2（MはMACパケットを示し、a1a2は携帯端末１５−１のMACアドレスである宛先上位MACアドレスa1と下位MACアドレスa2を示し、a3a2は携帯端末１５−２のMACアドレスである送信元上位MACアドレスa3と下位MACアドレスa2を示す）を、パケットのアッド・ドロップおよび通過の装置６−２に送出する例を示す。前記発呼パケットは、右回りリングからパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットをコピーし、片一方のパケットはリングから接続している伝送路でリング外に向かい、もう、片方のパケットは、右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かう。パケットのアッド・ドロップおよび通過の装置６−２は、パケット（１）Ma1a2a3a2を受信した場合に、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に、この時点で、既に、前記発呼パケットの応答パケットにより、下位アドレス記憶有を示すビット１が記憶されているので、そのパケットの送信元アドレスa3a2をパケットのドロップを指定するアドレステーブル９に記憶して、そのパケットを左回りリング１に送出する。

そのパケットは（２）Ma1a2a3a2で図に示されるように、左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に、下位アドレス記憶無を示すビット０が記憶されているか、または、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置に、ＣＲＣビット記憶無を示すビット０が記憶されているので、前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは（３）Ma1a2a3a2で図に示されるように、左回りリング１により頂点装置３に向かう。頂点装置３ではそのパケットを左回りリング１からドロップして、（４）Ma1a2a3a2で図に示されるようにサーバ２４に向かわせる。

サーバ２４は、到着したパケットの宛先携帯端末がこのサーバ配下にあることを確認して、そのパケットを（５）Ma1a2a3a2で図に示されるように頂点装置３の右回りリングのパケット流に挿入する。

そのパケットは、（６）Ma1a2a3a2で図に示されるように右回りリング２により転送されてパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているか、または、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブル９に記憶されていることが無く、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、そのパケットを（７）Ma1a2a3a2で図に示されるように右回りリング２により転送して、パケットのアッド・ドロップおよび通過の装置６−２に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているか、または、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブル９に記憶されていることが無く、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、そのパケットを（８）Ma1a2a3a2で図に示されるように右回りリング２により転送して、パケットのアッド・ドロップおよび通過の装置６−１に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−１は、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されるので、そのパケットをリングからドロップして、（９）Ma1a2a3a2で図に示されるように基地局１４−１に向かわせる。

基地局１４−１はパケットMa1a2a3a2の宛先携帯端末がこの基地局の配下の携帯端末であることを確認して、そのパケットを携帯端末１５−１に送出する。携帯端末１５−１は、前記パケットが自携帯端末宛てのパケットであることを確認して、応答パケットMa3a2a1a2を基地局１４−１に送出する。携帯端末１５−１は周期的に音声パケットを送出する。

そのパケットは（１０）Ma3a2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−１に送られ、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出され、かつ、前記発呼パケットの応答パケットにより、前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に、下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、そのパケットをそのまま、左回りリング１に送出する。

前記パケットは左回りリング１により（１１）Ma3a2a1a2で図に示されるように転送されて、パケットのアッド・ドロップおよび通過の装置６−２に向かう。パケットのアッド・ドロップおよび通過の装置６−２は、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶無を示すビット０が読み出されるので、前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。

そのパケットは（１２）Ma3a2a1a2で図に示されるように、左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは（１３）Ma3a2a1a2で図に示されるように、左回りリング１により頂点装置３に向かう。頂点装置３ではそのパケットを左回りリング１からドロップして、（１４）Ma3a2a1a2で図に示されるようにサーバ２４に向かわせる。

サーバ２４は、そのパケットの宛先携帯端末がこのサーバ配下にあることを確認して、そのパケットを（１５）Ma3a2a1a2で図に示されるように頂点装置３の右回りリングのパケット流に挿入する。

そのパケットは、（１６）Ma3a2a1a2で図に示されるように右回りリング２により転送されてパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているか、または、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブル９に記憶されていることが無く、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、そのパケットを右回りリング２によりパケットのアッド・ドロップおよび通過の装置６−２に向かわせる。

そのパケットは、（１７）Ma3a2a1a2で図に示されるように右回りリング２により転送されてパケットのアッド・ドロップおよび通過の装置６−２に到着する。パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの宛先ＭＡＣアドレスa3a2がパケットのドロップを指定するアドレステーブル９に記憶されてるので、前記パケットをリングからドロップして、（１８）Ma3a2a1a2で図に示されるように基地局１４−２に向かわせる。

基地局１４−２はパケットMa3a2a1a2の宛先携帯端末がこの基地局の配下の携帯端末であることを確認して、そのパケットを携帯端末１５−２に送出する。携帯端末１５−２は、前記パケットが自携帯端末宛てのパケットであることを確認して、応答パケットMa1a2a3a2を基地局１４−２に送出する。携帯端末１５−２は周期的に音声パケットを送出する。

基地局１４−２はそのパケットを（１９）Ma1a2a3a2で図に示されるように、パケットのアッド・ドロップおよび通過の装置６−２に送出する。パケットのアッド・ドロップおよび通過の装置６−２はそのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレス記憶アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、前記パケットの送信元ＭＡＣアドレス全体a3a2をパケットのドロップを指定するアドレステーブル９に記憶して、そのパケットを左回りリング１に送出する。

そのパケットは、２重リング網を転送されて、携帯端末１５−１に到達する。

なお、携帯端末１５−１が基地局１４−２の配下に移動した場合には、携帯端末１５−１からのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた前記下位アドレスa2でパケットのアッド・ドロップおよび通過の装置６−２のパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、パケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定するアドレステーブル９に携帯端末１５−１の送信元MACアドレスa1a2を記憶すればよい。また、携帯端末１５−２が基地局１４−１の配下に移動した場合には、パケットのアッド・ドロップおよび通過の装置６−１のパケットのドロップを指定する下位アドレスメモリ７を携帯端末１５−２からのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でアドレス指定した位置に、下位アドレス記憶有を示すビット１が記憶されており、パケットのドロップを指定するＣＲＣビットメモリ８を携帯端末１５−２からのパケットの送信元アドレスのＣＲＣビットh3でアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出されるので、そのパケットの送信元MACアドレスをパケットのドロップを指定するアドレステーブル９に記憶し、パケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定するアドレステーブル９の記憶アドレスa3a2を消去して、携帯端末１５−２からのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた前記下位アドレスa2でパケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されるので、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込んで（h3を消去して）、パケットの通過を指定する下位アドレスメモリ１０を前記下位アドレスa2でアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すればよい。

なお、実施例２ではリング網が広範囲に存在する例を示したが、リング網は、局内にあり、その局から伝送路が放射状に基地局に伸びている構成にしてもよい。

本発明の第３実施例を図３により説明する。本実施例は、パケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとメールサーバを用いたパケットを転送する携帯端末用リング網の例である。本実施例は、携帯端末がメールサーバにパケットを送り、メールサーバが応答パケットを携帯端末に送る例である。

図３において、１６はメールサーバである。また、（１）〜（１９）はパケットである。他の記号は、上記実施例と同じである。頂点装置（頂点ノード）３の左回りリング１の特定パケット以外の全パケット流は、メールサーバ１６に転送され、メールサーバ１６からのパケットは右回りリング２のパケット流に挿入される。

以下に、図３の動作を説明する。携帯端末１５−２がパケットMs1s2a3a2（MはMACパケットを示し、s1s2はメールサーバ１６のMACアドレスである宛先上位MACアドレスs1と下位MACアドレスs2であり、a3a2は携帯端末１５−２の送信元上位MACアドレスa3と下位MACアドレスa2である）を基地局１４−２に送出する。

そのパケットは、（１）Ms1s2a3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に到着する。パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した場合に下位アドレス記憶無を示すビット０が読み出され、かつ、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出され、パケットのドロップを指定するアドレステーブル９にそのパケットの送信元MACアドレス全体が、この時点で記憶されていないので、前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶して、そのパケットを左回りリング１に送出する。

そのパケットは（２）Ms1s2a3a2で図に示されるように、左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から、この時点で下位アドレス記憶無を示すビット０が読み出され、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置から、この時点で、ＣＲＣビット記憶無を示すビット０が読み出されるので、前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは（３）Ms1s2a3a2で図に示されるように、左回りリング１により転送されて頂点装置３に向かう。頂点装置３はそのパケットを左回りリングからドロップして、（４）Ms1s2a3a2で図に示されるようにメールサーバ１６に向かわせる。

メールサーバ１６は、そのパケットの送信元携帯端末がこのサーバ配下にあることを確認して、そのパケットの応答パケットを（５）Ma3a2s1s2で図に示されるように頂点装置３の右回りリングのパケット流に挿入する。

そのパケットは、（６）Ma3a2s1s2で図に示されるように右回りリング２により転送されてパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出され、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出され、かつ、前記下位アドレスでパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレス全体がパケットのドロップを指定するアドレステーブル９に無いので、そのパケットを（７）Ma3a2s1s2で図に示されるように、右回りリング２により転送して、パケットのアッド・ドロップおよび通過の装置６−２に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−２は、到着したそのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、そのパケットをリングからドロップして、（８）Ma3a2s1s2で図に示すように基地局１４−２に向かわせる。

基地局１４−２はパケットMa3a2s1s2の宛先携帯端末がこの基地局の配下の携帯端末であることを確認して、そのパケットを携帯端末１５−２に送出する。

次に、携帯端末１５−１がパケットMs1s2a1a2（MはMACパケットを示し、s1s2はメールサーバ１６のMACアドレスである宛先上位MACアドレスs1と下位MACアドレスs2であり、a1a2は携帯端末１５−１の送信元上位MACアドレスa1と下位MACアドレスa2である）を基地局１４−１に送出する。

そのパケットは、（９）Ms1s2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−１に到着する。パケットのアッド・ドロップおよび通過の装置６−１は、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０を、この時点でアドレス指定した場合に下位アドレス記憶無を示すビット０が読みだされ、かつ、前記パケットの送信元アMACドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶無を示すビット０が読み出され、かつ、パケットのドロップを指定するアドレステーブル９にそのパケットの送信元アドレス全体が記憶されていないので、前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶して、そのパケットを左回りリング１に送出する。

そのパケットは（１０）Ms1s2a1a2で図に示されるように、左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−２に向かう。パケットのアッド・ドロップおよび通過の装置６−２は、到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されおり、前記パケットの送信元アドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出されるので、前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは（１１）Ms1s2a1a2で図に示されるように、左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出され、前記パケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出されるので、前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは（１２）Ms1s2a1a2で図に示されるように、左回りリング１により頂点装置３に向かう。頂点装置３はそのパケットを左回りリング１からドロップして、（１３）Ms1s2a1a2で図に示されるようにメールサーバ１６に向かわせる。

メールサーバ１６は、そのパケットの送信元携帯端末がこのサーバ配下にあることを確認して、そのパケットの応答パケットを（１４）Ma1a2s1s2で図に示されるように頂点装置３の右回りリング２に送出する。

そのパケットは、（１５）Ma1a2s1s2で図に示されるように右回りリング２により転送されてパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出され、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出され、かつ、前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレス全体がパケットのドロップを指定するアドレステーブル９に無いので、そのパケットを（１６）Ma1a2s1s2で図に示されるように、右回りリング２により転送して、パケットのアッド・ドロップおよび通過の装置６−２に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−２は、到着したそのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出され、かつ、前記下位アドレスでパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、パケットのドロップを指定するアドレステーブル９に前記パケットの宛先MACアドレス全体a1a2が記憶されていないので、そのパケットを（１７）Ma1a2s1s2で図に示されるように右回りリング２により転送して、パケットのアッド・ドロップおよび通過の装置６−１に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−１は、到着したそのパケットMa1a2s1s2の宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、そのパケットをリングからドロップして、（１８）Ma1a2s1s2で図に示すように基地局１４−１に向かわせる。

基地局１４−１はパケットMa1a2s1s2の宛先携帯端末がこの基地局の配下の携帯端末であることを確認して、そのパケットを携帯端末１５−１に送出する。

次に、携帯端末１５−２がパケットMs1s2a3a2を基地局１４−２に送出する。そのパケットは、（１９）Ms1s2a3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に到着する。パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、パケットのドロップを指定するアドレステーブル９に前記パケットの送信元アドレス全体a3a2を記憶して、そのパケットを左回りリング１に送出する。

なお、実施例３ではリング網が広範囲に存在する例を示したが、リング網は、局内にあり、その局から伝送路が放射状に基地局に伸びている構成にしてもよい。

本発明の第４実施例を図４により説明する。本実施例は、パケットの通過を指定する下位アドレスメモリとパケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとＬ２スイッチを用いたパケットを転送するＬＡＮまたはＭＡＮに用いるリング網の例である。

図４において、１７は頂点装置、１８は左回りリングのパケット流を右回りリングに折り返す経路、２１−１、２１−２，２１−３はＬ２スイッチ、１３−４，１３−５，１３−６，１３−７は端末、２３はサーバである。また、（１）〜（２４）はパケットである。他の記号は、上記実施例と同じである。

以下に、図４の動作を説明する。最初に、端末１３−５が、サーバ２３にパケットを送るために、パケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定する下位アドレスメモリ７を端末１３−５の送信元ＭＡＣアドレスの下位アドレスa2でアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶し、パケットのドロップを指定するＣＲＣビットメモリ８を端末１３−５の送信元ＭＡＣアドレスのＣＲＣビットh1でアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶したものとする。次に、端末１３−４がブロードキャストパケット（１）MBa3a2（MはMACパケットを示し、Bはブロードキャストアドレスを示し、a3a2は端末１３−４のMACアドレスである送信元上位MACアドレスa3と下位アドレスa2を示す）を、パケットのアッド・ドロップおよび通過の装置６−２に送る例を示す。図に示す点線の矢印は説明用の記号である。パケットのアッド・ドロップおよび通過の装置６−２は、リング外から到着したパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、そのパケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスa3a2をパケットのドロップを指定するアドレステーブル９に記憶して、そのパケットを左回りリング１により（２）MBa3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−３は、左回りリングから到着したパケットMBa3a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリング１により（３）MBa3a2で図に示されるように頂点装置１７に向かう。

頂点装置１７は、左回りリングから到着したパケットMBa3a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリングにより頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８に向かう。

頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８は、そのパケットを右回りリングに折り返す。頂点装置１７は、折り返したそのパケットがブロードキャストパケットであることを確認後、そのパケットをコピーして、片一方のパケットは、Ｌ２スイッチ２１−３に送出し、もう、片方のパケットは、下流のパケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（５）MBa3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、右回りリング２から到着したパケットがブロードキャストパケットであることを確認後、そのパケットをコピーして、片一方のパケットは、Ｌ２スイッチ２１−２に送出し、もう、片方のパケットは、下流のパケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（７）MBa3a2(I2）で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かう。

パケットのアッド・ドロップおよび通過の装置６−２は、右回りリングから到着したパケットMBa3a2がブロードキャストパケットであることを確認後、そのパケットの送信元MACアドレスがパケットのドロップを指定するアドレステーブルにあるので、そのパケットをそのまま、下流パケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは（８）MBa3a2で図に示されるように右回りリング２によりパケットのアッド・ドロップおよび通過の装置６−１に向かう。

パケットのアッド・ドロップおよび通過の装置６−１は、右回りリングから到着したパケットMBa3a2がブロードキャストパケットであることを確認後、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されることが無く、かつ、そのパケットの送信元ＭＡＣアドレスがパケットのドロップを指定するアドレステーブル９にないので、そのパケットをコピーして、片一方のパケットは、ルータ２０に送出し、もう、片方のパケットは、下流のパケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（１０）MBa3a2(I2）で図に示されるように頂点装置１７に向かい、頂点装置１７の入口で廃棄される。

ルータ２０は、リングから到着したパケットMBa3a2(I2）の宛先ＩＰアドレスが自装置宛てであることを確認後、応答パケットMa3a2a1a2（MはMACパケットを示し、a3a2は宛先端末１３−４のMACアドレスである宛先上位MACアドレスa3と下位ＭＡＣアドレスa2を示し、a1a2はルータ２０のMACアドレスである送信元上位MACアドレスa1と下位ＭＡＣアドレスa2を示す）を、パケットのアッド・ドロップおよび通過の装置６−１に送出する。

パケットのアッド・ドロップおよび通過の装置６−１は、リング外から到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、そのパケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、そのパケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶して、そのパケットを左回りリング１により（１２）Ma3a2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−２は、左回りリングから到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込んで、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。図４のパケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定するＣＲＣビットメモリ８の横線の入れられたh1は消去されたことを示している。そのパケットは左回りリング１により（１３）Ma3a2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、左回りリングから到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、パケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリング１により（１４）Ma3a2a1a2で図に示されるように頂点装置１７に向かう。

頂点装置１７は、左回りリングから到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶する。そのパケットは左回りリングにより頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８に向かう。

頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８は、そのパケットを右回りリングに折り返す。頂点装置１７は、折り返したそのパケットの宛先MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスがパケットのドロップを指定するアドレステーブル９に記憶されておらず、かつ、パケットの宛先MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、そのパケットを右回りリング２に送出する。そのパケットは右回りリング２により（１５）Ma3a2a1a2で図に示されるように転送されてパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、右回りリング２から到着したパケットの宛先MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスがパケットのドロップを指定するアドレステーブル９に記憶されておらず、かつ、パケットの宛先MACアドレスの下位アドレスa2でパケットの通過を指定する下位アドレスメモリ１０をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されているので、そのパケットを右回りリング２に送出する。そのパケットは右回りリング２により（１６）Ma3a2a1a2で図に示されるように転送されてパケットのアッド・ドロップおよび通過の装置６−２に向かう。

パケットのアッド・ドロップおよび通過の装置６−２は、右回りリングから到着したパケットの宛先MACアドレスa3a2がパケットのドロップを指定するアドレステーブルに記憶されているので、そのパケットをリングからドロップして、（１７）Ma3a2a1a2で図に示されるようにＬ２スイッチ２１−１に向かわせる。

Ｌ２スイッチ２１−１は、リング外から到着したパケットMa3a2a1a2の宛先ＭＡＣアドレスa3a2がＭＡＣアドレステーブルにあるので、その位置に記憶されているポートにそのパケットを送出する。送出されたパケットは端末１３−４に到着する。端末１３−４は、ルータ２０からのパケットを受信後、サーバ２３宛ての宛先ＩＰアドレスI5を持つパケット（１８）Ma1a2a3a2(I5)をルータ２０経由でサーバ２３に送出する。

一方、端末１３−５は、サーバ２３にパケットを送る場合に、パケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定する下位アドレスメモリ７を端末１３−５の送信元ＭＡＣアドレスの下位アドレスa2でアドレス指定した場合に、下位アドレス記憶有を示すビット１が記憶されており、パケットのドロップを指定するＣＲＣビットメモリ８を端末１３−５の送信元ＭＡＣアドレスのＣＲＣビットh1でアドレス指定した場合に、ＣＲＣビット記憶有を示すビット１が記憶されていないので、端末１３−５から送られたパケットの送信元ＭＡＣアドレスa4a2をパケットドロップを指定するアドレステーブル９に記憶する。

本発明の第５実施例を図５により説明する。本実施例は、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定するアドレステーブルとコンテンツサーバを用いたパケットを転送する携帯端末用リング網の例である。本実施例は、携帯端末がコンテンツサーバにパケットを送り、コンテンツサーバが応答パケットを携帯端末に送る例である。

図５において、２２はコンテンツサーバ、１２２はパケットのドロップを指定する下位アドレスメモリ７のみでパケットドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブル、１５−４，１５−５，１５−６，１５−７は携帯端末である。また、（１）〜（１９）はパケットである。他の記号は、上記実施例と同じである。

以下に、図５の動作を説明する。最初に、携帯端末１５−６がパケットMs1s2a4a2（MはMACパケットを示し、s1s2はコンテンツサーバ２２のMACアドレスである宛先上位MACアドレスs1と下位MACアドレスs2を示し、a4a2は携帯端末１５−６の送信元上位MACアドレスa4と下位MACアドレスa2を示す）を基地局１４−２を介してコンテンツサーバ２２に送出し、それにより、パケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定する下位アドレスメモリ７を、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶され、パケットのドロップを指定するＣＲＣビットメモリ８を、前記パケットの送信元MACアドレスのＣＲＣビットh3でアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶される。次に、携帯端末１５−５がパケットMs1s2a3a2（MはMACパケットを示し、s1s2はコンテンツサーバ２２のMACアドレスである宛先上位MACアドレスs1と下位MACアドレスs2を示し、a3a2は携帯端末１５−５の送信元上位MACアドレスa3と下位MACアドレスa2を示す）を基地局１４−２に送出する例を示す。

そのパケットは、（１）Ms1s2a3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に到着する。パケットのアッド・ドロップおよび通過の装置６−２は、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、そのまま、そのパケットを左回りリング１に送出する。

そのパケットは（２）Ms1s2a3a2で図に示されるように、左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、左回りリング１から到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に、この時点で下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットを、そのまま、（３）Ms1s2a3a2で図に示されるように、左回りリング１により頂点装置３に向かわせる。頂点装置３は、そのパケットを左回りリング１からドロップして、（４）Ms1s2a3a2で図に示されるようにコンテンツサーバ２２に向かわせる。

コンテンツサーバ２２は、そのパケットの送信元携帯端末がこのサーバ配下にあることを確認して、そのパケットの応答パケットを（５）Ma3a2s1s2で図に示されるように頂点装置３の右回りリング２に送出する。

そのパケットは、（６）Ma3a2s1s2で図に示されるように右回りリング２により転送されてパケットのアッド・ドロップおよび通過の装置６−３に向かう。パケットのアッド・ドロップおよび通過の装置６−３は、右回りリングから到着した前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されておらず、かつ、パケットのドロップを指定するアドレステーブルに前記パケットの宛先ＭＡＣアドレスが記憶されていないので、そのパケットを（７）Ma3a2s1s2で図に示されるように、右回りリング２により転送して、パケットのアッド・ドロップおよび通過の装置６−２に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−２は、右回りリングから到着したそのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの宛先MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、そのパケットをリングからドロップして、（８）Ma3a2s1s2で図に示すように基地局１４−２に向かわせる。

基地局１４−２はパケットMa3a2s1s2の宛先携帯端末がこの基地局の配下の携帯端末であることを確認して、そのパケットを携帯端末１５−５に送出する。

次に、携帯端末１５−４がパケットMs1s2a1a2（MはMACパケットを示し、s1s2はコンテンツサーバ２２のMACアドレスである宛先上位MACアドレスs1と下位MACアドレスs2を示し、a1a2は携帯端末１５−４の送信元上位MACアドレスa1と下位MACアドレスa2を示す）を基地局１４−１に送出する。

そのパケットは、（９）Ms1s2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−１に到着する。パケットのアッド・ドロップおよび通過の装置６−１は、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、前記パケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶するとと共に、前記パケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶して、そのパケットを左回りリング１に送出する。

そのパケットは（１０）Ms1s2a1a2で図に示されるように、左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−２に向かう。パケットのアッド・ドロップおよび通過の装置６−２は、左回りリング１から到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、前記パケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップのＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットを、そのまま、（１１）Ms1s2a1a2で図に示されるように、左回りリング１に送出する。以下の動作は、上記携帯端末１５−５がコンテンツサーバ２２にパケットを送出した場合と同じなので説明を省略する。

次に、携帯端末１５−５が、基地局１４−２の配下から基地局１４−１の配下に移動した場合の例の動作を説明する。移動した携帯端末１５−５からのパケットMs1s2a3a2が基地局１４−１を介して、パケットのアッド・ドロップおよび通過の装置６−１に到着した場合に、パケットのアッド・ドロップおよび通過の装置６−１は、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスa3a2をパケットのドロップを指定するアドレステーブル９に記憶して、そのパケットを左回りリング１に送出する。

そのパケットは左回りリング１によりパケットのアッド・ドロップおよび通過の装置６−２に向かう。パケットのアッド・ドロップおよび通過の装置６−２は、左回りリング１から到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップのＣＲＣビットメモリ１２０をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップのＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、パケットのドロップを指定する下位アドレスメモリ７のみでパケットドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブル１２２に、前記パケットの制限時間付送信元ＭＡＣアドレスa3a2を記憶すると共に、パケットドロップ許可タイマーをセットする。

次に、携帯端末１５−６が、コンテンツサーバ２２に送出したパケットの応答パケットMa4a2s1s2を、パケットのアッド・ドロップおよび通過の装置６−２経由で、基地局１４−２から受信する場合の例を示す。パケットのアッド・ドロップおよび通過の装置６−２は、右回りリングからパケットMa4a2s1s2を受信した場合に、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップのＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されておらず、そのパケットの宛先ＭＡＣアドレスa4a2がその時点でパケットのドロップを指定するアドレステーブル９に無く、パケットのドロップを指定する下位アドレスメモリ７のみでパケットドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブル１２２にそのパケットの宛先ＭＡＣアドレスが無く、パケットドロップ許可タイマーがタイムアウトしていない場合には、前記パケットをリングからドロップして、基地局１４−２に送る。ちなみに、パケットドロップ許可タイマーがタイムアウトしている場合には、パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、パケットの送信元MACアドレスのＣＲＣビットでパケットのドロップのＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているか、またはパケットの宛先ＭＡＣアドレスがパケットのドロップを指定するアドレステーブル９にある場合には、到着したパケットをリング外にドロップし、それ以外は右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する。パケットのドロップを指定する下位アドレスメモリ７のみでパケットドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブル１２２に記憶されている送信元ＭＡＣアドレスa3a2は制限時間後に消去される。

次に、携帯端末１５−６が、前のパケットの送出の後、パケット（１９）Ms1s2a4a2を基地局１４−２を介して、パケットのアッド・ドロップおよび通過の装置６−２に送出した場合の動作を示す。パケットのアッド・ドロップおよび通過の装置６−２は、リング外から到着した前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、前記パケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップのＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、前記パケットの送信元MACアドレスa4a2をパケットのドロップを指定するアドレステーブル９に記憶する。

なお、実施例５ではリング網が広範囲に存在する例を示したが、リング網は、局内にあり、その局から伝送路が放射状に基地局に伸びている構成にしてもよい。

なお、実施例５で、携帯端末が移動してない場合の、誤一致でパケットのドロップを指定するＣＲＣビットメモリの記憶アドレスを消去する確率は以下のようになる。
パケットのアッド・ドロップおよび通過の装置にリング外から到着するパケットの端末数を１００００、リング上を流れるパケットの端末数を１０００００、パケットのドロップを指定する下位アドレスメモリおよびパケットのドロップを指定するＣＲＣビットメモリの記憶アドレスビット数を２４ビットとした場合、１０００００/（２の２４乗）＊１０００００/（２の２４乗）＊２００００＝０．７となる。これは、メモリのビット数に対して、パケットの端末数が少ない場合に成り立つもので、多い場合には、パケットのドロップを指定する下位アドレスメモリおよびパケットのドロップを指定するＣＲＣビットメモリの記憶アドレスが重なる確率が増加するので上記計算は成立しない。
また、パケットの送信元アドレスの下位アドレスでパケットのドロップを指定する下位アドレスメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていない場合、または、パケットの送信元アドレスの下位アドレスでパケットのドロップを指定する下位アドレスメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されている場合に、パケットのドロップを指定するアドレステーブルにパケットの送信元アドレスを記憶する確率は、１００００/（２の２４乗）＊２＝０．００１となる。

本発明の第６実施例を図６により説明する。本実施例は、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとＬ２スイッチを用いたパケットを転送するＬＡＮまたはＭＡＮに用いるリング網の例である。

図６において、図に用いた記号は上記実施例と同じである。

以下に、図６の動作を説明する。最初に、端末１３−５が、サーバ２３にパケットを送るために、パケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定する下位アドレスメモリ７を端末１３−５の送信元ＭＡＣアドレスa8a2の下位アドレスa2でアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶し、パケットのドロップを指定するＣＲＣビットメモリ８を端末１３−５の送信元ＭＡＣアドレスa8a2のＣＲＣビットh1でアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶したものとする。次に、端末１３−４がブロードキャストパケット（１）MBa3a2（MはMACパケットを示し、Bはブロードキャストアドレスを示し、a3a2は端末１３−４のMACアドレスである送信元上位MACアドレスa3と下位アドレスa2を示す）を、パケットのアッド・ドロップおよび通過の装置６−２に送る例を示す。図に示す点線の矢印は説明用の記号である。パケットのアッド・ドロップおよび通過の装置６−２は、リング外から到着したパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、そのパケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスa3a2をパケットのドロップを指定するアドレステーブル９に記憶して、そのパケットを左回りリング１により（２）MBa3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−３は、左回りリングから到着したパケットMBa3a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットをそのまま、左回りリング１により（３）MBa3a2で図に示されるように頂点装置１７に向かわせる。

頂点装置１７は、左回りリングから到着したパケットMBa3a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットをそのまま、左回りリングにより頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８に向かわせる。

頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８は、そのパケットを右回りリングに折り返す。頂点装置１７は、折り返したそのパケットがブロードキャストパケットであることを確認後、そのパケットをコピーして、片一方のパケットは、Ｌ２スイッチ２１−３に送出し、もう、片方のパケットは、下流のパケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（５）MBa3a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、右回りリング２から到着したパケットがブロードキャストパケットであることを確認後、そのパケットをコピーして、片一方のパケットは、Ｌ２スイッチ２１−２に送出し、もう、片方のパケットは、下流のパケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（７）MBa3a2(I2）で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かう。

パケットのアッド・ドロップおよび通過の装置６−２は、右回りリングから到着したパケットMBa3a2がブロードキャストパケットであることを確認後、そのパケットの送信元ＭＡＣアドレスがパケットのドロップを指定アドレステーブル９にあるので、そのパケットをそのまま、下流パケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは（８）MBa3a2で図に示されるように右回りリング２によりパケットのアッド・ドロップおよび通過の装置６−１に向かう。

パケットのアッド・ドロップおよび通過の装置６−１は、右回りリングから到着したパケットMBa3a2がブロードキャストパケットであることを確認後、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、そのパケットの送信元MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されることが無く、かつ、そのパケットの送信元ＭＡＣアドレスがパケットのドロップを指定するアドレステーブル９にないので、そのパケットをコピーして、片一方のパケットは、ルータ２０に送出し、もう、片方のパケットは、下流のパケットのアッド・ドロップおよび通過の装置に送出する。そのパケットは右回りリング２により（１０）MBa3a2(I2）で図に示されるように頂点装置１７に向かい、頂点装置１７の入口で廃棄される。

ルータ２０は、リングから到着したパケットMBa3a2(I2）の宛先ＩＰアドレスI2が自装置宛てであることを確認後、応答パケットMa3a2a1a2（MはMACパケットを示し、a3a2は宛先端末１３−４のMACアドレスである宛先上位MACアドレスa3と下位アドレスa2を示し、a1a2はルータ２０のMACアドレスである送信元上位MACアドレスa1と下位ＭＡＣアドレスa2を示す）を、パケットのアッド・ドロップおよび通過の装置６−１に転送する。

パケットのアッド・ドロップおよび通過の装置６−１は、リング外から到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、そのパケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されていないので、そのパケットの送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、そのパケットの送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶して、そのパケットを左回りリング１により（１２）Ma3a2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かわせる。

パケットのアッド・ドロップおよび通過の装置６−２は、左回りリングから到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されており、かつ、送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されているので、送信元MACアドレスのＣＲＣビットh1でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込む。図７のパケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定するＣＲＣビットメモリ８の横線の入れられたh1は消去されたことを示している。そのパケットは左回りリング１により（１３）Ma3a2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、左回りリングから到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットをそのまま、左回りリング１により（１４）Ma3a2a1a2で図に示されるように頂点装置１７に向かわせる。

頂点装置１７は、左回りリングから到着したパケットMa3a2a1a2の送信元MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレス記憶メモり７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されていないので、そのパケットをそのまま、左回りリングにより頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８に向かわせる。

頂点装置１７の左回りリングのパケット流を右回りリングに折り返す経路１８は、そのパケットを右回りリングに折り返す。頂点装置１７は、折り返したそのパケットの宛先MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスがパケットのドロップを指定するアドレステーブル９に記憶されていないので、そのパケットを右回りリング２に送出する。そのパケットは右回りリング２により（１５）Ma3a2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−３に向かう。

パケットのアッド・ドロップおよび通過の装置６−３は、右回りリング２から到着したパケットの宛先MACアドレスの下位アドレスa2でパケットのドロップを指定する下位アドレスメモリ７をアドレス指定した位置に下位アドレス記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスのＣＲＣビットh3でパケットのドロップを指定するＣＲＣビットメモリ８をアドレス指定した位置にＣＲＣビット記憶有を示すビット１が記憶されておらず、かつ、宛先MACアドレスがパケットのドロップを指定するアドレステーブル９に記憶されていないので、そのパケットを右回りリング２に送出する。そのパケットは右回りリング２により（１６）Ma3a2a1a2で図に示されるようにパケットのアッド・ドロップおよび通過の装置６−２に向かう。

パケットのアッド・ドロップおよび通過の装置６−２は、右回りリングから到着したパケットの宛先MACアドレスa3a2がパケットのドロップを指定するアドレステーブル９に記憶されているので、そのパケットをリングからドロップして、（１７）Ma3a2a1a2で図に示されるようにＬ２スイッチ２１−１に向かわせる。

Ｌ２スイッチ２１−１は、リング外から到着したパケットMa3a2a1a2の宛先ＭＡＣアドレスa3a2がＭＡＣアドレステーブルにあるので、その位置に記憶されているポートにそのパケットを送出する。送出されたパケットは端末１３−４に到着する。端末１３−４は、ルータ１９−５からのパケットを受信後、サーバ２３宛ての宛先ＩＰアドレスI5を持つパケット（１８）Ma1a2a3a2(I5)をルータ２０経由でサーバ２３に送出する。

一方、端末１３−５は、サーバ２３にパケットを送る場合に、パケットのアッド・ドロップおよび通過の装置６−２のパケットのドロップを指定する下位アドレスメモリ７を端末１３−５の送信元ＭＡＣアドレスの下位アドレスa2でアドレス指定した場合に、下位アドレス記憶有を示すビット１が読み出され、パケットのドロップを指定するＣＲＣビットメモリ８を端末１３−５の送信元ＭＡＣアドレスのＣＲＣビットh1でアドレス指定した場合に、ＣＲＣビット記憶有を示すビット１が読み出されないので、端末１３−５から送られたパケットの送信元ＭＡＣアドレスa8a2をパケットドロップを指定するアドレステーブル９に記憶する。

１ 左回りリング（０系リング）
２ 右回りリング（１系リング）
３ 頂点装置（頂点ノード）
４ サーバ
５ 特定パケット以外のパケットの通過を遮断する伝送路ポート
６−１，６−２，６−３ パケットのアッド・ドロップおよび通過の装置（ノード）
７ パケットのドロップを指定する下位アドレスメモリ
８ パケットのドロップを指定するＣＲＣビットメモリ
９ パケットのドロップを指定するアドレステーブル
１０ パケットの通過を指定する下位アドレスメモリ
１１−１、１１−２、１１−３は集線装置
１３−１，１３−２，１３−３，１３−４，１３−５，１３−６，１３−７ 端末
１４−１，１４−２，１４−３ 基地局
１５−１，１５−２，１５−３, １５−４，１５−５，１５−６，１５−７ 携帯端末
１７ 頂点装置
１８ 左回りリングのパケット流を右回りリングに折り返す経路
２１−１、２１−２，２１−３ Ｌ２スイッチ
２０ ルータ
２２ コンテンツサーバ
２３、２４ サーバ
１２２ パケットのドロップを指定する下位アドレスメモリ７のみでパケットドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブル

Claims (22)

1. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
   前記２重リング網は、パケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元端末を識別するユニークなアドレス（以下、送信元アドレスと言う）を上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが左回りリングからパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前方のアッド・ドロップおよび通過を指定する装置に向かわせる手段と、
   右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システム。
   
2. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
   前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレス全体がパケット通過を指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、前記パケットの送信元アドレス全体をパケット通過を指定するアドレステーブルに記憶して、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
   右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケット通過を指定するアドレステーブルにある場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、一方、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システム。
   
3. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットのドロップを指定する下位アドレスメモリの記憶アドレスのみでパケットをドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブルとパケットドロップ許可タイマーを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
   前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレス全体がパケット通過を指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、パケットドロップ許可タイマーをセットし、パケットのドロップを指定する下位アドレスメモリの記憶アドレスのみでパケットをドロップする制限時間付アドレスを記憶するパケットの通過を指定するアドレステーブルに前記パケットの送信元アドレスを記憶し、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
   右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケット通過を指定するアドレステーブルにある場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、一方、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外で、パケットドロップ許可タイマーがタイムアウトしていない場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されない場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システム。
   
4. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとパケットドロップ許可タイマーを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
   前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、パケットドロップ許可タイマーをセットし、前記パケットの通過したパケットのアッド・ドロップおよび通過の装置数が一定値Ｎ以上の場合には、そのまま、一方、前記パケットの通過したパケットのアッド・ドロップおよび通過の装置数が一定値Ｎ未満の場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
   右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合で、パケットドロップ許可タイマーがタイムアウトしていない場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されない場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システム。
   
5. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
   前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
   右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システム。
   
6. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流を２重リング網の頂点装置の右回りリングのパケット流に折り返す構成のパケット転送システムであって、
   前記２重リング網は、リング外からパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合か、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段と、
   右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システム。
   
7. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムであって、
   前記２重リング網は、パケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶し、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段とを備えたことを特徴とするパケット転送システム。
   
8. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、前記２つのリング伝送路に、左回りリングのパケット流を右回りリングに折り返し、かつ、特定パケット以外のパケットの通過を遮断するリング伝送路ポートを右回りリングの特定パケットを受信する側に持つ装置である頂点装置と、複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網からなるパケット転送システムであって、
   前記２重リング網のパケットのアッド・ドロップおよび通過の装置にリング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶し、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
   前記パケットが前記頂点装置に向かう途中のパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前記頂点装置に向かわせる手段とを備えたことを特徴とするパケット転送システム。
   
9. 前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、前記パケットをリング外伝送路経由でリング外に送出し、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、少なくとも、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合で、かつ、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルに無い場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出する手段をさらに備えたことを特徴とする請求項７または請求項８のいずれか１項に記載のパケット転送システム。
   
10. 前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段をさらに備えたことを特徴とする請求項７または請求項８のいずれか１項にに記載のパケット転送システム。
    
11. 前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置装置に送出し、ビット１が読み出されない場合には、前記パケットを廃棄する手段をさらに備えたことを特徴とする請求項７または請求項８のいずれか１項に記載のパケット転送システム。
    
12. 前記２重リング網は、右回りリングを転送されるブロードキャストパケットまたは発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットがパケットのアッド・ドロップおよび通過の装置に到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出されない場合で、かつ、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出されない場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置装置に送出する手段をさらに備えたことを特徴とする請求項７または請求項８のいずれか１項に記載のパケット転送システム。
    
13. 前記２重リング網は、前記パケットのアッド・ドロップおよび通過の装置配下の端末が前記端末の属するパケットのアッド・ドロップおよび通過の装置を変えた直後の前記端末からのパケットが通常パケットのアッド・ドロップおよび通過の装置に到着した場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶無を示すビット０を書き込み、かつ、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶し、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段をさらに備えたことを特徴とする請求項４から請求項１２のいずれか１項に記載のパケット転送システム。
    
14. 前記２重リング網は、前記パケットのアッド・ドロップおよび通過の装置配下の端末が前記端末の属するパケットのアッド・ドロップおよび通過の装置を変えた直後の前記端末からのパケットが通常パケットのアッド・ドロップおよび通過の装置に到着した場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶し、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶有を示すビット１を記憶し、前記パケットを右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段をさらに備えたことを特徴とする請求項１から請求項３のいずれか１項に記載のパケット転送システム。
    
15. 前記２重リング網は、右回りリングからパケットのアッド・ドロップおよび通過の装置に発呼パケットが到着した場合に、前記パケットをコピーし、片一方のパケットはリングから接続している伝送路でリング外に送出し、もう、片方のパケットは、右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段をさらに備えたことを特徴とする請求項１から請求項６または請求項９から請求項１２のいずれか１項に記載のパケット転送システム。
    
16. 前記２重リング網は、右回りリングからパケットのアッド・ドロップおよび通過の装置にブロードキャストパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合、または、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、前記パケットをパケットのアッド・ドロップおよび通過の装置をスルーで通過させ、上記以外の場合および１度、パケットのアッド・ドロップおよび通過の装置をスルーで通過した後の場合には、前記パケットをコピーし、片一方のパケットはリング外から接続している伝送路でリング外に送出し、もう、片方のパケットは、右回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせることを特徴とする請求項１から請求項６または請求項９から請求項１２のいずれか１項に記載のパケット転送システム。
    
17. パケットのドロップを指定するＣＲＣビットメモリである一つのメモリをパケットの送信元アドレスのＣＲＣビットでアドレス指定に代えて、パケットのドロップを指定するあいまい記憶ビット列合成値メモリである一つのメモリを、パケットの送信元アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でアドレス指定にし、パケットのドロップを指定するＣＲＣビットメモリである一つのメモリをパケットの宛先アドレスのＣＲＣビットでアドレス指定に代えて、パケットのドロップを指定するあいまい記憶ビット列合成値メモリである一つのメモリを、パケットの宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でアドレス指定にすること特徴とする請求項１から請求項１４または請求項１６のいずれか１項に記載のパケット転送システム。
    
18. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムに適用され、
    リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
    パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前方のアッド・ドロップおよび通過を指定する装置に向かわせる手段と、
    右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置。
    
19. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定するアドレステーブルとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムに適用され、
    リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレス全体がパケット通過を指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
    前記パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込むと共に、前記パケットの送信元アドレス全体をパケット通過を指定するアドレステーブルに記憶して、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
    右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケット通過を指定するアドレステーブルにある場合には、前記パケットを右回りリングにより下流パケットのアッド・ドロップおよび通過の装置に送出し、一方、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外は、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置。
    
20. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流をサーバに送出し、サーバからのパケットを２重リング網の頂点装置の右回りリングのパケット流に挿入する構成を有するパケット転送システムに適用され、
    リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を指定するビットが読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
    前記パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
    右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置。
    
21. 左回りリングと前記リングと伝送方向が逆の右回りリングからなる２つのリング伝送路と、この２つのリング伝送路に、挿入した、特定パケット以外のパケットの通過を遮断する伝送路ポートを右回りリングの特定パケットを受信する側に持つ頂点装置と、パケットのドロップを指定する下位アドレスメモリとパケットのドロップを指定するＣＲＣビットメモリとパケットのドロップを指定するアドレステーブルとパケットの通過を指定する下位アドレスメモリとを持つ複数のパケットのアッド・ドロップおよび通過の装置とを備えた２重リング網の頂点装置の左回りリングの全パケット流を２重リング網の頂点装置の右回りリングのパケット流に折り返す構成のパケット転送システムに適用され、
    リング外の伝送路経由でパケットが到着した場合に、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶すると共に、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置に、ＣＲＣビット記憶有を示すビット１を記憶し、一方、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、そのままとし、上記以外の場合で、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合、または、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出される場合で、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレス全体をパケットのドロップを指定するアドレステーブルに記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
    前記パケットが左回りリングから到着した場合に、前記パケットの送信元アドレス全体がパケットのドロップを指定するアドレステーブルにある場合には、その送信元アドレスを消去して、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出され、かつ、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置にＣＲＣビット記憶無を示すビット０を書き込み、少なくとも、前記パケットの送信元アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶無を示すビット０が読み出されるか、または、前記パケットの送信元アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶無を示すビット０が読み出される場合には、そのまま、前記下位アドレスでパケットの通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットを左回りリングにより前方のパケットのアッド・ドロップおよび通過の装置に向かわせる手段と、
    右回りリングを転送されるブロードキャストパケットまたは、発呼パケット以外の送信元アドレスおよび宛先アドレスを持つパケットが到着した場合に、前記パケットの宛先アドレス全体がパケットのドロップを指定するアドレステーブルにある場合、または、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットのドロップを指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合で、かつ、前記パケットの宛先アドレスのＣＲＣビットでパケットのドロップを指定するＣＲＣビットメモリである一つのメモリをアドレス指定した位置からＣＲＣビット記憶有を示すビット１が読み出される場合には、前記パケットをリング外伝送路経由でリング外に送出し、上記以外の場合で、前記パケットの宛先アドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過を指定する下位アドレスメモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを右回りリングにより下流のパケットのアッド・ドロップおよび通過の装置に送出し、下位アドレス記憶有を示すビット１が読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムのパケットのアッド・ドロップおよび通過の装置。
    
22. パケットのドロップを指定するＣＲＣビットメモリである一つのメモリをパケットの送信元アドレスのＣＲＣビットでアドレス指定に代えて、パケットのドロップを指定するあいまい記憶ビット列合成値メモリである一つのメモリを、パケットの送信元アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でアドレス指定にし、パケットのドロップを指定するＣＲＣビットメモリである一つのメモリをパケットの宛先アドレスのＣＲＣビットでアドレス指定に代えて、パケットのドロップを指定するあいまい記憶ビット列合成値メモリである一つのメモリを、パケットの宛先アドレスから上位アドレスと下位アドレスを採取し、採取した上位アドレスのビット列の各ビットと下位アドレスのビット列の各ビットとの排他的論理和のビット列でアドレス指定にすること特徴とする請求項１８から請求項２１のいずれか１項に記載のパケット転送システムのパケットのアッド・ドロップおよび通過の装置。