JP2020053979A - 高速適応型デジタルキャンセラ - Google Patents

高速適応型デジタルキャンセラ Download PDF

Info

Publication number
JP2020053979A
JP2020053979A JP2019211940A JP2019211940A JP2020053979A JP 2020053979 A JP2020053979 A JP 2020053979A JP 2019211940 A JP2019211940 A JP 2019211940A JP 2019211940 A JP2019211940 A JP 2019211940A JP 2020053979 A JP2020053979 A JP 2020053979A
Authority
JP
Japan
Prior art keywords
transceiver
mcc
severe
rate
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019211940A
Other languages
English (en)
Other versions
JP7338117B2 (ja
Inventor
リダ、アイラン
Lida Eyran
ガー コーヘン、ゲイビー
Gur Cohen Gaby
ガー コーヘン、ゲイビー
サラモン、アヴィヴ
Salamon Aviv
グレイス、イスラエル
Greiss Israel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valens Semiconductor Ltd
Original Assignee
Valens Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valens Semiconductor Ltd filed Critical Valens Semiconductor Ltd
Publication of JP2020053979A publication Critical patent/JP2020053979A/ja
Application granted granted Critical
Publication of JP7338117B2 publication Critical patent/JP7338117B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/0001Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0033Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter
    • H04L1/0034Systems modifying transmission characteristics according to link quality, e.g. power backoff arrangements specific to the transmitter where the transmitter decides based on inferences, e.g. use of implicit signalling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829Arrangements specially adapted for the receiver end
    • H04L1/1835Buffer management
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867Arrangements specially adapted for the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices
    • H04L25/03885Line equalisers; line build-out devices adaptive
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

【課題】深刻な差分干渉の高速な緩和のための方法及びシステムを提供する。【解決手段】差動通信チャネルを通じて第2送受信器に結合される送受信器101は、深刻な差分干渉がない場合、事前再送信のパケット損失率を1%未満に維持する。制限リソース再送信モジュール(LRRM)は、500Mbpsを超えるデータレートで、1ミリ秒のうちに累積される最大量のエラー発生パケットを、遅延送信のために格納する。深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒のうちに、高速適応型モード変換キャンセラ(FA−MCC)は、深刻な差分干渉の影響を緩和し、通信システムが500Mbpsを超えるレートでデータの送信に成功するのを可能にするレベルに影響をもたらす。【選択図】図1B

Description

[関連出願の相互参照]
本願は、2016年1月25日に出願された米国仮特許出願第62/286,930号の利益を主張し、2016年4月2日に出願された米国仮特許出願第62/317,509号の利益を主張し、2016年6月1日に出願された米国仮特許出願第62/343,879号の利益を主張する。
差動シグナリングは、ペア配線などの2つの導電体上で、2つの相補的な信号により情報を送信する方法である。差動シグナリングは通常、配線の電圧間の差を介して情報が伝えられるので、電磁干渉(EMI)に対する耐性を改善する。しかしながら、2つの導電体間に不均衡又は非対称性がある場合、その2つの導電体が差動駆動するときであっても、同相モード成分は生じ得る。同相モード電流がケーブル上に存在することによって差動シグナリングの完全性が本質的に低下することはないが、同相モードから差動モードへとエネルギが移り得る場合は、モード変換又はモード結合として知られる現象において、同相モード電流は支配的な干渉信号になり得る。
モード変換は、著しい性能低下を引き起こす可能性がある。内部干渉のソースはリンクパートナにとって通常既知であり、キャンセラ及びイコライザにより有効に緩和され得るのに対し、モード変換干渉はそれが発生するまで未知であり、したがって、高帯域幅通信システムの所望される性能を達成するために困難を提起する。そのようなリンクパートナにとって既知の内部干渉のソースの例は、シンボル間干渉(ISI)、エコー(echo)、遠端クロストーク(FEXT)及び近端クロストーク(NEXT)など)を含む。
1つの実施形態において、送受信器は、第2送受信器に結合されている差動通信チャネルに結合された受信器アナログフロントエンド(Rx−AFE)及び同相モードセンサAFE(CMS−AFE)を備え、CMS−AFEは、受信された差動信号の同相モード信号のデジタル表現を抽出し、それを、差分干渉を緩和する補償信号を生成するよう構成される高速適応型モード変換キャンセラ(FA−MCC)へと転送するように構成され、Rx−AFEは、デジタルイコライザ及びデジタルキャンセラ(DEDC)のうち少なくとも1つに受信された差動信号を供給するように構成され、深刻な差分干渉が発生したとのインジケーションの受信に応答して、送受信器は、第2送受信器に既知のデータを送信するよう示すように構成され、送受信器は、そのスライシングエラーの精度を改善すべく既知のデータを利用するように構成され、これにより、再送信モジュールが2ミリ秒ウィンドウにわたってデータ送信の固定レートを維持するのに十分高速な、エラー発生パケットの再送信を要求するのを可能にする程度に深刻な差分干渉を緩和するレベルにFA−MCCの高速適応を可能にする。
任意で、データ送信の固定レートは、(i)深刻な差分干渉の発生前に100マイクロ秒を終了する1番目の2ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する2番目の2ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第2データ量との間の差異が2%未満のうちにあることを指す。任意で、データ送信の固定レートは、(i)深刻な差分干渉の発生前に50マイクロ秒を終了する第1の500ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する第2の500ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第2データ量との間の差異が1%未満のうちにあることを指す。任意で、デジタルイコライザは、適応型デジタルイコライザであり、デジタルキャンセラは、適応型デジタルキャンセラであり、DEDCは、適応型デジタルイコライザ及び適応型デジタルキャンセラ(ADEC)の両方を備える。任意で、FA−MCC及びADECは、元の送信信号の表現(ROS)を再構築し、ROSを、物理コーディングサブレイヤ(PCS)にスライスされたシンボルを供給するよう構成されるスライサに供給するよう構成され、PCSはスライスされたシンボルからビットストリームを抽出するように構成され、かつ、スライスされたシンボルをパケットにパースするよう構成されるリンク層コンポーネントに供給するよう構成され、リンク層コンポーネントは再送信モジュールを備える。任意で、差動通信チャネルのパラメータは、完全に既知でなく、送受信器は、深刻な差分干渉がない場合、第1パケット損失率で動作するように構成され、差動通信チャネルは、時々、送受信器のパケット損失率を、第1パケット損失率の少なくとも10倍である第2パケット損失率に増大する深刻な差分干渉を被る。任意で、深刻な差分干渉は、同相モード信号のモード変換により引き起こされ、深刻な差分干渉を被っている間、送受信器はその期待される性能を満たさない。任意で、FA−MCCはさらに、深刻な差分干渉に応答した再送信により、1ミリ秒未満のパケット遅延変動内で、送受信器がパケットを転送することが引き続きできるように、短時間内に収束するように構成される。任意で、FA−MCCはさらに、深刻な差分干渉に応答した再送信により、50マイクロ秒未満のパケット遅延変動内で、送受信器がパケットを転送することが引き続きできるような短時間内に収束するように構成される。任意で、深刻な差分干渉が発生したとのインジケーションの受信に応答して、FA−MCCは、深刻な差分干渉の影響を高速で緩和すべく、少なくとも50%だけその適応ステップサイズ(ADSS)を増大する。任意で、FA−MCCはさらに、深刻な差分干渉の影響を相殺した後、そのADSSを低減するように構成される。
別の実施形態において、方法は、送受信器により送信された、受信された差動信号の同相モード信号のデジタル表現を抽出し、高速適応型モード変換キャンセラ(FA−MCC)が、差分干渉を緩和する補償信号を生成する段階と、
デジタルイコライザ及びデジタルキャンセラ(DEDC)のうち少なくとも1つに受信された差動信号を供給する段階であって、FA−MCC及びDEDCがスライサを供給する、段階と、
深刻な差分干渉が発生したとのインジケーションの受信に応答して、送受信器に既知のデータを送信するように示す段階と、
スライサのエラーの精度を改善するために受信された既知のデータを利用する段階であって、これにより、深刻な差分干渉を緩和するレベルにFA−MCCの高速適応を可能にし、2ミリ秒ウィンドウにわたってデータ送信の固定レートを維持するのに十分高速なエラー発生パケットの再送信を要求することを可能にする、段階と
を備える。
任意で、データ送信の固定レートは、(i)深刻な差分干渉の発生前に100マイクロ秒を終了する1番目の2ミリ秒ウィンドウの間に送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する2番目の2ミリ秒ウィンドウの間に送信に成功した一意の第2データ量との間の差異が2%未満のうちにあることを指す。任意で、データ送信の固定レートは、(i)深刻な差分干渉の発生前に50マイクロ秒を終了する第1の500ミリ秒ウィンドウの間に送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する第2の500ミリ秒ウィンドウの間に送信に成功した一意の第2データ量との間の差異が1%未満のうちにあることを指す。任意で、方法はさらに、深刻な差分干渉がない場合、第1パケット損失率で動作する段階と、深刻な差分干渉の発生に応答して、パケット損失率を第1パケット損失率の少なくとも10倍である第2パケット損失率に増大する段階とを備える。任意で、FA−MCCは、深刻な差分干渉に応答した再送信により、200マイクロ秒未満のパケット遅延変動内で、データ送信を引き続きできるように、短時間内に収束する。任意で、深刻な差分干渉が発生したとのインジケーションの受信に応答して、方法はさらに、深刻な差分干渉の影響を高速に緩和すべく、少なくとも50%だけFA−MCCの適応ステップサイズ(ADSS)を増大する。任意で、方法はさらに、FA−MCCが深刻な差分干渉の影響を緩和した後、ADSSを低減する段階を備える。
さらに別の実施形態において、第2送受信器の動作点における品質劣化から第2送受信器が高速に回復するのを支援するように構成される送受信器であって、送受信器は、
既知のデータを送信するインジケーションを第2送受信器から受信するように構成される受信器であって、既知のデータの利用は、第2送受信器が品質劣化から1ミリ秒未満のうちに回復するのを可能にする、受信器と、
既知のデータを送信するように構成される送信器であって、既知のデータは、アイドルシーケンスのビット単位の補完コードワードを備え、各々のビット単位の補完コードワードは、アイドルシーケンスに現れる、送信器とを備え、
送信器はさらに、既知のデータを送信する開始時点から1ミリ秒未満のうちに、かつデータフレームを送信する前に、アイドルシーケンスを送信するように構成される。
任意で、アイドルシーケンスは、送受信器のスクランブラにより生成されるシーケンスに基づき決定される。任意で、既知のデータの少なくとも50%は、送受信器のスクランブラのビット単位の補完コードワードである。任意で、送受信器はさらに、第2送受信器が同相モード信号のモード変換からまだ回復していない間、送信できなかったパケットを送信するように構成される再送信モジュールを備える。任意で、品質劣化は、同相モード信号のモード変換に起因し、品質劣化を被っている間、第2送受信器は、その期待される性能を満たさない。
さらに別の実施形態において、動作点における品質劣化からの高速な回復のための方法は、受信器が送受信器から既知のデータを送信するインジケーションを受信する段階であって、既知のデータの利用により、送受信器が送受信器の動作点における品質劣化から1ミリ秒未満のうちに回復するのを可能にする、段階と、送信器が、既知のデータを送信する段階であって、既知のデータは、アイドルシーケンスのビット単位の補完コードワードを備え、各々のビット単位の補完コードワードは、アイドルシーケンスに現れる、段階と、送信器が、既知のデータを送信した開始時点から1ミリ秒未満のうち、かつデータフレームの送信前に、アイドルシーケンスを送信する段階とを備える。
任意で、方法はさらに、送信器のスクランブラのシーケンスに基づいてアイドルシーケンスを決定する段階を備える。任意で、方法はさらに、送受信器が同相モード信号のモード変換からまだ回復していない間、送信できなかったパケットを送信する段階を備える。
さらに別の実施形態において、深刻な干渉から高速に回復すべく第2送受信器を支援するように構成される第1送受信器であって、第1送受信器は、受信器、送信器及びバッファを備え、送信器は、100メガビット毎秒(Mbps)を超える固定データレートで、差動通信チャネルを通じて進行中のデータを第2送受信器に送信するように構成され、受信器は、第2送受信器が深刻な干渉に直面していることを示すインジケーションを第2送受信器から受信するように構成され、インジケーションの受信に応答して、送信器は、それがデータを第2送受信器に送信するデータレートを低減するように構成され、それにより、データレートの低減は、第2送受信器での信号対ノイズ比を改善し、これにより、第2送受信器が1ミリ秒未満のうちに深刻な干渉から回復するのを可能にし、バッファは、データレートが低減されていた間、送信器により送信され得ない過剰データを格納するように構成され、
送信器はさらに、格納された過剰データ及び進行中のデータの両方を固定データレートで、データレートを低減した時点から1ミリ秒未満のうちに送信するのを送信器が可能にするレベルにそのデータレートを増大するように構成される。
任意で、第1送受信器は、1ギガビット毎秒(Gbps)を超える固定データレートで送信するように構成され、深刻な干渉は、同相モード‐差動モード変換の深刻な干渉である。任意で、第1送受信器は、リソースが限られた集積回路(IC)上に少なくとも部分的に実装され、バッファは、第1送受信器の最高通信レートで送信されたトラフィックの100マイクロ秒まで格納するのに十分な容量を有する。任意で、第1送受信器はさらに、データレートを増大するインジケーションを第2送受信器から受信するように構成される。任意で、固定データレートは、以下の値の間の差異が2%未満のうちにあることを指し、以下の値は、(i)深刻な干渉の前に100マイクロ秒を終了する1番目の2ミリ秒ウィンドウの間に差動通信チャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する2番目の2ミリ秒ウィンドウの間に差動通信チャネルを通じて送信に成功した一意の第2データ量とである。
さらに別の実施形態において、深刻な干渉から高速に回復するための方法は、
送信器が、差動通信チャネルを通じて進行中のデータを送受信器に、100メガビット毎秒(Mbps)を超える固定データレートで送信する段階と、
受信器が送受信器から、送受信器が深刻な干渉に直面していることを示すインジケーションを受信する段階と、
インジケーションに応答して、送信器が送信するデータレートを低減する段階であって、低減されたデータレートは、送受信器での信号対ノイズ比を改善し、これにより、送受信器は、1ミリ秒未満のうちに深刻な干渉から回復することが可能になる、段階と、
データレートが低減された期間の間、送信され得ない過剰データを格納する段階と、
送信器が送信するデータレートを、データレートを低減した時点から1ミリ秒未満のうちに、格納された過剰データ及び進行中のデータの両方を固定データレートで送信器が送信するのを可能にするレベルに増大させる段階と
を備える。
任意で、方法はさらに、データレートを増大するインジケーションを送受信器から受信する段階を備える。
さらに別の実施形態において、高速な回復のために動的符号化を利用するように構成される送受信器であって、
受信器アナログフロントエンド(Rx−AFE)及び同相モードセンサAFE(CMS−AFE)に高速適応型モード変換キャンセラ(FA−MCC)を経由して結合されるデジタルキャンセラを備え、
Rx−AFE及びCMS−AFEは、第2送受信器に結合される差動通信チャネルに結合され、
深刻な差分干渉が発生したとのインジケーションの受信に応答して、レートコントローラは、少なくとも50%だけパケットのコードレートを低減し、コードレートの低減についてFA−MCCをアップデートすべく第2送受信器に命令するように構成され、
コードレートの低減について通知されたことに応答して、FA−MCCは、深刻な差分干渉の影響を1ミリ秒未満のうちに緩和すべく、その適応ステップサイズ(ADSS)を少なくとも50%だけ増大するように構成され、
深刻な差分干渉の影響の緩和後、レートコントローラは、コードレートを増大し、コードレートの増大についてFA−MCCをアップデートすべく第2送受信器に命令するように構成され、
FA−MCCはさらに、それが深刻な差分干渉の影響を緩和した後、そのADSSを低減するように構成される。
任意で、FA−MCCは、100マイクロ秒未満のうちに、深刻な差分干渉の影響を緩和するように構成される。任意で、FA−MCCはさらに、大きなADSSを利用し、20マイクロ秒未満のうちに、深刻な差分干渉の影響の緩和を可能にする大きなADSSを利用し、送受信器のパケット損失率を第1パケット損失率に回復させるように構成される。任意で、FA−MCCはさらに、コードレートを増大させた時から10ミリ秒のうちに、ADSSを少なくとも50%だけ低減するように構成される。任意で、差動通信チャネルのパラメータは、完全に既知でなく、送受信器は、深刻な差分干渉がない場合、第1パケット損失率で動作するように期待され、差動通信チャネルは、時々、送受信器のパケット損失率を、第1パケット損失率の少なくとも10倍である第2パケット損失率に増大する深刻な差分干渉を被り、深刻な差分干渉の影響の相殺は、送受信器を第1パケット損失率に戻らせる。任意で、レートコントローラはさらに、第2送受信器が深刻な差分干渉が検出される前に使用されたコードレートに戻るまで、さらにコードレートを増大すべく第2送受信器に命令するように構成される。任意で、デジタルキャンセラは、物理コーディングサブレイヤ(PCS)に量子化の結果を供給するように構成されるスライサを供給するように構成され、PCSは量子化の結果からパケットを抽出するよう構成される。任意で、レートコントローラはさらに、コードレートにおける低減についてデジタルキャンセラ及びスライサをアップデートするように構成され、深刻な差分干渉の影響の緩和後、レートコントローラはさらに、コードレートの増大についてデジタルキャンセラ及びスライサをアップデートするように構成される。任意で、送受信器はさらに、PCSによって抽出されたパケットに基づいて、エラーを有するパケットの再送信を要求するよう構成された再送信モジュールを備え、FA−MCCは、500マイクロ秒未満のうちに深刻な差分干渉の影響を緩和するように構成され、再送信モジュールは、500マイクロ秒の間に受信されるパケットの100%までの再送信を支援するように制限される。任意で、深刻な差分干渉が発生したとのインジケーションは、PCSから受信される以下の値、すなわち、損失パケットの割合、損失パケットのレート、損失パケットと受信に成功したパケットとの関数、検出された差分干渉に比例するスコア、スライサによって提供されるスライシングエラーに比例するスコア、及び、PCSによって検出されたエラーの数に比例するスコアのうち1又は複数の値に基づく。任意で、レートコントローラによりスライサをアップデートすることは、そのスライサ関数を、低減されたコードレートに適したスライス関数へと変更するように、スライサに対してのインジケーションを備える。任意で、レートコントローラは、パケットのコードレートを少なくとも90%だけ低減するよう、第2送受信器に命令するように構成される。任意で、パケットはパルス振幅変調(PAM)を用いて変調され、レートコントローラは、第2送受信器に、FA−MCCが深刻な差分干渉の影響を相殺するまで、PAM16を用いることからPAM4を用いることへ切り替えるように命令する。任意で、コードレートが低減された間の不十分な帯域幅に起因して送信され得ないパケットの少なくとも1つは、遅延送信又は遅延再送信を試みることなく破棄され、少なくとも1つの破棄されたパケットは、ビデオピクセルデータを含み、ビデオ制御は含まない。
さらに別の実施形態において、動的符号化を利用して高速な回復を達成するための方法は、
第1送受信器が深刻な差分干渉を被っているとのインジケーションの受信に応答して、第1送受信器に送信されるパケットのコードレートを少なくとも50%だけ低減するように第2送受信器に命令する段階と、
第1送受信器に備えられた高速適応型モード変換キャンセラ(FA−MCC)が、コードレートの低減についてのインジケーションの受信したことに応答して、FA−MCCの適応ステップサイズ(ADSS)を少なくとも50%だけ増大させる段階と
を備え、
ADSSを増大させる段階は、FA−MCCが深刻な差分干渉の影響を1ミリ秒未満のうちに緩和するのを可能にし、
深刻な差分干渉の影響の緩和後、
第2送受信器にコードレートを増大させるように命令する段階と、
コードレートの増大についてFA−MCCをアップデートする段階と、
FA−MCCが深刻な差分干渉の影響を緩和した後、FA−MCCのADSSを低減する段階と
を備える。
任意で、FA−MCCは、100マイクロ秒未満のうちに、深刻な差分干渉の影響の緩和を可能にする大きなADSSを利用し、送受信器のパケット損失率を第1パケット損失率に回復させる。任意で、FA−MCCはさらに、コードレートを増大させた時から10ミリ秒のうちに、ADSSを少なくとも50%だけ低減する。任意で、方法はさらに、深刻な差分干渉が検出される前に使用されていたコードレートに戻るまで、さらにコードレートを増大するように第2送受信器に命令する段階を備える。任意で、第1送受信器が深刻な差分干渉を被っているとのインジケーションは、第1送受信器に備えられた物理コーディングサブレイヤ(PCS)から受信する以下の値、すなわち、損失パケットの割合、損失パケットのレート、損失パケットと受信に成功したパケットとの関数、検出された差分干渉に比例するスコア、スライサによって提供されるスライシングエラーに比例するスコア、及び、PCSによって検出されたエラーの数に比例するスコアのうち1又は複数の値に基づく。
さらに別の実施形態において、同相モード干渉のモード変換から高速に回復するように構成される送受信器は、
第2送受信器から受信された、500Mbpsを超えるレートで送信される差動信号に基づいてスライシング判定及びスライシングエラーを生成するように構成されるスライサと、
差動信号の同相モード成分を感知するように構成される同相モードセンサアナログフロントエンド(CMS−AFE)と
を備え、
CMS−AFEは、同相モード成分と相互に関連付けられる差分干渉を補償する補償信号を生成するように構成される高速適応型モード変換キャンセラ(FA−MCC)に結合され、
モード変換の結果として10%を超えるパケット損失を引き起こす差分干渉の発生から1ミリ秒未満のうちに、送受信器は、パケット損失率を1%未満に低減するレベルにFA−MCCを適応すべく、スライシングエラーを利用するように構成される。
任意で、送受信器はさらに、差動信号を受信するように構成される受信器アナログフロントエンド(Rx−AFE)を備え、差動信号をイコライザ及びキャンセラのうち少なくとも1つを備えるモジュールに供給し、モジュールは、イコライズ信号を生成する。任意で、10%を超えるパケット損失率を引き起こした差分干渉の発生後、送受信器は、送受信器での検出レートを改善すべく、送信データのレートを低減するように第2送受信器に示すように構成され、それにより、スライシングエラーの精度が改善され、そのことは、1ミリ秒未満のうちにFA−MCCの高速適応を可能にする。任意で、送受信器は、リソースが限られた集積回路上に実装され、第2送受信器は、40,000シンボル以下で続く期間の間、最高の送信レートで送信された場合に送信されるパケット全てを格納するのに十分な容量を有する、限られたサイズのバッファを備える。任意で、モード変換の結果として50%を超えるパケット損失率を引き起こした差分干渉の発生から100マイクロ秒未満のうちに、送受信器は、パケット損失率を1%未満に低減するレベルにFA−MCCを適応すべく、スライシングエラーを利用するように構成される。
さらに別の実施形態において、同相モード干渉のモード変換から高速な回復を達成する方法は、
スライサが、送受信器から受信された、500Mbpsを超えるレートで送信される差動信号に基づいてスライシング判定及びスライシングエラーを生成する段階と、
同相モードセンサアナログフロントエンド(CMS−AFE)が、差動信号の同相モード成分を感知する段階と、
CMS−AFEに結合される高速適応型モード変換キャンセラ(FA−MCC)が、同相モード成分と相互に関連付けられる差分干渉を補償する補償信号を生成する段階と、
モード変換に起因する10%を超えるパケット損失率を引き起こした差分干渉の発生から1ミリ秒未満のうちに、パケット損失率を1%未満に低減するレベルにFA−MCCを適応するためにスライシングエラーを利用する段階とを備える。
任意で、10%を超えるパケット損失率を引き起こした差分干渉の発生後、スライシングエラーの精度を改善すべく、送信データのレートを低減するように送受信器に示し、1ミリ秒未満のうちにFA−MCCの高速適応を可能にする。任意で、パケット損失率を1%未満に低減するレベルにFA−MCCを適応するためのスライシングエラーの利用は、10%を超えるパケット損失率を引き起こした差分干渉の発生から100マイクロ秒未満のうちに発生する。
さらに別の実施形態において、500Mbpsを超えるレートでデータを送信するように構成される通信システムであって、
差動通信チャネルを通じて第2送受信器に結合される送受信器であって、送受信器は、深刻な差分干渉がない場合、事前再送信パケット損失率を1%未満に維持するように構成され、それによって、差動通信チャネルは、5%を超えるパケット損失率を引き起こす深刻な差分干渉を被ることがある、送受信器と、
500Mbpsを超えるデータレートで1ミリ秒未満の間に累積される最大量のエラー発生パケットを、遅延送信のために格納するように構成される制限リソース再送信モジュール(LRRM)とを備え、
深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒未満のうちに、高速適応型モード変換キャンセラ(FA−MCC)は、深刻な差分干渉の影響を緩和するように構成され、通信システムが500Mbpsを超えるレートでデータの送信に成功するのを可能にするレベルに影響をもたらす。
任意で、FA−MCCはさらに、深刻な差分干渉に応答した再送信により、500マイクロ秒より短いあらかじめ定められたパケット遅延変動内で、送受信器がパケットを転送することが引き続きできるように、短時間で収束するように構成される。 任意で、FA−MCCは、その適応ステップサイズ(ADSS)を少なくとも50%だけ増大することにより100マイクロ秒未満のうちに、深刻な差分干渉の影響を緩和するように構成される。任意で、LRRMは、最大スループットで20マイクロ秒未満の間に累積された最大量のエラー発生パケットを格納するように構成される。任意で、LRRMは、FA−MCCが深刻な差分干渉の影響を緩和するのに必要な時間の間に受信されるパケットの300%を超える再送信の支援ができない、リソースが限られた集積回路(IC)上に実装される。任意で、送受信器は、受信器アナログフロントエンド(Rx−AFE)及び同相モードセンサAFE(CMS−AFE)に結合されたデジタルキャンセラを備え、Rx−AFE及びCMS−AFEは、完全に既知でない差動通信チャネルに結合される。任意で、デジタルキャンセラは、物理コーディングサブレイヤ(PCS)に量子化の結果を供給するよう構成されるスライサに供給するように構成され、PCSは量子化の結果からパケットデータを抽出するように構成され、再送信モジュールはさらに、パケットデータを受信するように、また、パケットデータに基づいてエラーを有するパケットの再送信を要求するように構成される。任意で、FA−MCCが深刻な差分干渉の影響を相殺するのに必要な時間の間に損失したエラーを有するパケットの再送信をLRRMが終えた時から1秒のうちに、FA−MCCはその適応ステップサイズを少なくとも50%だけ低減するようにさらに構成される。任意で、データは、パケットのヘッダ、パケットペイロード及びパケットの末尾のうち1又は複数に関連した情報を備える。
さらに別の実施形態において、深刻な差分干渉の高速な緩和のための方法は、
第2送受信器から第1送受信器まで差動通信チャネルを通じて500Mbpsを超えるレートでデータを送信する段階であって、第1送受信器は、深刻な差分干渉がない場合、事前再送信のパケット損失率を1%未満に維持し、それによって、差動通信チャネルは、5%を超えるパケット損失率を引き起こす深刻な差分干渉を被ることがある、段階と、
500Mbpsを超えるデータレートで1ミリ秒未満の間に累積された最大量のエラー発生パケットを格納及び再送信する段階と、
深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒未満のうちに、深刻な差分干渉の影響を緩和し、高速適応型モード変換キャンセラ(FA−MCC)を利用し、第2送受信器が500Mbpsを超えるレートでデータの送信に成功するのを可能にするレベルに影響をもたらす段階と
を備える。
任意で、深刻な差分干渉は、20%を超えるパケット損失率を引き起こし、方法はさらに、深刻な差分干渉に応答した再送信により、100マイクロ秒よりも短い遅延変動を有するパケットを送受信器が引き続き転送できるように、短時間でFA−MCCを収束する段階を備える。任意で、方法はさらに、少なくとも50%だけFA−MCCの適応ステップサイズ(ADSS)を増大することにより100マイクロ秒未満のうちに、FA−MCCが深刻な差分干渉の影響を緩和する段階と、次に、ADSSを増大した時から1秒のうちに、FA−MCCのADSSを少なくとも50%だけ低減する段階とを備える。
本明細書に記載の実施形態は、添付の図面を参照して、例としてのみ説明される。実施形態の根本的な理解のために必要である以上により詳細に実施形態の構造上の詳細を示す試みはされない。
図面において、
高速に収束する送受信器の1つの実施形態を示す。
高速に収束する送受信器の代替的な実施形態を示す。
高速収束のために既知のデータを利用するモード変換キャンセラの1つの実施形態を示す。
第2送受信器が品質劣化から高速に回復するのを支援する送受信器の1つの実施形態を示す。
同相モード‐差動モード変換の深刻な干渉を被り得る、差動通信チャネルを通じて動作する通信システムの1つの実施形態を示す。
同相モード‐差動モード変換の深刻な干渉を被り得る、差動通信チャネルを通じて動作する通信システムの別の実施形態を示す。
同相モード‐差動モード変換の深刻な干渉を被り得る、差動通信チャネルを通じて動作する通信システムのさらに別の実施形態を示す。
深刻な干渉から高速に回復すべく第2送受信器を支援する第1送受信器を示す。
図1Aは、高速に収束する送受信器の1つの実施形態を示す。送受信器100は以下の要素を含み、その要素は、同相モードセンサアナログフロントエンド(CMS−AFE710)、高速適応型モード変換キャンセラ(FA−MCC712)、受信器アナログフロントエンド(Rx−AFE716)、適応型デジタルイコライザ及びキャンセラ(ADEC718)、スライサ735(軟判定要素730、セレクタ732、及びエラー発生器734を含む)、物理コーディングサブレイヤ(PCS740)、リンク層742、コントローラ752、セレクタ750、送信器PCS(Tx PCS760)、送信器デジタルサンプラ(Tx dig smp762)、及び送信器AFE(Tx AFE764)である。
軟判定730は、元の送信信号728の再構築された表現をスライスすることにより判定する。1つの実施形態において、差分干渉のレベルが高過ぎる場合、そのことは、明細書において、深刻な差分干渉と呼ばれる(短く表現するために、明細書において「深刻な干渉」とも呼ばれ得る)が、軟判定要素730が精度の良い判定をする能力は不十分である可能性があり、及び/又は送受信器100の収束時間が、長過ぎる可能性がある。したがって、コントローラ752は、送受信器102に既知のデータを送信するように要求し得、また、軟判定要素730から受信されるおそらく正しくない判定の代わりに、PCS740から受信される既知の判定を出力するようにセレクタ732を構成する。セレクタ732を既知の判定を出力するように構成した結果として、エラー発生器734は、元の送信信号728の再構築された表現とPCS740から受信される既知の判定741とに基づいて、正しいエラーを発生することができる。正しいエラーによって、ADEC718及びFA−MCC712は高速で収束することができる。なぜなら、それらの収束速度はエラーのノイズネスの関数であり、したがって、正しいエラーの受信は、その収束を早め得るからである。既知の判定741を用いることにより、ADEC718のエラー伝播もまた低減する。なぜなら、正しい判定はセレクタ732からライン719を通じてADEC718に供給されるからである。したがって、既知の判定741を投入することによって正しいエラーを有することにより、高速な適応を支援し、エラー伝播を低減し、送受信器100を安定な状態に移行させる。たとえ差動通信チャネルが深刻な差分干渉を被る場合でも有効である。既知のデータを送信する例は、アイドルシーケンスに基づいてシーケンスを送信する段階(アイドルシーケンスそれ自体、又はアイドルシーケンスの変形の送信等)、及び/又はスクランブラに基づくシーケンスを送信する段階を含む。
1つの実施形態において、あらかじめ定められた平均レートで、かつ、あらかじめ定められたパケット遅延変動まで、時間依存性データを転送する第1送受信器及び第2送受信器は、以下の要素を含む。
Rxアナログフロントエンド(AFE)及び同相モードセンサAFE(CMS−AFE)は、第2送受信器を、第1送受信器に結合されている差動通信チャネルに結合する。差動通信チャネルは完全に既知でなく、第1送受信器及び第2送受信器は、深刻な差分干渉がない場合、第1パケット損失率で動作することが期待される。差動通信チャネルは、時々、第1パケット損失率の少なくとも10倍である第2パケット損失率へと、パケット損失率を著しく増大させる深刻な差分干渉を被り得る。
CMS−AFEは、受信された差動信号の同相モード信号のデジタル表現を抽出し、それを、同相モード信号をモード変換することによって引き起こされる差分干渉を緩和する補償信号を生成する高速適応型モード変換キャンセラ(FA−MCC)へと転送する。本明細書における差分干渉の緩和などの干渉の緩和は、通信システムがその期待される性能を満たすのを可能にする程度に干渉の影響の少なくとも一部を相殺することを含む。
FA−MCCは、深刻な差分干渉の影響を高速に緩和すべく、大きな適応ステップサイズを利用し得る。
Rx−AFEは受信された差動信号を抽出し、それを適応型デジタルイコライザ及びキャンセラ(ADEC)に供給するよう構成される。ADECは、判定供給バックイコライザ(DFE)及び/又は供給フォワードイコライザ(FFE)などの1又は複数のイコライザ、並びに、遠端クロストーク(FEXT)キャンセラなどの1又は複数のキャンセラなどを含む。
FA−MCC及びADECは元の送信信号の表現を再構築し、元の送信信号の表現を、スライスされたシンボルを物理コーディングサブレイヤ(PCS)に供給するスライサに供給する。1つの例において、元の送信信号は、成形前に第1送受信器から送信された信号である。
PCSは、スライスされたシンボルからビットストリームを抽出し、スライスされたシンボルをパケットにパースするリンク層コンポーネントに供給する。なお、ビットストリームは、バイトストリーム及び他の類似の等価物を含み得る。
リンク層コンポーネントは、エラーを有するパケットの再送信を要求し、再送信されたパケットの受信後、パケットを転送する(任意に正しい順序で)再送信モジュールを含み得る。なお、エラーを有するパケットは、欠損したパケットと再送信を要求し得る任意の他のパケットとを含み得る。
この実施形態は、深刻な差分干渉に応答して、あらかじめ定められた平均レートかつあらかじめ定められたパケット遅延変動内で、再送信が、送受信器がパケットを引き続き転送できるように、FA−MCCが高速に収束するのを可能にする。
図1Bは高速に収束する送受信器の代替的な実施形態を示す。ADEC717はFA−MCC712の機能を含み得るが、送受信器101はFA−MCC要素を含まない。コントローラ753は、コントローラ752と同様であり得、その差異は、コントローラ753がFA−MCC要素なしに動作するように設計され得る点である。
図1Cは、高速収束のために既知のデータを利用するモード変換キャンセラの1つの実施形態を示す。実施形態は、以下の要素、すなわち、第2送受信器138に結合される差動通信チャネル210に結合する、受信器アナログフロントエンド(Rx−AFE222)と、同相モードセンサAFE(CMS−AFE230)とを含む送受信器130を含む。Rx−AFE222は、受信された差動信号をデジタルイコライザ及び/又はデジタルキャンセラ(DEDC131)に供給する。CMS−AFE230は、受信された差動信号の同相モード信号のデジタル表現を抽出し、それを、差分干渉を緩和する補償信号を生成する高速適応型モード変換キャンセラ(FA−MCC132)へと転送する。なお、補償信号は、送受信器がその期待される性能を満たすのを可能にする程度に差分干渉の影響の少なくとも一部を相殺する場合、補償信号は差分干渉を緩和する。例えば、送受信器が、200Mb/sを超えるスループットをサポートするように期待されるという状況だとすると、補償信号は、送受信器が200Mb/sのスループットを支援することができる場合、差分干渉を緩和し、送受信器が200Mb/sのスループットを支援することができない場合、差分干渉を緩和しない。
深刻な差分干渉が発生したとのインジケーションの受信に応答して、送受信器130は第2送受信器138に、既知のデータを送信するように示す。送受信器130は、そのスライシングエラーの精度を改善(ある場合には、スライシングエラーを低減することを意味する)すべく既知のデータを利用し、そのことは、再送信モジュール136が2ミリ秒ウィンドウにわたってデータ送信の固定レートを維持するのに十分高速な、エラー発生パケットの再送信を要求するのを可能にする程度に深刻な差分干渉を緩和するレベルにFA−MCC132の高速適応を可能にする。1つの例において、データ送信の固定レートは、(i)深刻な差分干渉の発生前に100マイクロ秒を終了する1番目の2ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する2番目の2ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第2データ量との間の差異が2%未満のうちにあることを指す。別の例において、データ送信の固定レートは、(i)深刻な差分干渉の発生前に50マイクロ秒を終了する第1の500ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する第2の500ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第2データ量との間の差異が1%未満のうちにあることを指す。
任意で、デジタルイコライザは、適応型デジタルイコライザであり得、デジタルキャンセラは、適応型デジタルキャンセラであり得、DEDCは、適応型デジタルイコライザ及び適応型デジタルキャンセラ(ADEC)の両方を含み得る。この場合、FA−MCC及びADECは、元の送信信号の表現(ROS)を再構築し得、ROSを、物理コーディングサブレイヤ(PCS135)にスライスされたシンボルを供給するスライサ133に供給し得る。PCS135は、スライスされたシンボルからビットストリームを抽出し、スライスされたシンボルをパケットにパースするリンク層コンポーネントに、供給し得る。任意で、リンク層コンポーネントは、再送信モジュール136を含む。
通常、差動通信チャネルのパラメータは、完全に既知ではなく、送受信器130は、深刻な差分干渉がない場合、第1パケット損失率で動作する。差動通信チャネルは、時々、深刻な差分干渉を被り、深刻な差分干渉は、第1パケット損失率の少なくとも10倍、1000倍及び/又は100万倍である第2パケット損失率へと、送受信器130のパケット損失率を増大させる。追加的又は代替的に、深刻な差分干渉は、同相モード信号のモード変換により引き起こされ得、深刻な差分干渉と見なされる干渉を被っている間、送受信器は、その期待される性能を満たさない。
任意で、FA−MCC132は、深刻な差分干渉に応答した再送信により、1ミリ秒未満の、又はもっと言えば50マイクロ秒未満のパケット遅延変動内で、送受信器130が引き続きパケットを転送できるように、短時間内に収束する。追加的に、深刻な差分干渉が発生したとのインジケーションの受信に応答して、FA−MCC132は、深刻な差分干渉の影響を高速に緩和すべく、少なくとも50%だけその適応ステップサイズ(ADSS)を増大し得る。任意で、深刻な差分干渉の影響の緩和後、FA−MCC132は、そのADSSを低減し得る。
1つの実施形態において、高速収束のための方法は、以下のステップを含む。ステップ1は、送受信器により送信される受信された差動信号の同相モード信号のデジタル表現を抽出する段階と、高速適応型モード変換キャンセラ(FA−MCC)が、差分干渉を緩和する補償信号を生成する段階とである。ステップ2は、受信された差動信号をデジタルイコライザ及び/又はデジタルキャンセラ(DEDC)に供給する段階であって、FA−MCC及びDEDCがスライサを供給する、段階を有する。ステップ3は、深刻な差分干渉が発生したインジケーションの受信に応答して、送受信器に既知のデータを送信するように示す段階を有する。そして、ステップ4は、スライサのエラーの精度を改善するために受信された既知のデータを利用する段階を有し、そのことは、深刻な差分干渉を緩和するレベルへのFA−MCCの高速適応を可能にし、2ミリ秒ウィンドウにわたってデータ送信の固定レートを維持するのに十分高速な、エラー発生パケットの再送信の要求を可能にする。
方法は、様々な選択肢を特徴づけ得る。任意で、データ送信の固定レートは、(i)深刻な差分干渉の発生前に100マイクロ秒を終了する1番目の2ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する2番目の2ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第2データ量との間の差異が2%未満のうちにあることを指す。代替的に、データ送信の固定レートは、(i)深刻な差分干渉の発生前に50マイクロ秒を終了する第1の500ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する第2の500ミリ秒ウィンドウの間にチャネルを通じて送信に成功した一意の第2データ量との間の差異が1%未満のうちにあることを指す。
方法はさらに、深刻な差分干渉がない場合、第1パケット損失率で動作する段階と、深刻な差分干渉の発生に応答して、パケット損失率を第1パケット損失率の少なくとも10倍である第2パケット損失率に増大する段階とを有するステップを含み得る。任意で、FA−MCCは、深刻な差分干渉に応答した再送信により、200マイクロ秒未満のパケット遅延変動内でデータ送信が引き続きできるように、短時間内に収束し得る。任意で、深刻な差分干渉が発生したとのインジケーションの受信に応答して、方法は、深刻な差分干渉の影響を高速に緩和すべく、少なくとも50%だけFA−MCCの適応ステップサイズ(ADSS)を増大する。次に、方法はさらに、FA−MCCが深刻な差分干渉の影響を緩和した後、ADSSを低減する段ステップを含み得る。
図1Dは、第2送受信器の154の動作点における品質劣化から第2送受信器154が高速に回復するのを支援する送受信器150の1つの実施形態を示す。送受信器150は、受信器151、送信器152、任意のスクランブラ156及び任意の再送信モジュール158を含む。受信器151は、第2送受信器154から既知のデータを送信するインジケーションを受信し、既知のデータを送信する。既知のデータは、品質劣化から1ミリ秒未満のうちに回復すべく、第2送受信器154により使用される。任意で、既知のデータは、アイドルシーケンスのビット単位の補完コードワードを含み、各々のビット単位の補完コードワードは、アイドルシーケンスに現れる。そして、既知のデータの送信後、送信器は、既知のデータの送信の開始時点から1ミリ秒未満のうちに、かつデータフレームの送信前に、アイドルシーケンスを送信する。
1つの例において、アイドルシーケンスは、送受信器のスクランブラにより生成されるシーケンスに基づき決定され得る。別の例において、既知のデータの少なくとも50%は、送受信器150のスクランブラ156のビット単位の補完コードワードであり得、このシナリオにおいて、既知のデータは、スクランブラのビット単位の補完コードワードであり得る。送受信器150はさらに、第2送受信器154が同相モード信号のモード変換からまだ回復していない間、送信できなかったパケットを送信するための再送信モジュール158を含み得る。任意で、品質劣化は、同相モード信号のモード変換に起因し、品質劣化を被っている間、第2送受信器は、その期待される性能を満たさない。
1つの実施形態において、動作点における品質劣化からの高速な回復のための方法は、以下のステップを含む。ステップ1は、受信器が送受信器から既知のデータを送信するインジケーションを受信する段階であって、既知のデータの利用は、送受信器がその動作点における品質劣化から1ミリ秒未満のうちに回復するのを可能にする、段階を有する。ステップ2は、送信器が、既知のデータを送信する段階であって、既知のデータは、アイドルシーケンスのビット単位の補完コードワードを備え、各々のビット単位の補完コードワードは、アイドルシーケンスに現れる、段階を有する。そして、ステップ3は、送信器が、既知のデータの送信の開始から1ミリ秒未満のうちに、かつデータフレームの送信前に、アイドルシーケンスを送信する段階を有する。
方法はさらに、送信器のスクランブラのシーケンスに基づいてアイドルシーケンスを決定するステップを含み得る。追加的又は代替的に、方法はさらに、送受信器が同相モード信号のモード変換からまだ回復していない間、送信できなかったパケットを送信するステップを含み得る。
図1Aに戻って参照すると、1つの実施形態において、同相モード干渉のモード変換から高速に回復する送受信器100は、少なくとも以下の要素、すなわち、同相モードセンサアナログフロントエンド(CMS−AFE710)、高速適応型モード変換キャンセラ(FA−MCC712)及びスライサ735を含む。スライサは、第2送受信器102から受信される、500Mbpsを超えるレートで送信される差動信号に基づいてスライシング判定及びスライシングエラーを生成する。CMS−AFE710は、差動信号の同相モード成分を感知し、同相モード成分と相互に関連付けられる差分干渉を補償する補償信号を生成するFA−MCC712に結合される。そこで、モード変換の結果として10%を超えるパケット損失率を引き起こした差分干渉の発生から1ミリ秒未満のうちに、送受信器100は、パケット損失率を1%未満に低減するレベルにFA−MCC712を適応すべく、スライシングエラーを利用する。
任意で、送受信器100はさらに、差動信号を受信する受信器アナログフロントエンド(Rx−AFE716)を含み、差動信号をイコライザ及び/又はキャンセラを含むモジュールに供給する。モジュールは、差動信号に基づくイコライズ信号を生成する。
1つの例において、10%を超えるパケット損失率を引き起こした差分干渉の発生後、送受信器100は、その検出レートを改善すべく、送信データのレートを低減するように第2送受信器に示し、それにより、スライシングエラーの精度が改善され(スライサのエラーを低減することを任意に意味する)、そのことは、1ミリ秒未満のうちにFA−MCC712の高速適応を可能にする。別の例において、送受信器100は、リソースが限られた集積回路上に実装され、第2送受信器102は、40,000シンボル以下で続く期間の間、最高の送信レートで送信された場合に送信されるパケット全てを格納するのに十分な容量を有する、限られたサイズのバッファを含む。さらに別の例において、モード変換の結果として50%を超えるパケット損失率を引き起こした差分干渉の発生から100マイクロ秒未満のうちに、送受信器100は、パケット損失率を1%未満に低減するレベルにFA−MCC712を適応すべく、スライシングエラーを利用する。
1つの実施形態において、同相モード干渉のモード変換から高速な回復を達成する方法は、以下のステップを含む。ステップ1は、スライサが、送受信器から受信された、500Mbpsを超えるレートで送信される差動信号に基づいてスライシング判定及びスライシングエラーを生成する段階を有する。ステップ2は、同相モードセンサアナログフロントエンド(CMS−AFE)が、差動信号の同相モード成分を感知する段階を有する。ステップ3は、CMS−AFEに結合される高速適応型モード変換キャンセラ(FA−MCC)が、同相モード成分と相互に関連付けられる差分干渉を補償する補償信号を生成する段階を有する。そして、ステップ4は、10%を超えるモード変換に起因するパケット損失率を引き起こした差分干渉の発生から1ミリ秒未満のうちに、パケット損失率を1%未満に低減するレベルにFA−MCCを適応するためにスライシングエラーを利用する段階を有する。
任意で、10%を超えるパケット損失率を引き起こした差分干渉の発生後、方法はさらに、スライシングエラーの精度を改善すべく送信データのレートを低減するように第2送受信器に示すステップを終わりにし、それにより、スライシングエラーの精度が改善され、そのことは、1ミリ秒未満のうちにFA−MCCの高速適応を可能にする。別の選択肢によれば、パケット損失率を1%未満に低減するレベルにFA−MCCを適応するためのスライシングエラーの利用は、10%を超えるパケット損失率を引き起こした差分干渉の発生から100マイクロ秒未満のうちに発生する。
図2Aは、完全に既知でない、同相モード‐差動モード変換の深刻な干渉を被り得る差動通信チャネル210を通じて動作する通信システムの1つの実施形態を示す。通信システムは、500Mbpsを超えるレートでデータを送信し、少なくとも以下の要素、すなわち、送受信器260、第2送受信器262、制限リソース(limited resources)再送信モジュール(LRRM264)及び高速適応型モード変換キャンセラ(FA−MCC232)を含む。送受信器260は、差動通信チャネル210を通じて第2送受信器262に結合される。送受信器260は、深刻な差分干渉がない場合に1%未満の事前再送信パケット損失率を維持するように構成され、それによって、差動通信チャネルは時々、5%を超えるパケット損失率を引き起こす深刻な差分干渉を被り得る。LRRM264は、遅延送信に関して、500Mbpsを超えるデータレートで1ミリ秒未満の間に累積された最大量のエラー発生パケットを格納する。そして、深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒未満のうちに、FA−MCC232は、深刻な差分干渉の影響を緩和し、通信システムが500Mbpsを超えるレートでデータの送信に成功することができるレベルに影響をもたらす。
任意で、LRRM264は、リソースが限られた集積回路(IC)上に実装される。追加的又は代替的に、送受信器260は、受信器アナログフロントエンド(Rx−AFE222)及び同相モードセンサAFE(CMS−AFE230)に結合されたデジタルキャンセラ225を備え、Rx−AFE及びCMS−AFEは、完全に既知でない差動通信チャネル210に結合され、デジタルキャンセラは、イコライザ224及び判定ベースフィルタ(DBF228)を含み得る。任意で、デジタルキャンセラ225は、物理コーディングサブレイヤ(PCS234)に量子化の結果を供給するスライサ226に供給し、PCS234は量子化の結果からパケットデータを抽出し、再送信モジュール270は、パケットデータを受信し、パケットデータに基づいてエラーを有するパケットの再送信を要求する。任意で、データは、パケットのヘッダ、パケットペイロード及びパケットの末尾のうち1又は複数に関連した情報を備える。
任意で、深刻な差分干渉に応答した再送信により、500マイクロ秒より短いあらかじめ定められたパケット遅延変動内で、又は50マイクロ秒より短いあらかじめ定められたパケット遅延変動内でも、送受信器260がパケットを引き続き転送できるように、FA−MCC232は短時間で収束する。
1つの例において、FA−MCC232は、その適応ステップサイズ(ADSS)を少なくとも50%だけ増大することにより100マイクロ秒未満のうちに、深刻な差分干渉の影響を緩和することができる。別の例において、FA−MCC232は、その適応ステップサイズ(ADSS)を少なくとも50%だけ増大することにより20マイクロ秒未満のうちに、深刻な差分干渉の影響を緩和することができる。
任意で、LRRM264は、最大スループットで20マイクロ秒未満の間に累積された最大量のエラー発生パケットを格納する。追加的又は代替的に、LRRM264は、FA−MCCが深刻な差分干渉の影響を緩和するのに必要な時間の間に受信されるパケットの100%を超える再送信を支援できない、リソースが限られたIC上に実装される。任意で、LRRM264はさらに、パケット全ての受信に成功するまで、受信されたパケットを格納するのに十分な容量を有するバッファ265を含む。代替的に、LRRM264はさらに、パケット損失率が5%を超えている間、20マイクロ秒までの間に受信されるパケット全てを格納するように制限される容量を有するバッファ265を備える。
任意で、FA−MCC232は、最適に収束せず、1秒後であっても最適なソリューションに到達しない。追加的又は代替的に、FA−MCC232が深刻な差分干渉の影響を緩和するのに必要な時間の間に損失したエラーを有するパケットの再送信をLRRM264が終えた時から1秒のうちに、FA−MCC232はその適応ステップサイズを少なくとも50%だけ低減する。
1つの実施形態において、深刻な差分干渉の高速な緩和のための方法は、以下のステップを含む。ステップ1は、差動通信チャネルを通じて第2送受信器から第1送受信器に500Mbpsを超えるレートでデータを送信する段階を有する。第1送受信器は、深刻な差分干渉がない場合に1%未満の事前再送信パケット損失率を維持し、差動通信チャネルは、時々、増大し5%を超えるパケット損失率を引き起こす深刻な差分干渉を被り得る。ステップ2は、500Mbpsを超えるデータレートでデータを送信されている間、1ミリ秒未満の間に累積された最大量のエラー発生パケットを格納及び再送信する段階を有する。そして、ステップ3は、深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒未満のうちに、高速適応型モード変換キャンセラ(FA−MCC)を利用して深刻な差分干渉の影響を緩和する段階を有する。任意で、これは、第2送受信器が少なくとも500Mbpsであるレートでデータの送信に成功するのを可能にするレベルに深刻な差分干渉の影響を至らせる。
1つの例において、深刻な差分干渉は、20%を超えるパケット損失率を引き起こし得、上述の方法はさらに、深刻な差分干渉に応答した再送信により、100マイクロ秒よりも短い遅延変動を有するパケットを送受信器が引き続き転送できるように、短時間内にFA−MCCを収束するステップを含む。追加的又は代替的に、方法はさらに、少なくとも50%だけFA−MCCの適応ステップサイズ(ADSS)を増大することにより100マイクロ秒未満のうちに、FA−MCCを利用することにより、深刻な差分干渉の影響を緩和するステップを含み得る。追加的又は代替的に、方法はさらに、FA−MCCが深刻な差分干渉の影響を緩和するのに必要な時間の間に損失したエラーを有するパケットの再送信をLRRMが終えた時から1秒のうちに、FA−MCCの適応ステップサイズを少なくとも50%だけ低減するステップを含み得る。
図2Bは、完全には既知でない、同相モード‐差動モード変換の深刻な干渉(いくつかの場合では、「深刻な差分干渉」及び/又は「深刻な干渉」と短く呼ばれ得る)を被り得る、差動通信チャネルを通じて動作する通信システムの1つの実施形態を示す。通信システムは、通信速度が120Mbps、1.2Gbps、又は10Gbpsをおそらく超える通信レートで高スループットでの通信が可能な第1送受信器200及び第2送受信器201を含む。
通信システムは、少なくとも部分的に、リソースが限られた1又は複数の集積回路(IC)上に実装される。通信システムはさらに、IC上に再送信モジュールを実装する。1つの実施形態において、第2送受信器201は、再送信の必要があり得るパケットを格納するバッファ205を使用する再送信モジュール204を利用する。1つの実施形態において、第1送受信器200は、パケット全ての受信に成功するまで、受信されたパケットを格納するバッファ237を使用する再送信モジュール236を利用し、それから、バッファが、正しい順序(必ずしも、受信されたパケットの到着順でなくてよい)で受信されたパケットをクライアント238に転送してよい。追加的又は代替的に、再送信モジュール236は、受信されたパケットをクライアント238に転送することが可能であるまでの短期間の間格納すべく、バッファ237を使用し得る。
再送信モジュールにより用いられるバッファ(205、237)のサイズは、コストを節約すべく制限され得る。1つの例において、第2送受信器201のバッファ205は、最高通信レートで送信された20マイクロ秒分のトラフィックまで格納できる。別の例において、第1送受信器200は、正しい順序でパケットをクライアント238に転送し、バッファ237は、最高通信レートで送信されたトラフィックの30マイクロ秒まで格納できる。さらに別の例において、第1送受信器及び第2送受信器により使用されるバッファの少なくとも1つは、最高通信レートで送信されたトラフィックを100マイクロ秒まで格納できる。
新たな深刻な干渉を検出すると、第1送受信器200は高速適応型モード変換キャンセラ(FA−MCC232)を利用し、同相モード信号のモード変換により引き起こされる差分干渉を相殺すべく、補償信号を生成する。任意で、干渉が相殺されるまで、第2送受信器201は、損失パケットを再送信する。FA−MCCは、前もって干渉のプロパティに関する情報を有していない可能性があり、したがって、FA−MCCは、高速な収束を可能にする大きな適応ステップサイズを使用してよい。大きな適応ステップサイズの実際のサイズは具体的な実施に依存するが、通信システムがその設計目標及び/又はリアルタイム要件を満たすのに十分なほど短い収束時間を支援する大きな適応ステップサイズの値を、当業者は計算することができるはずである。設計目標の1つの例は、再送信モジュールによって用いられるバッファ205及び237のうち1又は複数の制限容量を超えないことである。リアルタイム要件の1つの例は、通信チャネルに割り当てられる最大許容遅延を超えないことである。大きな適応ステップサイズの結果として、深刻な干渉の後のFA−MCC232の収束は、通常、最適でない可能性がある。
1つの例において、深刻な干渉は、第1送受信器200で50%を超えるパケット損失を引き起こし、FA−MCC232は、20マイクロ秒未満のうちに、第1送受信器200におけるパケット損失を5%未満に低減するレベルに収束するよう設計される。任意で、パケット損失は、送信されたパケット数により割られた損失パケットの数として計算される。
別の例において、深刻な干渉は、第1送受信器200で10%を超えるパケット損失を引き起こし、FA−MCC232は、10マイクロ秒未満のうちに、第1送受信器200におけるパケット損失が1%未満に低減するレベルまで収束するように構成される。
さらに別の例において、深刻な干渉は、第1送受信器200で2%を超えるパケット損失を引き起こし、FA−MCC232は、20マイクロ秒未満のうちに、第1送受信器200でのパケット損失を0.1%未満に低減するレベルに収束するように構成される。
1つの実施形態において、通信チャネルは比較的短く(例えば、10メートルよりも短い、又は3メートルよりも短い)、したがって、困難とは見なされない。そのようなチャネルにおいて、通信システムは、FA−MCCの収束が最適でなくても、十分良好に動作することができる。なぜなら、相殺されなかった残留干渉は、チャネルを通じた通信の成功を阻まないからである。
デジタルキャンセラと呼ばれ得る要素225は、様々な方法で実装され得る。図2Bは、要素225が少なくともイコライザ224及び判定ベースフィルタ(DBF)228を含む1つの例を示す。イコライザ224などの用語「イコライザ」は、供給フォワードイコライザ(FFE)であり得る。DBF228などの用語「判定ベースフィルタ」は、スライス結果及び/又はスライシングエラーなどの、少なくともスライサの出力によって供給されるフィルタを指す。1つの例において、DBFは、スライス結果によって供給される、非適応型判定供給バックイコライザ(DFE)又は非適応FEXTキャンセラを含む。別の例において、DBFは、スライス結果及び/又はスライシングエラーによって供給される、適応DFE又は適応FEXTキャンセラを含む。さらに別の例において、DBFは、適応を目的とするスライシングエラーによって供給される適応供給フォワードイコライザ(FFE)を含む。
スライサ226などの用語「スライサ」及び/又は「スライサ関数」は、量子化の結果を出力する1又は複数の次元の量子化器として定義される。任意で、スライサは、異なる変調ごとに異なるスライサを含み得る。任意で、スライサは以下のインジケーションのうち1又は複数を出力し得る。それは、受信された信号と量子化の結果との間のエラーのインジケーション、スライス結果を生成するために使用されるスライサ関数のインジケーション、スライシングエラーの方向のインジケーション、及び/又は他のインジケーションである。
スライス結果は、PCS234などの物理コーディングサブレイヤ(PCS)に供給され、物理コーディングサブレイヤはデータパケットをパースし、パケットのヘッダ、パケットペイロード、パケットの末尾、及び/又はエラー検出コードのような情報を抽出する。なお、本明細書において、「エラー検出コード」はまた、「エラー訂正コード」を指すべく使用され得る。
1つの実施形態において、再送信モジュール236は、パースされたパケットをPCS234から受信し、受信したパースされたパケットに基づき、エラーを有するパケットの再送信を要求し得る。任意で、FA−MCC232と再送信モジュール236との間の適切な協働を促進すべく、製造コストを制限しながら、バッファ237は、FA−MCC232が深刻な干渉の影響を相殺するまで受信されるパケットを格納するのに十分大きい。任意で、FA−MCC232と再送信モジュール236との組み合わせにより、完全に既知でなく、同相モード‐差動モード変換の深刻な干渉を被り得る通信チャネルを通じて動作する場合もまた、システムが小さい再送信バッファを利用するのを可能にする。例えば、バッファ237の容量は、(i)FA−MCC232が深刻な干渉の影響を相殺するまで受信されるパケットを格納するために必要とされる容量の2倍未満の容量と、(ii)最高のスループットを使用して1msにより送信されるデータ量とのうち小さいほう未満のうちにあり得る。
図2Aに戻って参照すると、それは、完全に既知でなく、同相モード‐差動モード変換の深刻な干渉を被り得る差動通信チャネルを通じて動作する通信システムの1つの実施形態を示す。図示された通信システムは、100Mbps、1Gbps、又は10Gbpsをおそらく超える通信レートで高スループットで通信することが可能である第1送受信器260及び第2送受信器262を含む。第1送受信器260は、リソースが限られた集積回路(IC)上に実装される。第1送受信器260は、完全に既知でない差動通信チャネル210を通じて第2送受信器262に結合される少なくとも第1及び第2AFE(222、230)を含む。差動通信チャネルは、時々、通常動作を妨げる深刻な干渉を被り得る。CMS−AFE230は、受信された差動信号の同相モード信号のデジタル表現を抽出し、それを、同相モード信号をモード変換することによって引き起こされる差分干渉を緩和すべく補償信号を生成する高速適応型モード変換キャンセラ(FA−MCC232)へと転送する。FA−MCC232は、深刻な干渉の影響を高速に緩和すべく、大きな適応ステップサイズを利用し得る。1つの例において、大きな適応ステップサイズによって、それが、20マイクロ秒未満のうちに、同相モード‐差動モード変換の深刻な干渉の影響を緩和し、それを通常動作を可能にするレベルに至らせることができる。要素225は、PCS234に量子化の結果を供給するスライサ226に供給する。PCS234は量子化の結果からパケットデータを抽出し、パケットデータに基づき、エラーを有するパケットの再送信を要求する再送信モジュール270を駆動する。1つの実施形態において、再送信モジュール270は、FA−MCC232が深刻な干渉の影響を緩和するのに必要な時間の間に受信されるパケットの200%までの再送信の支援に制限される。
任意で、再送信モジュール270は、FA−MCC232が深刻な干渉の影響を緩和するのに必要な時間の間に受信されるパケットの200%を超える再送信の支援ができない、リソースが限られたIC上に実装される。任意で、再送信モジュールは、FA−MCC232が深刻な干渉の影響を緩和するのに必要な時間の間に受信されるパケットの200%まで格納が可能な、再送信バッファ271を含む。追加的又は代替的に、再送信モジュール270は、FA−MCC232が深刻な干渉の影響を緩和するのに必要な時間の間に受信されるパケットの200%までの再送信の支援に制限され、それは以下の要件のうち1又は複数を達成するためである。その要件とは、最大許容ジッタ、最大欠落パケット量、及び通信チャネル上で送信される時間依存性データに関する要件である。
1つの例において、再送信モジュール270はさらに、パケット全ての受信に成功するまで、受信されたパケットを格納するバッファを備える。追加的又は代替的に、バッファのサイズは、通常動作の20マイクロ秒までの間に受信される量のパケットを格納することに制限され得る。追加的又は代替的に、再送信モジュール270はさらに、クライアント274によって要求されるまで、受信されたパケットを格納するバッファ271を含む。別の例において、パケットデータは、パケットのヘッダ、パケットペイロード、パケットの末尾、及び/又はエラー検出コードに関する情報を含む。追加的又は代替的に、FA−MCC232は、最適に収束しない可能性もあり、したがって、1秒後であっても最適なソリューションに到達しない可能性もある。追加的又は代替的に、デジタルキャンセラ225は、イコライザ224及び判定ベースフィルタ(DBF228)を含み得る。追加的又は代替的に、イコライザ224は、供給フォワードイコライザ(FFE)であり得る。追加的又は代替的に、DBF228はスライサ226の出力によって供給されるフィルタであり得る。
いくつかの実施形態において、深刻な干渉を検出すると、通信システムは、FA−MCCが深刻な干渉の影響を緩和するまで、コードレートを低減する。FA−MCCが深刻な干渉の影響を緩和した後、通信システムは、任意で、深刻な干渉が検出する前に使用されていたコードレートに戻るまで、コードレートを増大する。コードレートの低減によって、ノイズに対するパケットのロバスト性が改善され、したがって、送受信器はパケットの少なくとも一部の受信に成功することができる。上述の再送信モジュールの利用に加えて、コードレートの低減も実装され得る。
コードレートは、動的変調コーディング(DMC)、エラー訂正コード(ECC)の追加、及び/又は、(コードレートを実質ゼロに低減する)既知のシーケンスの送信のような様々な技術により低減され得る。1つの実施形態において、コードレートは、動的変調コーディング(DMC)を使用して変調次元を減少することにより低減される。DMCは、例えば「同一のワイヤ上におけるデジタルビデオ及びデータの送信のためのデバイス(Devices for transmitting digital video and data over the same wires)」と題する米国特許第8,565,337号明細書に記載されており、その全体が参照により本明細書に組み込まれる。1つの例において、深刻な干渉を検出すると、FA−MCCが深刻な干渉の影響を緩和するまで、パルス振幅変調(PAM)送受信器はPAM16を用いることからPAM4を用いることへ切り替えてよく、チャネルプロパティが許せば、次にPAM4からPAM8に切り替えて、それからPAM8からPAM16に戻ってよい。別の実施形態において、コードレートは、ECCが存在しない場合にはECCを追加すること、又は、信号対ノイズ比(SNR)を改善するためにECCオーバーヘッド量を増大することのどちらかによって、ECCを追加することにより低減される。例えば、ECCは、任意で畳み込み符号と同様の手法で、連続的にECCオーバーヘッドをストリームに追加することによって追加され得る。追加的又は代替的に、ECCは、ECCオーバーヘッドを固定長データセグメントに追加することによって、任意でブロック符号と同様の手法で強化され得る。
さらに別の実施形態において、コードレートは、既知のシーケンスを送信することにより、実質的にゼロに低減される。既知のシーケンスは、スクランブラの送信、又は、スクランブラのビット単位の補完コードワードの送信などの、スクランブラシーケンスに基づき得る。追加的又は代替的に、既知のシーケンスは、アイドルシーケンスの送信、又は、アイドルシーケンスのビット単位の補完コードワードの送信などの、アイドルシーケンスに基づき得る。アイドルシーケンスのビット単位の補完コードワードを送信する送信器の1つの例は、第1フレーム、基本のアイドルシーケンス及び第2フレームを符号化するエンコーダを含み、そこで、第1フレーム、基本のアイドルシーケンス及び第2フレームは、コードワードを含む。送信器はさらに、基本のアイドルシーケンスの特定のM個のコードワードを、M個のビット単位の補完コードワードに置き換えることによって(そこで、任意で、各ビット単位の補完コードワードは基本のアイドルシーケンスに現れる)、アイドルシーケンスを発生するアイドルシーケンス修正器を含み得る。ビット単位の否定(NOT)としても知られる、ビット単位の補数が、論理否定を各ビットに施し、所与のバイナリ値の1の補数を形成する。符号なし整数について、ある数字のビット単位の補数は、基本的に、符号なし整数の範囲の中間点を横断するその数字の鏡映である。
図3Aは、完全には既知でない、同相モード‐差動モード変換の深刻な干渉を被り得る、差動通信チャネル310を通じて動作する通信システムの1つの実施形態を示す。通信システムは、通信速度が100Mbps、1Gbps、又は10Gbpsをおそらく超える通信レートで高スループットで通信することができる第1送受信器300及び第2送受信器301を含む。通信システムは、少なくとも部分的に、リソースが限られた1又は複数の集積回路(IC)上に実装され得る。1つの実施形態において、第2送受信器301は、再送信の必要があり得るパケットを格納するバッファ305を用いる、再送信モジュール304を利用する。1つの実施形態において、第1送受信器300は、パケット全ての受信に成功するまで、受信されたパケットを格納するバッファ343を用いる再送信モジュール342を利用する。1つの実施形態において、再送信モジュールによって使用されるバッファのサイズ(305、343)は、コスト削減のために制限され得る。1つの例において、第2送受信器301のバッファ305は、最高通信レートで送信された20マイクロ秒分のトラフィックまで格納できる。別の例において、第1送受信器300は、正しい順序でパケットを転送し、バッファ343は、最高通信レートで送信されたトラフィックの30マイクロ秒まで格納できる。さらに別の例において、バッファ(305、343)の少なくとも1つは、最高通信レートで送信されたトラフィックの100マイクロ秒まで格納できる。
新たな深刻な干渉を検出すると、FA−MCC332は、深刻な干渉の影響を高速に緩和すべく、大きな適応ステップサイズを利用し得る。干渉の影響が所望のレベルに至るまで、レートコントローラ346はノイズに対するパケットのロバスト性を改善すべく、パケットの送信レートを低減し得る。
任意で、深刻な干渉についてPCS340からインジケーションを受信したことに応答して、レートコントローラ346は、第2送受信器301にそのコードレートを低減するよう命令し、コードレートの低減について第1送受信器300をアップデートする。FA−MCC332が深刻な干渉の影響を緩和することに成功した、というさらなるインジケーションをPCS340から受信したことに応答して、レートコントローラ346は、第2送受信器301にそのコードレートを増大するよう命令し、コードレートのインクリメントについて第1送受信器300をアップデートする。PCS340からレートコントローラ346へのインジケーションは、以下の値のうち1又は複数の関数であり得る。その値とは、損失パケットの割合、損失パケットのレート、損失パケットと受信に成功したパケットとの関数、検出された干渉に比例するスコア、スライサ326によって提供されるスライシングエラーに比例するスコア、及び/又は、PCS340によって検出されたエラーの数に比例するスコア、である。
1つの例において、レートコントローラ346から第1送受信器300へのコードレートの低減についての命令は、スライサ326に、そのスライサ関数を低減されたコードレートに適したスライス関数へと変更させる。任意で、レートコントローラ346及び/又は再送信モジュール342は、第1送受信器300の一部として実装され得、及び/又は第1送受信器300に結合されるハードウェアモジュールとして実装され得る。
深刻な干渉の影響がFA−MCC332によって緩和されたことを検出すると、レートコントローラ346は、パケットを送信するコードレートを増大する。1つの実施形態において、コードレートが低減される間、帯域幅が不十分であるため送信できなかったパケットの少なくとも1つは、遅延送信又は再送信する試みなしに、破棄される。1つの例において、通信チャネル310上で送信されるトラフィックは、システムがより低いコードレートを用いる時間の間に破棄されるビデオピクセルデータを含む。別の実施形態において、コードレートが低減されている間に送信できなかったパケットの少なくとも一部は、任意で第2送受信器301のバッファ305に格納され、余剰のデータの送信が許されるレベルまでコードレートが回復した後、送信される。1つの例において、通信チャネル310上で送信されるトラフィックは、時間依存性データ(例えば、ビデオ同期データ)、及び、時間非依存性データ(例えば、イーサネット(登録商標)データ)を含む。より低いコードレートにおいて動作する間、システムは時間依存性データを送信し続けると共に、任意にバッファ305において、時間非依存性データを格納し続け得る。干渉の影響を緩和して、コードレートをより高い帯域幅をサポートするレベルに回復した後、システムは、進行中のデータの送信と並行して、格納された時間非依存性データを送信する。
1つの例において、レートコントローラ346から第1送受信器300へのコードレートの増大についての命令は、スライサ326に、そのスライサ関数を、より高いコードレートに適したスライス関数へと変更させる。
1つの実施形態において、深刻な干渉後のFA−MCC332の収束は、最適ではない。なぜなら、最適な収束が十分高速には達成可能ではない可能性があるからである。1つの例において、深刻な干渉は、第1送受信器300で50%を超えるパケット損失を引き起こし、FA−MCC332は、20マイクロ秒未満のうちに、第1送受信器300におけるパケット損失を5%未満に低減するレベルに収束する。別の例において、深刻な干渉は、第1送受信器300で10%を超えるパケット損失を引き起こし、FA−MCC332は、10マイクロ秒未満のうちに、第1送受信器300におけるパケット損失を1%未満に低減するレベルに収束する。さらに別の例において、深刻な干渉は、第1送受信器300で2%を超えるパケット損失を引き起こし、FA−MCC332は、20マイクロ秒未満内で、第1送受信器300におけるパケット損失を0.1%未満に低減するレベルに収束する。
デジタルキャンセラ325は様々な方法で実装され得る。図3Aは、デジタルキャンセラ325が少なくともイコライザ324及びDBF328を含む1つの例を示す。1つの例において、イコライザ324及び/又はDBF328は、異なるデータレートに対して異なる関数を有し得る。異なるデータレートに対して異なる関数を用いることは、例えば「動的に変調されたシンボルをスライスするための方法(Methods for slicing dynamically modulated symbols)」と題する米国特許第8,930,795号明細書に記載されており、その全体が参照により本明細書に組み込まれる。1つの例において、スライス結果はPCS340に供給され、PCS340はデータパケットをパースし、パケットのヘッダ、パケットペイロード、パケットの末尾及びパケット変調情報などの情報を抽出する。PCS340は、第2送受信器301によって用いられる変調を決定し、使用すべきスライス関数のインジケーションをスライサ236に提供する。スライサ326は次に、示されたスライス関数の使用によるスライス結果をDBF328に供給し得る。任意で、スライサ326は追加的に、スライス結果に関連付けられたスライシングエラーを提供し得る。その後、DBF328は、適切な出力を生成し、それをイコライザ324からの入力信号に追加する。
1つの実施形態において、第1送受信器300は、PCS340からパースされたパケットを受信する任意選択の再送信モジュール342を含み、受信したパースされたパケットに基づき、エラーを有するパケットの再送信を要求し得る。1つの実施形態において、FA−MCC332と再送信モジュール342との間の適切な協働を促進すべく、再送信モジュール342により利用されるバッファ343は、FA−MCC332が深刻な干渉の影響を緩和するまで到着するパケットを格納するのに十分大きい。高速で収束するFA−MCC332と再送信モジュール342の組み合わせにより、完全に既知でなく、同相モード‐差動モード変換の深刻な干渉を被り得る通信チャネルを通じて動作する場合も、送受信器の両方が、小型の(small)再送信バッファ(343及び305)を使用するのを可能にする。
コードレートを低減した結果、有効な通信帯域幅が低減されるので、パケットのうちいくつかは一度も送信されない可能性がある。これらのパケットは、システムがより低いコードレートで動作している限り(典型的には、同相モード‐差動モード変換の深刻な干渉の影響が緩和され、十分なレベルに至らされるまで)送信できないパケットを格納するのに十分な大きい必要がある第2送受信器301における再送信バッファ305に格納され得る。
図3Bは、深刻な干渉から高速に回復すべく第2送受信器370を支援する第1送受信器360を示す。第1送受信器360は、受信器361、送信器362及びバッファ364を含む。送信器361は、100Mbpsを超える固定データレートで差動通信チャネル368を通じてデータを第2送受信器370に送信する。第2送受信器370が深刻な干渉に直面しているとのインジケーションを、受信器361が第2送受信器370から受信したことに応答して、送信器362は、それが第2送受信器370にデータを送信するデータレートを低減する。任意で、データレートを低減することにより、第2送受信器370における信号対ノイズ比が改善され、そのことにより、第2送受信器370が1ミリ秒未満のうちに深刻な干渉から回復するのを可能にする。バッファ364は、データレートが低減された間、送信器362により送信できなかった過剰データを格納するように構成される。そして、送信器362はそのデータレートを、データレートを低減する瞬間から1ミリ秒未満のうちに、格納された過剰データ及び進行中のデータの両方を固定データレートで送信器が送信するのを可能にするレベルに増大する。
任意で、第1送受信器360は、1Gbpsを超える固定データレートを送信する。追加的又は代替的に、固定データレートの80%超えは、非圧縮ビデオ及び4:1の圧縮率未満の軽圧縮ビデオのうち少なくとも1つを送信すべく利用される。任意で、深刻な干渉は、同相モード‐差動モード変換の深刻な干渉である。任意で、第1送受信器360は、リソースが限られた集積回路(IC)上に少なくとも部分的に実装され、バッファ364は、最高通信レートで送信されたトラフィックの100マイクロ秒まで格納するのに十分な容量を有する。任意で、第1送受信器360は、データレートを増大するインジケーションを第2送受信器から受信する。そして、任意で、固定データレートは、以下の値の間の差異が2%未満のうちにあることを指し、以下の値は、(i)深刻な干渉の前に100マイクロ秒を終了する1番目の2ミリ秒ウィンドウの間に差動通信チャネルを通じて送信に成功した一意の第1データ量と、(ii)第1のウィンドウに隣接する2番目の2ミリ秒ウィンドウの間に差動通信チャネルを通じて送信に成功した一意の第2データ量とである。
1つの実施形態において、深刻な干渉から高速に回復するための方法は、以下のステップを含む。ステップ1は、送信器が、100Mbpsを超える固定データレートで差動通信チャネルを通じて送受信器に送信する段階を有する。ステップ2は、受信器が送受信器から、送受信器が深刻な干渉に直面していることを示すインジケーションを受信する段階を有する。ステップ3は、インジケーションに応答して、送信器が送信するデータレートを低減する段階を有する。そこで、低減されたデータレートが送受信器における信号対ノイズ比を改善し、そのことにより、送受信器が、1ミリ秒未満のうちに深刻な干渉から回復するのを可能にする。ステップ4は、データレートが低減された期間の間に送信できなかった過剰データを格納する段階を有する。そして、ステップ5は、データレートを低減した時点から1ミリ秒未満のうちに、格納された過剰データ及び固定データレートでの進行中のデータの両方を送信器が送信するのを可能にするレベルに、送信器が送信したデータレートを増大する段階を有する。
任意で、方法はさらに、データレートを増大するインジケーションを送受信器から受信するステップを含む。任意で、深刻な干渉は、同相モード‐差動モード変換の深刻な干渉である。
図3Aに示される実施形態などの1つの実施形態において、高速な回復のために動的符号化を利用する送受信器は、高速適応型モード変換キャンセラ(FA−MCC)を経由して受信器アナログフロントエンド(Rx−AFE)及び同相モードセンサAFE(CMS−AFE)に結合されるデジタルキャンセラを含む。Rx−AFE及びCMS−AFEは、第2送受信器に結合される差動通信チャネルに結合される。深刻な差分干渉が発生したとのインジケーションの受信に応答して、レートコントローラは、少なくとも50%だけパケットのコードレートを低減し、コードレートの低減についてFA−MCCをアップデートすべく第2送受信器に命令する。コードレートの低減について通知されたことに応答して、FA−MCCは、深刻な差分干渉の影響を1ミリ秒未満のうちに緩和すべく、その適応ステップサイズ(ADSS)を少なくとも50%だけ増大する。深刻な差分干渉の影響の緩和後、レートコントローラは第2送受信器に、コードレートを増大し、コードレートの増大についてFA−MCCをアップデートするように命令する。そして、深刻な差分干渉の影響の緩和後、FA−MCCはそのADSSを低減し得る。
任意で、FA−MCCは、100マイクロ秒未満のうちに、深刻な差分干渉の影響を緩和する。追加的又は代替的に、FA−MCCは、20マイクロ秒未満のうちに、深刻な差分干渉の影響の緩和を可能にする大きなADSSを利用し、送受信器のパケット損失率の第1パケット損失率への回復を可能にさせる。任意で、FA−MCCはさらに、コードレートを増大させた時から10ミリ秒のうちに、ADSSを少なくとも50%だけ低減するよう構成される。追加的又は代替的に、FA−MCCはさらに、コードレートを増大した時から1秒のうちに、ADSSを少なくとも50%だけ低減するよう構成される。
任意で、差動通信チャネルのパラメータは、完全に既知でなく、送受信器は、(深刻な差分干渉がない場合、実現可能である)第1パケット損失率で動作すると期待されている。差動通信チャネルは、時々、第1パケット損失率の少なくとも10倍である第2パケット損失率へと、送受信器のパケット損失率を増大させる深刻な差分干渉を被り得る。追加的に、深刻な差分干渉の影響を緩和することにより、送受信器を第1パケット損失率に戻らせ得る。任意で、レートコントローラは、第2送受信器が深刻な差分干渉が検出される前に使用されていたコードレートに戻るまで、さらにコードレートを増大するよう、第2送受信器に命令する。
任意で、デジタルキャンセラは、物理コーディングサブレイヤ(PCS)に量子化の結果を供給するスライサを供給し、PCSは量子化の結果からパケットを抽出する。追加的又は代替的に、レートコントローラは、コードレートにおける低減についてデジタルキャンセラ及びスライサをアップデートし得、深刻な差分干渉の影響の緩和後、レートコントローラは、コードレートの増大についてデジタルキャンセラ及びスライサをアップデートする。実施形態はさらに、PCSによって抽出されたパケットに基づいて、エラーを有するパケットの再送信を要求するよう構成された再送信モジュールを含み得る。任意で、FA−MCCは、500マイクロ秒未満のうちに深刻な差分干渉の影響を緩和し、再送信モジュールは、500マイクロ秒の間に受信されたパケットの100%までの再送信を支援するように制限される。任意で、深刻な差分干渉が発生したとのインジケーションは、PCSから受信される以下の値のうち1又は複数の値に基づく。その値とは、損失パケットの割合、損失パケットのレート、損失パケットと受信に成功したパケットとの関数、検出された差分干渉に比例するスコア、スライサによって提供されるスライシングエラーに比例するスコア、及び、PCSによって検出されたエラーの数に比例するスコア、である。任意で、レートコントローラによりスライサをアップデートすることは、そのスライサ関数を、低減されたコードレートに適したスライス関数へと変更する、スライサに対してのインジケーションを含む。
追加的又は代替的に、レートが低減されている間に送信できなかったパケットの少なくとも一部は、第2送受信器のバッファに格納され、進行中の送信と並行する格納データの送信が許されるレベルにレートが回復した後、送信される。追加的又は代替的に、差動通信チャネル上で送信されたトラフィックは、時間依存性データと時間非依存性データとを含み、より低いコードレートで動作する間、第2送受信器は、時間依存性データを送信し、時間非依存性データをバッファに格納する。任意で、深刻な差分干渉の影響を緩和しコードレートをより高い帯域幅を有するレベルに回復させた後、第2送受信器はさらに、バッファに格納された時間非依存性データを送信する前に、バッファに格納されている時間依存性データを送信するように構成される。
任意で、レートコントローラは、パケットのコードレートを少なくとも90%だけ低減するように第2送受信器に命令する。任意で、送受信器及び第2送受信器は、コードレートを低減すべく、動的変調コーディングを利用する。任意で、パケットはパルス振幅変調(PAM)を用いて変調され、レートコントローラは、第2送受信器に、FA−MCCが深刻な差分干渉の影響を緩和するまで、PAM16を用いることからPAM4を用いることへ切り替えるように命令する。任意で、コードレートは、エラー訂正コードをパケットに追加することにより、低減する。追加的又は代替的に、コードレートが低減される間、帯域幅が不十分であるため送信できなかったパケットの少なくとも1つは、遅延送信又は再送信する試みなしに、破棄される。任意で、パケットはビデオデータを搬送し、また、少なくとも1つの破棄されたパケットはビデオピクセルデータを備え、ビデオ制御データを含まない。
1つの実施形態において、動的符号化を利用して深刻な差分干渉からの高速な回復を達成するための方法は、以下のステップを含む。ステップ1は、第1送受信器が深刻な差分干渉を被っているとのインジケーションの受信に応答して、第1送受信器に送信されるパケットのコードレートを少なくとも50%だけ低減するように第2送受信器に命令する段階を有する。ステップ2は、第1送受信器に備えられる高速適応型モード変換キャンセラ(FA−MCC)が、コードレートの低減についてのインジケーションの受信に応答して、FA−MCCの適応ステップサイズ(ADSS)を少なくとも50%だけ増大する段階を有し、ADSSの増大により、FA−MCCが1ミリ秒未満のうちに深刻な差分干渉の影響を緩和するのを可能にする。ステップ3は、深刻な差分干渉の影響の緩和後、コードレートを増大し、コードレートの増大についてFA−MCCをアップデートすべく、第2送受信器に命令する段階を有する。そして、ステップ4は、深刻な差分干渉の影響の緩和後にFA−MCCのADSSを低減する段階を有する。
方法はさらに、深刻な差分干渉が検出される前に使用されたコードレートに戻るまでコードレートをさらに増大するように第2送受信器に命令するステップを含み得る。任意で、FA−MCCは、大きなADSSを利用し、100マイクロ秒未満のうちに深刻な差分干渉の影響を緩和し、送受信器のパケット損失率を第1パケット損失率(深刻な差分干渉ない場合に実現可能である)に回復するのをADSSが可能にする。任意で、FA−MCCは、コードレートを増大した時から10ミリ秒のうちに少なくとも50%だけADSSを低減する。そして、任意で、第1送受信器が深刻な差分干渉を被ったとのインジケーションは、第1送受信器に備えられた物理コーディングサブレイヤ(PCS)から受信される以下の値のうち1又は複数の値に基づく。その値とは、損失パケットの割合、損失パケットのレート、損失パケットと受信に成功したパケットとの関数、検出された差分干渉に比例するスコア、スライサによって提供されるスライシングエラーに比例するスコア、及び、PCSによって検出されたエラーの数に比例するスコアである。
実施形態により使用される要素は、様々な方法で実装され得る。アナログフロントエンド(Rx−AFE、Tx−AFE及びCMS−AFEなど)は、アナログ要素及び/又はアナログ・デジタル要素を使用して実装され得る。バッファは、データを格納するメモリと、パラレルバス又はシリアルバス等の通信チャネルを通じてデータにアクセスするプロセッサとを使用して実装される。デジタルキャンセラ、イコライザ、DBF、FA−MCC、ADEC、DEDC、スライサ、セレクタ、エラー発生器、スクランブラ、PCS、リンク層モジュール、再送信モジュール、コントローラ及び/又はレートコントローラのような要素は、以下のハードウェア、ファームウェア及びソフトウェア要素のうち1又は複数を含む組み合わせを利用して実装され得る。その要素とは、ASIC、FPGA、プロセッサ、メモリブロック、ディスクリート回路、集積回路、少なくとも1つのメモリブロックに格納されるコマンドを実行する少なくとも1つのプロセッサ、コンピューティングデバイス上で実行された場合、コンピューティングデバイスに特定のオペレーションを実行させるコンピュータ実行可能命令を備える非一時的コンピュータ可読媒体、プロセッサ及びプロセッサにより実行可能な命令のプログラムを備えるコンピュータ可読記憶媒体であり、命令が実行された場合、プロセッサは特定のオペレーションを行い、コンピュータシステムは、1又は複数の処理ユニットと、1又は複数のプロセッサユニットによる実行のために構成される1又は複数のプログラムを格納するメモリとを備え、1又は複数のプログラムは、特定のオペレーションのための命令を含み、システムは、データ処理装置と、データ処理装置により実行可能な命令を格納し、そのような実行時に、データ処理装置に特定のオペレーションを実行させる非一時的コンピュータ読み取り可能媒体とを備える。
本明細書では、「1つの実施形態」への言及は、言及されている特徴が、本発明の少なくとも1つの実施形態に含まれ得ることを意味する。さらに、本明細書における「1つの実施形態」又は「いくつかの実施形態」への個々の言及が、必ずしも同じ実施形態を意味するわけではない。さらに、「1つの実施形態」及び「別の実施形態」への言及が、必ずしも異なる実施形態を意味しなくてよいが、場合によっては、ある実施形態の異なる態様を示すのに用いられる用語であってよい。
本発明の実施形態は、本明細書に説明された実施形態の特徴に関してあらゆる種類の組み合わせ、及び/又は統合形態を含んでよい。いくつかの実施形態が、連続した動作を示し得るが、これらの実施形態は、特定の動作を並行して、及び/又は示された順序とは異なる順序で実行してよい。さらに、本文及び/又は図面において、参照数字及び/又は参照文字を繰り返し用いることは、簡潔さと明確さを目的としており、それ自体が、論じられた様々な実施形態及び/又は構成の間の関係を規定するわけではない。実施形態は、その応用に関して、説明、図面、及び例に記載されている、方法の動作のステップの順序もしくはシーケンスの詳細、又は、デバイスの実施の詳細に限定されない。さらに、図示された個々のブロックは、本質的に機能的であり得、したがって、必ずしもディスクリートハードウェア要素と対応していなくてもよい。
本明細書に開示される方法は、特定の順序で実行される特定のステップを参照して説明及び示されてきたが、これらのステップは、本実施形態の教示から逸脱することなく等価的な方法を形成すべく、組み合わされ、細分化され及び/又は並べ替えされ得ることは理解されたい。したがって、本明細書に明確に示されていない限り、これらのステップの順序及びグループ化によって、実施形態が限定されることはない。さらに、実施形態の方法及びメカニズムが、明確にするために単数形で説明されることがある。しかしながら、いくつかの実施形態は、別段の記載がない限り、方法の複数の反復、又はメカニズムの複数の具体化を含み得る。例えば、あるプロセッサが1つの実施形態において開示される場合、実施形態の範囲は、複数のプロセッサの使用にも適用されることを意図する。実施形態の特定の特徴は、明確にするために、別個の実施形態の文脈で説明されてきたかもしれないが、単一の実施形態における様々な組み合わせにおいてもまた提供され得る。逆に、実施形態の様々な特徴は、簡潔性のために単一の実施形態の文脈で説明されてきたかもしれないが、別個に、又は、任意の適切なサブコンビネーションにおいてもまた、提供され得る。特定の例に関連して説明された実施形態は、限定するものではなく、例として提示される。さらに、当業者には、多くの代替、修正、及び変形が明らかであろうことは明白である。本実施形態の範囲から逸脱することなく他の実施形態が利用されてよく、また、構造的変更がなされてよいことは理解されるべきである。したがって、本開示は、添付の特許請求の範囲及びそれらの等価物の主旨及び範囲内にある、そのような全ての代替、修正、及び変形を包含することが意図されている。
[項目1]
深刻な干渉から高速で回復すべく第2送受信器を支援するように構成される第1送受信器であって、上記第1送受信器は、受信器、送信器及びバッファを備え、
上記送信器は、100メガビット毎秒(Mbps)を超える固定データレートで、差動通信チャネルを通じて進行中のデータを第2送受信器に送信するように構成され、
上記受信器は、上記第2送受信器が深刻な干渉に直面していることを示すインジケーションを上記第2送受信器から受信するように構成され、
上記インジケーションの受信に応答して、上記送信器は、それがデータを上記第2送受信器に送信するデータレートを低減するように構成され、
それによって、上記データレートの低減は、上記第2送受信器での信号対ノイズ比を改善し、これにより、上記第2送受信器は1ミリ秒未満のうちに上記深刻な干渉から回復することが可能になり、
上記バッファは、上記データレートが低減されていた間、上記送信器により送信され得ない過剰データを格納するように構成され、
上記送信器はさらに、上記データレートを低減した時点から1ミリ秒未満のうちに、上記格納された過剰データ及び上記進行中のデータの両方を上記固定データレートで送信器が送信するのを可能にするレベルに送信器のデータレートを増大させるように構成される、
第1送受信器。
[項目2]
深刻な干渉から高速に回復するための方法であって、
送信器が、差動通信チャネルを通じて進行中のデータを送受信器に、100メガビット毎秒(Mbps)を超える固定データレートで送信する段階と、
受信器が上記送受信器から、上記送受信器が深刻な干渉に直面していることを示すインジケーションを受信する段階と、
上記インジケーションに応答して、上記送信器が送信するデータレートを低減する段階であって、低減された上記データレートは、上記送受信器での信号対ノイズ比を改善し、これにより、上記送受信器は、1ミリ秒未満のうちに上記深刻な干渉から回復することが可能になる、段階と、
上記データレートが低減された期間の間、送信され得ない過剰データを格納する段階と、
上記送信器が送信するデータレートを、上記データレートを低減した時点から1ミリ秒未満のうちに、上記格納された過剰データ及び上記進行中のデータの両方を上記固定データレートで上記送信器が送信するのを可能にするレベルに増大させる段階と
を備える方法。
[項目3]
高速な回復のために動的符号化を利用するように構成される送受信器であって、
受信器アナログフロントエンド(Rx−AFE)及び同相モードセンサAFE(CMS−AFE)に高速適応型モード変換キャンセラ(FA−MCC)を経由して結合されるデジタルキャンセラを備え、
上記Rx−AFE及び上記CMS−AFEは、第2送受信器に結合される差動通信チャネルに結合され、
深刻な差分干渉が発生したとのインジケーションの受信に応答して、レートコントローラは、少なくとも50%だけパケットのコードレートを低減するように上記第2送受信器に命令し、上記コードレートの低減について上記FA−MCCをアップデートするように構成され、
上記コードレートの低減について通知されたことに応答して、上記FA−MCCは、上記深刻な差分干渉の影響を1ミリ秒未満のうちに緩和すべく、その適応ステップサイズ(ADSS)を少なくとも50%だけ増大するように構成され、
上記深刻な差分干渉の影響の緩和後、上記レートコントローラは、上記第2送受信器に上記コードレートを増大するように命令し、上記コードレートの増大について上記FA−MCCをアップデートするように構成され、
上記FA−MCCはさらに、上記深刻な差分干渉の影響を緩和した後、そのADSSを低減するように構成される、
送受信器。
[項目4]
動的符号化を利用して高速な回復を達成するための方法であって、
第1送受信器が深刻な差分干渉を被っているとのインジケーションの受信に応答して、上記第1送受信器に送信されるパケットのコードレートを少なくとも50%だけ低減するよう第2送受信器に命令する段階と、
上記第1送受信器に備えられた高速適応型モード変換キャンセラ(FA−MCC)が、上記コードレートの低減についてのインジケーションの受信に応答して、上記FA−MCCの適応ステップサイズ(ADSS)を少なくとも50%だけ増大させる段階であって、
上記ADSSを増大させる段階は、上記FA−MCCが上記深刻な差分干渉の影響を1ミリ秒未満のうちに緩和するのを可能にする、段階と、
上記深刻な差分干渉の影響の緩和後、
上記第2送受信器に上記コードレートを増大させるように命令する段階と、
上記コードレートの増大について上記FA−MCCをアップデートする段階と、
上記FA−MCCが上記深刻な差分干渉の影響を緩和した後、上記FA−MCCの上記ADSSを低減する段階と
を備える、
方法。
[項目5]
同相モード干渉のモード変換から高速で回復するように構成される送受信器であって、
第2送受信器から受信される、500Mbpsを超えるレートで送信される差動信号に基づいてスライシング判定及びスライシングエラーを生成するように構成されるスライサと、
上記差動信号の同相モード成分を感知するように構成される同相モードセンサアナログフロントエンド(CMS−AFE)と
を備え、
上記CMS−AFEは、上記同相モード成分と相互に関連付けられる差分干渉を補償する補償信号を生成するように構成される高速適応型モード変換キャンセラ(FA−MCC)に結合され、
上記モード変換の結果として10%を超えるパケット損失率を引き起こした差分干渉の発生から1ミリ秒未満のうちに、上記送受信器は、上記パケット損失率を1%未満に低減するレベルに上記FA−MCCを適応すべく、スライシングエラーを利用するように構成される、
送受信器。
[項目6]
同相モード干渉のモード変換からの高速な回復を達成する方法であって、
スライサが、送受信器から受信される、500Mbpsを超えるレートで送信される差動信号に基づいてスライシング判定及びスライシングエラーを生成する段階と、
同相モードセンサアナログフロントエンド(CMS−AFE)が、上記差動信号の同相モード成分を感知する段階と、
上記CMS−AFEに結合される高速適応型モード変換キャンセラ(FA−MCC)が、上記同相モード成分と相互に関連付けられる差分干渉を補償する補償信号を生成する段階と、
上記モード変換に起因する10%を超えるパケット損失率を引き起こした差分干渉の発生から1ミリ秒未満のうちに、上記パケット損失率を1%未満に低減するレベルに上記FA−MCCを適応するために上記スライシングエラーを利用する段階と
を備える方法。
[項目7]
500Mbpsを超えるレートでデータを送信するように構成される通信システムであって、
差動通信チャネルを通じて第2送受信器に結合される送受信器であって、上記送受信器は、深刻な差分干渉がない場合、事前再送信のパケット損失率を1%未満に維持するように構成され、それによって、上記差動通信チャネルは、5%を超える上記パケット損失率を引き起こす深刻な差分干渉を被ることがある、送受信器と、
500Mbpsを超えるデータレートで、1ミリ秒未満の間に累積される最大量のエラー発生パケットを、遅延送信のために格納するように構成される制限リソース再送信モジュール(LRRM)とを備え、
上記深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒未満のうちに、高速適応型モード変換キャンセラ(FA−MCC)は、上記深刻な差分干渉の影響を緩和するように構成され、上記通信システムが500Mbpsを超えるレートでデータの送信に成功するのを可能にするレベルに上記影響をもたらす、通信システム。
[項目8]
深刻な差分干渉の高速な緩和のための方法であって、
第2送受信器から第1送受信器まで差動通信チャネルを通じて500Mbpsを超えるレートでデータを送信する段階であって、上記第1送受信器は、深刻な差分干渉がない場合、事前再送信のパケット損失率を1%未満に維持し、それによって、上記差動通信チャネルは、5%を超える上記パケット損失率を引き起こす深刻な差分干渉を被ることがある、段階と、
500Mbpsを超えるデータレートで1ミリ秒未満の間に累積された最大量のエラー発生パケットを格納及び再送信する段階と、
上記深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒未満のうちに、上記深刻な差分干渉の影響を緩和し、高速適応型モード変換キャンセラ(FA−MCC)を利用し、上記第2送受信器が500Mbpsを超えるレートでデータの送信に成功するのを可能にするレベルに上記影響をもたらす段階と
を備える方法。
[項目9]
第2送受信器に結合されている差動通信チャネルに結合された受信器アナログフロントエンド(Rx−AFE)及び同相モードセンサAFE(CMS−AFE)を備える送受信器であって、
上記CMS−AFEは、受信された差動信号の同相モード信号のデジタル表現を抽出し、それを、差分干渉を緩和する補償信号を生成するように構成される高速適応型モード変換キャンセラ(FA−MCC)へと転送するように構成され、
上記Rx−AFEは、デジタルイコライザ及びデジタルキャンセラ(DEDC)のうち少なくとも1つに上記受信された差動信号を供給するように構成され、
深刻な差分干渉が発生したとのインジケーションの受信に応答して、上記送受信器は、上記第2送受信器に既知のデータを送信するよう示すように構成され、
上記送受信器は、そのスライシングエラーの精度を改善すべく上記既知のデータを利用するように構成され、これにより、再送信モジュールが2ミリ秒ウィンドウにわたってデータ送信の固定レートを維持するのに十分高速な、エラー発生パケットの再送信を要求するのを可能にする程度に上記深刻な差分干渉を緩和するレベルに上記FA−MCCの高速適応を可能にする、
送受信器。
[項目10]
送受信器により送信された、受信された差動信号の同相モード信号のデジタル表現を抽出し、高速適応型モード変換キャンセラ(FA−MCC)が、差分干渉を緩和する補償信号を生成する段階と、
デジタルイコライザ及びデジタルキャンセラ(DEDC)のうち少なくとも1つに受信された上記差動信号を供給する段階であって、上記FA−MCC及び上記DEDCがスライサを供給する、段階と、
深刻な差分干渉が発生したとのインジケーションの受信に応答して、上記送受信器に既知のデータを送信するよう示す段階と、
上記スライサのエラーの精度を改善するために受信された上記既知のデータを利用する段階であって、これにより、上記深刻な差分干渉を緩和し、2ミリ秒ウィンドウにわたってデータ送信の固定レートを維持するのに十分高速な、エラー発生パケットの再送信を要求するのを可能にするレベルに上記FA−MCCの高速適応を可能にする、段階と
を備える方法。
[項目11]
第2送受信器の動作点における品質劣化から上記第2送受信器が高速で回復するのを支援するように構成される送受信器であって、上記送受信器は、
既知のデータを送信するインジケーションを上記第2送受信器から受信するように構成される受信器であって、上記既知のデータの利用により、上記第2送受信器が上記品質劣化から1ミリ秒未満のうちに回復するのを可能にする、受信器と、
上記既知のデータを送信するように構成される送信器であって、上記既知のデータは、アイドルシーケンスのビット単位の補完コードワードを備え、各々のビット単位の補完コードワードは、上記アイドルシーケンスに現れる、送信器と
を備え、
上記送信器はさらに、上記既知のデータの送信の開始時点から1ミリ秒未満のうちに、かつデータフレームの送信前に、上記アイドルシーケンスを送信するように構成される、
送受信器。
[項目12]
動作点における品質劣化からの高速な回復のための方法であって、
受信器が送受信器から、既知のデータを送信するインジケーションを受信する段階であって、上記既知のデータの利用により、上記送受信器が上記送受信器の動作点における品質劣化から1ミリ秒未満のうちに回復するのを可能にする、段階と、
送信器が上記既知のデータを送信する段階であって、上記既知のデータは、アイドルシーケンスのビット単位の補完コードワードを備え、各々のビット単位の補完コードワードは、上記アイドルシーケンスに現れる、段階と、
上記送信器が、上記既知のデータを送信開始から1ミリ秒未満のうちに、かつデータフレームを送信する前に、上記アイドルシーケンスを送信する段階と
を備える方法。

Claims (12)

  1. 500Mbpsを超えるレートでデータを送信するように構成される通信システムであって、
    差動通信チャネルを通じて第2送受信器に結合される送受信器であって、前記送受信器は、深刻な差分干渉がない場合、事前再送信のパケット損失率を1%未満に維持するように構成され、それによって、前記差動通信チャネルは、5%を超える前記パケット損失率を引き起こす深刻な差分干渉を被ることがある、送受信器と、
    500Mbpsを超えるデータレートで、1ミリ秒のうちに累積される最大量のエラー発生パケットを、遅延送信のために格納するように構成される制限リソース再送信モジュール(LRRM)とを備え、
    前記深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒のうちに、高速適応型モード変換キャンセラ(FA−MCC)は、前記深刻な差分干渉の影響を緩和するように構成され、前記通信システムが500Mbpsを超えるレートでデータの送信に成功するのを可能にするレベルに前記影響をもたらす、通信システム。
  2. 前記FA−MCCは、前記深刻な差分干渉に応答した再送信により、500マイクロ秒より短いあらかじめ定められたパケット遅延変動内で、前記送受信器がパケットを転送することが引き続きできるように、短時間で収束するように構成される、請求項1に記載の通信システム。
  3. 前記FA−MCCは、その適応ステップサイズ(ADSS)を少なくとも50%増大することにより100マイクロ秒のうちに、前記深刻な差分干渉の影響を緩和するように構成される、請求項1又は2に記載の通信システム。
  4. 前記LRRMは、最大スループットで20マイクロ秒のうちに累積された最大量のエラー発生パケットを格納するように構成される、請求項1〜3の何れか一項に記載の通信システム。
  5. 前記LRRMは、前記FA−MCCが前記深刻な差分干渉の影響を緩和するのに必要な時間の間に受信されるパケットの300%を超える再送信の支援ができない、リソースが限られた集積回路(IC)上に実装される、請求項1〜4の何れか一項に記載の通信システム。
  6. 前記送受信器は、受信器アナログフロントエンド(Rx−AFE)及び同相モードセンサAFE(CMS−AFE)に結合されたデジタルキャンセラを備え、前記Rx−AFE及びCMS−AFEは、完全に既知でない前記差動通信チャネルに結合される、請求項1〜5の何れか一項に記載の通信システム。
  7. 前記デジタルキャンセラは、物理コーディングサブレイヤ(PCS)に量子化の結果を供給するよう構成されるスライサに供給するように構成され、前記PCSは前記量子化の結果からパケットデータを抽出するように構成され、再送信モジュールはさらに、前記パケットデータを受信するように、前記パケットデータに基づいてエラーを有するパケットの再送信を要求するように構成される、請求項6に記載の通信システム。
  8. 前記FA−MCCが前記深刻な差分干渉の影響を相殺するのに必要な時間の間に損失したエラーを有するパケットの再送信を前記LRRMが終えた時から1秒のうちに、前記FA−MCCはその適応ステップサイズを少なくとも50%低減するようにさらに構成される、請求項1〜7の何れか一項に記載の通信システム。
  9. 前記データは、パケットのヘッダ、パケットペイロード及びパケットの末尾のうち1又は複数に関連した情報を備える、請求項1〜8の何れか一項に記載の通信システム。
  10. 深刻な差分干渉の高速な緩和のための方法であって、
    第2送受信器から第1送受信器まで差動通信チャネルを通じて500Mbpsを超えるレートでデータを送信する段階であって、前記第1送受信器は、深刻な差分干渉がない場合、事前再送信のパケット損失率を1%未満に維持し、それによって、前記差動通信チャネルは、5%を超える前記パケット損失率を引き起こす深刻な差分干渉を被ることがある、段階と、
    500Mbpsを超えるデータレートで1ミリ秒のうちに累積された最大量のエラー発生パケットを格納及び再送信する段階と、
    前記深刻な差分干渉が発生したとのインジケーションの受信から1ミリ秒のうちに、前記深刻な差分干渉の影響を緩和し、高速適応型モード変換キャンセラ(FA−MCC)を利用し、前記第2送受信器が500Mbpsを超えるレートでデータの送信に成功するのを可能にするレベルに前記影響をもたらす段階と
    を備える方法。
  11. 前記深刻な差分干渉は、20%を超える前記パケット損失率を引き起こし、方法はさらに、前記深刻な差分干渉に応答した前記再送信により、100マイクロ秒よりも短い遅延変動を有するパケットを前記送受信器が引き続き転送できるように、短時間で前記FA−MCCを収束する段階を備える、請求項10に記載の方法。
  12. 方法はさらに、少なくとも50%前記FA−MCCの適応ステップサイズ(ADSS)を増大することにより100マイクロ秒のうちに、前記FA−MCCが前記深刻な差分干渉の影響を緩和する段階と、次に、前記ADSSを増大した時から1秒のうちに、前記FA−MCCの前記ADSSを少なくとも50%低減する段階とを備える、請求項10又は11に記載の方法。
JP2019211940A 2016-01-25 2019-11-25 高速適応型デジタルキャンセラ Active JP7338117B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662286930P 2016-01-25 2016-01-25
US62/286,930 2016-01-25
US201662317509P 2016-04-02 2016-04-02
US62/317,509 2016-04-02
US201662343879P 2016-06-01 2016-06-01
US62/343,879 2016-06-01
JP2018538169A JP6624761B2 (ja) 2016-01-25 2017-01-24 高速適応型デジタルキャンセラ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018538169A Division JP6624761B2 (ja) 2016-01-25 2017-01-24 高速適応型デジタルキャンセラ

Publications (2)

Publication Number Publication Date
JP2020053979A true JP2020053979A (ja) 2020-04-02
JP7338117B2 JP7338117B2 (ja) 2023-09-05

Family

ID=59397575

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018538169A Active JP6624761B2 (ja) 2016-01-25 2017-01-24 高速適応型デジタルキャンセラ
JP2019211940A Active JP7338117B2 (ja) 2016-01-25 2019-11-25 高速適応型デジタルキャンセラ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018538169A Active JP6624761B2 (ja) 2016-01-25 2017-01-24 高速適応型デジタルキャンセラ

Country Status (5)

Country Link
EP (2) EP3429113B1 (ja)
JP (2) JP6624761B2 (ja)
KR (2) KR102082960B1 (ja)
CN (2) CN110138507B (ja)
WO (1) WO2017130097A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564733B (zh) * 2019-09-25 2022-03-11 瑞昱半导体股份有限公司 具射频干扰消除机制的电子系统及相关射频干扰消除方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010050987A1 (en) * 2000-06-09 2001-12-13 Yeap Tet Hin RFI canceller using narrowband and wideband noise estimators
JP2004236317A (ja) * 2003-01-28 2004-08-19 Agere Systems Inc 同相モード成分を用いて不平衡チャネルにおけるノイズを低減する方法および装置
US6940973B1 (en) * 1999-06-07 2005-09-06 Bell Canada Method and apparatus for cancelling common mode noise occurring in communications channels
JP2010154547A (ja) * 2004-05-13 2010-07-08 Nokia Corp パケット化データのビットレートの適合化とデータパケットの再送信との間の連携
US20110296267A1 (en) * 2010-05-28 2011-12-01 Teranetics, Inc. Reducing Electromagnetic Interference in a Received Signal
CN104539313A (zh) * 2009-03-04 2015-04-22 适应性频谱和信号校正股份有限公司 Dsl噪声消除

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473321A (en) * 1994-03-15 1995-12-05 Halliburton Company Method and apparatus to train telemetry system for optimal communications with downhole equipment
US6185195B1 (en) * 1997-05-16 2001-02-06 Qualcomm Incorporated Methods for preventing and detecting message collisions in a half-duplex communication system
US6097767A (en) * 1998-04-17 2000-08-01 Advanced Micro Devices, Inc. Apparatus and method for determining an optimum equalizer setting for a signal equalizer in a communication network receiver
CN100369400C (zh) * 2003-02-20 2008-02-13 西南交通大学 基于混合自动重发请求(harq)重传数据的盲信号干扰比估计方法
US7724847B2 (en) * 2005-05-03 2010-05-25 Intel Corporation Techniques for reduction of delayed reflection inter-symbol interference
US20070258527A1 (en) * 2006-05-08 2007-11-08 Centillium Communications, Inc. Fast Dynamic Noise Detection/Adaptation System For DSL Modems
US8565337B2 (en) 2007-02-07 2013-10-22 Valens Semiconductor Ltd. Devices for transmitting digital video and data over the same wires
US8854986B1 (en) * 2007-03-12 2014-10-07 Aquantia Corporation Energy efficiency ethernet (EEE) with 10GBASE-T structures
US8181079B2 (en) * 2007-09-21 2012-05-15 Qualcomm Incorporated Data transmission with HARQ and interference mitigation
US8713393B2 (en) * 2007-10-02 2014-04-29 Lantiq Deutschland Gmbh Retransmission and retransmission request in data communication systems
US8442099B1 (en) * 2008-09-25 2013-05-14 Aquantia Corporation Crosstalk cancellation for a common-mode channel
US8605837B2 (en) * 2008-10-10 2013-12-10 Broadcom Corporation Adaptive frequency-domain reference noise canceller for multicarrier communications systems
GB2478277B (en) * 2010-02-25 2012-07-25 Skype Ltd Controlling packet transmission
US8930795B1 (en) 2010-10-24 2015-01-06 Valens Semiconductor Ltd. Methods for slicing dynamically modulated symbols
US9231808B1 (en) * 2011-06-21 2016-01-05 Adtran, Inc. Systems and methods for compensating for impulse noise
US9826434B2 (en) * 2011-12-16 2017-11-21 Stmicroelectronics, Inc. Channel bandwidth indication and TXOP protection
JP2013143747A (ja) * 2012-01-12 2013-07-22 Fuji Xerox Co Ltd 画像転送装置及びプログラム
BR112014027968A2 (pt) * 2012-05-07 2017-06-27 Adaptive Spectrum & Signal Alignment Inc aparelho, sistemas e métodos para detecção e mitigação de ruído de impulso
US8628503B1 (en) * 2012-07-02 2014-01-14 Rami Abousleiman Apparatus and a method for hands free treatment of dry and/or discomforted eyes
BR112015008426A2 (pt) * 2012-10-18 2017-07-04 Ikanos Communications Inc método e aparelho para cancelar o ruído de impulso em sistemas dsl

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940973B1 (en) * 1999-06-07 2005-09-06 Bell Canada Method and apparatus for cancelling common mode noise occurring in communications channels
US20010050987A1 (en) * 2000-06-09 2001-12-13 Yeap Tet Hin RFI canceller using narrowband and wideband noise estimators
JP2004236317A (ja) * 2003-01-28 2004-08-19 Agere Systems Inc 同相モード成分を用いて不平衡チャネルにおけるノイズを低減する方法および装置
JP2010154547A (ja) * 2004-05-13 2010-07-08 Nokia Corp パケット化データのビットレートの適合化とデータパケットの再送信との間の連携
CN104539313A (zh) * 2009-03-04 2015-04-22 适应性频谱和信号校正股份有限公司 Dsl噪声消除
US20110296267A1 (en) * 2010-05-28 2011-12-01 Teranetics, Inc. Reducing Electromagnetic Interference in a Received Signal

Also Published As

Publication number Publication date
WO2017130097A1 (en) 2017-08-03
KR20190062627A (ko) 2019-06-05
JP2019509661A (ja) 2019-04-04
EP3429113B1 (en) 2021-03-31
KR102082960B1 (ko) 2020-02-28
KR101985906B1 (ko) 2019-06-04
CN108702247B (zh) 2019-06-07
CN108702247A (zh) 2018-10-23
JP7338117B2 (ja) 2023-09-05
EP3391568A1 (en) 2018-10-24
JP6624761B2 (ja) 2019-12-25
CN110138507B (zh) 2022-02-22
EP3391568A4 (en) 2018-12-26
EP3391568B1 (en) 2022-09-14
CN110138507A (zh) 2019-08-16
EP3429113A1 (en) 2019-01-16
KR20180102670A (ko) 2018-09-17

Similar Documents

Publication Publication Date Title
US9621445B2 (en) Utilizing known data for status signaling
US10523339B2 (en) Reducing transmission rate to support fast convergence
JP6368983B2 (ja) 高速適応型モード変換デジタルキャンセラ
JP7338117B2 (ja) 高速適応型デジタルキャンセラ
US9685991B2 (en) Reducing transmission rate to support fast convergence
US10270542B2 (en) Sending known data to support fast convergence
JP6547162B2 (ja) 既知のデータを利用したステータスシグナリング

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220517

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220824

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 7338117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150