JP2020046474A - Projection control device and method, projection device - Google Patents

Projection control device and method, projection device Download PDF

Info

Publication number
JP2020046474A
JP2020046474A JP2018172824A JP2018172824A JP2020046474A JP 2020046474 A JP2020046474 A JP 2020046474A JP 2018172824 A JP2018172824 A JP 2018172824A JP 2018172824 A JP2018172824 A JP 2018172824A JP 2020046474 A JP2020046474 A JP 2020046474A
Authority
JP
Japan
Prior art keywords
pixel shift
sub
liquid crystal
frames
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018172824A
Other languages
Japanese (ja)
Inventor
生就 中原
Seishu Nakahara
生就 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2018172824A priority Critical patent/JP2020046474A/en
Publication of JP2020046474A publication Critical patent/JP2020046474A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Projection Apparatus (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

To provide a projection device having a function for performing resolution enhancement by pixel shift while avoiding an increase in cost, and a function for suppressing a degradation in image quality caused by disclination.SOLUTION: A projection control device for the projection device using a liquid crystal element having a plurality of pixels comprises: a generation unit for generating a plurality of sub-frames from one frame of an input image; and a conversion unit for converting a gradation value of the plurality of sub-frames to obtain the gradation value used for controlling driving of the liquid crystal element. The conversion unit is capable of applying a different conversion characteristic to each of the plurality of sub-frames, and a difference among the conversion characteristics applied to each sub-frame during pixel shift processing, which executes projection so as to shift a projection position of the plurality of sub-frames, is smaller than the difference among the conversion characteristics applied to each sub-frame when the pixel shift processing is not performed.SELECTED DRAWING: Figure 7

Description

本発明は、投影制御装置および方法、投影装置に関する。   The present invention relates to a projection control device and method, and a projection device.

一般に、液晶素子のデジタル駆動方式では、液晶素子の各画素のオン期間とオフ期間の長さを階調値に応じて変えることで、階調値に対応した明るさの画素を得る。また、そのようなデジタル駆動方式の一つとして、フレーム表示期間を時分割して、発光期間の異なる複数のサブフィールドの組み合わせにより任意の階調を表現するサブフィールド駆動方式がある。サブフィールド駆動方式では、隣接画素(液晶素子にて互いに隣接する2画素)において、一方の画素がオン期間となり、他方の画素がオフ期間となる状態が、1つのフレーム期間中に存在する。このように隣接画素にてオン期間とオフ期間が時間的に重なる、つまりは同じ期間で隣接画素の一方では所定電圧が印加され、他方では印加されていない状態が発生すると、いわゆるディスクリネーションが発生し、オン期間における画素の明るさが低下する。   In general, in a digital driving method of a liquid crystal element, a pixel having brightness corresponding to a gradation value is obtained by changing the length of an on period and an off period of each pixel of the liquid crystal element according to the gradation value. Further, as one of such digital driving methods, there is a subfield driving method in which a frame display period is time-divided and an arbitrary gradation is expressed by a combination of a plurality of subfields having different light emitting periods. In the subfield driving method, in one adjacent pixel (two pixels adjacent to each other by a liquid crystal element), one pixel is in an ON period and the other pixel is in an OFF period in one frame period. As described above, when the ON period and the OFF period overlap with each other in time, that is, when a predetermined voltage is applied to one of the adjacent pixels and the other voltage is not applied to the other pixel in the same period, so-called disclination occurs. Occurs, and the brightness of the pixel during the ON period decreases.

特許文献1には、このようなディスクリネーションの影響を低減する構成が提案されている。特許文献1によれば、フレームを倍速で駆動し、一方のフレームの階調値を他方のフレームの階調値よりも低減させて液晶素子を駆動することにより、ディスクリネーションの発生個所を拡散させることで、ディスクリネーションの影響が抑制される。   Patent Document 1 proposes a configuration for reducing the influence of such disclination. According to Patent Literature 1, a frame is driven at a double speed, and a gradation value of one frame is made lower than a gradation value of the other frame to drive a liquid crystal element. By doing so, the effect of disclination is suppressed.

一方、近年、画像表示装置の空間的な解像度を向上させる技術として画素シフト技術が知られている。特許文献2には、表示する画像の光路をシフトさせて表示することにより、高解像度化を実現する画像シフト技術が開示されている。画像シフト技術では、入力画像を基に、間引き位置の異なる複数の間引き画像からなる複数のサブフレームを生成し、各サブフレームの投影位置を1/2画素シフトして表示することで、表示素子が備える解像度以上の高解像度化を実現する。このように画素シフト技術では、一つの入力画像から画素シフト位置に基づいて複数のサブフレームを生成して、これらを画素位置に応じて順次表示することで解像感を向上させている。   On the other hand, in recent years, a pixel shift technique has been known as a technique for improving the spatial resolution of an image display device. Patent Literature 2 discloses an image shift technique for realizing high resolution by shifting an optical path of an image to be displayed and displaying the shifted image. In the image shift technique, based on an input image, a plurality of sub-frames composed of a plurality of thinned-out images having different thinning-out positions are generated, and a projection position of each sub-frame is shifted by 1/2 pixel and displayed, thereby displaying a display element. To achieve higher resolution than that provided by. As described above, in the pixel shift technique, a plurality of subframes are generated from one input image based on the pixel shift position, and the subframes are sequentially displayed according to the pixel position to improve the resolution.

特開2017−053945号公報JP 2017-053945 A 特開2011−203460号公報JP 2011-203460 A

しかしながら特許文献1に開示されたディスクリネーションの低減技術と、特許文献2に開示された画素シフト技術を組み合わせて実施しようとすると、液晶素子を高速に駆動する必要がある。例えば、1つの入力画像から2つの間引き画像を用いて投影位置をずらして投影を行う画素シフト技術では、1フレームの期間に2つのサブフレームを投影するため、2倍速の処理が要求される。また、ディスクリネーションを低減するための処理でも、投影対象のフレームを2倍速で駆動する必要がある。そのため、ディスクリネーションの低減技術と、特許文献2に開示された画素シフト技術を組み合わせて実施しようとすると4倍速の処理が必要になる。すなわち、画素シフト技術を用いた投影装置にディスクリネーションの低減技術を適用した場合、高帯域の画像処理、表示素子の高速駆動が必要になり、表示装置が高コストになってしまうという課題があった。   However, if the disclination reduction technology disclosed in Patent Literature 1 is combined with the pixel shift technology disclosed in Patent Literature 2, it is necessary to drive the liquid crystal element at high speed. For example, in a pixel shift technique in which a projection position is shifted from one input image by using two thinned images, projection is performed at a double speed because two subframes are projected during one frame period. Further, even in the processing for reducing disclination, it is necessary to drive the frame to be projected at double speed. Therefore, if an attempt is made to combine the disclination reduction technique and the pixel shift technique disclosed in Patent Document 2, processing at a quadruple speed is required. That is, when the technology for reducing disclination is applied to a projection device using the pixel shift technology, high bandwidth image processing and high-speed driving of the display element are required, resulting in a high cost of the display device. there were.

本発明は、高コスト化を回避しながら、画素シフトによる高解像度化を行う機能と、ディスクリネーションに起因した画質低下を抑制する機能とを備えた投影装置を提供可能にすることを目的とする。   An object of the present invention is to provide a projection apparatus having a function of increasing the resolution by pixel shift and a function of suppressing a decrease in image quality due to disclination while avoiding an increase in cost. I do.

本発明の一態様による投影制御装置は、
複数の画素を有する液晶素子を用いた投影装置のための投影制御装置であって、
入力画像の1つのフレームから複数のサブフレームを生成する生成手段と、
前記液晶素子の駆動を制御するのに用いる階調値を得るために、前記複数のサブフレームの階調値を変換する変換手段と、を備え、
前記変換手段は、前記複数のサブフレームのそれぞれに異なる変換特性を適用することができ、前記複数のサブフレームの投影位置をずらすように投影を行う画素シフト処理の実行時において各サブフレームに適用する変換特性の差は、前記画素シフト処理の非実行時において各サブフレームに適用する変換特性の差よりも小さい。
The projection control device according to one aspect of the present invention includes:
A projection control device for a projection device using a liquid crystal element having a plurality of pixels,
Generating means for generating a plurality of subframes from one frame of the input image;
Converting means for converting the gradation values of the plurality of sub-frames to obtain a gradation value used to control the driving of the liquid crystal element,
The conversion means can apply different conversion characteristics to each of the plurality of sub-frames, and apply the conversion characteristics to each of the plurality of sub-frames when performing a pixel shift process of performing projection so as to shift the projection positions of the plurality of sub-frames. The difference between the conversion characteristics to be performed is smaller than the difference between the conversion characteristics applied to each subframe when the pixel shift process is not performed.

本発明によれば、高コスト化を回避しながら、画素シフトによる高解像度化を行う機能と、ディスクリネーションに起因した画質低下を抑制する機能とを備えた投影装置を提供することが可能になる。   According to the present invention, it is possible to provide a projection apparatus having a function of increasing the resolution by pixel shift and a function of suppressing a decrease in image quality due to disclination while avoiding an increase in cost. Become.

液晶プロジェクタ100の構成例を示すブロック図。FIG. 2 is a block diagram showing a configuration example of a liquid crystal projector 100. (a)液晶素子151の断面図、(b)1フレーム期間内の複数のサブフィールド期間を示す図、(c)Aサブフィールド期間の階調データを示す図。2A is a cross-sectional view of the liquid crystal element 151, FIG. 2B is a diagram showing a plurality of subfield periods in one frame period, and FIG. サブフィールド駆動方式による全階調の駆動パターンの例を示す図。FIG. 6 is a diagram illustrating an example of a driving pattern of all gradations by a subfield driving method. 実施形態1における画素配置を示す図。FIG. 2 is a diagram illustrating a pixel arrangement according to the first embodiment. (a)全白表示から白黒表示に切り替えたときの液晶の応答特性を示す図、(b)全白表示から白黒表示に切り替えたときの明るさの変化を示す図。(A) A diagram showing the response characteristics of the liquid crystal when switching from full white display to black and white display, and (b) a diagram showing a change in brightness when switching from full white display to black and white display. (a)全黒表示から白黒表示に切り替えたときの液晶の応答特性を示す図、(b)全黒表示から白黒表示に切り替えたときの明るさの変化を表す図。(A) A diagram showing the response characteristics of the liquid crystal when switching from all black display to black and white display, and (b) a diagram showing a change in brightness when switching from all black display to black and white display. 画像処理部の内部構成例を示したブロック図。FIG. 2 is a block diagram showing an example of the internal configuration of an image processing unit. (a)入力画像に対するサンプリング位置を説明するための模式図、(b)画素シフトの投影位置を説明するための模式図。(A) A schematic diagram for explaining a sampling position with respect to an input image, and (b) a schematic diagram for explaining a projected position of a pixel shift. (a)、(b)は階調変換部の内部構成例を示したブロック図。4A and 4B are block diagrams illustrating an example of an internal configuration of a gradation conversion unit. (a)〜(c)は、階調変換部によるゲイン処理を説明する図。7A to 7C are diagrams illustrating gain processing performed by a gradation conversion unit. 実施形態1における投影制御を説明するフローチャート。5 is a flowchart illustrating projection control according to the first embodiment. 階調変換部に用いられるゲイン係数の差と画素シフトによる高解像度化への影響を説明する図。FIG. 8 is a diagram for explaining the effect of a difference in gain coefficient used in the gradation conversion unit and the effect of pixel shift on higher resolution. 画素シフトによるディスクリネーションによる暗線の視認性の低下を説明する図。FIG. 4 is a diagram illustrating a reduction in visibility of dark lines due to disclination due to pixel shift. 実施形態2における投影制御を示すフローチャート。9 is a flowchart illustrating projection control according to the second embodiment. 実施形態3における投影制御を示すフローチャート。9 is a flowchart illustrating projection control according to the third embodiment.

以下、本発明のいくつかの実施形態について、添付の図面を参照して説明する。   Hereinafter, some embodiments of the present invention will be described with reference to the accompanying drawings.

<実施形態1>
実施形態1における投影装置としての液晶プロジェクタは、画素シフト処理のオン/オフおよびゲイン係数を入力画像の解像度に応じて制御することにより、ディスクリネーションによる画質低下を抑制し、画素シフトによる高解像度化を実現する。画素シフト処理では、入力画像の1つのフレーム期間において間引き位置の異なる複数のサブフレーム(例えば2つの間引き画像)を生成し、これらサブフレームの投影位置を所定量(例えば水平垂直方向へ1/2画素)シフトして表示する。各サブフレームを生成するための間引き位置は、各サブフレームの投影位置に対応する。このような画素シフト処理によれば、表示素子が備える解像度以上の高解像度化を実現することができる。一方、ディスクリネーションによる画質低下を抑制するためには、入力画像の1つのフレームの期間を複数の期間(例えば、2つの期間)に分割し、期間ごとにゲイン係数を切り替えてサブフレームを表示する。この場合、サブフレームとして入力画像と同じ画像が用いられる。これら画素シフトとディスクリネーション低減とを組み合わせた場合、例えば2つの間引き画像のそれぞれを2つの異なるゲイン係数を用いて投影することが必要になる。結果、4倍速処理が必要となる。これに対して、実施形態1における液晶プロジェクタは、常に2倍速処理で動作するため、高帯域の画像処理や、表示素子の高速駆動が不要となり、コストを抑えることができる。以下、具体的な構成と方法について述べる。
<First embodiment>
The liquid crystal projector as the projection device according to the first embodiment controls on / off of a pixel shift process and a gain coefficient according to the resolution of an input image, thereby suppressing a decrease in image quality due to disclination, and achieving high resolution by pixel shift. Realization. In the pixel shift processing, a plurality of subframes (for example, two thinned images) having different thinning positions are generated in one frame period of the input image, and the projection positions of these subframes are set to a predetermined amount (for example, 例 え ば in the horizontal and vertical directions). (Pixel) for display. The thinning-out position for generating each sub-frame corresponds to the projection position of each sub-frame. According to such a pixel shift process, it is possible to realize a higher resolution than the resolution of the display element. On the other hand, in order to suppress deterioration in image quality due to disclination, the period of one frame of the input image is divided into a plurality of periods (for example, two periods), and a sub-frame is displayed by switching a gain coefficient for each period. I do. In this case, the same image as the input image is used as the subframe. When these pixel shifts and disclination reduction are combined, for example, it is necessary to project each of two thinned images using two different gain coefficients. As a result, quadruple speed processing is required. On the other hand, since the liquid crystal projector according to the first embodiment always operates at double speed processing, high-band image processing and high-speed driving of the display element are not required, and the cost can be reduced. Hereinafter, a specific configuration and method will be described.

図1は、実施形態1による液晶プロジェクタ100の全体構成を説明するブロック図である。実施形態1の液晶プロジェクタ100は、CPU110、ROM111、RAM112、操作部113、画像入力部130、画像処理部140を有する。液晶プロジェクタ100は、液晶制御部150、液晶素子151R、151G、151B、光源制御部160、光源161、色分離部162、色合成部163、画素シフト素子170、シフト制御部171、光学系制御部180、投影光学系181を有する。   FIG. 1 is a block diagram illustrating an overall configuration of a liquid crystal projector 100 according to the first embodiment. The liquid crystal projector 100 according to the first embodiment includes a CPU 110, a ROM 111, a RAM 112, an operation unit 113, an image input unit 130, and an image processing unit 140. The liquid crystal projector 100 includes a liquid crystal control unit 150, liquid crystal elements 151R, 151G, 151B, a light source control unit 160, a light source 161, a color separation unit 162, a color synthesis unit 163, a pixel shift element 170, a shift control unit 171, an optical system control unit. 180, and a projection optical system 181.

CPU110は、ROM111またはRAM112に格納されたプログラムを実行することにより、液晶プロジェクタ100の各動作ブロックを制御する。ROM111は、CPU110の処理手順を記述した制御プログラムを記憶する。RAM112は、CPU110のワークメモリとして機能し、一時的に制御プログラムやデータを格納する。   CPU 110 controls each operation block of liquid crystal projector 100 by executing a program stored in ROM 111 or RAM 112. The ROM 111 stores a control program describing the processing procedure of the CPU 110. The RAM 112 functions as a work memory for the CPU 110, and temporarily stores control programs and data.

操作部113は、ユーザの指示を受け付け、CPU110に指示信号を送信する。操作部113は、例えば、スイッチ、ボタン、ダイヤルなどを備える。また、操作部113は、例えば、リモコンからの信号を受信する信号受信部(赤外線受信部など)を含み、受信した信号に基づいて所定の指示信号をCPU110に送信するように構成されてもよい。CPU110は、操作部113や、通信部193から入力された制御信号を受信して、液晶プロジェクタ100の各動作ブロックを制御する。   The operation unit 113 receives a user instruction and transmits an instruction signal to the CPU 110. The operation unit 113 includes, for example, switches, buttons, dials, and the like. The operation unit 113 may include, for example, a signal receiving unit (such as an infrared receiving unit) that receives a signal from a remote controller, and may be configured to transmit a predetermined instruction signal to the CPU 110 based on the received signal. . The CPU 110 receives control signals input from the operation unit 113 and the communication unit 193, and controls each operation block of the liquid crystal projector 100.

画像処理部140は、例えば画像処理用のマイクロプロセッサを有し、画像入力部130から受信した画像信号にフレーム数、画素数、画像形状などの変更処理を施して、液晶制御部150に送信する。なお、画像処理部140は必ずしも専用のマイクロプロセッサを有した構成である必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が画像処理部140と同様の処理を実行するようにしても良い。また、画像処理部140は、フレーム間引き処理、フレーム補間処理、解像度変換(スケーリング)処理、歪み補正処理(キーストン補正処理)といった機能を実行することが可能である。また、画像処理部140は、画像入力部130から受信した画像信号以外にも、CPU110によって再生された画像に対して前述の変更処理を施すこともできる。画像処理部140が行う画像処理の詳細については、後述する。   The image processing unit 140 has, for example, a microprocessor for image processing, performs processing for changing the number of frames, the number of pixels, the image shape, and the like on the image signal received from the image input unit 130 and transmits the processed signal to the liquid crystal control unit 150. . Note that the image processing unit 140 does not necessarily need to have a configuration including a dedicated microprocessor. For example, the CPU 110 may execute the same processing as the image processing unit 140 using a program stored in the ROM 111. . Further, the image processing unit 140 can execute functions such as frame thinning processing, frame interpolation processing, resolution conversion (scaling) processing, and distortion correction processing (keystone correction processing). Further, the image processing unit 140 can also perform the above-described change processing on an image reproduced by the CPU 110, in addition to the image signal received from the image input unit 130. Details of the image processing performed by the image processing unit 140 will be described later.

液晶制御部150は、画像処理部140で処理の施された画像信号に基づいて、液晶素子151R、151G、151Bの各画素の液晶に印可する電圧を制御して、液晶素子151R、151G、151Bの反射率若しくは透過率を調整する。すなわち、液晶制御部150は、入力画像の階調値に基づいて、液晶素子151の複数の画素の各々へのオン電圧/オフ電圧の印加時間を制御する。本実施形態では、サブフィールド駆動を行う。サブフィールド駆動の詳細は後述する。液晶素子151Rは、赤色に対応する液晶素子であって、光源161から出力され、色分離部162で赤色(R)、緑色(G)、青色(B)に分離された光のうち、赤色の光の透過率を調整する。液晶素子151Gは、緑色に対応する液晶素子であって、色分離部162で分離されたR,G,B光のうち、緑色の光の透過率を調整する。液晶素子151Bは、青色に対応する液晶素子であって、色分離部162で分離されたR,G,B光のうち、青色の光の透過率を調整する。   The liquid crystal control unit 150 controls the voltage applied to the liquid crystal of each pixel of the liquid crystal elements 151R, 151G, and 151B based on the image signals processed by the image processing unit 140, and controls the liquid crystal elements 151R, 151G, and 151B. To adjust the reflectance or transmittance. That is, the liquid crystal control unit 150 controls the application time of the ON voltage / OFF voltage to each of the plurality of pixels of the liquid crystal element 151 based on the gradation value of the input image. In the present embodiment, sub-field driving is performed. Details of the subfield driving will be described later. The liquid crystal element 151 </ b> R is a liquid crystal element corresponding to red, and is a liquid crystal element output from the light source 161 and separated into red (R), green (G), and blue (B) by the color separation unit 162. Adjust the light transmittance. The liquid crystal element 151G is a liquid crystal element corresponding to green, and adjusts the transmittance of green light among the R, G, and B lights separated by the color separation unit 162. The liquid crystal element 151B is a liquid crystal element corresponding to blue, and adjusts the transmittance of blue light among the R, G, and B lights separated by the color separation unit 162.

光源制御部160は、光源制御専用のマイクロプロセッサを有し、光源161のオン/オフおよび明るさを制御する。但し、光源制御部160は、必ずしも専用のマイクロプロセッサを有している必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が光源制御部160と同様の処理を実行するようにしても良い。また、光源161は、不図示のスクリーンに画像を投影するための光を出力するものであり、例えば、レーザー、LED、ハロゲンランプ、キセノンランプ、高圧水銀ランプなどを光源として用いることができる。   The light source control unit 160 has a microprocessor dedicated to light source control, and controls on / off and brightness of the light source 161. However, the light source control unit 160 does not necessarily have to have a dedicated microprocessor. For example, the CPU 110 may execute the same processing as the light source control unit 160 by a program stored in the ROM 111. . The light source 161 outputs light for projecting an image on a screen (not shown). For example, a laser, an LED, a halogen lamp, a xenon lamp, a high-pressure mercury lamp, or the like can be used as the light source.

色分離部162は、例えば、ダイクロイックミラーおよび/またはプリズムを備え、光源161から出力された光を、赤色(R)、緑色(G)、青色(B)に分離する。なお、光源161として、各色に対応するレーザーや、LED等を使用する場合には、色分離部162は省略可能である。色合成部163は、例えば、ダイクロイックミラーおよび/またはプリズムなどを備え、液晶素子151R、151G、151Bを透過した赤色(R)、緑色(G)、青色(B)の光を合成する。色合成部163により合成された光は、画素シフト素子170に送られる。このとき、液晶素子151R、151G、151Bは、画像処理部140から入力された画像に対応する光の透過率となるように、液晶制御部150により制御されている。そのため、色合成部163により合成された光が投影光学系181によりスクリーンに投影されると、画像処理部140により入力された画像に対応する画像がスクリーン上に表示されることになる。   The color separation unit 162 includes, for example, a dichroic mirror and / or a prism, and separates light output from the light source 161 into red (R), green (G), and blue (B). When a laser corresponding to each color, an LED, or the like is used as the light source 161, the color separation unit 162 can be omitted. The color combining unit 163 includes, for example, a dichroic mirror and / or a prism, and combines red (R), green (G), and blue (B) light transmitted through the liquid crystal elements 151R, 151G, and 151B. The light combined by the color combining unit 163 is sent to the pixel shift element 170. At this time, the liquid crystal elements 151 </ b> R, 151 </ b> G, and 151 </ b> B are controlled by the liquid crystal control unit 150 so as to have a light transmittance corresponding to the image input from the image processing unit 140. Therefore, when the light combined by the color combining unit 163 is projected on the screen by the projection optical system 181, an image corresponding to the image input by the image processing unit 140 is displayed on the screen.

シフト制御部171は、液晶制御部150が液晶素子151を駆動するタイミングに同期して、画素シフト素子170に印加する電圧または電流を変化させることで、画素シフト素子170を制御し、色合成部163からの合成光の光路をシフトさせる。なお、画素シフト素子170は、色合成部163からの合成光の光路をシフトさせることができる構成であれば手段を限定しないが、例えば、透過性の光学部材から成る平行平板を用いてもよいし、液晶と複屈折材料を貼り合わせた素子を用いてもよい。本実施形態では、画素シフト素子170は、入力画像の1つのフレームの表示期間を1stフレーム期間と2ndフレーム期間に分け、それぞれの期間の表示において光路を異ならせるように動作する。1stフレーム期間と2ndフレーム期間で液晶素子151に表示される1stサブフレームと2ndサブフレームの生成方法については、後述する。   The shift control unit 171 controls the pixel shift element 170 by changing the voltage or current applied to the pixel shift element 170 in synchronization with the timing at which the liquid crystal control unit 150 drives the liquid crystal element 151, and controls the color synthesis unit. The optical path of the combined light from the 163 is shifted. The pixel shift element 170 is not limited as long as it can shift the optical path of the combined light from the color combining section 163. For example, a parallel flat plate made of a transparent optical member may be used. Alternatively, an element in which a liquid crystal and a birefringent material are bonded may be used. In the present embodiment, the pixel shift element 170 operates so that the display period of one frame of the input image is divided into the first frame period and the second frame period, and the optical paths are different in the display in each period. A method for generating the first and second sub-frames displayed on the liquid crystal element 151 in the first and second frame periods will be described later.

光学系制御部180は専用のマイクロプロセッサを有し、投影光学系181を制御する。但し、光学系制御部180は、必ずしも専用のマイクロプロセッサを有する必要はなく、例えば、ROM111に記憶されたプログラムによって、CPU110が光学系制御部180と同様の処理を実行するようにしても良い。投影光学系181は、複数のレンズとレンズ駆動用のアクチュエータを備え、画素シフト素子170から出力された合成光をスクリーンに投影する。投影光学系181は、レンズをアクチュエータにより駆動することで、投影画像の拡大、縮小、焦点調整などを行うことができる。   The optical system control unit 180 has a dedicated microprocessor and controls the projection optical system 181. However, the optical system control unit 180 does not necessarily need to have a dedicated microprocessor. For example, the CPU 110 may execute the same processing as the optical system control unit 180 by a program stored in the ROM 111. The projection optical system 181 includes a plurality of lenses and a lens driving actuator, and projects the combined light output from the pixel shift element 170 onto a screen. The projection optical system 181 can perform enlargement, reduction, and focus adjustment of a projected image by driving a lens with an actuator.

通信部193は、外部機器と通信接続し、外部機器からの制御信号や静止画データ、動画データなどを受信する。通信部193の通信方式としては、例えば、無線LAN、有線LAN、USB、Bluetooth(登録商標)などがあげられるが、特に限定されるものではない。また、画像入力部130の端子が、例えばHDMI(登録商標)端子であれば、その端子を介してCEC(Consumer Electronics Control)通信を行うものであっても良い。ここで、外部機器は、液晶プロジェクタ100と通信を行うことができるものであれば、パーソナルコンピュータ、カメラ、携帯電話、スマートフォン、ハードディスクレコーダ、ゲーム機、リモコンなど、どのようなものであってもよい。   The communication unit 193 is connected for communication with an external device, and receives a control signal, still image data, moving image data, and the like from the external device. Examples of the communication system of the communication unit 193 include a wireless LAN, a wired LAN, a USB, and Bluetooth (registered trademark), but are not particularly limited. If the terminal of the image input unit 130 is, for example, an HDMI (registered trademark) terminal, the terminal may perform CEC (Consumer Electronics Control) communication via the terminal. Here, the external device may be any device such as a personal computer, a camera, a mobile phone, a smartphone, a hard disk recorder, a game machine, and a remote controller as long as it can communicate with the liquid crystal projector 100. .

なお、本実施形態の画像処理部140、液晶制御部150、光源制御部160、シフト制御部171、光学系制御部180は、これらの各ブロックと同様の処理を行うことのできる単数または複数のマイクロプロセッサあっても良い。または、例えば、ROM111に記憶されたプログラムによって、CPU110が上記の各ブロックと同様の処理を実行しても良い。   Note that the image processing unit 140, the liquid crystal control unit 150, the light source control unit 160, the shift control unit 171, and the optical system control unit 180 of the present embodiment are singular or plural which can perform the same processing as these blocks. There may be a microprocessor. Alternatively, for example, the program stored in the ROM 111 may cause the CPU 110 to execute the same processing as the above blocks.

図2(a)は、液晶素子151R,151G,151B(以下、液晶素子151)の断面構造を示す図である。液晶素子151は、反射型の構成であり、ARコート膜101、ガラス基板102、共通電極103、配向膜104、液晶層105、配向膜106、画素電極107、Si基板108を備える。なお、液晶素子151は透過型の構成であってもよい。   FIG. 2A is a diagram illustrating a cross-sectional structure of the liquid crystal elements 151R, 151G, and 151B (hereinafter, liquid crystal element 151). The liquid crystal element 151 has a reflective structure and includes an AR coat film 101, a glass substrate 102, a common electrode 103, an alignment film 104, a liquid crystal layer 105, an alignment film 106, a pixel electrode 107, and a Si substrate 108. Note that the liquid crystal element 151 may have a transmissive structure.

液晶制御部150は、サブフィールド駆動方式で液晶素子151の各画素を駆動する。すなわち、1フレーム期間を時間軸上で複数のサブフィールド期間に分割し、階調データに応じてサブフィールド期間ごとに画素に対する所定電圧のオン(印加)とオフ(非印加)を制御することで該画素に階調を形成(表示)させる。1フレーム期間は、液晶素子に1フレームの画像が表示される期間である。本実施形態の液晶プロジェクタ100は、入力画像の1フレームの表示期間を2つの期間に分けて、それぞれの期間を1フレーム期間として用いてサブフレームを投影表示する。例えば、入力画像のフレーム周波数を60Hzとすると、液晶プロジェクタ100は液晶素子を120Hzで駆動し、1フレーム期間は8.33msとなる。所定電圧のオンとオフは、第1の電圧(所定電圧)の印加と該第1の電圧より低い第2の電圧の印加と言い換えることもできる。   The liquid crystal control unit 150 drives each pixel of the liquid crystal element 151 by a subfield driving method. That is, one frame period is divided into a plurality of subfield periods on a time axis, and ON (application) and OFF (non-application) of a predetermined voltage to a pixel are controlled for each subfield period according to grayscale data. A gradation is formed (displayed) on the pixel. One frame period is a period in which one frame image is displayed on the liquid crystal element. The liquid crystal projector 100 of the present embodiment divides a display period of one frame of an input image into two periods, and projects and displays a sub-frame using each period as one frame period. For example, if the frame frequency of the input image is 60 Hz, the liquid crystal projector 100 drives the liquid crystal element at 120 Hz, and one frame period is 8.33 ms. Turning on and off the predetermined voltage can be referred to as application of the first voltage (predetermined voltage) and application of the second voltage lower than the first voltage.

以下、本実施形態によるサブフィールド駆動について説明する。なお、液晶制御部150をコンピュータにより構成し、コンピュータプログラムとしての液晶駆動プログラムに従って以下のサブフィールド駆動を制御するようにしてもよい。   Hereinafter, the subfield driving according to the present embodiment will be described. The liquid crystal control unit 150 may be constituted by a computer, and the following subfield driving may be controlled according to a liquid crystal driving program as a computer program.

図2(b)は、本実施形態のサブフィールド駆動における1フレーム期間の複数のサブフィールド期間(ビット長)への分割を示している。各サブフィールド上に記載された数値は、そのサブフィールドの1フレーム期間内での時間重みを示す。本実施形態では、96階調を表現することができる。また、ここでの説明では、時間重み「1+2+4+8」の期間をAサブフィールド期間(第1の期間)と称し、Aサブフィールド期間にてバイナリ表現された階調を示すビットを下位ビットと称する。また、時間重み8の10個のサブフィールド期間をまとめてBサブフィールド期間(第2の期間)と称し、Bサブフィールド期間にてバイナリ表現された階調を示すビットを上位ビットと称する。時間重み1は0.087ms(8.33ms/96)に相当し、時間重み8は0.69ms(8.33ms×8/96)に相当する。   FIG. 2B shows the division of one frame period into a plurality of subfield periods (bit lengths) in the subfield driving of the present embodiment. The numerical value described on each subfield indicates the time weight of the subfield within one frame period. In the present embodiment, 96 gradations can be expressed. In the description here, the period of the time weight “1 + 2 + 4 + 8” is referred to as the A subfield period (first period), and the bit indicating the gray scale expressed in binary in the A subfield period is referred to as the lower bit. Further, the ten subfield periods with the time weight of 8 are collectively referred to as a B subfield period (second period), and a bit indicating a gray scale expressed in binary in the B subfield period is referred to as an upper bit. The time weight 1 corresponds to 0.087 ms (8.33 ms / 96), and the time weight 8 corresponds to 0.69 ms (8.33 ms × 8/96).

さらに、上述した所定電圧をオン(第1の電圧を印加)するサブフィールド期間をオン期間といい、所定電圧をオフする(第1の電圧よりも低い第2の電圧を印加する)サブフィールド期間をオフ期間という。図2(c)は、図2(b)に示したAサブフィールド期間の階調値と画素の駆動を示す。縦軸は階調を、横軸は1フレーム期間を示す。Aサブフィールド期間では、1〜16の16階調が表現される。図中の白いサブフィールド期間は画素が白表示状態となるように所定電圧が印加されたオン期間を示し、黒いサブフィールド期間は画素が黒表示状態となるように所定電圧がオフされたオフ期間を示す。   Further, the above-described subfield period in which the predetermined voltage is turned on (the first voltage is applied) is referred to as an on period, and the predetermined voltage is turned off (the second voltage lower than the first voltage is applied). Is called an off period. FIG. 2C shows the gradation values and the driving of the pixels in the A subfield period shown in FIG. 2B. The vertical axis indicates the gradation, and the horizontal axis indicates one frame period. In the A subfield period, 16 tones of 1 to 16 are expressed. In the figure, a white subfield period indicates an ON period in which a predetermined voltage is applied so that a pixel is in a white display state, and a black subfield period is an OFF period in which a predetermined voltage is turned off so that a pixel is in a black display state. Is shown.

図3は、本実施形態におけるAサブフィールド期間およびBサブフィールド期間(下位および上位ビット)のサブフィールド駆動パターン(以下、駆動パターンという)を示している。図3に示される駆動パターンは、1〜96の階調値を表現する。この駆動パターンにおいて、1フレーム期間の時間中心にはAサブフィールド期間(下位ビット)が配置され、その前後にBサブフィールド期間(上位ビット)が1SF〜5SFと6SF〜10SFとに分割されて配置されている。つまり、Bサブフィールド期間が2つに分割され、分割された期間のそれぞれに2つ以上のサブフィールド期間が含まれている。   FIG. 3 shows a subfield driving pattern (hereinafter, referred to as a driving pattern) in the A subfield period and the B subfield period (lower and upper bits) in the present embodiment. The drive pattern shown in FIG. 3 expresses gradation values of 1 to 96. In this driving pattern, an A subfield period (lower bit) is arranged at the time center of one frame period, and before and after that, a B subfield period (upper bit) is divided into 1SF to 5SF and 6SF to 10SF. Have been. That is, the B subfield period is divided into two, and each of the divided periods includes two or more subfield periods.

図3に示される駆動パターンにおいて、液晶素子における互いに隣接する2画素(隣接画素)に互いに隣接する2階調(隣接階調)、例えば48階調と49階調を表示させる場合に注目する。この場合、Aサブフィールド期間の全体が、48階調ではオン期間、49階調ではオフ期間となる。また、48階調では、Bサブフィールド期間のうち1SF,4SF,5SF,6SF,7SF,10SFがオフ期間となり、2SF,3SF,8SF,9SFがオン期間となる。一方、49階調では、Bサブフィールド期間のうち1SF,5SF,6SF,10SFがオフ期間となり、2SF,3SF,4SF,7SF,8SF,9SFがオン期間となる。そして、このような隣接階調を隣接画素に表示する際には、隣接画素においてオン期間とオフ期間とが重なる期間(以下、オン/オフ隣接期間)が生じる。具体的には、隣接画素に48階調と49階調を表示させる場合には、Bサブフィールド期間のうち4SFと7SFとがオン/オフ隣接期間となる。   In the driving pattern shown in FIG. 3, attention is paid to a case where two adjacent pixels (adjacent pixels) in the liquid crystal element are displayed with two adjacent gray levels (adjacent gray levels), for example, 48 gray levels and 49 gray levels. In this case, the entire A subfield period is an on period at 48 gray scales and an off period at 49 gray scales. In the 48 gray scale, 1SF, 4SF, 5SF, 6SF, 7SF, and 10SF in the B subfield period are off periods, and 2SF, 3SF, 8SF, and 9SF are on periods. On the other hand, in the 49th gradation, 1SF, 5SF, 6SF, and 10SF in the B subfield period are off periods, and 2SF, 3SF, 4SF, 7SF, 8SF, and 9SF are on periods. When such an adjacent gray scale is displayed on an adjacent pixel, a period in which the ON period and the OFF period overlap (hereinafter, an ON / OFF adjacent period) occurs in the adjacent pixel. Specifically, when displaying 48 gray scales and 49 gray scales on adjacent pixels, 4SF and 7SF in the B subfield period are the on / off adjacent periods.

図3に示す駆動パターンでは、48階調と49階調に注目すると、Bサブフィールド期間においてオン/オフ隣接期間が継続するのは時間重みとてして8の1サブフィールド期間(=0.69ms)となっている。そして、この1サブフィールド期間であるオン/オフ隣接期間がAサブレーム期間を挟んで互いに離れて複数(2つ)存在する。このことは、他の隣接階調である16階調と17階調、32階調と33階調、64階調と65階調、80階調と81階調等についても同じである。   In the drive pattern shown in FIG. 3, focusing on the 48th gray scale and the 49th gray scale, the on / off adjacent period continues in the B subfield period as one time subfield period of 8 (= 0. 69 ms). A plurality (two) of the ON / OFF adjacent periods, which are one subfield period, are separated from each other with the A subframe period therebetween. This is the same for the other adjacent gradations of 16 and 17 gradations, 32 and 33 gradations, 64 and 65 gradations, 80 and 81 gradations, and the like.

次に本実施形態におけるサブフィールド駆動方式におけるディスクリネーションの発生メカニズムについて説明する。   Next, the mechanism of occurrence of disclination in the subfield driving method according to the present embodiment will be described.

まず、図4に示すようにマトリックス状に配置された画素が、全白表示状態から1画素ラインごとに白と黒が交互に表示される白黒表示状態に切り替わるときと、全黒表示状態から白黒表示状態に切り替わるときの液晶の応答特性について説明する。図4に示す4×4個の画素は、8μmの画素ピッチでマトリクス状に配置されている。全白表示状態では図4中のA画素ラインの画素およびB画素ラインの画素のいずれもが白を表示する。白黒表示状態では、A画素ラインの画素が白表示状態から黒表示状態に切り替わり、B画素ラインの画素が白表示状態のまま維持される。   First, when the pixels arranged in a matrix as shown in FIG. 4 are switched from the all white display state to the black and white display state in which white and black are alternately displayed for each pixel line, The response characteristics of the liquid crystal when switching to the display state will be described. The 4 × 4 pixels shown in FIG. 4 are arranged in a matrix at a pixel pitch of 8 μm. In the all-white display state, both the pixels on the A pixel line and the pixels on the B pixel line in FIG. 4 display white. In the monochrome display state, the pixels on the A pixel line are switched from the white display state to the black display state, and the pixels on the B pixel line are maintained in the white display state.

図5(a)は、液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図4に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全白表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。   FIG. 5A shows a response characteristic of the liquid crystal. The horizontal axis indicates the position of the pixel, and the vertical axis indicates the brightness (however, the ratio when white is 1) of each pixel. 0 to 8 μm on the horizontal axis indicates the pixels on the A pixel line shown in FIG. 4, and 8 to 16 μm indicate the pixels on the B pixel line. A plurality of curves indicate brightness for each elapsed time (0.3 ms, 0.6 ms, 1.0 ms, 1.3 ms) when the switching point from the all white display state to the black and white display state is 0 ms.

上述したようにA画素ラインの画素が白表示状態から黒表示状態に切り替わるが、液晶におけるプレチルト角度の向きの関係からA画素ラインの画素はディスクリネーションの影響を受けずに比較的均一に明るさが変化していく(暗くなっていく)。一方、B画素ラインの画素では、全白表示状態ではディスクリネーションは発生していない。しかし、B画素ラインの画素は、白黒表示状態になるにつれて(A画素ラインの画素が黒表示になるにつれて)、ディスクリネーションの影響を受ける。すなわち、B画素ラインの画素は、時間の経過とともに徐々に明るさ曲線がいびつな形になり、特に12μm〜16μm付近で暗くなる(暗線が現れる)。   As described above, the pixels on the A pixel line are switched from the white display state to the black display state, but the pixels on the A pixel line are relatively uniformly bright without being affected by disclination due to the relationship of the direction of the pretilt angle in the liquid crystal. Changes (darkens). On the other hand, in the pixels on the B pixel line, no disclination has occurred in the all white display state. However, the pixels on the B pixel line are affected by the disclination as the monochrome display state is reached (as the pixels on the A pixel line are displayed black). That is, the brightness curve of the pixels on the B pixel line gradually becomes distorted with the passage of time, and particularly, the brightness curve becomes dark around 12 μm to 16 μm (dark lines appear).

一般に、入力階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)は、液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。液晶素子全画面に同じ階調を表示させた場合、ディスクリネーションは発生しない。こうして作成されたガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができなくなる。   In general, a gamma curve (gamma characteristic) that determines a driving gradation of a liquid crystal element with respect to an input gradation is created on the assumption that a response characteristic when the gradation is changed while displaying the same gradation on the entire surface of the liquid crystal element. . When the same gradation is displayed on the entire screen of the liquid crystal element, no disclination occurs. When the liquid crystal element is driven using the gamma curve created in this way, disclination occurs in a black-and-white display state, and only a brightness lower than the original brightness according to the gamma curve can be obtained.

図5(b)は、液晶素子を全白表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさと称し、全白表示状態を1としたときの比率で示す)の変化を示す。明るさは、全白表示状態を1としたときの比率で示している。A画素ラインの画素の明るさは図5(a)の1〜6μm付近に示す応答特性に近い特性で変化し、ディスクリネーションが発生しない(「ディスクリネーション無し」)場合、B画素ラインの画素の明るさは全域が100%の明るさで白が表示された状態となる。この場合、A画素ラインが「1」から「0」へ、B画素ラインが「1」を維持するので、明るさは「1」から「0.5」へ変化し、明るさの低下量は0.5となる。これに対して、図5(a)のようにディスクリネーションが発生した(「ディスクリネーション有り」)場合、明るさの低下量はディスクリネーションが発生しない(「ディスクリネーション無し」)場合の明るさの低下量に比べて大きくなっていく。   FIG. 5B shows a change in brightness depending on the presence or absence of disclination when the liquid crystal element is switched from the all white display state to the black and white display state. The horizontal axis indicates the elapsed time from the switching time, and the vertical axis indicates the integrated value of the total brightness of the pixels of the A and B pixel lines (hereinafter simply referred to as brightness, and the ratio when the all white display state is 1). ). The brightness is shown as a ratio when the all white display state is set to 1. The brightness of the pixels in the A pixel line changes with characteristics close to the response characteristics shown in the vicinity of 1 to 6 μm in FIG. 5A, and when disclination does not occur (“no disclination”), the brightness of the B pixel line changes. The brightness of the pixels is such that white is displayed with 100% brightness over the entire area. In this case, since the A pixel line maintains “1” from “0” and the B pixel line maintains “1”, the brightness changes from “1” to “0.5”, and the amount of decrease in brightness is 0.5. On the other hand, as shown in FIG. 5A, when disclination occurs (“disclination is present”), the amount of decrease in brightness is when disclination does not occur (“no disclination”). It becomes larger than the amount of decrease in brightness.

一方、全黒表示状態から白黒表示に切り替えるときには、例えば、図4に示したA画素ラインの画素よびB画素ラインの画素がともに黒表示状態から、A画素ラインの画素を黒表示状態としたままB画素ラインの画素を白表示状態とする。図6(a)には、このときの液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図4に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全黒表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。   On the other hand, when switching from the all-black display state to the black-and-white display state, for example, both the pixels of the A pixel line and the pixels of the B pixel line shown in FIG. The pixels on the B pixel line are set to a white display state. FIG. 6A shows the response characteristics of the liquid crystal at this time. The horizontal axis indicates the position of the pixel, and the vertical axis indicates the brightness (however, the ratio when white is 1) of each pixel. 0 to 8 μm on the horizontal axis indicates the pixels on the A pixel line shown in FIG. 4, and 8 to 16 μm indicate the pixels on the B pixel line. A plurality of curves indicate brightness for each elapsed time (0.3 ms, 0.6 ms, 1.0 ms, 1.3 ms) when the switching point from the all black display state to the black and white display state is 0 ms.

上述したようにB画素ラインの画素が黒表示状態から白表示状態に切り替わるが、B画素ラインの画素では、白表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になる。そして、特に12μm〜16μm付近で暗くなる(暗線が現れる)。また、時間経過に伴って明るさ曲線のいびつな形が顕著になっていく。   As described above, the pixels on the B pixel line are switched from the black display state to the white display state. However, the pixels on the B pixel line gradually change over time due to the disclination after the white display state. The brightness curve becomes irregular. And it becomes dark especially in the vicinity of 12 μm to 16 μm (dark lines appear). In addition, the irregular shape of the brightness curve becomes remarkable with the passage of time.

先にも説明したように、一般に入力階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。   As described above, in general, the gamma curve (gamma characteristic) that determines the driving gradation of the liquid crystal element with respect to the input gradation changes while displaying the same gradation on the entire surface of the liquid crystal element where disclination does not occur. It is created on the premise of the response characteristics in the case where it is performed. Therefore, when a liquid crystal element is driven using such a gamma curve, disclination occurs in a black-and-white display state, and only a brightness lower than the original brightness according to the gamma curve can be obtained.

図6(b)は、液晶素子を全黒表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさといい、全白表示状態を1としたときの比率で示す)を示す。ディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさは、A画素ラインの画素が常に黒表示状態であり、B画素ラインの画素が黒表示状態から白表示状態に切り替わっていくときの明るさの変化を示している。一方、ディスクリネーションが発生する(「ディスクリネーション有り」の)場合は、図6(a)に示したA画素ラインの画素とB画素ラインの画素の明るさの和の積分値の変化を示している。   FIG. 6B shows a change in brightness depending on the presence or absence of disclination when the liquid crystal element is switched from the all black display state to the black and white display state. The horizontal axis indicates the elapsed time from the switching point, and the vertical axis indicates the integrated value of the total brightness of the pixels of the A and B pixel lines (hereinafter, simply referred to as brightness, and the ratio when the all white display state is 1). ). When the disclination does not occur (“no disclination”), the brightness is such that the pixels on the A pixel line are always in the black display state, and the pixels on the B pixel line are switched from the black display state to the white display state. It shows the change in brightness when going. On the other hand, when disclination occurs ("discontinuation is present"), the change in the integrated value of the sum of the brightness of the pixels of the A pixel line and the B pixel line shown in FIG. Is shown.

図6(b)において、ディスクリネーションが発生する場合は、ディスクリネーションが発生しない場合に比べて、時間経過に伴う明るさの増加量が少ない。すなわち、全黒表示状態から白黒表示状態に切り替わった後にディスクリネーションが発生する時間が長いほど、ディスクリネーションが発生しない場合に対してより暗くなる。   In FIG. 6B, when disclination occurs, the amount of increase in brightness over time is smaller than when disclination does not occur. In other words, the longer the time during which disclination occurs after switching from the all-black display state to the black-and-white display state, the darker is the case where no disclination occurs.

図3に示した駆動パターンによってA画素ラインの画素に48階調を表示させ、B画素ラインの画素に49階調を表示させる場合について説明する。この駆動パターンを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフィールド期間における4SFと7SFである。4SFの前の3SFはA画素ラインの画素およびB画素ラインの画素がともに白表示状態であり、ディスクリネーションは発生しない期間である。4SFでの液晶の応答特性は、図5(b)における「ディスクリネーション有り」に相当する特性となる。3SFでは全白表示状態であるため明るさは100%出力されており、4SFの0.69msの間にディスクリネーションが発生する。従って、4SFの開始時が図5(b)の0msに相当し、4SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.67に対して0.62まで低下する。   A case will be described in which pixels on the A pixel line display 48 tones and pixels on the B pixel line display 49 tones using the drive pattern shown in FIG. When this drive pattern is used, during the period in which disclination occurs, 4SF in the B subfield period in which the pixels in the A pixel line are in a black display state and the pixels in the B pixel line are in a white display state in a disclination occurrence display state. And 7SF. The 3SF before the 4SF is a period in which the pixels on the A pixel line and the pixels on the B pixel line are both in a white display state and no disclination occurs. The response characteristic of the liquid crystal in the 4SF is a characteristic corresponding to “with disclination” in FIG. 5B. Since 3SF is in the all-white display state, 100% of the brightness is output, and disclination occurs during 0.69 ms of 4SF. Therefore, the start time of 4SF corresponds to 0 ms in FIG. 5B, and the end time of 4SF corresponds to 0.69 ms. At this time, the brightness decreases to 0.62 from 0.67 when no disclination occurs.

また、もう1つのディスクリネーションが発生するサブフィールド期間である7SFでの液晶の応答特性は、図6(b)における「ディスクリネーション有り」に相当する特性となる。6SFでは全黒表示状態であるため明るさは0%であり、7SFの0.69msの間にディスクリネーションが発生する。従って、7SFの開始時が図6(b)の0msに相当し、7SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18まで低下する。そして、4SFと7SFでディスクリネーションが発生しない場合の明るさの和は0.92(=0.67+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.80(=0.62+0.18)となる。前述したように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で87%(=0.80/0.92)まで暗くなる。   In addition, the response characteristic of the liquid crystal in 7SF, which is a subfield period in which another disclination occurs, is a characteristic corresponding to “discontinuation is present” in FIG. 6B. In 6SF, the brightness is 0% because of the all-black display state, and disclination occurs within 0.69 ms of 7SF. Therefore, the start time of 7SF corresponds to 0 ms in FIG. 6B, and the end time of 7SF corresponds to 0.69 ms. At this time, the brightness decreases to 0.18 from 0.25 when no disclination occurs. The sum of brightness when disclination does not occur in 4SF and 7SF is 0.92 (= 0.67 + 0.25), whereas the sum of brightness when disclination occurs is 0.80 (= 0.62 + 0.18). As described above, on the basis of the gamma characteristic created on the assumption that the entire surface has the same gradation, the ratio becomes dark to 87% (= 0.80 / 0.92) in the disclination occurrence display state.

次に、他の隣接階調を表示する場合について説明する。本実施形態において、図3に示した駆動パターンによってA画素ラインの画素に16階調を表示させ、B画素ラインの画素に17階調を表示させる場合について説明する。この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフィールド期間における3SFと8SFである。3SFの前の2SFではA画素ラインの画素およびB画素ラインの画素のいずれも黒表示状態であり、ディスクリネーションは発生しない期間である。3SFでの液晶の応答特性は、図6(b)における「ディスクリネーション有り」に相当する特性となる。2SFでは全黒表示状態であるため明るさは0%であり、3SFの0.69msの間にディスクリネーションが発生するため、3SFの開始時が図6(b)の0msに相当し、3SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18まで低下する。   Next, a case where another adjacent gray scale is displayed will be described. In the present embodiment, a case will be described in which the pixels on the A pixel line display 16 tones and the pixels on the B pixel line display 17 tones using the drive pattern shown in FIG. When the gradation data is used, the period in which the disclination occurs is in the B subfield period in which the pixels in the A pixel line are in a black display state and the pixels in the B pixel line are in a white display state in a disclination occurrence display state. 3SF and 8SF. In 2SF before 3SF, both the pixels on the A pixel line and the pixels on the B pixel line are in the black display state, and this is a period in which disclination does not occur. The response characteristic of the liquid crystal in the 3SF is a characteristic corresponding to “with disclination” in FIG. 6B. In 2SF, the brightness is 0% because of the all-black display state, and disclination occurs during 0.69 ms of 3SF. Therefore, the start of 3SF corresponds to 0 ms in FIG. Is equivalent to 0.69 ms. At this time, the brightness decreases to 0.18 from 0.25 when no disclination occurs.

もう1つのディスクリネーションが発生するサブフィールド期間である8SFでの液晶の応答特性も図6(b)における「ディスクリネーション有り」に相当する特性となる。7SFでは全黒表示状態であるため明るさは0%であり、8SFの0.69msの間にディスクリネーションが発生するため、8SFの開始時が図6(b)の0msに相当し、8SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18まで低下する。そして、3SFと8SFでディスクリネーションが発生しない場合の明るさの和は0.50(=0.25+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.36(=0.18+0.18)となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で72%(=0.36/0.50)まで暗くなる。   The response characteristic of the liquid crystal in 8SF, which is a subfield period in which another disclination occurs, is also a property corresponding to “discrimination is present” in FIG. 6B. In 7SF, the brightness is 0% because of the all-black display state, and disclination occurs during 0.69 ms of 8SF. Therefore, the start of 8SF corresponds to 0 ms in FIG. Is equivalent to 0.69 ms. At this time, the brightness decreases to 0.18 from 0.25 when no disclination occurs. The sum of brightness when no disclination occurs in 3SF and 8SF is 0.50 (= 0.25 + 0.25), whereas the sum of brightness when disclination occurs is 0.36 (= 0.18 + 0.18). On the basis of the gamma characteristic created on the assumption that the entire surface has the same gradation, the ratio becomes dark to 72% (= 0.36 / 0.50) in the disclination occurrence display state.

以上、説明したメカニズムによりディスクリネーションが発生し、ディスクリネーションが発生した画素はディスクリネーションが発生しない画素と比較して暗く表示される。なお、本実施形態では、図3に示される駆動パターンを用いてディスクリネーションの発生原理を説明したが、他のサブフィールド駆動パターンであっても、同様の原理でディスクリネーションが発生する。ディスクリネーションによる明るさの低下が視認されづらくする方法については後述するが、後述する方法によってディスクリネーションによる明るさの低下が視認されづらくなる効果は、サブフィールド駆動方式の駆動パターンによらない。   As described above, disclination occurs due to the mechanism described above, and pixels in which disclination has occurred are displayed darker than pixels in which disclination does not occur. In the present embodiment, the principle of the occurrence of disclination has been described using the drive pattern shown in FIG. 3. However, disclination occurs according to the same principle in other subfield drive patterns. The method of making the decrease in brightness due to disclination less visible will be described later. However, the effect of making the decrease in brightness less due to disclination less visible due to the method described below does not depend on the drive pattern of the subfield drive system. .

次に、図7を用いて画像処理部140の内部構成と動作、および液晶制御部150の動作について説明する。図7に示されるように、画像処理部140は、前処理部141、縮小画像生成部142、画像メモリ143、階調変換部145および出力同期信号生成部149を備え、各部はレジスタバス199を介してCPU110と接続されている。   Next, the internal configuration and operation of the image processing unit 140 and the operation of the liquid crystal control unit 150 will be described with reference to FIG. As shown in FIG. 7, the image processing unit 140 includes a pre-processing unit 141, a reduced image generation unit 142, an image memory 143, a gradation conversion unit 145, and an output synchronization signal generation unit 149, and each unit includes a register bus 199. It is connected to the CPU 110 through the CPU.

前処理部141は、画像入力部130から入力された画像を、液晶素子151R、151G、151Bに適した色空間、解像度へ変換する。具体的には、色空間変換、幾何学変形補正(ワーピング、台形補正)、拡大縮小処理を含む表示レイアウトの変換処理、などを行う。処理後の画像IMGは、縮小画像生成部142へ供給される。   The pre-processing unit 141 converts an image input from the image input unit 130 into a color space and resolution suitable for the liquid crystal elements 151R, 151G, and 151B. Specifically, color space conversion, geometric deformation correction (warping, trapezoidal correction), display layout conversion processing including enlargement / reduction processing, and the like are performed. The processed image IMG is supplied to the reduced image generation unit 142.

縮小画像生成部142は、前処理部141から出力された画像IMGを画像メモリ143に書き込み、画素シフト表示のための1stサブフレームDIV_Aと、2ndサブフレームDIV_Bを生成する。また、縮小画像生成部142は、1stサブフレームDIV_Aと、2ndサブフレームDIV_Bを倍速して出力する。すなわち、入力画像のフレーム周波数が60Hzである場合、120Hzで1stサブフレームDIV_Aと、2ndサブフレームDIV_Bを出力する。また、縮小画像生成部142は、当該タイミングで出力している画像が、1stサブフレームDIV_Aか2ndサブフレームDIV_Bかを識別可能な同期信号を出力する。   The reduced image generation unit 142 writes the image IMG output from the preprocessing unit 141 into the image memory 143, and generates a first subframe DIV_A and a second subframe DIV_B for pixel shift display. The reduced image generation unit 142 outputs the first subframe DIV_A and the second subframe DIV_B at double speed. That is, when the frame frequency of the input image is 60 Hz, the first subframe DIV_A and the second subframe DIV_B are output at 120 Hz. Further, the reduced image generation unit 142 outputs a synchronization signal that can identify whether the image output at the timing is the first subframe DIV_A or the second subframe DIV_B.

次に、前処理部141から出力された画像IMGから画素シフト処理のための1stサブフレームDIV_Aと2ndサブフレームDIB_Bを生成する方法を具体的に説明する。縮小画像生成部142は、画素シフト処理が実行される場合に、それぞれ異なるサンプリング位相で1つのフレームの画素の階調値をサンプリングして、複数のサブフレームを生成する。より具体的には、まず、縮小画像生成部142は、画像メモリ143に格納されている画像IMGの水平方向、垂直方向の座標がともに偶数である画素データ(画素の階調値)を図8(a)のようにサンプリングして、1stサブフレームDIV_Aとして出力する。そして、次に、縮小画像生成部142は、図8(a)のように画像メモリ143から画像IMGの水平垂直方向の座標がともに奇数である画素データをサンプリングして、2ndサブフレームDIV_Bとして出力する。なお、縮小画像生成部142は、縮小画像を生成せずに、縮小画像生成部142へ入力された入力画像をそのまま1stサブフレームおよび2ndサブフレームとして階調変換部145に出力することもできる。   Next, a method of generating the first subframe DIV_A and the second subframe DIB_B for pixel shift processing from the image IMG output from the preprocessing unit 141 will be specifically described. When the pixel shift process is performed, the reduced image generation unit 142 generates a plurality of subframes by sampling the gradation values of the pixels of one frame at different sampling phases. More specifically, first, the reduced image generation unit 142 converts the pixel data (tone values of the pixels) of the image IMG stored in the image memory 143 whose horizontal and vertical coordinates are both even numbers in FIG. As shown in (a), sampling is performed and output as the first subframe DIV_A. Next, as shown in FIG. 8A, the reduced image generation unit 142 samples pixel data in which the horizontal and vertical coordinates of the image IMG are both odd from the image memory 143 and outputs the sampled data as the second sub-frame DIV_B. I do. Note that the reduced image generation unit 142 can also output the input image input to the reduced image generation unit 142 as it is to the gradation conversion unit 145 as a first subframe and a second subframe without generating a reduced image.

次に、画素シフト処理において1stサブフレームDIV_Aと、2ndサブフレームDIV_Bがどのように投影面上に出力されるかについて説明する。図8(b)に1stサブフレームDIV_Aと、2ndサブフレームDIV_Bの投影面上における投影位置との関係を示す。図8(b)において座標の記載された四角形が1stフレーム期間における投影位置の1画素を表しており、この四角形の集合体が1stフレーム期間における投影画像(1stサブフレームDIV_A)となる。一方、ハッチングされた四角形は2ndフレーム期間における投影位置の1画素を表しており、この四角形の集合体が2ndフレーム期間における投影画像(2ndサブフレームDIV_B)となる。1stサブフレームDIV_Aと2ndサブフレームDIV_Bは、画素シフト素子170によって光路がシフトされることにより、結果として図8(b)のように、水平垂直方向にそれぞれ1/2画素シフトした位置に投影される。   Next, how the first sub-frame DIV_A and the second sub-frame DIV_B are output on the projection plane in the pixel shift processing will be described. FIG. 8B shows the relationship between the projection positions of the first sub-frame DIV_A and the second sub-frame DIV_B on the projection plane. In FIG. 8B, a rectangle with coordinates described therein represents one pixel at the projection position in the first frame period, and a set of the rectangles becomes a projection image (1st sub-frame DIV_A) in the first frame period. On the other hand, the hatched rectangle represents one pixel at the projection position in the 2nd frame period, and an aggregate of the rectangles becomes a projection image (2nd subframe DIV_B) in the 2nd frame period. The 1st sub-frame DIV_A and the 2nd sub-frame DIV_B are projected at positions shifted by 1/2 pixel in the horizontal and vertical directions, respectively, as a result as shown in FIG. You.

図7に戻り、階調変換部145は、自身に入力される画像データに対して、フレーム毎にそれぞれ異なる階調変換処理を適用することができる。本実施形態では、階調変換部145が用いる、入力階調から出力階調への変換特性として、入力画像に所定のゲイン係数を乗じる例を示す。図9(a)に階調変換部145の一構成例を示す。本例における階調変換部145は、ゲイン係数決定部200およびゲイン処理部201で構成される。   Returning to FIG. 7, the tone conversion unit 145 can apply different tone conversion processes to image data input thereto for each frame. In the present embodiment, an example in which an input image is multiplied by a predetermined gain coefficient as a conversion characteristic from an input gradation to an output gradation used by the gradation conversion unit 145 will be described. FIG. 9A shows an example of the configuration of the tone conversion unit 145. The tone conversion unit 145 in the present example includes a gain coefficient determination unit 200 and a gain processing unit 201.

ゲイン係数決定部200は、自身に入力される出力同期信号に同期して、1つのフレーム期間を分割して得られる分割期間毎に異なるゲイン係数を決定し、ゲイン処理部201に通知する。ここではある分割期間に対するゲイン係数を100%とし、その次の分割期間に対するゲイン係数を90%とするものとする。ゲイン処理部201は、入力画像信号に対して、ゲイン係数決定部200が決定したゲイン係数を乗算するゲイン処理を行う。これにより、縮小画像生成部142から出力された1stサブフレームと2ndサブフレームでは、それぞれ異なるゲイン係数が乗じられる。   The gain coefficient determination unit 200 determines a different gain coefficient for each divided period obtained by dividing one frame period in synchronization with the output synchronization signal input thereto, and notifies the gain processing unit 201 of the determined gain coefficient. Here, it is assumed that the gain coefficient for a certain divided period is 100% and the gain coefficient for the next divided period is 90%. The gain processing unit 201 performs a gain process of multiplying the input image signal by the gain coefficient determined by the gain coefficient determination unit 200. Thus, the first subframe and the second subframe output from the reduced image generation unit 142 are multiplied by different gain coefficients.

上記のように階調変換部145が分割期間ごとに、すなわちサブフレームごとに異なるゲイン処理を行うことにより、ディスクリネーションによる画素の明るさの低下を視認されづらくすることができる。この仕組みについて図10を用いて説明する。なお、図10において、ディスクりネーションによる暗線は理解のために模式的に示したものであり、実際に発生する暗線の濃度等を忠実に描画したものではない。   As described above, the gradation conversion unit 145 performs different gain processing for each divided period, that is, for each subframe, so that it is possible to make it difficult to visually recognize a decrease in pixel brightness due to disclination. This mechanism will be described with reference to FIG. In FIG. 10, dark lines due to discrimination are schematically shown for understanding, and do not accurately represent the density of the dark lines actually generated.

図10(a)は、ゲイン係数が100%の時の入力階調値と出力階調値の関係(入出力階調特性)と観察者により視認される投影画像のイメージを示している。ここでは、水平方向に96画素を有する液晶素子151により、右方向に単純に一階調ずつ増加するグラデーション画像を表示した場合が示されている。このグラデーション画像の表示において、ディスクリネーションが生じない画素は滑らかな濃淡が表現される。一方で、隣接画素の駆動状態でオン期間とオフ期間が重なる時間が長い隣接階調ではディスクリネーションの影響により明るさが低下し暗線が知覚される。図10(a)では、ディスクリネーションによる暗線が5箇所知覚されるものとして説明する。   FIG. 10A shows the relationship between the input tone value and the output tone value (input / output tone characteristic) when the gain coefficient is 100%, and the image of the projected image visually recognized by the observer. Here, a case is shown in which a liquid crystal element 151 having 96 pixels in the horizontal direction displays a gradation image that simply increases by one gradation in the right direction. In the display of this gradation image, pixels in which disclination does not occur have a smooth gradation. On the other hand, in an adjacent gray scale in which the on-period and the off-period overlap each other for a long time in the driving state of the adjacent pixel, the brightness decreases due to the effect of disclination and a dark line is perceived. In FIG. 10A, a description will be given assuming that five dark lines due to disclination are perceived.

なお、以下、ディスクリネーションによる画素の明るさの低下を視認されづらくすることができる説明を簡単にするため、画素シフト素子170が駆動しない場合、すなわちサブフレームごとに光路をシフトしない場合の投影画像を例にとって説明する。   Hereinafter, in order to simplify the description that makes it difficult to visually recognize the decrease in the brightness of the pixel due to the disclination, the projection in the case where the pixel shift element 170 is not driven, that is, the case where the optical path is not shifted for each subframe is described. This will be described with reference to an image.

階調値64と階調値65が隣接する位置に発生しているディスクリネーションに着目する。ここで、上記と同様のグラデーション画像に対して、ゲイン係数90%のゲインを適用した場合のディスクリネーションの位置の変化について図10(b)を用いて説明する。ゲイン係数90%のゲイン処理により、階調値64と階調値65の隣接関係は、入力の階調値が71と72の画素へと移動する。よって、ディスクリネーションによる暗線は階調値64を表示している入力の階調値が71の画素で発生する。   Attention is paid to disclination occurring at a position where the gradation value 64 and the gradation value 65 are adjacent to each other. Here, a change in the position of disclination when a gain of 90% is applied to a gradation image similar to the above will be described with reference to FIG. By the gain processing with the gain coefficient of 90%, the adjacent relationship between the gradation value 64 and the gradation value 65 moves to the pixels whose input gradation values are 71 and 72. Therefore, a dark line due to disclination is generated in a pixel having an input gradation value of 71 and displaying a gradation value of 64.

階調変換部145は、ゲイン係数100%とゲイン係数90%をサブフレーム毎(分割期間ごと)に交互に切り替えるため、投影される画像も図10(a)と図10(b)に示した画像がサブフレーム毎に交互に切り替わる。この切り替わり周期が一定以上であると、観察者には2フレームの画像が積分されて知覚されるため、ディスクリネーションによる暗線も図10(c)のように約1/2の濃さとなって知覚される。以上が、階調変換部145の動作がディスクリネーションによる暗線を視認されづらくする原理である。なお、この原理は他の位置にて発生しているディスクリネーションに関しても同様である。   Since the gradation conversion unit 145 alternately switches the gain coefficient of 100% and the gain coefficient of 90% for each subframe (for each divided period), the projected images are also shown in FIGS. 10A and 10B. The image switches alternately for each sub-frame. If the switching cycle is longer than a certain period, the observer integrates and perceives the image of the two frames, so that the dark line due to the disclination becomes about 1/2 dark as shown in FIG. Perceived. The above is the principle that the operation of the gradation conversion unit 145 makes it difficult for a dark line due to disclination to be visually recognized. This principle applies to disclinations occurring at other positions.

図7に戻り、出力同期信号生成部149は、出力同期信号を生成するブロックであり、自身に入力されている不図示のドットクロックのベースとなる基準クロックをカウントして出力同期信号を生成する。出力同期信号は、縮小画像生成部142による画像メモリ143の読み出しタイミング、液晶制御部150による液晶素子151R、G、Bの駆動タイミング、シフト制御部171による画素シフト素子170の駆動タイミング、を同期化する基準信号となる。   Returning to FIG. 7, the output synchronization signal generation unit 149 is a block for generating an output synchronization signal, and generates an output synchronization signal by counting a reference clock serving as a base of a dot clock (not shown) input thereto. . The output synchronization signal synchronizes the read timing of the image memory 143 by the reduced image generation unit 142, the drive timing of the liquid crystal elements 151R, G, B by the liquid crystal control unit 150, and the drive timing of the pixel shift element 170 by the shift control unit 171. The reference signal is

次に、実施形態1による投影処理を説明する。CPU110は、画素シフト処理のオン/オフおよび階調変換部145が適用するゲイン係数を入力画像の解像度に応じて制御することにより、コストを抑えつつ、ディスクリネーションによる画質低下を抑制し、画素シフトによる高解像度化を実現する。すなわち、階調変換部145は、入力画像の1つのフレームから得られる複数のサブフレームのそれぞれに異なる変換特性(本例では、ゲイン係数)を適用することができる。そして、階調変換部145は、複数のサブフレームの投影位置をずらすように投影を行う画素シフト処理の実行時に各サブフレームに適用する変換特性の差を、画素シフト処理の非実行時に各サブフレームに適用する変換特性の差よりも小さくする。以下では、変換特性の一例としてゲイン係数を用い、画素シフト処理実行時には各サブフレームに適用するゲイン係数の差をゼロにする構成を説明する。図11に実施形態1におけるCPU110が実施する投影制御のフローチャートを示す。なお、ステップS110からS115までの処理は、画像入力部130に入力される画像フォーマットが変わるたびにCPU110により実行される。   Next, the projection processing according to the first embodiment will be described. The CPU 110 controls on / off of the pixel shift processing and the gain coefficient applied by the gradation conversion unit 145 according to the resolution of the input image, thereby suppressing cost reduction and suppressing image quality deterioration due to disclination. Achieve higher resolution by shifting. That is, the gradation conversion unit 145 can apply different conversion characteristics (gain coefficients in this example) to each of a plurality of subframes obtained from one frame of the input image. Then, the gradation conversion unit 145 calculates the difference between the conversion characteristics applied to each sub-frame at the time of performing the pixel shift process of performing projection so as to shift the projection positions of the plurality of sub-frames, and performs the conversion at the time of non-execution of the pixel shift process. The difference is smaller than the difference between the conversion characteristics applied to the frame. In the following, a configuration will be described in which a gain coefficient is used as an example of the conversion characteristic, and the difference between the gain coefficients applied to each subframe is zero when the pixel shift process is performed. FIG. 11 shows a flowchart of the projection control performed by the CPU 110 in the first embodiment. Note that the processing from step S110 to S115 is executed by the CPU 110 every time the image format input to the image input unit 130 changes.

ステップS110において、CPU110は、画像入力部130に入力される入力画像の解像度情報を取得する。解像度情報は、例えば、入力画像(画像データ)のヘッダ情報から取得され得る。ステップS111において、CPU110は、ステップS110で取得した入力画像の解像度と液晶素子151の表示可能な所定の解像度を比較する。例えば、本例では、所定の解像度として、液晶素子151の表示可能な最大解像度を用いる。CPU110は、入力画像の解像度が液晶素子151の最大解像度より大きいと判断した場合、ステップS114に進み、入力画像の解像度が液晶素子151の最大解像度以下であると判断した場合、ステップS112に進む。   In step S110, CPU 110 acquires resolution information of an input image input to image input unit 130. The resolution information can be obtained, for example, from header information of an input image (image data). In step S111, the CPU 110 compares the resolution of the input image acquired in step S110 with a predetermined displayable resolution of the liquid crystal element 151. For example, in this example, the maximum resolution that the liquid crystal element 151 can display is used as the predetermined resolution. If the CPU 110 determines that the resolution of the input image is larger than the maximum resolution of the liquid crystal element 151, the process proceeds to step S114. If the CPU 110 determines that the resolution of the input image is equal to or less than the maximum resolution of the liquid crystal device 151, the process proceeds to step S112.

ステップS112において、CPU110は、画素シフト処理をオフにする。具体的には、シフト制御部171に画素シフト素子170を駆動しないよう指示を出す。さらに、縮小画像生成部142に対して、縮小画像を生成せず、縮小画像生成部142の入力画像をそのまま階調変換部145へ出力するよう指示を出す。ステップS113において、CPU110は、階調変換部145が1stサブフレームと2ndサブフレームとで異なるゲイン係数を適用するゲイン処理を行うよう指示する。   In step S112, the CPU 110 turns off the pixel shift processing. Specifically, it instructs the shift control section 171 not to drive the pixel shift element 170. Further, it instructs the reduced image generation section 142 to output the input image of the reduced image generation section 142 to the gradation conversion section 145 without generating the reduced image. In step S113, the CPU 110 instructs the gradation conversion unit 145 to perform a gain process for applying different gain coefficients between the first subframe and the second subframe.

他方、ステップS111において入力画像の解像度が液晶素子151の解像度よりも大きいと判定された場合、ステップS114において、CPU110は、画素シフト処理をオンにする。具体的には、シフト制御部171に画素シフト素子170を駆動するよう指示を出す。さらに、縮小画像生成部142に対して、画素シフトのための間引き画像(1stサブフレームDIV_Aおよび2ndサブフレームDIV_B)を生成し階調変換部145へ出力するよう指示を出す。ステップS115において、CPU110は、階調変換部145が1stサブフレームと2ndサブフレームで同じゲイン係数を適用するように、階調変換部145に対して指示を出す。   On the other hand, when it is determined in step S111 that the resolution of the input image is larger than the resolution of the liquid crystal element 151, in step S114, the CPU 110 turns on the pixel shift process. Specifically, it instructs the shift control unit 171 to drive the pixel shift element 170. Further, it instructs the reduced image generation unit 142 to generate thinned images (1st subframe DIV_A and 2nd subframe DIV_B) for pixel shift and output them to the gradation conversion unit 145. In step S115, the CPU 110 issues an instruction to the gradation conversion unit 145 so that the gradation conversion unit 145 applies the same gain coefficient to the first subframe and the second subframe.

上記処理では、画素シフト処理が有効(オン)の場合に1stフレーム期間と2ndフレーム期間で同じゲイン係数が適用される(ステップS115)。これは、画素シフト処理が有効(オン)の場合に、異なるゲイン係数を用いたゲイン処理を行うと画素シフトによる高解像化の効果が低下してしまう場合があるためである。画素シフト処理において1stサブフレームDIV_A、2ndサブフレームDIV_Bのそれぞれに対して異なるゲイン係数を用いたゲイン処理を行うことにより高解像度化の効果が低下してしまう例について、図12を参照しながら説明する。   In the above processing, when the pixel shift processing is valid (ON), the same gain coefficient is applied in the first frame period and the second frame period (step S115). This is because, when the pixel shift processing is valid (ON), performing gain processing using different gain coefficients may reduce the effect of high resolution by pixel shift. An example in which the effect of high resolution is reduced by performing gain processing using different gain coefficients on each of the first subframe DIV_A and the second subframe DIV_B in the pixel shift processing will be described with reference to FIG. I do.

図12(a)は縮小画像生成部142に入力される入力画像(画像IMG)を表している。なお、1つの四角が各画像データの1画素を表し、四角の中の数字が各画素の階調値を表している。縮小画像生成部142は、図12(a)の実線で囲った画素をサンプリングし1stサブフレームDIV_Aを、破線で囲った画素をサンプリングし2ndサブフレームDIV_Bを、それぞれ生成する。この場合の、1stサブフレームDIV_Aと2ndサブフレームDIV_Bを図12(b)と図12(c)にそれぞれ示す。この1stサブフレームDIV_Aと2ndサブフレームDIV_Bが階調変換部145の処理を経ずに出力された場合の投影画像のイメージを図12(d)に示す。2ndサブフレームDIV_Bは1stサブフレームDIV_Aに対して、右下に1/2画素シフトして投影される。結果、図12(d)の各画素は、1stサブフレームDIV_Aと1/2画素シフトした2ndサブフレームDIV_Bの階調値を時間積分(平均)した階調値となる。   FIG. 12A illustrates an input image (image IMG) input to the reduced image generation unit 142. Note that one square represents one pixel of each image data, and the number in the square represents the gradation value of each pixel. The reduced image generation unit 142 generates a first subframe DIV_A by sampling pixels surrounded by a solid line in FIG. 12A and generates a second subframe DIV_B by sampling pixels surrounded by a broken line. In this case, the first subframe DIV_A and the second subframe DIV_B are shown in FIGS. 12B and 12C, respectively. FIG. 12D shows an image of a projected image when the first subframe DIV_A and the second subframe DIV_B are output without going through the processing of the gradation conversion unit 145. The second sub-frame DIV_B is projected with a shift of 1/2 pixel to the lower right with respect to the first sub-frame DIV_A. As a result, each pixel in FIG. 12D has a grayscale value obtained by time-integrating (averaging) the grayscale values of the first subframe DIV_A and the second subframe DIV_B shifted by 画素 pixel.

次に、1stサブフレームDIV_Aと2ndサブフレームDIV_Bが階調変換部145の処理(異なるゲイン係数による処理)を経て出力される場合を考える。1stサブフレームDIV_Aと2ndサブフレームDIV_Bはそれぞれ時分割で階調変換部145へ出力されるため、階調変換部145は1stサブフレームDIV_Aと2ndサブフレームDIV_Bにそれぞれ異なるゲイン係数を適用する。1stサブフレームDIV_Aに100%のゲイン係数を、2ndサブフレームDIV_Bに90%のゲイン係数をかけた場合の画像を図12(e)、図12(f)にそれぞれ示す。また、図12(e)と図12(f)が画素シフトで投影された場合のイメージを図12(g)に示す。理想的には、図12(d)のように、左上から右下にかけての斜めの高い階調値のラインが一律に投影されるべきである。しかしながら、図12(g)においては、高い階調値91の斜めのラインの両脇(右上側と左下側)に階調値47の画素と階調値52の画素が交互に表示されてしまう。これら階調値47の画素と階調値52の画素は、入力画像には存在しなかったジャギーのように視認されてしまう。したがって、画素シフト処理オンの場合に、階調変換部145が1stサブフレームDIV_Aと2ndサブフレームDIV_Bのそれぞれに対して異なったゲイン係数によりゲイン処理を行うと、画素シフトによる高解像化の効果が低下してしまう。   Next, a case is considered where the first subframe DIV_A and the second subframe DIV_B are output through the processing of the gradation conversion unit 145 (processing using different gain coefficients). Since the first sub-frame DIV_A and the second sub-frame DIV_B are output to the gradation converter 145 in a time-division manner, the gradation converter 145 applies different gain coefficients to the first sub-frame DIV_A and the second sub-frame DIV_B. FIGS. 12E and 12F show images when a 100% gain coefficient is applied to the first subframe DIV_A and a 90% gain coefficient is applied to the second subframe DIV_B. FIG. 12 (g) shows an image when FIGS. 12 (e) and 12 (f) are projected by pixel shift. Ideally, as shown in FIG. 12 (d), a line having an obliquely high gradation value from the upper left to the lower right should be uniformly projected. However, in FIG. 12 (g), pixels having a gradation value of 47 and pixels having a gradation value of 52 are displayed alternately on both sides (upper right side and lower left side) of an oblique line having a high gradation value 91. . The pixel having the tone value 47 and the pixel having the tone value 52 are visually recognized as jaggies that did not exist in the input image. Therefore, in the case where the pixel shift processing is ON, if the gradation conversion unit 145 performs gain processing with different gain coefficients for each of the first subframe DIV_A and the second subframe DIV_B, the effect of high resolution by pixel shift is achieved. Will decrease.

以上より、画素シフトによる高解像化の効果を低下させないようにするためには、1stサブフレームDIV_Aと2ndサブフレームDIV_Bのそれぞれに対して、適用するゲイン係数の差を小さくすることが望ましい。実施形態1におけるCPU110は、ステップS115において、1stサブフレームDIV_Aと2ndサブフレームDIV_Bで同じゲイン係数を乗じる(ゲイン係数の差をゼロにする)ようにする。このため、投影される画像は図12(d)のようになり、図12(g)のようなジャギーは視認されず、高解像度化の効果を理想的なものとすることができる。   As described above, it is desirable to reduce the difference between the gain coefficients applied to each of the first sub-frame DIV_A and the second sub-frame DIV_B in order not to reduce the effect of the high resolution due to the pixel shift. In step S115, the CPU 110 in the first embodiment multiplies the same gain coefficient in the first subframe DIV_A and the second subframe DIV_B (makes the difference between the gain coefficients zero). Therefore, the projected image is as shown in FIG. 12D, and the jaggy as shown in FIG. 12G is not visually recognized, and the effect of increasing the resolution can be made ideal.

次に、ステップS115において、階調変換部145で1stサブフレームDIV_A、2ndサブフレームDIV_Bで同じゲイン係数を乗じても、ディスクリネーションによる暗線を視認されづらくする効果が低下しないことを説明する。   Next, it will be described that, even if the same gain coefficient is multiplied in the first sub-frame DIV_A and the second sub-frame DIV_B in the gradation conversion unit 145 in step S115, the effect of making the dark line hard to be visually recognized due to disclination does not decrease.

図13(a)は、画素シフト処理がオフの場合、すなわち、画素シフト素子170によりサブフレームごとに光路がシフトされない場合の液晶素子151の4画素分の投影面のイメージである。図5(a)で説明したように、ディスクリネーションは1画素内のごく一部分に生じるため、投影面上においては例えば、図13(a)のように1画素未満の幅の暗線として視認される。一方、画素シフトがオンの場合は、図13(b)のように、一方のサブフレームは他方のサブフレームに対して1/2画素分右下にシフトして投影される。そのため、ディスクリネーションの表示位置も1/2画素分シフトして投影されることとなる。結果、仮にパネル上の同じ画素位置にディスクリネーションが生じたとしても、投影面上では2フレーム続けて同じ位置にディスクリネーションによる暗線が投影されることはない。また、観察者には2フレームの画像が積分されて視認されるため、ディスクリネーションによる暗線は図13(b)のように約1/2の濃さとなって視認される。このように、画素シフト駆動を行うことによってディスクリネーションによる暗線を視認されづらくすることができる。そのため、画素シフト駆動を行う場合は、階調変換部145が適用するゲインの差を小さくしても、ディスクリネーションによる暗線を視認されづらくする効果は低下しない。   FIG. 13A is an image of a projection surface for four pixels of the liquid crystal element 151 when the pixel shift process is off, that is, when the optical path is not shifted for each subframe by the pixel shift element 170. As described with reference to FIG. 5A, since disclination occurs in only a part of one pixel, it is visually recognized as a dark line having a width of less than one pixel on the projection surface, for example, as shown in FIG. You. On the other hand, when the pixel shift is on, as shown in FIG. 13B, one sub-frame is shifted and projected to the lower right by 画素 pixel with respect to the other sub-frame. Therefore, the display position of the disclination is also shifted and projected by 画素 pixel. As a result, even if disclination occurs at the same pixel position on the panel, no dark line due to disclination is projected on the projection plane at the same position for two consecutive frames. Further, since the images of the two frames are integrated and visually recognized by the observer, the dark line due to the disclination is visually recognized as having a density of about 1/2 as shown in FIG. As described above, by performing the pixel shift driving, it is possible to make it difficult to visually recognize a dark line due to disclination. Therefore, in the case of performing pixel shift driving, even if the difference in gain applied by the gradation conversion unit 145 is reduced, the effect of making dark lines hard to be visually recognized by disclination does not decrease.

上述のとおり、縮小画像生成部142が生成した1stサブフレームDIV_Aと2ndサブフレームDIV_Bにゲイン係数の差分が大きなゲインをかけてしまうと、画素シフトによる高解像度化の効果が低下する。そのため、画素シフト処理がオンの場合には階調変換部145は、それぞれのフィールドで使用するゲイン係数の差分を小さくする。一方ディスクリネーションについては、画素シフト駆動を行うことによって、ディスクリネーションによる暗線を視認されづらくする効果がある。そのため、画素シフト駆動を行う場合は、階調変換部145が適用するゲインの差を小さくしても、ディスクリネーションによる暗線を視認されづらくする効果は低下しない。   As described above, if a large gain is applied to the first sub-frame DIV_A and the second sub-frame DIV_B generated by the reduced image generating unit 142 with a large difference in gain coefficient, the effect of increasing the resolution by the pixel shift is reduced. Therefore, when the pixel shift processing is on, the gradation conversion unit 145 reduces the difference between the gain coefficients used in each field. On the other hand, with respect to disclination, by performing pixel shift driving, there is an effect that dark lines due to disclination are hardly visually recognized. Therefore, in the case of performing pixel shift driving, even if the difference in gain applied by the gradation conversion unit 145 is reduced, the effect of making dark lines hard to be visually recognized by disclination does not decrease.

以上のように、実施形態1に係る投影制御によれば、画素シフト処理のオン/オフと階調変換部145が適用するゲイン係数が、入力画像の解像度に応じて制御される。そして、シフト処理がオフの場合には各サブフレームに異なるゲイン係数を適用することにより、ディスクリネーションが低減される。また、シフト処理がオンの場合には、各サブフレームに同じゲイン係数を適用することにより、高解像化の効果を維持するとともに、ディスクリネーションの影響を抑えることができる。また、上記の投影制御では、シフト処理がオンの場合に、1stサブフレームDV_Aと2ndサブフレームDV_Bを生成するための倍速処理が必要となるが、ゲイン係数を異ならせるための時間的な分割が不要となる。そのため、高帯域の画像処理、液晶素子151の高速駆動が不要である。したがって、実施形態1の液晶プロジェクタ100によれば、コストを抑えつつ、ディスクリネーションによる画質低下を抑制し、画素シフトによる高解像度化を実現することができる。   As described above, according to the projection control according to the first embodiment, ON / OFF of the pixel shift process and the gain coefficient applied by the gradation conversion unit 145 are controlled according to the resolution of the input image. When the shift processing is off, disclination is reduced by applying a different gain coefficient to each subframe. Further, when the shift processing is on, by applying the same gain coefficient to each subframe, the effect of high resolution can be maintained and the influence of disclination can be suppressed. Further, in the above-described projection control, when the shift process is on, the double speed process for generating the first sub-frame DV_A and the second sub-frame DV_B is required, but time division for making the gain coefficient different is performed. It becomes unnecessary. Therefore, high-band image processing and high-speed driving of the liquid crystal element 151 are unnecessary. Therefore, according to the liquid crystal projector 100 of the first embodiment, it is possible to suppress a decrease in image quality due to disclination and to realize a high resolution by pixel shift, while suppressing costs.

<変形例1>
上記実施形態1のCPU110は、図11のステップS111において、入力画像の解像度に応じて、画素シフト処理のオン/オフと階調変換部145が使用するゲインを制御したがこれに限られるものではない。ステップS111において、解像度以外の画像フォーマット情報に基づいて処理が分岐するようにしてもよい。
<Modification 1>
In step S111 of FIG. 11, the CPU 110 of the first embodiment controls on / off of the pixel shift process and the gain used by the gradation conversion unit 145 according to the resolution of the input image. However, the present invention is not limited to this. Absent. In step S111, the process may branch based on image format information other than the resolution.

例えば、入力画像の同期信号の周波数に応じて画素シフト処理のオン/オフと階調変換部145が使用するゲインを制御するようにしてもよい。その場合、CPU110は、入力画像の垂直同期信号の周波数が所定値以下の場合にはステップS112へ進み画素シフト処理をオフする。他方、CPU110は、入力画像の垂直同期信号の周波数が所定値より大きいと判断した場合にはステップS114へ進み、画素シフト処理をオンにする。入力信号の垂直同期信号の周波数が低い場合、画素シフト素子の駆動周波数もそれに合わせて低くなることにより、光路シフトの様子が視認されてしまう可能性があるためである。入力画像の垂直同期信号の周波数が所定値以下と判断された場合には、画素シフト処理をオフにすることで、光路シフトが視認されてしまうことを防止できる。なお、この場合の所定値は、光路シフトの様子が視認されないように設定することが望ましく、実用上は30Hz以下であることがより望ましい。   For example, on / off of the pixel shift processing and the gain used by the gradation conversion unit 145 may be controlled according to the frequency of the synchronization signal of the input image. In that case, if the frequency of the vertical synchronization signal of the input image is equal to or lower than the predetermined value, the CPU 110 proceeds to step S112 and turns off the pixel shift processing. On the other hand, when the CPU 110 determines that the frequency of the vertical synchronization signal of the input image is higher than the predetermined value, the process proceeds to step S114, and the pixel shift process is turned on. This is because when the frequency of the vertical synchronizing signal of the input signal is low, the driving frequency of the pixel shift element is also lowered accordingly, and the state of the optical path shift may be visually recognized. When it is determined that the frequency of the vertical synchronization signal of the input image is equal to or lower than the predetermined value, the optical path shift can be prevented from being visually recognized by turning off the pixel shift processing. The predetermined value in this case is desirably set so that the state of the optical path shift is not visually recognized, and in practice, it is more desirably 30 Hz or less.

<変形例2>
また、実施形態1の階調変換部145の別の構成例として、図9(b)に示される様に、それぞれ異なる入出力階調特性データが格納されたルックアップテーブル(LUT)群によって階調変換の変換特性を切り替える構成であってもよい。例えば、LUT220には、図10(a)に記載の入出力階調特性データが、また、LUT221には図10(b)に記載の入出力階調特性データが記録されている。そして、セレクタ222が出力同期信号に同期して、サブフレームごとにLUTを切り替えることで、サブフレーム毎に異なる入出力階調特性が適用される。
<Modification 2>
Further, as another configuration example of the gradation conversion unit 145 according to the first embodiment, as shown in FIG. 9B, a look-up table (LUT) group in which different input / output gradation characteristic data are stored is used. A configuration for switching the conversion characteristic of the tone conversion may be used. For example, the LUT 220 records the input / output gradation characteristic data shown in FIG. 10A, and the LUT 221 records the input / output gradation characteristic data shown in FIG. Then, the selector 222 switches the LUT for each subframe in synchronization with the output synchronization signal, so that different input / output gradation characteristics are applied to each subframe.

なお、LUT220、221は全階調分の階調変換データを保持していてもよいが、RAM容量が増加してしまうという課題もある。この課題を解消するために、LUT220、221は、代表階調の階調変換データのみを保持し、保持していない階調の階調変換データは、その前後の代表階調の階調変換データを補間して算出する構成であってもよい。   Although the LUTs 220 and 221 may hold gradation conversion data for all gradations, there is a problem that the RAM capacity increases. In order to solve this problem, the LUTs 220 and 221 hold only the grayscale conversion data of the representative grayscale, and the grayscale conversion data of the grayscales not held are the grayscale conversion data of the representative grayscale data before and after the grayscale conversion data. May be calculated by interpolation.

以上説明したように液晶プロジェクタ100の各部が動作することによって、コストを抑えつつ、ディスクリネーションによる画質低下を抑制し、画素シフトによる高解像度化を実現することができる。   As described above, by operating each unit of the liquid crystal projector 100, it is possible to suppress a decrease in image quality due to disclination and realize a high resolution by pixel shift, while suppressing costs.

<実施形態2>
実施形態1では、画像のフォーマット情報(例えば、解像度、垂直同期信号の周波数)に応じて、画素シフト処理のオン/オフと階調変換部145が適用するゲイン係数の制御を行った。実施形態2では、入力画像に適用される画像処理の状態に応じて、画素シフト処理のオン/オフの制御と階調変換部145が適用するゲイン係数の制御とを行う。より具体的には、本実施形態においては、前処理部141が行う幾何学変形補正の変形量に応じて、画素シフト処理のオン/オフと階調変換部145が適用するゲイン係数の制御を行う。なお、実施形態2における液晶プロジェクタ100の内部構成は実施形態1(図1)と同様である。
<Embodiment 2>
In the first embodiment, ON / OFF of the pixel shift process and control of the gain coefficient applied by the gradation conversion unit 145 are performed according to the format information (for example, the resolution and the frequency of the vertical synchronization signal) of the image. In the second embodiment, on / off control of pixel shift processing and control of a gain coefficient applied by the gradation conversion unit 145 are performed according to the state of image processing applied to an input image. More specifically, in the present embodiment, on / off of the pixel shift processing and control of the gain coefficient applied by the gradation conversion unit 145 are performed in accordance with the amount of geometric deformation correction performed by the preprocessing unit 141. Do. The internal configuration of the liquid crystal projector 100 according to the second embodiment is the same as that of the first embodiment (FIG. 1).

図14は、実施形態2による投影制御を示すフローチャートである。ステップS141において、CPU110は、前処理部141で実行される幾何学変形補正の変形量情報を取得する。変形量情報は、どの程度幾何変形補正を行っているかを判断できる情報が含まれていればよく、例えば、各変形点に設定されている変形量の合計や平均、最大値、最小値などを用いることができる。   FIG. 14 is a flowchart illustrating projection control according to the second embodiment. In step S141, the CPU 110 obtains deformation amount information of the geometric deformation correction executed by the pre-processing unit 141. The deformation amount information only needs to include information that can determine how much the geometric deformation correction is performed.For example, the total, average, maximum value, minimum value, and the like of the deformation amounts set for each deformation point may be included. Can be used.

ステップS142において、CPU110は、ステップS141で取得した前処理部141で実行される幾何学変形補正の変形量情報にもとづいて、変形量が所定値以上か否かを判断する。CPU110は、前処理部141における幾何学変形補正の変形量が所定値以上だと判断した場合、ステップS112に進み、前処理部141における幾何学変形補正の変形量が所定値未満だと判断した場合、ステップS114に進む。ステップS112〜S115は、図11で説明したとおりである。   In step S142, the CPU 110 determines whether or not the deformation amount is equal to or more than a predetermined value based on the deformation amount information of the geometric deformation correction executed by the pre-processing unit 141 acquired in step S141. When the CPU 110 determines that the deformation amount of the geometric deformation correction in the preprocessing unit 141 is equal to or more than the predetermined value, the process proceeds to step S112, and determines that the deformation amount of the geometric deformation correction in the preprocessing unit 141 is less than the predetermined value. In this case, the process proceeds to step S114. Steps S112 to S115 are as described in FIG.

一般的に画素シフト処理をオンにした場合、幾何学変形補正の変形量が大きいほど、幾何学変形補正による補間処理や、それに伴うフィルタ処理との影響により画素シフト処理による高解像度化の効果が低下する。したがって、幾何学変形補正の変形量が所定値以上の場合は画素シフト処理をオフにすることが望ましい。したがって、ステップS142で使用する所定値は、変形量に応じた高解像度化の低下度合によって決定することが望ましい。より簡単な構成では、ステップS142で、CPU110は、幾何学変形補正がオンの場合(変形量がゼロでない場合)にステップS112へ進むようにし、幾何学変形補正がオフの場合(変形量がゼロの場合)にステップS114へ進むようにしてもよい。   In general, when the pixel shift processing is turned on, the effect of the high resolution by the pixel shift processing is affected by the influence of the interpolation processing by the geometric deformation correction and the accompanying filter processing as the deformation amount of the geometric deformation correction is large. descend. Therefore, when the deformation amount of the geometric deformation correction is equal to or larger than a predetermined value, it is desirable to turn off the pixel shift processing. Therefore, it is desirable that the predetermined value used in step S142 be determined based on the degree of reduction in the resolution increase according to the amount of deformation. In a simpler configuration, in step S142, the CPU 110 causes the process to proceed to step S112 when the geometric deformation correction is on (when the amount of deformation is not zero), and when the geometric deformation correction is off (when the amount of deformation is zero). ), The process may proceed to step S114.

以上説明したように、実施形態2によれば、幾何学変形補正の変形量に応じて、画素シフト処理を適切に制御することができる。また、画素シフト処理がオンの場合は、高解像度化の効果を低下させることなく、画素シフト処理がオフのときと同等のディスクリネーションによる暗線を視認されづらくする効果を維持することができる。したがって、コストを抑えつつ、ディスクリネーションによる画質低下を抑制し、画素シフトによる高解像度化を実現することができる。   As described above, according to the second embodiment, it is possible to appropriately control the pixel shift processing according to the deformation amount of the geometric deformation correction. In addition, when the pixel shift process is on, the same effect as in the case where the pixel shift process is off, which makes it difficult to see dark lines due to disclination, can be maintained without deteriorating the effect of high resolution. Therefore, it is possible to suppress a decrease in image quality due to disclination and to realize a high resolution by pixel shift, while suppressing costs.

<実施形態3>
実施形態1では、画像のフォーマット情報に応じて、実施形態2では、幾何学変形補正などの画像処理の状態に応じて、画素シフト処理のオン/オフの制御と階調変換部145が使用するゲイン係数の制御とを行う例を説明した。実施形態3では、入力画像の特徴量に応じて、画素シフト処理のオン/オフと階調変換部145が使用するゲイン係数の制御を行う。実施形態3においては、例えば、入力画像が動画コンテンツなのか静止画コンテンツなのかを入力画像の特徴量に基づいて判断し、その判断結果に応じて画素シフト処理のオン/オフの制御と階調変換部145が使用するゲイン係数の制御とを行う。なお、実施形態3における液晶プロジェクタ100の内部構成は実施形態1、2(図1))と同様である。ただし、前処理部141は、入力された画像の特徴量を算出し、その算出結果を画像処理部に供給する。
<Embodiment 3>
In the first embodiment, the on / off control of the pixel shift processing and the gradation conversion unit 145 are used according to the format information of the image, and in the second embodiment, according to the state of the image processing such as the geometric deformation correction. The example in which the control of the gain coefficient is performed has been described. In the third embodiment, ON / OFF of the pixel shift process and control of the gain coefficient used by the gradation conversion unit 145 are performed according to the feature amount of the input image. In the third embodiment, for example, it is determined whether the input image is a moving image content or a still image content based on the feature amount of the input image, and on / off control of the pixel shift process and gradation are performed according to the determination result. The gain coefficient used by the conversion unit 145 is controlled. Note that the internal configuration of the liquid crystal projector 100 in the third embodiment is the same as in the first and second embodiments (FIG. 1). However, the preprocessing unit 141 calculates the feature amount of the input image and supplies the calculation result to the image processing unit.

図15は実施形態3による投影制御を示すフローチャートである。ステップS151において、CPU110は、前処理部141に入力されている入力画像の特徴量として平均輝度レベル(APL)を前処理部141から取得する。ステップS152において、CPU110は、ステップS151で取得した特徴量に基づいて、入力画像が動画コンテンツか否かを判断する。CPU110は、入力画像が動画コンテンツであると判断した場合、ステップS112に進み、動画コンテンツでないすなわち静止画コンテンツであると判断した場合、ステップS114に進む。ステップS112からS115の処理は、実施形態1において説明したとおりである。   FIG. 15 is a flowchart showing the projection control according to the third embodiment. In step S <b> 151, the CPU 110 acquires an average luminance level (APL) from the preprocessing unit 141 as a feature amount of the input image input to the preprocessing unit 141. In step S152, the CPU 110 determines whether the input image is a moving image content based on the feature amount acquired in step S151. When the CPU 110 determines that the input image is moving image content, the process proceeds to step S112, and when the CPU 110 determines that the input image is not the moving image content, that is, the still image content, the process proceeds to step S114. The processing of steps S112 to S115 is as described in the first embodiment.

より具体的には、CPU110は前のフレームで取得したAPLをRAM112に記録しておき、ステップS151で取得した現在フレームのAPLとの差分をとる。そして、CPU110は前のフレームのAPLと現在のフレームのAPLの差分値が所定以上である場合、入力画像が動画コンテンツであると判断する。また、CPU110は、前のフレームのAPLと現在のフレームのAPLの差分値が所定未満である場合、入力画像は動画コンテンツでない、すなわち静止画コンテンツであると判断する。   More specifically, the CPU 110 records the APL acquired in the previous frame in the RAM 112, and calculates a difference from the APL of the current frame acquired in step S151. If the difference between the APL of the previous frame and the APL of the current frame is equal to or greater than a predetermined value, CPU 110 determines that the input image is moving image content. When the difference between the APL of the previous frame and the APL of the current frame is smaller than a predetermined value, CPU 110 determines that the input image is not a moving image content, that is, a still image content.

また、実施形態3では、入力画像のAPLの前後のフレームの差分値により入力画像が動画コンテンツであるか否かを判断するとしたが、入力画像が動画コンテンツであるか否かを判断できればその判断方法を限定するものではない。例えば、動きベクトルなどを算出するような構成とし、動きベクトルの大きさや、所定値以上の大きさを持つ動きベクトルの数などを基に、入力画像が動画コンテンツであるか否かを判断するような構成としてもよい。   In the third embodiment, whether or not the input image is moving image content is determined based on a difference value between frames before and after the APL of the input image. However, if it is determined whether the input image is moving image content, the determination is made. It does not limit the method. For example, it is configured to calculate a motion vector or the like, and it is determined whether or not the input image is moving image content based on the size of the motion vector, the number of motion vectors having a size equal to or larger than a predetermined value, and the like. The configuration may be any.

次に、入力画像が動画コンテンツなのか静止画コンテンツなのかに応じて、画素シフト処理のオン/オフと階調変換部145が使用するゲイン係数の制御を行う理由について説明する。   Next, the reason why the pixel shift process is turned on / off and the gain coefficient used by the gradation conversion unit 145 is controlled depending on whether the input image is moving image content or still image content will be described.

一般に、入力画像が、静止コンテンツである場合の方が、動画コンテンツである場合より高解像度化が求められる。入力画像が動画コンテンツの場合、画像に動きがあるため画像の細かな部分の変化について視認されづらい。一方、入力画像が静止画コンテンツである場合、画像に動きが少ないため、画像の細かい部分に対してより視聴者注意が向きやすくなり、細かな変化についても視認されやすくなる。したがって、入力画像が静止画コンテンツの場合に、画素シフト処理をオンにして、高解像度化することが望ましい。そのため、実施形態3では、入力画像が動画コンテンツか静止画コンテンツかに応じて、画素シフト処理のオン/オフを制御する。そして、画素シフト処理がオンの場合は、高解像度化の効果を低下させることなく、画素シフト処理がオフのときと同程度にディスクリネーションによる暗線の視認性を抑える効果を維持することができる。   In general, higher resolution is required when the input image is still content than when it is moving image content. When the input image is a moving image content, it is difficult to visually recognize a change in a small portion of the image because the image has motion. On the other hand, when the input image is still image content, the image has little movement, so that the viewer's attention is more easily directed to a small portion of the image, and a small change is easily recognized. Therefore, when the input image is a still image content, it is desirable to turn on the pixel shift processing to increase the resolution. Therefore, in the third embodiment, ON / OFF of the pixel shift processing is controlled according to whether the input image is a moving image content or a still image content. When the pixel shift process is on, the effect of suppressing the visibility of dark lines due to disclination can be maintained to the same extent as when the pixel shift process is off, without reducing the effect of increasing the resolution. .

なお、ステップS115においては、実施形態1、2と同様に、1stサブフレームDIV_Aと2ndサブフレームDIV_Bに同じゲイン係数を適用するすなわち、ゲイン係数の差分がゼロとするがこれに限られないことは上述の通りである。さらに、上記の各実施形態において、ゲイン係数の差分の大きさを、画素シフトによる高解像度化の効果とディスクリネーションによる暗線の視認されづらさ、その他の画質妨害の優先度合により決定するようにしてもよい。   In step S115, as in the first and second embodiments, the same gain coefficient is applied to the first sub-frame DIV_A and the second sub-frame DIV_B. That is, the difference between the gain coefficients is set to zero, but the present invention is not limited to this. As described above. Further, in each of the above embodiments, the magnitude of the difference between the gain coefficients is determined based on the effect of increasing the resolution by the pixel shift, the difficulty of visually recognizing dark lines due to disclination, and the priority of other image quality disturbances. You may.

例えば、実施形態3では、連続的に入力される入力画像が、各時点において動画コンテンツか、静止画コンテンツかによって適用するゲイン係数を切り替える。したがって、動きの大きいシーンと小さいシーンが頻繁に切り替わるような入力画像が入力された場合、ゲイン係数の差分が大きい場合とゼロの場合が頻繁に切り替わることとなり、フリッカーのように視認される可能性がある。そこで、実施形態3においては、ステップS115でゲイン係数の差分をゼロより大きく、画素シフトオフのときに適用するゲイン係数の差分より小さくすることがより好ましい。   For example, in the third embodiment, a gain coefficient to be applied is switched depending on whether a continuously input image is a moving image content or a still image content at each time point. Therefore, when an input image is input in which a scene with large motion and a scene with small motion are frequently switched, the case where the difference between the gain coefficients is large and the case where the difference is zero is frequently switched, which may be visually recognized as flicker. There is. Therefore, in the third embodiment, it is more preferable that the difference between the gain coefficients is larger than zero in step S115 and smaller than the difference between the gain coefficients applied when the pixel is shifted off.

例えば、画素シフト処理オンの場合に、ステップS115で1stサブフレームと2ndサブフレームに適用するゲイン係数をそれぞれ100%、98%(差分2%)とする。また、画素シフト処理オフの場合には、ステップS113で1stサブフレームと2ndサブフレームに適用するゲイン係数を実施形態1、2と同様それぞれ100%、90%(差分10%)とする。このようにゲイン係数を設定した場合、画素シフトオフ時とオン時の最大輝度値はそれぞれ、95%((100%+90%)/2)と99%((100%+98%)/2)となり、振幅4%のフリッカー成分となる。   For example, when the pixel shift process is ON, the gain coefficients applied to the first subframe and the second subframe in step S115 are set to 100% and 98% (2% difference), respectively. If the pixel shift processing is off, the gain coefficients applied to the first and second subframes in step S113 are set to 100% and 90% (difference of 10%), respectively, as in the first and second embodiments. When the gain coefficient is set in this way, the maximum luminance values when the pixel shift is off and on are 95% ((100% + 90%) / 2) and 99% ((100% + 98%) / 2), respectively. It becomes a flicker component with an amplitude of 4%.

一方、実施形態1、2の場合、画素シフト処理オンの場合に1stサブフレームと2ndサブフレームに適用するゲイン係数はともに100%である。そのため、実施形態1、2における画素シフトオフ時とオン時の最大輝度値はそれぞれ、95%と100%となる。その結果、振幅5%のフリッカー成分となる。したがって、画素シフトオンの際にゲイン係数が100%と98%を用いた方が、フリッカーの振幅が改善していることが分かる。   On the other hand, in the first and second embodiments, when the pixel shift processing is ON, the gain coefficients applied to the first subframe and the second subframe are both 100%. Therefore, the maximum luminance values when the pixel shift is off and on in the first and second embodiments are 95% and 100%, respectively. As a result, a flicker component having an amplitude of 5% is obtained. Therefore, it can be understood that the flicker amplitude is improved when the gain coefficient is set to 100% or 98% at the time of pixel shift-on.

なお、画素シフト処理においてゲイン係数の差が存在することによってジャギーが懸念される。図12(h)は1stサブフレームDIV_Aにゲイン係数100%を乗じた状態、図12(i)は2ndサブフレームDIB_Bにゲイン係数98%を乗じた状態を示す。これらを画素シフトにより表示すると、図12(j)のような投影画像が表示される。図12(j)に示す通り、左上から右下にかけての高い階調値95の斜めのラインの両脇(右上側と左下側)の階調値は、階調値51と52であり、ほぼ一律であり画素シフトによる高解像度化の効果はほぼ低下していない。すなわち、小さなゲイン係数の差を設定することでフリッカーの発生を抑えるとともに、高解像度化の効果を維持することができる。   It should be noted that jaggies may be caused by the presence of a difference between gain coefficients in the pixel shift processing. FIG. 12H shows a state in which the first subframe DIV_A is multiplied by a gain coefficient of 100%, and FIG. 12I shows a state in which the second subframe DIB_B is multiplied by a gain coefficient of 98%. When these are displayed by pixel shift, a projected image as shown in FIG. 12 (j) is displayed. As shown in FIG. 12 (j), the gradation values on both sides (upper right and lower left) of the diagonal line having the high gradation value 95 from the upper left to the lower right are the gradation values 51 and 52, and are almost the same. This is uniform, and the effect of increasing the resolution by the pixel shift is not substantially reduced. That is, by setting a small difference between the gain coefficients, the occurrence of flicker can be suppressed, and the effect of increasing the resolution can be maintained.

以上のように、実施形態3によれば、コストを抑えつつ、ディスクリネーションによる画質低下を抑制し、画素シフトによる高解像度化を実現することができる。   As described above, according to the third embodiment, it is possible to suppress a decrease in image quality due to disclination and realize a high resolution by pixel shift, while suppressing costs.

以上、実施形態1〜3で、入力画像のフォーマット情報、画像処理の状態、および入力画像の特徴量などに応じて、画素シフト処理のオン/オフと階調変換部145が使用するゲイン係数の制御を行うことを示した。しかしながら、画素シフト処理のオン/オフと階調変換部145が使用するゲイン係数の制御は、これらに限られるものではない。例えば、ユーザが操作部等を介して入力した画素シフト処理のオン/オフの設定に応じて、階調変換の特性を制御するようにしてもよい。この場合、例えば、ユーザが画素シフト処理を有効に設定すると、階調変換部145は、複数のサブフレームに使用するゲイン係数の差を、ユーザが画素シフト処理を無効に設定した場合よりも小さくする。また、例えば、ユーザが操作部等を介して入力したディスクリネーション抑制処理のオン/オフの設定に応じて、画素シフト処理のオン/オフを制御するようにしてもよい。この場合、例えば、画素シフト処理が有効な状態で、ユーザがディスクリネーション抑制処理を無効から有効に変更すると、画素シフト処理をオフとするように制御される。   As described above, in the first to third embodiments, the ON / OFF of the pixel shift processing and the gain coefficient of the gradation conversion unit 145 used according to the format information of the input image, the state of the image processing, the feature amount of the input image, and the like. Control is shown. However, ON / OFF of the pixel shift processing and control of the gain coefficient used by the gradation conversion unit 145 are not limited to these. For example, the characteristics of the gradation conversion may be controlled according to the on / off setting of the pixel shift processing input by the user via the operation unit or the like. In this case, for example, when the user sets the pixel shift processing to be valid, the gradation conversion unit 145 sets the difference between the gain coefficients used for the plurality of subframes to be smaller than when the user sets the pixel shift processing to be invalid. I do. Further, for example, on / off of the pixel shift process may be controlled in accordance with the on / off setting of the disclination suppression process input by the user via the operation unit or the like. In this case, for example, when the user changes the disclination suppression process from invalid to valid while the pixel shift process is enabled, the pixel shift process is controlled to be turned off.

画素シフト処理のオン/オフと、サブフレームに適用される階調変換特性の差の大小とが、上述した各実施形態のように連動して動くことにより、コストを抑えつつ、ディスクリネーションによる画質低下を抑制し、画素シフトによる高解像度化を実現することができる。   The on / off of the pixel shift process and the difference between the gradation conversion characteristics applied to the sub-frames operate in conjunction with each other as in the above-described embodiments, so that cost can be reduced and disclination can be performed. Image quality degradation can be suppressed, and higher resolution can be realized by pixel shift.

<他の実施形態>
なお、本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
<Other embodiments>
The present invention supplies a program for realizing one or more functions of the above-described embodiment to a system or an apparatus via a network or a storage medium, and one or more processors in a computer of the system or the apparatus execute the program. The processing can be implemented by reading and executing. Further, it can also be realized by a circuit (for example, an ASIC) that realizes one or more functions.

以上説明した各実施形態は代表的な例にすぎず、本発明の実施に際しては、各実施形態に対して種々の変形や変更が可能である。   Each embodiment described above is only a typical example, and various modifications and changes can be made to each embodiment when implementing the present invention.

100:液晶プロジェクタ、110:CPU、130:画像入力部、140:画像処理部、141:前処理部、142:縮小画像生成部、143:画像メモリ、145:階調変換部、150:液晶制御部、151R,151G,151B:液晶素子、160:光源制御部、161:光源、170:画素シフト素子、171:シフト制御部、199:レジスタバス 100: liquid crystal projector, 110: CPU, 130: image input unit, 140: image processing unit, 141: pre-processing unit, 142: reduced image generation unit, 143: image memory, 145: gradation conversion unit, 150: liquid crystal control Unit, 151R, 151G, 151B: liquid crystal element, 160: light source control unit, 161: light source, 170: pixel shift element, 171: shift control unit, 199: register bus

Claims (20)

複数の画素を有する液晶素子を用いた投影装置のための投影制御装置であって、
入力画像の1つのフレームから複数のサブフレームを生成する生成手段と、
前記液晶素子の駆動を制御するのに用いる階調値を得るために、前記複数のサブフレームの階調値を変換する変換手段と、を備え、
前記変換手段は、前記複数のサブフレームのそれぞれに異なる変換特性を適用することができ、前記複数のサブフレームの投影位置をずらすように投影を行う画素シフト処理の実行時において、各サブフレームに適用する変換特性の差は、前記画素シフト処理の非実行時において各サブフレームに適用する変換特性の差よりも小さいことを特徴とする投影制御装置。
A projection control device for a projection device using a liquid crystal element having a plurality of pixels,
Generating means for generating a plurality of subframes from one frame of the input image;
Converting means for converting the gradation values of the plurality of sub-frames to obtain a gradation value used to control the driving of the liquid crystal element,
The conversion means can apply different conversion characteristics to each of the plurality of sub-frames, and when performing a pixel shift process of performing projection so as to shift the projection position of the plurality of sub-frames, The projection control device according to claim 1, wherein a difference in conversion characteristics to be applied is smaller than a difference in conversion characteristics to be applied to each subframe when the pixel shift process is not performed.
前記生成手段は、前記画素シフト処理が実行される場合、それぞれ異なるサンプリング位相で前記1つのフレームの画素の階調値をサンプリングして、前記複数のサブフレームを生成することを特徴とする請求項1に記載の投影制御装置。   The said generation means, when the said pixel shift process is performed, samples the gradation value of the pixel of the said 1 frame with a different sampling phase, respectively, and produces | generates this several sub-frame. 2. The projection control device according to 1. 前記変換手段により得られた階調値に基づいて、前記液晶素子の前記複数の画素の各々へのオン電圧/オフ電圧の印加時間を制御する駆動手段をさらに備えることを特徴とする請求項1または2に記載の投影制御装置。   2. The liquid crystal device according to claim 1, further comprising: a driving unit configured to control an application time of an on-voltage / off-voltage to each of the plurality of pixels of the liquid crystal element based on the gradation value obtained by the conversion unit. Or the projection control device according to 2. 前記変換手段は、前記複数のサブフレームのそれぞれに異なるゲイン係数を乗じることにより階調変換を行い、前記画素シフト処理の実行時における前記異なるゲイン係数の差が、前記画素シフト処理の非実行時における前記異なるゲイン係数の差よりも大きいことを特徴とする請求項1乃至3のいずれか1項に記載の投影制御装置。   The conversion means performs tone conversion by multiplying each of the plurality of sub-frames by a different gain coefficient, and the difference between the different gain coefficients when the pixel shift processing is performed is different when the pixel shift processing is not performed. 4. The projection control apparatus according to claim 1, wherein the difference is larger than the difference between the different gain coefficients. 前記変換手段は、前記画素シフト処理の実行時には前記複数のサブフレームのそれぞれに同じ変換特性を用い、前記画素シフト処理の非実行には前記複数のサブフレームのそれぞれに異なる変換特性を用いることを特徴とする請求項1乃至3のいずれか1項に記載の投影制御装置。   The conversion unit may use the same conversion characteristic for each of the plurality of sub-frames when performing the pixel shift process, and use different conversion characteristics for each of the plurality of sub-frames when not performing the pixel shift process. The projection control device according to claim 1, wherein: 前記変換手段は、前記画素シフト処理の実行時には前記複数のサブフレームのそれぞれに共通のゲイン係数を乗じて階調変換を行い、前記画素シフト処理の非実行時には前記複数のサブフレームのそれぞれに異なるゲイン係数を乗じて階調変換を行うことを特徴とする請求項5に記載の投影制御装置。   The conversion unit performs tone conversion by multiplying each of the plurality of sub-frames by a common gain coefficient when the pixel shift process is performed, and differs for each of the plurality of sub-frames when the pixel shift process is not performed. 6. The projection control device according to claim 5, wherein gradation conversion is performed by multiplying the gain coefficient. 前記画素シフト処理は、前記入力画像の解像度が前記液晶素子の表示可能な所定の解像度より大きい場合に実行され、前記入力画像の解像度が前記液晶素子の前記所定の解像度以下の場合に非実行となることを特徴とする請求項1乃至6のいずれか1項に記載の投影制御装置。   The pixel shift process is executed when the resolution of the input image is larger than a predetermined displayable resolution of the liquid crystal element, and is not executed when the resolution of the input image is equal to or less than the predetermined resolution of the liquid crystal element. The projection control device according to claim 1, wherein: 前記画素シフト処理は、前記入力画像のフレーム周波数が所定値より大きい場合に実行され、前記入力画像のフレーム周波数が前記所定値以下の場合に非実行となることを特徴とする請求項1乃至6のいずれか1項に記載の投影制御装置。   7. The method according to claim 1, wherein the pixel shift process is executed when a frame frequency of the input image is higher than a predetermined value, and is not executed when a frame frequency of the input image is lower than the predetermined value. The projection control device according to claim 1. 前記画素シフト処理は、前記入力画像に対して実行される幾何学変形補正による変形量が所定値より小さい場合に実行され、前記変形量が前記所定値以上の場合に非実行となることを特徴とする請求項1乃至6のいずれか1項に記載の投影制御装置。   The pixel shift process is performed when a deformation amount due to geometric deformation correction performed on the input image is smaller than a predetermined value, and is not executed when the deformation amount is equal to or larger than the predetermined value. The projection control device according to any one of claims 1 to 6, wherein 前記幾何学変形補正は、前記入力画像を縮小、拡大、変形する処理のうち少なくとも一つを含むことを特徴とする請求項9に記載の投影制御装置。   10. The projection control device according to claim 9, wherein the geometric deformation correction includes at least one of processing for reducing, enlarging, and deforming the input image. 前記入力画像の特徴量に基づいて、前記入力画像が静止画コンテンツか動画コンテンツかを判断する判断手段をさらに備え、
前記画素シフト処理は、前記入力画像が静止画コンテンツと判断された場合に実行され、前記入力画像が動画コンテンツと判断された場合に非実行となることを特徴とする請求項1乃至6のいずれか1項に記載の投影制御装置。
A determination unit configured to determine whether the input image is a still image content or a moving image content based on a feature amount of the input image;
7. The method according to claim 1, wherein the pixel shift process is executed when the input image is determined to be a still image content, and is not executed when the input image is determined to be a moving image content. The projection control device according to claim 1.
前記判断手段は、前記入力画像の前後のフレームにおける輝度レベルの差に基づいて、前記入力画像が静止画コンテンツか動画コンテンツかを判断することを特徴とする請求項11に記載の投影制御装置。   12. The projection control device according to claim 11, wherein the determination unit determines whether the input image is a still image content or a moving image content based on a difference in luminance level between frames before and after the input image. 前記判断手段は、前記入力画像における動きベクトルに基づいて、前記入力画像が静止画コンテンツか動画コンテンツかを判断することを特徴とする請求項11または12に記載の投影制御装置。   13. The projection control device according to claim 11, wherein the determination unit determines whether the input image is a still image content or a moving image content based on a motion vector in the input image. 請求項1乃至13のいずれか1項に記載された投影制御装置と、
前記液晶素子と、
前記変換手段により取得された階調値を用いて前記液晶素子を駆動する駆動手段と、
前記画素シフト処理において前記複数のサブフレームの投影位置を異ならせるように前記液晶素子からの光路を変更するシフト手段と、を備えることを特徴とする投影装置。
A projection control device according to any one of claims 1 to 13,
The liquid crystal element;
Driving means for driving the liquid crystal element using the gradation value obtained by the conversion means,
And a shift unit that changes an optical path from the liquid crystal element so that projection positions of the plurality of sub-frames are different in the pixel shift process.
複数の画素を有する液晶素子を用いた投影装置のための投影制御方法であって、
入力画像の1つのフレームから複数のサブフレームを生成する生成工程と、
前記液晶素子の駆動を制御するのに用いる階調値を得るために、前記複数のサブフレームの階調値を変換する変換工程と、を備え、
前記変換工程では、前記複数のサブフレームのそれぞれに異なる変換特性を適用することができ、前記複数のサブフレームの投影位置をずらすように投影を行う画素シフト処理の実行時において各サブフレームに適用する変換特性の差は、前記画素シフト処理の非実行時において各サブフレームに適用する変換特性の差よりも小さいことを特徴とする投影制御方法。
A projection control method for a projection device using a liquid crystal element having a plurality of pixels,
Generating a plurality of sub-frames from one frame of the input image;
Converting a gradation value of the plurality of sub-frames to obtain a gradation value used to control driving of the liquid crystal element,
In the conversion step, different conversion characteristics can be applied to each of the plurality of sub-frames, and each of the plurality of sub-frames is applied to each of the sub-frames at the time of performing a pixel shift process of performing projection so as to shift the projection position. The difference between the conversion characteristics to be performed is smaller than the difference between the conversion characteristics applied to each subframe when the pixel shift process is not performed.
前記生成工程では、前記画素シフト処理が実行される場合、それぞれ異なるサンプリング位相で前記1つのフレームの画素の階調値をサンプリングして、前記複数のサブフレームを生成することを特徴とする請求項15に記載の投影制御方法。   In the generating step, when the pixel shift process is performed, the plurality of sub-frames are generated by sampling grayscale values of pixels of the one frame at different sampling phases. 15. The projection control method according to claim 15. 前記変換工程では、前記複数のサブフレームのそれぞれに異なるゲイン係数を乗じることにより階調変換を行い、前記画素シフト処理の実行時における前記異なるゲイン係数の差が、前記画素シフト処理の非実行時における前記異なるゲイン係数の差よりも大きいことを特徴とする請求項15または16に記載の投影制御方法。   In the conversion step, tone conversion is performed by multiplying each of the plurality of sub-frames by a different gain coefficient, and the difference between the different gain coefficients when the pixel shift processing is performed is different when the pixel shift processing is not performed. 17. The projection control method according to claim 15, wherein the difference is larger than the difference between the different gain coefficients. 前記変換工程では、前記画素シフト処理の実行時には前記複数のサブフレームのそれぞれに同じ変換特性を用い、前記画素シフト処理の非実行には前記複数のサブフレームのそれぞれに異なる変換特性を用いることを特徴とする請求項15乃至17のいずれか1項に記載の投影制御方法。   In the conversion step, when the pixel shift processing is performed, the same conversion characteristic is used for each of the plurality of subframes, and when the pixel shift processing is not performed, different conversion characteristics are used for each of the plurality of subframes. The projection control method according to any one of claims 15 to 17, wherein: 前記変換工程では、前記画素シフト処理の実行時には前記複数のサブフレームのそれぞれに共通のゲイン係数を乗じて階調変換を行い、前記画素シフト処理の非実行時には前記複数のサブフレームのそれぞれに異なるゲイン係数を乗じて階調変換を行うことを特徴とする請求項18に記載の投影制御方法。   In the conversion step, when the pixel shift process is performed, tone conversion is performed by multiplying each of the plurality of sub-frames by a common gain coefficient, and when the pixel shift process is not performed, the gradation is different for each of the plurality of sub-frames. 19. The projection control method according to claim 18, wherein gradation conversion is performed by multiplying the gain coefficient. 請求項15乃至19のいずれか1項に記載された投影制御方法の各工程をコンピュータに実行させるためのプログラム。   A program for causing a computer to execute each step of the projection control method according to any one of claims 15 to 19.
JP2018172824A 2018-09-14 2018-09-14 Projection control device and method, projection device Pending JP2020046474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018172824A JP2020046474A (en) 2018-09-14 2018-09-14 Projection control device and method, projection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172824A JP2020046474A (en) 2018-09-14 2018-09-14 Projection control device and method, projection device

Publications (1)

Publication Number Publication Date
JP2020046474A true JP2020046474A (en) 2020-03-26

Family

ID=69901279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172824A Pending JP2020046474A (en) 2018-09-14 2018-09-14 Projection control device and method, projection device

Country Status (1)

Country Link
JP (1) JP2020046474A (en)

Similar Documents

Publication Publication Date Title
JP4777675B2 (en) Image processing apparatus, image display apparatus, image processing method, program for causing computer to execute the method, and recording medium
JP5127121B2 (en) Display device and display method
JP5374802B2 (en) Image display device, image display method, image display program, and recording medium recording image display program
US7800691B2 (en) Video signal processing apparatus, method of processing video signal, program for processing video signal, and recording medium having the program recorded therein
KR100802224B1 (en) Display apparatus and its control method
JP2010085946A (en) Display device and method for driving the same
JP2003069961A (en) Frame rate conversion
JP2004163518A (en) Device and method for image display
JP2010063064A (en) Picture processor, picture display, method for processing picture and method for displaying picture
JP2007333770A (en) Electrooptical device, driving circuit for electrooptical device, and driving method of electrooptical device, and electronic device
JP6316252B2 (en) Liquid crystal drive device, image display device, and liquid crystal drive program
JP6506580B2 (en) IMAGE PROCESSING APPARATUS AND METHOD THEREOF, AND IMAGE DISPLAY APPARATUS
JP3829752B2 (en) Image display method and image display apparatus
US20180336812A1 (en) Image display apparatus, liquid crystal display method, and liquid crystal display program
JP4776875B2 (en) Video display device, projection display device
JP2020046474A (en) Projection control device and method, projection device
JPWO2007119731A1 (en) Image display device
JP2020046598A (en) Liquid crystal display device
JP5392345B2 (en) Projector and projector control method
JP6701147B2 (en) Liquid crystal driving device, image display device, liquid crystal driving method, and liquid crystal driving program
JP2021033122A (en) Projection system, control device, projection method, program and storage medium
JP2020020917A (en) Projector and method for controlling projector
JP2018072418A (en) Image processing device and image processing method
JP2017053960A (en) Liquid crystal driving device, image display device, and liquid crystal driving program
JP2020118780A (en) Image display device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20210103

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113