JP2020036073A - 撮像装置およびその制御方法 - Google Patents

Abstract

【課題】発光部を発光させて撮像素子により撮像する場合に、撮像条件に応じたダイナミックレンジを確保することが可能な撮像装置及び制御方法を提供する。【解決手段】撮像装置は、発光部を制御し、プリ発光を行って撮像時の発光量を決定する。撮像素子が備える複数の画素部２００には、ＦＤ（フローティングディフュージョン）部３０３に対して付加容量３０８を接続し、または非接続とするスイッチ３０７が設けられている。画素信号の増幅手段は複数のゲイン設定が可能である。ＣＰＵは、スイッチ３０７を制御して、撮像条件に応じてＦＤ部３０３を付加容量３０８に接続するか、またはＦＤ部３０３と付加容量３０８とを非接続状態とする。調光用画像データの取得時と、ライブビュー表示や記録に用いる画像データの取得時とで、ＣＰＵはスイッチ３０７および増幅手段により、異なるゲイン設定で画素信号を増幅する制御を行う。【選択図】図３

Description

本発明は、撮像条件に応じたダイナミックレンジを確保することができる撮像装置およびその制御方法に関する。

撮像装置の露出制御を行うための測光方式として、測光用の圧縮系センサを使用して測光を行う第１の方式と、撮像面等でのリニア系センサを利用して測光を行う第２の方式がある。第２の方式は、第１の方式に比べて、測光可能なダイナミックレンジ（以下、ＤＲとも表記する）が狭いので、コントラストの大きい被写体に対する正確な測光を行うことができない。特に、ストロボ撮影において、予備発光を行って被写体からの反射光を測光することで撮影時の発光量を計算するストロボ調光を行う場合、撮影シーンによって被写体からの反射光の量が大きく異なる。そのため、予備発光時の露光結果がリニア系センサのダイナミックレンジ内に収まらない場合、いわゆる黒つぶれや画素飽和が発生し、一度の露光では正確に測光できないことが起こりうる。

上述した問題に対処する技術として、特許文献１に開示された技術では、画素配列からの画素信号の１回の読出しに際し、複数種類の異なるゲインが掛けられた画像信号を取得可能である。これにより、１回の露光によって得られる画像信号出力のＤＲ拡大が可能となる。

特開２０１４−２２２８９９号公報

特許文献１に開示された従来技術では、調光用データのダイナミックレンジを拡大させることができるが、静止画像データやライブビュー画像データのＤＲ拡大については言及がない。本発明は、発光手段を発光させて撮像素子により撮像が可能な撮像装置において、撮像条件に応じたダイナミックレンジを確保することを目的とする。

本発明の実施形態の撮像装置は、発光手段を発光させて撮像素子により撮像が可能な撮像装置であって、前記撮像素子の画素部が有するフローティングディフュージョン部に対する静電容量を変化させる容量可変手段と、前記画素部の画素信号に対して設定される複数のゲインにより増幅を行う増幅手段と、前記発光手段、前記容量可変手段、および前記増幅手段を制御する制御手段と、を備える。前記制御手段は、前記発光手段の予備発光を行って測光を行う調光にて、前記容量可変手段により設定される前記静電容量に基づくゲインおよび前記増幅手段に対して設定されるゲインにより、複数のゲインを決定して前記画素信号を読出す領域ごとにゲインを変更して当該ゲインを乗算した画像信号を出力する第１の制御と、前記撮像素子が出力する画像信号の表示または記録を行う場合、前記容量可変手段により設定される前記静電容量に基づくゲインおよび前記増幅手段に対して設定されるゲインにより決定したゲインを乗算した画像信号を出力する第２の制御と、を行う。

本発明の撮像装置によれば、発光手段を発光させて撮像素子により撮像が可能な撮像装置において、撮像条件に応じたダイナミックレンジを確保することができる。

本発明の実施形態に係る撮像装置の全体構成図である。 本発明の実施形態に係る撮像素子の全体構成を示す模式図である。 本発明の実施形態に係る撮像素子の１画素の回路構成を示す図である。 本発明の実施形態に係る撮像素子の各列の読出し回路の構成を示す図である。 第１実施形態における撮像動作を示すフローチャートである。 第１実施形態における調光画像データ１の取得動作を示すフローチャートである。 第１実施形態における調光画像データ２の取得動作を示すフローチャートである。 第１実施形態における静止画像データの取得動作を示すフローチャートである。 第１実施形態における撮像動作を示すシーケンス図である。 第１実施形態における低感度設定時の読出し方法の説明図である。 第１実施形態における低感度設定時の１Ｈの読出し動作を示すタイミングチャートである。 第１実施形態における高感度設定時の読出し方法の説明図である。 第１実施形態における高感度設定時の１Ｈの読出し動作を示すタイミングチャートである。 第２実施形態における１Ｈの読出し動作を示すタイミングチャートである。 第３実施形態における２Ｈの読出し動作を示すタイミングチャートである。

以下に、本発明の好ましい実施形態を、添付図面に基づいて詳細に説明する。各実施形態では、第２の方式、つまり撮像素子を利用して測光を行う方式を採用した撮像装置を例示する。撮像装置は発光部の予備発光を行って撮影時の発光量を決定することができる。

［第１実施形態］
図１は、本発明の実施形態にかかわる撮像装置１００の全体構成を示す図である。以下では被写体側を前側と定義して、各部の位置関係を説明する。第１レンズ群１０１は、撮像光学系の前端側に配置されたレンズ群であり、レンズ鏡筒にて光軸方向に進退可能に保持される。絞り１０２は、その開口径を調節することで撮影時の光量調節を行う光学部材であり、第１レンズ群１０１と第２レンズ群１０３との間に位置する。第２レンズ群１０３は、絞り１０２と一体となって光軸方向に進退する。第２レンズ群１０３は、第１レンズ群１０１の進退動作との連動により変倍作用（ズーム機能）を有するレンズ群である。第３レンズ群１０４は、光軸方向の進退により焦点調節を行うレンズ群であり、第２レンズ群１０３の後方に位置する。本実施形態では、第１乃至第３のレンズ群により構成される撮像光学系の例を示すが、レンズ群の数は限定されるものではなく、また各レンズ群については１つのレンズであって構わない。

フォーカルプレーンシャッタ１０５は静止画像の撮影時に露光秒時を調節する。なお、フォーカルプレーンシャッタ１０５に限らず、撮像素子１０７が有する電子シャッタ機能を使用し、制御パルスで露光秒時を調節する構成でもよい。例えば電子先幕制御では、リセット走査による先幕走行の後で、フォーカルプレーンシャッタ１０５の後幕走行が行われる。

光学的ローパスフィルタ１０６は、撮像画像の偽色やモアレを軽減するための光学素子である。撮像素子１０７は静止画像および動画像の撮影に使用され、撮像光学系により結像される光学像を電気信号に変換する。本実施形態の撮像素子１０７は、撮像画像の解像度を可変に設定することができ、低解像度での信号読出しと高解像度での信号読出しが可能である。低解像度での信号読出しにて、撮像素子１０７は、一部の画素のみの電荷を読出す画素間引き駆動、または画素を表す信号電荷を加算することにより画素数を減少させる画素加算駆動が行われる。この場合、信号の読出しに要する時間が短くて済むため、次の画像の読出しタイミングを早くすること、すなわちフレームレートを高くすることができる。一方、高解像度での信号読出しでは、撮像素子１０７の全画素の信号を読出す駆動が行われる。本実施形態の撮像素子１０７には、ベイヤー配列のＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサが使用される。

ＡＦＥ（アナログ・フロント・エンド）１０８は、撮像素子１０７から出力されるアナログ画像信号に対して、ゲイン調整や所定の量子化ビットに対応したデジタル信号への変換を行う。ＡＦＥ１０８が出力する画像データは、ＣＰＵ１０９（中央演算処理装置）に送られて処理される。ＴＧ（タイミング・ジェネレータ）１１３は、ＣＰＵ１０９の制御指令にしたがって駆動信号を生成して撮像素子１０７に出力し、撮像素子１０７の駆動タイミングを制御する。本実施形態では撮像素子１０７に関連するＡＦＥ１０８、ＴＧ１１３が撮像素子１０７とは別の構成部であるが、これに限らず、撮像素子１０７がＡＦＥ、ＴＧを内蔵した構成でもよい。

ＣＰＵ１０９は撮像装置１００を統括的に制御する。ＣＰＵ１０９は、フォーカス駆動回路１１８および絞り駆動回路１１６を制御する。例えばＣＰＵ１０９は、ＡＦ（オートフォーカス）演算部１２３の焦点検出結果（検出情報）に基づいて、フォーカス駆動回路１１８を介してフォーカスアクチュエータ１１９を駆動制御する。これにより、第３レンズ群１０４が光軸方向に進退して焦点調節動作が行われる。また、ＣＰＵ１０９は絞り駆動回路１１６を介して絞りアクチュエータ１１７を駆動制御し、絞り１０２の開口径を制御する。

フラッシュメモリ１１０はＣＰＵ１０９に接続されており、撮影後の静止画像データおよび動画像データを記録する。フラッシュメモリ１１０は撮像装置１００に着脱可能なメモリデバイスの一例である。その他の記録媒体として、データの書き込みが可能な不揮発性メモリや、ハードディスク等を使用してもよく、また、記録媒体をケースに内蔵した形態でもよい。

表示部１１１は、ＣＰＵ１０９の制御指令にしたがって撮影済みの静止画像や動画像（ライブビュー画像）、メニュー等を表示する。表示部１１１は、撮像装置１００の本体部の背面に設けられるＴＦＴ（薄膜トランジスタ）型液晶ディスプレイやファインダの表示デバイス等を含む。

ＲＡＭ（ランダム・アクセス・メモリ）１１２は、ＡＦＥ１０８がアナログ／デジタル変換を行った画像データや、後述の画像処理部１２２が処理したデータを記憶する。ＲＡＭ１１２は、画像処理部１２２が処理した画像データを記憶するための画像データ記憶部として機能し、ＣＰＵ１０９のワークメモリとしての機能を有する。本実施形態では、複数の機能をもつＲＡＭ１１２を実装する例を示すが、アクセス速度が十分なレベルのメモリであれば、他のメモリを使用可能である。ＲＯＭ（リード・オンリ・メモリ）１１４は、ＣＰＵ１０９が解釈して実行するプログラムを記憶するフラッシュＲＯＭ等のメモリデバイスである。

操作部１１５は、シャッタスイッチ釦および動画撮影スイッチ釦等によって操作されるスイッチや、表示画面上に設けられたタッチパネル等の操作用デバイスを備える。操作部１１５は撮影者による撮影指示や撮像条件等の設定操作の指示信号をＣＰＵ１０９に出力する。

画像処理部１２２はＡＦＥ１０８から取得した信号を取得し、主に撮像素子１０７により撮像された画像の補正や圧縮等の処理を行う。画像処理部１２２により処理されたデータはＣＰＵ１０９に出力される。ＡＦ演算部１２３は、ＡＦＥ１０８から取得した信号に基づいて焦点検出用の演算を行い、焦点検出情報をＣＰＵ１０９に出力する。

発光部１２１は、ストロボ撮影の際にＣＰＵ１０９からの制御指令に従って発光する。発光部１２１の光源はキセノンランプやＬＥＤ（発光ダイオード）等である。発光部１２１は、撮像装置１００の本体部に据え付けられたストロボユニットの発光部、または当該本体部に装着および接続される外部ストロボ装置の発光部である。

図２は撮像素子１０７の全体構成を示す図である。画素領域ＰＡには、ｐ１１〜ｐｋｎで示すように、多数の画素部２００が行列状に配置されている。１つの画素部２００の構成については図３を用いて後述する。

垂直走査回路２０１は、画素部２００にそれぞれ駆動信号を供給する。駆動信号の詳細については後述する。画素部２００の各出力（ｖｏｕｔ）は、列ごとに垂直出力線２０２を介して列共通読出し回路２０３にそれぞれ出力される。列共通読出し回路２０３の構成については図４を用いて後述する。垂直出力線２０２は画素領域ＰＡの列ごとに設けられ、電流源２０４がそれぞれ接続されている。

列共通読出し回路２０３の出力（ｖｓ，ｖｎ）端子には、水平転送スイッチ２０５，２０６がそれぞれ接続されている。水平走査回路２０７は、水平転送スイッチ２０５，２０６を制御する。つまり、水平転送スイッチ２０５，２０６は水平走査回路２０７の出力信号ｈｓｒ＊（＊は任意の列番号を表す）によって制御される。水平走査回路２０７は、信号ｈｓｒ＊のレベルをＨｉｇｈレベルとすることで、出力（ｖｓ，ｖｎ）をそれぞれ水平出力線２０８，２０９へ転送させる。水平出力線２０８，２０９は差動増幅器２１０の各入力端子に接続されており、差動増幅器２１０は後述するようにＳ信号とＮ信号との差分を算出すると同時に所定のゲインを乗算し、最終的な画像信号を出力端子２１１へ出力する。

水平出力線リセットスイッチ２１２，２１３は、信号ｃｈｒｅｓのレベルをＨｉｇｈレベルとすることによってＯＮ状態となり、各水平出力線２０８，２０９をリセット電圧Ｖｃｈｒｅｓにリセットする。

図３を参照して、画素部２００の構成について説明する。フォトダイオード（以下、ＰＤと略記する）３０１は入射光を光電変換し、入射光量に応じた電荷を蓄積する。転送スイッチ３０２は、信号ｔｘのレベルがＨｉｇｈレベルであるときに、ＰＤ３０１に蓄積されている電荷をフローティングディフュージョン部３０３に転送する。以下では、フローティングディフュージョンをＦＤと表記する。ＦＤ部３０３はＦＤアンプ３０４を構成するトランジスタのゲートに接続されている。ＦＤアンプ３０４はＰＤ３０１から転送される電荷量を電圧値に変換する。

ＦＤリセットスイッチ３０５は、ＦＤ部３０３をリセットするためのスイッチ素子であり、信号ｒｅｓのレベルがＨｉｇｈレベルであるときに、ＦＤ部３０３のリセットを行う。また、信号ｔｘと信号ｒｅｓのレベルを同時にＨｉｇｈレベルにすると、転送スイッチ３０２およびＦＤリセットスイッチ３０５の両方がＯＮとなって、ＦＤ部３０３を経由してＰＤ３０１のリセットが行われる。

ＦＤｉｎｃスイッチ３０７は、信号ｆｄｉｎｃのレベルがＨｉｇｈレベルであるときに、付加容量３０８をＦＤ部３０３と接続する。また信号ｆｄｉｎｃのレベルがＬｏｗレベルであるときにはＦＤｉｎｃスイッチ３０７がＯＦＦであり、付加容量３０８とＦＤ部３０３とが非接続状態となる。これにより、ＦＤ部３０３に生じる容量が変化する。言い換えると、ＦＤｉｎｃスイッチ３０７および付加容量３０８は、入力ノードの容量値を可変とする容量可変手段として機能する。ＦＤｉｎｃスイッチ３０７のオン・オフによって、ＦＤ部３０３に転送された電荷に対するＦＤアンプ３０４の出力電圧の変換比、すなわちゲイン（以下、ＦＤゲインという）を切り替えることができる。付加容量３０８がＦＤ部３０３に接続された接続状態では静電容量値が増加し、非接続状態の場合と比べてゲインが小さくなる。逆に、付加容量３０８とＦＤ部３０３とが非接続状態になると静電容量値が減少し、接続状態と比べてゲインが大きくなる。このように、本実施形態の撮像装置は、信号ｆｄｉｎｃに応じてＦＤ部３０３に保持される電荷量を可変とし、画素部２００のゲインを切り替えることができる。

画素選択スイッチ３０６は、信号ｓｅｌのレベルがＨｉｇｈレベルであるときに、ＦＤアンプ３０４で電圧に変換された画素信号を出力する（ｖｏｕｔ参照）。画素部２００の出力は、列ごとの垂直出力線２０２を介して列共通読出し回路２０３に入力される。

各駆動信号ｔｘ、ｒｅｓ、ｓｅｌ、ｆｄｉｎｃは、図２の垂直走査回路２０１から画素部２００にそれぞれ供給される。これらの駆動信号については、行に対応する数字を表す自然数変数ｉ（＝１，２，・・・，ｎ）が付加されたｔｘ＿ｉ、ｒｅｓ＿ｉ、ｓｅｌ＿ｉ、ｆｄｉｎｃ＿ｉと表記する。

図４を参照して、列共通読出し回路２０３の構成について説明する。１列分の画素部２００の出力（ｖｏｕｔ）は、その出力端子に接続された垂直出力線２０２を介して列共通読出し回路２０３に入力される。列ごとに設けられた垂直出力線２０２は電流源２０４を介して接地されている。電流源２０４と、垂直出力線２０２に接続された画素部２００のＦＤアンプ３０４とによってソースフォロワ回路が構成される。

列共通読出し回路２０３において、クランプ容量４０１は静電容量Ｃ１を有し、フィードバック容量４０２は静電容量Ｃ２を有する。画素部２００の出力（ｖｏｕｔ）はクランプ容量４０１を介して演算増幅器４０３の反転入力端子に入力される。演算増幅器４０３の非反転入力端子には基準電圧Ｖｒｅｆが供給される。演算増幅器４０３の反転入力端子と出力端子に接続されたフィードバック容量４０２と並列にスイッチ４０４が接続されている。スイッチ４０４は、フィードバック容量４０２の両端をショートさせるためのスイッチ素子であり、信号ｃｆｓにより制御される。スイッチ４０４のオン・オフ制御によってゲイン設定を変更することができる。

Ｓ信号転送スイッチ４０５は、画素部２００から読み出される画素信号（Ｓ信号と記す）を、Ｓ信号保持容量４０７に転送するためのスイッチ素子である。信号ｔｓのレベルをＨｉｇｈレベルにすることにより、演算増幅器４０３で増幅された画素信号ＳがＳ信号転送スイッチ４０５を介してＳ信号保持容量４０７に保持される。

Ｎ信号転送スイッチ４０６は、画素部２００から読み出されるノイズ信号（Ｎ信号と記す）をＮ信号保持容量４０８に転送するためのスイッチ素子である。信号ｔｎのレベルをＨｉｇｈレベルにすることにより、演算増幅器４０３で増幅されたノイズ信号ＮがＮ信号転送スイッチ４０６を介してＮ信号保持容量４０８に保持される。

Ｓ信号保持容量４０７、Ｎ信号保持容量４０８はそれぞれ、列共通読出し回路２０３の出力ｖｓ、ｖｎに対応する端子に接続されている。Ｓ信号加算スイッチ４０９、Ｎ信号加算スイッチ４１０は、それぞれ対応する列のＳ信号、Ｎ信号を加算平均するためのスイッチ素子である。Ｓ信号加算スイッチ４０９は、その一端が図中のノードＡに接続され、他端は加算対象となる別列にて対応するノードＡに接続される。また、Ｎ信号加算スイッチ４１０は、その一端が図中のノードＢに接続され、他端は加算対象となる別列にて対応するノードＢに接続される。Ｓ信号加算スイッチ４０９とＮ信号加算スイッチ４１０はそれぞれ信号ａｄｄによって制御される。つまり、信号ａｄｄのレベルをＨｉｇｈレベルにすることにより、加算対象の列のＳ信号保持容量４０７どうし、またＮ信号保持容量４０８どうしが接続される。信号ａｄｄのレベルを一度Ｈｉｇｈレベルにした後で、Ｌｏｗレベルにすることで加算対象の列どうしの信号が加算平均されることになる。加算する列の組合せについては後述する。列共通読出し回路２０３においてｃｆｓ、ｔｓ、ｔｎ、ａｄｄ等の駆動信号は、ＣＰＵ１０９の制御にしたがってＴＧ１１３から供給される。

次に、図５から図８のフローチャートおよび図９を用いて、撮像装置１００の撮像動作について説明する。図９は撮像動作のシーケンス図であり、横軸は時間軸を示し、縦軸は撮像素子の垂直方向の座標を示す。図９では撮像素子のリセット走査と信号の読出し走査を斜線で表し、点線で示すリセット走査と実線で示す読出し走査とを区別している。

まず図５のＳ５０１でＣＰＵ１０９は、ライブビュー（以下、ＬＶとも記す）撮影を開始させる。ＬＶ撮影では、後述するように撮像素子１０７のＬＶ撮影動作によって連続して取得される画像データに基づく画像が表示部１１１に逐次表示される。その後、Ｓ５０２でＣＰＵ１０９は、操作部１１５に含まれるシャッタスイッチ（ＳＷ）が撮影者によって押下されたかどうかを判定する。シャッタスイッチがＯＮ操作されるまで、ＬＶ撮影が継続する。撮影者がシャッタスイッチを押下し、撮影指示を行うと（図９：時刻Ｔａ）、Ｓ５０３の処理に進む。

Ｓ５０３でＣＰＵ１０９は撮像素子１０７のＬＶ撮影動作を終了し、第１の調光画像データ１を取得する。図９の時刻Ｔｂで調光画像データ１の取得処理が開始する。調光画像データ１を短時間で取得するために、水平方向において同色の３画素ごとに加算平均を行い、垂直方向において９行に１行ずつの周期で信号を間引いて読出す処理が行われる。調光画像データ１の取得処理において発光部１２１の発光は行われない。Ｓ５０３の処理の詳細については図６を用いて後述する。

Ｓ５０４でＣＰＵ１０９は、第２の調光画像データ２を取得する。図９の時刻Ｔｃで調光画像データ２の取得処理が開始する。調光画像データ２についても調光画像データ１と同様に、水平方向にて同色の３画素ごとに加算平均を行い、垂直方向にて９行に１行ずつの周期で信号を間引いて読出す処理が行われる。調光画像データ２の取得処理において、ＣＰＵ１０９は所定の光量でプリ発光（予備発光）を行う。所定の発光パルスのタイミングにしたがって発光部１２１の発光制御が行われる。

図９に示すように、調光画像データ１の取得のための読出し走査と調光画像データ２の取得のためのリセット走査は並行して行われる。実際には調光画像データ１の取得動作と調光画像データ２の取得動作の一部を重複させて行うことも可能である。Ｓ５０４の処理の詳細については図７を用いて後述する。

図５のＳ５０５でＣＰＵ１０９は、静止画撮影時の発光部１２１の発光量（以下、本発光量という）を算出する調光演算を行い、算出された発光量を本発光量として決定する。Ｓ５０５の調光演算では、調光画像データ１と調光画像データ２とを比較して、プリ発光の反射光成分を抽出する処理が行われる。抽出されたプリ発光の反射光成分に基づいて本発光量が算出される。Ｓ５０６でＣＰＵ１０９は、発光部１２１の本発光の制御を行い、静止画像データを取得する。図９の時刻Ｔｄで静止画の蓄積動作が開始する。所定の発光パルスのタイミングにしたがって発光部１２１の本発光の制御が行われる。その後、撮像動作を終了する。Ｓ５０６の処理の詳細については図８を用いて後述する。

図６を参照して、図５のＳ５０３に示す調光画像データ１の取得処理について説明する。まずＣＰＵ１０９は、Ｓ６０１でリセット走査を開始させて、撮像素子１０７の各画素行を順次にリセットしていく。各画素部のリセットは、図２および図３にて垂直走査回路２０１を介して信号ｒｅｓおよび信号ｔｘのレベルを共にＨｉｇｈレベルにすることにより行われる。

Ｓ６０２で最後の画素行のリセット走査を終了した後、Ｓ６０３に進む。Ｓ６０３でＣＰＵ１０９は所定の蓄積時間が経過するまで待つ。Ｓ６０３にてＣＰＵ１０９は所定の蓄積時間が経過したと判定した場合、Ｓ６０４に処理を進める。Ｓ６０４でＣＰＵ１０９は、撮像素子１０７の読出し走査を開始させる。そしてＳ６０５で読出し走査を終了すると、調光画像データ１の取得処理が完了する。なお、所定の蓄積時間が短い場合、最後の画素行のリセット走査が終了する前に最初の画素行の蓄積時間が経過することがあり得る。その場合、最後の画素行のリセット走査が終了する前であっても、所定の蓄積時間が経過した画素行から順に読出し走査を開始しても構わない。

次に図７を参照して、図５のＳ５０４に示す調光画像データ２の取得処理について説明する。調光画像データ２の取得処理は、調光画像データ１の取得処理に対して、プリ発光が行われる点で相違する。Ｓ６０１から６０５の各処理は説明済みであるので、相違点であるＳ７０１の処理を説明する。

Ｓ６０２でのリセット走査の終了後に、Ｓ７０１に進み、ＣＰＵ１０９はプリ発光用の発光パルスを発光部１２１に出力して発光部１２１を発光させる。Ｓ７０１の次にＳ６０３へ進み、プリ発光後にＳ６０４で読出し走査を開始する。

本実施形態ではリセット走査の終了後にプリ発光用の発光パルスが出力される例を示す。しかしながら、発光パルスの出力から実際の発光部１２１の発光までの時間がかかる場合には、そのタイムラグを見込んで、リセット走査の完了前に発光パルスを出力し、実際のプリ発光がリセット走査の完了直後になるようにしてもよい。その際には、Ｓ６０１のリセット走査開始から所定時間が経過した時点で発光パルスが出力されるように構成すればよい。

また、調光画像データ１の取得処理と同様に、全ての画素のリセット走査が終了する前であっても、所定の蓄積時間が経過した画素から順に読出し走査を開始しても構わない。この場合、最初にリセット走査される画素のリセット走査開始前から、最後にリセット走査される画素信号の読出し走査が完了するまでプリ発光を継続して行うことが好ましい。

図８を参照して、図５のＳ５０６の静止画像データの取得処理について説明する。まずＣＰＵ１０９は、Ｓ８０１で静止画用のリセット走査を開始させる（図９：時刻Ｔｄ）。これにより、撮像素子１０７の各画素の電荷は画素行ごとに順次クリアされる。図９では、静止画用のリセット走査を点線の曲線で表している。この曲線は、撮像素子１０７を遮光するためのメカニカルシャッタ（フォーカルプレーンシャッタ）走行時の実線で示す曲線と同様の形状である。なお、この例に限られるものでなく、全画素行の電荷を同時にクリアする実施形態でも構わない。ただし、その場合には電荷のクリア時点からフォーカルプレーンシャッタで遮光される時点までの時間が画素行に応じて異なるため、露光量が行により異なる動作となる。

Ｓ８０２で静止画用のリセット走査を終了する。その後、Ｓ８０３でＣＰＵ１０９は、静止画撮影用の本発光を行うための本発光用発光パルスを出力し、所定のタイミングで発光部１２１の本発光を行う。

続くＳ８０４でＣＰＵ１０９は、設定されたシャッタスピードに相当する蓄積時間が経過したかどうかを判断する。蓄積時間が経過したと判断された場合、Ｓ８０５の処理に進み、蓄積時間が経過していないと判断された場合、Ｓ８０４の判断処理が繰り返される。Ｓ８０５でＣＰＵ１０９は、シャッタ駆動回路１２０を介してフォーカルプレーンシャッタ１０５を走行させ（後幕走行）、撮像素子１０７を遮光する。図９に実線で示す曲線のように、フォーカルプレーンシャッタ１０５が走行し、Ｓ８０５でシャッタが閉じる。その後、Ｓ８０６でＣＰＵ１０９は撮像素子１０７の読出し走査を開始させる（図９：時刻Ｔｅ）。Ｓ８０７で読出し走査を終了すると、静止画像データの取得処理を完了する。

次に図１０および図１１を参照して、撮像感度（ＩＳＯ感度）が閾値未満である低感度設定の場合に行われる制御について説明する。まず図１０を参照して、撮像感度が低ＩＳＯ感度の設定であるモードに応じた撮像素子１０７の画素信号の読出し方法について説明する。図１０（Ｂ）および（Ｃ）に灰色で表示した画素は、間引きされて読み出されない画素を示す。

図１０（Ａ）は、静止画撮影時の動作モードにおいて低ＩＳＯ感度が設定された場合の撮像素子１０７の画素信号の読出し方法を説明する図である。撮像素子１０７はベイヤー配列のＣＭＯＳイメージセンサであって、静止画撮影時には撮像素子１０７の全画素をそれぞれ独立に読出す処理が行われる。画素信号の読出し時に、ＦＤ部３０３、演算増幅器４０３、差動増幅器２１０等でのゲインが設定される。全画素においてＦＤｉｎｃスイッチ３０７をＯＮとしてＩＳＯ１００相当のゲインで画素信号の読出しが行われる。

図１０（Ｂ）は、ＬＶ撮影時の動作モードにおいて低ＩＳＯ感度が設定された場合の撮像素子１０７の画素信号の読出し方法を説明する図である。この場合、フレームレートを確保するために画素信号の加算や間引き読出しが行われることによって、読出し画素数が制限される。ここでは、水平方向において同色の３画素ごとに加算平均処理が行われ、垂直方向において３行に１行ずつの周期で間引き読出しが行われるものとする。

画素信号の読出し時には、ＦＤ部３０３、演算増幅器４０３、差動増幅器２１０等でのゲインが設定される。垂直方向の３行に１行ずつの周期で間引いて信号が読み出される画素においてＦＤｉｎｃスイッチ３０７をＯＮとしてＩＳＯ１００相当のゲインで画素信号の読出しが行われる。

図１０（Ｃ）は、調光画像データ１および調光画像データ２の取得時の動作モードにおいて低ＩＳＯ感度が設定された場合の撮像素子１０７の画素信号の読出し方法を説明する図である。調光制御においては、レリーズタイムラグを極力短縮するために撮像素子１０７の信号を高速に読出すことが望ましい。本実施形態ではＬＶ撮影時よりもさらに読出し画素数が制限される。例えば、水平方向についてはＬＶ撮影時と同様に同色の３画素ごとに加算平均処理が行われ、垂直方向については９行に１行ずつの周期で間引き読出しが行われることにより、高速化が図られる。画素信号の読出し時には、ＦＤ部３０３、演算増幅器４０３、差動増幅器２１０等でのゲインが設定される。垂直方向の９行に１行ずつの周期で間引いて信号が読み出される画素においてＦＤｉｎｃスイッチ３０７をＯＦＦとして、読出す行の２行ごとにＩＳＯ１００相当およびＩＳＯ１６００相当のゲインで画素信号を交互に読出す処理が行われる。つまり、画素信号の１回の読出しに際し、異なる２種類のゲインが掛けられた信号が読み出される。

図１１を参照して、撮像感度が低ＩＳＯ感度の設定である場合の撮像素子１０７の読出し動作について説明する。図１１（Ａ）から（Ｃ）はｉ行目の信号ｒｅｓ＿ｉ、ｓｅｌ＿ｉ、ｔｘ＿ｉ、ｆｄｉｎｃ＿ｉ、およびｃｆｓ、ｔｎ、ｔｓ、ａｄｄ、ｃｈｒｅｓ、ｈｓｒ１〜ｋを示すタイミングチャートである。

図１１（Ａ）は、静止画像データの取得時において低ＩＳＯ感度が設定された場合の撮像素子１０７のｉ行目の読出し動作を示す。まず、ＣＰＵ１０９はＴＧ１１３を介して信号ｃｆｓ（図４）のレベルをＨｉｇｈレベルにしてスイッチ４０４をＯＮ状態とし、フィードバック容量４０２の両端をショートさせる。次にＣＰＵ１０９は、ＴＧ１１３を介して信号ｓｅｌ＿ｉのレベルをＨｉｇｈレベルに設定して、ｉ行目の画素に対する画素選択スイッチ３０６（図３）をＯＮ状態とする。その後にＣＰＵ１０９は、信号ｒｅｓ＿ｉ（図３）のレベルをＬｏｗレベルに設定して、ＦＤリセットスイッチ３０５をＯＦＦ状態としてＦＤ部３０３のリセットを解除する。このとき、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｆｄｉｎｃ＿ｉのレベルをＨｉｇｈレベルに設定してＦＤｉｎｃスイッチ３０７をＯＮ状態とし、付加容量３０８をＦＤ部３０３に接続する。その後、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｃｆｓのレベルをＬｏｗレベルに設定してスイッチ４０４をＯＦＦ状態とし、ＦＤ部３０３のリセット解除後の垂直出力線２０２の電圧をクランプ容量４０１（静電容量Ｃ１）にクランプさせる。

次に、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｔｎ（図４）のレベルをＨｉｇｈレベルに設定してＮ信号転送スイッチ４０６をＯＮ状態とし、Ｎ信号保持容量４０８にＮ信号を保持させる。続いてＣＰＵ１０９は、ＴＧ１１３を介して信号ｔｎのレベルをＬｏｗレベルに設定し、Ｎ信号転送スイッチ４０６をＯＦＦ状態とする。その後、ＣＰＵ１０９は、信号ｔｓのレベルをＨｉｇｈレベルに設定してＳ信号転送スイッチ４０５をＯＮ状態とし、信号ｔｘ＿ｉ（図３）のレベルをＨｉｇｈレベルにして転送スイッチ３０２をＯＮ状態とする。この動作により、現時点で選択されているｉ行目のＰＤ３０１に蓄積されていた信号がＦＤアンプ３０４、画素選択スイッチ３０６を介して垂直出力線２０２へ出力される。この信号は演算増幅器４０３およびＳ信号転送スイッチ４０５を介してＳ信号保持容量４０７に保持される。

次にＣＰＵ１０９は、ＴＧ１１３を介して信号ｔｘ＿ｉおよびｔｓのレベルをＬｏｗレベルに設定して転送スイッチ３０２、Ｓ信号転送スイッチ４０５をＯＦＦ状態とする。その後、ＣＰＵ１０９は、信号ｒｅｓ＿ｉのレベルをＨｉｇｈレベルに設定してＦＤリセットスイッチ３０５をＯＮ状態とし、ＦＤ部３０３のリセットを行う。ここまでの動作によって、ｉ行目のＳ信号、Ｎ信号をＳ信号保持容量４０７、Ｎ信号保持容量４０８にそれぞれ記憶させる動作が終了する。

続いて、Ｓ信号保持容量４０７、Ｎ信号保持容量４０８にそれぞれ保持されたＳ信号、Ｎ信号を撮像素子１０７から出力する動作が行われる。まず、ＣＰＵ１０９は水平走査回路２０７の出力ｈｓｒ１（図２）のレベルをＨｉｇｈレベルに設定することにより、水平転送スイッチ２０５，２０６をＯＮ状態とする。そしてＳ信号保持容量４０７、Ｎ信号保持容量４０８にそれぞれ保持された信号が水平出力線２０８、２０９と差動増幅器２１０を介して出力端子２１１に出力される。ＣＰＵ１０９は水平走査回路２０７の各列の選択信号ｈｓｒ１、ｈｓｒ２・・・、ｈｓｒｋのレベルを順次にＨｉｇｈレベルに設定していくことにより、ｉ行目の全信号が出力される。なお、信号ｈｓｒ１〜ｈｓｒｋによって各列の信号が読み出される合間に、ＣＰＵ１０９は信号ｃｈｒｅｓのレベルをＨｉｇｈレベルに設定することで水平出力線リセットスイッチ２１２，２１３をＯＮ状態とする。これにより、水平出力線２０８、２０９のレベルがリセット電圧Ｖｃｈｒｅｓにリセットされる。
こうして１行分の読出し動作が終了する。この動作を読出し対象の各行で順次行うことで、撮像素子１０７の信号読出し動作が行われる。

図１１（Ｂ）は、ＬＶ撮影時に低ＩＳＯ感度が設定された場合の撮像素子１０７の読出し動作を示す。以下では図１１（Ａ）との違いに着目して説明する。Ｓ信号保持容量４０７にＳ信号が保持された後、水平走査回路２０７の動作が始まる前にＣＰＵ１０９はＴＧ１１３を介して信号ａｄｄ（図４）のレベルを一旦Ｈｉｇｈレベルに設定する。これにより、Ｓ信号加算スイッチ４０９およびＮ信号加算スイッチ４１０がＯＮ状態となる。その後、ＣＰＵ１０９はＴＧ１１３を介して信号ａｄｄのレベルをＬｏｗレベルに戻すことでＳ信号加算スイッチ４０９およびＮ信号加算スイッチ４１０がＯＦＦ状態となる。この動作によって、各列のＳ信号保持容量４０７およびＮ信号保持容量４０８にそれぞれ保持された信号は、それぞれ加算対象である列の信号と加算平均される。その後、水平走査回路２０７は、例えばｈｓｒ１、ｈｓｒ４、ｈｓｒ７・・・という具合に、選択信号を３列に１列の周期でＨｉｇｈレベルに設定していくことで、水平方向の画素数を制限して読出す処理を行う。

図１１（Ｃ）は、調光画像データ１および調光画像データ２の取得時に低ＩＳＯ感度が設定された場合の撮像素子１０７の読出し動作を示す。以下では図１１（Ａ）、（Ｂ）との違いに着目して説明する。行ごとに異なる２種類のゲインを信号に乗算する場合において、ＣＰＵ１０９はいずれの行についても、ＴＧ１１３を介して信号ｆｄｉｎｃ＿ｉのレベルをＬｏｗレベルに設定してＦＤｉｎｃスイッチ３０７をＯＦＦ状態とする。付加容量３０８とＦＤ部３０３とは非接続状態となる。その後、図１１（Ｂ）に示すＬＶ撮影時の撮像素子１０７の読出し動作を示すタイミングと同じタイミングで画素信号を読出す処理が行われる。

次に図１２および図１３を参照して、撮像感度が閾値以上である高感度設定の場合に行われる制御について説明する。図１２を参照して、撮像感度が高ＩＳＯ感度の設定であるモードに応じた撮像素子１０７の画素信号の読出し方法について説明する。図１２（Ｂ）および（Ｃ）に灰色で表示した画素は、間引きされて読み出されない画素を示す。

図１２（Ａ）は、静止画撮影時の動作モードにおいて高ＩＳＯ感度が設定された場合の撮像素子１０７の画素信号の読出し方法を説明する図である。撮像素子１０７はベイヤー配列のＣＭＯＳイメージセンサであって、静止画撮影時には撮像素子１０７の全画素をそれぞれ独立に読出す処理が行われる。画素信号の読出し時に、ＦＤ部３０３、演算増幅器４０３、差動増幅器２１０等でのゲインが設定される。全画素においてＦＤｉｎｃスイッチ３０７をＯＦＦとしてＩＳＯ１６００相当のゲインで画素信号の読出しが行われる。

図１２（Ｂ）は、ＬＶ撮影時の動作モードにおいて高ＩＳＯ感度が設定された場合の撮像素子１０７の画素信号の読出し方法を説明する図である。この場合、フレームレートを確保するために画素信号の加算や間引き読出しが行われることによって、読出し画素数が制限される。水平方向において同色の３画素ごとに加算平均処理が行われ、垂直方向において３行に１行ずつの周期で間引き読出しが行われる。

画素信号の読出し時には、ＦＤ部３０３、演算増幅器４０３、差動増幅器２１０等でのゲインが設定される。垂直方向の３行に１行ずつの周期で間引いて信号が読み出される画素においてＦＤｉｎｃスイッチ３０７をＯＦＦとして、ＩＳＯ１６００相当のゲインで画素信号の読出しが行われる。

図１２（Ｃ）は、調光画像データ１および調光画像データ２の取得時の動作モードにおいて高ＩＳＯ感度が設定された場合の撮像素子１０７の画素信号の読出し方法を説明する図である。図１０（Ｃ）と同様に、水平方向については同色の３画素ごとに加算平均処理が行われ、垂直方向については９行に１行ずつの周期で間引き読出しが行われることにより、高速化が図られる。画素信号の読出し時には、ＦＤ部３０３、演算増幅器４０３、差動増幅器２１０等でのゲインが設定される。垂直方向の９行に１行ずつの周期で間引いて信号が読み出される画素においてＦＤｉｎｃスイッチ３０７をＯＦＦとして、読出す行の２行ごとにＩＳＯ１００相当およびＩＳＯ１６００相当の各ゲインで画素信号を交互に読出す処理が行われる。つまり、画素信号の１回の読出しに際し、異なる２種類のゲインが掛けられた信号が読み出される。

次に、図１３のタイミングチャートを参照して高ＩＳＯ感度設定での撮像素子１０７の読出し動作について説明する。図１１と同様に、ｉ行目の信号を読出すものとして説明する。

図１３（Ａ）は、静止画像データの取得において高ＩＳＯ感度が設定された場合の撮像素子１０７のｉ行目の読出し動作を示す。図１３（Ｂ）は、ＬＶ撮影時に高ＩＳＯ感度が設定された場合の撮像素子１０７の読出し動作を示す。図１３（Ａ）、図１３（Ｂ）において、それぞれに対応する図１１（Ａ）、図１１（Ｂ）との違いである信号ｆｄｉｎｃ＿ｉのみを説明する。

ＣＰＵ１０９は、ＴＧ１１３を介して信号ｆｄｉｎｃ＿ｉのレベルをＬｏｗレベルに設定してＦＤｉｎｃスイッチ３０７をＯＦＦ状態とする。これにより付加容量３０８とＦＤ部３０３とが非接続状態となる。

図１３（Ｃ）は、調光画像データ１および調光画像データ２の取得時に高ＩＳＯ感度が設定された場合の撮像素子１０７の読出し動作を示す。高ＩＳＯ感度設定においてはゲイン設定が異なるだけであり、動作タイミングは図１１（Ｃ）に示すタイミングと同一である。

本実施形態では、調光画像データの画素配列からの画素信号の１回の読出しに際し、複数種類の異なるゲインが乗算された画像信号出力を得ることが可能となる。これにより、１回の露光によって得られる画像信号出力のダイナミックレンジを拡大させるとともに、静止画撮影やＬＶ撮影のダイナミックレンジを拡大させることが可能となる。

本実施形態では、ＩＳＯ１００相当とＩＳＯ１６００相当という、２種類の異なるゲインを選択した場合を例示した。選択されるゲインの値および種類の数はこれに限定されるものではない。また、本実施形態では、ＬＶ撮影時および調光画像データの取得時に水平方向にて３画素ごとに加算平均処理して読出す方式を説明した。加算平均処理を行う際の画素数は３画素に限定されず、任意の画素数での加算平均処理を行って読出す構成としてもよい。また、ＬＶ撮影時には垂直方向にて画素を３行に１行ずつの周期で間引いて読出しを行い、また調光画像データの取得時には垂直方向にて画素を９行に１行ずつの周期で間引いて読出しを行う方式を説明した。間引きを行う画素数は限定されず、任意の画素数ごとに間引き読出しを行う構成としてもよい。さらには、垂直方向の画素信号の読出しについて間引き読出しに限定されず、垂直方向にて画素を加算平均処理して読出してもよい。加算平均処理を行う際の画素数は限定されず、任意の画素数ごとに加算平均処理して読出しを行う構成としてもよい。加えて、本実施形態では、シャッタスイッチ（レリーズスイッチ）が押下された場合に調光画像データを取得する構成を説明した。ＬＶ撮影中に調光用スイッチが押下された場合に調光画像データを取得し、算出された発光量を本発光量として決定し、調光用スイッチの押下が解除されるとＬＶ撮影に戻る構成としてもよい。

［第２実施形態］
次に本発明の第２実施形態を説明する。第１実施形態では、調光画像データの取得時にＦＤゲインを大きくする場合について説明したが、本実施形態では、図１４を参照して調光画像データの取得時にＦＤゲインを小さくする場合について説明する。なお、第１実施形態との相違点を説明し、第１実施形態と同様の事項については説明を割愛する。このような説明省略の仕方は後述の実施形態でも同じである。

図１４は調光画像データ１および調光画像データ２の取得時の撮像素子１０７の読出し動作を示すタイミングチャートである。図１１（Ｃ）および図１３（Ｃ）との違いである信号ｆｄｉｎｃ＿ｉのみを説明する。

本実施形態では、低ＩＳＯ感度設定時および高ＩＳＯ感度設定時のいずれの場合においても、行ごとに異なる２種類のゲインを信号に乗算する場合、信号ｆｄｉｎｃ＿ｉのレベルがＨｉｇｈレベルに設定される。ＣＰＵ１０９はいずれの行についても、ＴＧ１１３を介して信号ｆｄｉｎｃ＿ｉのレベルをＨｉｇｈレベルに設定してＦＤｉｎｃスイッチ３０７をＯＮ状態にする。これにより、付加容量３０８とＦＤ部３０３とが接続状態となる。その後、図１１（Ｂ）に示すＬＶ撮影時の撮像素子１０７の読出し動作を示すタイミングと同じタイミングで画素信号が読み出されていく。

本実施形態によれば、調光画像データの画素配列からの画素信号の１回の読出しに際し、複数種類の異なるゲインが乗算された画像信号出力を得ることが可能となる。ＦＤ部に付加容量を接続することにより、低ＩＳＯ感度設定での飽和電子数を拡大することができる。１回の露光によって得られる画像信号出力のＤＲを拡大させるとともに、静止画撮影やＬＶ撮影でのＤＲ拡大が可能となる。

［第３実施形態］
次に本発明の第３実施形態を説明する。第１実施形態および第２実施形態では、調光画像データの取得時にＦＤゲインが固定されている場合について説明した。本実施形態では、調光画像データの取得時にＦＤゲインを可変に設定する場合について、図１５を用いて説明する。図１５のタイミングチャートには、水平同期信号（ＨＤと表記する）が追加されている。水平同期信号ＨＤで示すｉ行目の読出しではＩＳＯ１００相当のゲインでの信号読出しが行われる。その次のｉ＋１行目の読出しではＩＳＯ１６００相当のゲインでの信号読出しが行われる。

ｉ行目の画素信号をＩＳＯ１００相当のゲインで読出す場合、まずＣＰＵ１０９によって１行分の読出し期間に対応する水平同期信号ＨＤがアサートされる。続いて、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｃｆｓ（図４）のレベルをＨｉｇｈレベルに設定してスイッチ４０４をＯＮ状態とし、フィードバック容量４０２の両端をショートさせる。次にＣＰＵ１０９は、ＴＧ１１３を介して信号ｓｅｌ＿ｉのレベルをＨｉｇｈレベルに設定してｉ行目の画素に対する画素選択スイッチ３０６をＯＮ状態とする。その後、ＣＰＵ１０９は信号ｒｅｓ＿ｉ（図３）のレベルをＬｏｗレベルに設定してＦＤリセットスイッチ３０５をＯＦＦ状態とし、ＦＤ部３０３のリセットを解除する。このとき、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｆｄｉｎｃ＿ｉのレベルをＨｉｇｈレベルに設定してＦＤｉｎｃスイッチ３０７をＯＮ状態とし、付加容量３０８とＦＤ部３０３とを接続する。

その後、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｃｆｓのレベルをＬｏｗレベルに設定してスイッチ４０４をＯＦＦ状態とし、ＦＤ部３０３のリセット解除後の垂直出力線２０２の電圧をクランプ容量４０１（静電容量Ｃ１）にクランプさせる。

次に、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｔｎのレベルをＨｉｇｈレベルに設定してＮ信号転送スイッチ４０６をＯＮ状態とし、Ｎ信号保持容量４０８にＮ信号を保持させる。続いてＣＰＵ１０９は、ＴＧ１１３を介して信号ｔｎのレベルをＬｏｗレベルに設定し、Ｎ信号転送スイッチ４０６をＯＦＦ状態とする。その後、ＣＰＵ１０９は信号ｔｓのレベルをＨｉｇｈレベルに設定してＳ信号転送スイッチ４０５をＯＮ状態とし、信号ｔｘ＿ｉのレベルをＨｉｇｈレベルに設定して転送スイッチ３０２をＯＮ状態とする。

この動作により、現時点で選択されているｉ行目のＰＤ３０１に蓄積されていた信号がＦＤアンプ３０４、画素選択スイッチ３０６を介して垂直出力線２０２へ出力される。この信号は演算増幅器４０３およびＳ信号転送スイッチ４０５を介してＳ信号保持容量４０７へ保持される。

次にＣＰＵ１０９は、ＴＧ１１３を介して信号ｔｘ＿ｉおよびｔｓのレベルをＬｏｗレベルに設定して転送スイッチ３０２、Ｓ信号転送スイッチ４０５をＯＦＦ状態とする。その後、ＣＰＵ１０９は信号ｒｅｓ＿ｉのレベルをＨｉｇｈレベルに設定してＦＤリセットスイッチ３０５をＯＮ状態とし、ＦＤ部３０３のリセットを行う。ここまでの動作によって、ｉ行目のＳ信号、Ｎ信号をそれぞれＳ信号保持容量４０７、Ｎ信号保持容量４０８へ記憶させる動作が終了する。

Ｓ信号保持容量４０７にＳ信号が保持された後、水平走査回路２０７の動作が始まる前に、ＣＰＵ１０９はＴＧ１１３を介して信号ａｄｄのレベルを一旦Ｈｉｇｈレベルに設定する。これにより、Ｓ信号加算スイッチ４０９およびＮ信号加算スイッチ４１０がＯＮ状態となる。その後、ＣＰＵ１０９はＴＧ１１３を介して信号ａｄｄのレベルをＬｏｗレベルに戻すことでＳ信号加算スイッチ４０９およびＮ信号加算スイッチ４１０がＯＦＦ状態となる。この動作によって、各列のＳ信号保持容量４０７およびＮ信号保持容量４０８に保持された各信号は、それぞれ加算対象の列の信号と加算平均される。

続いて、Ｓ信号保持容量４０７、Ｎ信号保持容量４０８にそれぞれ保持されたＳ信号、Ｎ信号を撮像素子１０７から出力する動作が行われる。まず、ＣＰＵ１０９は水平走査回路２０７の出力ｈｓｒ１のレベルをＨｉｇｈレベルに設定することにより、水平転送スイッチ２０５および２０６がＯＮ状態となる。そして、Ｓ信号保持容量４０７、Ｎ信号保持容量４０８にそれぞれ保持された信号が水平出力線２０８、２０９と差動増幅器２１０を介して出力端子２１１に出力される。

ＣＰＵ１０９は水平走査回路２０７を駆動させる際、例えば、ｈｓｒ１、ｈｓｒ４、ｈｓｒ７・・・という具合に選択信号を３列に１列の周期でＨｉｇｈレベルに設定していくことで、水平方向の画素数が制限されて読出しが行われる。なお、信号ｈｓｒ１〜ｈｓｒｋによって各列の信号が読み出される合間に、ＣＰＵ１０９は信号ｃｈｒｅｓのレベルをＨｉｇｈレベルに設定することで水平出力線リセットスイッチ２１２，２１３をＯＮ状態とする。これにより水平出力線２０８、２０９のレベルがリセット電圧Ｖｃｈｒｅｓにリセットされる。以上でｉ行目における１行分の読出し動作が終了する。

次行、すなわち次の水平同期信号ＨＤに対応するｉ＋１行目では、ＩＳＯ１６００相当のゲインで信号読出しが行われる。この場合、ＣＰＵ１０９は、ＴＧ１１３を介して信号ｆｄｉｎｃ＿ｉのレベルをＬｏｗレベルに設定してＦＤｉｎｃスイッチ３０７をＯＦＦ状態とし、ＦＤ部３０３と付加容量３０８とを非接続状態にする。それ以外の信号に係るタイミングは、前行（ｉ行目）の動作を示すタイミングと同一である。
このような動作を読出し対象の各行で順次に行うことによって、撮像素子１０７の信号読出し動作が行われる。

本実施形態によれば、調光画像データの画素配列からの画素信号の１回の読出しに際し、複数種類の異なるゲインが乗算された画像信号出力を得ることが可能となる。ＦＤ部に付加容量を接続することにより、低ＩＳＯ感度設定での飽和電子数を拡大することができる。またＦＤ部に付加容量を接続しないことにより、高ＩＳＯ感度設定でのノイズを低減することができる。１回の露光によって得られる画像信号出力のＤＲを拡大させるとともに、静止画撮影やＬＶ撮影でのＤＲ拡大が可能となる。

本実施形態では、調光画像データの取得時に、水平同期期間（１ＨＤ期間）につき１行読出しを行う方式について説明したが、１ＨＤ期間に読出す行数については１行に限定されず任意の行数で読出しが可能である。さらに本実施形態では、１ＨＤ期間ごとに２種類の異なるゲインを設定する例を示したが、任意の数のＨＤ期間ごとに２種類の異なるゲインを設定する構成としてもよい。

前記実施形態によれば、発光部の本発光前に予備発光を行って本発光量を決定可能な撮像装置において、撮像条件に応じたダイナミックレンジを確保することができる。前記実施形態では容量可変手段としてＦＤ部と付加容量とを接続し、または非接続とするスイッチ素子を用いる例を説明した。これに限らず、容量可変手段がＦＤ部に対して２以上の付加容量のいずれかを選択する選択手段を備え、複数のゲインを切り替える構成でもよい。
本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形および変更が可能である。

１０７ 撮像素子
１０９ ＣＰＵ
１２１ 発光部
３０３ ＦＤ部
３０７ ＦＤｉｎｃスイッチ
３０８ 付加容量

Claims (11)

1. 発光手段を発光させて撮像素子により撮像が可能な撮像装置であって、
   前記撮像素子の画素部が有するフローティングディフュージョン部に対する静電容量を変化させる容量可変手段と、
   前記画素部の画素信号に対して設定される複数のゲインにより増幅を行う増幅手段と、
   前記発光手段、前記容量可変手段、および前記増幅手段を制御する制御手段と、を備え、
   前記制御手段は、
   前記発光手段の予備発光を行って測光を行う調光にて、前記容量可変手段により設定される前記静電容量に基づくゲインおよび前記増幅手段に対して設定されるゲインにより、複数のゲインを決定して前記画素信号を読出す領域ごとにゲインを変更して当該ゲインを乗算した画像信号を出力する第１の制御と、
   前記撮像素子が出力する画像信号の表示または記録を行う場合、前記容量可変手段により設定される前記静電容量に基づくゲインおよび前記増幅手段に対して設定されるゲインにより決定したゲインを乗算した画像信号を出力する第２の制御と、を行う
   ことを特徴とする撮像装置。
2. 前記制御手段は、前記調光に用いる第１の画像信号を前記第１の制御で取得し、前記第１の画像信号により前記発光手段を撮影時に発光させる際の発光量を決定し、前記第２の制御により前記表示または記録に用いる第２の画像信号を取得する
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記制御手段は、前記第１の画像信号のうち、複数の前記画素部における第１の読出し領域から取得される第１の画素信号に対して第１のゲインを乗算する制御を行い、前記第１の読出し領域とは異なる第２の読出し領域から読み出される第２の画素信号に対して第２のゲインを乗算する制御を行う
   ことを特徴とする請求項２に記載の撮像装置。
4. 前記容量可変手段は、
   前記フローティングディフュージョン部に対する付加容量と、
   前記フローティングディフュージョン部に前記付加容量が接続された第１の状態、または前記フローティングディフュージョン部に前記付加容量が接続されていない第２の状態を選択する選択手段と、を備える
   ことを特徴とする請求項３に記載の撮像装置。
5. 前記制御手段は前記選択手段を制御し、前記第１の画像信号を取得する場合と、前記第２の画像信号を取得する場合とで、前記フローティングディフュージョン部と前記付加容量との接続状態を変更する
   ことを特徴とする請求項４に記載の撮像装置。
6. 前記制御手段は、前記第１の画像信号を取得する場合、前記選択手段を制御して前記第２の状態を選択し、前記増幅手段に対して前記ゲインを設定する制御を行う
   ことを特徴とする請求項５に記載の撮像装置。
7. 前記制御手段は、前記第２の画像信号を取得する場合、前記選択手段を制御して前記第１または第２の状態を選択し、前記増幅手段に対して前記ゲインを設定する制御を行う
   ことを特徴とする請求項５に記載の撮像装置。
8. 前記制御手段は、前記第１の画像信号のうち、前記第１の画素信号を読出すときに前記選択手段を制御して前記第１の状態を選択し、前記第１の画素信号に対して前記第１のゲインを乗算する制御を行い、前記第２の画素信号を読出すときに前記選択手段を制御して前記第２の状態を選択し、前記第２の画素信号に対して前記第２のゲインを乗算する制御を行う
   ことを特徴とする請求項４に記載の撮像装置。
9. 前記制御手段は、複数の前記画素部における第１の行から前記第１の画素信号を読出し、第２の行から前記第２の画素信号を読出す制御を行う
   ことを特徴とする請求項８に記載の撮像装置。
10. 前記撮像素子は、前記容量可変手段および前記増幅手段を備え、
    前記制御手段は、撮像感度が閾値より低い設定である場合に前記第２の画像信号を取得するときに前記選択手段を制御して前記第１の状態とし、撮像感度が閾値以上の設定である場合に前記第２の画像信号を取得するときに前記選択手段を制御して前記第２の状態とする制御を行う
    ことを特徴とする請求項５に記載の撮像装置。
11. 発光手段を発光させて撮像素子により撮像が可能な撮像装置にて実行される制御方法であって、
    前記発光手段の予備発光を行って測光を行う調光にて、前記撮像素子の画素部が有するフローティングディフュージョン部に対する静電容量を変化させる容量可変手段の設定に基づくゲインと、前記画素部の画素信号を増幅する増幅手段に対して設定されるゲインと、により複数のゲインを決定して前記画素信号を読出す領域ごとにゲインを変更して当該ゲインを乗算した画像信号を出力する第１の制御工程と、
    前記撮像素子が出力する画像信号の表示または記録を行う場合、前記容量可変手段により設定される前記静電容量に基づくゲインおよび前記増幅手段に対して設定されるゲインにより決定されるゲインを乗算した画像信号を出力する第２の制御工程と、を有する
    ことを特徴とする撮像装置の制御方法。
    
    

Images