JP2020031272A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020031272A JP2020031272A JP2018154015A JP2018154015A JP2020031272A JP 2020031272 A JP2020031272 A JP 2020031272A JP 2018154015 A JP2018154015 A JP 2018154015A JP 2018154015 A JP2018154015 A JP 2018154015A JP 2020031272 A JP2020031272 A JP 2020031272A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- frequency
- signals
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
【課題】信号経路を増やすことなく、異なる制御に用いるためのデータを送信できる半導体装置を提供する。【解決手段】送信側チップ2のパルス生成回路6は、外部より入力される信号INがハイレベルを示すと低周波数パルス列を信号INHとして出力し、信号INがローレベルを示すと周波数パルス列を信号INLとして出力する。信号DATAINがハイレベルになると信号INH,INLの周波数が高くなるように変化させて変調する。受信側チップ4には、信号INH,INLがトランスチップ3を介して信号OUTH,OUTLとして受信され、これらの信号によりラッチ回路5が制御され信号OUTが外部に出力される。パルス周波数判定回路10は信号OUTH,OUTLを周波数の変化に応じて復調して信号DATAOUTが外部に出力される。【選択図】図1
Description
本発明は、外部より信号が入力される送信回路と、結合素子と、結合素子を介して信号が入力される受信回路とを備える半導体装置に関する。
例えば特許文献1には、以下のような信号伝達装置が開示されている。送信側では、入力信号の二値レベルが変化するのに応じて、フリップフロップのセット信号とリセット信号とを2系統に分けて、それぞれパルス信号をN回発生させる。各パルス信号は、2つのトランスを介してそれぞれ送信される。受信側では、パルス信号をM(<N)回受信するとフリップフロップに対しセット信号,リセット信号を与える。
特許文献1の構成では、フリップフロップをセット/リセットするために2系統の信号経路を用いている。
これに対して本発明は、信号経路を3系統以上に増やすことなく、異なる制御に用いるためのデータを送信できる半導体装置を提供する。
これに対して本発明は、信号経路を3系統以上に増やすことなく、異なる制御に用いるためのデータを送信できる半導体装置を提供する。
請求項1記載の半導体装置によれば、送信回路の変調部は、外部より入力される第1信号がアクティブレベル,インアクティブレベルを示すと、所定周期の第1,第2パルス信号をそれぞれ出力する。そして、外部より入力される第2信号がアクティブレベルを示すと第1又は第2パルス信号を変調し、第1又は第2被変調信号を出力する。
受信回路には、結合素子を介して第1又は第2被変調信号が入力され、制御対象回路は、これらの被変調信号により制御される。復調部は、第1又は第2被変調信号より第2信号を復調し、復調された第2信号は外部に出力される。このように構成すれば、被変調信号はパルス列を伴う信号となるので、送信回路に入力される第1信号のレベル変化に応じて、受信回路側の制御対象回路をそれぞれのパルス列信号により安定的に制御すると共に、復調した第2信号を外部に出力してその他に制御を行うことが可能になる。したがって、回路構成を極力増大させることなく、第2信号を用いた制御を行うことができる。
請求項2記載の半導体装置によれば、変調部は第1又は第2パルス信号を周波数変調するので、復調部は第1又は第2被変調信号の周波数の変化に応じて第2信号を復調できる。
請求項3記載の半導体装置によれば、結合素子をトランスとし、変調部は、第1又は第2パルス信号をパルス幅変調する。そして、復調部は、前記第1又は第2被変調信号の振幅レベルに応じて第2信号を復調する。この場合、トランスを介して受信回路に入力される被変調信号は、パルス幅に応じて振幅が変化したパルス信号になる。したがって、第2信号を簡単に復調できる。
(第1実施形態)
図1に示すように、半導体装置である磁気カプラ1は、送信側チップ2,トランスチップ3及び受信側チップ4を備えている。受信側チップ4には、制御対象回路としてRSフリップフロップであるラッチ回路5が形成されている。送信側チップ2にはパルス生成回路6が形成されており、外部より第1信号IN及び第2信号DATAINが入力される。送信側チップ2は送信回路に相当し、受信側チップ4は受信回路に相当する。尚、以下で説明する信号は、何れもアクティブレベルがハイであり、インアクティブレベルがローである。
図1に示すように、半導体装置である磁気カプラ1は、送信側チップ2,トランスチップ3及び受信側チップ4を備えている。受信側チップ4には、制御対象回路としてRSフリップフロップであるラッチ回路5が形成されている。送信側チップ2にはパルス生成回路6が形成されており、外部より第1信号IN及び第2信号DATAINが入力される。送信側チップ2は送信回路に相当し、受信側チップ4は受信回路に相当する。尚、以下で説明する信号は、何れもアクティブレベルがハイであり、インアクティブレベルがローである。
パルス生成回路6は、2つの出力端子を備え、信号INのレベルがハイを示している期間は、送信バッファ7Hを介してトランスチップ3に信号INHを出力する。また、パルス生成回路6は、信号INのレベルがローを示している期間は、送信バッファ7Lを介してトランスチップ3に信号INLを出力する。信号INH,INLは何れもパルス列信号であり、パルス生成回路6は、信号DATAINのレベルに応じてパルス信号の周波数を変調する。信号INH,INLは、それぞれ第1,第2パルス信号に相当する。
トランスチップ3には、結合素子として2つのトランス8H,8Lを備えている。トランス8の1次側巻線,2次側巻線の一端は、それぞれ独立したグランドに接続されている。そして、トランス8H,8Lの2次側より、信号OUTH,OUTLが受信側チップ4に出力される。信号OUTH,OUTLは、受信バッファ9H,9Lを介してラッチ回路5に入力される。受信バッファ9Hの出力信号はラッチ回路5のセット信号となり、受信バッファ9Lの出力信号はラッチ回路5のリセット信号となる。ラッチ回路5は、第1信号OUTを外部に出力する。
また、受信バッファ9H,9Lの出力信号は、パルス周波数判定回路10に入力されている。パルス周波数判定回路10は、信号OUTH又はOUTLより復調した第2信号DATAOUTを外部に出力する。信号OUTは、例えば上位の制御回路にステータスの変化を伝達するための信号であり、信号DATAOUTは、例えばMOSFETなどのスイッチング素子を駆動する信号である。
図2に示すように、パルス生成回路6は、信号INの立上りエッジを検出する立上りエッジ検出部11H,立下りエッジを検出する立下りエッジ検出部11Lを備える。また、信号INは、ANDゲート12Hの入力端子の一方に入力されていると共に、NOTゲート13を介してANDゲート12Lの入力端子の一方に入力されている。発振器14は、信号DATAINのレベルに応じて出力するパルス信号の周波数を変化させる。信号DATAINのレベルがローであれば周波数を低くし、ハイであれば周波数を高くする。発振器11の出力端子は、ANDゲート12H及び12Lの入力端子の他方に入力されている。パルス生成回路6は変調部に相当する。
立上りエッジ検出部11Hの出力端子,ANDゲート12Hの出力端子は、それぞれORゲート15Hの入力端子に接続されている。立下りエッジ検出部11Lの出力端子,ANDゲート12Lの出力端子は、それぞれORゲート15Lの入力端子に接続されている。ORゲート15H,15Lの出力端子は、それぞれワンショットパルス生成部16H,16Lの入力端子に接続されている。ワンショットパルス生成部16H,16Lの出力端子は、それぞれ送信バッファ7H,7Lの入力端子に接続されている。
図3に示すように、受信バッファ9H,9Lの出力信号は、パルス周波数判定回路10のORゲート17の入力端子に与えられている。ORゲート17の出力信号は、タイマ18に入力されている。タイマ18は、信号OUTH又はOUTLのパルス数をカウントし、発振器19より出力されるクロック信号CLKによりリセットされる。タイマ18の出力信号COUNTはパルス保持部20に入力され、パルス保持部20は出力バッファ21を介して信号DATAOUTを出力する。
図4に示すように、周波数変調された信号OUTHの低い周波数に対応する周期をTL,高い周波数に対応する周期をTHとすると、クロック信号CLKの周期TCは以下のように設定されている。
TH<TC<TL
これにより、タイマ18は、信号OUTHの周波数が低い期間は、カウンタ値「1」でクロック信号CLKによりリセットされる。信号OUTHの周波数が高い期間は、カウンタ値「2」でクロック信号CLKによりリセットされる。タイマ18は、カウンタ値「2」で出力信号COUNTをハイレベルに変化させる。
TH<TC<TL
これにより、タイマ18は、信号OUTHの周波数が低い期間は、カウンタ値「1」でクロック信号CLKによりリセットされる。信号OUTHの周波数が高い期間は、カウンタ値「2」でクロック信号CLKによりリセットされる。タイマ18は、カウンタ値「2」で出力信号COUNTをハイレベルに変化させる。
パルス保持部20は、出力信号COUNTがハイレベルになると、そのレベルを一定期間保持して信号DATAOUTを出力する。パルス保持部20がハイレベルを保持する期間は、周期TL未満に設定されている。パルス周波数判定回路10は復調部に相当する。
次に、本実施形態の作用について説明する。図5に示すように、入力信号INがハイレベルになると、パルス生成回路6は、周期TLの低周波数パルス列を信号INHとして出力する。入力信号INがローレベルを示す期間は、パルス生成回路6は、同様のパルス列を信号INLとして出力しており、受信側チップ4のラッチ回路5は継続的にリセットされている。
信号INHは、トランス8Hを介して信号OUTHとなり、受信側チップ4に受信される。ラッチ回路5は、信号OUTHの最初のパルス信号でセットされ、信号OUTをハイレベルに変化させる。その後も、信号OUTHが周期的に受信されるので、ラッチ回路5は継続的にセットされる。このとき、信号DATAOUTはローレベルを示している。
入力信号DATAINがハイレベルになると、パルス生成回路6は信号INHより出力しているパルス列を、周期THの高低周波数に変化させる。すると、パルス周波数判定回路10がその周波数の変化を検出し、信号DATAOUTをハイレベルに変化させる。尚、入力信号INがローレベルを示す期間において、入力信号DATAINがハイレベルになった際にもパルス周波数判定回路10は同様に動作するので、信号DATAOUTは同じくハイレベルになる。
図6は、周波数の高低変化を4倍に設定した場合を示している。また、同図では、信号INがローレベルを示す期間に信号INL,OUTLが変化する波形を示している。この時、パルス周波数判定回路10において、周波数の変化を判別する閾値を2倍程度に設定すると、図中に示すように、信号DATAINがハイレベルを示す期間に信号OUTLに1パルスの抜けが発生しても、信号DATAOUTはローレベルに変化せず、ロバスト性を向上させることができる。
以上のように本実施形態によれば、送信側チップ2のパルス生成回路6は、外部より入力される信号INがハイレベルを示すと低周波数パルス列を信号INHとして出力し、信号INがローレベルを示すと、低周波数パルス列を信号INLとして出力する。そして、信号DATAINがハイレベルになると、信号INH,INLの周波数が高くなるように変化させて変調する。
受信側チップ4には、信号INH,INLがトランスチップ3を介して信号OUTH,OUTLとして受信され、これらの信号によりラッチ回路5が制御され、信号OUTが外部に出力される。そして、パルス周波数判定回路10は、信号OUTH,OUTLを周波数の変化に応じて復調し、信号DATAOUTを外部に出力する。
このように構成すれば、送信側チップ2より出力される被変調信号INH,INLはパルス列を伴う信号となるので、信号INのレベル変化に応じて、受信側チップ4のラッチ回路5をそれぞれのパルス列信号により安定的に制御すると共に、復調した信号DATAOUTを外部に出力してその他に制御を行うことが可能になる。したがって、回路構成を極力増大させることなく、第2信号DATAOUTを用いた制御を行うことができる。
(第2実施形態)
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図7に示すように、第2実施形態の磁気カプラ31は、第1実施形態の送信側チップ2及び受信側チップ4を、送信側チップ32及び受信側チップ33に置き換えたものである。送信側チップ32,受信側チップ33は、それぞれパルス生成回路34,パルスレベル判定回路35を備えている。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図7に示すように、第2実施形態の磁気カプラ31は、第1実施形態の送信側チップ2及び受信側チップ4を、送信側チップ32及び受信側チップ33に置き換えたものである。送信側チップ32,受信側チップ33は、それぞれパルス生成回路34,パルスレベル判定回路35を備えている。
パルス生成回路34は、信号DATAINのレベル変化に応じて、信号INH,INLのパルス幅を変調する。パルス判定回路35は、入力される信号OUTH,OULのレベルを判定して復調を行う。すなわち、パルス生成回路34は周知のPWM変調回路である。パルスレベル判定回路35はコンパレータ等で構成されており、復調部に相当する。
次に、第2実施形態の作用について説明する。図8に示すように、入力信号INがハイレベルになると、パルス生成回路34は、パルス幅WNのパルス列を信号INHとして出力する。入力信号INがローレベルを示す期間は、パルス生成回路34は、同様のパルス列を信号INLとして出力している。入力信号DATAINがハイレベルになると、パルス生成回路33は、信号INHより出力しているパルス列のパルス幅をより広いWWに変化させる。
信号INHは、トランス8Hを介して信号OUTHとなり、受信側チップ33に受信されるが、その際に、信号INHのパルス幅に応じて信号OUTHの振幅が変化する。同図に示すように、パルス幅WNに応じた信号OUTHの振幅に対して、パルス幅WWに応じた信号OUTHの振幅は大きくなる。パルスレベル判定回路35は、上記の振幅の差に応じた閾値を設定することで振幅の変化を検出し、パルス幅がWNからWWに変化した際に信号DATAOUTをハイレベルに変化させる。
以上のように第2実施形態によれば、パルス生成回路34は、信号INH,INLのパルス幅を変調する。そして、パルスレベル判定回路35は、信号OUTH,OUTLの振幅レベルに応じて、信号DATAINに対応した信号DATAOUTを復調する。これにより、信号DATAOUTを簡単に復調できる。
(第3実施形態)
図9に示すように、第3実施形態は、結合素子としてコンデンサを用いてコンデンサカプラ41であり、送信側チップ42,コンデンサチップ43及び受信側チップ44で構成されている。送信側チップ42のパルス生成回路45は、信号INH,INLに対応した出力端子を2つずつ有しており、それぞれに対応して送信バッファ7H(1)及び7H(2),バッファ7L(1)及び7L(2)が接続されている。
図9に示すように、第3実施形態は、結合素子としてコンデンサを用いてコンデンサカプラ41であり、送信側チップ42,コンデンサチップ43及び受信側チップ44で構成されている。送信側チップ42のパルス生成回路45は、信号INH,INLに対応した出力端子を2つずつ有しており、それぞれに対応して送信バッファ7H(1)及び7H(2),バッファ7L(1)及び7L(2)が接続されている。
送信バッファ7H(1)及び7L(1)の出力端子には抵抗素子R1が接続されており、送信バッファ7H(2)及び7L(2)の出力端子には抵抗素子R2が接続されている。抵抗素子R1の抵抗値は抵抗素子R2よりも大きく設定されており、抵抗素子R1及びR2の出力側端子は共通に接続されている。第3実施形態では、パルス生成回路45に加え、送信バッファ7及び抵抗素子R1及びR2も含めて変調部に相当する。
コンデンサチップ43には、トランス8H,8Lに替えてコンデンサ46H,46Lが形成されている。これにより、信号INH,INLは、コンデンサカップリングにより信号OUTH,OUTLとして受信側チップ44に伝達される。パルスレベル判定回路47は、パルスレベル判定回路35と同様にコンパレータ等で構成されている。
次に、第3実施形態の作用について説明する。図10に示すように、入力信号INがハイレベルになると、パルス生成回路45は、送信バッファ7H(1)よりパルス列を信号INHとして出力する。入力信号INがローレベルを示す期間は、パルス生成回路45は同様のパルス列を信号INLとして出力している。入力信号DATAINがハイレベルになると、パルス生成回路45は送信バッファ7H(2)よりパルス列を信号INHとして出力する。
すなわち、送信バッファ7H(1)より抵抗素子R1を介して出力される信号INHの傾きdv/dtに対して、送信バッファ7H(2)より抵抗素子R2を介して出力される信号INHの傾きは、より急峻になる。そして、信号INHは、コンデンサ46Hを介して信号OUTHとなる際に微分された波形となる。したがって、信号OUTHの振幅レベルは、信号INHの傾きに応じて大きくなる。パルスレベル判定回路47は、上記の振幅の差に応じた閾値を設定することで、振幅の変化を検出し、パルス幅がWNからWWに変化した際に信号DATAOUTをハイレベルに変化させる。
以上のように第3実施形態によれば、結合素子にコンデンサ46を用い、パルス生成回路45は、信号INH,INLの二値レベル変化時間dv/dtを変調し、パルスレベル判定回路47は、信号OUTH,OUTLの振幅レベルに応じて信号DATAOUTを復調する。したがって、第2実施形態と同様の効果が得られる。
(第4実施形態)
図11に示すように、第4実施形態は、第1実施形態と同様にトランスチップ3を用いた磁気カプラ51であり、送信側チップ52及び受信側チップ53を備えている。送信側チップ52はパルス生成回路54を備え、受信側チップ53はパルス数判定回路55を備えている。図14に示すように、パルス生成回路54は、信号DATAINのレベル変化に応じて信号INH,INLのパルス数を変調する。パルス数判定回路55は、入力される信号OUTH,OULの所定時間内に発生したパルス数を判定して復調を行う。
図11に示すように、第4実施形態は、第1実施形態と同様にトランスチップ3を用いた磁気カプラ51であり、送信側チップ52及び受信側チップ53を備えている。送信側チップ52はパルス生成回路54を備え、受信側チップ53はパルス数判定回路55を備えている。図14に示すように、パルス生成回路54は、信号DATAINのレベル変化に応じて信号INH,INLのパルス数を変調する。パルス数判定回路55は、入力される信号OUTH,OULの所定時間内に発生したパルス数を判定して復調を行う。
図12に示すように、パルス数判定回路55は、2回カウンタ56H,56Lにより信号INH,INLのパルス数をカウントする。2回カウンタ56H,56Lは、発振器57が出力するパルス信号の周期以下の周期のクロック信号により、ANDゲート58H,58Lを介してリセットされる。2回カウンタ56H,56Lの出力端子は、それぞれORゲート17の入力端子に接続されている。ORゲート17の出力端子は、パルス保持部20の入力端子に接続されている。
次に、第4実施形態の作用について説明する。図13に示すように、信号OUTHが周期の冒頭に1パルスのみ発生させている期間は、2回カウンタ56Hはカウント数「1」でリセットされるので、出力信号COUNTはローレベルを維持する。信号OUTHが周期の冒頭に2パルス発生させる期間は、2回カウンタ56Hはカウント数「2」で出力信号COUNTはハイレベルになった後リセットされる。パルス保持部20は、出力信号COUNTが周期的にハイレベルを示す期間は、第1実施形態と同様にハイレベルを保持して信号DATAOUTを出力する。これにより、図14に示すように、信号INHのパルス数の変化に応じて信号DATAOUTが出力される。
図15は、第1実施形態の図6相当図であり、パルス数を1回から3回に変化させるように設定した場合である。但し同図では、信号INがハイレベルを示す期間に信号INH,OUTHが変化する波形を示している。この時、パルス数判定回路55のように2回カウンタ56Hを用いると、図中に示すように、信号DATAINがハイレベルを示す期間に信号OUTHに1パルスの抜けが発生しても、信号DATAOUTはローレベルに変化せず、ロバスト性を向上させることができる。
以上のように第4実施形態によれば、パルス生成回路54は、信号DATAINのレベル変化に応じて、所定期間内に発生させる信号INH,INLのパルス数を変化させて変調する。これにより、第1実施形態と同様の効果が得られる。
(第5実施形態)
図16に示すように、第5実施形態の磁気カプラ61は、送信側チップ62,トランスチップ3及び受信側チップ63を備えている。送信側チップ62はパルス生成回路64を備え、受信側チップ63はパルス判定回路65(1),65(2)を備えている。送信側チップ62には、第2信号として信号DATA1INが入力され、第3信号として信号DATA2INが入力されている。第3信号は高次信号に相当する。そして、パルス生成回路64は、信号DATA1INのレベル変化に応じて、第1実施形態と同様に信号INHの周波数を低い周波数から高い周波数に変化させる。また、パルス生成回路64は、信号DATA2INのレベル変化に応じて、信号INHの周波数をより高い周波数に変化させる。
図16に示すように、第5実施形態の磁気カプラ61は、送信側チップ62,トランスチップ3及び受信側チップ63を備えている。送信側チップ62はパルス生成回路64を備え、受信側チップ63はパルス判定回路65(1),65(2)を備えている。送信側チップ62には、第2信号として信号DATA1INが入力され、第3信号として信号DATA2INが入力されている。第3信号は高次信号に相当する。そして、パルス生成回路64は、信号DATA1INのレベル変化に応じて、第1実施形態と同様に信号INHの周波数を低い周波数から高い周波数に変化させる。また、パルス生成回路64は、信号DATA2INのレベル変化に応じて、信号INHの周波数をより高い周波数に変化させる。
第5実施形態では、信号DATA1IN,DATA2INの何れか一方のみを排他的にハイレベルに変化させる。受信側チップ63のパルス判定回路65(1),65(2)は、それぞれ信号DATA1IN,DATA2INのレベル変化に応じた周波数の変化を検出して、信号DATA1OUT,DATA2OUTを外部に出力する。DATA2OUTは復調された第3信号に相当する。
以上のように第5実施形態によれば、パルス生成回路64は、外部より入力される第3信号DATA2INがハイレベルを示すと信号INH,INLの変調状態を変化させる。具体的には、周波数変調の状態を変化させて、パルス判定回路65(1),65(2)により各変調状態の変化に基づく復調を行い、信号DATA1OUT,DATA2OUTを外部に出力する。これにより、3種類の信号を伝送して制御に用いることができる。
(第6実施形態)
図17に示すように、第6実施形態の磁気カプラ71は、送信側チップ72,トランスチップ3及び受信側チップ73を備えている。送信側チップ72はパルス生成回路74を備え、受信側チップ73はパルス判定回路75(1),75(2)を備えている。送信側チップ72には、第5実施形態と同様に信号DATA2INが入力されている。そして、パルス生成回路74は、信号DATA1IN,DATA2INのレベル変化に応じて信号INHを周波数変調及びパルス幅変調する。
図17に示すように、第6実施形態の磁気カプラ71は、送信側チップ72,トランスチップ3及び受信側チップ73を備えている。送信側チップ72はパルス生成回路74を備え、受信側チップ73はパルス判定回路75(1),75(2)を備えている。送信側チップ72には、第5実施形態と同様に信号DATA2INが入力されている。そして、パルス生成回路74は、信号DATA1IN,DATA2INのレベル変化に応じて信号INHを周波数変調及びパルス幅変調する。
図18に示すように、信号IN,DATA1IN,DATA2INのレベル変化に応じて信号INHの変調状態を、以下のように変化させる。
IN DATA1IN DATA2IN INH
H L L 低周波数/パルス幅小
H L H 低周波数/パルス幅大
H H L 高周波数/パルス幅小
H H H 高周波数/パルス幅大
IN DATA1IN DATA2IN INH
H L L 低周波数/パルス幅小
H L H 低周波数/パルス幅大
H H L 高周波数/パルス幅小
H H H 高周波数/パルス幅大
すなわち、信号DATA1IN,DATA2INの二値レベル変化に応じて2つの変調方式を組み合わせて4つの変調状態を生成する。そして、受信側チップ73のパルス判定回路75(1)は、周波数の変化に基づき信号DATA1OUTを復調し、パルス判定回路75(2)は、振幅の変化に基づき信号DATA2OUTを復調する。
以上のように第6実施形態によれば、パルス生成回路74は、外部より入力される第3信号DATA2INがハイレベルを示すと信号INH,INLの2つの変調状態を変化させる。具体的には、周波数変調,パルス幅変調の状態を変化させて、パルス判定回路75(1),75(2)により各変調状態の変化をそれぞれ判別して復調を行い、信号DATA1OUT,DATA2OUTを外部に出力する。これにより、3種類の信号を伝送して制御に用いることができる。また、信号DATA1IN,DATA2INのレベルを同時に変化させることができる。
(第7実施形態)
図19に示すように、第7実施形態の磁気カプラ81は、送信側チップ82,トランスチップ3及び受信側チップ83を備えている。送信側チップ82はパルス生成回路84を備え、受信側チップ83はパルス判定回路85(1),85(2)を備えている。送信側チップ82には、第5実施形態と同様に信号DATA2INが入力されている。そして、パルス生成回路84は、信号DATA1IN,DATA2INのレベル変化に応じて信号INHをパルス数変調及びパルス幅変調する。
図19に示すように、第7実施形態の磁気カプラ81は、送信側チップ82,トランスチップ3及び受信側チップ83を備えている。送信側チップ82はパルス生成回路84を備え、受信側チップ83はパルス判定回路85(1),85(2)を備えている。送信側チップ82には、第5実施形態と同様に信号DATA2INが入力されている。そして、パルス生成回路84は、信号DATA1IN,DATA2INのレベル変化に応じて信号INHをパルス数変調及びパルス幅変調する。
図20に示すように、信号IN,DATA1IN,DATA2INのレベル変化に応じて信号INHの変調状態を、以下のように変化させる。
IN DATA1IN DATA2IN INH
H L L パルス数1/パルス幅小
H L H パルス数2/パルス幅小
H H L パルス数1/パルス幅大
H H H パルス数2/パルス幅大
IN DATA1IN DATA2IN INH
H L L パルス数1/パルス幅小
H L H パルス数2/パルス幅小
H H L パルス数1/パルス幅大
H H H パルス数2/パルス幅大
すなわち、信号DATA1IN,DATA2INの二値レベル変化に応じて第6実施形態と同様に、2つの変調方式を組み合わせて4つの変調状態を生成する。そして、受信側チップ83のパルス判定回路85(1)は、振幅の変化に基づき信号DATA1OUTを復調し、パルス判定回路85(2)は、パルス数の変化に基づき信号DATA2OUTを復調する。
以上のように第7実施形態によれば、パルス生成回路84は、外部より入力される第3信号DATA2INがハイレベルを示すと信号INH,INLの2つの変調状態を変化させる。具体的には、パルス数変調,パルス幅変調の状態を変化させて、パルス判定回路85(1),85(2)により各変調状態の変化をそれぞれ判別して復調を行い、信号DATA1OUT,DATA2OUTを外部に出力する。これにより、第6実施形態と同様の効果が得られる。
(第8実施形態)
図21に示すように、第8実施形態の磁気カプラ91は、送信側チップ92,トランスチップ3及び受信側チップ93を備えている。送信側チップ92はパルス生成回路94を備え、受信側チップ93はパルス判定回路95(1),95(2)を備えている。送信側チップ92には、第5実施形態と同様に信号DATA2INが入力されている。そして、パルス生成回路94は、信号DATA1IN,DATA2INのレベル変化に応じて信号INHをパルス数変調及び周波数変調する。
図21に示すように、第8実施形態の磁気カプラ91は、送信側チップ92,トランスチップ3及び受信側チップ93を備えている。送信側チップ92はパルス生成回路94を備え、受信側チップ93はパルス判定回路95(1),95(2)を備えている。送信側チップ92には、第5実施形態と同様に信号DATA2INが入力されている。そして、パルス生成回路94は、信号DATA1IN,DATA2INのレベル変化に応じて信号INHをパルス数変調及び周波数変調する。
図22に示すように、信号IN,DATA1IN,DATA2INのレベル変化に応じて信号INHの変調状態を、以下のように変化させる。
IN DATA1IN DATA2IN INH
H L L 周波数低/パルス数1
H L H 周波数低/パルス数2
H H L 周波数高/パルス数1
H H H 周波数高/パルス数2
IN DATA1IN DATA2IN INH
H L L 周波数低/パルス数1
H L H 周波数低/パルス数2
H H L 周波数高/パルス数1
H H H 周波数高/パルス数2
すなわち、信号DATA1IN,DATA2INの二値レベル変化に応じて第6実施形態と同様に、2つの変調方式を組み合わせて4つの変調状態を生成する。そして、受信側チップ93のパルス判定回路95(1)は、周波数の変化に基づき信号DATA1OUTを復調し、パルス判定回路95(2)は、パルス数の変化に基づき信号DATA2OUTを復調する。
以上のように第8実施形態によれば、パルス生成回路94は、外部より入力される第3信号DATA2INがハイレベルを示すと信号INH,INLの2つの変調状態を変化させる。具体的には、周波数変調,パルス数変調の状態を変化させて、パルス判定回路95(1),95(2)により各変調状態の変化をそれぞれ判別して復調を行い、信号DATA1OUT,DATA2OUTを外部に出力する。これにより、第6実施形態と同様の効果が得られる。
(その他の実施形態)
制御対象回路は、ラッチ回路5に限らず、2系統の信号により制御される回路であれば良い。
第5〜第8実施形態では、高次信号として第3信号まで扱ったが、第4以上の高次信号を扱うようにしても良い。その場合、信号の次数に応じて変調状態を変化させ、復調側でその変調状態の変化に応じた復調を行うようにすれば良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
制御対象回路は、ラッチ回路5に限らず、2系統の信号により制御される回路であれば良い。
第5〜第8実施形態では、高次信号として第3信号まで扱ったが、第4以上の高次信号を扱うようにしても良い。その場合、信号の次数に応じて変調状態を変化させ、復調側でその変調状態の変化に応じた復調を行うようにすれば良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
図面中、1は磁気カプラ、2は送信側チップ、3はトランスチップ、4は受信側チップ、5はラッチ回路、6はパルス生成回路、8はトランス、10はパルス周波数判定回路を示す。
Claims (10)
- 外部より入力される第1信号がアクティブレベルを示すと所定周期の第1パルス信号を出力すると共に、前記第1信号がインアクティブレベルを示すと所定周期の第2パルス信号を出力し、外部より入力される第2信号がアクティブレベルを示すと前記第1又は第2パルス信号を変調する変調部(6,34,45,7H,7L,R1,R2,54,64,74)を有し、第1又は第2被変調信号を出力する送信回路(2,32,42,52,62,72)と、
前記第1及び第2被変調信号が入力される結合素子(8,46)と、
この結合素子を介して入力される前記第1又は第2被変調信号により制御される制御対象回路と、前記第1又は第2被変調信号より前記第2信号を復調する復調部(10,35,47,55,65,75)と、前記第2信号を外部に出力する受信回路(4,33,44,53,63,73)とを備える半導体装置。 - 前記変調部(6)は、前記第1又は第2パルス信号を周波数変調する請求項1記載の半導体装置。
- 前記結合素子はトランス(8)であり、
前記変調部(34)は、前記第1又は第2パルス信号をパルス幅変調し、
前記復調部(35)は、前記第1又は第2被変調信号の振幅レベルに応じて前記第2信号を復調する請求項1記載の半導体装置。 - 前記結合素子はコンデンサ(46)であり、
前記変調部(45,7H,7L,R1,R2)は、前記第1又は第2パルス信号の二値レベル変化時間を変調し、
前記復調部(47)は、前記第1又は第2被変調信号の振幅レベルに応じて前記第2信号を復調する請求項1記載の半導体装置。 - 前記変調部(54)は、前記第1又は第2パルス信号を、所定期間内に出力するパルス数を変化させて変調する請求項1記載の半導体装置。
- 前記変調部(64,74)は、外部より入力される第3以上の信号である高次信号がアクティブレベルを示すと前記第1又は第2パルス信号の変調状態を変化させ、
前記受信回路(63,73)は、復調された高次信号を外部に出力する請求項1記載の半導体装置。 - 前記変調部(64)は、前記第1又は第2パルス信号を周波数変調する請求項6記載の半導体装置。
- 前記変調部(74)は、前記第2信号がアクティブレベルを示すと前記第1又は第2パルス信号を周波数変調し、前記高次信号としての第3信号がアクティブレベルを示すと前記第1又は第2パルス信号をパルス幅変調する請求項6記載の半導体装置。
- 前記変調部(84)は、前記第2信号がアクティブレベルを示すと前記第1又は第2パルス信号をパルス幅変調し、前記高次信号としての第3信号がアクティブレベルを示すと前記第1又は第2パルス信号をパルス数変調する請求項6記載の半導体装置。
- 前記変調部(94)は、前記第2信号がアクティブレベルを示すと前記第1又は第2パルス信号を周波数変調し、前記高次信号としての第3信号がアクティブレベルを示すと前記第1又は第2パルス信号をパルス数変調する請求項6記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154015A JP2020031272A (ja) | 2018-08-20 | 2018-08-20 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154015A JP2020031272A (ja) | 2018-08-20 | 2018-08-20 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020031272A true JP2020031272A (ja) | 2020-02-27 |
Family
ID=69622859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154015A Pending JP2020031272A (ja) | 2018-08-20 | 2018-08-20 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020031272A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021020392A1 (ja) * | 2019-07-31 | 2021-02-04 | 株式会社デンソー | 信号伝達装置 |
-
2018
- 2018-08-20 JP JP2018154015A patent/JP2020031272A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021020392A1 (ja) * | 2019-07-31 | 2021-02-04 | 株式会社デンソー | 信号伝達装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9589720B2 (en) | Signal transmission device and switching power supply | |
US6262600B1 (en) | Isolator for transmitting logic signals across an isolation barrier | |
CN211209605U (zh) | 隔离式开关功率转换器 | |
JP5880225B2 (ja) | 半導体装置 | |
US9490870B2 (en) | Signal transmission arrangement with a transformer and signal transmission method | |
JP6902846B2 (ja) | ワイヤレス受電装置、電子機器、fskが施された電力信号の復調方法 | |
JP2019102822A (ja) | デジタルアイソレータおよび駆動装置 | |
CN107659300B (zh) | 用于双向数据传输的电路装置及方法 | |
JP2013232719A (ja) | アイソレーション回路 | |
JP2020031272A (ja) | 半導体装置 | |
JP2004363684A (ja) | 2線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
CN111726011B (zh) | 一种包含集成式隔离dc-dc的数字隔离器电路及包括该电路的数字隔离器 | |
JP7275071B2 (ja) | 信号伝達装置 | |
TWI759736B (zh) | 將控制資訊從電源轉換器之二次側提供至一次側的訊號傳輸電路,以及電源轉換器的控制電路 | |
WO2021020392A1 (ja) | 信号伝達装置 | |
US9735662B2 (en) | Insulation communication device | |
JP4430117B2 (ja) | データ記憶装置 | |
US11482936B2 (en) | Signal transmission circuit for providing control information from secondary side to primary side of power converter, and control circuit for power converter | |
JP4988425B2 (ja) | 受信回路 | |
US20210096592A1 (en) | Clock data recovery circuit | |
JP3338162B2 (ja) | 受信装置 | |
US9313052B2 (en) | Method and apparatus for signal transmission | |
JPS5949746B2 (ja) | 搬送電信装置の直流入力結合回路 | |
JP2011061553A (ja) | トランス通信回路 | |
JP2009135660A (ja) | 信号伝達回路 |