JP2020031104A - 半導体素子、および、半導体素子の製造方法 - Google Patents

Abstract

【課題】レンズの損傷の発生を抑制し、かつ、当該レンズにほこりが付着することを抑制する。【解決手段】半導体基板１０の面Ｓ１ａには、レンズ１１と、複数の突起部１２とが設けられている。複数の突起部１２は、間隔をあけて設けられている。面Ｓ１ａと直交する方向Ｄｒ１における当該面Ｓ１ａからレンズ１１の頂点までの距離は、当該方向Ｄｒ１における当該面Ｓ１ａから各突起部１２の頂点までの距離より短い。【選択図】図１

Description

本発明は、レンズに関連する構成を有する半導体素子、および、半導体素子の製造方法に関する。

レンズを有する様々な半導体素子が存在する。このような半導体素子では、レンズの損傷を抑制することが要求される。特許文献１では、レンズの損傷を抑制する構成（以下、「関連構成Ａ」ともいう）が開示されている。具体的には、関連構成Ａでは、レンズ部（レンズ）の周囲を、当該レンズ部の頂点より高くする。関連構成Ａでは、レンズ部の周囲に２層レジスト、または、酸化膜、窒化膜マスクが設けられ、ドライエッチングによりレンズ部が形成される。

特開平６−１０４４８０号公報

しかしながら、関連構成Ａでは、レンズの頂点より高い部分は一続きに設けられている。すなわち、レンズは、くぼみの底に設けられている。したがって、くぼみの内部にほこりが滞留しやすいため、レンズに当該ほこりが付着しやすいという問題がある。

本発明は、このような問題を解決するためになされたものであり、レンズの損傷の発生を抑制し、かつ、当該レンズにほこりが付着することを抑制することが可能な半導体素子等を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る半導体素子は、第１面を有する半導体基板を備え、前記半導体基板の前記第１面には、レンズと、複数の突起部とが設けられており、前記複数の突起部は、間隔をあけて設けられており、前記第１面と直交する方向における当該第１面から前記レンズの頂点までの距離は、当該方向における当該第１面から各前記突起部の頂点までの距離より短い。

本発明によれば、前記半導体基板の前記第１面には、レンズと、複数の突起部とが設けられている。前記複数の突起部は、間隔をあけて設けられている。前記第１面と直交する方向における当該第１面から前記レンズの頂点までの距離は、当該方向における当該第１面から各前記突起部の頂点までの距離より短い。

すなわち、レンズの頂点は、各突起部の頂点より低い。また、前記複数の突起部は、間隔をあけて設けられている。そのため、レンズの損傷の発生を抑制し、かつ、当該レンズにほこりが付着することを抑制することができる。

実施の形態１に係る半導体素子の構成を示す図である。 実施の形態１に係る製造方法Ｐｒのフローチャートである。 転写工程を説明するための図である。 熱処理工程を説明するための図である。 エッチング工程を説明するための図である。 受光部のサイズが、レンズのサイズより小さい構成を示す図である。 比較構成Ｃｔｎを説明するための図である。 比較例に係る半導体素子の構成を簡略的に示す図である。 比較例に係る製造方法Ｐｒｎを説明するための図である。 比較例に係る製造方法Ｐｒｎを説明するための図である。 比較例に係る製造方法Ｐｒｎを説明するための図である。 比較例に係る製造方法Ｐｒｎを説明するための図である。

以下、図面を参照しつつ、実施の形態について説明する。以下の図面では、同一の各構成要素には同一の符号を付してある。同一の符号が付されている各構成要素の名称および機能は同じである。したがって、同一の符号が付されている各構成要素の一部についての詳細な説明を省略する場合がある。

なお、実施の形態において例示される各構成要素の寸法、材質、形状、当該各構成要素の相対配置などは、本発明が適用される装置の構成、各種条件等により適宜変更されてもよい。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。

＜実施の形態１＞
図１は、実施の形態１に係る半導体素子１００の構成を示す図である。図１（ａ）は、半導体素子１００の平面図である。半導体素子１００は、例えば、受光素子である。なお、当該受光素子は、例えば、フォトダイオードである。なお、半導体素子１００は、受光素子に限定されず、他の機能を有する素子であってもよい。

図１（ａ）において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。

また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。

図１（ｂ）は、図１（ａ）のＡ−Ｂ線に沿った、半導体素子１００の断面図である。図１（ａ）および図１（ｂ）を参照して、半導体素子１００は、半導体基板１０と、透光部７と、電極９とを備える。

半導体基板１０は、例えば、ｎ型ＩｎＰ基板である。半導体基板１０は、透光性を有する。半導体基板１０は、レンズ１１と、複数の突起部１２とを含む。すなわち、レンズ１１は、半導体基板１０の一部である。また、複数の突起部１２の各々は、半導体基板１０の別の一部である。

半導体基板１０は、面Ｓ１ａ，Ｓ１ｂを有する。面Ｓ１ｂは、半導体基板１０のうち、面Ｓ１ａと反対側の面である。面Ｓ１ａ，Ｓ１ｂの各々は、平面である。面Ｓ１ｂには、透光部７が設けられている。透光部７は、透光性を有する。また、透光部７は、受光部８を含む。受光部８は、光を受けるための領域である。平面視（ＸＹ面）において、レンズ１１は受光部８と重なる。

次に、透光部７の構成について説明する。透光部７は、増倍層３と、電界制御層４と、光吸収層５と、窓層６とから構成される半導体積層部である。増倍層３は、ＡｌＩｎＡｓにより構成される。電界制御層４は、ｐ型ＩｎＰにより構成される。光吸収層５は、ＩｎＧａＡｓにより構成される。窓層６は、ＩｎＰにより構成される。窓層６は、面６ｓを有する。また、窓層６は、ｐ型領域で構成される受光部８を含む。電極９は、受光部８（面６ｓ）と接触する。

なお、電界制御層４は、ＡｌＩｎＡｓにより構成されてもよい。また、光吸収層５は、入射光に対してバンドギャップの小さい材料であれば、ＩｎＧａＡｓ以外の材料（例えば、ＩｎＧａＡｓＰ）により構成されてもよい。なお、光吸収層５の上下の層には、バンド不連続の緩和のために、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ等が含まれていても良い。

また、窓層６は、入射光に対してバンドギャップの大きい材料であれば、ＩｎＰ以外の材料（例えば、ＡｌＩｎＡｓ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓＰ等）で構成されてもよい。また、受光部８と電極９との間には、コンタクト抵抗を下げるために、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓＰ、ＩｎＧａＡｓ等が設けられてもよい。

なお、透光部７の側面、および、窓層６の面６ｓは、ＳｉＮなどのパッシベーション膜で覆われていても良い。

（特徴的な構成）
次に、本実施の形態の特徴的な構成について説明する。半導体基板１０の面Ｓ１ａには、レンズ１１と、複数の突起部１２とが設けられている。レンズ１１は、透光性を有する。また、レンズ１１に照射された光が受光部８に向かうように、当該レンズ１１は構成されている。平面視（ＸＹ面）におけるレンズ１１の形状は、円である。また、レンズ１１の断面の形状は、一例として、円弧または楕円弧である。

なお、本実施の形態では、面Ｓ１ａに設けられている突起部１２の数は、一例として、４である。なお、面Ｓ１ａに設けられている突起部１２の数は、２、３、または、５以上であってもよい。

突起部１２は、Ｚ方向に突出している構成要素である。複数の突起部１２は、間隔をあけて設けられている。すなわち、複数の突起部１２は、互いに独立している。複数の突起部１２の各々は、同じまたは同等の形状を有している。

平面視（ＸＹ面）における各突起部１２の面積は、平面視（ＸＹ面）におけるレンズ１１の面積より大きい。また、平面視（ＸＹ面）において複数の突起部１２がレンズ１１を囲むように、当該複数の突起部１２は設けられている。平面視（ＸＹ面）における各突起部１２の形状は、円である。なお、平面視（ＸＹ面）における各突起部１２の形状は、円以外の形状（例えば、楕円、矩形等）であってもよい。

以下においては、面Ｓ１ａと直交する方向を、「方向Ｄｒ１」または「Ｄｒ１」ともいう。方向Ｄｒ１における面Ｓ１ａからレンズ１１の頂点までの距離は、方向Ｄｒ１における当該面Ｓ１ａから各突起部１２の頂点までの距離より短い。すなわち、レンズ１１の頂点は、各突起部１２の頂点よりも、面Ｓ１ａに近い。つまり、レンズ１１の頂点は、各突起部１２の頂点より低い。

なお、レンズ１１の表面は、反射防止膜により被覆されていても良い。また、突起部１２の表面は、反射防止膜、金属膜等により被覆されていても良い。

以下においては、半導体素子１００の製造方法を、「製造方法Ｐｒ」ともいう。次に、製造方法Ｐｒについて説明する。図２は、実施の形態１に係る製造方法Ｐｒのフローチャートである。図２では、製造方法Ｐｒに含まれる主要な工程のみを示している。

以下においては、半導体基板１０を得るために使用される基板を、「基板１０Ｎ」ともいう。すなわち、基板１０Ｎは、半導体基板１０の元の基板である。基板１０Ｎは、未加工の基板である。なお、図１の半導体基板１０は、基板１０Ｎを加工したものである。基板１０Ｎは、例えば、後述の図３（ｂ）に示される基板１０Ｎである。

基板１０Ｎは、主面Ｓ１ｎと、前述の面Ｓ１ｂとを有する。主面Ｓ１ｎは、平面である。面Ｓ１ｂは、基板１０Ｎのうち、主面Ｓ１ｎと反対側の面である。

以下においては、レンズ１１および突起部１２が形成される前の半導体素子を、「半導体素子１００Ｎ」ともいう。半導体素子１００Ｎは、製造途中の半導体素子である。半導体素子１００Ｎは、半導体素子１００と比較して、半導体基板１０の代わりに基板１０Ｎを備える点が異なる。半導体素子１００Ｎのそれ以外の構成は、半導体素子１００と同様なので詳細な説明は繰り返さない。

製造方法Ｐｒでは、まず、準備工程（Ｓ１０）が行われる。準備工程は、透光部７が形成されている基板１０Ｎを準備する工程である。準備工程は、形成工程Ａを含む。形成工程Ａは、前述の受光部８を有し、かつ、透光性を有する透光部７を、基板１０Ｎの面Ｓ１ｂに形成する工程である。なお、形成工程Ａは一般的な工程であるので、詳細な説明は省略する。

次に、形成工程Ｂ（Ｓ１００）が行われる。形成工程Ｂは、基板１０Ｎを加工して、半導体基板１０、レンズ１１および複数の突起部１２を形成する工程である。

形成工程Ｂは、転写工程（Ｓ１１０）、熱処理工程（Ｓ１２０）およびエッチング工程（Ｓ１３０）を含む。形成工程Ｂでは、ステップＳ１１０，Ｓ１２０，Ｓ１３０の順で、当該ステップＳ１１０，Ｓ１２０，Ｓ１３０が行われる。

図３は、転写工程を説明するための図である。なお、図３には、一例として、隣接する２つの半導体素子１００Ｎが示される。図３（ａ）は、転写工程により、フォトレジストパターンが形成された半導体素子１００Ｎの平面図である。図３（ｂ）は、図３（ａ）のＡ−Ｂ線に沿った、半導体素子１００Ｎの断面図である。

図３（ａ）には、各半導体素子１００Ｎに対応する、フォトレジストパターン１３、および、複数のフォトレジストパターン１４が示される。フォトレジストパターン１３は、図１のレンズ１１を形成するために使用される。すなわち、フォトレジストパターン１３は、レンズ１１に対応するパターンである。各フォトレジストパターン１４は、図１の各突起部１２を形成するために使用される。すなわち、各フォトレジストパターン１４は、突起部１２に対応するパターンである。

なお、平面視（ＸＹ面）における各フォトレジストパターン１４の面積は、平面視（ＸＹ面）におけるフォトレジストパターン１３の面積より大きい。以下においては、図３（ａ）の各半導体素子１００Ｎに対応する、フォトレジストパターン１３および複数のフォトレジストパターン１４を形成するためのフォトマスクを、「フォトマスクＭｋ１」ともいう。フォトマスクＭｋ１は、各半導体素子１００Ｎに対応する、フォトレジストパターン１３および複数のフォトレジストパターン１４を形成するためのパターンを有する。

以下においては、図１のレンズ１１の形状を、「形状Ｓｈ１」ともいう。レンズ１１は、形状Ｓｈ１を有する。また、以下においては、図１の各突起部１２の形状を、「形状Ｓｈ２」ともいう。各突起部１２は、形状Ｓｈ２を有する。

詳細は後述するが、転写工程は、基板１０Ｎの主面Ｓ１ｎに、各半導体素子１００Ｎに対応する、フォトレジストパターン１３、および、複数のフォトレジストパターン１４を形成する工程である。転写工程では、複数のフォトレジストパターン１４が間隔をあけて配置されるように、当該複数のフォトレジストパターン１４が形成される。また、転写工程では、平面視（ＸＹ面）において複数のフォトレジストパターン１４がフォトレジストパターン１３を囲むように、当該複数のフォトレジストパターン１４が形成される。

また、転写工程では、平面視（ＸＹ面）における各フォトレジストパターン１４の面積が、平面視におけるフォトレジストパターン１３の面積より大きくなるように、当該各フォトレジストパターン１４が形成される。また、転写工程では、平面視（ＸＹ面）におけるフォトレジストパターン１３の形状が円である当該フォトレジストパターン１３が形成され、かつ、平面視（ＸＹ面）における各フォトレジストパターン１４の形状が円である当該各フォトレジストパターン１４が形成される。また、転写工程では、平面視（ＸＹ面）において、フォトレジストパターン１３が受光部８と重なるように、当該フォトレジストパターン１３が形成される。

具体的には、転写工程では、まず、基板１０Ｎの主面Ｓ１ｎに、フォトレジスト（感光性樹脂）が塗布される。フォトレジストの塗布は、例えば、スピンコート法により行われる。

次に、フォトマスクＭｋ１のパターンが、塗布されたフォトレジストに転写されるように、当該フォトマスクＭｋ１を使用したフォトリソグラフィ法が行われる。フォトリソグラフィ法は、周知な技術であるため、説明は省略する。これにより、各半導体素子１００Ｎにおいて、フォトレジストパターン１３、および、複数のフォトレジストパターン１４が基板１０Ｎの主面Ｓ１ｎに形成される（図３（ａ）および図３（ｂ）参照）。

転写工程により、各半導体素子１００Ｎにおいて、複数のフォトレジストパターン１４が間隔をあけて配置される。また、当該複数のフォトレジストパターン１４は、フォトレジストパターン１３を囲むように設けられる。また、平面視（ＸＹ面）における各フォトレジストパターン１４の面積は、平面視（ＸＹ面）におけるフォトレジストパターン１３の面積より大きい。

なお、この時点では、各半導体素子１００Ｎにおける、フォトレジストパターン１３の高さ、および、各フォトレジストパターン１４の高さは、同一または同等である。また、各半導体素子１００Ｎに含まれる、平面視（ＸＹ面）における、フォトレジストパターン１３の形状、および、各フォトレジストパターン１４の形状は、円である。なお、平面視（ＸＹ面）における、フォトレジストパターン１３の形状、および、各フォトレジストパターン１４の形状は、円に限定されず、楕円、矩形等であってもよい。

次に、熱処理工程（Ｓ１２０）が行われる。図４は、熱処理工程を説明するための図である。図４（ａ）は、熱処理工程を説明するための半導体素子１００Ｎの平面図である。図４（ｂ）は、図４（ａ）のＡ−Ｂ線に沿った、半導体素子１００Ｎの断面図である。

詳細は後述するが、熱処理工程は、フォトレジストパターン１３の形状が形状Ｓｈ１となり、かつ、各フォトレジストパターン１４の形状が形状Ｓｈ２となるように、当該フォトレジストパターン１３および当該各フォトレジストパターン１４を溶融させる工程である。

以下においては、フォトレジストパターン１３，１４の各々を、「フォトレジストパターンＰｔ」ともいう。また、以下においては、フォトレジストパターンＰｔが溶融する温度を、「温度Ｔ１」または「Ｔ１」ともいう。

具体的には、熱処理工程では、各フォトレジストパターンＰｔの温度が温度Ｔ１以上になるように、当該各フォトレジストパターンＰｔと、基板１０Ｎとが加熱される。熱処理工程により、溶融した各フォトレジストパターンＰｔには表面張力が発生する。これにより、図３（ｂ）の矩形状の各フォトレジストパターンＰｔの断面形状は、矩形状から、図４（ｂ）の凸レンズ形状（形状Ｓｈ１または形状Ｓｈ２）に変化する。

すなわち、熱処理工程により、各半導体素子１００Ｎにおいて、フォトレジストパターン１３の形状が形状Ｓｈ１となり、かつ、各フォトレジストパターン１４の形状が形状Ｓｈ２となる。

以下においては、形状Ｓｈ１を有するフォトレジストパターン１３を、「フォトレジストパターン１３ａ」ともいう。また、以下においては、形状Ｓｈ２を有するフォトレジストパターン１４を、「フォトレジストパターン１４ａ」ともいう。方向Ｄｒ１における各フォトレジストパターン１４ａの高さは、方向Ｄｒ１におけるフォトレジストパターン１３ａの高さより大きい。

次に、エッチング工程（Ｓ１３０）が行われる。図５は、エッチング工程を説明するための図である。図５（ａ）は、エッチング工程を説明するための半導体素子１００の平面図である。図５（ｂ）は、図５（ａ）のＡ−Ｂ線に沿った、半導体素子１００の断面図である。

エッチング工程は、各半導体素子１００Ｎに対応する基板１０Ｎが形状Ｓｈ１および形状Ｓｈ２を有するように、当該基板１０Ｎをエッチングする工程である。具体的には、エッチング工程は、各半導体素子１００Ｎにおいてレンズ１１および複数の突起部１２が形成されるように、形状Ｓｈ１を有するフォトレジストパターン１３ａと、形状Ｓｈ２を有する各フォトレジストパターン１４ａとを使用して、基板１０Ｎの主面Ｓ１ｎ側をエッチングする工程である。以下においては、フォトレジストパターン１３ａ，１４ａの各々を、「フォトレジストパターンＰｔａ」ともいう。

具体的には、エッチング工程では、各半導体素子１００Ｎに対応する基板１０Ｎが形状Ｓｈ１および形状Ｓｈ２を有するように、フォトレジストパターンＰｔａが完全になくなるまで、基板１０ＮおよびフォトレジストパターンＰｔａに対し、選択的に、ドライエッチングが行われる。当該ドライエッチングは、例えば、反応性イオンエッチング、イオンミリング等である。

ドライエッチングにより得られる基板１０Ｎの形状は、フォトレジストパターンＰｔａの形状と、当該フォトレジストパターンＰｔａおよび基板１０Ｎの相対的なエッチング速度とで決まる。

例えば、フォトレジストパターンＰｔａのエッチング速度が１μｍ／ｍｉｎであり、基板１０Ｎのエッチング速度が２μｍ／ｍｉｎであり、フォトレジストパターンＰｔａの高さが５μｍであると仮定する。この場合、基板１０Ｎに形成されるレンズ１１の高さは１０μｍとなる。なお、フォトレジストパターンＰｔａおよび基板１０Ｎの相対的なエッチング速度は、エッチング工程における各種のパラメータにより、制御できる。

エッチング工程により、各半導体素子１００Ｎに対応する、図４の基板１０Ｎの形状が、図５（図１）の半導体基板１０の形状になる。すなわち、各半導体素子１００Ｎにおいてレンズ１１および複数の突起部１２が形成される。つまり、エッチング工程により、各半導体素子１００Ｎが、半導体素子１００になる。以上により、半導体素子１００の製造方法Ｐｒは終了する。

（まとめ）
以上説明したように、本実施の形態によれば、半導体基板１０の面Ｓ１ａには、レンズ１１と、複数の突起部１２とが設けられている。複数の突起部１２は、間隔をあけて設けられている。面Ｓ１ａと直交する方向Ｄｒ１における当該面Ｓ１ａからレンズ１１の頂点までの距離は、当該方向Ｄｒ１における当該面Ｓ１ａから各突起部１２の頂点までの距離より短い。

すなわち、レンズ１１の頂点は、各突起部１２の頂点より低い。また、複数の突起部１２は、間隔をあけて設けられている。そのため、レンズの損傷の発生を抑制し、かつ、当該レンズにほこりが付着することを抑制することができる。

また、本実施の形態では、面Ｓ１ａからレンズ１１の頂点までの距離は、当該面Ｓ１ａから各突起部１２の頂点までの距離より短い。すなわち、レンズ１１の頂点は、各突起部１２の頂点よりも、面Ｓ１ａに近い。すなわち、レンズ１１の頂点は、各突起部１２の頂点より低い。そのため、レンズ１１の損傷の発生を抑制できる。

ここで、半導体素子１００のうち、各突起部１２が存在する部分が粘着シートに貼りつけられている状況において、当該半導体素子１００がピックアップされると仮定する。なお、本実施の形態の半導体素子１００の構成によれば、粘着シートに対する各突起部１２（半導体素子１００）の接着面積が小さい。そのため、半導体素子１００をピックアップするために必要な力を小さくすることができる。したがって、半導体素子１００の損傷の発生を抑制できる。

また、本実施の形態の製造方法Ｐｒでは、転写工程において、複数の突起部１２にそれぞれ対応する複数のフォトレジストパターン１４が間隔をあけて配置される。なお、平面視（ＸＹ面）における各フォトレジストパターン１４の面積は、平面視（ＸＹ面）におけるフォトレジストパターン１３の面積より大きい。そのため、熱処理工程後において、突起部１２に対応する各フォトレジストパターン１４ａの高さを、レンズ１１に対応するフォトレジストパターン１３ａの高さより大きくすることができる。したがって、エッチング工程により、面Ｓ１ａからレンズ１１の頂点までの距離を、当該面Ｓ１ａから各突起部１２の頂点までの距離より短くできる。すなわち、レンズ１１の頂点を、各突起部１２の頂点より低くすることができる。したがって、レンズ１１の損傷の発生を抑制できる。

また、本実施の形態では、基板１０Ｎの主面Ｓ１ｎ（平面）に、レンズ１１に対応するフォトレジストパターン１３、および、突起部１２に対応するフォトレジストパターン１４が同時に形成される。そのため、フォトレジストパターン１３の厚みにばらつきが生じることを抑制できる。したがって、レンズ１１の高さにばらつきが生じることを抑制できる。その結果、目標となる形状を有するレンズ１１を、安定的に得ることができる。

ここで、本実施の形態の比較の対象となる比較構成（以下、「比較構成Ｃｔｎ」ともいう）について説明する。比較構成Ｃｔｎでは、基板１０Ｎの主面Ｓ１ｎに、フォトレジストパターン１４が一続きに設けられる。

図７は、比較構成Ｃｔｎを説明するための図である。図７（ａ）は、比較構成Ｃｔｎを説明するための平面図である。比較構成Ｃｔｎでは、転写工程により、図７（ａ）のように、基板１０Ｎの主面Ｓ１ｎに、各半導体素子１００Ｎのフォトレジストパターン１４が一続きに設けられる。

比較構成Ｃｔｎにおいて、各半導体素子１００Ｎのフォトレジストパターン１３，１４に対し、熱処理が行われた場合、各半導体素子１００Ｎのフォトレジストパターン１３，１４の平面形状は、図７（ａ）に示される形状である。なお、各半導体素子１００Ｎのフォトレジストパターン１３，１４の断面形状は、図７（ｂ）のようになる。図７（ｂ）は、図７（ａ）のＡ−Ｂ線に沿った、比較構成Ｃｔｎの断面図である。

比較構成Ｃｔｎでは、各半導体素子１００Ｎのフォトレジストパターン１４は、熱処理により、水平方向に広がる。例えば、各半導体素子１００Ｎのフォトレジストパターン１４の高さは数μｍであり、当該フォトレジストパターン１４の水平方向の長さは、数ミリである。

比較構成Ｃｔｎでは、熱処理工程により、フォトレジストパターン１４のエッジ部分のみ変形する。そのため、熱処理工程後のフォトレジストパターン１４の高さを、熱処理工程前のフォトレジストパターン１４の高さより大きくすることは困難である。

一方、本実施の形態では、各半導体素子１００Ｎにおいて、複数のフォトレジストパターン１４が間隔をあけて配置される。また、平面視（ＸＹ面）における各フォトレジストパターン１４の面積は、平面視（ＸＹ面）におけるフォトレジストパターン１３の面積より大きい。そのため、熱処理工程後において、各フォトレジストパターン１４ａの高さを、フォトレジストパターン１３ａの高さより大きくすることができる。

次に、本実施の形態の比較の対象となる比較例について説明する。以下においては、比較例における半導体素子を、「半導体素子Ｊ１」ともいう。

図８は、比較例に係る半導体素子Ｊ１の構成を簡略的に示す図である。なお、図８には、一例として、隣接する２つの半導体素子Ｊ１が示される。図８（ａ）は、半導体素子Ｊ１の平面図である。図８（ｂ）は、図８（ａ）のＡ−Ｂ線に沿った、半導体素子Ｊ１の断面図である。以下の説明では、２つの半導体素子Ｊ１のうち、右側の半導体素子Ｊ１について主に説明する。

図８（ａ）および図８（ｂ）を参照して、半導体素子Ｊ１は、半導体素子１００と比較して、突起部１２の代わりに、周辺部１２Ｎを含む点が異なる。半導体素子Ｊ１のそれ以外の構成は、半導体素子１００と同様なので詳細な説明は繰り返さない。

周辺部１２Ｎは、レンズ１１の周辺に設けられている。周辺部１２Ｎは、一続きの部材である。周辺部１２Ｎの上面は、レンズ１１の頂点より高い。そのため、レンズ１１の損傷を抑制することができる。

以下においては、半導体素子Ｊ１の製造方法を、「製造方法Ｐｒｎ」ともいう。また、以下においては、レンズ１１および周辺部１２Ｎが形成される前の半導体素子を、「半導体素子Ｊ１ｎ」ともいう。半導体素子Ｊ１ｎは、半導体素子１００Ｎと同様な構成を有する。図９、図１０、図１１および図１２は、比較例に係る製造方法Ｐｒｎを説明するための図である。

製造方法Ｐｒｎでは、転写工程Ｎが行われる。転写工程Ｎでは、フォトレジスト法により、各半導体素子Ｊ１に対応する基板１０Ｎの主面Ｓ１ｎに、フォトレジストパターン１５が形成される（図９参照）。図９（ａ）は、基板１０Ｎに形成されたフォトレジストパターン１５を示す平面図である。図９（ａ）には、一例として、隣接する２つの半導体素子Ｊ１ｎが示される。以下の説明では、２つの半導体素子Ｊ１ｎのうち、右側の半導体素子Ｊ１ｎについて主に説明する。図９（ｂ）は、図９（ａ）のＡ−Ｂ線に沿った、半導体素子Ｊ１ｎの断面図である。

次に、フォトレジスト１６が、基板１０Ｎの主面Ｓ１ｎ側に塗布される（図１０参照）。図１０（ａ）は、フォトレジスト１６を示す平面図である。図１０（ｂ）は、図１０（ａ）のＡ−Ｂ線に沿った、半導体素子Ｊ１ｎの断面図である。フォトレジスト１６の塗布により、当該フォトレジスト１６が、フォトレジストパターン１５、および、基板１０Ｎの主面Ｓ１ｎの一部を覆う。

次に、フォトレジスト法により、フォトレジスト１６がエッチングされることにより、フォトレジストパターン１５の上面にフォトレジストパターン１７が形成され、基板１０Ｎの主面Ｓ１ｎにフォトレジストパターン１８が形成される（図１１参照）。フォトレジストパターン１７，１８は、フォトレジスト１６の一部である。図１１（ａ）は、フォトレジストパターン１７，１８を示す平面図である。図１１（ｂ）は、図１１（ａ）のＡ−Ｂ線に沿った、半導体素子Ｊ１ｎの断面図である。

なお、基板１０Ｎの全ての領域において、フォトレジストパターン１５の厚みとフォトレジストパターン１７の厚みの和は、フォトレジストパターン１８の厚みより大きい。

次に、熱処理工程Ｎが行われる。熱処理工程Ｎにより、フォトレジストパターン１７，１８が溶融する（図１２参照）。図１２（ａ）は、熱処理工程が行われた半導体素子Ｊ１ｎの状態を示す平面図である。図１２（ｂ）は、図１２（ａ）のＡ−Ｂ線に沿った、半導体素子Ｊ１ｎの断面図である。熱処理工程により、フォトレジストパターン１８の断面形状は、レンズ形状になる。

次に、エッチング工程Ｎが行われる。エッチング工程Ｎでは、各半導体素子Ｊ１ｎに対応する基板１０Ｎの形状が、図８の半導体基板１０の形状になるように、フォトレジストパターン１５，１７，１８が完全になくなるまで、基板１０ＮおよびフォトレジストパターンＰｔａに対し、選択的に、ドライエッチングが行われる。

エッチング工程Ｎにより、各半導体素子Ｊ１ｎに対応する、図１２の基板１０Ｎの形状が、図８の半導体基板１０の形状になる。すなわち、各半導体素子Ｊ１ｎにおいてレンズ１１および周辺部１２Ｎが形成される。前述したように、周辺部１２Ｎの上面は、レンズ１１の頂点より高い。

比較例に係る製造方法Ｐｒｎでは、図９（ｂ）のように、基板１０Ｎの主面Ｓ１ｎ（平面）に、フォトレジストパターン１５が形成される。そのため、フォトレジストパターン１５が存在する領域と、フォトレジストパターン１５が存在しない領域が発生する。そのため、基板１０Ｎの主面Ｓ１ｎにおいて、フォトレジストパターン１５の厚みに対応する凹凸が生じる。この凹凸における段差の大きさは、フォトレジストパターン１５の厚みのばらつきにより、ばらつく。

その結果、フォトレジストパターン１７，１８を形成するためにフォトレジスト１６を塗布した際、当該凹凸により、フォトレジスト１６の一部であるフォトレジストパターン１８の厚みにばらつきが生じやすくなる。そのため、製造方法Ｐｒｎでは、フォトレジストパターン１８を使用して形成されるレンズ１１の形状のばらつきが大きいという問題点がある。

なお、本実施の形態では、基板１０Ｎの主面Ｓ１ｎに、レンズ１１の形成に使用されるフォトレジストパターン１３、および、突起部１２の形成に使用されるフォトレジストパターン１４が同時に形成される。そのため、フォトレジストパターン１３の厚みにばらつきが生じることを抑制できる。したがって、レンズ１１の高さにばらつきが生じることを抑制できる。その結果、形状のばらつきが小さいレンズ１１を安定的に得ることができる。したがって、本実施の形態では、比較例に係る製造方法Ｐｒｎにおける問題点を解決することができる。

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。

例えば、本実施の形態と同様の効果が得られるなら、どのような材料、製造方法を使用しても良い。そのため、例えば、製造方法Ｐｒ、半導体素子１００に使用される材料等は、本実施の形態に記載した内容に限定されるものではない。

また、例えば、受光部８のサイズは、図１（ｂ）に示される受光部８のサイズに限定されない。図６のように、受光部８のサイズは、レンズ１１のサイズよりも小さい構成としてもよい。なお、レンズ１１に照射された光が受光部８に向かうように、当該レンズ１１は構成されている。当該構成によれば、レンズ１１が受光部８に集光するため、受光部８に照射される光の強度を強くすることができる。

また、例えば、平面視（ＸＹ面）において、レンズ１１が受光部８と重なっていない構成としてもよい。当該構成では、レンズ１１に入射された光が受光部８に到達するように、当該レンズ１１に入射される当該光の角度が設定される。また、当該構成における製造方法Ｐｒの転写工程では、平面視（ＸＹ面）において、フォトレジストパターン１３が受光部８と重ならないように、当該フォトレジストパターン１３が形成される。

７ 透光部、１０ 半導体基板、１０Ｎ 基板、１１ レンズ、１２ 突起部、１３，１３ａ，１４，１４ａ，１５，１７，１８ フォトレジストパターン、１００，Ｊ１，Ｊ１ｎ 半導体素子。

Claims (11)

1. 第１面を有する半導体基板を備え、
   前記半導体基板の前記第１面には、レンズと、複数の突起部とが設けられており、
   前記複数の突起部は、間隔をあけて設けられており、
   前記第１面と直交する方向における当該第１面から前記レンズの頂点までの距離は、当該方向における当該第１面から各前記突起部の頂点までの距離より短い
   半導体素子。
2. 平面視における前記各突起部の面積は、平面視における前記レンズの面積より大きい
   請求項１に記載の半導体素子。
3. 平面視において前記複数の突起部が前記レンズを囲むように、当該複数の突起部は設けられている
   請求項１または２に記載の半導体素子。
4. 前記レンズは、透光性を有し、
   前記半導体素子は、さらに、
   透光性を有する透光部を備え、
   前記半導体基板は、さらに、第２面を有し、
   前記第２面は、前記半導体基板のうち、前記第１面と反対側の面であり、
   前記透光部は、前記第２面に設けられており、
   前記透光部は、光を受けるための受光部を含み、
   前記レンズに照射された光が前記受光部に向かうように、当該レンズは構成されている
   請求項１から３のいずれか１項に記載の半導体素子。
5. 平面視において、前記レンズは前記受光部と重なる
   請求項４に記載の半導体素子。
6. 平面視における前記レンズの形状は、円であり、
   平面視における前記各突起部の形状は、円である
   請求項１から５のいずれか１項に記載の半導体素子。
7. 半導体素子の製造方法であって、
   前記半導体素子は、
   第１面を有する半導体基板を備え、
   前記半導体基板の前記第１面には、レンズと、複数の突起部とが設けられており、
   前記複数の突起部は、間隔をあけて設けられており、
   前記第１面と直交する方向における当該第１面から前記レンズの頂点までの距離は、当該方向における当該第１面から各前記突起部の頂点までの距離より短く、
   前記製造方法は、
   前記半導体基板の元の基板を準備する工程（ａ）と、
   前記元の基板を加工して、前記半導体基板、前記レンズおよび前記複数の突起部を形成する工程（ｂ）とを含む
   半導体素子の製造方法。
8. 前記元の基板は、主面を有し、
   前記工程（ｂ）は、
   前記元の基板の前記主面に、第１のフォトレジストパターン、および、複数の第２のフォトレジストパターンを形成する転写工程を含み、
   前記転写工程では、前記複数の第２のフォトレジストパターンが間隔をあけて配置されるように、当該複数の第２のフォトレジストパターンが形成され、
   平面視における各前記第２のフォトレジストパターンの面積は、平面視における前記第１のフォトレジストパターンの面積より大きく、
   前記レンズは、当該レンズの形状である第１形状を有し、
   前記各突起部は、当該突起部の形状である第２形状を有し、
   前記工程（ｂ）は、さらに、
   前記第１のフォトレジストパターンの形状が前記第１形状となり、かつ、前記各第２のフォトレジストパターンの形状が前記第２形状となるように、当該第１のフォトレジストパターンおよび当該各第２のフォトレジストパターンを溶融させる熱処理工程を含み、
   前記レンズは、前記元の基板の一部であり、
   前記複数の突起部の各々は、前記元の基板の別の一部であり、
   前記工程（ｂ）は、さらに、
   前記レンズおよび前記複数の突起部が形成されるように、前記第１形状を有する前記第１のフォトレジストパターンと、前記第２形状を有する前記各第２のフォトレジストパターンとを使用して、前記元の基板の前記主面側をエッチングするエッチング工程を含む
   請求項７に記載の半導体素子の製造方法。
9. 前記転写工程では、平面視における前記第１のフォトレジストパターンの形状が円である当該第１のフォトレジストパターンが形成され、かつ、平面視における前記各第２のフォトレジストパターンの形状が円である当該各第２のフォトレジストパターンが形成される
   請求項８に記載の半導体素子の製造方法。
10. 前記転写工程では、平面視において前記複数の第２のフォトレジストパターンが前記第１のフォトレジストパターンを囲むように、当該複数の第２のフォトレジストパターンが形成される
    請求項８または９に記載の半導体素子の製造方法。
11. 前記元の基板は、さらに、第２面を有し、
    前記第２面は、前記元の基板のうち、前記主面と反対側の面であり、
    前記工程（ａ）は、光を受けるための受光部を有し、かつ、透光性を有する透光部を前記第２面に形成する工程（ａ１）を含み、
    前記転写工程では、平面視において、前記第１のフォトレジストパターンが前記受光部と重なるように、当該第１のフォトレジストパターンが形成される
    請求項８から１０のいずれか１項に記載の半導体素子の製造方法。

Images