JP2020027991A - 電流増幅回路 - Google Patents
電流増幅回路 Download PDFInfo
- Publication number
- JP2020027991A JP2020027991A JP2018150942A JP2018150942A JP2020027991A JP 2020027991 A JP2020027991 A JP 2020027991A JP 2018150942 A JP2018150942 A JP 2018150942A JP 2018150942 A JP2018150942 A JP 2018150942A JP 2020027991 A JP2020027991 A JP 2020027991A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- current
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 258
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 258
- 238000006243 chemical reaction Methods 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims description 76
- 230000000295 complement effect Effects 0.000 claims description 42
- 230000002238 attenuated effect Effects 0.000 abstract description 3
- 238000004804 winding Methods 0.000 description 57
- 238000010586 diagram Methods 0.000 description 29
- 101150071716 PCSK1 gene Proteins 0.000 description 20
- 230000000694 effects Effects 0.000 description 20
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000001052 transient effect Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102000003712 Complement factor B Human genes 0.000 description 1
- 108090000056 Complement factor B Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】低雑音の電流増幅回路を提供する。【解決手段】電流増幅回路12は電流増幅部14を備える。電流増幅部は、増幅部Uの出力と入力の間に接続して増幅部の出力から入力に負帰還をかける帰還抵抗Rfとを含み、帰還抵抗の抵抗値によって入力電流と出力電圧の電流−電圧変換係数が決まる。帰還抵抗が、設定出力電圧(±1V)を得るための設定電流−電圧変換係数(109)に対応する帰還抵抗の抵抗値(1GΩ)のn倍(n>1、100)の抵抗値(100GΩ)を有し、電流増幅部の出力に設定出力電圧のn倍又は−n倍の出力電圧(±100V)を得ると共に、アッテネータATTによって減衰(1/100)した設定出力電圧を電流増幅回路の出力とする。【選択図】図1
Description
この発明は、電流増幅回路に関するものである。
本開示において、電流増幅回路は、電流を入力して増幅し、電圧を出力する回路(電流電圧変換回路、I−Vアンプなどともいう)を指す。
図28に示すような電流増幅回路502が一般的に用いられている。電流増幅回路502は、増幅器U及び帰還抵抗Rfを含んでいる。帰還抵抗Rfは、増幅器Uの入力及び出力の間に接続し、増幅器Uの出力から入力に負帰還をかけている。電流増幅回路502の入力Iinにおける入力電流をIin、電流増幅回路502の出力Voutにおける出力電圧をVout、帰還抵抗Rfの抵抗値をRfとして、電流増幅回路502の出力電圧は、式1のように表される(特許文献1の段落〔0005〕、段落〔0006〕、及び図1参照)。
Vout=−(Iin×Rf)・・・・・(1)
Vout=−(Iin×Rf)・・・・・(1)
例えば図28において、帰還抵抗Rfが1[GΩ]の場合、
・入力電流:−1[nA]時、出力電圧:+1[V]
・入力電流: 0[nA]時、出力電圧: 0[V]
・入力電流:+1[nA]時、出力電圧:−1[V]
となる。式1でも示しているように、入力電流と出力電圧は逆極性となり、電流増幅回路502の入力Iinと出力Voutの極性が逆になる。
・入力電流:−1[nA]時、出力電圧:+1[V]
・入力電流: 0[nA]時、出力電圧: 0[V]
・入力電流:+1[nA]時、出力電圧:−1[V]
となる。式1でも示しているように、入力電流と出力電圧は逆極性となり、電流増幅回路502の入力Iinと出力Voutの極性が逆になる。
以下の文中ではこのことを、「入力電流が−/+1[nA]のとき、出力電圧が±1[V]になる」のように記載する。
抵抗に電流が流れると、熱雑音が発生する。
kをボルツマン定数(約1.38×10−23[m2・kg・s−2・K−1])、Tを絶対温度[K]、Rを抵抗値[Ω]、Bwを帯域幅[Hz]とすると、抵抗の熱雑音電圧Vnは下記の式2、雑音電圧密度Vndは下記の式3、抵抗の熱雑音電流Inは下記の式4、雑音電流密度Indは下記の式5のような関係になる。
[Vrms]、[V/√Hz]、[Arms]及び[A/√Hz]は、それぞれ熱雑音電圧Vn、雑音電圧密度Vnd、熱雑音電流In及び雑音電流密度Indの単位である。√HzはHz(ヘルツ)の平方根である。
[Vrms]、[V/√Hz]、[Arms]及び[A/√Hz]は、それぞれ熱雑音電圧Vn、雑音電圧密度Vnd、熱雑音電流In及び雑音電流密度Indの単位である。√HzはHz(ヘルツ)の平方根である。
一例として、電流増幅回路502において帰還抵抗Rfが1[GΩ]、周囲温度が20[℃](≒293[K])のとき、帰還抵抗Rfの熱雑音に起因して、電流増幅回路502の出力に雑音電圧密度が約4.02[μV/√Hz]の雑音が発生する(一例として帯域幅が1[kHz]時には、熱雑音電圧が約127[μVrms]となる)。
このため、もし雑音が全く生じない増幅器を使用したとしても、電流−電圧変換係数によって決定される帰還抵抗Rfの熱雑音未満の出力雑音となる電流増幅回路を得ることは、原理的に不可能であった。
特に、μAオーダーやnAオーダーのような微小電流を実用的な電圧に増幅する電流増幅回路においては、MΩオーダーやGΩオーダーのような高抵抗を帰還抵抗として使用する必要が生じる。しかし、高抵抗であればあるほど帰還抵抗Rfの熱雑音に起因して電流増幅回路の出力雑音が大きくなるため、低雑音の電流増幅回路を実現することがより困難であるという課題を有していた。
そこで、本開示の目的は、例えば低雑音の電流増幅回路を得ることにある。
本開示の一側面によれば、電流増幅回路は電流増幅部を備える。電流増幅部は、第1の増幅器を含む増幅部と、増幅部の出力と入力の間に接続して増幅部の出力から入力に負帰還をかける帰還抵抗とを含み、帰還抵抗の抵抗値によって入力電流と出力電圧の電流−電圧変換係数が決まる。帰還抵抗が、設定出力電圧を得るための設定電流−電圧変換係数に対応する帰還抵抗の抵抗値のn倍(n>1)の抵抗値を有し、電流増幅部の出力に設定出力電圧のn倍又は−n倍の出力電圧を得ると共に、設定出力電圧を電流増幅回路の出力とすることによって、設定出力電圧を得る。
電流増幅回路は、電流増幅部の出力に接続し、設定出力電圧のn倍又は−n倍の出力電圧を設定出力電圧に減衰するための第1のアッテネータを更に備えてもよい。
電流増幅回路において、第1のアッテネータは、抵抗分割回路、抵抗と容量を併用する分割回路、容量分割回路、又は降圧トランスであってもよい。
電流増幅回路は、第1のアッテネータの出力に接続された第1のバッファアンプを更に備えてもよい。
電流増幅回路において、第1のアッテネータは、増幅率の絶対値が1未満の第2の増幅器を含んでもよい。
電流増幅回路において、増幅部は、第1の増幅器と増幅率の絶対値が1を超える第1の増幅回路の直列回路を含んでもよい。
電流増幅回路において、第1の増幅回路は、コンプリメンタリなベース接地増幅回路又はゲート接地増幅回路と、コンプリメンタリなエミッタ接地増幅回路又はソース接地増幅回路とを含んでもよい。
電流増幅回路において、第1の増幅回路は、昇圧トランスを含んでもよい。
電流増幅回路において、第1のアッテネータとして、昇圧トランスに設けたタップを備えてもよい。
電流増幅回路において、第1の増幅回路は、昇圧トランスの駆動信号を交流に変換する交流変換回路と、昇圧トランスを通過した信号を復元する復元回路とを更に含んでもよい。
電流増幅回路において、増幅部が、第1の増幅器と増幅率の絶対値がn倍の第1の増幅回路の直列回路を含んでもよい。第1の増幅器と第1の増幅回路は直列に接続し、第1の増幅器が設定出力電圧を出力すると共に、第1の増幅回路が設定出力電圧のn倍又は−n倍の出力電圧を出力してもよい。第1の増幅器の出力を電流増幅回路の出力としてもよい。
電流増幅回路において、第1の増幅回路が第3の増幅器と増幅率の絶対値が1を超える第2の増幅回路の第2の直列回路を含んでもよい。
電流増幅回路において、第2の増幅回路は、コンプリメンタリなベース接地増幅回路又はゲート接地増幅回路と、コンプリメンタリなエミッタ接地増幅回路又はソース接地増幅回路とを含んでもよい。
電流増幅回路において、帰還抵抗が第1の抵抗と、第1の容量と、第2のバッファアンプと、第2の抵抗と第2の容量の並列回路とを含んでもよい。増幅部の出力に第1の抵抗の一端が接続され、第1の抵抗の他端に第1の容量の一端と第2のバッファアンプの入力が接続され、第1の容量の他端が交流的に接地され、第2のバッファアンプの出力に並列回路の一端が接続され、並列回路の他端が増幅部の入力に接続され、第1の抵抗の抵抗値と第1の容量の容量値の積は、第2の抵抗の抵抗値と第2の容量の容量値の積に等しくされてもよい。
電流増幅回路において、帰還抵抗が第1の抵抗と、第1の容量と、第2の抵抗と第2の容量の並列回路とを含んでもよい。増幅部の出力に第1の抵抗の一端が接続され、第1の抵抗の他端に第1の容量の一端と並列回路の一端が接続され、第1の容量の他端が交流的に接地され、並列回路の他端が増幅部の入力に接続され、第1の抵抗の抵抗値と第1の容量の容量値の積は、第2の抵抗の抵抗値と第2の容量の容量値の積に等しくされてもよい。
電流増幅回路において、電流増幅部は、帰還抵抗に並列に接続される帰還容量を更に含んでもよい。帰還容量は、第2のアッテネータと、第3のバッファアンプと、第3の容量とを含み、帰還抵抗の一端及び増幅部の出力に第2のアッテネータの入力が接続され、第2のアッテネータの出力に第3のバッファアンプの入力が接続され、第3のバッファアンプの出力に第3の容量の一端が接続され、第3の容量の他端が帰還抵抗の他端と増幅部の入力に接続されてもよい。
電流増幅回路において、電流増幅部は、帰還抵抗に並列に接続される帰還容量を更に含んでもよい。帰還容量は、第2のアッテネータと、第3の容量とを含み、帰還抵抗の一端及び増幅部の出力に第2のアッテネータの入力が接続され、第2のアッテネータの出力に第3の容量の一端が接続され、第3の容量の他端が帰還抵抗の他端と増幅部の入力に接続されてもよい。
帰還抵抗Rfが電流増幅回路の設定電流−電圧変換係数に対応する帰還抵抗の抵抗値のn倍(n>1、以下全体に渡り同様)の抵抗値を有するので、負帰還がかけられた増幅部の出力電圧はn倍又は−n倍になり、抵抗の熱雑音は√n倍になる。そこで、n倍又は−n倍大きい出力電圧の1/n又は−1/nの電圧を出力とすることで、又はn倍又は−n倍に増幅される前の電圧を出力することで、設定電圧を出力することができるとともに、雑音を、(√n)/n、つまり1/(√n)に低減することができる。
すなわち本開示によれば、必然的に生じる抵抗の熱雑音による雑音の限界を超えた、低雑音の電流増幅回路を実現できる。
特に、μAオーダーやnAオーダーのような微小電流を実用的な電圧に増幅する電流増幅回路においては、MΩオーダーやGΩオーダーのような高抵抗を帰還抵抗として使用する必要が生じる。高抵抗であればあるほど抵抗の熱雑音に起因する電流増幅回路の出力雑音が大きくなり、雑音を低減する必要性が増すので、本開示の電流増幅回路は特に効果的である。
電子回路による増幅回路によって前述のようにn倍又は−n倍大きい出力電圧を得る場合、それに伴い約n倍高い電源電圧が必要となる。これに対して、昇圧トランスを増幅回路として用いれば、高い電源電圧が不要になるので、回路の簡素化や費用低減等の効果が得られる。
また、n倍又は−n倍大きい出力電圧を得るための増幅器や増幅回路を、独立した増幅器と独立した増幅回路を直列接続した組み合わせで構成する場合には、直列接続した組み合わせの直流特性は独立した増幅器によって決まるので、直流特性が劣るが低コストである独立した増幅回路を採用可能にするという効果も得てもよい。
以下、図面を参照して実施の形態を説明する。図面において、括弧〔〕で示されている値は、この括弧に対応する要素又は部分の値の一例を示している。同一の図面中又は明細書中に「−/+N1」及び「±N2」(N1、N2は数値である)という表記がある場合、これらの表記は、「−N1」と「+N2」の値の対と、「+N1」と「−N2」の値の対を表すものとする。また、各実施の形態において、増幅器及び演算増幅器は、例えば、オペアンプIC等のように、外付け部品を追加することによって増幅機能を実現するためのものを指し、増幅回路は、例えば、増幅器に外付け部品を追加する等によって、回路全体として増幅機能を有するものを指す。増幅器は、上記増幅器と上記増幅回路の直列接続によって構成されてもよく、増幅回路は、上記増幅器と上記増幅回路の直列接続に外付け部品を追加する等によって構成されてもよい。図面において、括弧()で示されている要素は、その図面に示されている回路に追加されてもよい要素である。
第1の実施の形態
第1の実施の形態
第1の実施の形態の例を、図1に示す。
第1の実施の形態の電流増幅回路は、所定の抵抗値よりも抵抗値がn倍大きい帰還抵抗Rfを用いることによって設定出力電圧よりもn倍大きな出力電圧を得て、その出力電圧をアッテネータATTによって1/nに減衰させる構成を有する。この構成によって、帰還抵抗Rfの熱雑音に起因する雑音を1/(√n)に低減することができ、低雑音の電流増幅回路を実現できる。
電流増幅回路12は、電流増幅部14とアッテネータATTを含み、電流増幅部14は、増幅器U及び帰還抵抗Rfを含んでいる。
増幅器Uは、増幅部の一例であり、オペアンプIC等のように、外付け部品を追加することによって増幅機能を実現する。増幅器Uは、演算増幅器(オペアンプ)が代表的な一例であるが、これに限定するものではなく、負帰還をかけることができるいずれの増幅器であってもよい。増幅器Uの反転入力は電流増幅回路12の入力Iinに接続され、非反転入力は接地される。電流増幅回路12の入力電流は、電流増幅部14の入力電流に一致する。
帰還抵抗Rfは、増幅器Uの出力と反転入力の間に接続され、増幅器Uの出力から入力に負帰還をかけている。電流増幅部14は、この帰還抵抗Rfの抵抗値によって決定される電流−電圧変換係数を有する。この電流−電圧変換係数は、電流増幅部14の入力電流と出力電圧間の変換係数である。帰還抵抗Rfの抵抗値は、設定電流−電圧変換係数に対応する帰還抵抗の抵抗値のn倍になるように設定されている。nは1よりも大きな値であり、設定電流−電圧変換係数は、電流増幅部14により電流増幅回路12の設定出力電圧を得るための電流−電圧変換係数である。つまり、帰還抵抗Rfは、増幅器と帰還抵抗から成る基本的な増幅器により電流増幅回路の電流−電圧変換係数を得る場合の帰還抵抗の抵抗値のn倍の抵抗値を有する。基本的な増幅器では、帰還抵抗が増幅器の出力から入力に負帰還をかけている。位相補償や周波数特性の調整等のために、他の素子や回路を帰還抵抗Rfに接続してもよい。
アッテネータATTは、電流増幅部14の出力電圧を減衰させる電圧減衰手段の一例である。アッテネータATTの入力は、電流増幅部14の出力に接続され、アッテネータATTの出力は電流増幅回路12の出力Voutに接続される。アッテネータATTは、設定出力電圧よりもn倍大きい電流増幅部14の出力電圧を1/nに減衰させて、設定出力電圧を得ている。アッテネータATTは、信号を減衰する機能を有する回路や素子でもよい。
電流増幅回路12の動作を説明するために、既述の電流増幅回路502を参照比較する。nは例えば100であるが、nは1より大きければよく、100に限定されるものではない。
電流増幅回路502において、例えば帰還抵抗Rfが1[GΩ]の場合、前述のように、電流増幅回路502の入力Iinにおける入力電流が−/+1[nA]のとき、電流増幅回路502の出力Voutにおける出力電圧が±1[V]になる。
電流増幅回路12において、帰還抵抗Rfの抵抗値は、電流増幅回路502の帰還抵抗Rfの抵抗値の100倍(n倍)の100[GΩ]とする。これにより、一例として電流増幅回路12の入力Iinにおける入力電流が−/+1[nA]のとき電流増幅部14の出力電圧は100倍の±100[V]になる。アッテネータATTは電流増幅部14の出力電圧を1/100(1/n)に減衰し、その結果、電流増幅回路12の出力Voutにおける出力電圧が±1Vとなり、電流増幅回路502と同じ出力電圧が得られる。ただし、出力Voutに接続される負荷は、アッテネータATTの出力インピーダンスに対して十分に高いインピーダンスの負荷、又は無負荷とする。
例えば周囲温度が20[℃]のとき、1[GΩ]の帰還抵抗Rfを備える電流増幅回路502では、前述のように、雑音電圧密度が約4.02[μV/√Hz]の雑音が電流増幅回路502の出力Voutに発生する。一例として帯域幅が1[kHz]時には、熱雑音電圧が約127[μVrms]となる。
これに対して周囲温度が同じく20[℃]のとき、電流増幅回路12の100[GΩ]の帰還抵抗Rfでは、雑音電圧密度が約40.2[μV/√Hz]と、10倍(√100倍)大きい雑音が電流増幅部14の出力に発生する。同じく帯域幅が1[kHz]時、熱雑音電圧が約1.27[mVrms]となる。
アッテネータATTに起因する雑音が十分に小さい場合、アッテネータATTが電圧だけでなく雑音も1/100に減衰させる結果、電流増幅回路12の出力Voutにおける雑音電圧密度が約0.402[μV/√Hz]となり、電流増幅回路502の雑音の1/10{1/(√100)}の低雑音が得られる。同じく帯域幅が1[kHz]時、熱雑音電圧が約12.7[μVrms]となる。
すなわち電流増幅回路12によれば、電流増幅回路502と比較して、雑音が1/(√n)に低減されるという効果が得られる。
電流増幅回路12では、増幅器Uの反転入力が電流増幅回路12の入力Iin及び帰還抵抗Rfに接続されている。増幅器Uの出力と帰還抵抗Rfの間に反転回路を配置する場合は、増幅器Uの非反転入力が電流増幅回路12の入力Iin及び帰還抵抗Rfに接続される。増幅器Uの非反転入力が入力Iin及び帰還抵抗Rfに接続される場合、増幅器Uの出力と帰還抵抗Rfの間に反転回路を配置して、増幅器U及び反転回路で増幅部を形成する。反転回路は信号極性を反転させる機能を有する。したがって、非反転入力に接続された帰還抵抗Rfは、増幅部に負帰還をかけることができる。
第2の実施の形態
第2の実施の形態
第2の実施の形態の例を、図2から図6に示す。図2から図6において、図1と同じ構成要素には、同じ符号を付している。
第2の実施の形態は、第1の実施の形態において信号電圧を1/nに減衰させるアッテネータATTの、各種の実施の形態を示すものである。電流増幅回路の性能、用途、価格等によって、適する形式のアッテネータATTを選択することができる。第2の実施の形態において、増幅器U及び帰還抵抗Rfは第1の実施の形態と同様であり、その説明を省略する。
図2に示されている電流増幅回路22−1は、電流増幅部14及びアッテネータATT−1を含んでいる。アッテネータATT−1は、アッテネータATTの一例であり、抵抗分割回路によって構成されている。図3に示されている電流増幅回路22−2は、電流増幅部14及びアッテネータATT−2を含んでいる。アッテネータATT−2は、アッテネータATTの一例であり、容量が併用された抵抗分割回路によって構成されている。図4に示されている電流増幅回路22−3は、電流増幅部14及びアッテネータATT−3を含んでいる。アッテネータATT−3は、アッテネータATTの一例であり、容量分割回路で構成されており、交流信号を扱う電流増幅回路に適用できる。図5に示されている電流増幅回路22−4は、電流増幅部14及びアッテネータATT−4を含んでいる。アッテネータATT−4は、アッテネータATTの一例であり、n:1の降圧トランスTdで構成されており、交流信号を扱う電流増幅回路に適用できる。
図6は、図1の電流増幅回路12のアッテネータATTの出力側にバッファアンプBが追加されている電流増幅回路の例を示している。このようなバッファアンプBは、図2から図5の電流増幅回路22−1、22−2、22−3、22−4のアッテネータATT−1、ATT−2、ATT−3、ATT−4の出力にも追加可能である。バッファアンプBは、接続される負荷の大小によるアッテネータATTの減衰率への影響を抑制する。
電流増幅回路22−1のアッテネータATT−1は、抵抗R1と抵抗R2による抵抗分割回路によって構成されている。抵抗R1と抵抗R2の並列抵抗値に対して、出力Voutに接続される負荷のインピーダンスが十分に大きいとき、アッテネータATT−1の減衰率は、抵抗R1の抵抗値をR1、抵抗R2の抵抗値をR2として、R2/(R1+R2)となる。例えば、抵抗R1の抵抗値が99R(Rは任意の抵抗値、以下同様)、抵抗R2の抵抗値がRのとき、アッテネータATT−1は、信号電圧を1/100に減衰させる。
出力Voutに接続される負荷は抵抗R2に並列に接続されることになるので、出力Voutに接続される負荷のインピーダンスが十分に大きくない場合は、抵抗R1の抵抗値を小さくしたり抵抗R2の抵抗値を大きくしたりすることによって、所望の減衰率を得るようにすればよい。出力Voutに接続される負荷インピーダンスが小さい場合(例えば、出力Voutに50[Ω]や75[Ω]の抵抗負荷が接続される場合)は、抵抗R2を省略し、出力Voutに接続される負荷抵抗と抵抗R1によって抵抗分割回路を構成して所望の減衰率を得ることも可能である。
電流増幅回路22−1において、アッテネータATT−1を構成する抵抗R1や抵抗R2が、帰還抵抗Rfの抵抗値よりも十分に小さな抵抗値(一例として、1/100以下)を有するため、アッテネータATT−1を構成する抵抗R1や抵抗R2に起因する雑音を、帰還抵抗Rfに起因する雑音よりも十分に小さくできる。
電流増幅回路22−2のアッテネータATT−2は、容量C1、C2が併用された抵抗分割回路によって構成されており、容量C1と容量C2は各々抵抗分割回路を構成する抵抗R1と抵抗R2に並列接続している。出力Voutに接続される負荷のインピーダンスが十分に大きいとき、アッテネータATT−2の減衰率は、抵抗R1の抵抗値をR1、抵抗R2の抵抗値をR2、容量C1の容量をC1、容量C2の容量をC2として、直流成分に対してはR2/(R1+R2)となり、交流成分に対してはC1/(C1+C2)となる。直流成分に対する減衰率と交流成分に対する減衰率は例えば一致させる。例えば抵抗R1の抵抗値が99R、抵抗R2の抵抗値がR、容量C1の容量がC(Cは任意の容量値、以下同様)、容量C2の容量が99Cのとき、アッテネータATT−2は信号電圧を信号電圧の周波数成分に関わらず1/100に減衰させる。
オシロスコープの入力は一般的に、1[MΩ]の抵抗と10[pF]〜50[pF]の容量が並列接続されたインピーダンスとなっている。信号ケーブルを介して出力Voutにオシロスコープを接続する場合はさらに、信号ケーブルの容量も出力Voutに接続されることになる。出力Voutに接続される負荷は、抵抗R2や容量C2に並列に接続されることになる。抵抗R1や抵抗R2の抵抗値が出力Voutに接続されるオシロスコープ入力の負荷抵抗(例えば1[MΩ])よりも十分に小さくない場合は、抵抗R1の抵抗値を小さくしたり抵抗R2の抵抗値を大きくしたりすることによって、直流成分に対して所望の減衰率を得るようにする。また、容量C1や容量C2の容量が、負荷に接続される容量(オシロスコープ入力の容量や信号ケーブルの容量)よりも十分に大きくない場合は、容量C1の容量を大きくしたり容量C2の容量を小さくしたりして、交流成分に対して所望の減衰率を得るようにする。容量C2を省略し、容量C1の容量を適宜調整して交流成分に対して所望の減衰率を得る構成も可能である。
アッテネータATT−2を構成する抵抗R1や抵抗R2が、帰還抵抗Rfの抵抗値よりも十分に小さな抵抗値(一例として、1/100以下)を有するため、アッテネータATT−2を構成する抵抗R1や抵抗R2に起因する雑音を、帰還抵抗Rfに起因する雑音よりも十分に小さくできる。
電流増幅回路22−3のアッテネータATT−3は、容量C1と容量C2を直列接続した容量分割回路によって構成されており、交流信号を扱う電流増幅回路に適用できる。出力Voutに接続される負荷のインピーダンスが十分に大きいとき、アッテネータATT−3の減衰率は、容量C1の容量をC1、容量C2の容量をC2として、C1/(C1+C2)となる。例えば容量C1の容量がC、容量C2の容量が99Cのとき、信号電圧を1/100に減衰させる。
使用する周波数における容量C1や容量C2のインピーダンスが、負荷に接続されるインピーダンスよりも十分に大きくない場合は、容量C1の容量を大きくしたり容量C2の容量を小さくしたりして、交流成分に対して所望の減衰率を得るようにする。容量C2を省略し、容量C1の容量を適宜調整して交流成分に対して所望の減衰率を得る構成も可能である。
電流増幅回路22−4のアッテネータATT−4は、巻線比がn:1の降圧トランスTdによって構成されており、交流信号を扱う電流増幅回路に適用できる。出力Voutに接続される負荷のインピーダンスが十分に大きいとき、アッテネータATT−4の降圧トランスTdは信号電圧を1/nに減衰させる。例えば巻線比が100:1の降圧トランスTdは信号電圧を1/100に減衰させる。
図5では、降圧トランスTdとして、一次巻線と二次巻線が分離されたトランス(二巻トランス)が例示されており、必要に応じて電流増幅回路22−4の出力Voutの基準電位を任意の電位に調整することができる。電流増幅回路22−4とその出力Voutの基準電位が同一電位でよい場合は、降圧トランスTdとして単巻トランスを使用することも可能である。
出力Voutに接続されるインピーダンスが、降圧トランスTdの出力インピーダンスよりも十分に大きくない場合は、巻線比を調整して、交流成分に対して所望の減衰率を得るようにする。
増幅器Uの出力に直流成分が含まれていることによって、降圧トランスTdが正常に動作できない場合は、図5に()付きで表示しているように、電流増幅回路22−4は、電流増幅部14とアッテネータATT−4の間に配置される容量Ciを有していてもよい。容量Ciによって降圧トランスTdの入力に直流成分が印加されないようにすることができる。容量Ciを使用しない場合は、増幅器Uの出力がそのまま降圧トランスTdの入力に接続される。
電流増幅回路22−5は、アッテネータATTの出力と出力Voutの間にバッファアンプBを有しているため、出力Voutに接続される負荷の影響をほとんど受けない。
このようなバッファアンプBは、アッテネータATT−1、ATT−2、ATT−3、ATT−4の出力と出力Voutの間にも追加可能であり、電流増幅回路22−1、22−2、22−3.22−4において、出力Voutに接続される負荷のインピーダンスが十分に大きいときの説明がそのまま適用できる。アッテネータATT−1、ATT−2、ATT−3、ATT−4の出力と出力Voutの間にバッファアンプBを有する電流増幅回路の図は、省略する。
第3の実施の形態
第3の実施の形態
第3の実施の形態の例を、図7と図8に示す。図7及び図8において、図1から図6と同じ構成要素には、同じ符号を付している。
第3の実施の形態は、電流増幅回路における入出力の極性関係を変更する例であり、合わせてアッテネータATTとして増幅率の絶対値が1未満の増幅回路を使用する例である。
第1の実施の形態、第2の実施の形態や、既述の電流増幅回路502では、式1のように、電流増幅回路の入力Iinと出力Voutの極性が逆になる。これに対して第3の実施の形態は、入力Iinと出力Voutが同じ極性を有する電流増幅回路の例である。
第3の実施の形態に係る電流増幅回路32−1は、図7に示すように、電流増幅部14及びアッテネータATT−5を含む、アッテネータATT−5は、アッテネータATTの一例であり、増幅器U’、抵抗R3と抵抗R4による反転増幅回路である。アッテネータATT−5は、電流の極性を反転させて、電流増幅回路32−1の出力Voutの極性を電流増幅回路32−1の入力Iinの極性と同じにする。
アッテネータATT−5の増幅率は、抵抗R3の抵抗値をR3、抵抗R4の抵抗値をR4として、−(R4/R3)となる。R3をR4より大きくすることによって、増幅率の絶対値を1未満にできる。したがって、アッテネータATT−5は、アッテネータとして機能する。例えば抵抗R3の抵抗値を100R、抵抗R4の抵抗値をRとすることによって、アッテネータATT−5は、信号を−(1/100)に減衰することができる。
なお、アッテネータATT−5は、直列に接続された2つ以上の反転増幅回路を含み、これらの反転増幅回路の増幅率の絶対値の積が1未満であってもよい(図不示)。ただし、アッテネータATT−5が偶数個の反転増幅回路を含む場合は、電流増幅回路32−1の入力Iinと出力Voutの極性は逆になる。一例として、反転増幅回路が2つであり、これら2つの反転増幅器の増幅率がそれぞれ−1/10であるとき、直列に接続された2つの反転増幅器は、信号を1/100に減衰し、アッテネータとして機能する。
電流増幅回路32−2は、図8に示すように、電流増幅部14及びアッテネータATT−6を含んでいる。アッテネータATT−6は、アッテネータATTの一例であり、巻線比がn:1の降圧トランスTd’を含み、交流信号を扱う電流増幅回路に適用できる。
電流増幅回路32−2を第2の実施の形態に係る電流増幅回路22−4と比較すると、電流増幅回路32−2の降圧トランスTd’は、電流増幅回路22−4の降圧トランスTdに対して、一次巻線と二次巻線の極性が逆になっている。降圧トランスTd’が入出力極性を反転させて、電流増幅回路32−2の入力Iinと出力Voutを同極性としている。降圧トランスTd、Td’の巻線の極性以外は、電流増幅回路32−2は、第2の実施の形態に係る電流増幅回路22−4と同様なので、他の部分に関する説明は省略する。
図8は、降圧トランスTd’として二巻トランスを例示しており、降圧トランスTd’は、必要に応じて電流増幅回路32−2の出力Voutの基準電位を任意の電位にすることができる。電流増幅回路32−2とその出力Voutの基準電位が同一電位でよい場合は、降圧トランスTd’として単巻トランスを使用することも可能である。
また、図6に示すように、アッテネータATT−6の出力側にバッファアンプBを追加することも可能である。
第4の実施の形態
第4の実施の形態
第4の実施の形態の例を、図9から図15に示す。
第4の実施の形態は、第1の実施の形態における増幅器Uを、増幅器Uと増幅回路Aの直列回路で置き換えて、増幅部がこの直列回路を含む例である。
図9は、増幅器Uと増幅回路Aの直列回路で置き換える電流増幅回路の基本的な構成を示している。図10は、電流増幅回路の例を示し、図10には、増幅回路Aの例が示されている。図9から図10において、図1から図8と同じ構成要素には、同じ符号を付している
図9は、第1の実施の形態における増幅器Uを、増幅器Uと増幅回路Aの直列回路で置き換える基本的な構成を示す図である。
図9の電流増幅回路42は、電流増幅部44及びアッテネータATTを含む。電流増幅部44は、増幅器U、増幅回路A及び帰還抵抗Rfを含む。増幅器U及び増幅回路Aが直列に接続されて直列回路を形成している。この直列回路は増幅部の一例である。増幅回路Aは、例えば絶対値が1を超える増幅率を有する。帰還抵抗Rfは、直列回路の入力と出力の間に接続して、直列回路の入力から出力に負帰還をかけている。一例として、帰還抵抗Rfの抵抗値を100[GΩ]とすると、入力Iinでの入力電流が−/+1[nA]のとき増幅回路Aの出力電圧は±100[V]になる。アッテネータATTが電流増幅部44の出力に接続されて、電流増幅部44の出力電圧を1/100(1/n)にする結果、電流増幅回路42の出力Voutに±1[V]の出力電圧が得られる。
図9中の増幅器Uとして市販のオペアンプICを使用する場合、一般的な±5[V]電源で使用するときの増幅器Uの最大出力電圧は、ほとんど±3[V]から±4.9[V]程度になり、一般的な±15[V]電源で使用するときの増幅器Uの最大出力電圧は、ほとんど±12[V]から±14[V]程度になる。
増幅回路Aの出力電圧を一例として上記の例のように±100[V]にする場合、増幅回路Aの増幅率をAとすると、増幅器Uは±(100/A)[V]を出力すればよい。増幅器Uを±5[V]電源で使用する場合は一例として、以下の第1状態から第2状態の範囲が実用的な範囲になる。
第1状態: 増幅器Uの出力電圧は±1[V]、増幅回路Aの増幅率は100である。
第2状態: 増幅器Uの出力電圧は±4[V]、増幅回路Aの増幅率は25である。
増幅器Uを±15[V]電源で使用する場合は一例として、以下の第3状態から第4状態の範囲が実用的な範囲になる。
第3状態: 増幅器Uの出力電圧は±5[V]、増幅回路Aの増幅率は20である。
第4状態: 増幅器Uの出力電圧は±10[V]、増幅回路Aの増幅率は10である。
第1状態: 増幅器Uの出力電圧は±1[V]、増幅回路Aの増幅率は100である。
第2状態: 増幅器Uの出力電圧は±4[V]、増幅回路Aの増幅率は25である。
増幅器Uを±15[V]電源で使用する場合は一例として、以下の第3状態から第4状態の範囲が実用的な範囲になる。
第3状態: 増幅器Uの出力電圧は±5[V]、増幅回路Aの増幅率は20である。
第4状態: 増幅器Uの出力電圧は±10[V]、増幅回路Aの増幅率は10である。
このように増幅器Uと増幅回路Aの直列回路を使用する場合、電流増幅回路42全体の直流オフセット、オフセットドリフトやバイアス電流等の性能(以下、「直流性能」という)は、増幅器Uで決まる。言い換えると、増幅回路Aは、アッテネータATTと帰還抵抗Rfに対して必要な出力電圧を供給できればよく、直流性能は多少劣っていても問題ない。
代表的な例では、増幅回路Aの増幅率が100、帰還抵抗Rfの抵抗値が100[GΩ]、入力Iinにおける入力電流が−/+1[nA]、及び出力Voutにおける出力電圧を±1[V]として、電流増幅回路42は電流増幅回路502と比較して、雑音を1/10に低減する。
より大きな入力電流に対応しながら、より低雑音にできる可能性のある別の例では、増幅回路Aの増幅率が1000、帰還抵抗Rfの抵抗値が1[TΩ]、入力Iinにおける入力電流が−/+10[nA]、増幅回路Aの出力電圧が±10[kV]、アッテネータATTが電圧を1/1000に減衰させ、電流増幅回路42の出力Voutにおける出力電圧を±10[V]として、電流増幅回路42は電流増幅回路502と比較して、雑音を約1/31.6に低減する。
この別の例では、電流増幅回路42は増幅器Uの一例として±15[V]電源のオペアンプIC、及び増幅率1000倍、出力電圧±10[kV]の増幅回路Aを含み、出力Voutから±10[V]の出力電圧を得る。増幅率1000倍、出力電圧±10[kV]の増幅回路Aは、市販されている高圧アンプモジュールや高圧アンプ装置のうち低雑音のものであってもよく、市販されていないアンプモジュールやアンプ装置であってもよい。
図10の(a)の電流増幅回路42−1は、増幅回路Aの一例として、増幅回路A−1を含み、この増幅回路A−1は、回路45−1と、トランジスタTrによるエミッタ接地増幅回路を含んでいる。回路45−1は、反転機能、レベルシフト機能及びバイアス機能を有する回路を含み、増幅器Uの出力とエミッタ接地増幅回路のトランジスタTrの間に接続する。そのため、増幅器Uの出力が回路45−1を介してトランジスタTrのベースを駆動する。トランジスタTrによるエミッタ接地増幅回路は、トランジスタTr、エミッタ抵抗Re及びコレクタ抵抗Rcを含んでいる。トランジスタTrのエミッタは、エミッタ抵抗Reを介して負電圧電源−Vに接続されている。トランジスタTrのコレクタは、コレクタ抵抗Rcを介して正電圧電源+Vに接続されており、エミッタ接地増幅回路の出力となっている。コレクタ抵抗Rcの代わりに、定電流ダイオード等の定電流素子や定電流回路を用いることも可能である。
正電圧電源+Vや負電圧電源−Vは、電流増幅部44−1において必要な出力電圧よりも高い電圧に設定される。図10の(a)に示すように、一例として増幅回路A−1が±100[V]を出力する場合は、正電圧電源+Vや負電圧電源−Vは、±100[V]よりも高い電圧にする。
トランジスタTrは、温度によってVbe−Ic特性などの性能が変化する。このようなエミッタ接地増幅回路において入出力電位や増幅率を安定させるため、例えばバイアス回路等に様々な工夫が必要となる。しかし第4の実施の形態のように増幅器Uによって電流増幅回路42−1の性能が決まる場合は、増幅回路Aの直流性能は多少劣っていてもよいので、回路45−1はシンプルな構成で済むという効果が得られる。
図10の(b)の電流増幅回路42−2は、増幅回路Aの一例として、増幅回路A−2を含み、この増幅回路A−2は、回路45−2と、コンプリメンタリトランジスタによるエミッタ接地増幅回路を有している。回路45−2は、反転機能、レベルシフト機能及びバイアス機能を有する回路を含み、増幅器Uの出力とエミッタ接地増幅回路のコンプリメンタリトランジスタの間に接続する。そのため、増幅器Uの出力が回路45−2を介してコンプリメンタリトランジスタを駆動する。コンプリメンタリトランジスタによるエミッタ接地増幅回路は、コンプリメンタリトランジスタとして、NPNトランジスタTrnとPNPトランジスタTrpを含んでいる。NPNトランジスタTrnのエミッタは、負電圧電源−Vに接続されている。PNPトランジスタTrpのエミッタは、正電圧電源+Vに接続されており、互いに接続されたNPNトランジスタTrn及びPNPトランジスタTrpのコレクタが、エミッタ接地増幅回路の出力となっている。
図10の(c)の電流増幅回路42−3は、図10の(b)の電流増幅回路42−2の変形である。電流増幅回路42−3は、回路45−2の代わりに、反転機能を省略した回路45−3を有している。つまり、回路45−3は、レベルシフト機能及びバイアス機能を有する回路を含んでいる。増幅器Uは、電流増幅回路42−2の増幅器Uとは逆極性で使用されている。つまり、増幅器Uの非反転入力が電流増幅回路42−3の入力Iin及び帰還抵抗Rfに接続される。回路45−3と、コンプリメンタリトランジスタによるエミッタ接地増幅回路が、反転増幅回路である増幅回路A−3を構成する。このような構成によって、コンプリメンタリトランジスタを駆動するための回路をさらにシンプルな構成にすることが可能である。この変形は、図10の(a)に示されているトランジスタTrによるエミッタ接地増幅回路を含む電流増幅部44−1にも適用可能である。
図11及び図12は、コンプリメンタリトランジスタによる増幅回路を含む電流増幅回路の他の例を示している。図11の(a)の電流増幅回路42−4は、図10の(b)の電流増幅回路42−2と同様に、増幅器Uの反転入力が電流増幅回路42−2の入力Iinに接続されている。図11の(b)の電流増幅回路42−5、図12の(a)の電流増幅回路42−6及び図12の(b)の電流増幅回路42−7は、図10の(c)の電流増幅回路42−3と同様に、増幅器Uの非反転入力が電流増幅回路42−5、42−6、42−7の入力Iinに接続されている。図11から図12において、図1から図10と同じ構成要素には、同じ符号を付している。
図11の(a)の電流増幅回路42−4の電流増幅部44−4は、増幅器Uと増幅回路A−4の直列回路を含んでいる。直列回路は増幅部の一例である。増幅回路A−4は、反転回路46と、ベース接地増幅回路47と、カレントミラー回路CM、CM’を含んでいる。反転回路46は、増幅器Uiと2つの抵抗R5を含み、増幅器Uiと2つの抵抗R5は、増幅率が−1の反転増幅器を構成している。反転回路46は、信号又は電流の極性を逆転させればよく、増幅率が−1の反転増幅器に限定されるものではない。
反転回路46の出力には、コンプリメンタリなベース接地増幅回路47が接続されている。ベース接地増幅回路47は、コンプリメンタリトランジスタ、各トランジスタのベース抵抗Rb、エミッタ抵抗Reを含み、バイアス機能の一部とレベルシフト機能を有する回路の一例である。ベース接地増幅回路47において、エミッタ抵抗Reの一端は反転回路46の出力に接続されており、他端は各コンプリメンタリトランジスタのエミッタに接続されている。ベース抵抗Rbの一端は各コンプリメンタリトランジスタのベースに接続されており、他端は正電源+V’や負電源−V’に接続されている。正電源+V’や負電源−V’として、増幅器Ui又は増幅器Uに用いられている電源を流用することができる。
正電源側のベース接地増幅回路に用いているトランジスタのエミッタ電圧は、+V’よりもトランジスタのVbeだけ低い電圧となり、負電源側のベース接地増幅回路のエミッタ電圧は、−V’よりもトランジスタのVbeだけ高い電圧となる。例えば+V’が+15V、−V’が−15V、トランジスタのVbeがいずれも0.7Vの場合、ベース接地増幅回路に用いているトランジスタのエミッタ電圧は各々、+14.3Vと−14.3Vとなる。
各コンプリメンタリトランジスタのコレクタは正電源側のカレントミラー回路CMや負電源側のカレントミラー回路CM’に接続されている。カレントミラー回路CMの出力側のトランジスタとカレントミラー回路CM’の出力側のトランジスタは、コンプリメンタリトランジスタによるエミッタ接地増幅回路を構成している。
正電源側のカレントミラー回路CMはカレントミラー回路CMからベース接地増幅回路47に流れる電流I1とほぼ等しい電流を増幅回路A−4の出力、つまり電流増幅部44−4の出力に供給し、負電源側のカレントミラー回路CM’はベース接地増幅回路47からカレントミラー回路CM’に流れる電流I2とほぼ等しい電流を増幅回路A−4の出力に供給する。カレントミラー回路CMやカレントミラー回路CM’は電流出力の増幅回路であり、例えば2個のトランジスタからなるワイドラー型のカレントミラー回路であってもよく、ウィルソン型カレントミラー回路などの他のカレントミラー回路であってもよい。
増幅回路A−4の出力に供給された電流は、アッテネータATT−1の抵抗R1、R2と帰還抵抗Rfによって電圧信号に変換される。つまり、電流増幅回路42−4では、抵抗R1、抵抗R2及び帰還抵抗Rfが、電流信号を電圧信号に変換するための負荷抵抗として利用される。抵抗R1、抵抗R2及び還抵抗Rfを負荷抵抗として利用する場合、増幅回路A−4の出力電圧をV、増幅回路A−4の出力に供給される電流をI、抵抗R1の抵抗値をR1、抵抗R2の抵抗値をR2、帰還抵抗Rfの抵抗値をRf、負荷抵抗の抵抗値をRLとすると、増幅回路A−4の出力電圧Vは、式6のように表される。
増幅回路A−4の反転回路46を除く部分、つまりベース接地増幅回路47及びカレントミラー回路CM、CM’の部分の増幅率Apは、負の値となる。カレントミラー回路CM、カレントミラー回路CM’やベース接地増幅回路47に含まれているコンプリメンタリトランジスタの直流電流増幅率hFEが十分大きいとき、エミッタ抵抗Reの抵抗値をReとして、増幅率Apは、式7のように表される。
Ap=−2・RL/Re ・・・・・・・・・・・・・・・・・・・・・・・・(7)
Ap=−2・RL/Re ・・・・・・・・・・・・・・・・・・・・・・・・(7)
実際の増幅回路A−4では、コンプリメンタリトランジスタの直流電流増幅率hFEの影響によって増幅率Apの絶対値は式7よりも若干小さめになる。したがって、正確な増幅率Apを得るためには、式7において、エミッタ抵抗Reを直流電流増幅率hFEの影響の分小さくすればよい。増幅器Uや増幅器Uiの最大出力電圧が、実際に扱う信号電圧に対して余裕がある場合は、増幅回路A−4に与える信号電圧が若干大きくなることによって補償されるため、増幅率Apの絶対値が若干小さめであっても問題は生じない。
図11の(b)の電流増幅回路42−5では、図10の(c)の電流増幅回路42−3と同様、増幅器Uの非反転入力が入力Iin及び帰還抵抗Rfに接続されて、反転回路が省略され、回路が簡素化されている。
電流増幅回路42−5の電流増幅部44−5は、増幅器Uと増幅回路A−5の直列回路を含んでいる。直列回路は増幅部の一例である。この増幅回路A−5は、ベース接地増幅回路47とカレントミラー回路CMやカレントミラー回路CM’を含んでいる。正電源側のカレントミラー回路CMは2つのPNPトランジスタ、負電源側のカレントミラー回路CM’は2つのNPNトランジスタで構成されている。
正電源側のカレントミラー回路CMの2つのPNPトランジスタは各々、特性の揃ったトランジスタを使用し、熱結合して使用することが好ましい。負電源側のカレントミラー回路CM’の2つのNPNトランジスタも、同様である。
増幅回路A−5では、最も基本的と言われるワイドラー型のカレントミラー回路を例示しているが、他の形式のカレントミラー回路も適宜利用可能である。
カレントミラー回路CM、CM’の出力部、即ち増幅回路A−5の電流出力部は、コンプリメンタリトランジスタによるエミッタ接地増幅回路で構成されている。すなわち、カレントミラー回路CMのPNPトランジスタTrpと、カレントミラー回路CM’のNPNトランジスタTrnによってエミッタ接地増幅回路が構成されている。
図12の(a)の電流増幅回路42−6の電流増幅部44−6は、増幅器Uと増幅回路A−6の直列回路を含んでいる。直列回路は増幅部の一例である。増幅回路A−6は、電圧出力の増幅回路の例である。増幅回路A−6は、図11の(b)の電流出力の増幅回路A−5と、その出力部に接続された、独立した負荷抵抗RLとバッファアンプBを含んでいる。
電流増幅回路42−4、42−5では、アッテネータATT−1と帰還抵抗Rfが負荷抵抗を形成していた。これに対して電流増幅回路42−6では、カレントミラー回路CM、CM’の電流出力を独立した負荷抵抗RLによって電圧信号に変換している。負荷抵抗RLの変換により得られる電圧信号は、バッファアンプBを通して電流増幅部44−6の出力に送られる。バッファアンプBは、例えばコンプリメンタリエミッタフォロア回路によるバッファアンプである。電流増幅回路42−6は、独立した負荷抵抗RLを含み、電圧出力の増幅回路を構成している。
カレントミラー回路CM、CM’に含まれているコンプリメンタリトランジスタによるエミッタ接地増幅回路の電流出力はまた、ダイオードによるバッファアンプBのバイアス回路としても動作しているが、増幅回路A−6において、独立したバッファアンプBのバイアス回路を設けてもよい。
バッファアンプBは、利得が1近辺の増幅回路であればよく、例えばダイヤモンドバッファ回路や市販されているバッファアンプIC等であってもよい。
図12の(b)の電流増幅回路42−7の電流増幅部44−7は、増幅器Uと増幅回路A−7の直列回路を含んでいる。直列回路は増幅部の一例である。この増幅回路A−7は、ベース接地増幅回路47と、コンプリメンタリトランジスタによるエミッタ接地増幅回路48を含んでいる。つまり、増幅回路A−7は、カレントミラー回路CM、CM’の代わりに、より簡略化した回路を有している。
ベース接地増幅回路47のトランジスタのコレクタには、抵抗Rcの一端とエミッタ接地増幅回路48のトランジスタのベースが接続されている。エミッタ接地増幅回路48のトランジスタのエミッタには抵抗Re’の一端が接続されている。抵抗Rcと抵抗Re’各々の他端は正負の電源に接続されている。エミッタ接地増幅回路48を構成するコンプリメンタリなトランジスタはコレクタ同士が接続され、エミッタ接地増幅回路48の出力となっている。
増幅回路A−7では、抵抗Re’に生じる電圧の分、最大出力電圧が低下するので、必要に応じて正負の電源電圧を高くする等の対応により最大出力電圧を維持してもよい。
電流増幅回路42−7のエミッタ接地増幅回路48は、電流出力であるので、図11の(b)の電流増幅回路42−5と同様に、アッテネータATT−1の抵抗R1、R2と帰還抵抗Rfを利用して負荷抵抗を形成する。負荷抵抗の形成は、電流増幅回路42−5と同様であり、説明を省略する。
電流増幅回路42−4、42−5、42−6の増幅回路A−4、A−5、A−6では、増幅回路Uの出力電圧が正負のベース接地増幅回路のトランジスタのエミッタ電圧以内の場合は、抵抗Reに常に電流が流れる。このため、カレントミラー回路CM、CM’の動作によって、カレントミラー回路CM、CM’内の例えばエミッタ接地増幅回路、つまりトランジスタTrpとTrnにも常に電流が流れることになる。また、電流増幅回路42−7の増幅回路A−7では、増幅回路Uの出力電圧が正負のベース接地増幅回路のトランジスタのエミッタ電圧以内の場合は、抵抗Reに常に電流が流れる。このため、エミッタ接地増幅回路48にも常に電流が流れることになる。即ち、電流増幅回路42−4、42−5、42−6、42−7の増幅回路A−4、A−5、A−6、A−7は、トランジスタTrpとTrnに常に電流が流れるA級動作となっている。
図13の(a)は、A級動作するエミッタ接地増幅回路を含む電流増幅回路の変形例を示している。電流増幅回路42−8は、電流増幅部44−8及びアッテネータATT−1を含み、電流増幅部44−8の増幅回路A−8は、AB級動作するエミッタ接地増幅回路を含む。図13の(b)は、A級動作するエミッタ接地増幅回路を含む電流増幅回路の変形例を示している。電流増幅回路42−9は、電流増幅部44−9及びアッテネータATT−1を含み、電流増幅部44−9の増幅回路A−9は、B級動作するエミッタ接地増幅回路を含む。図13において、図1から図12と同じ構成要素には、同じ符号を付している。
増幅回路A−8において、ベース接地増幅回路47に含まれているトランジスタのベース電圧は、定電流ダイオードによる電流と抵抗Rb’の積の電圧と、ダイオードの順方向電圧Vfとの和になる。例えばベース接地増幅回路47に含まれているトランジスタがシリコントランジスタであり、ダイオードがシリコンダイオードであり、トランジスタとダイオードを熱結合している場合、トランジスタのVbeとダイオードの順方向電圧Vfはほぼ等しくなる。
この結果、定電流ダイオードによる電流と抵抗Rb’の積の電圧と、ベース接地増幅回路47に含まれているトランジスタのエミッタ電流と抵抗Reの積が等しくなるようなエミッタ電流が流れる。カレントミラー回路CM、CM’の動作によって、エミッタ電流と等しい電流、又はほぼ等しい電流が、増幅器Uの出力が0[V]のときの、エミッタ接地増幅回路のアイドル電流として流れることになる。
そして、増幅器Uの出力が、正電源側のベース接地増幅回路47のトランジスタのエミッタ電圧よりもある程度高くなると、正電源側のベース接地増幅回路47のトランジスタがオフする。また、増幅器Uの出力が、負電源側のベース接地増幅回路47のトランジスタのエミッタ電圧よりもある程度低くなると、負電源側のベース接地増幅回路47のトランジスタがオフする。
この結果、増幅器Uの出力が0[V]近辺ではベース接地増幅回路47のトランジスタの両方にアイドル電流が流れ、増幅器Uの出力が0[V]から離れるといずれかのトランジスタがオフする、AB級動作になる。抵抗Rb’の抵抗値が小さい場合は、B級動作に近くなる。
増幅回路A−9では、抵抗Rb’が省略されているため、エミッタ接地増幅回路のアイドル電流はほとんど流れず、B級動作になる。
増幅回路A−8、A−9は、定電流ダイオードを含むが、これに限定するものではなく、一例として定電流ダイオードの代わりに抵抗や定電流回路を含んでもよい。
電流増幅回路42−5から42−9の増幅回路A−5からA−9の増幅率は、電流増幅回路42−4の増幅回路A−4の増幅率Apと同様、式7のように表される。
図14の(a)と図14の(b)は、ベース接地増幅回路を含む電流増幅回路の変形例を示している。図14の(a)の電流増幅回路42−10は、電流増幅部44−10及びアッテネータATT−1を含む。電流増幅部44−10の増幅回路A−10は、増幅器Uの電源消費電流の直流成分の量に応じて、異なる動作級になる。増幅器Uの電源消費電流の直流成分が少ない場合に、増幅回路A−10はB級動作になり、直流成分がある程度以上の大きさである場合に、増幅回路A−10はAB級動作になる。図14の(b)の電流増幅回路42−11は、電流増幅部44−11及びアッテネータATT−1を含み、電流増幅部44−11の増幅回路A−11は、増幅器Uの電源消費電流の直流成分が少ない場合でもAB級動作にできる。図14において、図1から図13と同じ構成要素には、同じ符号を付している。
増幅器Uの電源消費電流は、出力に依存する成分と、出力に依存しない直流成分を含んでいる。出力に依存する成分は、主に、出力から流出する出力電流であり、出力に依存しない直流成分は、主に、出力段よりも前の増幅段の定電流回路によって流れる直流と、出力段のアイドル電流である。
電流増幅回路42−10、42−11の電流増幅部44−10、44−11において、ベース接地増幅回路47のトランジスタのエミッタは、増幅器Uの電源に接続されており、増幅器Uの出力には負荷抵抗RL’が接続されている。
電流増幅部44−10では、増幅器Uの電源消費電流のうちその出力に依存する成分が、ベース接地増幅回路47を介してカレントミラー回路CM、CM’に与えられる結果、同じ信号電流、又はほぼ同じ信号電流がエミッタ接地増幅回路の出力に流れる。この信号電流がエミッタ接地増幅回路の負荷抵抗、つまりアッテネータATT−1の抵抗R1、抵抗R2及び帰還抵抗Rfなどによって電圧に変換され、エミッタ接地増幅回路の出力となる。
電流増幅部44−10と電流増幅部44−5を比較すると、ベース接地増幅回路47に流れる信号成分の極性が逆になっている。即ち、電流増幅部44−5では増幅器Uの出力から“流れ出る”電流をベース接地増幅回路47に与えているのに対して、電流増幅部44−10では、増幅器Uの電源端子に“流れ込む”電流をベース接地増幅回路47に与えているため、ベース接地増幅回路47に流れる信号成分の極性が逆になる。
即ち、電流増幅回路42−5の増幅回路A−5は反転増幅回路のため、増幅器Uの非反転入力が入力Iin及び帰還抵抗Rfに接続されているのに対して、電流増幅回路42−10の増幅回路A−10は非反転増幅回路のため、増幅器Uの反転入力が入力Iin及び帰還抵抗Rfに接続されている。
電流増幅部44−10において、増幅器Uの電源消費電流のうち出力に依存しない直流成分も、ベース接地増幅回路47を介してカレントミラー回路CM、CM’に与えられる。この結果、増幅器Uの電源直流成分と同じ電流、又はほぼ同じ電流がエミッタ接地増幅回路の出力のアイドル電流として流れる。ここで、増幅器Uの電源に流れる直流成分が小さい場合はエミッタ接地増幅回路はB級動作となり、ある程度の直流成分が流れる場合はAB級動作となる。
カレントミラー回路CM、カレントミラー回路CM’やベース接地増幅回路47に含まれているコンプリメンタリトランジスタの直流電流増幅率hFEが十分大きいとき、エミッタ接地増幅回路の負荷抵抗(アッテネータATT−1の抵抗R1、抵抗R2及び帰還抵抗Rfなど)の抵抗値をRL、増幅器Uの出力に接続されている負荷抵抗RL’の抵抗値をRL’として、増幅回路A−10の増幅率Ap’は、式8のように表される。
Ap’=RL/RL’ ・・・・・・・・・・・・・・・・・・・・・・・・(8)
Ap’=RL/RL’ ・・・・・・・・・・・・・・・・・・・・・・・・(8)
実際の増幅回路A−10では、コンプリメンタリトランジスタの直流電流増幅率hFEの影響によって増幅率Ap’の絶対値は式8よりも若干小さめになる。したがって、正確な増幅率Ap’を得るためには、式8において、増幅器Uの出力に接続されている負荷抵抗RL’の抵抗値を直流電流増幅率hFEの影響の分小さくすればよい。又は、エミッタ接地増幅回路の負荷抵抗に含まれるアッテネータATT−1の抵抗R1、抵抗R2の抵抗値を直流電流増幅率hFEの影響の分大きくしてもよい。
図14の(b)は、エミッタ接地増幅回路がAB級動作になるようにアイドル電流を流すための変形例と、カレントミラー回路を抵抗で置き換えた変形例を示している。
電流増幅回路42−11の電流増幅部44−11では、ベース接地増幅回路47の正負のトランジスタのエミッタの間(即ち、増幅器Uの正負電源の間)に定電流ダイオードが接続されている。このため、定電流ダイオードに流れる電流と等しい電流、又はほぼ等しい電流の分だけエミッタ接地増幅回路のアイドル電流が増加する。増幅器Uの電源消費電流のうち出力に依存しない直流成分が小さい場合(即ち、低消費電流の増幅器Uの場合)であっても、エミッタ接地増幅回路のアイドル電流を必要なだけ増加させて、AB級動作にすることができる。
電流増幅部44−11では、定電流ダイオードが含まれているが、所定の電流を流せる素子や回路であればよく、定電流ダイオードの代わりに抵抗やその他の定電流回路等が含まれていてもよい。
図14の(b)は、カレントミラー回路を抵抗で置き換えて簡略化した変形例を示しているが、これは電流増幅回路42−7で説明した置き換えなので、詳細な説明は省略する。
電流増幅回路42−11の増幅回路A−11の増幅率は、電流増幅回路42−10の増幅回路A−10の増幅率Ap’と同様、式8のように表される。
電流増幅回路42−4、42−5、42−7、42−8、42−9、42−10、42−11では、アッテネータATT−1の抵抗R1、R2と帰還抵抗Rfを利用して負荷抵抗を形成している。しかしながら、電流増幅回路42−6における負荷抵抗RLとバッファアンプBを増幅回路A−4、A−5、A−7、A−8、A−9、A−10、A−11の出力部に設置して、電圧出力の増幅回路を形成してもよい。
また、電流増幅回路42−7や42−11では、カレントミラー回路が抵抗で置き換えられて、回路が簡略化されているが、電流増幅回路42−4、42−5、42−6、42−8、42−9、42−10のベース接地増幅回路47とカレントミラー回路CM、CM’を用いたコンプリメンタリトランジスタによるエミッタ接地増幅回路に置き換えてもよい。
図10から図14は、バイポーラトランジスタを用いた増幅回路を例示しているが、FET等の他の増幅素子を用いたり併用したりしてもよい。また図10から図14では、コンプリメンタリなバイポーラトランジスタによるベース接地増幅回路とエミッタ接地増幅回路による増幅回路を例示しており、FETを用いる場合は、ゲート接地増幅回路とソース接地増幅回路になる。必要な増幅率と出力電圧が得られる増幅回路であれば、さらに他の形式の増幅回路であってもよい。
図15は、昇圧トランスによる増幅回路を含む電流増幅回路の例を示している。図15において、図1から図14と同じ構成要素には、同じ符号を付している。
電流増幅回路42−12の電流増幅部44−12は、増幅器Uと増幅回路A−12の直列回路を含み、電流増幅回路42−13の電流増幅部44−13は、増幅器Uと増幅回路A−13の直列回路を含み、電流増幅回路42−14の電流増幅部44−14は、増幅器Uと増幅回路A−14の直列回路を含んでいる。直列回路は増幅部の一例である。これらの増幅回路A−12、A−13、A−14は、昇圧トランスTuを含んでいる。昇圧トランスTuにより、電流増幅回路42−12、42−13、42−14は交流信号を扱うことができる。
電子回路による増幅回路Aによってn倍大きい出力電圧を得る場合、それに伴い約n倍高い電源電圧が必要となる。これに対して、昇圧トランスTuを増幅回路Aとして用いれば、高い電源電圧や、高電圧を出力可能な電子回路による増幅回路Aが不要になるので、回路の簡素化や費用低減等の効果が得られる。
昇圧トランスTuのトランス巻線の抵抗値は、帰還抵抗Rfの抵抗値よりもはるかに低い。そのため、トランス巻線の抵抗に起因する熱雑音は、帰還抵抗Rfに起因する熱雑音よりもはるかに小さい。したがって、電磁誘導が少ない環境で用いたり十分な電磁シールドを施したトランスを用いることによって、低雑音で交流信号用の増幅回路及び電流増幅回路を実現することができる。
帰還抵抗Rfのインピーダンス、又は帰還抵抗Rfのインピーダンス及びアッテネータATTの入力インピーダンスが、昇圧トランスTuの二次巻線の出力インピーダンスよりも十分大きい場合、増幅回路A−12、A−13の増幅率は、昇圧トランスTuの一次巻線と二次巻線の巻線比となる。一例として増幅回路A−12、A−13の増幅率を100倍にするとき、昇圧トランスTuの巻線比は1:100にすればよい。
増幅器Uの出力に直流成分が含まれていることによって、昇圧トランスTuが正常に動作できない場合は、図15に()付きで表示しているように、増幅回路A−12、A−13、A−14は、増幅器Uと昇圧トランスTuの間に配置される容量Ciを有していてもよい。容量Ciによって昇圧トランスTuの入力に直流成分が印加されないようにすることができる。容量Ciを使用しない場合は、増幅器Uの出力がそのまま昇圧トランスTuの入力に接続される。
電流増幅回路42−12において、アッテネータATTの入力インピーダンスが、昇圧トランスTuの二次巻線の出力インピーダンスよりも十分に大きくない場合は、アッテネータATTの入力に図不示のバッファアンプBを追加してもよい。また、電流増幅回路42−12の出力Voutに接続される負荷のインピーダンスがアッテネータATTの出力インピーダンスよりも十分に高くない場合は、アッテネータATTの出力に図不示のバッファアンプBを追加してもよい。
電流増幅回路42−12の増幅回路A−12の昇圧トランスTuは、二巻トランスであるが、単巻トランスによる昇圧トランスTuであってもよい。単巻トランスによる昇圧トランスTuの図示は省略する。
図15の(b)は、アッテネータの機能を兼ね備える昇圧トランスによる増幅回路を含む電流増幅回路の例を示している。一例として増幅回路A−13の増幅率を100倍にするとき、昇圧トランスTuの巻線比は1:100とした上で、二次巻線の1/100の点にタップを設けて電流増幅回路42−13の出力Voutに接続する。このタップにより、減衰率1/100のアッテネータATTと同様の機能が得られる。つまり、昇圧トランスTuの二次巻線に設けたタップは、アッテネータの一例である。
電流増幅回路42−13の出力Voutに接続される負荷のインピーダンスが昇圧トランスTuのタップにおける出力インピーダンスよりも十分に高くない場合は、昇圧トランスTuのタップに図不示のバッファアンプBを設けてもよい。
図15の(c)は、図15の(b)の二巻トランスによる昇圧トランスTuを、単巻トランスによる昇圧トランスTuに置き換えた変形例である。この場合は、昇圧トランスTuを駆動する信号がそのまま、電流増幅回路42−14の出力にもなる。単巻トランスによる昇圧トランスTuに設けたタップも、アッテネータの一例である。
第5の実施の形態
第5の実施の形態
第5の実施の形態の例を、図16から図18に示す。図16から図18において、図1から図15と同じ構成要素には、同じ符号を付している。図16の(a)及び図18において、制御信号の信号線が破線で示されている。
第5の実施の形態では、第4の実施の形態に係る電流増幅回路42−12、42−13、42−14と同様、昇圧トランスTuを含み、交流信号を扱うことができる。第5の実施の形態では、さらに直流信号も扱うことを可能とした電流増幅回路の例を示す。
電子回路による増幅回路Aによってn倍大きい出力電圧を得る場合、それに伴い約n倍高い電源電圧が必要となる。これに対して、昇圧トランスTuを増幅回路Aとして用いれば、高い電源電圧や、高電圧を出力可能な電子回路による増幅回路Aが不要になるので、回路の簡素化や費用低減等の効果が得られる。
図16の(a)の電流増幅回路52−1は、電流増幅部54−1及びアッテネータATTを含む。電流増幅部54−1は、増幅器U及び増幅回路A−15の直列回路、及び帰還抵抗Rfを含む。直列回路は、増幅部の一例であり、帰還抵抗Rfは、直列回路の出力と入力の間に接続し、直列回路の出力から入力に負帰還をかける。増幅回路A−15は、極性反転回路56、第1の切替スイッチ57−1、二次巻線を2つ有する昇圧トランスTu、第2の切替スイッチ57−2、制御回路55、第3の切替スイッチ57−3及び容量Chを含む。増幅回路A−15は、図16の(a)中に()付きで示しているバッファアンプBや容量Ciを、必要な場合に追加的に含んでいてもよい。これらの要素を含まない場合は、短絡接続される。
極性反転回路56と第1の切替スイッチ57−1は、交流変換回路58−1の一例であり、この交流変換回路58−1は、増幅器Uの出力を交流に変換し、昇圧トランスTuの一次巻線の駆動信号を交流に変換する。
第1の切替スイッチ57−1の一方の接点P1には増幅器Uの出力が接続され、他方の接点P2には増幅率が−1の極性反転回路56の出力が接続される。第1の切替スイッチ57−1の共通接点P3は昇圧トランスTuの一次巻線の一端に接続される。一次巻線の他端は接地されている。
第1の切替スイッチ57−1は、制御回路55によって周期的(一例として、1[ms]ごと)に接点が切り替えられ、増幅器Uの出力を交流に変換する。
交流変換回路58−1は、図16の(a)中に()付きで示すように、増幅器Uの出力と第1の切替スイッチの一方の接点P1間に、バッファアンプBを含んでもよい。バッファアンプBの増幅率が1以外の場合は、極性反転回路56の増幅率の絶対値は、バッファアンプBの増幅率と同じ値にされる。
交流変換回路58−1は信号を交流に変換するので、昇圧トランスTuの入力には基本的に直流は印加されない。しかし、図16の(a)中に()付きで表示しているように、第1の切替スイッチ57−1の共通接点P3と昇圧トランスTuの一次巻線の一端の間に容量Ciを接続し、昇圧トランスTuの入力への直流成分の印加をさらに抑制してもよい。
昇圧トランスTuの2つの二次巻線は同じ巻線方向になっており、2つの二次巻線の一方の巻線の始端と他方の巻線の終端が接続される。2つの二次巻線の接続点は接地されている。2つの二次巻線の他端は各々、第2の切替スイッチの一方の接点P4と他方の接点P5に接続されている。
極性反転回路56の増幅率の絶対値(やバッファアンプBの増幅率)が1のとき、増幅率がn倍の増幅回路A−15を得るには、二次巻線の巻線数は各々、一次巻線のn倍の巻線数とする。
増幅回路A−15に含まれている昇圧トランスTuは、図16の(b)に示す単巻トランスによる昇圧トランスTuに置き換えてられてもよい。図16の(b)中の「1」、「(n−1)」、「n」は各々、巻線比を示している。
第2の切替スイッチ57−2は、交流変換して昇圧トランスTuを通過した信号を復元する回路(以下、「復元回路」という)の一例である。第2の切替スイッチ57−2は、第1の切替スイッチ57−1と連動して制御回路55によって周期的に接点が切り替えられる。交流変換回路58−1で交流に変換された信号は、昇圧トランスTuで昇圧される。第2の切替スイッチ57−2は、昇圧トランスTuで昇圧された信号を復元している。第2の切替スイッチ57−2の接点を切り替える周期に対応する周波数は、電流増幅回路52−1が扱う信号の帯域よりも高くすることが好ましいが、これに限定するものではない。
第1の切替スイッチ57−1や第2の切替スイッチ57−2は周期的・連続的に切り替えられるため、第1の切替スイッチ57−1や第2の切替スイッチ57−2は、機械的なスイッチやリレーよりも接点寿命が長い電子スイッチが望ましい。
第2の切替スイッチ57−2の共通接点P6は、トラック&ホールド回路T&Hの入力に接続される。
トラック&ホールド回路T&Hは、過渡状態の影響を抑制する回路の一例であり、第3の切替スイッチ57−3と容量Chを含む。第1の切替スイッチ57−1と第2の切替スイッチ57−2の切り替えタイミングのずれや、切り替えにかかる時間に起因して、スイッチ切替時に、復元した信号にパルス状の雑音が現れる可能性がある。トラック&ホールド回路T&Hは、このような過渡状態の影響を抑制し、パルス状の雑音を除去する。トラック&ホールド回路T&Hの出力が帰還抵抗Rfの一端に接続される。
トラック&ホールド回路T&Hの出力信号は、トラック状態では入力信号に追従し、ホールド状態になったときにはその直前の入力に対応した値を保持するように動作する。
トラック&ホールド回路T&Hは、前述の制御回路55によってトラック状態又はホールド状態に切り替えられる。すなわち、第1の切替スイッチ57−1と第2の切替スイッチ57−2におけるスイッチ切り替え直前から直後までの間は、トラック&ホールド回路T&Hがホールド状態となり、スイッチ切り替え直前の電圧を保持する。このため、パルス状の雑音が出力Voutに現れないようにすることができる。スイッチ切り替え直前から直後までの間以外の時間では、トラック&ホールド回路T&Hがトラック状態となり、トラック&ホールド回路の入力がそのまま出力に表れる。トラック&ホールド回路T&Hの出力、即ち第3の切替スイッチ57−3と容量Chの接続点がアッテネータATTの入力に接続され、アッテネータATTの出力から電流増幅回路52−1の出力Voutが得られる。
第1の切替スイッチ57−1や第2の切替スイッチ57−2の切替時のパルス状の雑音が問題にならない場合には、トラック&ホールド回路T&Hは省略してもよい。トラック&ホールド回路T&Hを省略する場合、第2の切替スイッチ57−2の共通接点P6は帰還抵抗Rfの一端及びアッテネータATTの入力に接続され、アッテネータATTの出力から電流増幅回路52−1の出力Voutが得られる。
電流増幅回路52−1は、図16の(a)中に()付きで示しているように、電流増幅部54−1とアッテネータATTの間に他のトラック&ホールド回路T&H’を含んでいてもよい。トラック&ホールド回路T&H’は、第1の切替スイッチ57−1と第2の切替スイッチ57−2の切替時に生じうるパルス状の雑音をさらに低減する。図16の(a)では、アッテネータATTの前にトラック&ホールド回路T&H’が追加されている例を示しているが、アッテネータATTの後にトラック&ホールド回路T&H’が追加されてもよい。
図17は、電流増幅回路52−1の動作の一例を示している。図17の(a)は、第1の切替スイッチの共通接点P3の電圧を示し、図17の(b)は、第2の切替スイッチの一方の接点P4の電圧を示し、図17の(c)は、第2の切替スイッチの他方の接点P5の電圧を示し、図17の(d)は、第2の切替スイッチの共通接点P6の電圧を示し、図17の(e)は、トラック&ホールド回路T&Hのオン・オフを示す。図17の(e)において、OFFは第3の切替スイッチがオフであり、トラック&ホールド回路がホールド状態であることを表す。また、図17の(e)において、ONは第3の切替スイッチがオンであり、トラック&ホールド回路がトラック状態であることを表す。
一例として、入力Iinには矢印の方向に−1[nA](矢印と逆方向に1[nA])の電流が流れており、増幅器Uの出力は+1[V]、極性反転回路56の増幅率は−1、第1の切替スイッチ57−1の一方の接点P1には増幅器Uの出力が直接(バッファアンプBなしで)接続されており、昇圧トランスTuの巻線比(一次巻線と、二次巻線各々の巻線比)は各々1:100であり、第2の切替スイッチ57−2の共通接点P6が+100[V]になる場合を考える。
この場合、第1の切替スイッチ57−1の共通接点P3の電圧は、
・一方の接点P1と共通接点P3が接続されているとき:+1[V]、
・他方の接点P2と共通接点P3が接続されているとき:−1[V]、
のように切り替わる。図17の(a)に示すように交流変換される結果、第1の切替スイッチ57−1の共通接点P3では、±1[V]の方形波が得られる。
・一方の接点P1と共通接点P3が接続されているとき:+1[V]、
・他方の接点P2と共通接点P3が接続されているとき:−1[V]、
のように切り替わる。図17の(a)に示すように交流変換される結果、第1の切替スイッチ57−1の共通接点P3では、±1[V]の方形波が得られる。
昇圧トランスTuの一方の二次巻線の一端(接地されている点から見て、一次巻線と同じ巻線方向の二次巻線側)が接続されている第2の切替スイッチ57−2の一方の接点P4には、図17の(b)に示すように、±100[V]の方形波が得られる。
昇圧トランスTuの他の二次巻線の一端(接地点から見て、一次巻線と逆の巻線方向の二次巻線の側)が接続されている第2の切替スイッチ57−2の他方の接点P5には、図17の(c)に示すように、−/+100[V]の方形波が得られる。
第1の切替スイッチ57−1と第2の切替スイッチ57−2が連動し、第1の切替スイッチ57−1の共通接点P3が一方の接点P1に接続されるときに第2の切替スイッチ57−2の共通接点P6も一方の接点P4に接続され、第1の切替スイッチ57−1の共通接点P3が他方の接点P2に接続されるときに第2の切替スイッチ57−2の共通接点P6も他方の接点P5に接続されることによって、復元回路を実現している。この場合、第2の切替スイッチ57−2の共通接点P6には、図17の(d)に示すように復元された、+100[V]の直流が得られる。
トラック&ホールド回路T&Hを備える場合、第3の切替スイッチ57−3は、第1の切替スイッチ57−1と第2の切替スイッチ57−2が切り替わる直前にオフになり、トラック&ホールド回路T&Hはホールド状態になって、スイッチ切り替え直前の共通接点P6の電圧を保持する。また第3の切替スイッチ57−3は、第1の切替スイッチ57−1と第2の切替スイッチ57−2が切り替わった直後にオンになり、トラック&ホールド回路T&Hはトラック状態になって、共通接点P6の電圧に追従し続ける。
すなわち、トラック&ホールド回路T&Hは、スイッチ切り替え直前から直後までの間の必要時間のみホールド状態としてスイッチ切り替え直前の電圧を保持し、それ以外ではトラック状態にする。トラック&ホールド回路T&Hは、パルス状の雑音が出力Voutに現れないようにして、過渡状態の影響を抑制している。
極性反転回路56、第1の切替スイッチ57−1、二次巻線を2つ有する昇圧トランスTu、第2の切替スイッチ57−2(、第3の切替スイッチ57−3、容量Ch)と制御回路55はこのように、全体として増幅回路A−15として動作し、昇圧トランスTuを用いながら直流を扱うこともできる。第3の切替スイッチ57−3のオフ時間がオン時間よりも十分に短い場合は、帰還抵抗Rfに起因する雑音の低減効果は、他の実施の形態と同様である。
図18の電流増幅回路52−2は、電流増幅回路52−1の変形例である。電流増幅回路52−2は、電流増幅部54−2及びアッテネータATTを含む。電流増幅部54−2は、増幅器U及び増幅回路A−16の直列回路、及び帰還抵抗Rfを含む。直列回路は、増幅部の一例であり、帰還抵抗Rfは、直列回路の出力と入力の間に接続し、直列回路の出力から入力に負帰還をかける。増幅回路A−16は、電流増幅回路52−1の増幅回路A−15の変形例であり、交流変換回路58−2、復元回路、ローパスフィルタLPF及び制御回路55を含む。交流変換回路58−2、復元回路及びローパスフィルタLPFは、増幅回路A−15の交流変換回路58−1、復元回路及び過渡状態の影響を抑制する回路の、各々の変形例である。
交流変換回路58−1では、増幅器Uの出力と、その極性を反転させた出力を第1の切替スイッチ57−1で切り替えていた。これに対して、交流変換回路58−2では、増幅器Uの出力と基準電位とを、第1の切替スイッチ57−1で切り替えている。図17に示したように、増幅器Uの出力が+1[V]のとき、第1の切替スイッチ57−1の共通接点P3の電圧は、交流変換回路58−1では±1[V]になるのに対して、交流変換回路58−2では+1[V]/0[V]となり、ピークトゥピーク電圧は半分になる。このため、前述の例と同様n=100の場合、昇圧トランスTuの巻線比は、図16の(a)の昇圧トランスTuの2倍の0.5:n=1:2nとして、二次巻線に±100Vが現れるようにする。
増幅回路A−16では、昇圧トランスTuの二次巻線と、第2の切替スイッチ57−4、57−5が復元回路として機能する。
増幅回路A−15の復元回路では、直列接続された2組の二次巻線を1つの第2の切替スイッチ57−2で切り替えているのに対して、増幅回路A−16の復元回路では、1つの二次巻線を2つの第2の切替スイッチ57−4、57−5で切り替えている。しかし、交流変換してトランスを経由した信号を復元するという機能は、同等である。
増幅回路A−15の過渡状態の影響を抑制する回路は、トラック&ホールド回路T&Hであるのに対して、増幅回路A−16の過渡状態の影響を抑制する回路は、ローパスフィルタLPFである。スイッチの切り替えに伴うパルス状の雑音が大きいときはトラック&ホールド回路T&Hを、小さいときはローパスフィルタLPFを使用する等、適宜選択すればよい。
なお、パルス状の雑音がほとんど発生しない場合は、ローパスフィルタLPFを省略してもよい。また一例として、復元回路の後にはトラック&ホールド回路T&Hを使用し、アッテネータATTの前や後にローパスフィルタLPFを設けるような構成や、その逆の構成も可能である。
増幅回路A−16は、図18に()付きで示しているバッファB及び容量Ciを含んでいてもよい。容量Ciは直流成分を除去する結果、第1の切替スイッチ57−1の共通接点P3の電圧が+1[V]/0[V]の場合、昇圧トランスTuの一次巻線の一端には±0.5[V]の電圧が印加される。増幅回路A−16の交流変換回路58−2は、増幅回路A−15の交流変換回路58−1と置き換えることが可能である。
増幅回路A−16の復元回路を構成している2つの第2の切替スイッチ57−4、57−5は、増幅回路A−15の復元回路を構成している第2の切替スイッチ57−2と置き換えることが可能である。また、増幅回路A−16の過渡状態の影響を抑制する回路のローパスフィルタLPFは、増幅回路A−15の過渡状態の影響を抑制する回路のトラック&ホールド回路T&Hと置き換えることが可能である。これらは、各々独立して自由な組み合わせで置き換えが可能である。
第6の実施の形態
第6の実施の形態
第6の実施の形態の例を、図19から図21に示す。図19から図21において、図1から図18と同じ構成要素には、同じ符号を付している。
第6の実施の形態は、増幅器Uと増幅率の絶対値がn倍の増幅回路の直列回路を使用し、所定の抵抗値よりも抵抗値がn倍大きい帰還抵抗Rfを用いて増幅回路の出力から増幅器Uの入力に負帰還をかけることによって、増幅回路の出力にn倍大きな出力電圧を得た上で、増幅器Uから出力Voutとして1倍の出力電圧を得る構成の、電流増幅回路である。
この構成によっても、帰還抵抗Rfの熱雑音に起因する雑音を1/(√n)に低減することができ、低雑音の電流増幅回路を実現できる。
図19の電流増幅回路62−1は、電流増幅部64−1を含んでいる。この電流増幅部64−1は、増幅器U、増幅率がn倍の増幅回路Aと、帰還抵抗Rfを含んでいる。増幅器Uの出力は、増幅回路Aの入力に直列に接続され、増幅器Uと増幅回路Aの直列回路が形成されている。この直列回路は増幅部の一例である。
増幅器Uの出力は、更に電流増幅回路62−1の出力Voutに接続されている。増幅器Uは、演算増幅器(オペアンプ)が代表的な一例であるが、これに限定するものではなく、負帰還をかけることができる他種の増幅器であってもよい。
帰還抵抗Rfは、増幅回路Aの出力と増幅器Uの入力の間に接続され、直列回路に負帰還をかけている。帰還抵抗Rfは、増幅器Uの反転入力に接続されている。位相補償や周波数特性の調整等のために、他の素子や回路を帰還抵抗Rfに接続してもよい。
電流増幅部64−1は、帰還抵抗Rfの抵抗値によって決定される電流−電圧変換係数を有する。この電流−電圧変換係数は、電流増幅部64−1の入力電流と増幅回路Aの出力電圧間の変換係数である。帰還抵抗Rfの抵抗値は、設定電流−電圧変換係数に対応する帰還抵抗の抵抗値のn倍になるように設定されている。nは1よりも大きな値であり、設定電流−電圧変換係数は、電流増幅部64−1により電流増幅回路62−1の設定出力電圧を得るための電流−電圧変換係数である。
電流増幅回路62−1の動作を説明するために、既述の電流増幅回路502を参照比較する。nは例えば100であるが、nは1より大きければよく、100に限定されるものではない。
電流増幅回路502において、例えば帰還抵抗Rfが1[GΩ]の場合、前述のように、入力Iinにおける入力電流が−/+1[nA]のとき、出力Voutにおける出力電圧が±1[V]になる。
電流増幅回路62−1において、帰還抵抗Rfの抵抗値は、電流増幅回路502の帰還抵抗Rfの抵抗値の100倍(n倍)の100[GΩ]とする。これにより、一例として電流増幅回路62−1の入力Iinにおける入力電流が−/+1[nA]のときの増幅回路Aの出力電圧は100倍の±100[V]になる。増幅回路Aの増幅率が100倍のとき、増幅器Uの出力、つまり電流増幅回路62−1の出力Voutからは、電流増幅回路502の出力電圧と同じ±1[V]の出力電圧が得られる。
例えば周囲温度が20[℃]のとき、電流増幅回路502の1[GΩ]の帰還抵抗Rfでは前述のように、雑音電圧密度が約4.02[μV/√Hz]の雑音が電流増幅回路502の出力Voutに発生する。一例として帯域幅が1[kHz]時には、熱雑音電圧が約127[μVrms]となる。
これに対して周囲温度が同じく20[℃]のとき、電流増幅回路62−1の100[GΩ]の帰還抵抗Rfでは、雑音電圧密度が約40.2[μV/√Hz]と、10倍(√100倍)大きい雑音が増幅回路Aの出力に発生する。同じく帯域幅が1[kHz]時、熱雑音電圧が約1.27[mVrms]となる。
しかし増幅器Uの出力電圧、つまり電流増幅回路62−1の出力電圧は、増幅率100倍の増幅回路Aの出力電圧の1/100であり、雑音も1/100である結果、出力Voutにおける雑音電圧密度が約0.402[μV/√Hz]となり、電流増幅回路502の雑音の1/10{1/(√100)}の低雑音が得られる。同じく帯域幅が1[kHz]時、熱雑音電圧が約12.7[μVrms]となる。
すなわち電流増幅回路62−1によれば、電流増幅回路502と比較して、雑音が1/(√n)に低減されるという効果が得られる。
代表的な例では、nが100、帰還抵抗Rfの抵抗値が100[GΩ]、入力Iinにおける入力電流が−/+1[nA]、及び出力Voutにおける出力電圧を±1[V]として、電流増幅回路62−1は電流増幅回路502と比較して、雑音を1/10に低減する。
別の例では、nが1000、帰還抵抗Rfの抵抗値が1[TΩ]、入力Iinにおける入力電流が−/+10[nA]、増幅回路Aの出力電圧が±10[kV]、電流増幅回路62−1の出力Voutにおける出力電圧を±10[V]として、電流増幅回路62−1は電流増幅回路502と比較して、雑音を約1/31.6に低減する。この別の例は、より大きな入力電流に対応しながら、雑音をより低減することができる。
この別の例では、電流増幅回路62−1は増幅器Uの一例として±15[V]電源のオペアンプIC及び増幅率1000倍の増幅回路Aを含み、増幅回路Aから±10[kV]の出力電圧を得るとともに、オペアンプICから±10[V]の出力電圧を得る。増幅率1000倍の増幅回路Aは、市販されている高圧アンプモジュールや高圧アンプ装置のうち低雑音のものであってもよく、市販されていないアンプモジュールやアンプ装置であってもよい。
図20の電流増幅回路62−2は、電流増幅部64−2を含んでいる。この電流増幅部64−2は、増幅器U、増幅率が−n倍の増幅回路A(反転増幅回路)と、帰還抵抗Rfを含んでいる。増幅器Uの出力は、増幅回路Aの入力に直列に接続され、増幅器Uと増幅回路Aの直列回路が形成されている。この直列回路は増幅部の一例である。電流増幅回路62−2では、帰還抵抗Rfが増幅器Uの非反転入力に接続される。電流増幅回路62−2によれば、入力Iinと出力Voutは同極性となり、増幅回路Aの出力は逆極性となる。
電流増幅回路62−2における一例として、帰還抵抗Rfの抵抗値が1[GΩ]の100倍(n倍)の100[GΩ]であり、入力Iinの入力電流が±1[nA]であるとき、増幅器Uの出力からは±1[V]の出力電圧が得られる。このとき、増幅回路Aの出力電圧は逆極性の−/+100[V]になる。
電流増幅回路62−2においても、電流増幅回路62−1と同様の雑音低減効果が得られる。
図21は、増幅率がn倍の増幅回路として、第4の実施の形態に係る電流増幅回路42−5の増幅回路A−5を応用した増幅回路を含む電流増幅回路を示している。図11の(b)と同じ構成要素には、同じ符号を付している。
電流増幅回路62−3は、電流増幅部64−3を含み、電流増幅部64−3は、増幅器Uと増幅回路A−17の直列回路を含んでいる。直列回路は増幅部の一例である。増幅回路A−17は、増幅回路A’、増幅器U”、帰還抵抗R7及び利得抵抗R6を含む。増幅器U”と増幅回路A’は直列回路を形成する。増幅回路A’は、コンプリメンタリトランジスタを用いたベース接地増幅回路47とエミッタ接地増幅回路48による増幅回路であり、増幅回路A−5と同じ構成を有している。
増幅回路A’の入力は増幅器U”の出力に接続されており、増幅回路A’の出力は帰還抵抗R7と帰還抵抗Rf各々の一端に接続されている。帰還抵抗R7の他端は、利得抵抗R6の一端と、増幅器U”の入力に接続されており、増幅器U”に負帰還をかけている。増幅回路A’は反転増幅回路のため、帰還抵抗R7の他端は、増幅器U”の非反転入力に接続されている。利得抵抗R6の他端は、接地されている。帰還抵抗Rfの他端は増幅器Uの入力に接続されており、増幅器Uに負帰還をかけている。
増幅回路A’は、電流出力であり、負荷抵抗によって電圧出力に変換される。電流増幅回路62−3では、帰還抵抗R7と利得抵抗R6の直列回路と、当該直列回路に並列に接続されている帰還抵抗Rfが負荷抵抗として機能する。つまり、帰還抵抗R7、利得抵抗R6及び帰還抵抗Rfが増幅回路A’を電圧出力に変換している。この場合、増幅回路A’の出力電圧をV、増幅回路A’の出力に供給される電流をI、帰還抵抗R7の抵抗値をR7、利得抵抗R6の抵抗値をR6、帰還抵抗Rfの抵抗値をRf、負荷抵抗の抵抗値をRLとすると、これらは、式9のような関係になる。
増幅回路A’は反転増幅回路のため、その増幅率A’は負の値であり、使用しているコンプリメンタリトランジスタのhFE(直流電流増幅率)が十分大きいときは、エミッタ抵抗Reの抵抗値をReとして、式10のようになる。
A’=−2・RL/Re ・・・・・・・・・・・・・・・・・・・・・・・(10)
A’=−2・RL/Re ・・・・・・・・・・・・・・・・・・・・・・・(10)
実際の回路では、コンプリメンタリトランジスタのhFEの影響によって増幅率A’の絶対値は式10の値の絶対値よりも若干小さめになる。そこで、エミッタ抵抗ReをhFEの影響分小さくすることによって、正確な増幅率A’を得るようにしてもよい。増幅器U”の最大出力電圧が、実際に扱う信号電圧に対して余裕がある場合は、信号電圧が若干大きくなることによって補償されるため、増幅率A’の絶対値が若干小さめであっても不都合は生じない。
具体的な一例として、増幅回路A−17の増幅率Aが100倍の場合は、R6:R7=1:99とする。また、帰還抵抗R7や利得抵抗R6の抵抗値は、帰還抵抗Rfの抵抗値よりも十分に小さな値とし、帰還抵抗R7や利得抵抗R6によって生じる雑音を、帰還抵抗Rfによって生じる雑音よりも十分に小さくすることが好ましい。
また具体的な一例として、電流増幅回路62−3の出力電圧、つまり増幅器U”の入力電圧が±1[V]であり、増幅回路A−17の出力が±100[V]であるとき、増幅回路A−17の増幅率が100倍である。この状態において、増幅器U”の電源電圧が±5[V]であり最大出力電圧が±4[V]の場合、増幅回路A’の増幅率は、25倍(±100[V]/±4[V])以上であり、実用的には一例として30倍から100倍程度である。一方、増幅器U”の電源電圧が±15[V]であり最大出力電圧が±12.5[V]の場合は、増幅回路A’の増幅率は、8倍(±100[V]/±12.5[V])以上であり、実用的には一例として10倍から100倍程度である。
増幅回路A’は、コンプリメンタリトランジスタを用いたベース接地増幅回路47とエミッタ接地増幅回路48による増幅回路であるが、他の増幅回路であってもよい。増幅回路A’は、図11の(b)に示されている増幅回路A−5と同じ回路構成を有しているが、一例として、増幅回路A’は、増幅回路A−1乃至増幅回路A−4及び増幅回路A−6乃至増幅回路A−11のいずれかの増幅回路であってもよい。また、増幅回路A’は、これらの増幅回路に限定されない。
なお、増幅回路A−4、増幅回路A−10、及び増幅回路A−11は非反転増幅機能を有しているので、帰還抵抗Rfは増幅器Uの反転入力に接続され、図10の(b)の増幅回路A−2の変形例である。増幅回路A−5乃至増幅回路A−9は反転増幅機能を有しているので、帰還抵抗Rfは増幅器Uの非反転入力に接続され、図10の(c)の増幅回路A−3の変形例である。
つまり増幅回路A’は、図12の(a)に示されている増幅回路A−6のように独立した負荷抵抗RLとコンプリメンタリなエミッタフォロア回路を含み、電圧を出力する増幅回路であってもよく、図12の(b)に示されている増幅回路A−7のように、簡略化した増幅回路であってもよく、図13に示されている増幅回路A−8、A−9のように、動作級を変更する増幅回路であってもよく、図14に示されている増幅回路A−10、A−11のようにしてもよい。
第7の実施の形態
第7の実施の形態
第7の実施の形態の例を、図22に示す。図22において、図1から図21と同じ構成要素には、同じ符号を付している。
図22の(a)の電流増幅回路72−1は、第6の実施の形態に係る電流増幅回路62−1において、増幅回路Aを、昇圧トランスTuで形成する例である。電流増幅回路72−1は、電流増幅部74−1を含む。電流増幅部74−1は、増幅器Uと、増幅回路A−18と、帰還抵抗Rfを含む。増幅器U及び増幅回路A−18は直列に接続されて、直列回路を形成している。この直列回路は増幅部の一例である。増幅回路A−18は昇圧トランスTuを含み、交流信号を扱うことができる。電流増幅回路72−1では、電流増幅回路72−1の入力Iin及び帰還抵抗Rfが増幅器Uの反転入力に接続されている。
電子回路による増幅回路Aによってn倍大きい出力電圧を得る場合、それに伴い約n倍高い電源電圧が必要となる。これに対して、昇圧トランスTuを増幅回路Aとして用いれば、高い電源電圧や、高電圧を出力可能な電子回路による増幅回路Aが不要になるので、回路の簡素化や費用低減等の効果が得られる。
昇圧トランスTuの二次巻線のインピーダンスに対して、帰還抵抗Rfの抵抗値が十分大きい場合、増幅回路A−18の増幅率は、昇圧トランスTuの一次巻線と二次巻線の巻線比となる。一例として増幅回路Aの増幅率として100倍が必要なときは、昇圧トランスTuの巻線比は1:100とすればよい。
帰還抵抗Rfの抵抗値が十分に大きくない場合は、電流増幅回路72−1が例えば図不示の増幅率1倍のバッファアンプを含んでいてもよい。このバッファアンプの入力は、昇圧トランスTuの二次巻線に接続され、バッファアンプの出力は帰還抵抗Rfに接続される。電流増幅回路72−1が、増幅率が1倍でないバッファアンプを含む場合は、昇圧トランスTuの巻線比を調整することによって、所望の増幅率を得ることができる。
なお、電流増幅回路72−1において、昇圧トランスTuは、単巻トランスであってもよい。単巻トランスは、例えば図15の(c)の電流増幅回路42−14に含まれている単巻トランスと同様の回路構成を有する。
図22の(b)の電流増幅回路72−2は、電流増幅部74−2を含む。電流増幅部74−2は、増幅器Uと、増幅回路A−19と、帰還抵抗Rfを含む、増幅器U及び増幅回路A−19は直列に接続されて、直列回路を形成している。直列回路は増幅部の一例である。増幅回路A−19は昇圧トランスTuを含む。増幅回路A−19の昇圧トランスTuは、一次巻線と二次巻線の極性が逆にされて、負の増幅率を有する。電流増幅回路72−2は、電流増幅回路72−1と同様、交流信号を扱うことができ、雑音低減効果が得られる。
電流増幅回路72−2では、電流増幅回路72−2の入力Iin及び帰還抵抗Rfが増幅器Uの非反転入力に接続されている。つまり、電流増幅回路72−1と電流増幅回路72−2の間で、増幅器Uの入力極性が逆である。電流増幅回路72−2では、入力Iinと出力Voutは同極性となり、昇圧トランスTuの出力は逆極性となる。
電流増幅回路72−2において、一例として、帰還抵抗Rfの抵抗値が1[GΩ]の100倍(n倍)の100[GΩ]であり、入力Iinでの入力電流が±1[nA]のとき、電流増幅回路502と同じ±1[V]の出力電圧が得られるが、昇圧トランスTuの出力電圧は逆極性の−/+100[V]になる。
図22の(c)の電流増幅回路72−3は、電流増幅部74−3を含む。電流増幅部74−3は、増幅器Uと、増幅回路A−20と、帰還抵抗Rfを含む、増幅器U及び増幅回路A−20は直列に接続されて、直列回路を形成している。直列回路は増幅部の一例である。増幅回路A−20は昇圧トランスTuを含む。増幅回路A−20の昇圧トランスTuは、単巻トランスである。電流増幅回路72−2の昇圧トランスTuを単巻トランスに置き換えると、電流増幅回路72−3が得られる。電流増幅回路72−3は、昇圧トランスTu以外は、電流増幅回路72−2と同様である。
電流増幅回路72−1、72−2、72−3において、増幅器Uは、昇圧トランスTuの一次巻線を駆動可能な、十分な電流駆動能力が必要である。増幅器Uの電流駆動能力が不足する場合には、図22中に()付きで表示しているように、増幅器Uの出力と昇圧トランスTuの間に、十分な電流駆動能力を有するバッファアンプBを設けてもよい。このバッファアンプBは、バッファアンプICを用いてもよいし、ディスクリート素子によるフォロア回路によるバッファアンプBとしてもよい。バッファアンプBを用いる場合は、電流増幅回路72−1、72−2、72−3の出力VoutはバッファアンプBの出力に接続する。このバッファアンプBの増幅率は1前後が望ましいが、1よりも小さければ増幅器Uの出力(=バッファアンプBの入力)が大きくなり、1よりも大きければ増幅器Uの出力が小さくなるだけであり、増幅器Uが正常に出力できる範囲であれば問題ない。
電流増幅回路72−1、72−2、72−3において、増幅器Uの出力に直流成分が含まれていることによって、昇圧トランスTuが正常に動作できない場合は、図22中に()付きで表示しているように、増幅回路A−18、A−19、A−20は、増幅器Uと昇圧トランスTuの間に配置される容量Ciを有していてもよい。容量Ciによって昇圧トランスTuの入力に直流成分が印加されないようにできる。容量Ciを使用しない場合は、増幅器Uの出力がそのまま昇圧トランスTuの入力に接続される。図22は、容量Ciの前を電流増幅回路72−1、72−2、72−3の出力Voutに接続する例を示しているが、容量Ciの後(昇圧トランスTuとの接続点)を出力Voutに接続してもよい。
第8の実施の形態
第8の実施の形態
第8の実施の形態の例を、図23に示す。図23において、図1から図22と同じ構成要素には、同じ符号を付している。図23において、制御信号の信号線が破線で示されている。
第8の実施の形態は、第7の実施の形態と同様、増幅回路Aを昇圧トランスTuで形成しながら、さらに直流信号も扱える電流増幅回路の例である。
電子回路による増幅回路Aによってn倍大きい出力電圧を得る場合、それに伴い約n倍高い電源電圧が必要となる。これに対して、昇圧トランスTuを増幅回路Aとして用いれば、高い電源電圧や、高電圧を出力可能な電子回路による増幅回路Aが不要になるので、回路の簡素化や費用低減等の効果が得られる。
図23の(a)の電流増幅回路82−1は、増幅器U、帰還抵抗Rfと、増幅回路A−15を含んでいる。増幅回路A−15の構成や動作は、第5の実施の形態に係る図16の(a)の電流増幅回路52−1の増幅回路A−15と同様である。
電流増幅回路52−1では、増幅回路A−15の出力をアッテネータATTの入力に与え、アッテネータATTの出力から電流増幅回路52−1の出力Voutを得ている。一方、電流増幅回路82−1の出力Voutは、増幅器Uの出力から得ている。
電流増幅回路82−1の増幅回路A−15の昇圧トランスTuは、第5の実施の形態に係る図16の(b)に示されているような単巻トランスであってもよい。
図23の(b)の電流増幅回路82−2は、増幅器U、帰還抵抗Rfと、増幅回路A−16によって構成されている。増幅回路A−16の構成や動作は、第5の実施の形態に係る図18の電流増幅回路52−2の増幅回路A−16と同様である。
電流増幅回路82−1、82−2の交流変換回路58−1、58−2、復元回路、及び過渡状態の影響を抑制する回路は自由に組み合わせることができ、いずれの組み合わせであっても昇圧トランスTuによって増幅回路を形成することができ、直流信号を扱うことができる。
電流増幅回路82−1、82−2では、出力Voutは増幅器Uの出力から得ているが、増幅器Uの出力にバッファアンプBを有する場合、出力VoutはバッファアンプBの出力から得る。
第9の実施の形態
第9の実施の形態
第1の実施の形態から第8の実施の形態では、抵抗素子で帰還抵抗Rfが形成されているが、帰還抵抗Rfは抵抗素子以外の電子素子を含んでいてもよい。例えば第1の実施の形態の電流増幅回路12の帰還抵抗Rf及び第6の実施の形態の電流増幅回路62−1の帰還抵抗Rfは、図24に示すように、帰還抵抗Rf’の他に、抵抗Rc、容量Cc、バッファアンプB、帰還容量Cfを含んでいてもよい。
帰還抵抗Rfとして用いられる抵抗素子は、実際には図不示の端子間容量Csを含んでいる。増幅器Uや増幅回路Aなどが十分な帯域幅を有している場合、電流増幅回路12、62−1の帯域fcは、帰還抵抗Rfの抵抗値をRf、端子間容量Csの容量値をCsとして、式12のようになる。
一例として、チップ抵抗の端子間容量Csは0.1[pF]程度ある。例えば帰還抵抗Rfが1[GΩ]のとき、帯域fcは約1.59[kHz]に制限され、帰還抵抗Rfが100[GΩ]のとき、帯域fcは約15.9[Hz]に制限される。
帰還抵抗Rfが、図24に示すように、抵抗素子以外の電子素子を含むと、帰還抵抗Rfの端子間容量Csを等価的にゼロにする回路を得ることができ、この端子間容量Csをキャンセルし、端子間容量Csによる帯域制限を回避又は緩和することができる。
帰還抵抗Rfは、抵抗Rc、容量Cc、バッファアンプB、帰還抵抗Rf’と帰還容量Cfの並列回路で構成されており、全体として、等価的に端子間容量がゼロの帰還容量Rfを形成している。
抵抗Rcの一端は、増幅器Uや増幅器Uと増幅回路Aの直列回路などの増幅部の出力に接続されており、抵抗Rcの他端は容量Ccの一端とバッファアンプBの入力に接続されている。バッファアンプBの増幅率は例えば1である。容量Ccの他端は例えば直接接地されている。容量Ccの他端は交流的に接地していればよく、必要に応じて一例として適当な直流電圧源等に接続していてもよい。
帰還抵抗Rf’と帰還容量Cfは並列に設けられ、バッファアンプBの出力は帰還抵抗Rf’と帰還容量Cfの一端に接続されている。帰還抵抗Rf’とCfの他端は増幅器Uの入力に接続されて負帰還をかけている。
帰還容量Cfは、前述の端子間容量Csだけで構成してもよいが、さらに帰還抵抗Rf’に独立した容量素子を並列接続して、端子間容量Csと合わせて帰還容量Cfとしてもよい。実際の抵抗素子の端子間容量は、実際の容量素子よりもQ値が低く、容量のばらつきが大きく、容量値が保証されない可能性があるので、独立した容量素子を並列に接続して、容量値を安定させることが好ましい。
抵抗Rcの抵抗値Rc、容量Ccの容量値Cc、帰還抵抗Rf’の抵抗値Rf’及び帰還容量Cfの容量値Cfは、下記の式13を満たすように設定されて、帰還容量Cfがキャンセルされる。
Rc・Cc≒Rf’・Cf ・・・・・・・・・・・・・・・・・・・・・(13)
Rc・Cc≒Rf’・Cf ・・・・・・・・・・・・・・・・・・・・・(13)
この結果、抵抗Rc、容量Cc、バッファアンプB、帰還抵抗Rf’及び帰還容量Cf全体によって、等価的に端子間容量をゼロとした帰還抵抗Rfを実現できる。
なお、バッファアンプBの増幅率が1でない場合、バッファアンプBの増幅率をBとすると、電流増幅回路12、62−1の電流−電圧変換係数は、1/Bになる。この場合は必要があれば、帰還抵抗Rf’の抵抗値を変更する等によって、所望の電流−電圧変換係数になるようにすればよい。
図24に示されている帰還抵抗Rfは、第1の実施の形態から第8の実施の形態の電流増幅回路において帰還抵抗Rfとして用いることができる。
帰還抵抗Rf’の抵抗値が抵抗Rcの抵抗値よりも十分に大きいときは、電流増幅回路12、62−1は、図25に示すように、バッファアンプBを省略して抵抗Rcと容量Ccを帰還抵抗Rf’と帰還容量Cfに直結しても、増幅率が1のバッファアンプBと同様の効果が得られる。すなわち、電流増幅回路12、62−1は、バッファアンプの省略により簡略化できる。
図25に示されている帰還抵抗Rfは、第1の実施の形態から第8の実施の形態の電流増幅回路において帰還抵抗Rfとして用いることができる。
第9の実施の形態において、抵抗Rcやその一部を可変抵抗として、式13を満たすように調整する構成も可能である。容量Ccやその一部、又は帰還容量Cfやその一部を可変容量(例えばトリマコンデンサ)として、式13を満たすように調整する構成も可能である。しかし実際的には、可変容量よりも可変抵抗を用いる方が、可変範囲や部品コスト等の点で有利である。
第10の実施の形態
第10の実施の形態
第1の実施の形態から第8の実施の形態では、帰還抵抗Rfで増幅部に負帰還がかけられていたが、電流増幅回路は、帰還抵抗Rfに並列に接続された帰還容量Cf’を含んでいてもよい。例えば第1の実施の形態の電流増幅回路12及び第6の実施の形態の電流増幅回路62−1は、図26に示すように、帰還抵抗Rfに並列に接続された帰還容量Cf’を含んでいてもよい。
帰還容量Cf’は、等価的に、より小容量、かつ容量の調整が容易な帰還容量である。例えば帰還抵抗Rfが1[GΩ]のとき、チップ抵抗の端子間容量Csは一例として0.1[pF]程度あるので、式12により、電流増幅回路の帯域fcが約1.59[kHz]となる。この帯域fcを1[kHz]に下げるためには、例えば約0.059[pF]の帰還容量Cf’を帰還抵抗Rfに並列に接続して、帰還容量を1.59[pF]に調整する。
しかしながら、例えば0.1[pF]未満のチップセラミックコンデンサは、入手することが困難、又は非常に高価である。またトリマコンデンサやピストントリマ等の調整可能な容量でも、0.1[pF]未満の調整可能な容量は、入手することが困難、又は非常に高価である。
図26に示されている帰還容量Cf’は、このような小容量であり、さらに容量の調整が容易であるという効果も有している。さらに容量の調整が容易なので、電流増幅回路の帯域fcを所望の帯域幅に調整可能であるという効果も有している。
帰還容量Cf’は、アッテネータATT’、バッファアンプB、容量Cmによって構成されており、容量の調整が容易な等価的小容量の帰還容量である。
アッテネータATT’の入力は、増幅器Uや増幅器Uと増幅回路Aの直列回路などの増幅部の出力と帰還抵抗Rfの一端に接続されている。アッテネータATT’の出力は、バッファアンプBの入力に接続されている。バッファアンプBの出力は容量Cmの一端に接続されており、容量Cmの他端は帰還抵抗Rfの他端と増幅器Uの入力に接続されている。アッテネータATT’の接地端子は直接接地されているが、交流的に接地していればよく、必要に応じて一例として直流電圧源等に接続してもよい。
アッテネータATT’、バッファアンプB、容量Cmの直列接続回路は、全体として、帰還容量Cf’を構成している。
アッテネータATT’は、例えば第2の実施の形態で例示したアッテネータATTである。アッテネータATT’は、その他のアッテネータであってもよい。容量によるアッテネータやトランスによるアッテネータは交流信号用であるが、使用する周波数において所定の減衰率が得られれば、アッテネータATT’として適用可能である。
アッテネータATT’の減衰率をATT’、バッファアンプBの増幅率をB、容量Cmの容量をCmとすると、帰還容量Cf’の容量Cf’は等価的に式14のようになる。
Cf’=ATT’・B・Cm ・・・・・・・・・・・・・・・・・・・・(14)
減衰率は1未満の値、例えば1/10であり、増幅率は、正の値である。増幅率Bは1でなくてもよいが、減衰率と増幅率の積は1未満の値である。
Cf’=ATT’・B・Cm ・・・・・・・・・・・・・・・・・・・・(14)
減衰率は1未満の値、例えば1/10であり、増幅率は、正の値である。増幅率Bは1でなくてもよいが、減衰率と増幅率の積は1未満の値である。
帰還容量Cf’がアッテネータATT’を含むので、帰還容量Cf’の容量を容量Cmの容量よりも小さくすることができる。したがって、例えば安価な市販の容量Cmで小さな帰還容量を得ることができる。
図26に示されている帰還容量Cf’は、第1の実施の形態から第9の実施の形態の電流増幅回路に適用可能である。
使用する周波数において、容量CmのインピーダンスがアッテネータATT’のインピーダンスよりも十分に大きいときは、電流増幅回路12、62−1は、図27に示すように、バッファアンプBを省略してアッテネータATT’を容量Cmに直結しても、同様の効果が得られる。すなわち、電流増幅回路12、62−1は、バッファアンプの省略により、簡略化できる。
バッファアンプBを省略して直結する場合は、帰還容量Cf’の容量Cf’は等価的に式15のようになる。(バッファアンプBの増幅率が1の場合と等価になる。)
Cf’=ATT’・Cm ・・・・・・・・・・・・・・・・・・・・・・(15)
Cf’=ATT’・Cm ・・・・・・・・・・・・・・・・・・・・・・(15)
アッテネータATT’の減衰率を可変したり、容量Cmを可変容量とすれば、帰還容量Cf’の容量Cf’を変更することができる。一例として、アッテネータATT’を抵抗分割回路で構成すれば、抵抗のいずれか又はその一部を可変抵抗にすることによって、容量Cf’を変化させることができる。帰還容量Cf’の容量Cf’によって電流増幅回路の帯域幅を決める場合は、容量Cf’を変化させることによって帯域幅を調整することが可能になる。
図27に示されている帰還容量Cf’は、第1の実施の形態から第9の実施の形態の電流増幅回路に適用可能である。
〔他の変形例〕
〔他の変形例〕
電流増幅回路42では、増幅器Uの反転入力が電流増幅回路42の入力Iin及び帰還抵抗Rfに接続されているが、増幅器Uに直列に接続される増幅回路Aが反転増幅回路であるときには、増幅器Uの非反転入力を電流増幅回路42の入力Iin及び帰還抵抗Rfに接続して、負帰還をかけてもよい。
電流増幅部44−10は、電流増幅部44−11と同様に、ベース接地増幅回路47の正負のトランジスタのエミッタの間(即ち、増幅器Uの正負電源の間)に接続された定電流ダイオードを含んで、アイドル電流を必要なだけ増加させてもよい。また、定電流ダイオードの代わりに抵抗やその他の定電流回路等が含まれていてもよい。
以上説明したように、本開示の最も好ましい実施の形態等について説明したが、本開示は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された本開示の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本開示の範囲に含まれることは言うまでもない。
12、22−1〜22−5、32−1、32−2、42、42−1〜42−14、52−1、52−2、62−1〜62−3、72−1〜72−3、82−1、82−2 電流増幅回路
14、44、44−1〜44−14、54−1、54−2、64−1〜64−3、74−1〜74−3 電流増幅部
45−1、45−2、45−3 回路
46 反転回路
47 ベース接地増幅回路
48 エミッタ接地増幅回路
55 制御回路
56 極性反転回路
57−1、57−2、57−3、57−4、57−5 切替スイッチ
58−1、58−2 交流変換回路
14、44、44−1〜44−14、54−1、54−2、64−1〜64−3、74−1〜74−3 電流増幅部
45−1、45−2、45−3 回路
46 反転回路
47 ベース接地増幅回路
48 エミッタ接地増幅回路
55 制御回路
56 極性反転回路
57−1、57−2、57−3、57−4、57−5 切替スイッチ
58−1、58−2 交流変換回路
Claims (19)
- 第1の増幅器を含む増幅部と、前記増幅部の出力と入力の間に接続して前記増幅部の出力から入力に負帰還をかける帰還抵抗とを含み、前記帰還抵抗の抵抗値によって入力電流と出力電圧の電流−電圧変換係数が決まる電流増幅部を備え、
前記帰還抵抗が、設定出力電圧を得るための設定電流−電圧変換係数に対応する帰還抵抗の抵抗値のn倍(n>1)の抵抗値を有し、前記電流増幅部の出力に前記設定出力電圧のn倍又は−n倍の出力電圧を得ると共に、
前記設定出力電圧を電流増幅回路の出力とすることによって、前記設定出力電圧を得る、
電流増幅回路。
- 前記電流増幅部の出力に接続し、前記設定出力電圧のn倍又は−n倍の出力電圧を前記設定出力電圧に減衰するための第1のアッテネータを更に備える、
請求項1の電流増幅回路。
- 前記第1のアッテネータは、抵抗分割回路、抵抗と容量を併用する分割回路、容量分割回路、又は降圧トランスである、
請求項2の電流増幅回路。
- 前記第1のアッテネータの出力に接続された第1のバッファアンプを更に備える、
請求項2又は請求項3の電流増幅回路。
- 前記第1のアッテネータは、増幅率の絶対値が1未満の第2の増幅器を含む、
請求項2の電流増幅回路。
- 前記増幅部は、前記第1の増幅器と増幅率の絶対値が1を超える第1の増幅回路の直列回路を含む、
請求項2の電流増幅回路。
- 前記第1の増幅回路は、コンプリメンタリなベース接地増幅回路又はゲート接地増幅回路と、コンプリメンタリなエミッタ接地増幅回路又はソース接地増幅回路とを含む、
請求項6の電流増幅回路。
- 前記第1の増幅回路は、昇圧トランスを含む、
請求項6の電流増幅回路。
- 前記第1のアッテネータとして、前記昇圧トランスに設けたタップを備える、
請求項8の電流増幅回路。
- 前記第1の増幅回路は、
前記昇圧トランスの駆動信号を交流に変換する交流変換回路と、
前記昇圧トランスを通過した信号を復元する復元回路と、
を更に含む、
請求項8の電流増幅回路。
- 前記増幅部が、前記第1の増幅器と増幅率の絶対値がn倍の第1の増幅回路の直列回路を含み、前記第1の増幅器と前記第1の増幅回路は直列に接続し、前記第1の増幅器が前記設定出力電圧を出力すると共に、前記第1の増幅回路が前記設定出力電圧のn倍又は−n倍の出力電圧を出力し、
前記第1の増幅器の出力を前記電流増幅回路の出力とする、
請求項1の電流増幅回路。
- 前記第1の増幅回路が第3の増幅器と増幅率の絶対値が1を超える第2の増幅回路の第2の直列回路を含む、
請求項11の電流増幅回路。
- 前記第2の増幅回路は、コンプリメンタリなベース接地増幅回路又はゲート接地増幅回路と、コンプリメンタリなエミッタ接地増幅回路又はソース接地増幅回路とを含む、
請求項12の電流増幅回路。
- 前記第1の増幅回路は、昇圧トランスを含む、
請求項11の電流増幅回路。
- 前記第1の増幅回路は、
前記昇圧トランスの駆動信号を交流に変換する交流変換回路と、
前記昇圧トランスを通過した信号を復元する復元回路と、
を更に含む、
請求項14の電流増幅回路。
- 前記帰還抵抗が第1の抵抗と、第1の容量と、第2のバッファアンプと、第2の抵抗と第2の容量の並列回路とを含み、
前記増幅部の出力に前記第1の抵抗の一端が接続され、前記第1の抵抗の他端に前記第1の容量の一端と前記第2のバッファアンプの入力が接続され、前記第1の容量の他端が交流的に接地され、前記第2のバッファアンプの出力に前記並列回路の一端が接続され、前記並列回路の他端が前記増幅部の入力に接続され、
前記第1の抵抗の抵抗値と前記第1の容量の容量値の積は、前記第2の抵抗の抵抗値と前記第2の容量の容量値の積に等しくされる、
請求項1乃至請求項15の何れか一項の電流増幅回路。
- 前記帰還抵抗が第1の抵抗と、第1の容量と、第2の抵抗と第2の容量の並列回路とを含み、
前記増幅部の出力に前記第1の抵抗の一端が接続され、前記第1の抵抗の他端に前記第1の容量の一端と前記並列回路の一端が接続され、前記第1の容量の他端が交流的に接地され、前記並列回路の他端が前記増幅部の入力に接続され、
前記第1の抵抗の抵抗値と前記第1の容量の容量値の積は、前記第2の抵抗の抵抗値と前記第2の容量の容量値の積に等しくされる、
請求項1乃至請求項15の何れか一項の電流増幅回路。
- 前記電流増幅部は、前記帰還抵抗に並列に接続される帰還容量を更に含み、前記帰還容量は、第2のアッテネータと、第3のバッファアンプと、第3の容量とを含み、
前記帰還抵抗の一端及び前記増幅部の出力に前記第2のアッテネータの入力が接続され、前記第2のアッテネータの出力に前記第3のバッファアンプの入力が接続され、前記第3のバッファアンプの出力に前記第3の容量の一端が接続され、前記第3の容量の他端が前記帰還抵抗の他端と前記増幅部の入力に接続される、
請求項1乃至請求項17の何れか一項の電流増幅回路。
- 前記電流増幅部は、前記帰還抵抗に並列に接続される帰還容量を更に含み、前記帰還容量は、第2のアッテネータと、第3の容量とを含み、
前記帰還抵抗の一端及び前記増幅部の出力に前記第2のアッテネータの入力が接続され、前記第2のアッテネータの出力に前記第3の容量の一端が接続され、前記第3の容量の他端が前記帰還抵抗の他端と前記増幅部の入力に接続される、
請求項1乃至請求項17の何れか一項の電流増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018150942A JP2020027991A (ja) | 2018-08-10 | 2018-08-10 | 電流増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018150942A JP2020027991A (ja) | 2018-08-10 | 2018-08-10 | 電流増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020027991A true JP2020027991A (ja) | 2020-02-20 |
Family
ID=69620403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018150942A Pending JP2020027991A (ja) | 2018-08-10 | 2018-08-10 | 電流増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020027991A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123759A (ja) * | 2003-10-15 | 2005-05-12 | Alpine Electronics Inc | デジタル/アナログ変換器用出力可変回路 |
US20060034620A1 (en) * | 2004-08-12 | 2006-02-16 | Triaccess Technologies, Inc. | Low noise optical receiver |
JP2013066176A (ja) * | 2011-09-01 | 2013-04-11 | Nf Corp | 増幅回路および帰還回路 |
JP2017183862A (ja) * | 2016-03-29 | 2017-10-05 | 株式会社エヌエフ回路設計ブロック | 光電変換素子用電流増幅装置 |
-
2018
- 2018-08-10 JP JP2018150942A patent/JP2020027991A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123759A (ja) * | 2003-10-15 | 2005-05-12 | Alpine Electronics Inc | デジタル/アナログ変換器用出力可変回路 |
US20060034620A1 (en) * | 2004-08-12 | 2006-02-16 | Triaccess Technologies, Inc. | Low noise optical receiver |
JP2008510383A (ja) * | 2004-08-12 | 2008-04-03 | トリアクセス テクノロジーズ インコーポレイテッド | 信号パワーレベル検出方法及び回路 |
JP2013066176A (ja) * | 2011-09-01 | 2013-04-11 | Nf Corp | 増幅回路および帰還回路 |
JP2017183862A (ja) * | 2016-03-29 | 2017-10-05 | 株式会社エヌエフ回路設計ブロック | 光電変換素子用電流増幅装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9729114B2 (en) | Low noise amplifier for MEMS capacitive transducers | |
JP6022262B2 (ja) | 増幅回路および帰還回路 | |
US2847519A (en) | Stabilized transistor signal amplifier circuit | |
US20110140785A1 (en) | Cmos amplifier with integrated tunable band-pass function | |
US7843263B2 (en) | Power amplifier with noise shaping function | |
GB2603662A (en) | Class-d amplifier with multiple independent output stages | |
JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
TW200949487A (en) | Current generator | |
JP2020027991A (ja) | 電流増幅回路 | |
TWI535196B (zh) | 放大器及其操作方法 | |
JP2017538364A (ja) | 能動rcフィルタ | |
Qu et al. | A 0.24-μV-input-ripple 8-μV-input-offset 10-MHz chopper operational amplifier employing MOS-DAC-based offset calibration | |
WO2006108068A2 (en) | Power efficient amplifier | |
Singh et al. | Switched-capacitor filter design for ECG application using 180nm CMOS technology | |
TW201713032A (zh) | 前置放大器 | |
Maghami et al. | Fully-integrated, large-time-constant, low-pass, Gm-C filter based on current conveyors | |
US8279006B2 (en) | Low noise amplifier | |
JPS6378612A (ja) | レベルシフト回路 | |
CN102355220B (zh) | 陷波器及低通滤波器 | |
Acosta et al. | A simple approach for the implementation of CMOS amplifiers with constant bandwidth independent of gain | |
CN105305971A (zh) | 一种减小输入电容的低噪前置放大器电路 | |
CN110262617B (zh) | Ldo前置补偿电路 | |
Pantoja et al. | A new Tunable Pseudo-Resistor for Extremely/Ultra Low Frequency applications | |
US2594530A (en) | Amplifying system | |
Retdian et al. | Power line noise suppression using N-Path Notch Filter for EEG |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220726 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230131 |