JP2020025011A - Manufacturing method for package substrate, substrate, and adhesive member - Google Patents
Manufacturing method for package substrate, substrate, and adhesive member Download PDFInfo
- Publication number
- JP2020025011A JP2020025011A JP2018148515A JP2018148515A JP2020025011A JP 2020025011 A JP2020025011 A JP 2020025011A JP 2018148515 A JP2018148515 A JP 2018148515A JP 2018148515 A JP2018148515 A JP 2018148515A JP 2020025011 A JP2020025011 A JP 2020025011A
- Authority
- JP
- Japan
- Prior art keywords
- device chip
- substrate
- adhesive member
- groove
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 188
- 230000001070 adhesive effect Effects 0.000 title claims abstract description 92
- 239000000853 adhesive Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 77
- 229920005989 resin Polymers 0.000 claims abstract description 78
- 239000011347 resin Substances 0.000 claims abstract description 78
- 238000007789 sealing Methods 0.000 claims abstract description 41
- 238000002360 preparation method Methods 0.000 claims abstract description 8
- 238000003825 pressing Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 58
- 239000012790 adhesive layer Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 5
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims 2
- 238000000034 method Methods 0.000 description 48
- 239000002390 adhesive tape Substances 0.000 description 36
- 238000005520 cutting process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008961 swelling Effects 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Abstract
Description
本発明は、パッケージ基板の製造方法、基板及び粘着性部材に関する。 The present invention relates to a method for manufacturing a package substrate, a substrate, and an adhesive member.
デバイスチップを含むパッケージデバイスのサイズを小さくするために、eWLB(Embedded Wafer Level Ball Grid Array)と呼ばれる半導体パッケージ技術が注目されている(例えば、特許文献1参照)。eWLB技術は、粘着テープが設置されたステンレス鋼等からなる基板にデバイスチップを固定する際に、後工程でのデバイスチップのずれを防止するために、粘着テープにデバイスチップのデバイス面を押しつけて固定するのが一般的である。 In order to reduce the size of a package device including a device chip, a semiconductor package technology called an eWLB (Embedded Wafer Level Ball Grid Array) has attracted attention (for example, see Patent Document 1). In the eWLB technology, when a device chip is fixed to a substrate made of stainless steel or the like on which an adhesive tape is installed, a device surface of the device chip is pressed against the adhesive tape in order to prevent a displacement of the device chip in a later process. It is common to fix.
eWLB技術は、デバイスチップを粘着テープを介して基板に固定した後、デバイスチップを樹脂でモールドし、粘着テープとともに基板をデバイスチップから剥離した後、デバイスチップのデバイス面に再配線層を形成する。 eWLB technology forms a rewiring layer on the device surface of a device chip after fixing the device chip to a substrate via an adhesive tape, molding the device chip with a resin, peeling the substrate together with the adhesive tape from the device chip, .
eWLB技術は、デバイスチップを粘着テープを介して基板に固定した際に、粘着テープにデバイスチップがめり込んで、デバイスチップがめり込んだ分の粘着テープがデバイスチップの外縁に盛り上がり、樹脂で封止した際にデバイスチップのエッジとモールドした樹脂の上面高さとの間に段差が生じるという現象が起きている。 In the eWLB technology, when the device chip was fixed to the substrate via an adhesive tape, the device chip was sunk into the adhesive tape, and the adhesive tape of the sunk device chip was raised on the outer edge of the device chip and sealed with resin. At this time, a phenomenon occurs in which a step occurs between the edge of the device chip and the height of the upper surface of the molded resin.
eWLB技術は、樹脂で封止した際にデバイスチップのエッジとモールドした樹脂の上面高さとの間に段差が生じた場合、その後の再配線層を形成する工程において、再配線層を厚くして段差を解消する必要が生じ、コストがかかる上に再配線層の微細化も妨げられる。 In the eWLB technique, when a step is generated between the edge of a device chip and the upper surface of the molded resin when sealing with a resin, the thickness of the rewiring layer is increased in a subsequent step of forming a rewiring layer. It is necessary to eliminate the step, which increases the cost and hinders miniaturization of the rewiring layer.
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、デバイスチップと樹脂との間の段差を抑制することができるパッケージ基板の製造方法、基板及び粘着性部材を提供することである。 The present invention has been made in view of such a problem, and an object of the present invention is to provide a method of manufacturing a package substrate, a substrate, and an adhesive member that can suppress a step between a device chip and a resin. It is.
上述した課題を解決し、目的を達成するために、本発明のパッケージ基板の製造方法は、パッケージ基板の製造方法であって、個片化されたデバイスチップを固定するための粘着性部材が積層される基板を準備する基板準備ステップと、該基板に該粘着性部材を積層し複数の該デバイスチップを該粘着性部材に押しつけ該基板に固定するデバイスチップ固定ステップと、該デバイスチップを樹脂で封止する樹脂封止ステップと、該樹脂封止ステップの実施後に該基板を剥離する基板除去ステップと、を備え、該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着性部材の盛り上がりを相殺する深さ及び幅の溝を、該基板の各デバイスチップを囲繞する位置に形成する基板の溝形成ステップを更に備え、該デバイスチップ固定ステップにおいて、該溝で区画された領域に該デバイスチップを固定することを特徴とする。 In order to solve the above-described problems and achieve the object, a method for manufacturing a package substrate according to the present invention is a method for manufacturing a package substrate, wherein an adhesive member for fixing an individualized device chip is laminated. A substrate preparation step of preparing a substrate to be prepared, a device chip fixing step of laminating the adhesive member on the substrate, pressing a plurality of the device chips against the adhesive member and fixing the device chip to the substrate, and fixing the device chip with a resin. A resin sealing step of sealing, and a substrate removing step of peeling the substrate after the resin sealing step is performed, wherein the swelling of the adhesive member generated on the outer edge of the device chip in the device chip fixing step is performed. Forming a groove having a depth and width to offset each other at a position surrounding each device chip on the substrate; In flop fixing step, characterized by fixing the device chip in the regions partitioned by the groove.
本発明のパッケージ基板の製造方法は、パッケージ基板の製造方法であって、個片化されたデバイスチップを固定するための粘着層が基材層に積層された粘着性部材を準備する粘着性部材準備ステップと、複数の該デバイスチップを該粘着層に押しつけ該粘着性部材に固定するデバイスチップ固定ステップと、該デバイスチップを樹脂で封止する樹脂封止ステップと、該樹脂封止ステップの実施後に該粘着性部材を剥離する粘着性部材除去ステップと、を備え、該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着層の盛り上がりを相殺する深さ及び幅の溝を、該粘着層の各デバイスチップを囲繞する位置に形成する粘着性部材の溝形成ステップを更に備え、該デバイスチップ固定ステップにおいて、該粘着性部材の溝で区画された領域にデバイスチップを固定することを特徴とする。 The method for manufacturing a package substrate according to the present invention is a method for manufacturing a package substrate, wherein an adhesive member for preparing an adhesive member in which an adhesive layer for fixing individualized device chips is laminated on a base material layer is provided. A preparing step, a device chip fixing step of pressing the plurality of device chips against the adhesive layer and fixing the device chip to the adhesive member, a resin sealing step of sealing the device chip with a resin, and performing the resin sealing step And an adhesive member removing step of peeling the adhesive member later, wherein a groove having a depth and a width that offsets a bulge of the adhesive layer generated on an outer edge of the device chip in the device chip fixing step is formed by the adhesive layer. Forming a groove in an adhesive member formed at a position surrounding each of the device chips, wherein in the device chip fixing step, the adhesive member is Characterized by fixing the device chip in the regions partitioned by the groove.
本発明の基板は、表面に積層される粘着性部材に複数の個片化されたデバイスチップが押しつけられて、該デバイスチップを固定する基板であって、該表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする。 The substrate of the present invention is a substrate on which a plurality of individualized device chips are pressed against an adhesive member laminated on the surface to fix the device chip, and a position surrounding the device chip on the surface. A concave groove is formed from the surface.
本発明のパッケージ基板の粘着性部材は、基材層と、基材層に積層された粘着層とを備え、かつ複数の個片化されたデバイスチップが該粘着層に押しつけられて、該デバイスチップを固定する粘着性部材であって、該粘着層の表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする。 The adhesive member of the package substrate of the present invention includes a base layer and an adhesive layer laminated on the base layer, and a plurality of individualized device chips are pressed against the adhesive layer to form the device. An adhesive member for fixing a chip, wherein a groove recessed from the surface is formed at a position surrounding the device chip on the surface of the adhesive layer.
本願発明は、デバイスチップと樹脂との間の段差を抑制することができるという効果を奏する。 The present invention has an effect that a step between the device chip and the resin can be suppressed.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換または変更を行うことができる。 An embodiment (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Further, the configurations described below can be appropriately combined. In addition, various omissions, substitutions, or changes in the configuration can be made without departing from the spirit of the present invention.
〔実施形態1〕
本発明の実施形態1に係るパッケージ基板の製造方法及び基板を図面に基づいて説明する。図1は、実施形態1に係るパッケージ基板の製造方法により製造されるパッケージ基板の要部の断面図である。図2は、実施形態1に係るパッケージ基板の製造方法の流れを示すフローチャートである。
[Embodiment 1]
A method for manufacturing a package substrate and a substrate according to
実施形態1に係るパッケージ基板の製造方法は、図1に示すパッケージ基板1を製造する方法である。実施形態1に係るパッケージ基板の製造方法により製造されるパッケージ基板1は、図1に示すように、複数のデバイスチップ2と、樹脂3と、再配線層4とを有する。
The method for manufacturing the package substrate according to the first embodiment is a method for manufacturing the
複数のデバイスチップ2は、平面形状が正方形状に形成され、互いに直交するニ方向に沿って間隔23をあけて配列されている。実施形態1では、互いに隣り合うデバイスチップ2の間の間隔23は、全て等しい。デバイスチップ2は、高集積度半導体であり、シリコン、サファイア、ガリウムなどを母材とする半導体ウェーハや光デバイスウェーハが分割されて、個片化されて、各種メモリまたはLSI(Large Scale Integration)等を構成するものである。デバイスチップ2は、図1中の下面21に電極22を複数設け、下面21を除く外表面が樹脂3により封止されている。
The plurality of
再配線層4は、図1に示すように、デバイスチップ2の下面21に配設されている。再配線層4は、複数のデバイスチップ2に共通して設けられている。再配線層4は、デバイスチップ2の電極22とデバイスチップ2が搭載されるプリント配線基板との間を電気的に接続する配線が設けられた層である。なお、図1は、再配線層4を一つの層で示しているが、本発明では、再配線層4は、デバイスチップ2の電極22とプリント配線基板の配線パターンとを所望のパターンで接続する形状に形成されている。
The rewiring
図1に示すパッケージ基板1は、デバイスチップ2毎に分割されて、個々のパッケージデバイスに分割される。パッケージデバイスは、実施形態1において、プリント基板上に単体のデバイスチップ2を表面実装する時に小さな占有面積で済ませられる半導体部品のパッケージの一形態であるeWLB(Embedded Wafer Level Ball Grid Array)と呼ばれる半導体パッケージ技術が用いられたものである。
The
実施形態1に係るパッケージ基板の製造方法は、図2に示すように、基板準備ステップST1と、溝形成ステップST2と、デバイスチップ固定ステップST3と、樹脂封止ステップST4と、基板除去ステップST5と、再配線層形成ステップST6とを備える。 As shown in FIG. 2, the manufacturing method of the package substrate according to the first embodiment includes a substrate preparing step ST1, a groove forming step ST2, a device chip fixing step ST3, a resin sealing step ST4, and a substrate removing step ST5. And a rewiring layer forming step ST6.
(基板準備ステップ)
図3は、図2に示されたパッケージ基板の製造方法の基板準備ステップを示す断面図である。基板準備ステップST1は、図3に示す基板10を準備するステップである。
(Substrate preparation step)
FIG. 3 is a cross-sectional view showing a substrate preparing step of the method for manufacturing the package substrate shown in FIG. The substrate preparing step ST1 is a step of preparing the
実施形態1において、基板10は、平面形状がパッケージ基板1の平面形状と等しくもしくはパッケージ基板の平面形状より大きく形成され、かつ両表面101,102が互いに平行に形成された板状に形成されている。実施形態1において、基板10は、可撓性を有することが無い硬質な材料で構成されている。基板10は、一方の表面101に図6に示す粘着性部材11が積層される。基板10は、粘着性部材11を介してデバイスチップ2の下面21が一方の表面101上に配設される。なお、平面視において、基板10に対するデバイスチップ2が配設される位置は、予め定められている。即ち、基板10上における互いに隣り合うデバイスチップ2間の間隔23は、予め定められている。実施形態1に係るパッケージ基板の製造方法は、基板準備ステップST1において、基板10を準備すると、溝形成ステップST2に進む。
In the first embodiment, the
(溝形成ステップ)
図4は、図2に示されたパッケージ基板の製造方法の溝形成ステップ後の基板の要部の断面図である。図5は、図2に示されたパッケージ基板の製造方法の溝形成ステップ後の基板の要部の平面図である。溝形成ステップST2は、樹脂封止ステップST4の実施前に、基板10の平面視において、溝12を基板10の一方の表面101の各デバイスチップ2を囲繞する位置に形成するステップである。
(Groove forming step)
FIG. 4 is a cross-sectional view of a main part of the substrate after the groove forming step in the method of manufacturing the package substrate shown in FIG. FIG. 5 is a plan view of a main part of the substrate after the groove forming step in the method of manufacturing the package substrate shown in FIG. The groove forming step ST2 is a step of forming a
溝形成ステップST2は、レーザービームを一方の表面101に照射するアブレーション加工、切削ブレードを一方の表面101に切り込ませる切削加工、又は基板10の一方の表面101の互いに隣り合うデバイスチップ2間の位置をエッチングするエッチング加工により、図4に示すように、溝12を形成する。また、実施形態1において、溝形成ステップST2は、図5に示すように、基板10の一方の表面101上に溝12を格子状に形成して、平面視において一方の表面101上における互いに隣り合うデバイスチップ2間に溝12を形成する。なお、実施形態1では、溝12の幅122は、デバイスチップ2間の間隔23と等しい。
The groove forming step ST2 includes an ablation process of irradiating a laser beam to one
また、溝形成ステップST2では、仮に基板10に溝12を形成することなく一方の表面101に粘着性部材11を積層した場合にデバイスチップ固定ステップST3においてデバイスチップ2の外縁に生じる粘着性部材11の盛り上がりを相殺する深さ121及び幅122の溝12を形成する。即ち、溝形成ステップST2において形成される溝12の深さ121及び幅122は、仮に基板10に溝12を形成することなく一方の表面101に粘着性部材11を積層した場合にデバイスチップ固定ステップST3においてデバイスチップ2の外縁に生じる粘着性部材11の盛り上がりを相殺する値である。実施形態1では、溝12の深さ121及び幅122は、仮に基板10に溝12を形成することなく一方の表面101に粘着性部材11を積層した場合にデバイスチップ固定ステップST3においてデバイスチップ2の外縁に生じる粘着性部材11の盛り上がりの下面21からの突出量及び幅と同等の値に定められている。
Further, in the groove forming step ST2, if the
このように、溝形成ステップST2後の基板10は、一方の表面101に積層される粘着性部材11に複数の個片化されたデバイスチップ2が押しつけられて、デバイスチップ2を固定するものであって、一方の表面101のデバイスチップ2を囲繞する位置に一方の表面101から凹の溝12が形成されている。実施形態1に係るパッケージ基板の製造方法は、溝形成ステップST2において、基板10の一方の表面101に溝12を形成すると、デバイスチップ固定ステップST3に進む。
As described above, the
(デバイスチップ固定ステップ)
図6は、図2に示されたパッケージ基板の製造方法のデバイスチップ固定ステップの粘着性部材を積層した状態を示す断面図である。図7は、図2に示されたパッケージ基板の製造方法のデバイスチップ固定ステップのデバイスチップを固定した状態を示す断面図である。
(Device chip fixing step)
FIG. 6 is a cross-sectional view illustrating a state in which adhesive members are stacked in a device chip fixing step of the method of manufacturing the package substrate illustrated in FIG. FIG. 7 is a cross-sectional view showing a state in which device chips are fixed in a device chip fixing step of the method for manufacturing a package substrate shown in FIG.
デバイスチップ固定ステップST3は、基板10の一方の表面101に粘着性部材11を積層し、複数のデバイスチップ2を粘着性部材11に押しつけ、基板10に固定するステップである。
The device chip fixing step ST3 is a step of laminating the
粘着性部材11は、個片化されたデバイスチップ2を基板10に固定するためのものである。実施形態1において、粘着性部材11は、合成樹脂からなる基材層と、基材層の両表面に積層された粘着層とを備えるが、本発明では、粘着性部材11の構成は、これに限定されない。粘着性部材11は、平面形状がパッケージ基板1の平面形状と等しくもしくはパッケージ基板1の平面形状より大きく、一方の粘着層が基板10の一方の表面101に貼着する。
The
デバイスチップ固定ステップST3では、粘着性部材11の一方の粘着層を一方の表面101に貼着して、一方の粘着層全体を一方の表面101全体に密に貼着する。基板10の一方の表面101に積層された粘着性部材11は、一方の表面101に溝12が形成されているので、図6に示すように、溝12に倣って変形して、他方の粘着層に溝13が形成されることとなる。粘着性部材11の一方の粘着層が一方の表面101全体に密に貼着するので、溝13の深さ131は、溝12の深さ121と同等となり、溝13の幅132は、溝12の幅122と同等となる。
In the device chip fixing step ST3, one adhesive layer of the
デバイスチップ固定ステップST3では、平面視において、基板10の一方の表面101の予め定められたデバイスチップ2が配設される位置上の粘着性部材11の他方の粘着層に各デバイスチップ2の下面21を押し付けて、図7に示すように、粘着性部材11を介して基板10の一方の表面101上にデバイスチップ2を固定する。また、実施形態1では、デバイスチップ固定ステップST3において、基板10の溝12上の溝13で区画された粘着性部材11の領域にデバイスチップ2の下面21を押しつけて、各デバイスチップ2を基板10に固定する。
In the device chip fixing step ST3, the lower surface of each
基板10に積層された粘着性部材11の他方の粘着層に溝13が形成されており、溝12,13の深さ121,131及び幅122,132が前述した値に形成されているので、粘着性部材11の他方の粘着層にデバイスチップ2を押し付けると、図7に示すように、デバイスチップ2間の粘着性部材11がデバイスチップ2の下面21と面一になる。実施形態1に係るパッケージ基板の製造方法は、デバイスチップ固定ステップST3において、パッケージ基板1を構成するすべてのデバイスチップ2を基板10に固定すると、樹脂封止ステップST4に進む。
The
(樹脂封止ステップ)
図8は、図2に示されたパッケージ基板の製造方法の樹脂封止ステップを示す断面図である。樹脂封止ステップST4は、基板10に固定された複数のデバイスチップ2を樹脂3で封止するステップである。
(Resin sealing step)
FIG. 8 is a cross-sectional view showing a resin sealing step of the method for manufacturing the package substrate shown in FIG. The resin sealing step ST4 is a step of sealing the plurality of
樹脂封止ステップST4では、図8に示すように、基板10全体上を樹脂3で被覆して、デバイスチップ2の下面21以外の外表面を樹脂3で覆って、樹脂3内に複数のデバイスチップ2を埋設して、樹脂3を硬化させる。樹脂封止ステップST4では、硬化した樹脂3は、デバイスチップ固定ステップST3において、デバイスチップ2間の粘着性部材11がデバイスチップ2の下面21と面一になっているので、デバイスチップ2間の樹脂3がデバイスチップ2の下面21と面一になる。実施形態1に係るパッケージ基板の製造方法は、樹脂封止ステップST4において、基板10に固定されたすべてのデバイスチップ2を樹脂3で封止すると、基板除去ステップST5に進む。
In the resin sealing step ST4, as shown in FIG. 8, the
(基板除去ステップ)
図9は、図2に示されたパッケージ基板の製造方法の基板除去ステップを示す断面図である。基板除去ステップST5は、樹脂封止ステップST4の実施後に、基板10を剥離するステップである。
(Substrate removal step)
FIG. 9 is a cross-sectional view showing a substrate removing step of the method of manufacturing the package substrate shown in FIG. The substrate removing step ST5 is a step of removing the
基板除去ステップST5では、図9に示すように、基板10とともに粘着性部材11をデバイスチップ2の下面21及びデバイスチップ2間の樹脂3から剥離して、デバイスチップ2の下面21及び電極22を露出させる。実施形態1に係るパッケージ基板の製造方法は、基板除去ステップST5において、基板10とともに粘着性部材11をデバイスチップ2及び樹脂3から剥離すると、再配線層形成ステップST6に進む。
In the substrate removing step ST5, as shown in FIG. 9, the
(再配線層形成ステップ)
図10は、図2に示されたパッケージ基板の製造方法の再配線層形成ステップを示す断面図である。再配線層形成ステップST6は、基板除去ステップST5の実施後に、デバイスチップ2の下面21に再配線層4を積層するステップである。
(Rewiring layer forming step)
FIG. 10 is a cross-sectional view showing a step of forming a redistribution layer in the method of manufacturing the package substrate shown in FIG. The rewiring layer forming step ST6 is a step of laminating the
再配線層形成ステップST6では、図10に示すように、樹脂3により封止されたデバイスチップ2の下面21及び樹脂3に導電性を有する金属からなる再配線層4を積層する。実施形態1に係るパッケージ基板の製造方法は、再配線層形成ステップST6において、デバイスチップ2の下面21に再配線層4を積層して、パッケージ基板1を得ると、終了する。なお、本発明は、再配線層形成ステップST6において、再配線層4をデバイスチップ2の電極22とプリント配線基板の配線パターンとを所望のパターンで接続する形状に形成しても良い。
In the rewiring layer forming step ST6, as shown in FIG. 10, the
以上説明したように、実施形態1に係るパッケージ基板の製造方法は、溝形成ステップST2において、基板10の一方の表面101のデバイスチップ2間の位置に溝12を形成するので、デバイスチップ固定ステップST3において、粘着性部材11の一方の粘着層にデバイスチップ2を押し付けても、デバイスチップ2間において粘着性部材11の表面がデバイスチップ2の下面21と面一になる。その結果、パッケージ基板の製造方法は、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。
As described above, in the manufacturing method of the package substrate according to the first embodiment, the
また、実施形態1に係るパッケージ基板の製造方法は、溝12の深さ121及び幅122が粘着性部材11の盛り上がりを相殺する値であるため、樹脂3とデバイスチップ2との段差をより抑制することが出来る。
In the method of manufacturing the package substrate according to the first embodiment, since the
また、実施形態1に係るパッケージ基板の製造方法の溝形成ステップST2後の基板10は、デバイスチップ2を囲繞する位置に一方の表面101から凹の溝12が形成されているので、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。
Further, the
〔実施形態2〕
本発明の実施形態2に係るパッケージ基板の製造方法及び基板を図面に基づいて説明する。図11は、実施形態2に係るパッケージ基板の製造方法の流れを示すフローチャートである。なお、実施形態2において、実施形態1と同一部分には同一符号を付して説明を省略する。
[Embodiment 2]
A method for manufacturing a package substrate and a substrate according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 11 is a flowchart illustrating the flow of the method of manufacturing the package substrate according to the second embodiment. In the second embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and the description is omitted.
実施形態2に係るパッケージ基板の製造方法は、実施形態1と同様に、パッケージ基板1を製造する方法であり、図11に示すように、粘着性部材準備ステップST11と、溝形成ステップST12と、デバイスチップ固定ステップST13と、樹脂封止ステップST14と、粘着性部材除去ステップST15と、再配線層形成ステップST16とを備える。
The method of manufacturing the package substrate according to the second embodiment is a method of manufacturing the
(粘着性部材準備ステップ)
図12は、図11に示されたパッケージ基板の製造方法の粘着性部材準備ステップを示す断面図である。粘着性部材準備ステップST11は、図12に示す粘着性部材である粘着テープ15を準備するステップである。
(Adhesive member preparation step)
FIG. 12 is a cross-sectional view showing an adhesive member preparing step of the method for manufacturing the package substrate shown in FIG. The adhesive member preparing step ST11 is a step of preparing the
実施形態2において、粘着テープ15は、平面形状がパッケージ基板1の平面形状と等しい板状に形成され、平板状の基材層16と、基材層16に積層された粘着層17とを備えて、粘着層17が基材層16に積層されている。基材層16は、可撓性を有する合成樹脂により構成され、粘着層17は、粘着性を有する合成樹脂により構成されている。基材層16の表面161と、粘着層17の表面171とは、互いに平行に形成されている。粘着層17は、個片化された複数のデバイスチップ2を粘着テープ15に固定するためのものである。なお、平面視において、粘着テープ15に対するデバイスチップ2が配設される位置は、予め定められている。即ち、粘着テープ15における互いに隣り合うデバイスチップ2間の間隔23は、予め定められている。実施形態2に係るパッケージ基板の製造方法は、粘着性部材準備ステップST11において、粘着テープ15を準備すると、溝形成ステップST12に進む。なお、本発明は、粘着テープ15が、基材層16の両側に粘着層17を備え、実施形態1のように基板10上に固定された状態を粘着性部材準備ステップST11としても良い。
In the second embodiment, the
(溝形成ステップ)
図13は、図11に示されたパッケージ基板の製造方法の溝形成ステップ後の粘着性部材の要部の断面図である。図14は、図11に示されたパッケージ基板の製造方法の溝形成ステップ後の粘着性部材の要部の平面図である。溝形成ステップST12は、樹脂封止ステップST14の実施前に、粘着テープ15の平面視において、溝18を粘着層17の表面171の各デバイスチップ2を囲繞する位置に形成するステップである。
(Groove forming step)
FIG. 13 is a cross-sectional view of a main part of the adhesive member after the groove forming step in the method of manufacturing the package substrate shown in FIG. FIG. 14 is a plan view of a main part of the adhesive member after a groove forming step in the method of manufacturing the package substrate shown in FIG. The groove forming step ST12 is a step of forming the
溝形成ステップST12は、レーザービームを粘着テープ15の粘着層17の表面171に照射するアブレーション加工、切削ブレードを粘着テープ15の粘着層17の表面171に切り込ませる切削加工、又は粘着テープ15の粘着層17の表面171の互いに隣り合うデバイスチップ2間の位置をエッチングするエッチング加工により、図13に示すように、溝18を形成する。また、実施形態2において、溝形成ステップST12は、図14に示すように、粘着層17の表面171上に溝18を格子状に形成して、平面視において表面171上における互いに隣り合うデバイスチップ2間の位置に溝18を形成する。なお、実施形態2では、溝18の幅182は、デバイスチップ2間の間隔23と等しい。
The groove forming step ST12 includes an ablation process of irradiating the
また、溝形成ステップST12では、仮に粘着層17の表面171に溝18を形成しない場合にデバイスチップ固定ステップST13においてデバイスチップ2の外縁に生じる粘着層17の盛り上がりを相殺する深さ181及び幅182の溝18を形成する。即ち、溝形成ステップST12において形成される溝18の深さ181及び幅182は、仮に粘着層17の表面171に溝18を形成しない場合にデバイスチップ固定ステップST13においてデバイスチップ2の外縁に生じる粘着層17の盛り上がりを相殺する値である。実施形態2では、溝18の深さ181及び幅182は、仮に粘着層17の表面171に溝18を形成しない場合にデバイスチップ固定ステップST13においてデバイスチップ2の外縁に生じる粘着層17の盛り上がりの下面21からの突出量及び幅と同等の値に定められている。
In the groove forming step ST12, if the
このように、溝形成ステップST12後の粘着性部材である粘着テープ15は、基材層16と、基材層16に積層された粘着層17とを備え、かつ複数の個片化されたデバイスチップ2が粘着層17に押しつけられて、デバイスチップ2を固定する粘着性部材であって、粘着層17の表面171のデバイスチップ2を囲繞する位置に表面171から凹の溝18が形成されている。実施形態2に係るパッケージ基板の製造方法は、溝形成ステップST12において、粘着テープ15の粘着層17の表面171に溝18を形成すると、デバイスチップ固定ステップST13に進む。
As described above, the
(デバイスチップ固定ステップ)
図15は、図11に示されたパッケージ基板の製造方法のデバイスチップ固定ステップを示す断面図である。デバイスチップ固定ステップST13は、複数のデバイスチップ2を粘着層17に押しつけ、粘着テープ15に固定するステップである。
(Device chip fixing step)
FIG. 15 is a cross-sectional view showing a device chip fixing step of the method of manufacturing the package substrate shown in FIG. The device chip fixing step ST13 is a step of pressing the plurality of
デバイスチップ固定ステップST13では、平面視において、粘着テープ15の粘着層17の表面171の予め定められたデバイスチップ2が配設される位置に各デバイスチップ2の下面21を押し付けて、図15に示すように、粘着テープ15の粘着層17の表面171上にデバイスチップ2を固定する。また、実施形態2では、デバイスチップ固定ステップST13において、粘着テープ15の溝18で区画されかつ溝18で囲まれた領域にデバイスチップ2の下面21を押しつけて、各デバイスチップ2を粘着テープ15に固定する。
In the device chip fixing step ST13, the
溝形成ステップST12において、粘着テープ15の粘着層17の表面171に溝18が形成されており、溝18の深さ181及び幅182が前述した値に形成されているので、粘着テープ15の粘着層17の表面171にデバイスチップ2を押し付けると、図15に示すように、デバイスチップ2間の粘着層17がデバイスチップ2の下面21と面一になる。実施形態2に係るパッケージ基板の製造方法は、デバイスチップ固定ステップST13において、パッケージ基板1を構成するすべてのデバイスチップ2を粘着テープ15に固定すると、樹脂封止ステップST14に進む。
In the groove forming step ST12, the
(樹脂封止ステップ)
図16は、図11に示されたパッケージ基板の製造方法の樹脂封止ステップを示す断面図である。樹脂封止ステップST14は、粘着テープ15に固定された複数のデバイスチップ2を樹脂3で封止するステップである。
(Resin sealing step)
FIG. 16 is a cross-sectional view showing a resin sealing step of the method for manufacturing the package substrate shown in FIG. The resin sealing step ST14 is a step of sealing the plurality of
樹脂封止ステップST14では、図16に示すように、粘着テープ15の粘着層17全体上を樹脂3で被覆して、デバイスチップ2の下面21以外の外表面を樹脂3で覆って、樹脂3内に複数のデバイスチップ2を埋設して、樹脂3を硬化させる。樹脂封止ステップST14では、硬化した樹脂3は、デバイスチップ固定ステップST13において、デバイスチップ2間の粘着層17がデバイスチップ2の下面21と面一になっているので、デバイスチップ2間の樹脂3がデバイスチップ2の下面21と面一になる。実施形態2に係るパッケージ基板の製造方法は、樹脂封止ステップST14において、基板10に固定されたすべてのデバイスチップ2を樹脂3で封止すると、粘着性部材除去ステップST15に進む。
In the resin sealing step ST14, as shown in FIG. 16, the entire
(粘着性部材除去ステップ)
図17は、図11に示されたパッケージ基板の製造方法の粘着性部材除去ステップを示す断面図である。粘着性部材除去ステップST15は、樹脂封止ステップST14の実施後に、粘着テープ15を剥離するステップである。
(Adhesive member removal step)
FIG. 17 is a cross-sectional view illustrating an adhesive member removing step of the method of manufacturing the package substrate illustrated in FIG. The adhesive member removing step ST15 is a step of peeling off the
粘着性部材除去ステップST15では、図17に示すように、粘着テープ15をデバイスチップ2の下面21及びデバイスチップ2間の樹脂3から剥離して、デバイスチップ2の下面21及び電極22を露出させる。実施形態2に係るパッケージ基板の製造方法は、粘着性部材除去ステップST15において、粘着テープ15をデバイスチップ2及び樹脂3から剥離すると、再配線層形成ステップST16に進む。
In the adhesive member removing step ST15, as shown in FIG. 17, the
(再配線層形成ステップ)
図18は、図11に示されたパッケージ基板の製造方法の再配線層形成ステップを示す断面図である。再配線層形成ステップST16は、基板除去ステップST5の実施後に、デバイスチップ2の下面21に再配線層4を積層するステップである。
(Rewiring layer forming step)
FIG. 18 is a cross-sectional view showing a step of forming a rewiring layer in the method of manufacturing the package substrate shown in FIG. The rewiring layer forming step ST16 is a step of laminating the
再配線層形成ステップST16では、図18に示すように、樹脂3により封止されたデバイスチップ2の下面21及び樹脂3に導電性を有する金属からなる再配線層4を積層する。実施形態1に係るパッケージ基板の製造方法は、再配線層形成ステップST16において、デバイスチップ2の下面21に再配線層4を積層すると、終了する。なお、本発明は、再配線層形成ステップST16において、再配線層4をデバイスチップ2の電極22とプリント配線基板の配線パターンとを所望のパターンで接続する形状に形成しても良い。
In the rewiring layer forming step ST16, as shown in FIG. 18, the
以上説明したように、実施形態2に係るパッケージ基板の製造方法は、溝形成ステップST12において、粘着テープ15の粘着層17の表面171のデバイスチップ2間の位置に溝18を形成するので、デバイスチップ固定ステップST3において、粘着テープ15の粘着層17にデバイスチップ2を押し付けても、デバイスチップ2間において粘着層17の表面171がデバイスチップ2の下面21と面一になる。その結果、パッケージ基板の製造方法は、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。
As described above, the manufacturing method of the package substrate according to the second embodiment forms the
また、実施形態2に係るパッケージ基板の製造方法は、溝18の深さ181及び幅182が粘着層17の盛り上がりを相殺する値であるため、樹脂3とデバイスチップ2との段差をより抑制することが出来る。
In the method of manufacturing the package substrate according to the second embodiment, since the
また、実施形態2に係るパッケージ基板の製造方法の溝形成ステップST2後の粘着テープ15は、粘着層17の表面171のデバイスチップ2を囲繞する位置に表面171から凹の溝18が形成されているので、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。
The
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 Note that the present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the gist of the present invention.
1 パッケージ基板
2 デバイスチップ
3 樹脂
10 基板
11 粘着性部材
12,18 溝
15 粘着テープ(粘着性部材)
16 基材層
17 粘着層
101 一方の表面(表面)
121,181 深さ
122,182 幅
171 表面
ST1 基板準備ステップ
ST2,ST12 溝形成ステップ
ST3,ST13 デバイスチップ固定ステップ
ST4,ST14 樹脂封止ステップ
ST5 基板除去ステップ
ST11 粘着性部材準備ステップ
ST15 粘着性部材除去ステップ
DESCRIPTION OF
16
121,181 Depth 122,182
Claims (4)
個片化されたデバイスチップを固定するための粘着性部材が積層される基板を準備する基板準備ステップと、
該基板に該粘着性部材を積層し複数の該デバイスチップを該粘着性部材に押しつけ該基板に固定するデバイスチップ固定ステップと、
該デバイスチップを樹脂で封止する樹脂封止ステップと、
該樹脂封止ステップの実施後に該基板を剥離する基板除去ステップと、を備え、
該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着性部材の盛り上がりを相殺する深さ及び幅の溝を、該基板の各デバイスチップを囲繞する位置に形成する基板の溝形成ステップを更に備え、
該デバイスチップ固定ステップにおいて、
該溝で区画された領域に該デバイスチップを固定することを特徴とする、
パッケージ基板の製造方法。 A method of manufacturing a package substrate, comprising:
A substrate preparation step of preparing a substrate on which an adhesive member for fixing the singulated device chip is laminated,
A device chip fixing step of laminating the adhesive member on the substrate and pressing a plurality of the device chips against the adhesive member to fix the device chip to the substrate;
A resin sealing step of sealing the device chip with a resin,
A substrate removing step of peeling the substrate after performing the resin sealing step,
The device chip fixing step further includes a substrate groove forming step of forming a groove having a depth and a width at a position surrounding each device chip of the substrate to offset a bulge of the adhesive member generated at an outer edge of the device chip. Prepared,
In the device chip fixing step,
Fixing the device chip in an area defined by the groove,
Manufacturing method of package substrate.
個片化されたデバイスチップを固定するための粘着層が基材層に積層された粘着性部材を準備する粘着性部材準備ステップと、
複数の該デバイスチップを該粘着層に押しつけ該粘着性部材に固定するデバイスチップ固定ステップと、
該デバイスチップを樹脂で封止する樹脂封止ステップと、
該樹脂封止ステップの実施後に該粘着性部材を剥離する粘着性部材除去ステップと、を備え、
該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着層の盛り上がりを相殺する深さ及び幅の溝を、該粘着層の各デバイスチップを囲繞する位置に形成する粘着性部材の溝形成ステップを更に備え、
該デバイスチップ固定ステップにおいて、
該粘着性部材の溝で区画された領域にデバイスチップを固定することを特徴とする、
パッケージ基板の製造方法。 A method of manufacturing a package substrate, comprising:
An adhesive member preparation step of preparing an adhesive member in which an adhesive layer for fixing the singulated device chip is laminated on the base material layer,
A device chip fixing step of pressing a plurality of the device chips against the adhesive layer and fixing the device chip to the adhesive member;
A resin sealing step of sealing the device chip with a resin,
An adhesive member removing step of peeling the adhesive member after performing the resin sealing step,
Forming a groove of a depth and a width at a position surrounding each device chip of the adhesive layer to offset a bulge of the adhesive layer generated at an outer edge of the device chip in the device chip fixing step; Further comprising
In the device chip fixing step,
Fixing a device chip in a region defined by the groove of the adhesive member,
Manufacturing method of package substrate.
該表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする基板。 A plurality of individualized device chips are pressed against the adhesive member laminated on the surface, and a substrate for fixing the device chips,
A substrate, wherein a groove recessed from the surface is formed at a position on the surface surrounding the device chip.
該粘着層の表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする粘着性部材。 A substrate member, comprising an adhesive layer laminated on the substrate layer, and a plurality of individualized device chips are pressed against the adhesive layer, an adhesive member for fixing the device chip,
A pressure-sensitive adhesive member, wherein a concave groove is formed on the surface of the pressure-sensitive adhesive layer at a position surrounding the device chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018148515A JP7104582B2 (en) | 2018-08-07 | 2018-08-07 | Package substrate manufacturing method, substrate and adhesive member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018148515A JP7104582B2 (en) | 2018-08-07 | 2018-08-07 | Package substrate manufacturing method, substrate and adhesive member |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020025011A true JP2020025011A (en) | 2020-02-13 |
JP7104582B2 JP7104582B2 (en) | 2022-07-21 |
Family
ID=69618914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018148515A Active JP7104582B2 (en) | 2018-08-07 | 2018-08-07 | Package substrate manufacturing method, substrate and adhesive member |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7104582B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109306A (en) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | Manufacturing method of semiconductor package |
WO2013179766A1 (en) * | 2012-05-30 | 2013-12-05 | オリンパス株式会社 | Imaging device, semiconductor device, and imaging unit |
JP2014123775A (en) * | 2014-03-19 | 2014-07-03 | Shinko Electric Ind Co Ltd | Semiconductor package and method of manufacturing the same |
JP2018117049A (en) * | 2017-01-18 | 2018-07-26 | 株式会社ディスコ | Manufacturing method of package device |
-
2018
- 2018-08-07 JP JP2018148515A patent/JP7104582B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109306A (en) * | 2010-11-15 | 2012-06-07 | Shinko Electric Ind Co Ltd | Manufacturing method of semiconductor package |
WO2013179766A1 (en) * | 2012-05-30 | 2013-12-05 | オリンパス株式会社 | Imaging device, semiconductor device, and imaging unit |
JP2014123775A (en) * | 2014-03-19 | 2014-07-03 | Shinko Electric Ind Co Ltd | Semiconductor package and method of manufacturing the same |
JP2018117049A (en) * | 2017-01-18 | 2018-07-26 | 株式会社ディスコ | Manufacturing method of package device |
Also Published As
Publication number | Publication date |
---|---|
JP7104582B2 (en) | 2022-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5297139B2 (en) | Wiring board and manufacturing method thereof | |
US8673690B2 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
US9842794B2 (en) | Semiconductor package with integrated heatsink | |
US20160351462A1 (en) | Fan-out wafer level package and fabrication method thereof | |
JP2010114187A (en) | Wiring substrate and method of manufacturing the wiring substrate | |
TWI677035B (en) | Semiconductor package and method for forming thereof | |
JP2010232471A (en) | Method for producing semiconductor device, and semiconductor device | |
EP2769406B1 (en) | Low warpage wafer bonding through use of slotted substrates | |
US9093441B2 (en) | Semiconductor packages including semiconductor chips having protrusions and methods of fabricating the same | |
JP7104582B2 (en) | Package substrate manufacturing method, substrate and adhesive member | |
US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same | |
JP2008120947A (en) | Transcription tape and method for producing semiconductor device using the transcription tape | |
JP2020061511A (en) | Lamination body of electrical component and manufacturing method of the same | |
TW201415591A (en) | Semiconductor device and manufacturing method of the same | |
TWI689001B (en) | Semiconductor device | |
US20150004752A1 (en) | Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof | |
KR101054565B1 (en) | Semiconductor package and manufacturing method thereof | |
KR20170026372A (en) | Method for producing wiring board, and wiring board | |
JP2007012712A (en) | Semiconductor device and manufacturing method thereof | |
TWI621231B (en) | Manufacturing method of chip package structure and substrate structure | |
JP6149476B2 (en) | Manufacturing method of semiconductor device | |
KR102035145B1 (en) | Method for cutting package | |
JP7443689B2 (en) | Manufacturing method of electronic component built-in board | |
JP2012019022A (en) | Method for manufacturing electronic component module | |
CN108022845B (en) | Chip packaging method and packaging structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220708 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7104582 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |