JP2020025011A - Manufacturing method for package substrate, substrate, and adhesive member - Google Patents

Manufacturing method for package substrate, substrate, and adhesive member Download PDF

Info

Publication number
JP2020025011A
JP2020025011A JP2018148515A JP2018148515A JP2020025011A JP 2020025011 A JP2020025011 A JP 2020025011A JP 2018148515 A JP2018148515 A JP 2018148515A JP 2018148515 A JP2018148515 A JP 2018148515A JP 2020025011 A JP2020025011 A JP 2020025011A
Authority
JP
Japan
Prior art keywords
device chip
substrate
adhesive member
groove
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018148515A
Other languages
Japanese (ja)
Other versions
JP7104582B2 (en
Inventor
秉得 張
Byeongdeck Jang
秉得 張
ヨンソク キム
Yong Suk Kim
ヨンソク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2018148515A priority Critical patent/JP7104582B2/en
Publication of JP2020025011A publication Critical patent/JP2020025011A/en
Application granted granted Critical
Publication of JP7104582B2 publication Critical patent/JP7104582B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Abstract

To suppress a step between a device chip and a resin.SOLUTION: A manufacturing method for a package substrate includes: a substrate preparation step ST1 of preparing a substrate on which an adhesive member for fixing a diced device chip is laminated; a device chip fixing step ST3 of pressing multiple device chips to the adhesive member and fixing them to the substrate; a resin sealing step ST4 of sealing the device chip with a resin; and a substrate removing step ST5 of removing the substrate after implementing the resin sealing step ST4. The manufacturing method for the package substrate further includes a groove forming step ST2 of forming a groove having a depth and a width enough for cancelling a projection of the adhesive member generated at an outer edge of the device chip in the device chip fixing step ST3 at a position enclosing each of the device chips of the substrate, prior to the implementation of the resin sealing step ST4, and the device chip is fixed in a region divided by the groove in the device chip fixing step ST3.SELECTED DRAWING: Figure 2

Description

本発明は、パッケージ基板の製造方法、基板及び粘着性部材に関する。   The present invention relates to a method for manufacturing a package substrate, a substrate, and an adhesive member.

デバイスチップを含むパッケージデバイスのサイズを小さくするために、eWLB(Embedded Wafer Level Ball Grid Array)と呼ばれる半導体パッケージ技術が注目されている(例えば、特許文献1参照)。eWLB技術は、粘着テープが設置されたステンレス鋼等からなる基板にデバイスチップを固定する際に、後工程でのデバイスチップのずれを防止するために、粘着テープにデバイスチップのデバイス面を押しつけて固定するのが一般的である。   In order to reduce the size of a package device including a device chip, a semiconductor package technology called an eWLB (Embedded Wafer Level Ball Grid Array) has attracted attention (for example, see Patent Document 1). In the eWLB technology, when a device chip is fixed to a substrate made of stainless steel or the like on which an adhesive tape is installed, a device surface of the device chip is pressed against the adhesive tape in order to prevent a displacement of the device chip in a later process. It is common to fix.

eWLB技術は、デバイスチップを粘着テープを介して基板に固定した後、デバイスチップを樹脂でモールドし、粘着テープとともに基板をデバイスチップから剥離した後、デバイスチップのデバイス面に再配線層を形成する。   eWLB technology forms a rewiring layer on the device surface of a device chip after fixing the device chip to a substrate via an adhesive tape, molding the device chip with a resin, peeling the substrate together with the adhesive tape from the device chip, .

特表2016−540389号公報JP 2006-540389 A

eWLB技術は、デバイスチップを粘着テープを介して基板に固定した際に、粘着テープにデバイスチップがめり込んで、デバイスチップがめり込んだ分の粘着テープがデバイスチップの外縁に盛り上がり、樹脂で封止した際にデバイスチップのエッジとモールドした樹脂の上面高さとの間に段差が生じるという現象が起きている。   In the eWLB technology, when the device chip was fixed to the substrate via an adhesive tape, the device chip was sunk into the adhesive tape, and the adhesive tape of the sunk device chip was raised on the outer edge of the device chip and sealed with resin. At this time, a phenomenon occurs in which a step occurs between the edge of the device chip and the height of the upper surface of the molded resin.

eWLB技術は、樹脂で封止した際にデバイスチップのエッジとモールドした樹脂の上面高さとの間に段差が生じた場合、その後の再配線層を形成する工程において、再配線層を厚くして段差を解消する必要が生じ、コストがかかる上に再配線層の微細化も妨げられる。   In the eWLB technique, when a step is generated between the edge of a device chip and the upper surface of the molded resin when sealing with a resin, the thickness of the rewiring layer is increased in a subsequent step of forming a rewiring layer. It is necessary to eliminate the step, which increases the cost and hinders miniaturization of the rewiring layer.

本発明は、かかる問題点に鑑みてなされたものであり、その目的は、デバイスチップと樹脂との間の段差を抑制することができるパッケージ基板の製造方法、基板及び粘着性部材を提供することである。   The present invention has been made in view of such a problem, and an object of the present invention is to provide a method of manufacturing a package substrate, a substrate, and an adhesive member that can suppress a step between a device chip and a resin. It is.

上述した課題を解決し、目的を達成するために、本発明のパッケージ基板の製造方法は、パッケージ基板の製造方法であって、個片化されたデバイスチップを固定するための粘着性部材が積層される基板を準備する基板準備ステップと、該基板に該粘着性部材を積層し複数の該デバイスチップを該粘着性部材に押しつけ該基板に固定するデバイスチップ固定ステップと、該デバイスチップを樹脂で封止する樹脂封止ステップと、該樹脂封止ステップの実施後に該基板を剥離する基板除去ステップと、を備え、該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着性部材の盛り上がりを相殺する深さ及び幅の溝を、該基板の各デバイスチップを囲繞する位置に形成する基板の溝形成ステップを更に備え、該デバイスチップ固定ステップにおいて、該溝で区画された領域に該デバイスチップを固定することを特徴とする。   In order to solve the above-described problems and achieve the object, a method for manufacturing a package substrate according to the present invention is a method for manufacturing a package substrate, wherein an adhesive member for fixing an individualized device chip is laminated. A substrate preparation step of preparing a substrate to be prepared, a device chip fixing step of laminating the adhesive member on the substrate, pressing a plurality of the device chips against the adhesive member and fixing the device chip to the substrate, and fixing the device chip with a resin. A resin sealing step of sealing, and a substrate removing step of peeling the substrate after the resin sealing step is performed, wherein the swelling of the adhesive member generated on the outer edge of the device chip in the device chip fixing step is performed. Forming a groove having a depth and width to offset each other at a position surrounding each device chip on the substrate; In flop fixing step, characterized by fixing the device chip in the regions partitioned by the groove.

本発明のパッケージ基板の製造方法は、パッケージ基板の製造方法であって、個片化されたデバイスチップを固定するための粘着層が基材層に積層された粘着性部材を準備する粘着性部材準備ステップと、複数の該デバイスチップを該粘着層に押しつけ該粘着性部材に固定するデバイスチップ固定ステップと、該デバイスチップを樹脂で封止する樹脂封止ステップと、該樹脂封止ステップの実施後に該粘着性部材を剥離する粘着性部材除去ステップと、を備え、該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着層の盛り上がりを相殺する深さ及び幅の溝を、該粘着層の各デバイスチップを囲繞する位置に形成する粘着性部材の溝形成ステップを更に備え、該デバイスチップ固定ステップにおいて、該粘着性部材の溝で区画された領域にデバイスチップを固定することを特徴とする。   The method for manufacturing a package substrate according to the present invention is a method for manufacturing a package substrate, wherein an adhesive member for preparing an adhesive member in which an adhesive layer for fixing individualized device chips is laminated on a base material layer is provided. A preparing step, a device chip fixing step of pressing the plurality of device chips against the adhesive layer and fixing the device chip to the adhesive member, a resin sealing step of sealing the device chip with a resin, and performing the resin sealing step And an adhesive member removing step of peeling the adhesive member later, wherein a groove having a depth and a width that offsets a bulge of the adhesive layer generated on an outer edge of the device chip in the device chip fixing step is formed by the adhesive layer. Forming a groove in an adhesive member formed at a position surrounding each of the device chips, wherein in the device chip fixing step, the adhesive member is Characterized by fixing the device chip in the regions partitioned by the groove.

本発明の基板は、表面に積層される粘着性部材に複数の個片化されたデバイスチップが押しつけられて、該デバイスチップを固定する基板であって、該表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする。   The substrate of the present invention is a substrate on which a plurality of individualized device chips are pressed against an adhesive member laminated on the surface to fix the device chip, and a position surrounding the device chip on the surface. A concave groove is formed from the surface.

本発明のパッケージ基板の粘着性部材は、基材層と、基材層に積層された粘着層とを備え、かつ複数の個片化されたデバイスチップが該粘着層に押しつけられて、該デバイスチップを固定する粘着性部材であって、該粘着層の表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする。   The adhesive member of the package substrate of the present invention includes a base layer and an adhesive layer laminated on the base layer, and a plurality of individualized device chips are pressed against the adhesive layer to form the device. An adhesive member for fixing a chip, wherein a groove recessed from the surface is formed at a position surrounding the device chip on the surface of the adhesive layer.

本願発明は、デバイスチップと樹脂との間の段差を抑制することができるという効果を奏する。   The present invention has an effect that a step between the device chip and the resin can be suppressed.

図1は、実施形態1に係るパッケージ基板の製造方法により製造されるパッケージ基板の要部の断面図である。FIG. 1 is a cross-sectional view of a main part of a package substrate manufactured by the method for manufacturing a package substrate according to the first embodiment. 図2は、実施形態1に係るパッケージ基板の製造方法の流れを示すフローチャートである。FIG. 2 is a flowchart illustrating a flow of the method of manufacturing the package substrate according to the first embodiment. 図3は、図2に示されたパッケージ基板の製造方法の基板準備ステップを示す断面図である。FIG. 3 is a cross-sectional view showing a substrate preparing step of the method for manufacturing the package substrate shown in FIG. 図4は、図2に示されたパッケージ基板の製造方法の溝形成ステップ後の基板の要部の断面図である。FIG. 4 is a cross-sectional view of a main part of the substrate after the groove forming step in the method of manufacturing the package substrate shown in FIG. 図5は、図2に示されたパッケージ基板の製造方法の溝形成ステップ後の基板の要部の平面図である。FIG. 5 is a plan view of a main part of the substrate after the groove forming step in the method of manufacturing the package substrate shown in FIG. 図6は、図2に示されたパッケージ基板の製造方法のデバイスチップ固定ステップの粘着性部材を積層した状態を示す断面図である。FIG. 6 is a cross-sectional view illustrating a state in which adhesive members are stacked in a device chip fixing step in the method of manufacturing the package substrate illustrated in FIG. 図7は、図2に示されたパッケージ基板の製造方法のデバイスチップ固定ステップのデバイスチップを固定した状態を示す断面図である。FIG. 7 is a cross-sectional view showing a state in which device chips are fixed in a device chip fixing step of the method for manufacturing a package substrate shown in FIG. 図8は、図2に示されたパッケージ基板の製造方法の樹脂封止ステップを示す断面図である。FIG. 8 is a cross-sectional view showing a resin sealing step of the method for manufacturing the package substrate shown in FIG. 図9は、図2に示されたパッケージ基板の製造方法の基板除去ステップを示す断面図である。FIG. 9 is a cross-sectional view showing a substrate removing step of the method of manufacturing the package substrate shown in FIG. 図10は、図2に示されたパッケージ基板の製造方法の再配線層形成ステップを示す断面図である。FIG. 10 is a cross-sectional view showing a step of forming a redistribution layer in the method of manufacturing the package substrate shown in FIG. 図11は、実施形態2に係るパッケージ基板の製造方法の流れを示すフローチャートである。FIG. 11 is a flowchart illustrating the flow of the method of manufacturing the package substrate according to the second embodiment. 図12は、図11に示されたパッケージ基板の製造方法の粘着性部材準備ステップを示す断面図である。FIG. 12 is a cross-sectional view showing an adhesive member preparing step of the method for manufacturing the package substrate shown in FIG. 図13は、図11に示されたパッケージ基板の製造方法の溝形成ステップ後の粘着性部材の要部の断面図である。FIG. 13 is a cross-sectional view of a main part of the adhesive member after the groove forming step in the method of manufacturing the package substrate shown in FIG. 図14は、図11に示されたパッケージ基板の製造方法の溝形成ステップ後の粘着性部材の要部の平面図である。FIG. 14 is a plan view of a main part of the adhesive member after a groove forming step in the method of manufacturing the package substrate shown in FIG. 図15は、図11に示されたパッケージ基板の製造方法のデバイスチップ固定ステップを示す断面図である。FIG. 15 is a cross-sectional view showing a device chip fixing step of the method of manufacturing the package substrate shown in FIG. 図16は、図11に示されたパッケージ基板の製造方法の樹脂封止ステップを示す断面図である。FIG. 16 is a cross-sectional view showing a resin sealing step of the method for manufacturing the package substrate shown in FIG. 図17は、図11に示されたパッケージ基板の製造方法の粘着性部材除去ステップを示す断面図である。FIG. 17 is a cross-sectional view illustrating an adhesive member removing step of the method of manufacturing the package substrate illustrated in FIG. 図18は、図11に示されたパッケージ基板の製造方法の再配線層形成ステップを示す断面図である。FIG. 18 is a cross-sectional view showing a step of forming a redistribution layer in the method of manufacturing the package substrate shown in FIG.

本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換または変更を行うことができる。   An embodiment (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited by the contents described in the following embodiments. The components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Further, the configurations described below can be appropriately combined. In addition, various omissions, substitutions, or changes in the configuration can be made without departing from the spirit of the present invention.

〔実施形態1〕
本発明の実施形態1に係るパッケージ基板の製造方法及び基板を図面に基づいて説明する。図1は、実施形態1に係るパッケージ基板の製造方法により製造されるパッケージ基板の要部の断面図である。図2は、実施形態1に係るパッケージ基板の製造方法の流れを示すフローチャートである。
[Embodiment 1]
A method for manufacturing a package substrate and a substrate according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a main part of a package substrate manufactured by the method for manufacturing a package substrate according to the first embodiment. FIG. 2 is a flowchart illustrating a flow of the method of manufacturing the package substrate according to the first embodiment.

実施形態1に係るパッケージ基板の製造方法は、図1に示すパッケージ基板1を製造する方法である。実施形態1に係るパッケージ基板の製造方法により製造されるパッケージ基板1は、図1に示すように、複数のデバイスチップ2と、樹脂3と、再配線層4とを有する。   The method for manufacturing the package substrate according to the first embodiment is a method for manufacturing the package substrate 1 shown in FIG. The package substrate 1 manufactured by the method for manufacturing a package substrate according to the first embodiment includes a plurality of device chips 2, a resin 3, and a rewiring layer 4, as shown in FIG.

複数のデバイスチップ2は、平面形状が正方形状に形成され、互いに直交するニ方向に沿って間隔23をあけて配列されている。実施形態1では、互いに隣り合うデバイスチップ2の間の間隔23は、全て等しい。デバイスチップ2は、高集積度半導体であり、シリコン、サファイア、ガリウムなどを母材とする半導体ウェーハや光デバイスウェーハが分割されて、個片化されて、各種メモリまたはLSI(Large Scale Integration)等を構成するものである。デバイスチップ2は、図1中の下面21に電極22を複数設け、下面21を除く外表面が樹脂3により封止されている。   The plurality of device chips 2 are formed in a square planar shape, and are arranged at intervals 23 along two directions orthogonal to each other. In the first embodiment, the intervals 23 between the device chips 2 adjacent to each other are all equal. The device chip 2 is a highly integrated semiconductor. A semiconductor wafer or an optical device wafer based on silicon, sapphire, gallium, or the like is divided and divided into individual pieces, and various memories or LSIs (Large Scale Integration) are used. It constitutes. In the device chip 2, a plurality of electrodes 22 are provided on a lower surface 21 in FIG. 1, and an outer surface excluding the lower surface 21 is sealed with a resin 3.

再配線層4は、図1に示すように、デバイスチップ2の下面21に配設されている。再配線層4は、複数のデバイスチップ2に共通して設けられている。再配線層4は、デバイスチップ2の電極22とデバイスチップ2が搭載されるプリント配線基板との間を電気的に接続する配線が設けられた層である。なお、図1は、再配線層4を一つの層で示しているが、本発明では、再配線層4は、デバイスチップ2の電極22とプリント配線基板の配線パターンとを所望のパターンで接続する形状に形成されている。   The rewiring layer 4 is provided on the lower surface 21 of the device chip 2 as shown in FIG. The rewiring layer 4 is provided commonly to the plurality of device chips 2. The rewiring layer 4 is a layer provided with wiring for electrically connecting the electrodes 22 of the device chip 2 and the printed wiring board on which the device chip 2 is mounted. Although FIG. 1 shows the rewiring layer 4 as one layer, in the present invention, the rewiring layer 4 connects the electrodes 22 of the device chip 2 and the wiring pattern of the printed wiring board in a desired pattern. It is formed in the shape which does.

図1に示すパッケージ基板1は、デバイスチップ2毎に分割されて、個々のパッケージデバイスに分割される。パッケージデバイスは、実施形態1において、プリント基板上に単体のデバイスチップ2を表面実装する時に小さな占有面積で済ませられる半導体部品のパッケージの一形態であるeWLB(Embedded Wafer Level Ball Grid Array)と呼ばれる半導体パッケージ技術が用いられたものである。   The package substrate 1 shown in FIG. 1 is divided for each device chip 2 and divided into individual package devices. The package device according to the first embodiment is a semiconductor called eWLB (Embedded Wafer Level Ball Grid Array), which is a form of a semiconductor component package that requires a small occupation area when a single device chip 2 is surface-mounted on a printed circuit board. The packaging technology was used.

実施形態1に係るパッケージ基板の製造方法は、図2に示すように、基板準備ステップST1と、溝形成ステップST2と、デバイスチップ固定ステップST3と、樹脂封止ステップST4と、基板除去ステップST5と、再配線層形成ステップST6とを備える。   As shown in FIG. 2, the manufacturing method of the package substrate according to the first embodiment includes a substrate preparing step ST1, a groove forming step ST2, a device chip fixing step ST3, a resin sealing step ST4, and a substrate removing step ST5. And a rewiring layer forming step ST6.

(基板準備ステップ)
図3は、図2に示されたパッケージ基板の製造方法の基板準備ステップを示す断面図である。基板準備ステップST1は、図3に示す基板10を準備するステップである。
(Substrate preparation step)
FIG. 3 is a cross-sectional view showing a substrate preparing step of the method for manufacturing the package substrate shown in FIG. The substrate preparing step ST1 is a step of preparing the substrate 10 shown in FIG.

実施形態1において、基板10は、平面形状がパッケージ基板1の平面形状と等しくもしくはパッケージ基板の平面形状より大きく形成され、かつ両表面101,102が互いに平行に形成された板状に形成されている。実施形態1において、基板10は、可撓性を有することが無い硬質な材料で構成されている。基板10は、一方の表面101に図6に示す粘着性部材11が積層される。基板10は、粘着性部材11を介してデバイスチップ2の下面21が一方の表面101上に配設される。なお、平面視において、基板10に対するデバイスチップ2が配設される位置は、予め定められている。即ち、基板10上における互いに隣り合うデバイスチップ2間の間隔23は、予め定められている。実施形態1に係るパッケージ基板の製造方法は、基板準備ステップST1において、基板10を準備すると、溝形成ステップST2に進む。   In the first embodiment, the substrate 10 is formed in a plate shape in which the planar shape is equal to or larger than the planar shape of the package substrate 1 and both surfaces 101 and 102 are formed in parallel with each other. I have. In the first embodiment, the substrate 10 is made of a hard material having no flexibility. The substrate 10 has an adhesive member 11 shown in FIG. In the substrate 10, the lower surface 21 of the device chip 2 is provided on one surface 101 via the adhesive member 11. In a plan view, the position where the device chip 2 is provided with respect to the substrate 10 is predetermined. That is, the interval 23 between the device chips 2 adjacent to each other on the substrate 10 is predetermined. In the method for manufacturing a package substrate according to the first embodiment, when the substrate 10 is prepared in the substrate preparing step ST1, the process proceeds to the groove forming step ST2.

(溝形成ステップ)
図4は、図2に示されたパッケージ基板の製造方法の溝形成ステップ後の基板の要部の断面図である。図5は、図2に示されたパッケージ基板の製造方法の溝形成ステップ後の基板の要部の平面図である。溝形成ステップST2は、樹脂封止ステップST4の実施前に、基板10の平面視において、溝12を基板10の一方の表面101の各デバイスチップ2を囲繞する位置に形成するステップである。
(Groove forming step)
FIG. 4 is a cross-sectional view of a main part of the substrate after the groove forming step in the method of manufacturing the package substrate shown in FIG. FIG. 5 is a plan view of a main part of the substrate after the groove forming step in the method of manufacturing the package substrate shown in FIG. The groove forming step ST2 is a step of forming a groove 12 on one surface 101 of the substrate 10 at a position surrounding each device chip 2 in a plan view of the substrate 10 before the resin sealing step ST4 is performed.

溝形成ステップST2は、レーザービームを一方の表面101に照射するアブレーション加工、切削ブレードを一方の表面101に切り込ませる切削加工、又は基板10の一方の表面101の互いに隣り合うデバイスチップ2間の位置をエッチングするエッチング加工により、図4に示すように、溝12を形成する。また、実施形態1において、溝形成ステップST2は、図5に示すように、基板10の一方の表面101上に溝12を格子状に形成して、平面視において一方の表面101上における互いに隣り合うデバイスチップ2間に溝12を形成する。なお、実施形態1では、溝12の幅122は、デバイスチップ2間の間隔23と等しい。   The groove forming step ST2 includes an ablation process of irradiating a laser beam to one surface 101, a cutting process of cutting a cutting blade into one surface 101, or a cutting process between device chips 2 adjacent to each other on one surface 101 of the substrate 10. As shown in FIG. 4, a groove 12 is formed by an etching process for etching a position. Further, in the first embodiment, as shown in FIG. 5, the groove forming step ST2 forms the grooves 12 on one surface 101 of the substrate 10 in a lattice shape, and the grooves 12 are adjacent to each other on one surface 101 in plan view. A groove 12 is formed between the matching device chips 2. In the first embodiment, the width 122 of the groove 12 is equal to the interval 23 between the device chips 2.

また、溝形成ステップST2では、仮に基板10に溝12を形成することなく一方の表面101に粘着性部材11を積層した場合にデバイスチップ固定ステップST3においてデバイスチップ2の外縁に生じる粘着性部材11の盛り上がりを相殺する深さ121及び幅122の溝12を形成する。即ち、溝形成ステップST2において形成される溝12の深さ121及び幅122は、仮に基板10に溝12を形成することなく一方の表面101に粘着性部材11を積層した場合にデバイスチップ固定ステップST3においてデバイスチップ2の外縁に生じる粘着性部材11の盛り上がりを相殺する値である。実施形態1では、溝12の深さ121及び幅122は、仮に基板10に溝12を形成することなく一方の表面101に粘着性部材11を積層した場合にデバイスチップ固定ステップST3においてデバイスチップ2の外縁に生じる粘着性部材11の盛り上がりの下面21からの突出量及び幅と同等の値に定められている。   Further, in the groove forming step ST2, if the adhesive member 11 is laminated on one surface 101 without forming the groove 12 in the substrate 10, the adhesive member 11 formed on the outer edge of the device chip 2 in the device chip fixing step ST3. The groove 12 having a depth 121 and a width 122 for canceling the swelling is formed. That is, the depth 121 and the width 122 of the groove 12 formed in the groove forming step ST2 are determined by the device chip fixing step when the adhesive member 11 is laminated on one surface 101 without forming the groove 12 in the substrate 10. This value offsets the swelling of the adhesive member 11 that occurs at the outer edge of the device chip 2 in ST3. In the first embodiment, the depth 121 and the width 122 of the groove 12 are different from those of the device chip 2 in the device chip fixing step ST3 when the adhesive member 11 is laminated on one surface 101 without forming the groove 12 in the substrate 10. Is set to a value equivalent to the protrusion amount and width of the bulge of the adhesive member 11 generated at the outer edge of the lower surface 21.

このように、溝形成ステップST2後の基板10は、一方の表面101に積層される粘着性部材11に複数の個片化されたデバイスチップ2が押しつけられて、デバイスチップ2を固定するものであって、一方の表面101のデバイスチップ2を囲繞する位置に一方の表面101から凹の溝12が形成されている。実施形態1に係るパッケージ基板の製造方法は、溝形成ステップST2において、基板10の一方の表面101に溝12を形成すると、デバイスチップ固定ステップST3に進む。   As described above, the substrate 10 after the groove forming step ST2 fixes the device chip 2 by pressing the plurality of individualized device chips 2 against the adhesive member 11 laminated on one surface 101. In addition, a groove 12 which is concave from one surface 101 is formed at a position surrounding the device chip 2 on one surface 101. In the method of manufacturing the package substrate according to the first embodiment, when the groove 12 is formed on one surface 101 of the substrate 10 in the groove forming step ST2, the process proceeds to a device chip fixing step ST3.

(デバイスチップ固定ステップ)
図6は、図2に示されたパッケージ基板の製造方法のデバイスチップ固定ステップの粘着性部材を積層した状態を示す断面図である。図7は、図2に示されたパッケージ基板の製造方法のデバイスチップ固定ステップのデバイスチップを固定した状態を示す断面図である。
(Device chip fixing step)
FIG. 6 is a cross-sectional view illustrating a state in which adhesive members are stacked in a device chip fixing step of the method of manufacturing the package substrate illustrated in FIG. FIG. 7 is a cross-sectional view showing a state in which device chips are fixed in a device chip fixing step of the method for manufacturing a package substrate shown in FIG.

デバイスチップ固定ステップST3は、基板10の一方の表面101に粘着性部材11を積層し、複数のデバイスチップ2を粘着性部材11に押しつけ、基板10に固定するステップである。   The device chip fixing step ST3 is a step of laminating the adhesive member 11 on one surface 101 of the substrate 10, pressing the plurality of device chips 2 against the adhesive member 11, and fixing the device chip 2 to the substrate 10.

粘着性部材11は、個片化されたデバイスチップ2を基板10に固定するためのものである。実施形態1において、粘着性部材11は、合成樹脂からなる基材層と、基材層の両表面に積層された粘着層とを備えるが、本発明では、粘着性部材11の構成は、これに限定されない。粘着性部材11は、平面形状がパッケージ基板1の平面形状と等しくもしくはパッケージ基板1の平面形状より大きく、一方の粘着層が基板10の一方の表面101に貼着する。   The adhesive member 11 is for fixing the singulated device chip 2 to the substrate 10. In the first embodiment, the adhesive member 11 includes a base layer made of a synthetic resin, and an adhesive layer laminated on both surfaces of the base layer. In the present invention, the configuration of the adhesive member 11 is as follows. It is not limited to. The adhesive member 11 has a planar shape equal to or greater than the planar shape of the package substrate 1, and one adhesive layer is attached to one surface 101 of the substrate 10.

デバイスチップ固定ステップST3では、粘着性部材11の一方の粘着層を一方の表面101に貼着して、一方の粘着層全体を一方の表面101全体に密に貼着する。基板10の一方の表面101に積層された粘着性部材11は、一方の表面101に溝12が形成されているので、図6に示すように、溝12に倣って変形して、他方の粘着層に溝13が形成されることとなる。粘着性部材11の一方の粘着層が一方の表面101全体に密に貼着するので、溝13の深さ131は、溝12の深さ121と同等となり、溝13の幅132は、溝12の幅122と同等となる。   In the device chip fixing step ST3, one adhesive layer of the adhesive member 11 is attached to the one surface 101, and the entire one adhesive layer is attached tightly to the entire one surface 101. Since the adhesive member 11 laminated on one surface 101 of the substrate 10 has the groove 12 formed on one surface 101, the adhesive member 11 is deformed following the groove 12 as shown in FIG. A groove 13 will be formed in the layer. Since one adhesive layer of the adhesive member 11 is closely adhered to the entire one surface 101, the depth 131 of the groove 13 is equal to the depth 121 of the groove 12, and the width 132 of the groove 13 is Is equivalent to the width 122.

デバイスチップ固定ステップST3では、平面視において、基板10の一方の表面101の予め定められたデバイスチップ2が配設される位置上の粘着性部材11の他方の粘着層に各デバイスチップ2の下面21を押し付けて、図7に示すように、粘着性部材11を介して基板10の一方の表面101上にデバイスチップ2を固定する。また、実施形態1では、デバイスチップ固定ステップST3において、基板10の溝12上の溝13で区画された粘着性部材11の領域にデバイスチップ2の下面21を押しつけて、各デバイスチップ2を基板10に固定する。   In the device chip fixing step ST3, the lower surface of each device chip 2 is attached to the other adhesive layer of the adhesive member 11 on the position where the predetermined device chip 2 is disposed on one surface 101 of the substrate 10 in plan view. 21, the device chip 2 is fixed on one surface 101 of the substrate 10 via the adhesive member 11 as shown in FIG. Further, in the first embodiment, in the device chip fixing step ST3, the lower surface 21 of the device chip 2 is pressed against the area of the adhesive member 11 defined by the groove 13 on the groove 12 of the substrate 10 to attach each device chip 2 to the substrate. Fix to 10.

基板10に積層された粘着性部材11の他方の粘着層に溝13が形成されており、溝12,13の深さ121,131及び幅122,132が前述した値に形成されているので、粘着性部材11の他方の粘着層にデバイスチップ2を押し付けると、図7に示すように、デバイスチップ2間の粘着性部材11がデバイスチップ2の下面21と面一になる。実施形態1に係るパッケージ基板の製造方法は、デバイスチップ固定ステップST3において、パッケージ基板1を構成するすべてのデバイスチップ2を基板10に固定すると、樹脂封止ステップST4に進む。   The groove 13 is formed in the other adhesive layer of the adhesive member 11 laminated on the substrate 10, and the depths 121 and 131 and the widths 122 and 132 of the grooves 12 and 13 are formed to the values described above. When the device chip 2 is pressed against the other adhesive layer of the adhesive member 11, the adhesive member 11 between the device chips 2 is flush with the lower surface 21 of the device chip 2, as shown in FIG. In the method for manufacturing a package substrate according to the first embodiment, when all the device chips 2 constituting the package substrate 1 are fixed to the substrate 10 in the device chip fixing step ST3, the process proceeds to a resin sealing step ST4.

(樹脂封止ステップ)
図8は、図2に示されたパッケージ基板の製造方法の樹脂封止ステップを示す断面図である。樹脂封止ステップST4は、基板10に固定された複数のデバイスチップ2を樹脂3で封止するステップである。
(Resin sealing step)
FIG. 8 is a cross-sectional view showing a resin sealing step of the method for manufacturing the package substrate shown in FIG. The resin sealing step ST4 is a step of sealing the plurality of device chips 2 fixed to the substrate 10 with the resin 3.

樹脂封止ステップST4では、図8に示すように、基板10全体上を樹脂3で被覆して、デバイスチップ2の下面21以外の外表面を樹脂3で覆って、樹脂3内に複数のデバイスチップ2を埋設して、樹脂3を硬化させる。樹脂封止ステップST4では、硬化した樹脂3は、デバイスチップ固定ステップST3において、デバイスチップ2間の粘着性部材11がデバイスチップ2の下面21と面一になっているので、デバイスチップ2間の樹脂3がデバイスチップ2の下面21と面一になる。実施形態1に係るパッケージ基板の製造方法は、樹脂封止ステップST4において、基板10に固定されたすべてのデバイスチップ2を樹脂3で封止すると、基板除去ステップST5に進む。   In the resin sealing step ST4, as shown in FIG. 8, the entire substrate 10 is covered with the resin 3, and the outer surface other than the lower surface 21 of the device chip 2 is covered with the resin 3. The chip 2 is embedded and the resin 3 is cured. In the resin sealing step ST4, the cured resin 3 is removed from the device chips 2 because the adhesive members 11 between the device chips 2 are flush with the lower surfaces 21 of the device chips 2 in the device chip fixing step ST3. The resin 3 is flush with the lower surface 21 of the device chip 2. In the method of manufacturing the package substrate according to the first embodiment, when all the device chips 2 fixed to the substrate 10 are sealed with the resin 3 in the resin sealing step ST4, the process proceeds to the substrate removing step ST5.

(基板除去ステップ)
図9は、図2に示されたパッケージ基板の製造方法の基板除去ステップを示す断面図である。基板除去ステップST5は、樹脂封止ステップST4の実施後に、基板10を剥離するステップである。
(Substrate removal step)
FIG. 9 is a cross-sectional view showing a substrate removing step of the method of manufacturing the package substrate shown in FIG. The substrate removing step ST5 is a step of removing the substrate 10 after performing the resin sealing step ST4.

基板除去ステップST5では、図9に示すように、基板10とともに粘着性部材11をデバイスチップ2の下面21及びデバイスチップ2間の樹脂3から剥離して、デバイスチップ2の下面21及び電極22を露出させる。実施形態1に係るパッケージ基板の製造方法は、基板除去ステップST5において、基板10とともに粘着性部材11をデバイスチップ2及び樹脂3から剥離すると、再配線層形成ステップST6に進む。   In the substrate removing step ST5, as shown in FIG. 9, the adhesive member 11 is peeled off together with the substrate 10 from the lower surface 21 of the device chip 2 and the resin 3 between the device chips 2, and the lower surface 21 of the device chip 2 and the electrodes 22 are separated. Expose. In the method for manufacturing a package substrate according to the first embodiment, when the adhesive member 11 is peeled off from the device chip 2 and the resin 3 together with the substrate 10 in the substrate removing step ST5, the process proceeds to a rewiring layer forming step ST6.

(再配線層形成ステップ)
図10は、図2に示されたパッケージ基板の製造方法の再配線層形成ステップを示す断面図である。再配線層形成ステップST6は、基板除去ステップST5の実施後に、デバイスチップ2の下面21に再配線層4を積層するステップである。
(Rewiring layer forming step)
FIG. 10 is a cross-sectional view showing a step of forming a redistribution layer in the method of manufacturing the package substrate shown in FIG. The rewiring layer forming step ST6 is a step of laminating the rewiring layer 4 on the lower surface 21 of the device chip 2 after performing the substrate removing step ST5.

再配線層形成ステップST6では、図10に示すように、樹脂3により封止されたデバイスチップ2の下面21及び樹脂3に導電性を有する金属からなる再配線層4を積層する。実施形態1に係るパッケージ基板の製造方法は、再配線層形成ステップST6において、デバイスチップ2の下面21に再配線層4を積層して、パッケージ基板1を得ると、終了する。なお、本発明は、再配線層形成ステップST6において、再配線層4をデバイスチップ2の電極22とプリント配線基板の配線パターンとを所望のパターンで接続する形状に形成しても良い。   In the rewiring layer forming step ST6, as shown in FIG. 10, the lower surface 21 of the device chip 2 sealed with the resin 3 and the rewiring layer 4 made of a conductive metal are laminated on the resin 3. The method of manufacturing the package substrate according to the first embodiment ends when the rewiring layer 4 is stacked on the lower surface 21 of the device chip 2 in the rewiring layer forming step ST6 to obtain the package substrate 1. In the present invention, in the rewiring layer forming step ST6, the rewiring layer 4 may be formed in a shape that connects the electrodes 22 of the device chip 2 and the wiring pattern of the printed wiring board in a desired pattern.

以上説明したように、実施形態1に係るパッケージ基板の製造方法は、溝形成ステップST2において、基板10の一方の表面101のデバイスチップ2間の位置に溝12を形成するので、デバイスチップ固定ステップST3において、粘着性部材11の一方の粘着層にデバイスチップ2を押し付けても、デバイスチップ2間において粘着性部材11の表面がデバイスチップ2の下面21と面一になる。その結果、パッケージ基板の製造方法は、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。   As described above, in the manufacturing method of the package substrate according to the first embodiment, the groove 12 is formed at the position between the device chips 2 on the one surface 101 of the substrate 10 in the groove forming step ST2. In ST3, even if the device chip 2 is pressed against one adhesive layer of the adhesive member 11, the surface of the adhesive member 11 is flush with the lower surface 21 of the device chip 2 between the device chips 2. As a result, the method of manufacturing the package substrate has an effect that a step between the device chip 2 and the resin 3 of the package substrate 1 can be suppressed.

また、実施形態1に係るパッケージ基板の製造方法は、溝12の深さ121及び幅122が粘着性部材11の盛り上がりを相殺する値であるため、樹脂3とデバイスチップ2との段差をより抑制することが出来る。   In the method of manufacturing the package substrate according to the first embodiment, since the depth 121 and the width 122 of the groove 12 are values that offset the rise of the adhesive member 11, the step between the resin 3 and the device chip 2 is further suppressed. You can do it.

また、実施形態1に係るパッケージ基板の製造方法の溝形成ステップST2後の基板10は、デバイスチップ2を囲繞する位置に一方の表面101から凹の溝12が形成されているので、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。   Further, the substrate 10 after the groove forming step ST2 of the method for manufacturing a package substrate according to the first embodiment has the concave groove 12 formed on one surface 101 at a position surrounding the device chip 2; This has the effect that the step between the device chip 2 and the resin 3 can be suppressed.

〔実施形態2〕
本発明の実施形態2に係るパッケージ基板の製造方法及び基板を図面に基づいて説明する。図11は、実施形態2に係るパッケージ基板の製造方法の流れを示すフローチャートである。なお、実施形態2において、実施形態1と同一部分には同一符号を付して説明を省略する。
[Embodiment 2]
A method for manufacturing a package substrate and a substrate according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 11 is a flowchart illustrating the flow of the method of manufacturing the package substrate according to the second embodiment. In the second embodiment, the same parts as those in the first embodiment are denoted by the same reference numerals, and the description is omitted.

実施形態2に係るパッケージ基板の製造方法は、実施形態1と同様に、パッケージ基板1を製造する方法であり、図11に示すように、粘着性部材準備ステップST11と、溝形成ステップST12と、デバイスチップ固定ステップST13と、樹脂封止ステップST14と、粘着性部材除去ステップST15と、再配線層形成ステップST16とを備える。   The method of manufacturing the package substrate according to the second embodiment is a method of manufacturing the package substrate 1 as in the first embodiment. As shown in FIG. 11, an adhesive member preparing step ST11, a groove forming step ST12, The method includes a device chip fixing step ST13, a resin sealing step ST14, an adhesive member removing step ST15, and a rewiring layer forming step ST16.

(粘着性部材準備ステップ)
図12は、図11に示されたパッケージ基板の製造方法の粘着性部材準備ステップを示す断面図である。粘着性部材準備ステップST11は、図12に示す粘着性部材である粘着テープ15を準備するステップである。
(Adhesive member preparation step)
FIG. 12 is a cross-sectional view showing an adhesive member preparing step of the method for manufacturing the package substrate shown in FIG. The adhesive member preparing step ST11 is a step of preparing the adhesive tape 15 which is the adhesive member shown in FIG.

実施形態2において、粘着テープ15は、平面形状がパッケージ基板1の平面形状と等しい板状に形成され、平板状の基材層16と、基材層16に積層された粘着層17とを備えて、粘着層17が基材層16に積層されている。基材層16は、可撓性を有する合成樹脂により構成され、粘着層17は、粘着性を有する合成樹脂により構成されている。基材層16の表面161と、粘着層17の表面171とは、互いに平行に形成されている。粘着層17は、個片化された複数のデバイスチップ2を粘着テープ15に固定するためのものである。なお、平面視において、粘着テープ15に対するデバイスチップ2が配設される位置は、予め定められている。即ち、粘着テープ15における互いに隣り合うデバイスチップ2間の間隔23は、予め定められている。実施形態2に係るパッケージ基板の製造方法は、粘着性部材準備ステップST11において、粘着テープ15を準備すると、溝形成ステップST12に進む。なお、本発明は、粘着テープ15が、基材層16の両側に粘着層17を備え、実施形態1のように基板10上に固定された状態を粘着性部材準備ステップST11としても良い。   In the second embodiment, the adhesive tape 15 is formed in a plate shape having a planar shape equal to the planar shape of the package substrate 1, and includes a flat base material layer 16 and an adhesive layer 17 laminated on the base material layer 16. Thus, the adhesive layer 17 is laminated on the base material layer 16. The base layer 16 is made of a synthetic resin having flexibility, and the adhesive layer 17 is made of a synthetic resin having adhesive property. The surface 161 of the base layer 16 and the surface 171 of the adhesive layer 17 are formed parallel to each other. The adhesive layer 17 is for fixing the plurality of individualized device chips 2 to the adhesive tape 15. In a plan view, the position at which the device chip 2 is provided with respect to the adhesive tape 15 is predetermined. That is, the interval 23 between the device chips 2 adjacent to each other in the adhesive tape 15 is predetermined. In the method for manufacturing a package substrate according to the second embodiment, when the adhesive tape 15 is prepared in the adhesive member preparing step ST11, the process proceeds to the groove forming step ST12. In the present invention, the state in which the adhesive tape 15 includes the adhesive layers 17 on both sides of the base material layer 16 and is fixed on the substrate 10 as in the first embodiment may be regarded as an adhesive member preparing step ST11.

(溝形成ステップ)
図13は、図11に示されたパッケージ基板の製造方法の溝形成ステップ後の粘着性部材の要部の断面図である。図14は、図11に示されたパッケージ基板の製造方法の溝形成ステップ後の粘着性部材の要部の平面図である。溝形成ステップST12は、樹脂封止ステップST14の実施前に、粘着テープ15の平面視において、溝18を粘着層17の表面171の各デバイスチップ2を囲繞する位置に形成するステップである。
(Groove forming step)
FIG. 13 is a cross-sectional view of a main part of the adhesive member after the groove forming step in the method of manufacturing the package substrate shown in FIG. FIG. 14 is a plan view of a main part of the adhesive member after a groove forming step in the method of manufacturing the package substrate shown in FIG. The groove forming step ST12 is a step of forming the groove 18 on the surface 171 of the adhesive layer 17 at a position surrounding each device chip 2 in a plan view of the adhesive tape 15 before the resin sealing step ST14 is performed.

溝形成ステップST12は、レーザービームを粘着テープ15の粘着層17の表面171に照射するアブレーション加工、切削ブレードを粘着テープ15の粘着層17の表面171に切り込ませる切削加工、又は粘着テープ15の粘着層17の表面171の互いに隣り合うデバイスチップ2間の位置をエッチングするエッチング加工により、図13に示すように、溝18を形成する。また、実施形態2において、溝形成ステップST12は、図14に示すように、粘着層17の表面171上に溝18を格子状に形成して、平面視において表面171上における互いに隣り合うデバイスチップ2間の位置に溝18を形成する。なお、実施形態2では、溝18の幅182は、デバイスチップ2間の間隔23と等しい。   The groove forming step ST12 includes an ablation process of irradiating the surface 171 of the adhesive layer 17 of the adhesive tape 15 with a laser beam, a cutting process of cutting a cutting blade into the surface 171 of the adhesive layer 17 of the adhesive tape 15, or a process of cutting the adhesive tape 15. As shown in FIG. 13, a groove 18 is formed by an etching process for etching a position between the device chips 2 adjacent to each other on the surface 171 of the adhesive layer 17. Further, in the second embodiment, as shown in FIG. 14, in the groove forming step ST12, the grooves 18 are formed in a lattice pattern on the surface 171 of the adhesive layer 17, and the device chips adjacent to each other on the surface 171 in plan view are formed. A groove 18 is formed at a position between the two. In the second embodiment, the width 182 of the groove 18 is equal to the interval 23 between the device chips 2.

また、溝形成ステップST12では、仮に粘着層17の表面171に溝18を形成しない場合にデバイスチップ固定ステップST13においてデバイスチップ2の外縁に生じる粘着層17の盛り上がりを相殺する深さ181及び幅182の溝18を形成する。即ち、溝形成ステップST12において形成される溝18の深さ181及び幅182は、仮に粘着層17の表面171に溝18を形成しない場合にデバイスチップ固定ステップST13においてデバイスチップ2の外縁に生じる粘着層17の盛り上がりを相殺する値である。実施形態2では、溝18の深さ181及び幅182は、仮に粘着層17の表面171に溝18を形成しない場合にデバイスチップ固定ステップST13においてデバイスチップ2の外縁に生じる粘着層17の盛り上がりの下面21からの突出量及び幅と同等の値に定められている。   In the groove forming step ST12, if the groove 18 is not formed on the surface 171 of the adhesive layer 17, the depth 181 and the width 182 cancel the bulge of the adhesive layer 17 generated on the outer edge of the device chip 2 in the device chip fixing step ST13. Is formed. That is, the depth 181 and the width 182 of the groove 18 formed in the groove forming step ST12 are determined by the adhesive generated on the outer edge of the device chip 2 in the device chip fixing step ST13 if the groove 18 is not formed on the surface 171 of the adhesive layer 17. This value offsets the swelling of the layer 17. In the second embodiment, the depth 181 and the width 182 of the groove 18 correspond to the bulge of the adhesive layer 17 generated at the outer edge of the device chip 2 in the device chip fixing step ST13 if the groove 18 is not formed on the surface 171 of the adhesive layer 17. It is set to a value equivalent to the amount of protrusion from the lower surface 21 and the width.

このように、溝形成ステップST12後の粘着性部材である粘着テープ15は、基材層16と、基材層16に積層された粘着層17とを備え、かつ複数の個片化されたデバイスチップ2が粘着層17に押しつけられて、デバイスチップ2を固定する粘着性部材であって、粘着層17の表面171のデバイスチップ2を囲繞する位置に表面171から凹の溝18が形成されている。実施形態2に係るパッケージ基板の製造方法は、溝形成ステップST12において、粘着テープ15の粘着層17の表面171に溝18を形成すると、デバイスチップ固定ステップST13に進む。   As described above, the adhesive tape 15 as the adhesive member after the groove forming step ST12 includes the base layer 16 and the adhesive layer 17 laminated on the base layer 16, and includes a plurality of individualized devices. The chip 2 is pressed against the adhesive layer 17 to fix the device chip 2, and a concave groove 18 is formed on the surface 171 of the adhesive layer 17 at a position surrounding the device chip 2. I have. In the manufacturing method of the package substrate according to the second embodiment, when the groove 18 is formed on the surface 171 of the adhesive layer 17 of the adhesive tape 15 in the groove forming step ST12, the process proceeds to a device chip fixing step ST13.

(デバイスチップ固定ステップ)
図15は、図11に示されたパッケージ基板の製造方法のデバイスチップ固定ステップを示す断面図である。デバイスチップ固定ステップST13は、複数のデバイスチップ2を粘着層17に押しつけ、粘着テープ15に固定するステップである。
(Device chip fixing step)
FIG. 15 is a cross-sectional view showing a device chip fixing step of the method of manufacturing the package substrate shown in FIG. The device chip fixing step ST13 is a step of pressing the plurality of device chips 2 against the adhesive layer 17 and fixing the plurality of device chips 2 to the adhesive tape 15.

デバイスチップ固定ステップST13では、平面視において、粘着テープ15の粘着層17の表面171の予め定められたデバイスチップ2が配設される位置に各デバイスチップ2の下面21を押し付けて、図15に示すように、粘着テープ15の粘着層17の表面171上にデバイスチップ2を固定する。また、実施形態2では、デバイスチップ固定ステップST13において、粘着テープ15の溝18で区画されかつ溝18で囲まれた領域にデバイスチップ2の下面21を押しつけて、各デバイスチップ2を粘着テープ15に固定する。   In the device chip fixing step ST13, the lower surface 21 of each device chip 2 is pressed to a position where the predetermined device chip 2 is disposed on the surface 171 of the adhesive layer 17 of the adhesive tape 15 in a plan view, as shown in FIG. As shown, the device chip 2 is fixed on the surface 171 of the adhesive layer 17 of the adhesive tape 15. In the second embodiment, in the device chip fixing step ST13, the lower surface 21 of the device chip 2 is pressed into a region defined by the groove 18 of the adhesive tape 15 and surrounded by the groove 18 so that each device chip 2 is attached to the adhesive tape 15. Fixed to.

溝形成ステップST12において、粘着テープ15の粘着層17の表面171に溝18が形成されており、溝18の深さ181及び幅182が前述した値に形成されているので、粘着テープ15の粘着層17の表面171にデバイスチップ2を押し付けると、図15に示すように、デバイスチップ2間の粘着層17がデバイスチップ2の下面21と面一になる。実施形態2に係るパッケージ基板の製造方法は、デバイスチップ固定ステップST13において、パッケージ基板1を構成するすべてのデバイスチップ2を粘着テープ15に固定すると、樹脂封止ステップST14に進む。   In the groove forming step ST12, the groove 18 is formed on the surface 171 of the adhesive layer 17 of the adhesive tape 15, and the depth 181 and the width 182 of the groove 18 are formed to the values described above. When the device chip 2 is pressed against the surface 171 of the layer 17, the adhesive layer 17 between the device chips 2 is flush with the lower surface 21 of the device chip 2 as shown in FIG. In the method for manufacturing a package substrate according to the second embodiment, when all the device chips 2 constituting the package substrate 1 are fixed to the adhesive tape 15 in the device chip fixing step ST13, the process proceeds to a resin sealing step ST14.

(樹脂封止ステップ)
図16は、図11に示されたパッケージ基板の製造方法の樹脂封止ステップを示す断面図である。樹脂封止ステップST14は、粘着テープ15に固定された複数のデバイスチップ2を樹脂3で封止するステップである。
(Resin sealing step)
FIG. 16 is a cross-sectional view showing a resin sealing step of the method for manufacturing the package substrate shown in FIG. The resin sealing step ST14 is a step of sealing the plurality of device chips 2 fixed to the adhesive tape 15 with the resin 3.

樹脂封止ステップST14では、図16に示すように、粘着テープ15の粘着層17全体上を樹脂3で被覆して、デバイスチップ2の下面21以外の外表面を樹脂3で覆って、樹脂3内に複数のデバイスチップ2を埋設して、樹脂3を硬化させる。樹脂封止ステップST14では、硬化した樹脂3は、デバイスチップ固定ステップST13において、デバイスチップ2間の粘着層17がデバイスチップ2の下面21と面一になっているので、デバイスチップ2間の樹脂3がデバイスチップ2の下面21と面一になる。実施形態2に係るパッケージ基板の製造方法は、樹脂封止ステップST14において、基板10に固定されたすべてのデバイスチップ2を樹脂3で封止すると、粘着性部材除去ステップST15に進む。   In the resin sealing step ST14, as shown in FIG. 16, the entire adhesive layer 17 of the adhesive tape 15 is covered with the resin 3, and the outer surface other than the lower surface 21 of the device chip 2 is covered with the resin 3. A plurality of device chips 2 are embedded in the inside, and the resin 3 is cured. In the resin encapsulation step ST14, the cured resin 3 is filled with the resin between the device chips 2 because the adhesive layer 17 between the device chips 2 is flush with the lower surface 21 of the device chip 2 in the device chip fixing step ST13. 3 is flush with the lower surface 21 of the device chip 2. In the method of manufacturing the package substrate according to the second embodiment, when all the device chips 2 fixed to the substrate 10 are sealed with the resin 3 in the resin sealing step ST14, the process proceeds to the adhesive member removing step ST15.

(粘着性部材除去ステップ)
図17は、図11に示されたパッケージ基板の製造方法の粘着性部材除去ステップを示す断面図である。粘着性部材除去ステップST15は、樹脂封止ステップST14の実施後に、粘着テープ15を剥離するステップである。
(Adhesive member removal step)
FIG. 17 is a cross-sectional view illustrating an adhesive member removing step of the method of manufacturing the package substrate illustrated in FIG. The adhesive member removing step ST15 is a step of peeling off the adhesive tape 15 after performing the resin sealing step ST14.

粘着性部材除去ステップST15では、図17に示すように、粘着テープ15をデバイスチップ2の下面21及びデバイスチップ2間の樹脂3から剥離して、デバイスチップ2の下面21及び電極22を露出させる。実施形態2に係るパッケージ基板の製造方法は、粘着性部材除去ステップST15において、粘着テープ15をデバイスチップ2及び樹脂3から剥離すると、再配線層形成ステップST16に進む。   In the adhesive member removing step ST15, as shown in FIG. 17, the adhesive tape 15 is peeled from the lower surface 21 of the device chip 2 and the resin 3 between the device chips 2 to expose the lower surface 21 of the device chip 2 and the electrodes 22. . In the method for manufacturing a package substrate according to the second embodiment, when the adhesive tape 15 is separated from the device chip 2 and the resin 3 in the adhesive member removing step ST15, the process proceeds to a rewiring layer forming step ST16.

(再配線層形成ステップ)
図18は、図11に示されたパッケージ基板の製造方法の再配線層形成ステップを示す断面図である。再配線層形成ステップST16は、基板除去ステップST5の実施後に、デバイスチップ2の下面21に再配線層4を積層するステップである。
(Rewiring layer forming step)
FIG. 18 is a cross-sectional view showing a step of forming a rewiring layer in the method of manufacturing the package substrate shown in FIG. The rewiring layer forming step ST16 is a step of laminating the rewiring layer 4 on the lower surface 21 of the device chip 2 after performing the substrate removing step ST5.

再配線層形成ステップST16では、図18に示すように、樹脂3により封止されたデバイスチップ2の下面21及び樹脂3に導電性を有する金属からなる再配線層4を積層する。実施形態1に係るパッケージ基板の製造方法は、再配線層形成ステップST16において、デバイスチップ2の下面21に再配線層4を積層すると、終了する。なお、本発明は、再配線層形成ステップST16において、再配線層4をデバイスチップ2の電極22とプリント配線基板の配線パターンとを所望のパターンで接続する形状に形成しても良い。   In the rewiring layer forming step ST16, as shown in FIG. 18, the rewiring layer 4 made of a conductive metal is laminated on the lower surface 21 of the device chip 2 sealed with the resin 3 and the resin 3. The method of manufacturing the package substrate according to the first embodiment ends when the rewiring layer 4 is stacked on the lower surface 21 of the device chip 2 in the rewiring layer forming step ST16. In the present invention, in the rewiring layer forming step ST16, the rewiring layer 4 may be formed in a shape that connects the electrodes 22 of the device chip 2 and the wiring pattern of the printed wiring board in a desired pattern.

以上説明したように、実施形態2に係るパッケージ基板の製造方法は、溝形成ステップST12において、粘着テープ15の粘着層17の表面171のデバイスチップ2間の位置に溝18を形成するので、デバイスチップ固定ステップST3において、粘着テープ15の粘着層17にデバイスチップ2を押し付けても、デバイスチップ2間において粘着層17の表面171がデバイスチップ2の下面21と面一になる。その結果、パッケージ基板の製造方法は、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。   As described above, the manufacturing method of the package substrate according to the second embodiment forms the groove 18 at the position between the device chips 2 on the surface 171 of the adhesive layer 17 of the adhesive tape 15 in the groove forming step ST12. In the chip fixing step ST3, even if the device chip 2 is pressed against the adhesive layer 17 of the adhesive tape 15, the surface 171 of the adhesive layer 17 is flush with the lower surface 21 of the device chip 2 between the device chips 2. As a result, the method of manufacturing the package substrate has an effect that a step between the device chip 2 and the resin 3 of the package substrate 1 can be suppressed.

また、実施形態2に係るパッケージ基板の製造方法は、溝18の深さ181及び幅182が粘着層17の盛り上がりを相殺する値であるため、樹脂3とデバイスチップ2との段差をより抑制することが出来る。   In the method of manufacturing the package substrate according to the second embodiment, since the depth 181 and the width 182 of the groove 18 are values that offset the rise of the adhesive layer 17, the step between the resin 3 and the device chip 2 is further suppressed. I can do it.

また、実施形態2に係るパッケージ基板の製造方法の溝形成ステップST2後の粘着テープ15は、粘着層17の表面171のデバイスチップ2を囲繞する位置に表面171から凹の溝18が形成されているので、パッケージ基板1のデバイスチップ2と樹脂3との間の段差を抑制することができるという効果を奏する。   The adhesive tape 15 after the groove forming step ST2 of the method for manufacturing a package substrate according to the second embodiment has a groove 18 recessed from the surface 171 at a position surrounding the device chip 2 on the surface 171 of the adhesive layer 17. Therefore, there is an effect that a step between the device chip 2 of the package substrate 1 and the resin 3 can be suppressed.

なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。   Note that the present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the gist of the present invention.

1 パッケージ基板
2 デバイスチップ
3 樹脂
10 基板
11 粘着性部材
12,18 溝
15 粘着テープ(粘着性部材)
16 基材層
17 粘着層
101 一方の表面(表面)
121,181 深さ
122,182 幅
171 表面
ST1 基板準備ステップ
ST2,ST12 溝形成ステップ
ST3,ST13 デバイスチップ固定ステップ
ST4,ST14 樹脂封止ステップ
ST5 基板除去ステップ
ST11 粘着性部材準備ステップ
ST15 粘着性部材除去ステップ
DESCRIPTION OF SYMBOLS 1 Package board 2 Device chip 3 Resin 10 Substrate 11 Adhesive member 12, 18 Groove 15 Adhesive tape (adhesive member)
16 Base material layer 17 Adhesive layer 101 One surface (surface)
121,181 Depth 122,182 Width 171 Surface ST1 Substrate preparation step ST2, ST12 Groove formation step ST3, ST13 Device chip fixing step ST4, ST14 Resin sealing step ST5 Substrate removal step ST11 Adhesive member preparation step ST15 Adhesive member removal Steps

Claims (4)

パッケージ基板の製造方法であって、
個片化されたデバイスチップを固定するための粘着性部材が積層される基板を準備する基板準備ステップと、
該基板に該粘着性部材を積層し複数の該デバイスチップを該粘着性部材に押しつけ該基板に固定するデバイスチップ固定ステップと、
該デバイスチップを樹脂で封止する樹脂封止ステップと、
該樹脂封止ステップの実施後に該基板を剥離する基板除去ステップと、を備え、
該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着性部材の盛り上がりを相殺する深さ及び幅の溝を、該基板の各デバイスチップを囲繞する位置に形成する基板の溝形成ステップを更に備え、
該デバイスチップ固定ステップにおいて、
該溝で区画された領域に該デバイスチップを固定することを特徴とする、
パッケージ基板の製造方法。
A method of manufacturing a package substrate, comprising:
A substrate preparation step of preparing a substrate on which an adhesive member for fixing the singulated device chip is laminated,
A device chip fixing step of laminating the adhesive member on the substrate and pressing a plurality of the device chips against the adhesive member to fix the device chip to the substrate;
A resin sealing step of sealing the device chip with a resin,
A substrate removing step of peeling the substrate after performing the resin sealing step,
The device chip fixing step further includes a substrate groove forming step of forming a groove having a depth and a width at a position surrounding each device chip of the substrate to offset a bulge of the adhesive member generated at an outer edge of the device chip. Prepared,
In the device chip fixing step,
Fixing the device chip in an area defined by the groove,
Manufacturing method of package substrate.
パッケージ基板の製造方法であって、
個片化されたデバイスチップを固定するための粘着層が基材層に積層された粘着性部材を準備する粘着性部材準備ステップと、
複数の該デバイスチップを該粘着層に押しつけ該粘着性部材に固定するデバイスチップ固定ステップと、
該デバイスチップを樹脂で封止する樹脂封止ステップと、
該樹脂封止ステップの実施後に該粘着性部材を剥離する粘着性部材除去ステップと、を備え、
該デバイスチップ固定ステップにおいて該デバイスチップの外縁に生じる該粘着層の盛り上がりを相殺する深さ及び幅の溝を、該粘着層の各デバイスチップを囲繞する位置に形成する粘着性部材の溝形成ステップを更に備え、
該デバイスチップ固定ステップにおいて、
該粘着性部材の溝で区画された領域にデバイスチップを固定することを特徴とする、
パッケージ基板の製造方法。
A method of manufacturing a package substrate, comprising:
An adhesive member preparation step of preparing an adhesive member in which an adhesive layer for fixing the singulated device chip is laminated on the base material layer,
A device chip fixing step of pressing a plurality of the device chips against the adhesive layer and fixing the device chip to the adhesive member;
A resin sealing step of sealing the device chip with a resin,
An adhesive member removing step of peeling the adhesive member after performing the resin sealing step,
Forming a groove of a depth and a width at a position surrounding each device chip of the adhesive layer to offset a bulge of the adhesive layer generated at an outer edge of the device chip in the device chip fixing step; Further comprising
In the device chip fixing step,
Fixing a device chip in a region defined by the groove of the adhesive member,
Manufacturing method of package substrate.
表面に積層される粘着性部材に複数の個片化されたデバイスチップが押しつけられて、該デバイスチップを固定する基板であって、
該表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする基板。
A plurality of individualized device chips are pressed against the adhesive member laminated on the surface, and a substrate for fixing the device chips,
A substrate, wherein a groove recessed from the surface is formed at a position on the surface surrounding the device chip.
基材層と、基材層に積層された粘着層とを備え、かつ複数の個片化されたデバイスチップが該粘着層に押しつけられて、該デバイスチップを固定する粘着性部材であって、
該粘着層の表面の該デバイスチップを囲繞する位置に該表面から凹の溝が形成されていることを特徴とする粘着性部材。
A substrate member, comprising an adhesive layer laminated on the substrate layer, and a plurality of individualized device chips are pressed against the adhesive layer, an adhesive member for fixing the device chip,
A pressure-sensitive adhesive member, wherein a concave groove is formed on the surface of the pressure-sensitive adhesive layer at a position surrounding the device chip.
JP2018148515A 2018-08-07 2018-08-07 Package substrate manufacturing method, substrate and adhesive member Active JP7104582B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018148515A JP7104582B2 (en) 2018-08-07 2018-08-07 Package substrate manufacturing method, substrate and adhesive member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018148515A JP7104582B2 (en) 2018-08-07 2018-08-07 Package substrate manufacturing method, substrate and adhesive member

Publications (2)

Publication Number Publication Date
JP2020025011A true JP2020025011A (en) 2020-02-13
JP7104582B2 JP7104582B2 (en) 2022-07-21

Family

ID=69618914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018148515A Active JP7104582B2 (en) 2018-08-07 2018-08-07 Package substrate manufacturing method, substrate and adhesive member

Country Status (1)

Country Link
JP (1) JP7104582B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109306A (en) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd Manufacturing method of semiconductor package
WO2013179766A1 (en) * 2012-05-30 2013-12-05 オリンパス株式会社 Imaging device, semiconductor device, and imaging unit
JP2014123775A (en) * 2014-03-19 2014-07-03 Shinko Electric Ind Co Ltd Semiconductor package and method of manufacturing the same
JP2018117049A (en) * 2017-01-18 2018-07-26 株式会社ディスコ Manufacturing method of package device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109306A (en) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd Manufacturing method of semiconductor package
WO2013179766A1 (en) * 2012-05-30 2013-12-05 オリンパス株式会社 Imaging device, semiconductor device, and imaging unit
JP2014123775A (en) * 2014-03-19 2014-07-03 Shinko Electric Ind Co Ltd Semiconductor package and method of manufacturing the same
JP2018117049A (en) * 2017-01-18 2018-07-26 株式会社ディスコ Manufacturing method of package device

Also Published As

Publication number Publication date
JP7104582B2 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
JP5297139B2 (en) Wiring board and manufacturing method thereof
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
US9842794B2 (en) Semiconductor package with integrated heatsink
US20160351462A1 (en) Fan-out wafer level package and fabrication method thereof
JP2010114187A (en) Wiring substrate and method of manufacturing the wiring substrate
TWI677035B (en) Semiconductor package and method for forming thereof
JP2010232471A (en) Method for producing semiconductor device, and semiconductor device
EP2769406B1 (en) Low warpage wafer bonding through use of slotted substrates
US9093441B2 (en) Semiconductor packages including semiconductor chips having protrusions and methods of fabricating the same
JP7104582B2 (en) Package substrate manufacturing method, substrate and adhesive member
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
JP2008120947A (en) Transcription tape and method for producing semiconductor device using the transcription tape
JP2020061511A (en) Lamination body of electrical component and manufacturing method of the same
TW201415591A (en) Semiconductor device and manufacturing method of the same
TWI689001B (en) Semiconductor device
US20150004752A1 (en) Semiconductor package, semiconductor substrate, semiconductor structure and fabrication method thereof
KR101054565B1 (en) Semiconductor package and manufacturing method thereof
KR20170026372A (en) Method for producing wiring board, and wiring board
JP2007012712A (en) Semiconductor device and manufacturing method thereof
TWI621231B (en) Manufacturing method of chip package structure and substrate structure
JP6149476B2 (en) Manufacturing method of semiconductor device
KR102035145B1 (en) Method for cutting package
JP7443689B2 (en) Manufacturing method of electronic component built-in board
JP2012019022A (en) Method for manufacturing electronic component module
CN108022845B (en) Chip packaging method and packaging structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220708

R150 Certificate of patent or registration of utility model

Ref document number: 7104582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150