JP2020018055A - Switch drive circuit - Google Patents
Switch drive circuit Download PDFInfo
- Publication number
- JP2020018055A JP2020018055A JP2018138383A JP2018138383A JP2020018055A JP 2020018055 A JP2020018055 A JP 2020018055A JP 2018138383 A JP2018138383 A JP 2018138383A JP 2018138383 A JP2018138383 A JP 2018138383A JP 2020018055 A JP2020018055 A JP 2020018055A
- Authority
- JP
- Japan
- Prior art keywords
- drive
- pattern
- switch
- control board
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、スイッチの駆動回路に関する。 The present invention relates to a switch driving circuit.
従来、例えば特許文献１に見られるように、互いに並列接続された複数のスイッチを駆動する駆動回路が知られている。駆動回路は、複数のスイッチのうち駆動対象として割り振られたスイッチ毎に設けられたドライブＩＣを備えている。各ドライブＩＣは、自身の駆動対象とするスイッチの駆動制御を行う。 2. Description of the Related Art Conventionally, a driving circuit that drives a plurality of switches connected in parallel to each other has been known as disclosed in Patent Document 1, for example. The drive circuit includes a drive IC provided for each switch assigned as a drive target among the plurality of switches. Each drive IC controls the drive of a switch to be driven by itself.
オフ状態及びオン状態のうち、一方の状態から他方の状態へと各スイッチのスイッチング状態の切り替えを同期させる構成が採用され得る。この構成において、複数のスイッチのスイッチング状態の切り替えタイミングが大きくずれ得る。この場合、複数のスイッチのうち一部のスイッチに偏って電流が流れ、偏って電流が流れたスイッチの信頼性が低下する懸念がある。 A configuration may be employed in which the switching of the switching state of each switch is synchronized from one state to the other state from the off state and the on state. In this configuration, the switching timings of the switching states of the plurality of switches may be greatly shifted. In this case, there is a concern that the current may flow unevenly to some of the switches, and the reliability of the switch in which the current flows unevenly may be reduced.
本発明は、複数のスイッチそれぞれに流れる電流の偏りを抑制できるスイッチの駆動回路を提供することを主たる目的とする。 It is a main object of the present invention to provide a switch drive circuit capable of suppressing bias of current flowing through each of a plurality of switches.
本発明は、互いに並列接続された複数のスイッチを駆動するスイッチの駆動回路において、複数の前記スイッチのうち駆動対象として割り振られたスイッチ毎に設けられ、前記スイッチの駆動制御を行うための端子を有するドライブＩＣと、前記各ドライブＩＣについて、駆動対象として割り振られた前記スイッチのゲートと前記端子とを電気的に接続する電荷移動経路と、を備え、前記各電荷移動経路のインピーダンスが等しくされている。 The present invention provides, in a switch driving circuit for driving a plurality of switches connected in parallel to each other, a terminal provided for each of the switches allocated as a drive target among the plurality of switches, and a terminal for performing drive control of the switches. And a charge transfer path for electrically connecting the gate and the terminal of the switch allocated as a drive target for each of the drive ICs, wherein the impedance of each charge transfer path is equalized. I have.
各ドライブＩＣは、スイッチの駆動制御を行うための端子を有している。各ドライブＩＣについて、駆動対象として割り振られたスイッチのゲートと上記端子とは、電荷移動経路により電気的に接続されている。ここで、各電荷移動経路のインピーダンスがばらつくと、複数のスイッチのスイッチング状態の切り替えタイミングが大きくばらつく。 Each drive IC has a terminal for performing switch drive control. In each drive IC, the gate of the switch assigned as a drive target and the terminal are electrically connected by a charge transfer path. Here, when the impedance of each charge transfer path varies, the switching timing of the switching state of the plurality of switches greatly varies.
そこで、本発明では、各電荷移動経路のインピーダンスが等しくされている。このため、複数のスイッチのスイッチング状態の切り替えタイミングのずれを抑制することができる。これにより、複数のスイッチそれぞれに流れる電流の偏りを抑制することができる。 Therefore, in the present invention, the impedance of each charge transfer path is made equal. For this reason, it is possible to suppress a shift in the switching timing of the switching state of the plurality of switches. Thus, the bias of the current flowing through each of the plurality of switches can be suppressed.
＜第１実施形態＞
以下、本発明に係るスイッチの駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。
<First embodiment>
Hereinafter, a first embodiment of a switch driving circuit according to the present invention will be described with reference to the drawings.
図１に示すように、制御システムは、回転電機１０と、インバータ２０と、直流電源としての蓄電池２１と、制御装置３０とを備えている。本実施形態において、制御システムは車両に搭載されている。回転電機１０は、星形結線された３相の巻線１１を備えている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機１０は、例えば同期機である。
As shown in FIG. 1, the control system includes a rotating
回転電機１０は、インバータ２０を介して蓄電池２１に接続されている。蓄電池２１及びインバータ２０の間には、平滑コンデンサ２２が設けられている。インバータ２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上，下アームスイッチの直列接続体を備えている。本実施形態では、上，下アームそれぞれが、第１，第２，第３，第４スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤの並列接続体で構成されている。第１，第２，第３，第４スイッチＳＷＡ，ＳＷＢ，ＳＷＣ，ＳＷＤには、第１，第２，第３，第４フリーホイールダイオードＤＡ，ＤＢ，ＤＣ，ＤＤが逆並列に接続されている。上アームにおいて、各スイッチＳＷＡ〜ＳＷＤの高電位側端子には、平滑コンデンサ２２の第１端が接続され、下アームにおいて、各スイッチＳＷＡ〜ＳＷＤの低電位側端子には、平滑コンデンサ２２の第２端が接続されている。上アームの各スイッチＳＷＡ〜ＳＷＤの低電位側端子と下アームの各スイッチＳＷＡ〜ＳＷＤの高電位側端子との接続点には、回転電機１０の巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。本実施形態において、各スイッチＳＷＡ〜ＳＷＤは、ＳｉデバイスのＩＧＢＴが用いられている。このため、各スイッチＳＷＡ〜ＳＷＤの高電位側端子はコレクタであり、低電位側端子はエミッタである。
The rotating
制御装置３０は、回転電機１０の制御量をその指令値に制御すべく、インバータ２０を操作する。制御量は、例えばトルクである。制御装置３０は、デッドタイムを挟みつつインバータ２０の上，下アームのスイッチを交互にオン状態とすべく、上，下アームそれぞれに対応する駆動回路に対して駆動信号ＳＧを出力する。駆動信号ＳＧは、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。
The
続いて、図２を用いて、駆動回路の電気的構成について説明する。 Subsequently, an electrical configuration of the drive circuit will be described with reference to FIG.
本実施形態では、駆動回路として、第１駆動回路４０及び第２駆動回路６０が備えられている。第１駆動回路４０は、第１ドライブＩＣ５０を備え、第２駆動回路６０は、第２ドライブＩＣ７０を備えている。第１〜第４スイッチＳＷＡ〜ＳＷＤのうち、第１，第２スイッチＳＷＡ，ＳＷＢが第１駆動回路４０の駆動対象として割り振られており、第３，第４スイッチＳＷＣ，ＳＷＤが第２駆動回路６０の駆動対象として割り振られている。
In the present embodiment, a
第１ドライブＩＣ５０は、第１充電スイッチ５１、第１放電スイッチ５２、第１充電バッファ５３及び第１放電バッファ５４を備えている。本実施形態において、第１充電スイッチ５１はＰチャネルＭＯＳＦＥＴであり、第１放電スイッチ５２はＮチャネルＭＯＳＦＥＴである。第１充電スイッチ５１のソースには、第１定電圧電源５５が接続され、第１充電スイッチ５１のドレインには、第１ドライブＩＣ５０の第１Ａ端子Ｔ１Ａが接続されている。
The first drive IC 50 includes a
第１駆動回路４０は、第１充電抵抗体４１、第１放電抵抗体４２、第１Ａ調整抵抗体４３Ａ及び第１Ｂ調整抵抗体４３Ｂを備えている。第１充電抵抗体４１の第１端には、第１Ａ端子Ｔ１Ａが接続され、第１充電抵抗体４１の第２端には、第１Ａ調整抵抗体４３Ａ及び第１Ｂ調整抵抗体４３Ｂそれぞれの第１端が接続されている。第１Ａ調整抵抗体４３Ａの第２端には、第１スイッチＳＷＡのゲートが接続され、第１Ｂ調整抵抗体４３Ｂの第２端には、第２スイッチＳＷＢのゲートが接続されている。
The
第１Ａ調整抵抗体４３Ａ及び第１Ｂ調整抵抗体４３Ｂそれぞれの第１端には、第１放電抵抗体４２の第１端が接続され、第１放電抵抗体４２の第２端には、第１ドライブＩＣ５０の第１Ｂ端子Ｔ１Ｂが接続されている。第１Ｂ端子Ｔ１Ｂには、第１放電スイッチ５２のドレインが接続され、第１放電スイッチ５２のソースには、第１，第２スイッチＳＷＡ，ＳＷＢのエミッタが接続されている。
The first end of the
第２ドライブＩＣ７０は、第２充電スイッチ７１、第２放電スイッチ７２、第２充電バッファ７３及び第２放電バッファ７４を備えている。本実施形態において、第２充電スイッチ７１はＰチャネルＭＯＳＦＥＴであり、第２放電スイッチ７２はＮチャネルＭＯＳＦＥＴである。第２充電スイッチ７１のソースには、第２定電圧電源７５が接続され、第２充電スイッチ７１のドレインには、第２ドライブＩＣ７０の第２Ａ端子Ｔ２Ａが接続されている。本実施形態において、第２定電圧電源７５の出力電圧と、第１定電圧電源５５の出力電圧とは同じ値とされている。
The
第２駆動回路６０は、第２充電抵抗体６１、第２放電抵抗体６２、第２Ａ調整抵抗体６３Ａ及び第２Ｂ調整抵抗体６３Ｂを備えている。第２充電抵抗体６１の第１端には、第２Ａ端子Ｔ２Ａが接続され、第２充電抵抗体６１の第２端には、第２Ａ調整抵抗体６３Ａ及び第２Ｂ調整抵抗体６３Ｂそれぞれの第１端が接続されている。第２Ａ調整抵抗体６３Ａの第２端には、第３スイッチＳＷＣのゲートが接続され、第２Ｂ調整抵抗体６３Ｂの第２端には、第４スイッチＳＷＤのゲートが接続されている。
The
第２Ａ調整抵抗体６３Ａ及び第２Ｂ調整抵抗体６３Ｂそれぞれの第１端には、第２放電抵抗体６２の第１端が接続され、第２放電抵抗体６２の第２端には、第２ドライブＩＣ７０の第２Ｂ端子Ｔ２Ｂが接続されている。第２Ｂ端子Ｔ２Ｂには、第２放電スイッチ７２のドレインが接続され、第２放電スイッチ７２のソースには、第３，第４スイッチＳＷＣ，ＳＷＤのエミッタが接続されている。
The first end of the
本実施形態において、第１充電抵抗体４１の抵抗値と、第２充電抵抗体６１の抵抗値とは同じ値とされ、第１放電抵抗体４２の抵抗値と、第２放電抵抗体６２の抵抗値とは同じ値とされている。また、各調整抵抗体４３Ａ，４３Ｂ，６３Ａ，６３Ｂの抵抗値は、互いに同じ値とされている。
In the present embodiment, the resistance value of the
なお、本実施形態において、第１Ａ端子Ｔ１Ａ及び第２Ａ端子Ｔ２Ａが、スイッチの駆動制御を行うための充電端子に相当し、第１Ｂ端子Ｔ１Ｂ及び第２Ｂ端子Ｔ２Ｂが、スイッチの駆動制御を行うための放電端子に相当する。 Note that, in the present embodiment, the first A terminal T1A and the second A terminal T2A correspond to charging terminals for performing switch drive control, and the first B terminal T1B and the second B terminal T2B perform switch drive control. Corresponding to the discharge terminal.
本実施形態では、第１〜第４スイッチＳＷＡ〜ＳＷＤのオン状態への切替タイミング及びオフ状態への切替タイミングを同期させるようにしている。このため、本実施形態では、第１ドライブＩＣ５０及び第２ドライブＩＣ７０には、制御装置３０により生成された共通の駆動信号ＳＧが絶縁伝達部３１を介して入力される。絶縁伝達部３１は、例えば、フォトカプラである。
In the present embodiment, the switching timing of the first to fourth switches SWA to SWD to the ON state and the switching timing to the OFF state are synchronized. For this reason, in the present embodiment, the common drive signal SG generated by the
第１ドライブＩＣ５０には、絶縁伝達部３１及び第１Ｃ端子Ｔ１Ｃを介して駆動信号ＳＧが入力される。第１ドライブＩＣ５０において、第１充電バッファ５３及び第１放電バッファ５４に駆動信号ＳＧとしてオン指令が入力されると、第１充電バッファ５３により第１充電スイッチ５１がオン状態とされ、第１放電バッファ５４により第１放電スイッチ５２がオフ状態とされる。これにより、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が閾値電圧Ｖｔｈ以上となり、第１，第２スイッチＳＷＡ，ＳＷＢがオフ状態からオン状態に切り替えられる。
The drive signal SG is input to the
第２ドライブＩＣ７０には、絶縁伝達部３１及び第２Ｃ端子Ｔ２Ｃを介して駆動信号ＳＧが入力される。第２ドライブＩＣ７０において、第２充電バッファ７３及び第２放電バッファ７４に駆動信号ＳＧとしてオン指令が入力されると、第２充電バッファ７３により第２充電スイッチ７１がオン状態とされ、第２放電バッファ７４により第２放電スイッチ７２がオフ状態とされる。これにより、第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧が閾値電圧Ｖｔｈ以上となり、第３，第４スイッチＳＷＣ，ＳＷＤがオフ状態からオン状態に切り替えられる。
The drive signal SG is input to the
一方、第１ドライブＩＣ５０において、第１充電バッファ５３及び第１放電バッファ５４に駆動信号ＳＧとしてオフ指令が入力されると、第１充電バッファ５３により第１充電スイッチ５１がオフ状態とされ、第１放電バッファ５４により第１放電スイッチ５２がオン状態とされる。これにより、第１，第２スイッチＳＷＡ，ＳＷＢのゲート電圧が閾値電圧Ｖｔｈ未満となり、第１，第２スイッチＳＷＡ，ＳＷＢがオン状態からオフ状態に切り替えられる。
On the other hand, in the
第２ドライブＩＣ７０において、第２充電バッファ７３及び第２放電バッファ７４に駆動信号ＳＧとしてオフ指令が入力されると、第２充電バッファ７３により第２充電スイッチ７１がオフ状態とされ、第２放電バッファ７４により第２放電スイッチ７２がオン状態とされる。これにより、第３，第４スイッチＳＷＣ，ＳＷＤのゲート電圧が閾値電圧Ｖｔｈ未満となり、第３，第４スイッチＳＷＣ，ＳＷＤがオン状態からオフ状態に切り替えられる。
In the
続いて、図３及び図４を用いて、駆動回路の各電子部品の配置について説明する。 Subsequently, the arrangement of each electronic component of the drive circuit will be described with reference to FIGS.
各駆動回路４０，６０を構成する制御基板９０の第１面９０Ａ及び第１面９０Ａの裏面である第２面９０Ｂのうち、第２面９０Ｂのみに、第１，第２駆動回路４０，６０が設けられている。絶縁伝達部３１は、第２面９０Ｂに実装されている。
Of the
本実施形態において、第２面９０Ｂからの第１ドライブＩＣ５０の高さ寸法は、第２面９０Ｂからの絶縁伝達部３１の高さ寸法よりも大きい。また、第２面９０Ｂからの絶縁伝達部３１の高さ寸法は、第２面９０Ｂからの各抵抗体４１，４２，４３Ａ，４３Ｂ，６１，６２，６３Ａ，６３Ｂの高さ寸法よりも大きい。
In the present embodiment, the height of the
第１スイッチＳＷＡ、第１フリーホイールダイオードＤＡ、第２スイッチＳＷＢ及び第２フリーホイールダイオードＤＢは、第１パワーモジュール１００として一体化されている。第１パワーモジュール１００は、本体部１０１、制御端子１０２及びパワー端子１０３を備えている。本体部１０１は、扁平な直方体形状をなしている。本体部１０１には、第１スイッチＳＷＡ、第１フリーホイールダイオードＤＡ、第２スイッチＳＷＢ及び第２フリーホイールダイオードＤＢが内蔵されている。
The first switch SWA, the first freewheel diode DA, the second switch SWB, and the second freewheel diode DB are integrated as a
本体部１０１の対向する一対の表面のうち一方の面には、この表面から垂直に制御端子１０２が突出している。制御端子１０２は、第１スイッチＳＷＡ及び第２スイッチＳＷＢのゲート端子、並びに第１スイッチＳＷＡ及び第２スイッチＳＷＢのセンス端子等を含む。以降、制御端子１０２のうち、第１スイッチＳＷＡのゲートに接続されている端子を第１ゲート端子１１１と称し、第２スイッチＳＷＢのゲートに接続されている端子を第２ゲート端子１１２と称すこととする。本体部１０１の対向する一対の表面のうち他方の面には、この表面から垂直にパワー端子１０３が突出している。パワー端子１０３は、第１，第２スイッチＳＷＡ，ＳＷＢのコレクタ，エミッタに短絡される端子を含む。
On one of a pair of opposing surfaces of the
なお、第３スイッチＳＷＣ、第３フリーホイールダイオードＤＣ、第４スイッチＳＷＤ及び第４フリーホイールダイオードＤＤも、第２パワーモジュールとして一体化されている。本実施形態において、第２パワーモジュールの構成は、第１パワーモジュール１００の構成と同じである。本実施形態において、第２パワーモジュールの制御端子のうち、第３スイッチＳＷＣのゲートに接続されている端子を第３ゲート端子１１３と称し、第４スイッチＳＷＤのゲートに接続されている端子を第４ゲート端子１１４と称すこととする。制御基板９０には、第１〜第４ゲート端子１１１〜１１４が接続されている。図４に示すように、第１〜第４ゲート端子１１１〜１１４は、第２面９０Ｂの正面視において、一列に並んで配置されている。
The third switch SWC, the third freewheel diode DC, the fourth switch SWD, and the fourth freewheel diode DD are also integrated as a second power module. In the present embodiment, the configuration of the second power module is the same as the configuration of the
第１ドライブＩＣ５０は、第１ＩＣ本体部５８を備えている。第１ＩＣ本体部５８は、扁平な直方体形状をなしており、第１ＩＣ本体部５８には、第１充電スイッチ５１、第１放電スイッチ５２、第１充電バッファ５３及び第１放電バッファ５４が内蔵されている。第１ＩＣ本体部５８の対向する一対の側面のうち、一方に第１Ａ端子Ｔ１Ａ及び第１Ｂ端子Ｔ１Ｂが並んで設けられ、他方に第１Ｃ端子Ｔ１Ｃが設けられている。第１ドライブＩＣ５０は、第１Ａ端子Ｔ１Ａ及び第１Ｂ端子Ｔ１Ｂが第１ゲート端子１１１及び第２ゲート端子１１２の方を向くように配置されている。より具体的には、第１Ａ端子Ｔ１Ａ及び第１Ｂ端子Ｔ１Ｂが並ぶ方向と、第１ゲート端子１１１及び第２ゲート端子１１２が並ぶ方向とが平行とされている。
The
第２ドライブＩＣ７０は、扁平な直方体形状をなす第２ＩＣ本体部７８を備えている。本実施形態において、第２ドライブＩＣ７０の形状と第１ドライブＩＣ５０の形状とは同じである。第２ドライブＩＣ７０は、第２Ａ端子Ｔ２Ａ及び第２Ｂ端子Ｔ２Ｂが第３ゲート端子１１３及び第４ゲート端子１１４の方を向くように配置されている。より具体的には、第２Ａ端子Ｔ２Ａ及び第２Ｂ端子Ｔ２Ｂが並ぶ方向と、第３ゲート端子１１３及び第４ゲート端子１１４が並ぶ方向とが平行とされている。
The
第２面９０Ｂには、各配線パターンが設けられている。まず、第１ドライブＩＣ５０に対応する配線パターンについて説明する。第１Ａ端子Ｔ１Ａには、第１Ａパターン１２０Ａの第１端が接続されている。第１Ａパターン１２０Ａは、第２面９０Ｂの正面視において、各ゲート端子１１１〜１１４が並ぶ方向と直交する方向に直線状に延びている。第１Ａパターン１２０Ａの第２端には、第１充電抵抗体４１の第１端が接続されている。第１Ｂ端子Ｔ１Ｂには、第１Ｂパターン１２０Ｂの第１端が接続されている。第１Ｂパターン１２０Ｂは、第１Ａパターン１２０Ａが延びる方向と平行な方向に直線状に延びている。第１Ｂパターン１２０Ｂの幅，長さ方向寸法は、第１Ａパターン１２０Ａの幅，長さ方向寸法と同じである。第１Ｂパターン１２０Ｂの第２端には、第１放電抵抗体４２の第１端が接続されている。
Each wiring pattern is provided on the
第１ゲート端子１１１には、第１Ｃパターン１２０Ｃの第１端が接続されている。第１Ｃパターン１２０Ｃは、第１Ａパターン１２０Ａが延びる方向と平行な方向に直線状に延びている。第１Ｃパターン１２０Ｃの第２端には、第１Ａ調整抵抗体４３Ａの第２端が接続されている。第２ゲート端子１１２には、第１Ｄパターン１２０Ｄの第１端が接続されている。第１Ｄパターン１２０Ｄは、第１Ｂパターン１２０Ｂが延びる方向と平行な方向に直線状に延びている。第１Ｄパターン１２０Ｄの幅，長さ方向寸法は、第１Ｃパターン１２０Ｃの幅，長さ方向寸法と同じである。第１Ｄパターン１２０Ｄの第２端には、第１Ｂ調整抵抗体４３Ｂの第２端が接続されている。
The first end of the first C pattern 120C is connected to the
第１充電抵抗体４１及び第１放電抵抗体４２それぞれの第２端は、第１Ａ接続パターン１２１Ａにより接続されている。第１Ａ調整抵抗体４３Ａ及び第１Ｂ調整抵抗体４３Ｂそれぞれの第１端は、第１Ｂ接続パターン１２１Ｂにより接続されている。各ゲート端子１１１〜１１４が並ぶ方向における第１Ａ，第１Ｂパターン１２０Ａ，１２０Ｂの間の中央を通って、かつ、第１Ａ，第１Ｂパターン１２０Ａ，１２０Ｂが延びる方向と平行な方向に延びる直線を第１対称軸線とする。第１Ａ接続パターン１２１Ａ及び第１Ｂ接続パターン１２１Ｂのそれぞれは、第１対称軸線に対して線対称である。
The second ends of the
第１Ａ接続パターン１２１Ａと第１Ｂ接続パターン１２１Ｂとは、第１共通パターン１２２により接続されている。第１共通パターン１２２は、第１Ａパターン１２０Ａの延びる方向と平行な方向に直線状に延びている。第２面９０Ｂの正面視において、第１共通パターン１２２の幅方向の中央を第１対称軸線が通る。
The first
第１Ａパターン１２０Ａの第１端から、第１充電抵抗体４１、第１Ａ接続パターン１２１Ａ、第１共通パターン１２２、第１Ｂ接続パターン１２１Ｂ及び第１Ａ調整抵抗体４３Ａを介して第１Ｃパターン１２０Ｃの第１端に至るまでの電気経路を第１充電経路と称し、第１Ａパターン１２０Ａの第１端から、第１充電抵抗体４１、第１Ａ接続パターン１２１Ａ、第１共通パターン１２２、第１Ｂ接続パターン１２１Ｂ及び第１Ｂ調整抵抗体４３Ｂを介して第１Ｄパターン１２０Ｄの第１端に至るまでの電気経路を第２充電経路と称すこととする。以上説明した第１ドライブＩＣ５０に対応する構成により、第１充電経路のインピーダンスと、第２充電経路のインピーダンスとが等しくされている。
From the first end of the
第１Ｃパターン１２０Ｃの第１端から、第１Ａ調整抵抗体４３Ａ、第１Ｂ接続パターン１２１Ｂ、第１共通パターン１２２、第１Ａ接続パターン１２１Ａ及び第１放電抵抗体４２を介して第１Ｂパターン１２０Ｂの第１端に至るまでの電気経路を第１放電経路と称し、第１Ｄパターン１２０Ｄの第１端から、第１Ｂ調整抵抗体４３Ｂ、第１Ｂ接続パターン１２１Ｂ、第１共通パターン１２２、第１Ａ接続パターン１２１Ａ及び第１放電抵抗体４２を介して第１Ｂパターン１２０Ｂの第１端に至るまでの電気経路を第２放電経路と称すこととする。以上説明した第１ドライブＩＣ５０に対応する構成により、第１放電経路のインピーダンスと、第２放電経路のインピーダンスとが等しくされている。
From the first end of the first C pattern 120C, the
また、第１ゲート端子１１１のうち第１Ｃパターン１２０Ｃとの接続箇所から、第１スイッチＳＷＡのゲートまでのインピーダンスと、第２ゲート端子１１２のうち第１Ｄパターン１２０Ｄとの接続箇所から、第２スイッチＳＷＢのゲートまでのインピーダンスとが等しくされている。
The impedance of the
ちなみに、本実施形態において、第１，第２充電経路及び第１，第２放電経路が、第１ドライブＩＣ５０に対応する電荷移動経路に相当する。
Incidentally, in the present embodiment, the first and second charging paths and the first and second discharging paths correspond to charge transfer paths corresponding to the
続いて、第２ドライブＩＣ７０に対応する配線パターンについて説明する。第２Ａ端子Ｔ２Ａには、第２Ａパターン１３０Ａの第１端が接続されている。第２Ａパターン１３０Ａは、第２面９０Ｂの正面視において、各ゲート端子１１１〜１１４が並ぶ方向と直交する方向に直線状に延びている。第２Ａパターン１３０Ａの第２端には、第２充電抵抗体６１の第１端が接続されている。第２Ｂ端子Ｔ２Ｂには、第２Ｂパターン１３０Ｂの第１端が接続されている。第２Ｂパターン１３０Ｂは、第２Ａパターン１３０Ａが延びる方向と平行な方向に直線状に延びている。第２Ｂパターン１３０Ｂの幅，長さ寸法は、第２Ａパターン１３０Ａの幅，長さ寸法と同じである。第２Ｂパターン１３０Ｂの第２端には、第２放電抵抗体６２の第１端が接続されている。
Subsequently, a wiring pattern corresponding to the
第３ゲート端子１１３には、第２Ｃパターン１３０Ｃの第１端が接続されている。第２Ｃパターン１３０Ｃは、第２Ａパターン１３０Ａが延びる方向と平行な方向に直線状に延びている。第２Ｃパターン１３０Ｃの第２端には、第２Ａ調整抵抗体６３Ａの第２端が接続されている。第４ゲート端子１１４には、第２Ｄパターン１３０Ｄの第１端が接続されている。第２Ｄパターン１３０Ｄは、第２Ｂパターン１３０Ｂが延びる方向と平行な方向に直線状に延びている。第２Ｄパターン１３０Ｄの幅，長さ寸法は、第２Ｃパターン１３０Ｃの幅，長さ寸法と同じである。第２Ｄパターン１３０Ｄの第２端には、第２Ｂ調整抵抗体６３Ｂの第２端が接続されている。
The first end of the
第２充電抵抗体６１及び第２放電抵抗体６２それぞれの第２端は、第２Ａ接続パターン１３１Ａにより接続されている。第２Ａ調整抵抗体６３Ａ及び第２Ｂ調整抵抗体６３Ｂそれぞれの第１端は、第２Ｂ接続パターン１３１Ｂにより接続されている。各ゲート端子１１１〜１１４が並ぶ方向における第２Ａ，第２Ｂパターン１３０Ａ，１３０Ｂの間の中央を通って、かつ、第２Ａ，第２Ｂパターン１３０Ａ，１３０Ｂが延びる方向と平行な方向に延びる直線を第２対称軸線とする。第２Ａ接続パターン１３１Ａ及び第２Ｂ接続パターン１３１Ｂのそれぞれは、第２対称軸線に対して線対称である。
The second ends of the
第２Ａ接続パターン１３１Ａと第２Ｂ接続パターン１３１Ｂとは、第２共通パターン１３２により接続されている。第２共通パターン１３２は、第２Ａパターン１３０Ａの延びる方向と平行な方向に直線状に延びている。第２面９０Ｂの正面視において、第２共通パターン１３２の幅方向の中央を第２対称軸線が通る。
The second A connection pattern 131A and the second
第２Ａパターン１３０Ａの第１端から、第２充電抵抗体６１、第２Ａ接続パターン１３１Ａ、第２共通パターン１３２、第２Ｂ接続パターン１３１Ｂ及び第２Ａ調整抵抗体６３Ａを介して第２Ｃパターン１３０Ｃの第１端に至るまでの電気経路を第３充電経路と称し、第２Ａパターン１３０Ａの第１端から、第２充電抵抗体６１、第２Ａ接続パターン１３１Ａ、第２共通パターン１３２、第２Ｂ接続パターン１３１Ｂ及び第２Ｂ調整抵抗体６３Ｂを介して第２Ｄパターン１３０Ｄの第１端に至るまでの電気経路を第４充電経路と称すこととする。以上説明した第２ドライブＩＣ７０に対応する構成により、第３充電経路のインピーダンスと、第４充電経路のインピーダンスとが等しくされている。
From the first end of the
第２Ｃパターン１３０Ｃの第１端から、第２Ａ調整抵抗体６３Ａ、第２Ｂ接続パターン１３１Ｂ、第２共通パターン１３２、第２Ａ接続パターン１３１Ａ及び第２放電抵抗体６２を介して第２Ｂパターン１３０Ｂの第１端に至るまでの電気経路を第３放電経路と称し、第２Ｄパターン１３０Ｄの第１端から、第２Ｂ調整抵抗体６３Ｂ、第２Ｂ接続パターン１３１Ｂ、第２共通パターン１３２、第２Ａ接続パターン１３１Ａ及び第２放電抵抗体６２を介して第２Ｂパターン１３０Ｂの第１端に至るまでの電気経路を第４放電経路と称すこととする。以上説明した第２ドライブＩＣ７０に対応する構成により、第３放電経路のインピーダンスと、第４放電経路のインピーダンスとが等しくされている。
From the first end of the
また、第３ゲート端子１１３のうち第２Ｃパターン１３０Ｃとの接続箇所から、第３スイッチＳＷＣのゲートまでのインピーダンスと、第４ゲート端子１１４のうち第２Ｄパターン１３０Ｄとの接続箇所から、第４スイッチＳＷＤのゲートまでのインピーダンスとが等しくされている。
The impedance of the
ちなみに、本実施形態において、第３，第４充電経路及び第３，第４放電経路が、第２ドライブＩＣ７０に対応する電荷移動経路に相当する。
Incidentally, in the present embodiment, the third and fourth charging paths and the third and fourth discharging paths correspond to the charge moving paths corresponding to the
本実施形態では、第２面９０Ｂの正面視において、第１充電経路の形状と第３充電経路の形状とが同じであり、また、第２充電経路の形状と第４充電経路の形状とが同じである。これにより、第１〜第４充電経路のインピーダンスが互いに等しくされている。
In the present embodiment, in a front view of the
また、本実施形態では、第２面９０Ｂの正面視において、第１放電経路の形状と第３放電経路の形状とが同じであり、また、第２放電経路の形状と第４放電経路の形状とが同じである。このため、第１〜第４放電経路のインピーダンスが互いに等しくされている。
In the present embodiment, when viewed from the front of the
なお、第２面９０Ｂには、第１Ｃ端子Ｔ１Ｃ及び第２Ｃ端子Ｔ２Ｃと、絶縁伝達部３１の出力側端子（例えば、フォトトランジスタ側の端子）とを接続する入力側パターン１４０が設けられている。
The
続いて、本実施形態の効果について説明する。 Subsequently, effects of the present embodiment will be described.
・本実施形態では、第１〜第４充電経路のインピーダンスが互いに等しくされている。つまり、第１〜第４充電経路のインピーダンスがばらつくと、第１〜第４スイッチＳＷＡ〜ＳＷＤのオン状態への切り替えタイミングが大きくずれ得る。この場合、第１〜第４スイッチＳＷＡ〜ＳＷＤのうち、最初にオン状態に切り替えられたスイッチに一時的に電流が偏って流れ、電流が偏って流れるスイッチの信頼性が低下し得る。そこで、本実施形態では、第１〜第４充電経路のインピーダンスが互いに等しくされている。この場合、第１〜第４スイッチＳＷＡ〜ＳＷＤをオン状態に切り替えるときにおいて、例えば第１〜第４スイッチＳＷＡ〜ＳＷＤのゲートに供給する充電電流を揃えることができ、第１〜第４スイッチＳＷＡ〜ＳＷＤをオン状態に切り替えるタイミングのずれを抑制できる。これにより、第１〜第４スイッチＳＷＡ〜ＳＷＤそれぞれに流れる電流の偏りを抑制することができる。 In the present embodiment, the impedances of the first to fourth charging paths are equal to each other. That is, when the impedances of the first to fourth charging paths vary, the timing of switching the first to fourth switches SWA to SWD to the ON state may be significantly shifted. In this case, among the first to fourth switches SWA to SWD, the current temporarily flows unevenly to the switch that is first turned on, and the reliability of the switch in which the current flows unevenly may be reduced. Therefore, in the present embodiment, the impedances of the first to fourth charging paths are made equal to each other. In this case, when the first to fourth switches SWA to SWD are switched to the ON state, for example, the charging currents supplied to the gates of the first to fourth switches SWA to SWD can be made uniform, and the first to fourth switches SWA are switched. To SWD can be suppressed from being shifted in the ON state. Thereby, the bias of the current flowing through each of the first to fourth switches SWA to SWD can be suppressed.
・本実施形態では、第１〜第４放電経路のインピーダンスが互いに等しくされている。つまり、第１〜第４放電経路のインピーダンスがばらつくと、第１〜第４スイッチＳＷＡ〜ＳＷＤのオフ状態への切り替えタイミングが大きくずれ得る。この場合、第１〜第４スイッチＳＷＡ〜ＳＷＤのうち、最後にオフ状態に切り替えられるスイッチに一時的に電流が偏って流れてしまう。そこで、本実施形態では、第１〜第４放電経路のインピーダンスが互いに等しくされている。この場合、第１〜第４スイッチＳＷＡ〜ＳＷＤをオフ状態に切り替えるときにおいて、例えば第１〜第４スイッチＳＷＡ〜ＳＷＤのゲートから放出される放電電流を揃えることができ、第１〜第４スイッチＳＷＡ〜ＳＷＤをオフ状態に切り替えるタイミングのずれを抑制できる。これにより、第１〜第４スイッチＳＷＡ〜ＳＷＤそれぞれに流れる電流の偏りを抑制することができる。 In the present embodiment, the impedances of the first to fourth discharge paths are equal to each other. That is, when the impedance of the first to fourth discharge paths varies, the switching timing of the first to fourth switches SWA to SWD to the off state may be largely shifted. In this case, among the first to fourth switches SWA to SWD, the current is temporarily biased to the switch that is finally turned off. Therefore, in the present embodiment, the impedances of the first to fourth discharge paths are made equal to each other. In this case, when the first to fourth switches SWA to SWD are switched to the OFF state, for example, the discharge currents emitted from the gates of the first to fourth switches SWA to SWD can be made uniform, and the first to fourth switches can be changed. It is possible to suppress a shift in timing of switching the SWA to SWD to the off state. Thereby, the bias of the current flowing through each of the first to fourth switches SWA to SWD can be suppressed.
・第１面９０Ａ及び第２面９０Ｂのうち、第２面９０Ｂのみに第１ドライブＩＣ５０及び第２ドライブＩＣ７０が実装されている。この構成によれば、第１面９０Ａ及び第２面９０Ｂのうち、一方に第１ドライブＩＣ５０が実装され、他方に第２ドライブＩＣ７０が実装されている構成と比較して、制御基板９０の板厚方向における駆動回路の寸法を小さくすることができる。
The
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に説明する。図５〜図９を用いて、本実施形態に係る第１，第２駆動回路４０，６０について説明する。なお、図５〜図９において、先の図３及び図４等に示した構成と同一の構成又は対応する構成について、便宜上、同一の符号を付している。
<Second embodiment>
Hereinafter, the second embodiment will be described focusing on the differences from the first embodiment. The first and
本実施形態では、図５に示すように、第１駆動回路４０は制御基板９０の第１面９０Ａに設けられている。一方、第２駆動回路６０は第２面９０Ｂに設けられている。図６は、制御基板９０を第１面９０Ａ側から見た図であり、図７は、制御基板９０を第２面９０Ｂ側から見た図である。
In the present embodiment, as shown in FIG. 5, the
まず、図６を用いて、第１ドライブＩＣ５０に対応する配線パターンについて説明する。第１ゲート端子１１１には、第１Ｅパターン１２０Ｅの第１端が接続されている。第１Ｅパターン１２０Ｅの第２端には、第１Ａ調整抵抗体４３Ａの第２端が接続されている。第２ゲート端子１１２には、第１Ｆパターン１２０Ｆの第１端が接続されている。第１Ｆパターン１２０Ｆは、第１Ｅパターン１２０Ｅと同じ形状をなしている。第１Ｆパターン１２０Ｆの第２端には、第１Ｂ調整抵抗体４３Ｂの第２端が接続されている。
First, a wiring pattern corresponding to the
第１面９０Ａには、第１Ｃ端子Ｔ１Ｃと絶縁伝達部３１の出力側端子とを接続する第１入力側パターン１４１が設けられている。
The
続いて、図７を用いて、第２ドライブＩＣ７０に対応する配線パターンについて説明する。第３ゲート端子１１３には、第２Ｅパターン１３０Ｅの第１端が接続されている。第２Ｅパターン１３０Ｅの第２端には、第２Ａ調整抵抗体６３Ａの第２端が接続されている。第４ゲート端子１１４には、第２Ｆパターン１３０Ｆの第１端が接続されている。第２Ｆパターン１３０Ｆは、第２Ｅパターン１３０Ｅと同じ形状をなしている。第２Ｆパターン１３０Ｆの第２端には、第２Ｂ調整抵抗体６３Ｂの第２端が接続されている。
Subsequently, a wiring pattern corresponding to the
第２面９０Ｂには、第２Ｃ端子Ｔ２Ｃに接続された第２入力側パターン１４２が設けられている。本実施形態において、第２入力側パターン１４２と第１入力側パターンとは、第１面９０Ａから第２面９０Ｂまで貫通するビア９４により接続されている。本実施形態の制御基板９０は、図８に示すように多層基板であり、第１面９０Ａと第２面９０Ｂとの間に、第１の内層９１Ａ及び第２の内層９１Ｂが形成されている。第１の内層９１Ａ及び第２の内層９１Ｂには、ベタパターンが形成されている。第１の内層９１Ａのベタパターンとしては、例えばグランドパターンであり、第２の内層９１Ｂのベタパターンとしては、例えば電源パターンである。電源パターンは、例えば第１定電圧電源５５及び第２定電圧電源７５を構成する。駆動信号ＳＧを伝達するためのビア９４は、絶縁層９３により、第１の内層９１Ａ及び第２の内層９１Ｂから電気的に絶縁されている。
The second
続いて、本実施形態の充電経路及び放電経路について説明する。 Subsequently, the charging path and the discharging path of the present embodiment will be described.
本実施形態の第１充電経路は、図６に示す第１Ａパターン１２０Ａの第１端から、第１充電抵抗体４１、第１Ａ接続パターン１２１Ａ、第１共通パターン１２２、第１Ｂ接続パターン１２１Ｂ及び第１Ａ調整抵抗体４３Ａを介して第１Ｅパターン１２０Ｅの第１端に至るまでの電気経路である。また、第２充電経路は、第１Ａパターン１２０Ａの第１端から、第１充電抵抗体４１、第１Ａ接続パターン１２１Ａ、第１共通パターン１２２、第１Ｂ接続パターン１２１Ｂ及び第１Ｂ調整抵抗体４３Ｂを介して第１Ｆパターン１２０Ｆの第１端に至るまでの電気経路である。以上説明した第１ドライブＩＣ５０に対応する構成により、第１充電経路のインピーダンスと、第２充電経路のインピーダンスとが等しくされている。
The first charging path of the present embodiment is from the first end of the
第１放電経路は、第１Ｅパターン１２０Ｅの第１端から、第１Ａ調整抵抗体４３Ａ、第１Ｂ接続パターン１２１Ｂ、第１共通パターン１２２、第１Ａ接続パターン１２１Ａ及び第１放電抵抗体４２を介して第１Ｂパターン１２０Ｂの第１端に至るまでの電気経路である。第２放電経路は、第１Ｆパターン１２０Ｆの第１端から、第１Ｂ調整抵抗体４３Ｂ、第１Ｂ接続パターン１２１Ｂ、第１共通パターン１２２、第１Ａ接続パターン１２１Ａ及び第１放電抵抗体４２を介して第１Ｂパターン１２０Ｂの第１端に至るまでの電気経路である。以上説明した第１ドライブＩＣ５０に対応する構成により、第１放電経路のインピーダンスと、第２放電経路のインピーダンスとが等しくされている。
The first discharge path is from the first end of the
本実施形態の第３充電経路は、図７に示す第２Ａパターン１３０Ａの第１端から、第２充電抵抗体６１、第２Ａ接続パターン１３１Ａ、第２共通パターン１３２、第２Ｂ接続パターン１３１Ｂ及び第２Ａ調整抵抗体６３Ａを介して第２Ｅパターン１３０Ｅの第１端に至るまでの電気経路である。第４充電経路は、第２Ａパターン１３０Ａの第１端から、第２充電抵抗体６１、第２Ａ接続パターン１３１Ａ、第２共通パターン１３２、第２Ｂ接続パターン１３１Ｂ及び第２Ｂ調整抵抗体６３Ｂを介して第２Ｆパターン１３０Ｆの第１端に至るまでの電気経路である。以上説明した第２ドライブＩＣ７０に対応する構成により、第３充電経路のインピーダンスと、第４充電経路のインピーダンスとが等しくされている。
The third charging path of the present embodiment starts from the first end of the
第３放電経路は、第２Ｅパターン１３０Ｅの第１端から、第２Ａ調整抵抗体６３Ａ、第２Ｂ接続パターン１３１Ｂ、第２共通パターン１３２、第２Ａ接続パターン１３１Ａ及び第２放電抵抗体６２を介して第２Ｂパターン１３０Ｂの第１端に至るまでの電気経路である。第４放電経路は、第２Ｆパターン１３０Ｆの第１端から、第２Ｂ調整抵抗体６３Ｂ、第２Ｂ接続パターン１３１Ｂ、第２共通パターン１３２、第２Ａ接続パターン１３１Ａ及び第２放電抵抗体６２を介して第２Ｂパターン１３０Ｂの第１端に至るまでの電気経路である。以上説明した第２ドライブＩＣ７０に対応する構成により、第３放電経路のインピーダンスと、第４放電経路のインピーダンスとが等しくされている。
The third discharge path extends from the first end of the
ここで、図９に示すように、第１面９０Ａにおいて、各ゲート端子１１１〜１１４が並ぶ方向における第１Ａ，第１Ｂパターン１２０Ａ，１２０Ｂの間の中央を通って、かつ、第１Ａ，第１Ｂパターン１２０Ａ，１２０Ｂが延びる方向と平行な方向に延びる直線を対称軸線ＢＬとする。そして、本実施形態では、第１面９０Ａの正面視において、第１充電経路及び第４充電経路が対称軸線ＢＬに対して線対称であり、第２充電経路及び第３充電経路が対称軸線ＢＬに対して線対称である。これにより、第１〜第４充電経路のインピーダンスを互いに等しくできる。
Here, as shown in FIG. 9, the
また、第１面９０Ａの正面視において、第１放電経路及び第４放電経路が対称軸線ＢＬに対して線対称であり、第２放電経路及び第３放電経路が対称軸線ＢＬに対して線対称である。これにより、第１〜第４放電経路のインピーダンスを互いに等しくできる。
Further, in the front view of the
本実施形態では、第１ドライブＩＣ５０は、第１面９０Ａの正面視において、第１面９０Ａのうち第２ドライブＩＣ７０の少なくとも一部と重複する領域に実装されている。各ドライブＩＣ５０，７０は、駆動制御を行うために通電されることにより発熱する。ドライブＩＣの温度が変わると、駆動対象とするスイッチのスイッチング速度が変化し得る。これは、例えば、ドライブＩＣ内の充電スイッチ５１，７１及び放電スイッチ５２，７２のスイッチング速度が温度特性を有するためである。その結果、第１〜第４スイッチＳＷＡ〜ＳＷＤのスイッチング状態の切り替えタイミングのずれが大きくなる懸念がある。
In the present embodiment, the
そこで、本実施形態では、第１ドライブＩＣ５０は、第１面９０Ａの正面視において、第１面９０Ａのうち第２ドライブＩＣ７０の少なくとも一部と重複する領域に実装されている。これにより、第１，第２ドライブＩＣ５０，７０の温度に差がある場合、第１ドライブＩＣ５０及び第２ドライブＩＣ７０のうち、一方から制御基板９０を介して他方へと熱を適正に伝達できる。例えば、第１ドライブＩＣ５０の温度が第２ドライブＩＣ７０の温度よりも高い場合、第１ドライブＩＣ５０から第２ドライブＩＣ７０へと熱が伝達される。また、例えば、第２ドライブＩＣ７０の温度が第１ドライブＩＣ５０の温度よりも高い場合、第２ドライブＩＣ７０から第１ドライブＩＣ５０へと熱が伝達される。その結果、第１ドライブＩＣ５０及び第２ドライブＩＣ７０の温度差を低減することができ、第１〜第４スイッチＳＷＡ〜ＳＷＤのスイッチング状態の切り替えタイミングのずれが大きくなることを抑制できる。
Therefore, in the present embodiment, the
特に本実施形態では、第１面９０Ａの正面視において、第１ＩＣ本体部５８の輪郭線と第２ＩＣ本体部７８の輪郭線とが一致するように第１ドライブＩＣ５０及び第２ドライブＩＣ５０が実装されている。これにより、第１ドライブＩＣ５０及び第２ドライブＩＣ７０の温度差の低減効果をより大きくすることができる。
In particular, in the present embodiment, the
ちなみに、制御基板９０よりも第２駆動回路６０側において、パワーモジュールを冷却する水冷式の冷却器が配置されている。一方、制御基板９０よりも第１駆動回路４０側は、第２駆動回路６０側よりも車載エンジンの搭載位置に近い。このため、制御基板９０よりも第２駆動回路６０側と第１駆動回路４０側とで温度差が大きくなりやすい。この場合、第１ドライブＩＣ５０及び第２ドライブＩＣ７０の温度差を低減できる本実施形態を適用するメリットが大きい。
Incidentally, a water-cooled cooler for cooling the power module is arranged on the
＜第３実施形態＞
以下、第３実施形態について、第２実施形態との相違点を中心に説明する。図１０を用いて、本実施形態に係る第１，第２駆動回路４０，６０について説明する。なお、図１０において、先の図５〜図９等に示した構成と同一の構成又は対応する構成について、便宜上、同一の符号を付している。また、図１０は、断面図ではないが、便宜上、ビアにハッチングを付している。
<Third embodiment>
Hereinafter, the third embodiment will be described focusing on differences from the second embodiment. The first and
第１ドライブＩＣ５０の第１ＩＣ本体部５８は、第１ＩＣチップ５８ａ、第１リードフレーム５８ｂ及びボンディングワイア５８ｃ，５８ｄを備えている。第１ＩＣチップ５８ａには、第１充電スイッチ５１、第１放電スイッチ５２、第１充電バッファ５３及び第１放電バッファ５４が内蔵されている。第１ＩＣ本体部５８に、第１ＩＣチップ５８ａ、第１リードフレーム５８ｂ及びボンディングワイア５８ｃ，５８ｄが収容されて合成樹脂で封止されている。図１０では、第１ドライブＩＣ５０の各端子のうち、第１，第２ゲート端子１１１，１１２と対向する側の端子に５６の符号が付されており、第１，第２ゲート端子１１１，１１３とは反対側の端子に５７の符号が付されている。ボンディングワイア５８ｃは、第１ＩＣチップ５８ａと端子５６とを接続するワイアであり、第１充電スイッチ５１及び第１Ａ端子Ｔ１Ａを接続するワイアと、第１放電スイッチ５２及び第１Ｂ端子Ｔ１Ｂを接続するワイアを含む。ボンディングワイア５８ｄは、第１ＩＣチップ５８ａと端子５７とを接続するワイアであり、第１充電バッファ５３及び第１放電バッファ５４と第１Ｃ端子Ｔ１Ｃとを接続するワイアを含む。
The first
第２ドライブＩＣ７０の第２ＩＣ本体部７８は、第２ＩＣチップ７８ａ、第２リードフレーム７８ｂ及びボンディングワイア７８ｃ，７８ｄを備えている。第２ＩＣチップ７８ａには、第２充電スイッチ７１、第２放電スイッチ７２、第２充電バッファ７３及び第２放電バッファ７４が内蔵されている。第２ＩＣ本体部７８に、第２ＩＣチップ７８ａ、第２リードフレーム７８ｂ及びボンディングワイア７８ｃ，７８ｄが収容されて合成樹脂で封止されている。図１０では、第２ドライブＩＣ７０の各端子のうち、第３，第４ゲート端子１１３，１１４と対向する側の端子に７６の符号が付されており、絶縁伝達部３１側の端子に７７の符号が付されている。ボンディングワイア７８ｃは、第２ＩＣチップ７８ａと端子７６とを接続するワイアであり、第２充電スイッチ７１及び第２Ａ端子Ｔ２Ａを接続するワイアと、第２放電スイッチ７２及び第２Ｂ端子Ｔ２Ｂを接続するワイアを含む。ボンディングワイア７８ｄは、第２ＩＣチップ７８ａと端子７７とを接続するワイアであり、第２充電バッファ７３及び第２放電バッファ７４と第２Ｃ端子Ｔ２Ｃとを接続するワイアを含む。
The
本実施形態では、各ＩＣ本体部５８，７８と、各ＩＣ本体部５８，７８の制御基板９０側との間は空隙とされている。また、各ＩＣ本体部５８，７８の制御基板９０とは反対側には所定の空間が形成されている。このため、各ＩＣ本体部５８，７８と制御基板９０とを接続する電気経路であって、各ＩＣ本体部５８，７８の放熱経路となる構成は、端子５６，５７，７６，７７となる。これら端子のうち、端子５６，７６を用いて第１，第２ドライブＩＣ５０，７０の熱的な結合を強めるために、ビア９５が形成されている。
In the present embodiment, a gap is provided between each of the IC
詳しくは、ビア９５は、第１面９０Ａのうち第１ドライブＩＣ５０の端子５６よりも第１，第２ゲート端子１１１，１１２側の位置から、第２面９０Ｂまで貫通するものである。ビア９５は、第１，第２の内層９１Ａ，９１Ｂのベタパターン（グランドパターン，電源パターン）と接続されている。グランドパターン，電源パターンは、第１ドライブＩＣ５０及び第２ドライブＩＣ７０それぞれに接続されている。このため、ビア９５が第１，第２の内層９１Ａ，９１Ｂのベタパターンに接続されている構成によれば、第１ドライブＩＣ５０と第２ドライブＩＣ７０との熱的な結合をより強めることができる。
Specifically, the via 95 penetrates from the position on the
また、本実施形態では、第１面９０Ａの正面視において、制御基板９０のうち、各端子５６，５７，７６，７７と制御基板９０の板面との接続部よりも各ＩＣ本体部５８，７８側にもビア９６，９７が形成されている。各ビア９６，９７は、第１，第２の内層９１Ａ，９１Ｂのベタパターン（グランドパターン，電源パターン）と接続されている。各ＩＣ本体部５８，７８の制御基板９０側から制御基板９０に向かって輻射熱が放出されている。このため、制御基板９０のうち輻射熱の影響が大きい部分にビア９６，９７が形成されることにより、第１ドライブＩＣ５０と第２ドライブＩＣ７０との熱的な結合をより強めることができる。その結果、第１ドライブＩＣ５０及び第２ドライブＩＣ７０の温度差の低減効果をより大きくすることができ、第１〜第４スイッチＳＷＡ〜ＳＷＤのスイッチング状態の切り替えタイミングのずれをいっそう抑制できる。
In the present embodiment, when viewed from the front of the
また、本実施形態では、第１，第２の内層９１Ａ，９１Ｂに、第１ドライブＩＣ５０と第２ドライブＩＣ７０との間を遮るようにベタパターンが形成されている。具体的には、第１面９０Ａの正面視において、ベタパターンの領域に第１ドライブＩＣ５０及び第２ドライブＩＣ７０が含まれている。この構成によれば、第１，第２ドライブＩＣ５０，７０の温度差を低減するための構成を、第１，第２ドライブＩＣ５０，７０のうち一方から他方へと伝達されるノイズを抑制するために用いることもできる。
In the present embodiment, a solid pattern is formed on the first and second
＜第４実施形態＞
以下、第４実施形態について、第３実施形態との相違点を中心に説明する。図１１を用いて、本実施形態に係る第１，第２駆動回路４０，６０について説明する。本実施形態では、ドライブＩＣのリードフレームが第３実施形態とは異なっている。なお、図１１において、先の図１０等に示した構成と同一の構成又は対応する構成について、便宜上、同一の符号を付している。また、図１１は、断面図ではないが、便宜上、ビアにハッチングを付している。
<Fourth embodiment>
Hereinafter, the fourth embodiment will be described focusing on differences from the third embodiment. The first and
第１リードフレーム５８ｅは、第１ＩＣ本体部５８から制御基板９０の第１面９０Ａ側に露出するとともに、第１面９０Ａ（具体的には、第１面９０Ａに形成された配線パターン）に当接している。これにより、第１リードフレーム５８ｅは、第１ＩＣチップ５８ａ等で発生する熱を逃がすヒートシンクとして機能する。
The
第２リードフレーム７８ｅは、第２ＩＣ本体部７８から制御基板９０の第２面９０Ｂ側に露出するとともに、第２面９０Ｂ（具体的には、第２面９０Ｂに形成された配線パターン）に当接している。これにより、第２リードフレーム７８ｅは、第２ＩＣチップ７８ａ等で発生する熱を逃がすヒートシンクとして機能する。
The
本実施形態では、第１面９０Ａのうち第１リードフレーム５８ｅとの当接面から、第２面９０Ｂのうち第２リードフレーム７８ｅとの当接面まで貫通する中央部ビア９８が複数形成されている。これにより、第１ドライブＩＣ５０と第２ドライブＩＣ７０との熱的な結合をより強めることができる。その結果、第１ドライブＩＣ５０及び第２ドライブＩＣ７０の温度差の低減効果をより大きくすることができ、第１〜第４スイッチＳＷＡ〜ＳＷＤのスイッチング状態の切り替えタイミングのずれをいっそう抑制できる。
In the present embodiment, a plurality of
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
<Other embodiments>
The above embodiments may be modified and implemented as follows.
・第２〜第４実施形態において、制御基板９０の第１面９０Ａに実装されるドライブＩＣの数と、第２面９０Ｂに実装されるドライブＩＣの数とが異なっていてもよい。例えば、第１面９０Ａに第１，第２ドライブＩＣが実装され、第２面９０Ｂに第３ドライブＩＣが実装されている場合、第２面９０Ｂの正面視において、第１ドライブＩＣの少なくとも一部及び第２ドライブＩＣの少なくとも一部それぞれと重複する第２面９０Ｂの領域を含む領域に第３ドライブＩＣが実装されていてもよい。この場合、第１〜第３ドライブＩＣそれぞれについて、駆動対象とするスイッチのゲートとドライブＩＣの端子とを接続する充電，放電経路のインピーダンスが互いに等しくされていればよい。
In the second to fourth embodiments, the number of drive ICs mounted on the
・例えば第１〜第４スイッチＳＷＡ〜ＳＷＤのいずれかに過電流が流れた場合に、各スイッチＳＷＡ〜ＳＷＤを強制的にオフ状態に切り替える保護動作が実施され得る。この場合においても、第１〜第４スイッチＳＷＡ〜ＳＷＤの放電経路のインピーダンスが等しくされていることにより、オフ状態への切り替えタイミングのずれを抑制できる。 For example, when an overcurrent flows to any of the first to fourth switches SWA to SWD, a protection operation for forcibly switching each of the switches SWA to SWD to an off state may be performed. Also in this case, since the impedances of the discharge paths of the first to fourth switches SWA to SWD are equalized, it is possible to suppress a shift in switching timing to the off state.
・各駆動回路の充電経路及び放電経路のうち、いずれか一方の経路のみのインピーダンスが互いに等しくされていてもよい。 The impedance of only one of the charging path and the discharging path of each drive circuit may be equal to each other.
・インバータを構成するスイッチの並列接続数としては、４つに限らず、４つ以外の複数であってもよい。 The number of switches connected in parallel in the inverter is not limited to four, but may be a plurality other than four.
・インバータを構成するスイッチとしては、ＩＧＢＴに限らず、例えば、ＳｉＣデバイスのＮチャネルＭＯＳＦＥＴであってもよい。 The switches constituting the inverter are not limited to IGBTs, but may be, for example, N-channel MOSFETs of SiC devices.
・互いに並列接続された複数のスイッチを備える電力変換器としては、インバータに限らず、例えばＤＣＤＣコンバータであってもよい。 The power converter including a plurality of switches connected in parallel to each other is not limited to an inverter, and may be, for example, a DCDC converter.
４０…第１駆動回路、５０…第１ドライブＩＣ、６０…第２駆動回路、７０…第２ドライブＩＣ、ＳＷＡ〜ＳＷＤ…第１〜第４スイッチ。 40: first drive circuit, 50: first drive IC, 60: second drive circuit, 70: second drive IC, SWA to SWD: first to fourth switches.
Claims (9)
複数の前記スイッチのうち駆動対象として割り振られたスイッチ毎に設けられ、前記スイッチの駆動制御を行うための端子（Ｔ１Ａ，Ｔ１Ｂ，Ｔ２Ａ，Ｔ２Ｂ）を有するドライブＩＣ（５０，７０）と、
前記各ドライブＩＣについて、駆動対象として割り振られた前記スイッチのゲートと前記端子とを電気的に接続する電荷移動経路（１３０Ａ，１３０Ｂ等）と、を備え、
前記各電荷移動経路のインピーダンスが等しくされているスイッチの駆動回路。 In a switch drive circuit (40, 60) for driving a plurality of switches (SWA to SWD) connected in parallel with each other,
A drive IC (50, 70) provided for each switch allocated as a drive target among the plurality of switches and having terminals (T1A, T1B, T2A, T2B) for performing drive control of the switches;
A charge transfer path (130A, 130B, etc.) for electrically connecting the gate of the switch allocated as a drive target and the terminal to each of the drive ICs;
A switch driving circuit in which the impedance of each of the charge transfer paths is equalized.
前記制御基板の第１面（９０Ａ）及び該第１面の裏面である第２面（９０Ｂ）のうちいずれか一方の板面に前記各ドライブＩＣが実装されている請求項１に記載のスイッチの駆動回路。 A control board (90) on which the switches and the drive ICs are mounted;
The switch according to claim 1, wherein each of the drive ICs is mounted on one of a first surface (90A) of the control board and a second surface (90B) that is a back surface of the first surface. Drive circuit.
前記ドライブＩＣは、前記制御基板の第１面（９０Ａ）に実装されている第１ドライブＩＣ（５０）と、前記制御基板の前記第１面の裏面である第２面（９０Ｂ）に実装されている第２ドライブＩＣ（７０）と、を含み、
前記第１ドライブＩＣは、前記制御基板の板面の正面視において、前記第１面のうち前記第２ドライブＩＣの少なくとも一部と重複する領域に実装されている請求項１に記載のスイッチの駆動回路。 A control board (90) on which the switches and the drive ICs are mounted;
The drive IC is mounted on a first surface (90A) of the control board on a first surface (90A) and on a second surface (90B) which is a back surface of the first surface of the control board. A second drive IC (70),
2. The switch according to claim 1, wherein the first drive IC is mounted in an area of the first surface overlapping at least a part of the second drive IC in a front view of a plate surface of the control board. 3. Drive circuit.
前記内層には、前記第１ドライブＩＣ及び前記第２ドライブＩＣと電気的に接続された配線パターンが形成されており、
前記制御基板には、前記第１面のうち前記第１ドライブＩＣの前記端子付近から、前記第２面のうち前記第２ドライブＩＣの前記端子付近まで貫通して、かつ、前記配線パターンに電気的に接続されたビア（９５〜９７）が形成されている請求項４又は５に記載のスイッチの駆動回路。 The control board is a multilayer board having an inner layer (91A, 91B) formed between the first surface and the second surface,
A wiring pattern electrically connected to the first drive IC and the second drive IC is formed on the inner layer;
The control board penetrates from the vicinity of the terminal of the first drive IC on the first surface to the vicinity of the terminal of the second drive IC on the second surface, and is electrically connected to the wiring pattern. The switch driving circuit according to claim 4, wherein vias (95 to 97) connected to each other are formed.
前記第１面のうち前記第１ドライブＩＣの前記ヒートシンクとの当接面から、前記第２面のうち前記第２ドライブＩＣの前記ヒートシンクとの当接面まで貫通する中央部ビア（９８）が形成されている請求項４〜８のいずれか１項に記載のスイッチの駆動回路。 The first drive IC and the second drive IC have heat sinks (58e, 78e) exposed on the plate surface side of the control board and in contact with the plate surface.
A central via (98) penetrating from the contact surface of the first drive IC with the heat sink of the first surface to the contact surface of the second drive IC with the heat sink on the second surface. The switch driving circuit according to any one of claims 4 to 8, wherein the switch driving circuit is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018138383A JP2020018055A (en) | 2018-07-24 | 2018-07-24 | Switch drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018138383A JP2020018055A (en) | 2018-07-24 | 2018-07-24 | Switch drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020018055A true JP2020018055A (en) | 2020-01-30 |
Family
ID=69580683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018138383A Pending JP2020018055A (en) | 2018-07-24 | 2018-07-24 | Switch drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020018055A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022163476A1 (en) * | 2021-01-27 | 2022-08-04 | 三洋電機株式会社 | Power supply device |
-
2018
- 2018-07-24 JP JP2018138383A patent/JP2020018055A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022163476A1 (en) * | 2021-01-27 | 2022-08-04 | 三洋電機株式会社 | Power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8921998B2 (en) | Semiconductor module | |
| EP1160866B1 (en) | Semiconductor device with power wiring structure | |
| US9661751B2 (en) | Power semiconductor module arrangement | |
| US9780684B2 (en) | Power converter | |
| US10366935B2 (en) | Architecture of drive unit employing gallium nitride switches | |
| EP3340446B1 (en) | Semiconductor apparatus and inverter system | |
| US11296054B2 (en) | Power converter module and method for production thereof | |
| US10381949B2 (en) | Power converter with reduced power loss | |
| JP2000133768A (en) | Semiconductor power module | |
| JP5352113B2 (en) | Inverter module | |
| JP2020018055A (en) | Switch drive circuit | |
| US20240105684A1 (en) | Systems and methods for power module for inverter for electric vehicle | |
| JP3896940B2 (en) | Semiconductor device | |
| KR100458425B1 (en) | Low-inductance semiconductor component | |
| CN107710576B (en) | Power converter with parallel-connected semiconductor switches | |
| JP4697025B2 (en) | Power semiconductor module | |
| JP2002171768A (en) | Power converter | |
| JP2007081155A (en) | Semiconductor device | |
| US11456673B2 (en) | Power conversion device of a neutral point clamp type | |
| JPH0965662A (en) | Power module | |
| KR20200133883A (en) | Power module with stacked | |
| JP2002093965A (en) | Semiconductor device | |
| WO2023243169A1 (en) | Power conversion device | |
| KR101280426B1 (en) | Three-phase inverter circuit and power module having the same | |
| US20230245943A1 (en) | Semiconductor module |