JP2020014569A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2020014569A5 JP2020014569A5 JP2018138203A JP2018138203A JP2020014569A5 JP 2020014569 A5 JP2020014569 A5 JP 2020014569A5 JP 2018138203 A JP2018138203 A JP 2018138203A JP 2018138203 A JP2018138203 A JP 2018138203A JP 2020014569 A5 JP2020014569 A5 JP 2020014569A5
- Authority
- JP
- Japan
- Prior art keywords
- condition
- electronic components
- occurrence condition
- occurrence
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 description 2
Description
(A)上記目的を達成するために、本願の請求項に係る遊技機は、遊技を行うことが可能な遊技機であって、複数の電子部品を制御可能な制御手段と、遊技機に対する電力供給が停止しても記憶内容を保持可能であり、前記複数の電子部品に関する情報を記憶可能な記憶手段と、を備え、前記制御手段は、前記複数の電子部品に応じた事象の発生条件が成立した場合に、前記情報を前記記憶手段に書き込む書込処理を実行可能であり、前記複数の電子部品に対する制御信号を出力可能であるとともに、前記記憶手段の記憶情報に応じた読出信号を出力可能な出力手段を備え、前記発生条件は、第1発生条件と第2発生条件とを含み、前記記憶手段は、前記第1発生条件に対応した第1情報が書き込まれる記憶領域と、前記第2発生条件に対応した第2情報が書き込まれる記憶領域とが、連続した1の領域として設けられ、前記制御手段は、前記第1発生条件および前記第2発生条件が成立した場合に、一方の条件に対応する書込処理の実行中は、他方の条件に対応する書込処理を実行しないことを特徴とする。
(1)上記目的を達成するために、他の遊技機は、遊技を行うことが可能な遊技機(例えばパチンコ遊技機1など)であって、複数の電子部品を制御可能な制御手段(例えば演出制御用マイクロコンピュータ120など)と、遊技機に対する電力供給が停止しても記憶内容を保持可能であり、前記複数の電子部品に関する情報を記憶可能な記憶手段(例えばバックアップデータメモリ210A〜210Dなど)とを備え、前記制御手段は、前記複数の電子部品に応じた事象の発生条件が成立した場合に、前記情報を前記記憶手段に書き込む書込処理(例えばメモリ書込処理部41AKM10による書込処理など)を実行可能であり、前記複数の電子部品に対する制御信号を出力可能であるとともに、前記記憶手段の記憶情報に応じた読出信号を出力可能な出力手段(例えばコネクタ152〜155など)を備えてもよい。
このような構成によれば、情報を適切に管理可能となる。
(1)上記目的を達成するために、他の遊技機は、遊技を行うことが可能な遊技機(例えばパチンコ遊技機1など)であって、複数の電子部品を制御可能な制御手段(例えば演出制御用マイクロコンピュータ120など)と、遊技機に対する電力供給が停止しても記憶内容を保持可能であり、前記複数の電子部品に関する情報を記憶可能な記憶手段(例えばバックアップデータメモリ210A〜210Dなど)とを備え、前記制御手段は、前記複数の電子部品に応じた事象の発生条件が成立した場合に、前記情報を前記記憶手段に書き込む書込処理(例えばメモリ書込処理部41AKM10による書込処理など)を実行可能であり、前記複数の電子部品に対する制御信号を出力可能であるとともに、前記記憶手段の記憶情報に応じた読出信号を出力可能な出力手段(例えばコネクタ152〜155など)を備えてもよい。
このような構成によれば、情報を適切に管理可能となる。
Claims (1)
- 遊技を行うことが可能な遊技機であって、
複数の電子部品を制御可能な制御手段と、
遊技機に対する電力供給が停止しても記憶内容を保持可能であり、前記複数の電子部品に関する情報を記憶可能な記憶手段と、を備え、
前記制御手段は、前記複数の電子部品に応じた事象の発生条件が成立した場合に、前記情報を前記記憶手段に書き込む書込処理を実行可能であり、
前記複数の電子部品に対する制御信号を出力可能であるとともに、前記記憶手段の記憶情報に応じた読出信号を出力可能な出力手段を備え、
前記発生条件は、第1発生条件と第2発生条件とを含み、
前記記憶手段は、前記第1発生条件に対応した第1情報が書き込まれる記憶領域と、前記第2発生条件に対応した第2情報が書き込まれる記憶領域とが、連続した1の領域として設けられ、
前記制御手段は、前記第1発生条件および前記第2発生条件が成立した場合に、一方の条件に対応する書込処理の実行中は、他方の条件に対応する書込処理を実行しない
ことを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138203A JP2020014569A (ja) | 2018-07-24 | 2018-07-24 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018138203A JP2020014569A (ja) | 2018-07-24 | 2018-07-24 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020014569A JP2020014569A (ja) | 2020-01-30 |
JP2020014569A5 true JP2020014569A5 (ja) | 2020-03-19 |
Family
ID=69580707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018138203A Withdrawn JP2020014569A (ja) | 2018-07-24 | 2018-07-24 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020014569A (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4597813B2 (ja) * | 2005-08-24 | 2010-12-15 | 株式会社ニューギン | 遊技機 |
JP5060087B2 (ja) * | 2006-09-04 | 2012-10-31 | マルホン工業株式会社 | パチンコ遊技機 |
JP6148283B2 (ja) * | 2015-05-19 | 2017-06-14 | 株式会社三共 | 遊技機 |
JP6738162B2 (ja) * | 2016-03-01 | 2020-08-12 | 株式会社三共 | 遊技機 |
-
2018
- 2018-07-24 JP JP2018138203A patent/JP2020014569A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019217152A5 (ja) | ||
JP2020099381A5 (ja) | ||
JP2012250131A5 (ja) | ||
JP2011217900A5 (ja) | ||
JP2014147768A5 (ja) | ||
JP2018183306A5 (ja) | ||
US20180011660A1 (en) | Write tracking for memories | |
WO2009130671A8 (en) | Multiprocessing circuit with cache circuits that allow writing to not previously loaded cache lines | |
JP2020014569A5 (ja) | ||
JP2020130546A5 (ja) | ||
JP2020110468A5 (ja) | ||
JP2019217153A5 (ja) | ||
JP2020195613A5 (ja) | ||
JP2020099386A5 (ja) | ||
JP2021045363A5 (ja) | ||
JP2020099385A5 (ja) | ||
JP2013200919A5 (ja) | ||
JP2020099382A5 (ja) | ||
JP2020000322A5 (ja) | ||
JP2020000321A5 (ja) | ||
JP2020195614A5 (ja) | ||
JP2008023377A5 (ja) | ||
JP2007325942A5 (ja) | ||
JP2007275645A5 (ja) | ||
JP2008062092A5 (ja) |