JP2020013027A - Display - Google Patents

Display Download PDF

Info

Publication number
JP2020013027A
JP2020013027A JP2018136009A JP2018136009A JP2020013027A JP 2020013027 A JP2020013027 A JP 2020013027A JP 2018136009 A JP2018136009 A JP 2018136009A JP 2018136009 A JP2018136009 A JP 2018136009A JP 2020013027 A JP2020013027 A JP 2020013027A
Authority
JP
Japan
Prior art keywords
insulating film
hole
transparent conductive
conductive layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018136009A
Other languages
Japanese (ja)
Inventor
秀樹 椎名
Hideki Shiina
秀樹 椎名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018136009A priority Critical patent/JP2020013027A/en
Priority to CN201921135769.9U priority patent/CN210109500U/en
Publication of JP2020013027A publication Critical patent/JP2020013027A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a display that can suppress a reduction in display quality.SOLUTION: A display comprises: a metal wire 30 located outside a display part DA; an organic insulating film located on the metal wire 30; a first metal electrode 41 located on the organic insulating film outside the display part DA; a first insulating film located on the organic insulating film and having a first through hole CH1 penetrating to the first metal electrode 41; a first transparent conductive layer 31 located on the first insulating film, electrically connected to the metal wire 30, and in contact with the first metal electrode 41 in the first through hole CH1; a second insulating film located on the first insulating film and having a second through hole CH2 penetrating to the first transparent conductive layer 31; and a second transparent conductive layer 32 located on the second insulating film and in contact with the first transparent conductive layer 31 in the second through hole CH2. The second through hole CH2 is superimposed on the first metal electrode 41 and the first through hole CH1.SELECTED DRAWING: Figure 3

Description

本発明の実施形態は、表示装置に関する。   Embodiments described herein relate generally to a display device.

近年、表示装置の表示品位を向上するための技術が種々検討されている。一例では、走査線と電気的に接続された引き出し線をシールド電極で覆う技術が開示されている。このようなシールド電極は、接続電極を介してコモン配線と電気的に接続されている。これらのシールド電極及び接続電極は、インジウム・ティン・オキサイド(ITO)によって形成されている。   In recent years, various technologies for improving the display quality of a display device have been studied. In one example, a technique of covering a lead line electrically connected to a scan line with a shield electrode is disclosed. Such a shield electrode is electrically connected to the common wiring via the connection electrode. These shield electrodes and connection electrodes are formed of indium tin oxide (ITO).

特開2009−265484号公報JP 2009-265484 A

本実施形態の目的は、表示品位の低下を抑制できる表示装置を提供することにある。   An object of the present embodiment is to provide a display device capable of suppressing a decrease in display quality.

本実施形態によれば、
複数の画素を備える表示部と、前記表示部の外側に位置する金属配線と、前記金属配線の上に位置する有機絶縁膜と、前記表示部の外側において、前記有機絶縁膜上に位置する第1金属電極と、前記有機絶縁膜上に位置し、前記第1金属電極まで貫通した第1貫通孔を有する第1絶縁膜と、前記第1絶縁膜上に位置し、前記金属配線と電気的に接続され、前記第1貫通孔において前記第1金属電極に接する第1透明導電層と、前記第1絶縁膜上に位置し、前記第1透明導電層まで貫通した第2貫通孔を有する第2絶縁膜と、前記第2絶縁膜上に位置し、前記第2貫通孔において前記第1透明導電層に接する第2透明導電層と、を備え、前記第2貫通孔は、前記第1金属電極及び前記第1貫通孔に重畳している、表示装置が提供される。
本実施形態によれば、
複数の画素を備える表示部と、前記表示部の外側に位置する第1金属配線と、記第1金属配線の外側に位置する第2金属配線と、前記第1金属配線及び前記第2金属配線の上に位置し、前記第2金属配線まで貫通した第1貫通孔を有する有機絶縁膜と、前記表示部の外側において、前記有機絶縁膜上に位置し、前記第1貫通孔において前記第2金属配線に接する金属電極と、前記有機絶縁膜上に位置し、前記金属電極まで貫通した第2貫通孔を有する第1絶縁膜と、前記第1絶縁膜上に位置し、前記第2貫通孔において前記金属電極に接する第1透明導電層と、前記第1絶縁膜上に位置し、前記第1透明導電層まで貫通した第3貫通孔を有する第2絶縁膜と、前記第2絶縁膜上に位置し、前記第3貫通孔において前記第1透明導電層に接する第2透明導電層と、を備え、前記第3貫通孔は、前記金属電極及び前記第2貫通孔に重畳している、表示装置が提供される。
本実施形態によれば、
複数の画素を備える表示部と、有機絶縁膜と、前記表示部の外側において、前記有機絶縁膜上に位置する第1金属電極と、前記第1金属電極に接する第1透明導電層と、前記第1金属電極に重畳する貫通孔を有する無機絶縁膜と、前記無機絶縁膜上に位置し、前記貫通孔において前記第1金属電極または前記第1透明導電層に接する第2透明導電層と、を備えた表示装置が提供される。
According to the present embodiment,
A display unit including a plurality of pixels, a metal wiring positioned outside the display unit, an organic insulating film positioned over the metal wiring, and a second metal wiring positioned over the organic insulating film outside the display unit. A first metal electrode, a first insulating film located on the organic insulating film and having a first through hole penetrating to the first metal electrode, and a first insulating film located on the first insulating film and electrically connected to the metal wiring. A first transparent conductive layer that is connected to the first metal electrode in the first through hole, and a second transparent hole that is located on the first insulating film and penetrates to the first transparent conductive layer. 2 insulating film, and a second transparent conductive layer located on the second insulating film and in contact with the first transparent conductive layer in the second through hole, wherein the second through hole is formed of the first metal. A display device is provided, wherein the display device overlaps an electrode and the first through hole.
According to the present embodiment,
A display unit including a plurality of pixels; a first metal line located outside the display unit; a second metal line located outside the first metal line; the first metal line and the second metal line And an organic insulating film having a first through hole penetrating to the second metal wiring, and an organic insulating film located on the organic insulating film outside the display unit, wherein the second through hole is formed in the first through hole. A metal electrode in contact with a metal wiring; a first insulating film having a second through-hole located on the organic insulating film and penetrating to the metal electrode; and a second through-hole located on the first insulating film. A first transparent conductive layer in contact with the metal electrode, a second insulating film located on the first insulating film and having a third through-hole penetrating to the first transparent conductive layer; And is in contact with the first transparent conductive layer at the third through hole. With 2 and a transparent conductive layer, wherein the third through hole, the metal electrodes and superimposed on the second through-hole, a display device is provided.
According to the present embodiment,
A display unit including a plurality of pixels, an organic insulating film, a first metal electrode located on the organic insulating film outside the display unit, a first transparent conductive layer in contact with the first metal electrode, An inorganic insulating film having a through-hole overlapping the first metal electrode, a second transparent conductive layer located on the inorganic insulating film and in contact with the first metal electrode or the first transparent conductive layer in the through-hole, Is provided.

図1は、本実施形態の表示装置DSPの一構成例を示す平面図である。FIG. 1 is a plan view illustrating a configuration example of the display device DSP according to the present embodiment. 図2は、画素PXの基本構成及び等価回路を示す図である。FIG. 2 is a diagram illustrating a basic configuration and an equivalent circuit of the pixel PX. 図3は、図1に示した表示パネルPNLの領域A3を拡大した平面図である。FIG. 3 is an enlarged plan view of a region A3 of the display panel PNL shown in FIG. 図4は、図3に示したA−B線に沿った表示装置DSPの断面図である。FIG. 4 is a cross-sectional view of the display device DSP along the line AB shown in FIG. 図5は、図3に示したC−D線に沿った表示パネルPNLの断面図である。FIG. 5 is a cross-sectional view of the display panel PNL along the line CD shown in FIG. 図6は、図3に示したE−F線に沿った表示パネルPNLの断面図である。FIG. 6 is a cross-sectional view of the display panel PNL along the line EF shown in FIG. 図7は、図3に示したG−H線に沿った表示パネルPNLの断面図である。FIG. 7 is a sectional view of the display panel PNL along the line GH shown in FIG. 図8は、図1に示した表示パネルPNLの領域A3を拡大した平面図である。FIG. 8 is an enlarged plan view of a region A3 of the display panel PNL shown in FIG. 図9は、図8に示したI−J線に沿った表示パネルPNLの断面図である。FIG. 9 is a cross-sectional view of the display panel PNL along the line IJ shown in FIG. 図10は、図8に示したI−J線に沿った表示パネルPNLの他の断面図である。FIG. 10 is another cross-sectional view of the display panel PNL along the line IJ shown in FIG. 図11は、図8に示したK−L線に沿った表示パネルPNLの断面図である。FIG. 11 is a cross-sectional view of the display panel PNL along the line KL shown in FIG. 図12は、図3に示したC−D線に沿った表示パネルPNLの他の構成例の断面図である。FIG. 12 is a cross-sectional view of another configuration example of the display panel PNL along the line CD shown in FIG. 図13は、図3に示したC−D線に沿った表示パネルPNLの他の構成例の断面図である。FIG. 13 is a cross-sectional view of another configuration example of the display panel PNL along the line CD shown in FIG.

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。   Hereinafter, the present embodiment will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate modifications while maintaining the gist of the invention, which are naturally included in the scope of the present invention. In addition, in order to make the description clearer, the drawings may be schematically illustrated with respect to the width, thickness, shape, and the like of each unit as compared with actual embodiments, but are merely examples, and the present invention is not limited thereto. It does not limit the interpretation. In the specification and the drawings, components that perform the same or similar functions as those described in regard to a drawing thereinabove are marked with the same reference numerals, and a repeated detailed description may be omitted as appropriate. .

本実施形態においては、表示装置DSPの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子やμLED等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical Systems)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。   In the present embodiment, a liquid crystal display device will be described as an example of the display device DSP. The main configuration disclosed in the present embodiment includes a self-luminous display device having an organic electroluminescence display element and a μLED, an electronic paper display device having an electrophoretic element, a MEMS (Micro Electro Mechanical Systems). ) Or a display device using electrochromism.

図1は、本実施形態の表示装置DSPの一構成例を示す平面図である。一例では、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、90度以外の角度で交差していてもよい。第1方向X及び第2方向Yは、表示装置DSPを構成する基板の主面と平行な方向に相当し、第3方向Zは、表示装置DSPの厚さ方向に相当する。本明細書において、第3方向Zを示す矢印の先端側の位置を上と称し、矢印の先端とは逆側の位置を下と称する。また、第3方向Zを示す矢印の先端側に表示装置DSPを観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yで規定されるX−Y平面に向かって見ることを平面視という。   FIG. 1 is a plan view illustrating a configuration example of the display device DSP according to the present embodiment. In one example, the first direction X, the second direction Y, and the third direction Z are orthogonal to each other, but may intersect at an angle other than 90 degrees. The first direction X and the second direction Y correspond to directions parallel to the main surface of the substrate constituting the display device DSP, and the third direction Z corresponds to the thickness direction of the display device DSP. In this specification, the position on the tip side of the arrow indicating the third direction Z is referred to as “up”, and the position on the opposite side to the tip of the arrow is referred to as “down”. In addition, it is assumed that there is an observation position for observing the display device DSP on the tip side of the arrow indicating the third direction Z, and from this observation position, an XY plane defined by the first direction X and the second direction Y is provided. Viewing is called planar view.

表示装置DSPは、表示パネルPNLと、フレキシブルプリント回路基板1と、ICチップ2と、回路基板3と、を備えている。   The display device DSP includes a display panel PNL, a flexible printed circuit board 1, an IC chip 2, and a circuit board 3.

表示パネルPNLは、液晶表示パネルであり、第1基板SUB1と、第2基板SUB2と、液晶層LCと、シールSEと、遮光層LSと、を備えている。表示パネルPNLは、画像を表示する表示部DAと、表示部DAを囲む額縁状の非表示部NDAと、を備えている。第2基板SUB2は、第1基板SUB1に対向している。第1基板SUB1は、第2基板SUB2よりも第2方向Yに延出した実装部MAを有している。
遮光層LSは、非表示部NDAに位置し、第2基板SUB2に設けられている。シールSEは、非表示部NDAに位置し、第1基板SUB1と第2基板SUB2とを接着するとともに、液晶層LCを封止している。シールSEは、平面視で、遮光層LSと重畳する位置に設けられている。非表示部NDAは、遮光層LS及び液晶層LCが重畳する領域A1と、シールSE及び遮光層LSが重畳する領域A2と、を含んでいる。領域A1は表示部DAを囲み、領域A2は領域A1を囲んでいる。図1において、領域A1、領域A2、及び、液晶層LCが配置された表示部DAは、それぞれ異なる斜線で示している。
The display panel PNL is a liquid crystal display panel, and includes a first substrate SUB1, a second substrate SUB2, a liquid crystal layer LC, a seal SE, and a light shielding layer LS. The display panel PNL includes a display section DA for displaying an image, and a frame-shaped non-display section NDA surrounding the display section DA. The second substrate SUB2 faces the first substrate SUB1. The first substrate SUB1 has a mounting portion MA extending in the second direction Y from the second substrate SUB2.
The light shielding layer LS is located in the non-display portion NDA and is provided on the second substrate SUB2. The seal SE is located in the non-display portion NDA, and bonds the first substrate SUB1 and the second substrate SUB2 and seals the liquid crystal layer LC. The seal SE is provided at a position overlapping with the light shielding layer LS in plan view. The non-display portion NDA includes an area A1 where the light shielding layer LS and the liquid crystal layer LC overlap, and an area A2 where the seal SE and the light shielding layer LS overlap. The area A1 surrounds the display section DA, and the area A2 surrounds the area A1. In FIG. 1, the display area DA in which the area A1, the area A2, and the liquid crystal layer LC are arranged are indicated by different oblique lines.

表示部DAは、第1方向(列方向)X及び第2方向(行方向)Yにマトリクス状に配置された複数の画素PXを備えている。   The display unit DA includes a plurality of pixels PX arranged in a matrix in a first direction (column direction) X and a second direction (row direction) Y.

フレキシブルプリント回路基板1は、実装部MAに実装され、回路基板3に接続されている。ICチップ2は、フレキシブルプリント回路基板1に実装されている。なお、ICチップ2は、実装部MAに実装されてもよい。ICチップ2は、ディスプレイドライバDDを内蔵している。ディスプレイドライバDDは、画像を表示する画像表示モードにおいて画像表示に必要な信号を出力する。また、図示した例では、ICチップ2は、タッチコントローラTCを内蔵している。タッチコントローラTCは、表示装置DSPへの物体の接近又は接触を検出するタッチセンシングモードを制御する。   The flexible printed circuit board 1 is mounted on the mounting section MA and connected to the circuit board 3. The IC chip 2 is mounted on the flexible printed circuit board 1. Note that the IC chip 2 may be mounted on the mounting section MA. The IC chip 2 has a built-in display driver DD. The display driver DD outputs a signal required for image display in an image display mode for displaying an image. Further, in the illustrated example, the IC chip 2 has a built-in touch controller TC. The touch controller TC controls a touch sensing mode for detecting approach or contact of an object with the display device DSP.

表示パネルPNLの詳細な構成について、ここでは説明を省略するが、表示パネルPNLは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第1方向X及び第2方向Yで規定されるX−Y平面と平行な面である。   Although a detailed description of the configuration of the display panel PNL is omitted here, the display panel PNL uses a display mode using a horizontal electric field along the main surface of the substrate and a vertical electric field along a normal to the main surface of the substrate. Display mode, a display mode using an inclined electric field inclined in an oblique direction with respect to the main surface of the substrate, and further, any of the above-described horizontal electric field, vertical electric field, and a display mode using an appropriately combined inclined electric field A configuration may be provided. Here, the substrate main surface is a surface parallel to the XY plane defined by the first direction X and the second direction Y.

図2は、画素PXの基本構成及び等価回路を示す図である。複数本の走査線Gは、走査線駆動回路GDに接続されている。複数本の信号線Sは、信号線駆動回路SDに接続されている。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Sは、その一部が屈曲していたとしても、第2方向Yに延出しているものとする。   FIG. 2 is a diagram illustrating a basic configuration and an equivalent circuit of the pixel PX. The plurality of scanning lines G are connected to a scanning line driving circuit GD. The plurality of signal lines S are connected to a signal line driving circuit SD. Note that the scanning lines G and the signal lines S do not necessarily have to extend linearly, and some of them may be bent. For example, it is assumed that the signal line S extends in the second direction Y even if a part thereof is bent.

共通電極CEは、複数の画素PXに亘って配置されている。共通電極CEは、電圧供給部CD及び図1に示したタッチコントローラTCに接続されている。画像表示モードにおいては、電圧供給部CDは、コモン電圧(Vcom)を共通電極CEに供給する。タッチセンシングモードにおいては、タッチコントローラTCは、コモン電圧とは異なるタッチ駆動電圧を共通電極CEに供給する。   The common electrode CE is arranged over a plurality of pixels PX. The common electrode CE is connected to the voltage supply unit CD and the touch controller TC shown in FIG. In the image display mode, the voltage supply unit CD supplies a common voltage (Vcom) to the common electrode CE. In the touch sensing mode, the touch controller TC supplies a touch drive voltage different from the common voltage to the common electrode CE.

各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。走査線Gは、第1方向Xに並んだ画素PXの各々におけるスイッチング素子SWと電気的に接続されている。信号線Sは、第2方向Yに並んだ画素PXの各々におけるスイッチング素子SWと電気的に接続されている。画素電極PEは、スイッチング素子SWと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。   Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like. The switching element SW is composed of, for example, a thin film transistor (TFT), and is electrically connected to the scanning line G and the signal line S. The scanning line G is electrically connected to the switching element SW in each of the pixels PX arranged in the first direction X. The signal line S is electrically connected to the switching element SW in each of the pixels PX arranged in the second direction Y. The pixel electrode PE is electrically connected to the switching element SW. Each of the pixel electrodes PE faces the common electrode CE, and drives the liquid crystal layer LC by an electric field generated between the pixel electrode PE and the common electrode CE. The capacitor CS is formed, for example, between an electrode having the same potential as the common electrode CE and an electrode having the same potential as the pixel electrode PE.

図3は、図1に示した表示パネルPNLの領域A3を拡大した平面図である。ここでは、第1基板SUB1の主要部について説明する。図示した表示部DAは、横電界を利用する表示モードの一つであるFFS(Fringe Field Switching)モードが適用された例に相当する。   FIG. 3 is an enlarged plan view of a region A3 of the display panel PNL shown in FIG. Here, the main part of the first substrate SUB1 will be described. The illustrated display unit DA corresponds to an example in which an FFS (Fringe Field Switching) mode, which is one of display modes using a horizontal electric field, is applied.

走査線G1乃至G3は、それぞれ第1方向Xに沿って直線的に延出し、第2方向Yに間隔を置いて並んでいる。信号線S1乃至S3は、それぞれ概ね第2方向Yに沿って延出し、第1方向Xに間隔をおいて並んでいる。走査線G1乃至G3、及び、信号線S1乃至S3は、互いに交差している。金属配線M1乃至M3は、それぞれ信号線S1乃至S3の上に重畳している。共通電極CEは、表示部DAに配置され、信号線S1乃至S3、及び、金属配線M1乃至M3の上に重畳している。
画素電極PEは、表示部DAにおいて、第1方向X及び第2方向Yにマトリクス状に配置されている。例えば、走査線G1及びG2の間の奇数行目に位置する画素電極PE1は、方向D1に沿って延出した複数の帯電極Pa1を有している。また、走査線G2及びG3の間の偶数行目に位置する画素電極PE2は、方向D2に沿って延出した複数の帯電極Pa2を有している。図示した例では、帯電極Pa1及びPa2は、それぞれ3本であるが、帯電極Pa1及びPa2のそれぞれの本数は図示した例に限らない。
The scanning lines G1 to G3 extend linearly along the first direction X, and are arranged at intervals in the second direction Y. The signal lines S1 to S3 each extend substantially along the second direction Y, and are arranged at intervals in the first direction X. The scanning lines G1 to G3 and the signal lines S1 to S3 cross each other. The metal wirings M1 to M3 are superimposed on the signal lines S1 to S3, respectively. The common electrode CE is arranged in the display section DA and overlaps the signal lines S1 to S3 and the metal wirings M1 to M3.
The pixel electrodes PE are arranged in a matrix in the first direction X and the second direction Y in the display section DA. For example, the pixel electrode PE1 located in an odd-numbered row between the scanning lines G1 and G2 has a plurality of band electrodes Pa1 extending along the direction D1. The pixel electrode PE2 located on the even-numbered row between the scanning lines G2 and G3 has a plurality of band electrodes Pa2 extending along the direction D2. In the illustrated example, there are three band electrodes Pa1 and Pa2, respectively, but the number of each of the band electrodes Pa1 and Pa2 is not limited to the illustrated example.

次に、表示部DAの外側の領域A1に着目する。金属配線30、透明導電層31及び32は、表示部DAを囲むように配置されている。金属電極41は、透明導電層31及び32に重畳する位置に島状に形成されている。金属電極42は、金属配線30及び透明導電層31に重畳する位置に島状に形成されている。   Next, attention is paid to the area A1 outside the display section DA. The metal wiring 30 and the transparent conductive layers 31 and 32 are arranged so as to surround the display section DA. The metal electrode 41 is formed in an island shape at a position overlapping the transparent conductive layers 31 and 32. The metal electrode 42 is formed in an island shape at a position overlapping the metal wiring 30 and the transparent conductive layer 31.

金属配線30は、信号線S1等と同一層に位置し、信号線S1と同一材料によって形成された配線である。金属電極41及び42は、金属配線M1等と同一層に位置し、金属配線M1と同一材料によって形成された電極である。透明導電層31は、共通電極CEと同一層に位置し、共通電極CEと同一材料によって形成された配線である。透明導電層32は、画素電極PEと同一層に位置し、画素電極PEと同一材料によって形成された配線である。   The metal wiring 30 is a wiring located in the same layer as the signal line S1 and the like, and formed of the same material as the signal line S1. The metal electrodes 41 and 42 are located in the same layer as the metal wiring M1 and the like, and are formed of the same material as the metal wiring M1. The transparent conductive layer 31 is a wiring located in the same layer as the common electrode CE and formed of the same material as the common electrode CE. The transparent conductive layer 32 is a wiring located in the same layer as the pixel electrode PE and formed of the same material as the pixel electrode PE.

金属電極41は、金属配線30からずれた位置に配置されている。透明導電層31及び金属電極41は、貫通孔CH1において互いに電気的に接続されている。透明導電層31及び32は、貫通孔CH2において互いに電気的に接続されている。貫通孔CH1及びCH2は、金属電極41に重畳し、また、金属配線30からずれた位置に設けられている。貫通孔CH2のエッジは、全周に亘って貫通孔CH1のエッジと交差することなく、貫通孔CH1の内側に位置している。同様の金属電極41は、第1方向Xに間隔を置いて並んでいる。   The metal electrode 41 is arranged at a position shifted from the metal wiring 30. The transparent conductive layer 31 and the metal electrode 41 are electrically connected to each other in the through hole CH1. The transparent conductive layers 31 and 32 are electrically connected to each other at the through hole CH2. The through holes CH1 and CH2 overlap with the metal electrode 41 and are provided at positions shifted from the metal wiring 30. The edge of the through hole CH2 is located inside the through hole CH1 without crossing the edge of the through hole CH1 over the entire circumference. Similar metal electrodes 41 are arranged at intervals in the first direction X.

金属電極42は、透明導電層32からずれた位置に配置されている。金属配線30及び金属電極42は、貫通孔CH3において互いに電気的に接続されている。金属電極42及び透明導電層31は、貫通孔CH4において互いに電気的に接続されている。貫通孔CH3及びCH4は、第2方向Yに間隔を置いて並んでいる。また、貫通孔CH3及びCH4は、金属電極42に重畳し、また、透明導電層32からずれた位置に設けられている。同様の金属電極42は、図示を省略するが、表示部DAと走査線駆動回路GDとの間において第2方向Yに間隔を置いて並んでいる。   The metal electrode 42 is arranged at a position shifted from the transparent conductive layer 32. The metal wiring 30 and the metal electrode 42 are electrically connected to each other in the through hole CH3. The metal electrode 42 and the transparent conductive layer 31 are electrically connected to each other at the through hole CH4. The through holes CH3 and CH4 are arranged at intervals in the second direction Y. Further, the through holes CH3 and CH4 overlap with the metal electrode 42 and are provided at positions shifted from the transparent conductive layer 32. Although not shown, the similar metal electrodes 42 are arranged at intervals in the second direction Y between the display section DA and the scanning line drive circuit GD.

これにより、金属配線30、透明導電層31及び32は、すべてが互いに電気的に接続され、同電位となる。金属配線30は、例えば、画像表示モード及びタッチセンシングモードにおいて、コモン電圧(Vcom)を供給する。つまり、透明導電層31及び32は、タッチセンシングモードにおいては、タッチ駆動電圧が印加された共通電極CEとは異なる電位となる。   Thus, the metal wiring 30 and the transparent conductive layers 31 and 32 are all electrically connected to each other and have the same potential. The metal wiring 30 supplies a common voltage (Vcom) in, for example, the image display mode and the touch sensing mode. That is, in the touch sensing mode, the transparent conductive layers 31 and 32 have a potential different from that of the common electrode CE to which the touch drive voltage is applied.

線状電極ELは、非表示部NDAに位置し、透明導電層31に重畳している。線状電極ELは、走査線G2と交差し、信号線S3及び金属配線M3に隣接している。線状電極ELは、方向D1に沿って延出した電極部EL1と、方向D2に沿って延出した電極部EL2と、基部EL3と、を有している。   The linear electrode EL is located in the non-display portion NDA and overlaps the transparent conductive layer 31. The linear electrode EL crosses the scanning line G2 and is adjacent to the signal line S3 and the metal wiring M3. The linear electrode EL has an electrode portion EL1 extending along the direction D1, an electrode portion EL2 extending along the direction D2, and a base EL3.

金属電極43は、透明導電層31及び基部EL3に重畳する位置に島状に形成されている。透明導電層31及び金属電極43は、貫通孔CH5において互いに電気的に接続されている。透明導電層31及び基部EL3は、貫通孔CH6において互いに電気的に接続されている。貫通孔CH5及びCH6は、金属電極43に重畳している。貫通孔CH6のエッジは、全周に亘って貫通孔CH5のエッジと交差することなく、貫通孔CH5の内側に位置している。   The metal electrode 43 is formed in an island shape at a position overlapping the transparent conductive layer 31 and the base EL3. The transparent conductive layer 31 and the metal electrode 43 are electrically connected to each other in the through hole CH5. The transparent conductive layer 31 and the base EL3 are electrically connected to each other at the through hole CH6. The through holes CH5 and CH6 overlap the metal electrode 43. The edge of the through hole CH6 is located inside the through hole CH5 without crossing the edge of the through hole CH5 over the entire circumference.

金属電極43は、金属配線M1等と同一層に位置し、金属配線M1と同一材料によって形成された電極である。線状電極ELは、画素電極PEと同一層に位置し、画素電極PEと同一材料によって形成された透明電極である。   The metal electrode 43 is an electrode located in the same layer as the metal wiring M1 and the like, and formed of the same material as the metal wiring M1. The linear electrode EL is a transparent electrode located in the same layer as the pixel electrode PE and formed of the same material as the pixel electrode PE.

図4は、図3に示したA−B線に沿った表示装置DSPの断面図である。
第1基板SUB1は、絶縁基板10、絶縁膜11乃至16、半導体層SC、信号線S1及びS2、金属配線M1及びM2、共通電極CE、画素電極PE1、配向膜AL1などを備えている。絶縁基板10は、ガラス基板や可撓性の樹脂基板などの透明基板である。半導体層SCは、絶縁膜11の上に位置し、絶縁膜12によって覆われている。半導体層SCは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。図3に示した走査線G1等は、絶縁膜12及び13の間に位置している。
FIG. 4 is a cross-sectional view of the display device DSP along the line AB shown in FIG.
The first substrate SUB1 includes an insulating substrate 10, insulating films 11 to 16, a semiconductor layer SC, signal lines S1 and S2, metal wires M1 and M2, a common electrode CE, a pixel electrode PE1, an alignment film AL1, and the like. The insulating substrate 10 is a transparent substrate such as a glass substrate or a flexible resin substrate. The semiconductor layer SC is located on the insulating film 11 and is covered by the insulating film 12. The semiconductor layer SC is formed of, for example, polycrystalline silicon, but may be formed of amorphous silicon or an oxide semiconductor. The scanning lines G1 and the like shown in FIG. 3 are located between the insulating films 12 and 13.

信号線S1及びS2は、絶縁膜13の上に位置し、絶縁膜14によって覆われている。金属配線M1及びM2は、絶縁膜14の上に位置し、絶縁膜15によって覆われている。一例では、信号線S1及び金属配線M1は、チタン(Ti)を含む層、アルミニウム(Al)を含む層、及び、チタン(Ti)を含む層がこの順に積層された第1積層体、あるいは、モリブデン(Mo)を含む層、アルミニウム(Al)を含む層、及び、モリブデン(Mo)を含む層がこの順に積層された第2積層体である。   The signal lines S1 and S2 are located on the insulating film 13 and are covered by the insulating film 14. The metal wirings M1 and M2 are located on the insulating film 14 and are covered by the insulating film 15. In one example, the signal line S1 and the metal wiring M1 are a first stacked body in which a layer containing titanium (Ti), a layer containing aluminum (Al), and a layer containing titanium (Ti) are stacked in this order, or This is a second stacked body in which a layer containing molybdenum (Mo), a layer containing aluminum (Al), and a layer containing molybdenum (Mo) are stacked in this order.

共通電極CEは、絶縁膜15の上に位置し、絶縁膜16によって覆われている。画素電極PE1は、絶縁膜16の上に位置し、配向膜AL1によって覆われている。画素電極PE1及び共通電極CEは、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成されている。   The common electrode CE is located on the insulating film 15 and is covered by the insulating film 16. The pixel electrode PE1 is located on the insulating film 16 and is covered by the alignment film AL1. The pixel electrode PE1 and the common electrode CE are formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

絶縁膜11乃至13、及び、絶縁膜16は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などによって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜14及び15は、例えば、アクリル樹脂などによって形成された有機絶縁膜である。なお、絶縁膜15は、無機絶縁膜であってもよい。   Each of the insulating films 11 to 13 and the insulating film 16 is an inorganic insulating film formed using silicon oxide, silicon nitride, silicon oxynitride, or the like, and may have a single-layer structure or a multilayer structure. You may. The insulating films 14 and 15 are, for example, organic insulating films formed of an acrylic resin or the like. Note that the insulating film 15 may be an inorganic insulating film.

第2基板SUB2は、絶縁基板20、遮光層BM、カラーフィルタ層CF、オーバーコート層OC、配向膜AL2などを備えている。絶縁基板20は、ガラス基板や可撓性の樹脂基板などの透明基板である。遮光層BMは、図1に示した遮光層LSと一体的に形成されている。カラーフィルタ層CFは、赤色のカラーフィルタCFR、緑色のカラーフィルタCFG、及び、青色のカラーフィルタCFBを含んでいる。カラーフィルタCFBは、画素電極PE1と対向している。他のカラーフィルタCFR及びCFGも、それぞれ他の画素電極PEと対向している。オーバーコート層OCは、カラーフィルタ層CFを覆っている。オーバーコート層OCは、透明な有機絶縁膜である。配向膜AL2は、オーバーコート層OCを覆っている。   The second substrate SUB2 includes an insulating substrate 20, a light shielding layer BM, a color filter layer CF, an overcoat layer OC, an alignment film AL2, and the like. The insulating substrate 20 is a transparent substrate such as a glass substrate or a flexible resin substrate. The light shielding layer BM is formed integrally with the light shielding layer LS shown in FIG. The color filter layer CF includes a red color filter CFR, a green color filter CFG, and a blue color filter CFB. The color filter CFB faces the pixel electrode PE1. The other color filters CFR and CFG also face the other pixel electrodes PE, respectively. The overcoat layer OC covers the color filter layer CF. The overcoat layer OC is a transparent organic insulating film. The alignment film AL2 covers the overcoat layer OC.

液晶層LCは、第1基板SUB1及び第2基板SUB2の間に位置し、配向膜AL1と配向膜AL2との間に保持されている。   The liquid crystal layer LC is located between the first substrate SUB1 and the second substrate SUB2, and is held between the alignment films AL1 and AL2.

偏光板PL1を含む光学素子OD1は、絶縁基板10に接着されている。偏光板PL2を含む光学素子OD2は、絶縁基板20に接着されている。なお、光学素子OD1及びOD2は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。   The optical element OD1 including the polarizing plate PL1 is bonded to the insulating substrate 10. The optical element OD2 including the polarizing plate PL2 is bonded to the insulating substrate 20. Note that the optical elements OD1 and OD2 may include a retardation plate, a scattering layer, an antireflection layer, and the like as necessary.

このような表示パネルPNLにおいては、画素電極PE1と共通電極CEとの間に電界が形成されていないオフ状態において、液晶分子LMは、配向膜AL1及びAL2の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ILから表示パネルPNLに向けて照射された照明光は、光学素子OD1及びOD2によって吸収され、暗表示となる。一方、画素電極PE1と共通電極CEとの間に電界が形成されたオン状態においては、液晶分子LMは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明光の一部は、光学素子OD1及びOD2を透過し、明表示となる。   In such a display panel PNL, in an off state where no electric field is formed between the pixel electrode PE1 and the common electrode CE, the liquid crystal molecules LM are initially aligned in a predetermined direction between the alignment films AL1 and AL2. ing. In such an off state, the illumination light emitted from the illumination device IL toward the display panel PNL is absorbed by the optical elements OD1 and OD2, resulting in a dark display. On the other hand, in an ON state in which an electric field is formed between the pixel electrode PE1 and the common electrode CE, the liquid crystal molecules LM are oriented in a direction different from the initial orientation direction by the electric field, and the orientation direction is controlled by the electric field. . In such an ON state, a part of the illumination light passes through the optical elements OD1 and OD2, and a bright display is obtained.

図5は、図3に示したC−D線に沿った表示パネルPNLの断面図である。第1基板SUB1において、金属電極41は、絶縁膜14の上に位置している。絶縁膜15は、絶縁膜14及び金属電極41の上に位置し、金属電極41まで貫通した貫通孔CH1を有している。透明導電層31は、絶縁膜15の上に位置し、貫通孔CH1において金属電極41に接している。
絶縁膜16は、絶縁膜15及び透明導電層31の上に位置し、透明導電層31まで貫通した貫通孔CH2を有している。特に、絶縁膜16は、貫通孔CH1の内側まで延在し、金属電極41と透明導電層31とが接する部分のうち、貫通孔CH1のエッジ近傍の部分を覆っている。貫通孔CH2は、金属電極41と透明導電層31とが接する部分のうち、中央部に設けられている。つまり、貫通孔CH2は、その全体が金属電極41及び貫通孔CH1に重畳する位置に設けられている。
透明導電層32は、絶縁膜16の上に位置し、貫通孔CH2において透明導電層31に接している。透明導電層31及び32が互いに接する部分は、その全体が金属電極41に重畳している。つまり、透明導電層31及び32が接する部分と、金属電極41との間には、絶縁膜15が介在しない。配向膜AL1は、透明導電層32を覆っている。
FIG. 5 is a cross-sectional view of the display panel PNL along the line CD shown in FIG. In the first substrate SUB1, the metal electrode 41 is located on the insulating film. The insulating film 15 has a through-hole CH <b> 1 located on the insulating film 14 and the metal electrode 41 and penetrating to the metal electrode 41. The transparent conductive layer 31 is located on the insulating film 15 and is in contact with the metal electrode 41 in the through hole CH1.
The insulating film 16 is located on the insulating film 15 and the transparent conductive layer 31, and has a through hole CH2 penetrating to the transparent conductive layer 31. In particular, the insulating film 16 extends to the inside of the through-hole CH1, and covers a portion near the edge of the through-hole CH1 in a portion where the metal electrode 41 and the transparent conductive layer 31 are in contact with each other. The through-hole CH2 is provided at the center of the portion where the metal electrode 41 and the transparent conductive layer 31 are in contact with each other. That is, the through-hole CH2 is provided at a position where the whole thereof overlaps with the metal electrode 41 and the through-hole CH1.
The transparent conductive layer 32 is located on the insulating film 16 and is in contact with the transparent conductive layer 31 at the through hole CH2. The portions where the transparent conductive layers 31 and 32 are in contact with each other entirely overlap the metal electrode 41. That is, the insulating film 15 does not intervene between the portion where the transparent conductive layers 31 and 32 are in contact and the metal electrode 41. The alignment film AL1 covers the transparent conductive layer 32.

図6は、図3に示したE−F線に沿った表示パネルPNLの断面図である。第1基板SUB1において、金属配線30は、絶縁膜13の上に位置している。絶縁膜14は、絶縁膜13及び金属配線30の上に位置し、金属配線30まで貫通した貫通孔CH3を有している。金属電極42は、絶縁膜14の上に位置し、貫通孔CH3において金属配線30に接している。
絶縁膜15は、絶縁膜14及び金属電極42の上に位置し、金属電極42まで貫通した貫通孔CH4を有している。絶縁膜15は、貫通孔CH3にも配置されている。貫通孔CH4は、貫通孔CH3からずれた位置に設けられている。透明導電層31は、絶縁膜15の上に位置し、貫通孔CH4において金属電極42に接している。絶縁膜16は、絶縁膜15及び透明導電層31の上に位置し、貫通孔CH4にも配置されている。
FIG. 6 is a cross-sectional view of the display panel PNL along the line EF shown in FIG. In the first substrate SUB1, the metal wiring 30 is located on the insulating film 13. The insulating film 14 has a through-hole CH3 that is located on the insulating film 13 and the metal wiring 30 and penetrates to the metal wiring 30. The metal electrode 42 is located on the insulating film 14 and is in contact with the metal wiring 30 in the through hole CH3.
The insulating film 15 is located on the insulating film 14 and the metal electrode 42, and has a through hole CH4 penetrating to the metal electrode 42. The insulating film 15 is also arranged in the through hole CH3. The through hole CH4 is provided at a position shifted from the through hole CH3. The transparent conductive layer 31 is located on the insulating film 15 and is in contact with the metal electrode 42 at the through hole CH4. The insulating film 16 is located on the insulating film 15 and the transparent conductive layer 31, and is also arranged in the through hole CH4.

図3乃至図6に示した構成例において、金属電極41は第1金属電極に相当し、金属電極42は第2金属電極に相当し、透明導電層31は第1透明導電層に相当し、透明導電層32は第2透明導電層に相当し、貫通孔CH1は第1貫通孔に相当し、貫通孔CH2は第2貫通孔に相当し、貫通孔CH3は第3貫通孔に相当し、貫通孔CH4は第4貫通孔に相当し、絶縁膜14は有機絶縁膜あるいは第1有機絶縁膜に相当し、絶縁膜15は第1絶縁膜あるいは第2有機絶縁膜に相当し、絶縁膜16は第2絶縁膜あるいは無機絶縁膜に相当する。   In the configuration examples shown in FIGS. 3 to 6, the metal electrode 41 corresponds to a first metal electrode, the metal electrode 42 corresponds to a second metal electrode, the transparent conductive layer 31 corresponds to a first transparent conductive layer, The transparent conductive layer 32 corresponds to a second transparent conductive layer, the through hole CH1 corresponds to a first through hole, the through hole CH2 corresponds to a second through hole, the through hole CH3 corresponds to a third through hole, The through hole CH4 corresponds to a fourth through hole, the insulating film 14 corresponds to an organic insulating film or a first organic insulating film, the insulating film 15 corresponds to a first insulating film or a second organic insulating film, and the insulating film 16 Corresponds to the second insulating film or the inorganic insulating film.

例えば有機絶縁膜は無機絶縁膜に比べ外部からの水分が浸入しやすく、無機絶縁膜によって覆われていないITOによって形成された2つの電極が接する部分では、水分が透過しやすい。このような水分浸入は、表示品位の劣化を招くおそれがある。
本実施形態によれば、貫通孔CH2において透明導電層31及び32が互いに接する部分は、有機絶縁膜である絶縁膜14の上の金属電極41に重畳しており、絶縁膜14に接していない。このため、透明導電層31及び32が金属電極41や絶縁膜16よりも水分を透過しやすい場合であっても、絶縁膜14を介して浸入した水分は、金属電極41で遮断される。したがって、液晶層LCへの水分の浸入を抑制することができ、表示品位の低下を抑止することができる。
また、ITOなどの透明導電膜は金属配線に比べ抵抗は高く、ITOを配線やブリッジ、電極などに用いる場合、低抵抗であることが好ましい。本実施形態によれば、2つのITOが接触する部分に金属電極41を積層させることで低抵抗化が実現でき、結果、表示品位の低下を抑制することもできる。
For example, moisture from the outside is more likely to enter the organic insulating film than the inorganic insulating film, and moisture is easily transmitted at a portion where two electrodes formed of ITO which are not covered with the inorganic insulating film are in contact with each other. Such infiltration of water may cause deterioration of display quality.
According to the present embodiment, the portion where the transparent conductive layers 31 and 32 are in contact with each other in the through hole CH2 overlaps with the metal electrode 41 on the insulating film 14 which is an organic insulating film, and is not in contact with the insulating film 14. . For this reason, even if the transparent conductive layers 31 and 32 transmit moisture more easily than the metal electrode 41 and the insulating film 16, the moisture that has entered through the insulating film 14 is blocked by the metal electrode 41. Therefore, intrusion of moisture into the liquid crystal layer LC can be suppressed, and a decrease in display quality can be suppressed.
Further, a transparent conductive film such as ITO has a higher resistance than a metal wiring. When ITO is used for a wiring, a bridge, an electrode, or the like, it is preferable that the resistance be low. According to the present embodiment, the resistance can be reduced by laminating the metal electrode 41 on the portion where the two ITOs are in contact with each other, and as a result, the deterioration of the display quality can be suppressed.

図7は、図3に示したG−H線に沿った表示パネルPNLの断面図である。第1基板SUB1において、金属電極43は、絶縁膜14の上に位置している。絶縁膜15は、絶縁膜14及び金属電極43の上に位置し、金属電極43まで貫通した貫通孔CH5を有している。透明導電層31は、絶縁膜15の上に位置し、貫通孔CH5において金属電極43に接している。絶縁膜16は、絶縁膜15及び透明導電層31の上に位置し、透明導電層31まで貫通した貫通孔CH6を有している。貫通孔CH6は、その全体が金属電極43に重畳する位置に設けられている。線状電極ELの基部EL3は、絶縁膜16の上に位置し、貫通孔CH6において透明導電層31に接している。透明導電層31及び基部EL3が互いに接する部分は、その全体が金属電極43に重畳している。
線状電極ELが透明導電層31と接する部分においても、絶縁膜14の上の金属電極43に重畳しており、絶縁膜14に接していない。このため、絶縁膜14を介して浸入した水分は、金属電極43で遮断され、液晶層LCへの水分の浸入を抑制することができる。併せて、線状電極ELと透明導電層31とが接する部分が低抵抗となる。
FIG. 7 is a sectional view of the display panel PNL along the line GH shown in FIG. In the first substrate SUB1, the metal electrode 43 is located on the insulating film. The insulating film 15 is located on the insulating film 14 and the metal electrode 43 and has a through hole CH5 penetrating to the metal electrode 43. The transparent conductive layer 31 is located on the insulating film 15 and is in contact with the metal electrode 43 at the through hole CH5. The insulating film 16 is located on the insulating film 15 and the transparent conductive layer 31, and has a through hole CH6 penetrating to the transparent conductive layer 31. The through-hole CH6 is provided at a position where the whole thereof overlaps the metal electrode 43. The base EL3 of the linear electrode EL is located on the insulating film 16 and is in contact with the transparent conductive layer 31 at the through hole CH6. A portion where the transparent conductive layer 31 and the base EL3 are in contact with each other entirely overlaps the metal electrode 43.
The portion where the linear electrode EL contacts the transparent conductive layer 31 also overlaps the metal electrode 43 on the insulating film 14 and does not contact the insulating film 14. For this reason, the moisture that has entered through the insulating film 14 is blocked by the metal electrode 43, and the entry of moisture into the liquid crystal layer LC can be suppressed. In addition, a portion where the linear electrode EL and the transparent conductive layer 31 are in contact has a low resistance.

図8は、図1に示した表示パネルPNLの領域A3を拡大した平面図である。ここでは、図3に示した領域よりもさらに表示部DAから離間した領域を示している。なお、表示部DAの図示を省略し、金属配線30、透明導電層31及び32についての詳細についても省略する。また、金属電極60及び80は図中に一点鎖線で示し、透明導電層51及び71は図中に二点鎖線で示している。   FIG. 8 is an enlarged plan view of a region A3 of the display panel PNL shown in FIG. Here, an area further away from the display section DA than the area shown in FIG. 3 is shown. The illustration of the display section DA is omitted, and the details of the metal wiring 30 and the transparent conductive layers 31 and 32 are also omitted. The metal electrodes 60 and 80 are indicated by dashed lines in the figure, and the transparent conductive layers 51 and 71 are indicated by dashed lines in the figure.

金属配線50は、金属配線30の外側に位置している。透明導電層52は、金属配線50に重畳している。金属電極60及び透明導電層51は、金属配線50及び透明導電層52に重畳する位置に島状に形成されている。
金属配線50及び金属電極60は、貫通孔CH11において互いに電気的に接続されている。透明導電層51及び金属電極60は、貫通孔CH12において互いに電気的に接続されている。透明導電層51及び52は、貫通孔CH13において互いに電気的に接続されている。貫通孔CH11乃至CH13は、金属電極60に重畳している。貫通孔CH13のエッジは、全周に亘って貫通孔CH12のエッジと交差することなく、貫通孔CH12の内側に位置している。同様の金属電極60は、第1方向Xに間隔を置いて並んでいる。
これにより、金属配線50及び透明導電層52は、互いに電気的に接続され、同電位となる。一例では、金属配線50は、金属配線30とは異なる電位を有するように設定されている。例えば、金属配線50は、固定電位の配線であり、金属配線30の電位に対して相対的に低電位であってもよいし、高電位であってもよい。なお、金属配線50は、金属配線30と同電位を有するように設定されてもよい。
The metal wiring 50 is located outside the metal wiring 30. The transparent conductive layer 52 overlaps with the metal wiring 50. The metal electrode 60 and the transparent conductive layer 51 are formed in an island shape at positions overlapping the metal wiring 50 and the transparent conductive layer 52.
The metal wiring 50 and the metal electrode 60 are electrically connected to each other in the through hole CH11. The transparent conductive layer 51 and the metal electrode 60 are electrically connected to each other at the through hole CH12. The transparent conductive layers 51 and 52 are electrically connected to each other at the through hole CH13. The through holes CH11 to CH13 overlap the metal electrode 60. The edge of the through hole CH13 is located inside the through hole CH12 without crossing the edge of the through hole CH12 over the entire circumference. Similar metal electrodes 60 are arranged at intervals in the first direction X.
Thereby, the metal wiring 50 and the transparent conductive layer 52 are electrically connected to each other and have the same potential. In one example, the metal wiring 50 is set to have a different potential from the metal wiring 30. For example, the metal wiring 50 is a wiring of a fixed potential, and may be relatively low potential or high potential with respect to the potential of the metal wiring 30. The metal wiring 50 may be set to have the same potential as the metal wiring 30.

金属配線70は、金属配線50の外側に位置している。透明導電層72は、金属配線70に重畳している。金属電極80の一部は、金属配線70及び透明導電層72に重畳する位置に島状に形成されている。透明導電層71は、金属配線70からずれた位置に配置され、金属電極80に重畳している。
金属配線70及び金属電極80は、貫通孔CH21において互いに電気的に接続されている。透明導電層71及び金属電極80は、貫通孔CH22において互いに電気的に接続されている。透明導電層71及び72は、貫通孔CH23において互いに電気的に接続されている。貫通孔CH21乃至CH23は、金属電極80に重畳している。貫通孔CH21は、金属配線70及び透明導電層72に重畳している。貫通孔CH22及びCH23は、金属配線70からずれた位置に設けられている。貫通孔CH23のエッジは、全周に亘って貫通孔CH22のエッジと交差することなく、貫通孔CH22の内側に位置している。同様の金属電極80は、第1方向Xに間隔を置いて並んでいる。なお、図示を省略するが、金属配線70よりもさらに外側(表示部DAから離間する側)には、他の複数の金属配線が配置されている。透明導電層72は、これらの他の金属配線に重畳しており、金属配線からの電界をシールドしている。
これにより、金属配線70及び透明導電層72は、互いに電気的に接続され、同電位となる。一例では、金属配線70は、金属配線30と同一の電位を有するように設定されている。
The metal wiring 70 is located outside the metal wiring 50. The transparent conductive layer 72 overlaps the metal wiring 70. Part of the metal electrode 80 is formed in an island shape at a position overlapping the metal wiring 70 and the transparent conductive layer 72. The transparent conductive layer 71 is arranged at a position shifted from the metal wiring 70 and overlaps the metal electrode 80.
The metal wiring 70 and the metal electrode 80 are electrically connected to each other at the through hole CH21. The transparent conductive layer 71 and the metal electrode 80 are electrically connected to each other at the through hole CH22. The transparent conductive layers 71 and 72 are electrically connected to each other at the through hole CH23. The through holes CH21 to CH23 overlap the metal electrode 80. The through hole CH21 overlaps with the metal wiring 70 and the transparent conductive layer 72. The through holes CH22 and CH23 are provided at positions shifted from the metal wiring 70. The edge of the through hole CH23 is located inside the through hole CH22 without crossing the edge of the through hole CH22 over the entire circumference. Similar metal electrodes 80 are arranged at intervals in the first direction X. Although not shown, other plural metal wirings are arranged further outside the metal wiring 70 (on the side separated from the display unit DA). The transparent conductive layer 72 overlaps these other metal wirings and shields an electric field from the metal wirings.
Thus, the metal wiring 70 and the transparent conductive layer 72 are electrically connected to each other and have the same potential. In one example, the metal wiring 70 is set to have the same potential as the metal wiring 30.

金属配線50及び70は、図4に示した信号線S1等と同一層に位置し、信号線S1と同一材料によって形成された配線である。金属電極60及び80は、図4に示した金属配線M1等と同一層に位置し、金属配線M1と同一材料によって形成された電極である。透明導電層51及び71は、図4に示した共通電極CEと同一層に位置し、共通電極CEと同一材料によって形成された透明電極である。透明導電層52及び72は、図4に示した画素電極PEと同一層に位置し、画素電極PEと同一材料によって形成された配線である。   The metal wirings 50 and 70 are wirings located in the same layer as the signal line S1 and the like shown in FIG. 4 and formed of the same material as the signal line S1. The metal electrodes 60 and 80 are located in the same layer as the metal wiring M1 and the like shown in FIG. 4 and are formed of the same material as the metal wiring M1. The transparent conductive layers 51 and 71 are located in the same layer as the common electrode CE shown in FIG. 4 and are transparent electrodes formed of the same material as the common electrode CE. The transparent conductive layers 52 and 72 are located on the same layer as the pixel electrode PE shown in FIG. 4, and are wiring formed of the same material as the pixel electrode PE.

図9は、図8に示したI−J線に沿った表示パネルPNLの断面図である。第1基板SUB1において、金属配線50は、絶縁膜13の上に位置している。絶縁膜14は、絶縁膜13及び金属配線50の上に位置し、金属配線50まで貫通した貫通孔CH11を有している。金属電極60は、絶縁膜14の上に位置し、貫通孔CH11において金属配線50に接している。
絶縁膜15は、絶縁膜14及び金属電極60の上に位置し、金属電極60まで貫通した貫通孔CH12を有している。絶縁膜15は、貫通孔CH11にも配置されている。貫通孔CH12は、貫通孔CH11からずれた位置に設けられている。透明導電層51は、絶縁膜15の上に位置し、貫通孔CH12において金属電極60に接している。絶縁膜16は、絶縁膜15及び透明導電層51の上に位置し、透明導電層51まで貫通した貫通孔CH13を有している。図示した例では、2つの貫通孔CH13は、第1方向Xに並んでいる。貫通孔CH13は、その全体が金属電極60及び貫通孔CH12に重畳する位置に設けられている。
透明導電層52は、絶縁膜16の上に位置し、貫通孔CH13において透明導電層51に接している。透明導電層51及び52が互いに接する部分は、その全体が金属電極60に重畳している。つまり、透明導電層51及び52が接する部分と、金属電極60との間には、絶縁膜15が介在しない。
FIG. 9 is a cross-sectional view of the display panel PNL along the line IJ shown in FIG. In the first substrate SUB1, the metal wiring 50 is located on the insulating film 13. The insulating film 14 has a through-hole CH11 which is located on the insulating film 13 and the metal wiring 50 and penetrates to the metal wiring 50. The metal electrode 60 is located on the insulating film 14 and is in contact with the metal wiring 50 at the through hole CH11.
The insulating film 15 has a through hole CH <b> 12 that is located on the insulating film 14 and the metal electrode 60 and penetrates to the metal electrode 60. The insulating film 15 is also arranged in the through hole CH11. The through-hole CH12 is provided at a position shifted from the through-hole CH11. The transparent conductive layer 51 is located on the insulating film 15 and is in contact with the metal electrode 60 at the through hole CH12. The insulating film 16 has a through-hole CH <b> 13 located on the insulating film 15 and the transparent conductive layer 51 and penetrating to the transparent conductive layer 51. In the illustrated example, the two through holes CH13 are arranged in the first direction X. The through-hole CH13 is provided at a position that entirely overlaps the metal electrode 60 and the through-hole CH12.
The transparent conductive layer 52 is located on the insulating film 16 and is in contact with the transparent conductive layer 51 at the through hole CH13. The portions where the transparent conductive layers 51 and 52 are in contact with each other entirely overlap the metal electrode 60. That is, the insulating film 15 does not intervene between the portion where the transparent conductive layers 51 and 52 are in contact and the metal electrode 60.

図10は、図8に示したI−J線に沿った表示パネルPNLの他の断面図である。図10に示した例は、図9に示した例と比較して、貫通孔CH13が単一化され、透明導電層51及び52の接触面積が拡大した点で相違している。   FIG. 10 is another cross-sectional view of the display panel PNL along the line IJ shown in FIG. The example shown in FIG. 10 is different from the example shown in FIG. 9 in that the through hole CH13 is unified and the contact area between the transparent conductive layers 51 and 52 is increased.

図11は、図8に示したK−L線に沿った表示パネルPNLの断面図である。第1基板SUB1において、金属配線70は、絶縁膜13の上に位置している。絶縁膜14は、絶縁膜13及び金属配線70の上に位置し、金属配線70まで貫通した貫通孔CH21を有している。金属電極80は、絶縁膜14の上に位置し、貫通孔CH21において金属配線70に接している。
絶縁膜15は、絶縁膜14及び金属電極80の上に位置し、金属電極80まで貫通した貫通孔CH22を有している。絶縁膜15は、貫通孔CH21にも配置されている。貫通孔CH22は、貫通孔CH21からずれた位置に設けられている。透明導電層71は、絶縁膜15の上に位置し、貫通孔CH22において金属電極80に接している。絶縁膜16は、絶縁膜15及び透明導電層71の上に位置し、透明導電層71まで貫通した貫通孔CH23を有している。貫通孔CH23は、その全体が金属電極80に重畳する位置に設けられている。
透明導電層72は、絶縁膜16の上に位置し、貫通孔CH23において透明導電層71に接している。透明導電層71及び72が互いに接する部分は、その全体が金属電極80に重畳している。つまり、透明導電層71及び72が接する部分と、金属電極80との間には、絶縁膜15が介在しない。
FIG. 11 is a cross-sectional view of the display panel PNL along the line KL shown in FIG. In the first substrate SUB1, the metal wiring 70 is located on the insulating film 13. The insulating film 14 has a through-hole CH <b> 21 located above the insulating film 13 and the metal wiring 70 and penetrating to the metal wiring 70. The metal electrode 80 is located on the insulating film 14 and is in contact with the metal wiring 70 in the through hole CH21.
The insulating film 15 has a through hole CH22 that is located on the insulating film 14 and the metal electrode 80 and penetrates to the metal electrode 80. The insulating film 15 is also arranged in the through hole CH21. The through-hole CH22 is provided at a position shifted from the through-hole CH21. The transparent conductive layer 71 is located on the insulating film 15 and is in contact with the metal electrode 80 at the through hole CH22. The insulating film 16 is located on the insulating film 15 and the transparent conductive layer 71 and has a through hole CH23 penetrating to the transparent conductive layer 71. The through-hole CH23 is provided at a position where the whole thereof overlaps with the metal electrode 80.
The transparent conductive layer 72 is located on the insulating film 16 and is in contact with the transparent conductive layer 71 at the through hole CH23. The portion where the transparent conductive layers 71 and 72 are in contact with each other entirely overlaps the metal electrode 80. That is, the insulating film 15 does not intervene between the portion where the transparent conductive layers 71 and 72 are in contact and the metal electrode 80.

図8乃至図11に示した構成例において、金属配線30は第1金属配線に相当し、金属配線50及び70は第2金属配線に相当し、金属電極60及び80は金属電極に相当し、透明導電層51及び71は第1透明導電層に相当し、透明導電層52及び72は第2透明導電層に相当し、貫通孔CH11及びCH21は第1貫通孔に相当し、貫通孔CH12及びCH22は第2貫通孔に相当し、貫通孔CH13及びCH23は第3貫通孔に相当し、絶縁膜14は有機絶縁膜あるいは第1有機絶縁膜に相当し、絶縁膜15は第1絶縁膜あるいは第2有機絶縁膜に相当し、絶縁膜16は第2絶縁膜あるいは無機絶縁膜に相当する。   8 to 11, the metal wiring 30 corresponds to the first metal wiring, the metal wirings 50 and 70 correspond to the second metal wiring, the metal electrodes 60 and 80 correspond to the metal electrodes, The transparent conductive layers 51 and 71 correspond to a first transparent conductive layer, the transparent conductive layers 52 and 72 correspond to a second transparent conductive layer, the through holes CH11 and CH21 correspond to the first through holes, the through holes CH12 and CH22 corresponds to the second through hole, through holes CH13 and CH23 correspond to the third through hole, the insulating film 14 corresponds to the organic insulating film or the first organic insulating film, and the insulating film 15 corresponds to the first insulating film or The insulating film 16 corresponds to a second insulating film or an inorganic insulating film.

表示部DAの外側に位置する透明導電層51及び52が互いに接する部分は金属電極60に重畳し、透明導電層71及び72が互いに接する部分は金属電極80に重畳している。つまり、透明導電層51及び52が接する部分、及び、透明導電層71及び72が接する部分は、いずれも有機絶縁膜である絶縁膜14には接していない。このため、これらの部分においても、絶縁膜14を介して浸入した水分の液晶層LCへの浸入を抑制することができる。併せて、透明導電層51及び52が接する部分を低抵抗化できる。   The portion where the transparent conductive layers 51 and 52 located outside the display section DA are in contact with each other overlaps with the metal electrode 60, and the portion where the transparent conductive layers 71 and 72 are in contact with each other overlaps with the metal electrode 80. That is, the portion where the transparent conductive layers 51 and 52 are in contact and the portion where the transparent conductive layers 71 and 72 are in contact are not in contact with the insulating film 14 which is an organic insulating film. Therefore, also in these portions, it is possible to suppress the intrusion of the moisture that has entered through the insulating film 14 into the liquid crystal layer LC. In addition, the resistance of the portion where the transparent conductive layers 51 and 52 are in contact can be reduced.

次に、図12及び図13を参照して、他の構成例について説明する。なお、ここでは、透明導電層31及び32が互いに接する部分に着目して説明する。図12及び図13に示した構成例は、上記の構成例と比較して、第1基板SUB1が絶縁膜14と絶縁膜16との間に絶縁膜15を備えていない点で相違している。   Next, another configuration example will be described with reference to FIGS. Here, description will be made focusing on a portion where the transparent conductive layers 31 and 32 are in contact with each other. The configuration examples shown in FIGS. 12 and 13 are different from the above configuration examples in that the first substrate SUB1 does not include the insulating film 15 between the insulating films 14 and 16. .

図12に示した構成例では、金属電極41は、絶縁膜14の上に位置し、島状に形成されている。透明導電層31は、絶縁膜14の上に位置し、金属電極41の上に重なり、金属電極41に接している。絶縁膜16は、絶縁膜14及び透明導電層31の上に位置し、透明導電層31まで貫通した貫通孔CH2を有している。貫通孔CH2は、その全体が金属電極41に重畳する位置に設けられている。透明導電層32は、絶縁膜16の上に位置し、貫通孔CH2において透明導電層31に接している。透明導電層31及び32が互いに接する部分は、その全体が金属電極41に重畳し、絶縁膜14に接していない。   In the configuration example shown in FIG. 12, the metal electrode 41 is located on the insulating film 14 and is formed in an island shape. The transparent conductive layer 31 is located on the insulating film 14, overlaps the metal electrode 41, and is in contact with the metal electrode 41. The insulating film 16 is located on the insulating film 14 and the transparent conductive layer 31 and has a through hole CH2 penetrating to the transparent conductive layer 31. The through-hole CH2 is provided at a position where the whole thereof overlaps the metal electrode 41. The transparent conductive layer 32 is located on the insulating film 16 and is in contact with the transparent conductive layer 31 at the through hole CH2. The portion where the transparent conductive layers 31 and 32 are in contact with each other is entirely overlapped with the metal electrode 41 and is not in contact with the insulating film 14.

図13に示した構成例では、透明導電層31は、絶縁膜14の上に位置している。金属電極41は、透明導電層31の上に位置し、島状に形成され、透明導電層31に接している。絶縁膜16は、絶縁膜14、透明導電層31、及び、金属電極41の上に位置し、金属電極41まで貫通した貫通孔CH2を有している。貫通孔CH2は、その全体が金属電極41に重畳する位置に設けられている。透明導電層32は、絶縁膜16の上に位置し、貫通孔CH2において金属電極41に接している。透明導電層31及び32が互いに接する部分は、その全体が金属電極41に重畳し、絶縁膜14に接していない。   In the configuration example shown in FIG. 13, the transparent conductive layer 31 is located on the insulating film 14. The metal electrode 41 is located on the transparent conductive layer 31, is formed in an island shape, and is in contact with the transparent conductive layer 31. The insulating film 16 has a through hole CH2 that is located on the insulating film 14, the transparent conductive layer 31, and the metal electrode 41 and penetrates to the metal electrode 41. The through-hole CH2 is provided at a position where the whole thereof overlaps the metal electrode 41. The transparent conductive layer 32 is located on the insulating film 16 and is in contact with the metal electrode 41 in the through hole CH2. The portion where the transparent conductive layers 31 and 32 are in contact with each other is entirely overlapped with the metal electrode 41 and is not in contact with the insulating film 14.

これらの構成例においても、上記の構成例と同様の効果が得られる。なお、図12及び図13にそれぞれ示した構成例は、図7に示した透明導電層31と線状電極ELとが接する部分、図9及び図10に示した透明導電層51及び52が互いに接する部分、図11に示した透明導電層71及び72が互いに接する部分についても、適用可能である。   In these configuration examples, the same effects as in the above configuration example can be obtained. The configuration examples shown in FIGS. 12 and 13 respectively correspond to a portion where the transparent conductive layer 31 and the linear electrode EL shown in FIG. 7 are in contact with each other, and the transparent conductive layers 51 and 52 shown in FIGS. The present invention is also applicable to a portion where the transparent conductive layers 71 and 72 shown in FIG. 11 are in contact with each other.

上記の本実施形態において、平面視において、各貫通孔のエッジを四角形で示したが、各コーナーが丸みを有する場合もあるし、各貫通孔のエッジが円形や楕円形等の他の形状となる場合もありうる。貫通孔のエッジは、平面視において、当該貫通孔を介して2つの導電層が互いに接する部分の外周縁として規定することができる。   In the above-described embodiment, the edges of each through-hole are shown as squares in plan view, but each corner may have a rounded shape, and the edge of each through-hole may have another shape such as a circle or an ellipse. It may be. The edge of the through hole can be defined as an outer peripheral edge of a portion where the two conductive layers are in contact with each other via the through hole in plan view.

以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を提供することができる。   As described above, according to the present embodiment, it is possible to provide a display device capable of suppressing a decrease in display quality.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These new embodiments can be implemented in other various forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and their equivalents.

DSP…表示装置 PNL…表示パネル
SUB1…第1基板 SUB2…第2基板 LC…液晶層
DA…表示部 NDA…非表示部
CE…共通電極 PE…画素電極 EL…線状電極
30…金属配線 31、32…透明導電層
41〜42…金属電極
DSP: display device PNL: display panel SUB1: first substrate SUB2: second substrate LC: liquid crystal layer DA: display unit NDA: non-display unit CE: common electrode PE: pixel electrode EL: linear electrode 30: metal wiring 31, 32: transparent conductive layer 41-42: metal electrode

Claims (12)

複数の画素を備える表示部と、
前記表示部の外側に位置する金属配線と、
前記金属配線の上に位置する有機絶縁膜と、
前記表示部の外側において、前記有機絶縁膜上に位置する第1金属電極と、
前記有機絶縁膜上に位置し、前記第1金属電極まで貫通した第1貫通孔を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記金属配線と電気的に接続され、前記第1貫通孔において前記第1金属電極に接する第1透明導電層と、
前記第1絶縁膜上に位置し、前記第1透明導電層まで貫通した第2貫通孔を有する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記第2貫通孔において前記第1透明導電層に接する第2透明導電層と、を備え、
前記第2貫通孔は、前記第1金属電極及び前記第1貫通孔に重畳している、表示装置。
A display unit having a plurality of pixels;
Metal wiring located outside the display unit,
An organic insulating film located on the metal wiring,
A first metal electrode located on the organic insulating film outside the display unit;
A first insulating film which is located on the organic insulating film and has a first through hole penetrating to the first metal electrode;
A first transparent conductive layer located on the first insulating film, electrically connected to the metal wiring, and in contact with the first metal electrode in the first through hole;
A second insulating film located on the first insulating film and having a second through hole penetrating to the first transparent conductive layer;
A second transparent conductive layer located on the second insulating film and in contact with the first transparent conductive layer in the second through hole.
The display device, wherein the second through-hole overlaps the first metal electrode and the first through-hole.
前記第1貫通孔及び前記第2貫通孔は、平面視で、前記金属配線からずれた位置に設けられている、請求項1に記載の表示装置。   The display device according to claim 1, wherein the first through-hole and the second through-hole are provided at positions shifted from the metal wiring in a plan view. さらに、前記表示部の外側において、前記有機絶縁膜と前記第1絶縁膜との間に位置する第2金属電極を備え、
前記有機絶縁膜は、前記金属配線まで貫通した第3貫通孔を有し、
前記第1絶縁膜は、前記第2金属電極まで貫通した第4貫通孔を有し、
前記第2金属電極は、前記第3貫通孔において前記金属配線に接し、
前記第1透明導電層は、前記第4貫通孔において前記第2金属電極に接している、請求項1または2に記載の表示装置。
A second metal electrode located between the organic insulating film and the first insulating film outside the display unit;
The organic insulating film has a third through hole penetrating to the metal wiring,
The first insulating film has a fourth through hole penetrating to the second metal electrode,
The second metal electrode is in contact with the metal wiring in the third through hole;
The display device according to claim 1, wherein the first transparent conductive layer is in contact with the second metal electrode in the fourth through hole.
前記第3貫通孔及び前記第4貫通孔は、平面視で、前記第2透明導電層からずれた位置に設けられている、請求項3に記載の表示装置。   The display device according to claim 3, wherein the third through-hole and the fourth through-hole are provided at positions shifted from the second transparent conductive layer in a plan view. 複数の画素を備える表示部と、
前記表示部の外側に位置する第1金属配線と、
記第1金属配線の外側に位置する第2金属配線と、
前記第1金属配線及び前記第2金属配線の上に位置し、前記第2金属配線まで貫通した第1貫通孔を有する有機絶縁膜と、
前記表示部の外側において、前記有機絶縁膜上に位置し、前記第1貫通孔において前記第2金属配線に接する金属電極と、
前記有機絶縁膜上に位置し、前記金属電極まで貫通した第2貫通孔を有する第1絶縁膜と、
前記第1絶縁膜上に位置し、前記第2貫通孔において前記金属電極に接する第1透明導電層と、
前記第1絶縁膜上に位置し、前記第1透明導電層まで貫通した第3貫通孔を有する第2絶縁膜と、
前記第2絶縁膜上に位置し、前記第3貫通孔において前記第1透明導電層に接する第2透明導電層と、を備え、
前記第3貫通孔は、前記金属電極及び前記第2貫通孔に重畳している、表示装置。
A display unit having a plurality of pixels;
A first metal wiring located outside the display unit;
A second metal wiring located outside the first metal wiring,
An organic insulating film having a first through hole located on the first metal wiring and the second metal wiring and penetrating to the second metal wiring;
A metal electrode located on the organic insulating film outside the display unit and in contact with the second metal wiring in the first through hole;
A first insulating film which is located on the organic insulating film and has a second through hole penetrating to the metal electrode;
A first transparent conductive layer located on the first insulating film and in contact with the metal electrode in the second through hole;
A second insulating film located on the first insulating film and having a third through-hole penetrating to the first transparent conductive layer;
A second transparent conductive layer located on the second insulating film and in contact with the first transparent conductive layer in the third through hole.
The display device, wherein the third through hole overlaps the metal electrode and the second through hole.
前記第2金属配線は、前記第1金属配線とは異なる電位を有する、請求項5に記載の表示装置。   The display device according to claim 5, wherein the second metal wiring has a different potential from the first metal wiring. 前記金属電極及び前記第1透明導電層は、平面視で、前記第2金属配線及び前記第2透明導電層に重畳している、請求項6に記載の表示装置。   The display device according to claim 6, wherein the metal electrode and the first transparent conductive layer overlap with the second metal wiring and the second transparent conductive layer in a plan view. 前記第1貫通孔、前記第2貫通孔、及び、前記第3貫通孔は、平面視で、前記金属電極に重畳している、請求項6に記載の表示装置。   The display device according to claim 6, wherein the first through-hole, the second through-hole, and the third through-hole overlap the metal electrode in a plan view. 前記第2金属配線は、前記第1金属配線と同一の電位を有する、請求項5に記載の表示装置。   The display device according to claim 5, wherein the second metal wiring has the same potential as the first metal wiring. 前記第1透明導電層は、平面視で、前記第2金属配線からずれた位置に配置されている、請求項9に記載の表示装置。   The display device according to claim 9, wherein the first transparent conductive layer is arranged at a position shifted from the second metal wiring in a plan view. 平面視で、前記第1貫通孔は前記第2金属配線及び前記第2透明導電層に重畳し、前記第2貫通孔及び前記第3貫通孔は前記第2金属配線からずれた位置に設けられている、請求項9に記載の表示装置。   In plan view, the first through-hole overlaps the second metal wiring and the second transparent conductive layer, and the second through-hole and the third through-hole are provided at positions shifted from the second metal wiring. The display device according to claim 9, wherein: 複数の画素を備える表示部と、
有機絶縁膜と、
前記表示部の外側において、前記有機絶縁膜上に位置する第1金属電極と、
前記第1金属電極に接する第1透明導電層と、
前記第1金属電極に重畳する貫通孔を有する無機絶縁膜と、
前記無機絶縁膜上に位置し、前記貫通孔において前記第1金属電極または前記第1透明導電層に接する第2透明導電層と、
を備えた表示装置。
A display unit having a plurality of pixels;
An organic insulating film,
A first metal electrode located on the organic insulating film outside the display unit;
A first transparent conductive layer in contact with the first metal electrode;
An inorganic insulating film having a through hole overlapping the first metal electrode;
A second transparent conductive layer located on the inorganic insulating film and in contact with the first metal electrode or the first transparent conductive layer in the through hole;
Display device provided with.
JP2018136009A 2018-07-19 2018-07-19 Display Pending JP2020013027A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018136009A JP2020013027A (en) 2018-07-19 2018-07-19 Display
CN201921135769.9U CN210109500U (en) 2018-07-19 2019-07-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018136009A JP2020013027A (en) 2018-07-19 2018-07-19 Display

Publications (1)

Publication Number Publication Date
JP2020013027A true JP2020013027A (en) 2020-01-23

Family

ID=69169394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018136009A Pending JP2020013027A (en) 2018-07-19 2018-07-19 Display

Country Status (2)

Country Link
JP (1) JP2020013027A (en)
CN (1) CN210109500U (en)

Also Published As

Publication number Publication date
CN210109500U (en) 2020-02-21

Similar Documents

Publication Publication Date Title
CN110391253B (en) Wiring board and display device
US11740521B2 (en) Display device having common electrodes
JP2014032346A (en) Liquid crystal display panel
WO2020100487A1 (en) Display device
US11908431B2 (en) Display apparatus
JP6740108B2 (en) Display device
JP7043297B2 (en) Display device
US11353757B2 (en) Display device
JP2019175297A (en) Display apparatus
JP7030563B2 (en) Display device
WO2019111594A1 (en) Display apparatus
JP7150523B2 (en) Display device
JP7274935B2 (en) Display device
JP2019008062A (en) Display
WO2020079963A1 (en) Display device
JP2020013027A (en) Display
WO2020003998A1 (en) Display device
JP2020012866A (en) Display device
JP7391736B2 (en) Display devices and semiconductor substrates
JP7242340B2 (en) Display device
JP7227416B2 (en) Display device
JP7214566B2 (en) liquid crystal display
WO2020144998A1 (en) Display device
JP2021043420A (en) Display
JP2022146394A (en) Display device