JP2019533252A - デバッギングシステム及び方法 - Google Patents
デバッギングシステム及び方法 Download PDFInfo
- Publication number
- JP2019533252A JP2019533252A JP2019520950A JP2019520950A JP2019533252A JP 2019533252 A JP2019533252 A JP 2019533252A JP 2019520950 A JP2019520950 A JP 2019520950A JP 2019520950 A JP2019520950 A JP 2019520950A JP 2019533252 A JP2019533252 A JP 2019533252A
- Authority
- JP
- Japan
- Prior art keywords
- hardware
- hll
- state machine
- debugging
- finite state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3632—Software debugging of specific synchronisation aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
reg[4:0]vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter1_vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter2_vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter3_vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter4_vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter5_vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter6_vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter7_vadd_counter_reg_95;
reg[4:0]ap_pipeline_reg_iter8_vadd_counter_reg_95;
vadd_counter_reg_95<=p_reg2mem_0_i_i_fu_152
は、条件(ap_CS_fsm_pp0_stage0==1’b1)&(ap_enable_reg_pp0_iter0==1’b1)&(exitcond_fu_146_p2==1’b0)がメインクロックの立ち上がりエッジで成立するとき、シミュレーションで実行される。
vadd_counter_reg_95<=ap_const_lv5_0;
は、条件(ap_CS_fsm_state1==1’b1)&〜(ap_start==1’b0)がメインクロックの立ち上がりエッジで成立するとき、シミュレーションで実行される。
そのような方法は、ハードウェアデバッグサーバによって、HLLソフトウェア仕様に関連するデバッギング情報を入力することと;ハードウェアデバッグサーバによって、HLLソフトウェア仕様の要素のハードウェア有限状態機械の要素へのマッピングを提供するデバッギング情報を入力することと;HLLソフトウェア仕様に関連するデバッギング情報を、データベースのHLLソフトウェア仕様の要素のハードウェア有限状態機械の要素へのマッピングと相互参照することとを更に含み、HLLソフトウェア仕様のステートメントを決定することが、データベースから、発生した条件付きブレークポイントによって示されるハードウェア有限状態機械の要素と相互参照されるHLLソフトウェア仕様のステートメントを決定することを含み;第2のHLLデバッギングコマンドを変換することが、データベースから、第2のHLLデバッギングコマンドで指定された変数の名前と相互参照されるハードウェア有限状態機械の信号を決定することを更に含みうる。
Claims (15)
- デバッギングの方法であって、
コンピュータシステム上で実行するハードウェアデバッグサーバによって、ブレークポイントをHLLソフトウェア仕様に設定するための第1の高水準言語(HLL)デバッギングコマンドを受信することと、
前記ハードウェアデバッグサーバによって、前記第1のHLLデバッギングコマンドを、ソフトウェア仕様の表示であるハードウェア有限状態機械の条件を指定する第1のハードウェアデバッギングコマンドに変換することと、
前記第1のハードウェアデバッギングコマンドを、前記コンピュータシステム上で実行するシミュレータに入力することと、
前記第1のハードウェアデバッギングコマンドに応じて、前記シミュレータによって前記有限状態機械に条件付きブレークポイントを追加することと、
前記有限状態機械の表示のシミュレーションを実行することと、
前記有限状態機械における条件の検出に応じて前記シミュレーションの実行を中断することと
を含むデバッギングの方法。 - 前記シミュレーションの実行の中断に応じて、前記ハードウェア有限状態機械内の前記条件に対応する前記HLLソフトウェア仕様のステートメントを決定することと、
前記HLLソフトウェア仕様の前記ステートメントを示すデータを出力することと
を更に含む、請求項1に記載の方法。 - 前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様に関連するデバッギング情報を入力することと、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の要素の前記ハードウェア有限状態機械の要素へのマッピングを提供するデバッギング情報を入力することと、
前記HLLソフトウェア仕様に関連する前記デバッギング情報を、データベースの前記HLLソフトウェア仕様の前記要素の前記ハードウェア有限状態機械の前記要素への前記マッピングと相互参照することと
を更に含み、
前記変換することが、前記データベースから、前記第1のHLLデバッギングコマンドで指定されたHLLステートメントと相互参照される前記ハードウェア有限状態機械の要素を決定することを含む、請求項2に記載の方法。 - 前記HLLソフトウェア仕様の前記ステートメントを決定することが、前記データベースから、発生した前記条件付きブレークポイントによって示される前記ハードウェア有限状態機械の要素と相互参照される前記HLLソフトウェア仕様の前記ステートメントを決定することを含む、請求項3に記載の方法。
- 前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の変数の値を要求する第2のHLLデバッギングコマンドを受信することと、
前記ハードウェアデバッグサーバによって、前記第2のHLLデバッギングコマンドを、前記ハードウェア有限状態機械の信号の値を取得する第2のハードウェアデバッギングコマンドに変換することと、
前記第2のハードウェアデバッギングコマンドを前記シミュレータに入力することと、
前記シミュレータによって前記信号の前記値を読み取ることと、
前記変数の名前に関連して前記信号の前記値を出力することと
を更に含む、請求項1に記載の方法。 - 前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様に関連するデバッギング情報を入力することと、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の要素の前記ハードウェア有限状態機械の要素へのマッピングを提供するデバッギング情報を入力することと、
前記HLLソフトウェア仕様に関連する前記デバッギング情報を、データベースの前記HLLソフトウェア仕様の前記要素の前記ハードウェア有限状態機械の前記要素への前記マッピングと相互参照することと
を更に含み、
前記第2のHLLデバッギングコマンドを変換することが、前記データベースから、前記第2のHLLデバッギングコマンドで指定された前記変数の前記名前と相互参照される前記ハードウェア有限状態機械の前記信号を決定することを含む、請求項5に記載の方法。 - 前記シミュレーションの実行の中断に応じて、前記ハードウェア有限状態機械内の前記条件に対応する前記HLLソフトウェア仕様のステートメントを決定することと、
前記HLLソフトウェア仕様の前記ステートメントを示すデータを出力することと、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の変数の値を要求する第2のHLLデバッギングコマンドを受信することと、
前記ハードウェアデバッグサーバによって、前記第2のHLLデバッギングコマンドを、前記ハードウェア有限状態機械の信号の値を取得する第2のハードウェアデバッギングコマンドに変換することと、
前記第2のハードウェアデバッギングコマンドを前記シミュレータに入力することと、
前記シミュレータによって前記信号の前記値を読み取ることと、
前記変数の名前に関連して前記信号の前記値を出力することと
を更に含む、請求項1に記載の方法。 - デバッギングシステムであって、
プロセッサと、
前記プロセッサに結合されたメモリ装置であって、前記プロセッサによって実行されるとき、前記プロセッサに、
ハードウェアデバッグサーバによって、ブレークポイントをHLLソフトウェア仕様に設定するための第1の高水準言語(HLL)デバッギングコマンドを受信することと、
前記ハードウェアデバッグサーバによって、前記第1のHLLデバッギングコマンドを、ソフトウェア仕様の表示であるハードウェア有限状態機械の条件を指定する第1のハードウェアデバッギングコマンドに変換することと、
前記第1のハードウェアデバッギングコマンドをシミュレータに入力することと、
前記第1のハードウェアデバッギングコマンドに応じて、前記シミュレータによって前記有限状態機械に条件付きブレークポイントを追加することと、
前記有限状態機械の表示のシミュレーションを実行することと、
前記有限状態機械における条件の検出に応じて前記シミュレーションの実行を中断することと
を含む動作を実行させる命令で構成されるデバッギングシステム。 - 前記メモリ装置が、前記プロセッサによって実行されるとき、前記プロセッサに、
前記シミュレーションの実行の中断に応じて、前記ハードウェア有限状態機械内の前記条件に対応する前記HLLソフトウェア仕様のステートメントを決定することと、
前記HLLソフトウェア仕様の前記ステートメントを示すデータを出力することと
を含む動作を実行させる命令で更に構成される、請求項8に記載のシステム。 - 前記メモリ装置が、前記プロセッサによって実行されるとき、前記プロセッサに、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様に関連するデバッギング情報を入力することと、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の要素の前記ハードウェア有限状態機械の要素へのマッピングを提供するデバッギング情報を入力することと、
前記HLLソフトウェア仕様に関連する前記デバッギング情報を、データベースの前記HLLソフトウェア仕様の前記要素の前記ハードウェア有限状態機械の前記要素への前記マッピングと相互参照することと
を含む動作を実行させる命令で更に構成され、
前記変換することが、前記データベースから、前記第1のHLLデバッギングコマンドで指定されたHLLステートメントと相互参照される前記ハードウェア有限状態機械の要素を決定することを含む、請求項9に記載のシステム。 - 前記HLLソフトウェア仕様の前記ステートメントを決定するための前記命令が、前記データベースから、発生した前記条件付きブレークポイントによって示される前記ハードウェア有限状態機械の要素と相互参照される前記HLLソフトウェア仕様の前記ステートメントを決定するための命令を含む、請求項10に記載のシステム。
- 前記メモリ装置が、前記プロセッサによって実行されるとき、前記プロセッサに、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の変数の値を要求する第2のHLLデバッギングコマンドを受信することと、
前記ハードウェアデバッグサーバによって、前記第2のHLLデバッギングコマンドを、前記ハードウェア有限状態機械の信号の値を取得する第2のハードウェアデバッギングコマンドに変換することと、
前記第2のハードウェアデバッギングコマンドを前記シミュレータに入力することと、
前記シミュレータによって前記信号の前記値を読み取ることと、
前記変数の名前に関連して前記信号の前記値を出力することと
を含む動作を実行させる命令で更に構成される、請求項8に記載のシステム。 - 前記メモリ装置が、前記プロセッサによって実行されるとき、前記プロセッサに、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様に関連するデバッギング情報を入力することと、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の要素の前記ハードウェア有限状態機械の要素へのマッピングを提供するデバッギング情報を入力することと、
前記HLLソフトウェア仕様に関連する前記デバッギング情報を、データベースの前記HLLソフトウェア仕様の前記要素の前記ハードウェア有限状態機械の前記要素への前記マッピングと相互参照することと
を含む動作を実行させる命令で更に構成され、
前記第2のHLLデバッギングコマンドを変換することが、前記データベースから、前記第2のHLLデバッギングコマンドで指定された前記変数の前記名前と相互参照される前記ハードウェア有限状態機械の前記信号を決定することを含む、請求項12に記載のシステム。 - 前記ハードウェア状態機械が、前記ハードウェア状態機械が指定されるハードウェア記述言語以外の言語でモデル化されるメモリ内の値を参照し、前記メモリ装置が、前記プロセッサによって実行されるとき、前記プロセッサに、
前記メモリにアクセスするコールバック機能を前記シミュレータに登録することと、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の変数の値を要求する第2のHLLデバッギングコマンドを受信することと、
前記ハードウェアデバッグサーバによって、前記第2のHLLデバッギングコマンドを、前記ハードウェア有限状態機械の信号の値を取得する第2のハードウェアデバッギングコマンドに変換することと、
前記第2のハードウェアデバッギングコマンドを前記シミュレータに入力することと、
前記コールバック機能を実行して、前記シミュレータによって前記メモリから前記信号の前記値を読み出すことと、
前記変数の名前に関連して前記信号の前記値を出力することと
を含む動作を実行させる命令で更に構成される、請求項8に記載のシステム。 - 前記メモリ装置が、前記プロセッサによって実行されるとき、前記プロセッサに、
前記シミュレーションの実行の中断に応じて、前記ハードウェア有限状態機械内の前記条件に対応する前記HLLソフトウェア仕様のステートメントを決定することと、
前記HLLソフトウェア仕様の前記ステートメントを示すデータを出力することと、
前記ハードウェアデバッグサーバによって、前記HLLソフトウェア仕様の変数の値を要求する第2のHLLデバッギングコマンドを受信することと、
前記ハードウェアデバッグサーバによって、前記第2のHLLデバッギングコマンドを、前記ハードウェア有限状態機械の信号の値を取得する第2のハードウェアデバッギングコマンドに変換することと、
前記第2のハードウェアデバッギングコマンドを前記シミュレータに入力することと、
前記シミュレータによって前記信号の前記値を読み取ることと、
前記変数の名前に関連して前記信号の前記値を出力することと
を含む動作を実行させる命令で更に構成される、請求項8に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/334,182 US10067854B2 (en) | 2016-10-25 | 2016-10-25 | System and method for debugging software executed as a hardware simulation |
US15/334,182 | 2016-10-25 | ||
PCT/US2017/058116 WO2018081145A1 (en) | 2016-10-25 | 2017-10-24 | Debugging system and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019533252A true JP2019533252A (ja) | 2019-11-14 |
JP7036814B2 JP7036814B2 (ja) | 2022-03-15 |
Family
ID=60263127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019520950A Active JP7036814B2 (ja) | 2016-10-25 | 2017-10-24 | デバッギングシステム及び方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10067854B2 (ja) |
EP (1) | EP3532936B1 (ja) |
JP (1) | JP7036814B2 (ja) |
KR (1) | KR102370667B1 (ja) |
CN (1) | CN109891395B (ja) |
WO (1) | WO2018081145A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020186518A1 (en) | 2019-03-21 | 2020-09-24 | Hangzhou Fabu Technology Co. Ltd | Method and apparatus for debugging, and system on chip |
US11442844B1 (en) | 2020-06-01 | 2022-09-13 | Xilinx, Inc. | High speed debug hub for debugging designs in an integrated circuit |
US11249872B1 (en) | 2020-06-26 | 2022-02-15 | Xilinx, Inc. | Governor circuit for system-on-chip |
CN118093446B (zh) * | 2024-04-28 | 2024-07-19 | 上海燧原智能科技有限公司 | 一种异构程序调试方法、系统、装置、电子设备及存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052783A (ja) * | 2005-08-12 | 2007-03-01 | Arm Ltd | データ処理装置のシミュレーション |
JP2010049630A (ja) * | 2008-08-25 | 2010-03-04 | Fujitsu Ltd | シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 |
US8775986B1 (en) * | 2013-02-25 | 2014-07-08 | Xilinx, Inc. | Software debugging of synthesized hardware |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920711A (en) * | 1995-06-02 | 1999-07-06 | Synopsys, Inc. | System for frame-based protocol, graphical capture, synthesis, analysis, and simulation |
US5995744A (en) | 1997-11-24 | 1999-11-30 | Xilinx, Inc. | Network configuration of programmable circuits |
US6212650B1 (en) | 1997-11-24 | 2001-04-03 | Xilinx, Inc. | Interactive dubug tool for programmable circuits |
US6182268B1 (en) * | 1998-01-05 | 2001-01-30 | Synplicity, Inc. | Methods and apparatuses for automatic extraction of finite state machines |
US6188975B1 (en) | 1998-03-31 | 2001-02-13 | Synopsys, Inc. | Programmatic use of software debugging to redirect hardware related operations to a hardware simulator |
US6240376B1 (en) | 1998-07-24 | 2001-05-29 | Mentor Graphics Corporation | Method and apparatus for gate-level simulation of synthesized register transfer level designs with source-level debugging |
US20060117274A1 (en) * | 1998-08-31 | 2006-06-01 | Tseng Ping-Sheng | Behavior processor system and method |
US9195784B2 (en) * | 1998-08-31 | 2015-11-24 | Cadence Design Systems, Inc. | Common shared memory in a verification system |
WO2001001245A1 (en) * | 1999-06-26 | 2001-01-04 | Yang Sei Yang | Input/output probing apparatus and input/output probing method using the same, and mixed emulation/simulation method based on it |
US6581191B1 (en) * | 1999-11-30 | 2003-06-17 | Synplicity, Inc. | Hardware debugging in a hardware description language |
US6931572B1 (en) * | 1999-11-30 | 2005-08-16 | Synplicity, Inc. | Design instrumentation circuitry |
US7072818B1 (en) * | 1999-11-30 | 2006-07-04 | Synplicity, Inc. | Method and system for debugging an electronic system |
US7240303B1 (en) * | 1999-11-30 | 2007-07-03 | Synplicity, Inc. | Hardware/software co-debugging in a hardware description language |
US6584601B1 (en) * | 2000-02-07 | 2003-06-24 | National Instruments Corporation | System and method for converting graphical programs into hardware implementations which utilize probe insertion |
US6725391B2 (en) * | 2000-03-02 | 2004-04-20 | Texas Instruments Incorporated | Clock modes for a debug port with on the fly clock switching |
US6594802B1 (en) * | 2000-03-23 | 2003-07-15 | Intellitech Corporation | Method and apparatus for providing optimized access to circuits for debug, programming, and test |
US6985980B1 (en) | 2000-11-03 | 2006-01-10 | Xilinx, Inc. | Diagnostic scheme for programmable logic in a system on a chip |
US7222315B2 (en) * | 2000-11-28 | 2007-05-22 | Synplicity, Inc. | Hardware-based HDL code coverage and design analysis |
US7165231B2 (en) * | 2000-12-18 | 2007-01-16 | Yardstick Research, Llc | Method and system for incremental behavioral validation of digital design expressed in hardware description language |
US6957371B2 (en) * | 2001-12-04 | 2005-10-18 | Intellitech Corporation | Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems |
US7827510B1 (en) * | 2002-06-07 | 2010-11-02 | Synopsys, Inc. | Enhanced hardware debugging with embedded FPGAS in a hardware description language |
US7203632B2 (en) * | 2003-03-14 | 2007-04-10 | Xilinx, Inc. | HDL co-simulation in a high-level modeling system |
US7308564B1 (en) | 2003-03-27 | 2007-12-11 | Xilinx, Inc. | Methods and circuits for realizing a performance monitor for a processor from programmable logic |
US7171653B2 (en) | 2003-06-03 | 2007-01-30 | Hewlett-Packard Development Company, L.P. | Systems and methods for providing communication between a debugger and a hardware simulator |
US8180620B2 (en) | 2004-01-27 | 2012-05-15 | Arm Limited | Apparatus and method for performing hardware and software co-verification testing |
CN1312588C (zh) * | 2004-04-02 | 2007-04-25 | 清华大学 | 基于目标机上的ejtag部件的交叉调试器实现方法 |
FR2870955B1 (fr) * | 2004-05-26 | 2006-08-11 | Temento Systems | Debogueur d'un circuit electronique fabrique a partir d'un programme en langage de description de materiel |
JP4481783B2 (ja) * | 2004-09-30 | 2010-06-16 | ルネサスエレクトロニクス株式会社 | シミュレーションモデル作成装置及びシミュレーション装置とシステム並びに方法とプログラム |
US7496895B1 (en) * | 2004-12-29 | 2009-02-24 | The Mathworks, Inc. | Multi-domain unified debugger |
US7805593B1 (en) | 2005-03-24 | 2010-09-28 | Xilinx, Inc. | Real-time performance monitoring using a system implemented in an integrated circuit |
US8683444B1 (en) * | 2006-12-11 | 2014-03-25 | Synopsys, Inc. | System and method of debugging multi-threaded processes |
US7823117B1 (en) * | 2007-12-21 | 2010-10-26 | Xilinx, Inc. | Separating a high-level programming language program into hardware and software components |
US8458667B2 (en) * | 2008-01-30 | 2013-06-04 | National Instruments Corporation | Debugging a statechart for a real time target |
JP2009193165A (ja) | 2008-02-12 | 2009-08-27 | Toshiba Corp | デバッグ装置およびデバッグ方法 |
US8079013B1 (en) * | 2008-12-19 | 2011-12-13 | Xilinx, Inc. | Hardware description interface for a high-level modeling system |
US20100251208A1 (en) * | 2009-03-31 | 2010-09-30 | Fujitsu Limited | Validating Behavioral Diagrams |
US8327200B1 (en) | 2009-04-02 | 2012-12-04 | Xilinx, Inc. | Integrated circuit providing improved feed back of a signal |
US8214701B1 (en) * | 2009-04-17 | 2012-07-03 | Altera Corporation | Hardware and software debugging |
US20110307847A1 (en) * | 2010-06-10 | 2011-12-15 | Global Unichip Corporation | Hybrid system combining TLM simulators and HW accelerators |
US8595561B1 (en) | 2010-10-27 | 2013-11-26 | Xilinx, Inc. | Integrated debugging within an integrated circuit having an embedded processor |
US8595555B1 (en) | 2011-01-13 | 2013-11-26 | Xilinx, Inc. | Debugging an integrated circuit with an embedded processor |
EP2546767B1 (en) * | 2011-07-11 | 2014-12-31 | OneSpin Solutions GmbH | Digital circuit verification monitor |
US9032345B2 (en) * | 2011-07-11 | 2015-05-12 | Onespin Solutions Gmbh | Digital circuit verification monitor |
US8966457B2 (en) * | 2011-11-15 | 2015-02-24 | Global Supercomputing Corporation | Method and system for converting a single-threaded software program into an application-specific supercomputer |
EP2864867A4 (en) * | 2012-06-23 | 2016-06-22 | Pmda Services Pty Ltd | COMPUTER-BASED DEVICE FOR TRANSITION OF RECURSIVE FINITE STATE-BASED AUTOMATED STATES AND COMPUTERIZED METHOD FOR DEFINING, DESIGNING AND DEPLOYING FIELD-ADJUSTABLE FINITE STATE-BASED AUTOMATA FOR COMPUTER-BASED COMPUTER DEVICES |
US9110682B2 (en) * | 2012-10-19 | 2015-08-18 | Microsoft Technology Licensing Llc | State machine control of a debugger |
US9171115B2 (en) * | 2013-04-10 | 2015-10-27 | Nvidia Corporation | System, method, and computer program product for translating a common hardware database into a logic code model |
US9262305B1 (en) | 2013-05-31 | 2016-02-16 | Cadence Design Systems, Inc. | Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system |
US9477579B2 (en) * | 2013-08-09 | 2016-10-25 | Freescale Semiconductor, Inc. | Embedded software debug system with partial hardware acceleration |
US10267850B2 (en) * | 2014-12-22 | 2019-04-23 | Intel Corporation | Reconfigurable test access port with finite state machine control |
US10331548B2 (en) * | 2016-08-05 | 2019-06-25 | Dspace Digital Signal Processing And Control Engineering Gmbh | Method and computer system for compiling and testing a control program |
-
2016
- 2016-10-25 US US15/334,182 patent/US10067854B2/en active Active
-
2017
- 2017-10-24 KR KR1020197014431A patent/KR102370667B1/ko active IP Right Grant
- 2017-10-24 EP EP17794603.5A patent/EP3532936B1/en active Active
- 2017-10-24 CN CN201780066028.7A patent/CN109891395B/zh active Active
- 2017-10-24 WO PCT/US2017/058116 patent/WO2018081145A1/en active Search and Examination
- 2017-10-24 JP JP2019520950A patent/JP7036814B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007052783A (ja) * | 2005-08-12 | 2007-03-01 | Arm Ltd | データ処理装置のシミュレーション |
JP2010049630A (ja) * | 2008-08-25 | 2010-03-04 | Fujitsu Ltd | シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 |
US8775986B1 (en) * | 2013-02-25 | 2014-07-08 | Xilinx, Inc. | Software debugging of synthesized hardware |
Also Published As
Publication number | Publication date |
---|---|
US10067854B2 (en) | 2018-09-04 |
WO2018081145A1 (en) | 2018-05-03 |
CN109891395A (zh) | 2019-06-14 |
EP3532936A1 (en) | 2019-09-04 |
EP3532936B1 (en) | 2020-09-02 |
CN109891395B (zh) | 2023-02-14 |
KR20190070960A (ko) | 2019-06-21 |
JP7036814B2 (ja) | 2022-03-15 |
KR102370667B1 (ko) | 2022-03-03 |
US20180113787A1 (en) | 2018-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110603528B (zh) | 调试系统和方法 | |
US10255400B1 (en) | Debugging system and method | |
JP7036814B2 (ja) | デバッギングシステム及び方法 | |
CN1885295B (zh) | 使用逻辑单元建置集成电路 | |
US8463589B2 (en) | Modifying a virtual processor model for hardware/software simulation | |
US8549468B2 (en) | Method, system and computer readable storage device for generating software transaction-level modeling (TLM) model | |
US7788078B1 (en) | Processor/memory co-exploration at multiple abstraction levels | |
JP2018524652A (ja) | エミュレーションのための効率的波形生成 | |
JP2017162130A (ja) | ハードウェア/ソフトウェア協調検証装置およびハードウェア/ソフトウェア協調検証方法 | |
US9317636B1 (en) | System and method for stopping integrated circuit simulation | |
Gao et al. | Software and hardware co-verification technology based on virtual prototyping of RF SOC | |
US10816600B1 (en) | Protocol analysis and visualization during simulation | |
US12086521B2 (en) | Circuit design simulation and clock event reduction | |
US10650174B1 (en) | System and method for visualizing event sequences for expressions using both hardware and software state information | |
JP2014194746A (ja) | シミュレーション装置及びシミュレーション方法及びプログラム | |
Yang et al. | HDLs modeling technique for burst-mode and extended burst-mode asynchronous circuits | |
US12032932B2 (en) | Compiler-based generation of transaction accurate models from high-level languages | |
CN112257360B (zh) | 用于数据波形的调试方法、装置、调试系统以及存储介质 | |
US6339751B1 (en) | Circuit design support apparatus and a method | |
US20230044581A1 (en) | Learning-based power modeling of a processor core and systems with multiple processor cores | |
Zhong et al. | The Optimization of Distributed Cloud Computing Network Routing Model Based on MDA | |
US10380296B2 (en) | Connecting designs in mixed language environments | |
Herdt et al. | Register-Transfer Level Correspondence Analysis | |
Dungan et al. | Mixed-level modeling in VHDL using the watch-and-react interface | |
Wan et al. | Design and Implementation of a Simulation Framework for the ARM Embedded System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20190614 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7036814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |