CN109891395A - 调试系统和方法 - Google Patents

调试系统和方法 Download PDF

Info

Publication number
CN109891395A
CN109891395A CN201780066028.7A CN201780066028A CN109891395A CN 109891395 A CN109891395 A CN 109891395A CN 201780066028 A CN201780066028 A CN 201780066028A CN 109891395 A CN109891395 A CN 109891395A
Authority
CN
China
Prior art keywords
hardware
hll
debug command
finite state
software specifications
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780066028.7A
Other languages
English (en)
Other versions
CN109891395B (zh
Inventor
J·维拉利尔
K·迪帕克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN109891395A publication Critical patent/CN109891395A/zh
Application granted granted Critical
Publication of CN109891395B publication Critical patent/CN109891395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3632—Software debugging of specific synchronisation aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

用于调试的方法包括由硬件调试服务器(106)接收(412)用于在高级语言(HLL)软件规范中设置断点的HLL调试命令。硬件调试服务器将HLL调试命令转换(414)为硬件调试命令，该硬件调试命令指定作为软件规范的表示的硬件有限状态机的条件。将硬件调试命令输入(414)到模拟器(108)。模拟器响应于硬件调试命令而在有限状态机上添加(420)条件断点，并且执行(420，426)有限状态机表示的模拟。响应于在有限状态机中检测到该条件而暂停(428)模拟的执行。

Description

调试系统和方法
技术领域
本公开总体上涉及已经使用软件调试器被转换为硬件描述的调试软件。
背景技术
一种用于改进软件系统的性能的技术是将所选择的部分实现为硬件加速器。系统中表现出高计算复杂度并且消耗总运行时间的大部分的那些部分可以是用于实现为硬件加速器的合适候选。例如，硬件加速器可以是专用集成电路(ASIC)、图形处理单元(GPU)或在现场可编程门阵列(FPGA)上运行的电路。软件设计者在创建硬件加速器时采用的常用方法是使用高级合成(HLS)工具来将所标识的部分的原始高级语言(HLL)规范转换为电路的等效寄存器传输级(RTL)或其他硬件描述语言(HDL)规范。
尽管所生成的RTL规范在功能上可以与HLL规范相同，但是软件设计者可能需要在系统开发过程中调试RTL规范。涉及定时、并发和竞争条件的问题在开发HLL规范时可能已经被掩盖，并且可能在硬件模拟期间浮出水面。此外，软件和硬件库实现的差异、不正确的转换或存储器访问的差异可能会产生实现问题。
RTL实现的调试可以通过诸如XILINX公司的模拟器或MentorGraphics公司的模拟器等模拟器来支持。在测试RTL实现时，软件设计者会跟踪低电平信号和寄存器，并解释波形。
发明内容
一种所公开的调试方法包括由在计算机系统上执行的硬件调试服务器接收用于在高级语言(HLL)软件规范中设置断点的HLL调试命令。硬件调试服务器将HLL调试命令转换为硬件调试命令，该硬件调试命令指定作为软件规范的表示的硬件有限状态机的条件。将硬件调试命令输入到模拟器，并且响应于硬件调试命令，模拟器在有限状态机上添加条件断点。模拟器执行有限状态机表示的模拟，并且响应于在有限状态机中检测到该条件而暂停模拟的执行。
一种所公开的调试系统包括处理器和耦合到处理器的存储器布置。存储器布置被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：由硬件调试服务器接收用于在高级语言(HLL)软件规范中设置断点的HLL调试命令。硬件调试服务器将HLL调试命令转换为硬件调试命令，该硬件调试命令指定作为软件规范的表示的硬件有限状态机的条件。将硬件调试命令输入到模拟器，并且响应于硬件调试命令，模拟器在有限状态机上添加条件断点。模拟器执行有限状态机表示的模拟，并且响应于在有限状态机中检测到该条件而暂停模拟的执行。
考虑到下面的“具体实施方式”和“权利要求”，将认识到其他特征。
附图说明
通过阅读以下详细描述并且参考附图，该方法和系统的各个方面和特征将变得很清楚，在附图中：
图1示出了使用软件调试技术和方法来支持调试硬件加速器的系统的实现；
图2示出了HLL源代码的示例以及HLS生成的RTL代码的等效部分；
图3是示出由硬件调试服务器在使用软件调试器前端调试硬件加速器时使用的数据的生成的数据流图；
图4是生成由硬件调试服务器在使用软件调试器前端调试硬件加速器时使用的数据的过程以及在调试硬件加速器的同时硬件调试服务器的动作的流程图；以及
图5是示出可以在其上实现硬件调试服务器和模拟器内核的示例性数据处理系统的框图。
具体实施方式
在以下描述中，阐述了很多具体细节以描述本文中呈现的具体示例。然而，对于本领域技术人员来说很清楚的是，可以在没有下面给出的所有具体细节的情况下实践这些示例的一个或多个其他示例和/或变型。在其他情况下，没有详细描述公知的特征，以免模糊本文中的示例的描述。为了便于说明，可以在不同的图中使用相同的附图标记来指代相同元素或相同元素的附加实例。
软件设计者可能熟悉的调试环境与由RTL模拟器提供的调试环境大不相同。软件调试器提供诸如在特定指令或顺序执行的程序代码行处设置断点以及检查和编辑变量的功能，变量的值在程序执行期间可以被存储在寄存器或存储器中。软件调试器在源代码级别呈现调试信息，这允许软件设计者轻松地将软件调试器的期望动作和执行程序的状态与HLL程序名称和语句相关联。
RTL模拟器的调试环境在信号级别操作。RTL模拟器提供了基于信号状态设置断点、跟踪信号状态、视图波形和检查寄存器的功能。然而，软件设计者可能不熟悉RTL结构并且不熟悉HLL程序的元素与RTL结构中的信号名称和特定寄存器之间的关联。因此，软件设计者可能难以及时调试硬件加速器。
所公开的方法和系统弥合了软件设计者熟悉的软件调试环境与硬件设计者可用的RTL调试环境之间的差距。这些方法和系统支持在软件调试器中找到的调试特征，诸如在HLL程序代码的特定行处设置断点，通过变量的HLL名称来检查变量的值以及检查存储器的内容。系统处理HLL构造与RTL构造之间的映射，这允许软件设计者像在软件调试器环境中操作一样调试硬件加速器。
在所公开的实现中，在计算机系统上执行的硬件调试服务器从软件调试器前端接收用于在HLL软件规范中设置断点的调试命令。硬件调试服务器将调试命令转换为指定作为软件规范的表示的硬件有限状态机的条件的硬件调试命令，并且将硬件调试命令输入到模拟器。模拟器在硬件有限状态机上添加条件断点，并且执行有限状态机表示的模拟。模拟器响应于在硬件有限状态机中检测到该条件而暂停模拟的执行。
图1示出了使用软件调试技术和方法来支持调试硬件加速器的系统100的实现。该系统支持诸如GDB等软件调试器与从HLL源代码生成的硬件加速器的模拟之间的交互。由系统提供的所模拟的硬件加速器的视图由软件调试器在调试HLL源代码时提供。该系统包括调试器前端102、硬件调试服务器106和模拟器内核108。模拟器内核包括控制接口112并且模拟硬件加速器的硬件模型110。例如，硬件模型可以是以由寄存器传输级(RTL)语言生命(specify)的硬件有限状态机。具有存储器114的HLL模型模拟由硬件模型110可访问的HLL设计的存储器组件。硬件调试服务器和模拟器内核在计算机系统104上执行。在一个实现中，调试器前端也可以在计算机系统104上执行。或者，调试器前端可以在经由到网络(诸如LAN或因特网)的网络接口而被耦合到计算机系统104的另一计算机系统(未示出)上执行。调试器前端102和硬件调试服务器106可以使用诸如TCP/IP等协议通信地耦合。
支持调试软件而非硬件加速器的一些现有的软件调试器包括软件调试服务器，其允许在一个计算机系统上执行的调试器前端控制在另一计算机系统上执行的软件的调试。在一个实现中，调试器前端102可以是通常可用的软件调试器(诸如GNU调试器GDB)的一部分。调试器前端在以原始HLL源代码的形式呈现执行程序状态时使用标准格式的调试信息，例如DWARF信息。通过从硬件寄存器读取相应的值来显示HLL源代码中的变量名称。在示例实现中，调试器前端102使用与用于与软件调试服务器通信的协议相同的协议来与硬件调试服务器106通信。在涉及来自GDB的调试器前端的实现中，调试器前端使用远程串行协议(RSP)与硬件调试服务器通信，RSP与来自GDB的调试器前端用于与软件调试服务器通信的协议相同。
硬件调试服务器106在调试器前端102与模拟器内核108之间转换命令和数据。例如，硬件调试服务器使用TCP/IP以经由控制接口112连接到模拟器内核。通过处理命令并且返回所模拟的硬件模型110的值，控制接口112代表模拟器内核来处理与硬件调试服务器的通信。硬件调试服务器允许调试器前端在调试硬件模型110时以与调试器前端将在调试软件中相同的方式来执行。硬件调试服务器抽象出硬件模拟语义和细节，并且向用户呈现面向软件的视图。模拟器内核108可以是具有本文中描述的适配的已知电路设计模拟器的一部分。
在调试场景中，硬件调试服务器106从调试器前端接收用于在高级语言(HLL)软件规范中设置断点的HLL调试命令。调试硬件加速器的人员与调试器前端交互，以选择用于生成硬件模型110的HLL软件规范中的特定指令或行号。本领域技术人员将认识到，已知的HLS工具可以用于生成适合于从HLL源代码进行模拟的电路设计描述和相应的硬件模型。
响应于接收到HLL调试命令，硬件调试服务器将HLL调试命令转换为硬件调试命令，该硬件调试命令指定由HLS工具从软件规范生成的硬件有限状态机的条件。硬件调试服务器然后将硬件调试命令传送到控制接口112以输入到模拟器108。响应于硬件调试命令，模拟器在硬件有限状态机上添加条件断点。在执行硬件有限状态机的模拟时，模拟器响应于在有限状态机中检测到该条件而暂停模拟的执行。
一旦在硬件有限状态机中检测到该条件而暂停模拟的执行，模拟器就将暂停传送到硬件调试服务器，并且硬件调试服务器确定与RTL有限状态机中的条件相对应的HLL软件规范的行号、指令或语句。然后，硬件调试服务器将HLL软件规范的HLL行号、指令或语句以及断点的指示输出到调试器前端。
在某些情况下，所模拟的硬件加速器可以是系统设计的一部分，其中全局存储器由硬件加速器以及系统的其他硬件和/或软件组件访问。通常通过使用由HLS生成的组件(包括硬件加速器)经由直接编程接口(DPI)访问的HLL代码(HLL存储器模型114)来模拟大存储器。操作调试器前端102的人可能想要检查被存储在HLL存储器模型中的HLL变量的值。然而，模拟器内核108不能直接访问HLL存储器模型，即使HLS生成的组件可以在模拟执行的同时访问HLL存储器。为了提供由模拟器内核108对HLL存储器模型114的直接访问，模拟器内核适于注册用于访问(即，读取或写入)存储器的回调函数。当硬件调试服务器接收到请求HLL软件规范的变量的值的HLL调试命令并且该变量被存储在HLL存储器模型中时，模拟器执行回调函数以由模拟器从存储器读取信号的值。硬件调试服务器将变量的值和HLL变量名称输出到调试器前端。
图2示出了HLL源代码202的示例以及处理HLL程序变量“counter”的HLS生成的RTL代码204的等效部分。HLL源代码具有12个编号行，包括函数语句、变量语句、赋值语句、控制语句、范围分隔符和空行。
HLL变量“counter”映射到RTL中的5位寄存器，每个寄存器在所生成的FSM机器的不同阶段期间处于活动状态。寄存器包括：
reg[4:0]vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_iter1_vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_iter2_vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_iter3_vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_iter4_vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_iter5_vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_iter6_vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_iter7_vadd_counter_reg_95；
reg[4:0]ap_pipeline_reg_ier8_vadd_counter_reg_95；
HLL语句，counter+＝1；映射到always块的“if”部分，并且当条件(ap_CS_fsm_pp0_stage0＝＝1'b1)&(ap_enable_reg_pp0_iter0＝＝1'b1)&(exitcond_fu_146_p2＝＝1'b0)在主时钟的上升沿为真时，RTL语句
vadd_counter_reg_95＜＝p_reg2mem_O_i_i_fu_152；
在模拟中被执行。
HLL语句，counter＝1；映射到always块的“else if”部分，并且当条件(ap_CS_fsm_state1＝＝1'b1)&～(ap_start＝＝1'b0)在主时钟的上升沿为真时，RTL语句
vadd_counter_reg_95＜＝ap_conSt_lv5_0；
在模拟中执行。
响应于从调试器前端102接收到指定HLL行6和10的断点命令，硬件调试服务器将HLL断点命令转换为指定RTL条件的对应的RTL模拟器断点命令，并且将命令提交给控制接口112。模拟器内核的控制接口添加断点以在模拟中执行RTL语句之前停止模拟。响应于来自调试器前端的在HLL代码行6处设置断点的命令，硬件调试服务器生成设置断点的模拟器内核命令，该断点使得模拟在条件(ap_CS_fsm_state1＝＝1'b1)&～(ap_start＝＝1'b0)在主时钟的上升沿为真时停止，该时钟在RTL语句vadd_counter_reg_95<＝ap_const_lv5_0；在模拟中被执行之前。响应于来自调试器前端的在HLL代码行10处设置断点的命令，硬件调试服务器生成设置断点的模拟器内核命令，该断点使得模拟在条件(ap_CS_fsm_pp0_stage0＝＝1'b1)&(ap_enable_reg_pp0_iter0＝＝1'b1)&(exitcond_fu_146_p2＝＝1'b0)在主时钟的上升沿为真时停止，该时钟在RTL语句vadd_counter_reg_95<＝p_reg2mem_0_i_i_fu_152；在模拟中被执行之前。
图3是示出由硬件调试服务器在使用软件调试器前端调试硬件加速器时使用的数据的生成的数据流图。HLS工具304输入HLL程序302，HLL程序302指定要由硬件加速器实现的功能。HLS工具生成多个版本的调试信息以供硬件调试服务器106使用。在HLS工具流的开始，在前端解析之后但是在优化之前，处理HLS中间表示以生成与特定CPU为目标的可执行程序(硬件模型110)。可执行文件具有相关联的高级调试信息306，其用于向调试器前端(图1，#102)提供与原始HLL程序302相关的符号。高级调试信息也由硬件调试服务器106在构建交叉引用数据库310时使用。在一个实现中，高级调试信息是DWARF调试信息。
在HLS工具304的优化和调度过程中，HLS工具生成映射信息308。映射信息308指定HLL程序302的元素与硬件模型110中的元素之间的关联。硬件模型指定以下有限状态机，活动状态在该有限状态机中指定在模拟期间同时处理的HLL程序的那些语句。利用映射信息，可以利用与硬件状态机的状态相对应的模拟器条件来完成HLL程序的行号、语句或指令上的断点。
硬件调试服务器106输入高级调试信息306和映射信息308，并且生成交叉引用数据库310，其对高级调试信息306与映射信息308进行交叉引用。数据库310由硬件调试服务器106在模拟期间使用硬件模型来查询以查找与在来自调试器前端(图1，#102)的命令中指定的HLL程序元素相对应的硬件模型的元素，并且查找与在从模拟器内核(图1，#108)返回的数据中引用的硬件模型的元素相对应的HLL程序元素。
可以应用断点的HLL程序302中的行到对应的硬件状态机元素的映射的构造取决于HLS生成的硬件模型110的结构。在一个实现中，硬件模型包括其中HLL语句对应于RTL信号的条件的有限状态机。通过查询交叉引用数据库310，硬件调试服务器106可以将来自软件调试器前端的断点命令转换为硬件有限状态机上的等效条件。硬件有限状态机上的条件可以被输入到模拟器内核，以在硬件模型上添加条件断点。通过查询交叉引用数据库，硬件调试服务器可以将从其中命令请求变量的值的软件调试器前端的命令转换为对于来自模拟器内核的硬件信号和变量的值的请求。
高级语言级别的变量具有由语言定义的具体基本类型构建的复杂类型系统。当使用HLS工具合成高级语言程序时，所生成的硬件通常将这些类型优化和平展为位向量。例如，HLS工具可能会确定以高级语言声明为“int”的变量仅使用17个低阶位并且合成包含17位寄存器和位向量的硬件，而不是由高级语言预期的32位寄存器。
HLS工具捕获类型的转换以提供从HLL构造到RTL构造的完整映射。表1示出了在将类型从HLL构造转换为RTL构造(反之亦然)时使用的映射信息的类型的文本视图。将每种RTL类型直接映射到原始类型暗示转换规则，诸如符号扩展或零扩展。另外，HLS工具可以决定创建硬件，其中高级语言构造被存储在很多不同的RTL寄存器或信号中；映射指定如何将这些很多RTL信号组装回原始高级表示。该映射的实现和存储可以通过二进制编码来完成。
HLL类型 RTL类型 转换规则
int [16:0]逻辑 符号扩展到32位
float [31:0]逻辑 将32位解释为浮点数
unsigned long long int 两个32位逻辑向量 将向量1附加到向量2
表1
在HLS生成的RTL中，HLL变量不仅可以被实现为单个寄存器，而且可以被实现为多个寄存器和信号，这些寄存器和信号可以在不同的时钟周期处于活动状态，或者可以基于由HLS工具做出的流水线决策而同时处于活动状态。映射信息308指定组成有限状态机的状态寄存器和任何流水线级激活寄存器的寄存器和信号组。表2示出了HLL变量“counter”的位置信息的映射位置的示例。
表2
对于每个HLL变量，HLS工具创建从这些状态寄存器的不同配置到表示该变量位于该时钟周期的有效信号的其他RTL信号列表的映射。表2所示的文本示例表示由HLS工具输出的元数据的二进制编码，并且包括用于将特定位的所有排列表示为对单个映射有效的通配符。
当某个FSM状态为活动时，原始HLL程序中的每行源代码都在RTL代码中开始执行。当某个RTL条件为真时，诸如当状态寄存器处于某种配置并且存储器提取已经完成时，FSM中的状态是活动的。
如表3中以文本方式所示，交叉引用数据库保持原始HLL程序中的行与所生成的RTL模型中的以下条件的映射，这些条件对应于表示FSM状态何时开始执行的配置，包括任何生成的流水线信息。注意，映射可以不是一对一的，因为所生成的RTL模型可以同时或无序地启动若干语句，以便最好地利用可用资源并且最大化吞吐量。
高级语言可中断行 HLS生成的条件/FSM状态
main.c:5 CS_state13＝＝1&&memReady＝＝1
main.c:6 CS_state13＝＝1&&memReady＝＝1
main.c:7 CS_state155＝＝1
kernel.cpp:15 CS_state16＝＝1&&Pipeline_16＝＝1
表3
图4是生成由硬件调试服务器在使用软件调试器前端调试硬件加速器时使用的数据的过程以及在调试硬件加速器的同时硬件调试服务器的动作的流程图。在框402处，高级合成(HLS)工具从HLL程序生成高级调试信息。高级调试信息可以是本领域公知的DWARF调试信息。在框404处，HLS工具生成HLL程序的硬件模型。例如，硬件模型可以是RTL有限状态机。在框406处，HLS工具生成HLL程序元素到硬件模型的元素的映射。
在框408处，在硬件调试服务器被用于硬件模型的模拟之前，硬件调试服务器输入用于生成硬件模型的HLL程序的高级调试信息，并且输入HLL程序元素到硬件模型的元素的映射。硬件调试服务器根据高级调试信息和HLL程序元素到硬件模型的元素的映射来生成交叉引用数据库。
在框410处，向模拟器内核注册一个或多个回调函数。可以由模拟器内核响应于来自调试器前端的通过硬件调试服务器做出的请求而执行回调函数，以读取或写入HLL存储器模型(图1，#114)。
在框412处，模拟器开始执行，其中硬件调试服务器和模拟器内核在一个计算机系统上执行，而调试器前端在同一或另一计算机系统上执行。在框414处，调试器前端从用户输入软件调试命令，并且调试器前端将命令传输到硬件调试服务器。在框416处，硬件调试服务器将软件调试命令转换为与模拟器内核兼容的硬件调试命令。如果来自调试器前端的命令引用HLL程序的元素，则硬件调试服务器将引用转换为硬件模型的元素。
在框418处，将转换后的命令输入到模拟器内核。决策框420根据特定命令切换处理。对于指定设置断点的命令，在框422处，模拟器内核向硬件模型添加条件断点。条件断点可以指定硬件模型中的信号的状态。在框422之后，过程返回到框414以处理另一命令。
对于指定读取信号或变量的值的命令，在框424处，模拟器内核读取信号或变量的值，并且将该值返回给硬件调试服务器。
对于从HLL存储器模型读取值的命令，在框426处，模拟器内核调用回调函数以读取该值。从HLL存储器模型读取的值将被返回到硬件调试服务器。
在框428处，对于导致模拟器读取硬件模型的信号值或从HLL存储器模型读取的命令，硬件调试服务器查询交叉引用数据库以确定HLL程序中与由模拟器内核返回的名称相对应的名称。
对于开始模拟的命令，在框430处，模拟器内核开始硬件模型的模拟。在框432处，响应于硬件有限状态机上的条件断点的满足，模拟器暂停模拟并且经由控制接口(图1，#112)而将暂停和条件断点传送到硬件调试服务器。在框434处，硬件调试服务器查询交叉引用数据库(图3，#310)以确定与硬件有限状态机的元素上的条件断点相对应的HLL语句。
框436处的硬件调试服务器将从模拟器内核返回的数据格式化为与调试器前端兼容的格式，并且将格式化数据输出到调试器前端。处理然后返回到框414以处理来自调试器前端的另一命令。
图5是示出可以在其上实现硬件调试服务器106(图1)和模拟器内核(108)的示例性数据处理系统(系统)500的框图。高级合成工具(图3，#304)也可以在系统500上实现。系统500包括至少一个处理器电路(或“处理器”)，例如通过系统总线515或其他合适的电路而被耦合到存储器和存储布置520的中央处理器单元(CPU)505。系统500将实现模拟器550和硬件模型110的程序代码存储在存储器和存储布置520内。处理器505执行经由系统总线515从存储器和存储布置520访问的程序代码。在一个方面，系统500并实现为适用于存储和/或执行程序代码的计算机或其他数据处理系统。然而，应当理解，系统500可以以能够执行本公开中描述的功能的包括处理器和存储器的任何系统的形式来被实现。
存储器和存储布置520包括一个或多个物理存储器设备，诸如例如本地存储器(未示出)和永久存储设备(未示出)。本地存储器是指通常在程序代码的实际执行期间使用的随机存取存储器或其他非持久存储器设备。持久存储可以实现为硬盘驱动器(HDD)、固态驱动器(SSD)或其他持久数据存储设备。系统500还可以包括一个或多个高速缓冲存储器(未示出)，其提供至少一些程序代码和数据的临时存储以便减少在执行期间必须从本地存储器和永久存储器检索程序代码和数据的次数。
输入/输出(I/O)设备(诸如用户输入设备530和显示设备535)可以可选地耦合到系统500。I/O设备可以直接或通过中间I/O控制器耦合到系统500。网络适配器545还可以耦合到系统500，以便通过中间私有或公共网络将系统500耦合到其他系统、计算机系统、远程打印机和/或远程存储设备。调制解调器、电缆调制解调器、以太网卡和无线收发器是可以与系统500一起使用的不同类型的网络适配器545的示例。
存储器和存储布置520可以存储模拟器550，模拟器550是电子设计自动化(EDA)应用的一部分。以可执行程序代码的形式实现的模拟器550由处理器505执行。这样，模拟器550被认为是系统500的一部分。在执行模拟器550的同时，系统500接收并且在硬件模型110上操作。
模拟器550、硬件模型110和由模拟器550使用、生成和/或操作的任何数据项是当用作系统500的一部分时或当这样的元素(包括其衍生和/或修改)被加载到IC(诸如可编程IC)中时导致在可编程IC内实现和/或配置电路设计的功能数据结构。
可以提供一种调试方法。这样的方法可以包括：由在计算机系统上执行的硬件调试服务器接收用于在高级语言(HLL)软件规范中设置断点的第一HLL调试命令；由硬件调试服务器将第一HLL调试命令转换为第一硬件调试命令，该第一硬件调试命令指定作为软件规范的表示的硬件有限状态机的条件；将第一硬件调试命令输入到在计算机系统上执行的模拟器(108)；由模拟器响应于第一硬件调试命令而在有限状态机上添加条件断点；执行有限状态机表示的模拟；以及响应于在有限状态机中检测到该条件而暂停模拟的执行。
这样的方法还可以包括：响应于暂停模拟的执行，确定与硬件有限状态机中的条件相对应的HLL软件规范的语句；以及输出指示HLL软件规范的语句的数据。
这样的方法还可以包括：由硬件调试服务器输入与HLL软件规范相关联的调试信息；由硬件调试服务器输入提供HLL软件规范的元素到硬件有限状态机的元素的映射的调试信息；在数据库中对与HLL软件规范相关联的调试信息和HLL软件规范的元素到硬件有限状态机的元素的映射进行交叉引用；以及其中转换可以包括从数据库中确定与在第一HLL调试命令中所指定的HLL语句交叉引用的硬件有限状态机的元素。
在一些这样的方法中，确定HLL软件规范的语句可以包括从数据库中确定与由所发生的条件断点指示的硬件有限状态机的元素交叉引用的HLL软件规范的语句。
这样的方法还可以包括：由硬件调试服务器接收请求HLL软件规范的变量的值的第二HLL调试命令；由硬件调试服务器将第二HLL调试命令转换为获取硬件有限状态机的信号的值的第二硬件调试命令；将第二硬件调试命令输入到模拟器；由模拟器读取信号的值；以及与变量的名称相关联地输出信号的值。
这样的方法还可以包括：由硬件调试服务器输入与HLL软件规范相关联的调试信息；由硬件调试服务器输入提供HLL软件规范的元素到硬件有限状态机的元素的映射的调试信息；在数据库中对与HLL软件规范相关联的调试信息和HLL软件规范的元素到硬件有限状态机的元素的映射进行交叉引用；以及其中转换第二HLL调试命令可以包括从数据库中确定与在第二HLL调试命令中指定的变量的名称交叉引用的硬件有限状态机的信号。
在一些这样的方法中，硬件状态机引用可以用除了可以指定硬件状态机的硬件描述语言之外的语言建模的存储器中的值；向模拟器注册访问存储器的回调函数；由硬件调试服务器接收请求HLL软件规范的变量的值的第二HLL调试命令；由硬件调试服务器将第二HLL调试命令转换为获取硬件有限状态机的信号的值的第二硬件调试命令；将第二硬件调试命令输入到模拟器；执行回调函数以便模拟器从存储器中读取信号的值；并且与变量的名称相关联地输出信号的值。
在一些方法中，接收可以包括：经由网络接口来将第一HLL调试命令接收到在另一计算机系统上执行的调试器前端。
这样的方法还可以包括：响应于暂停模拟的执行而确定与硬件有限状态机中的条件相对应的HLL软件规范的语句；输出指示HLL软件规范的语句的数据；由硬件调试服务器接收请求HLL软件规范的变量的值的第二HLL调试命令；由硬件调试服务器将第二HLL调试命令转换为获取硬件有限状态机的信号的值的第二硬件调试命令；将第二硬件调试命令输入到模拟器；由模拟器读取信号的值；以及与变量的名称相关联地输出信号的值。
这样的方法还可以包括：由硬件调试服务器输入与HLL软件规范相关联的调试信息；由硬件调试服务器输入提供HLL软件规范的元素到硬件有限状态机的元素的映射的调试信息；在数据库中对与HLL软件规范相关联的调试信息和HLL软件规范的元素到硬件有限状态机的元素的映射进行交叉引用；以及确定HLL软件规范的语句可以包括从数据库中确定与由所发生的条件断点指示的硬件有限状态机的元素交叉引用的HLL软件规范的语句；以及其中转换第二HLL调试命令可以包括：从数据库中确定与在第二HLL调试命令中指定的变量的名称交叉引用的硬件有限状态机的信号。
可以提供一种调试系统。这样的调试系统可以包括：处理器；以及耦合到处理器的存储器布置，其中存储器布置可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：由硬件调试服务器接收用于在高级语言(HLL)软件规范中设置断点的第一HLL调试命令；由硬件调试服务器将第一HLL调试命令转换为第一硬件调试命令，该第一硬件调试命令指定可以作为软件规范的表示的硬件有限状态机的条件；将第一硬件调试命令输入到模拟器；由模拟器响应于第一硬件调试命令而在有限状态机上添加条件断点；执行有限状态机表示的模拟；以及响应于在有限状态机中检测到该条件而暂停模拟的执行。
在一些这样的系统中，存储器布置还可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：响应于暂停模拟的执行，确定与硬件有限状态机中的条件相对应的HLL软件规范的语句；以及输出指示HLL软件规范的语句的数据。
在一些这样的系统中，存储器布置还可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：由硬件调试服务器输入与HLL软件规范相关联的调试信息；由硬件调试服务器输入提供HLL软件规范的元素到硬件有限状态机的元素的映射的调试信息；在数据库中对与HLL软件规范相关联的调试信息和HLL软件规范的元素到硬件有限状态机的元素的映射进行交叉引用；以及其中转换可以包括从数据库中确定与在第一HLL调试命令中指定的HLL语句交叉引用的硬件有限状态机的元素。
在一些这样的系统中，用于确定HLL软件规范的语句的指令包括用于从数据库中确定与由所发生的条件断点指示的硬件有限状态机的元素交叉引用的HLL软件规范的语句的指令。
在一些这样的系统中，存储器布置还可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：由硬件调试服务器接收请求HLL软件规范的变量的值的第二HLL调试命令；由硬件调试服务器将第二HLL调试命令转换为获取硬件有限状态机的信号的值的第二硬件调试命令；将第二硬件调试命令输入到模拟器；由模拟器读取信号的值；以及与变量的名称相关联地输出信号的值。
在一些这样的系统中，存储器布置还可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：由硬件调试服务器输入与HLL软件规范相关联的调试信息；由硬件调试服务器输入提供HLL软件规范的元素到硬件有限状态机的元素的映射的调试信息；在数据库中对与HLL软件规范相关联的调试信息和HLL软件规范的元素到硬件有限状态机的元素的映射进行交叉引用；以及其中转换第二HLL调试命令可以包括：从数据库中确定与在第二HLL调试命令中指定的变量的名称交叉引用的硬件有限状态机的信号。
在一些这样的系统中，硬件状态机引用可以用除了可以指定硬件状态机的硬件描述语言之外的语言建模的存储器中的值，并且存储器布置还可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：向模拟器注册访问存储器的回调函数；由硬件调试服务器接收请求HLL软件规范的变量的值的第二HLL调试命令；由硬件调试服务器将第二HLL调试命令转换为获取硬件有限状态机的信号的值的第二硬件调试命令；将第二硬件调试命令输入到模拟器；执行回调函数以便模拟器从存储器中读取信号的值；以及与变量的名称相关联地输出信号的值。
在一些这样的系统中，用于接收的指令包括用于经由网络接口来将第一HLL调试命令接收到在另一计算机系统上执行的调试器前端的指令。
在一些这样的系统中，存储器布置还可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：响应于暂停模拟的执行而确定与硬件有限状态机中的条件相对应的HLL软件规范的语句；输出指示HLL软件规范的语句的数据；由硬件调试服务器接收请求HLL软件规范的变量的值的第二HLL调试命令；由硬件调试服务器将第二HLL调试命令转换为获取硬件有限状态机的信号的值的第二硬件调试命令；将第二硬件调试命令输入到模拟器；由模拟器读取信号的值；以及与变量的名称相关联地输出信号的值。
在一些这样的系统中，存储器布置还可以被配置有在由处理器执行时使得处理器执行包括以下各项的操作的指令：由硬件调试服务器输入与HLL软件规范相关联的调试信息；由硬件调试服务器输入提供HLL软件规范的元素到硬件有限状态机的元素的映射的调试信息；在数据库中对与HLL软件规范相关联的调试信息和HLL软件规范的元素到硬件有限状态机的元素的映射进行交叉引用；其中用于确定HLL软件规范的语句的指令包括用于从数据库中确定与由所发生的条件断点指示的硬件有限状态机的元素交叉引用的HLL软件规范的语句的指令；以及其中用于转换第二HLL调试命令的指令包括用于从数据库中确定与在第二HLL调试命令中指定的变量的名称交叉引用的硬件有限状态机的信号的指令。
某些实现涉及一种计算机程序产品(例如，非易失性存储器设备)，其包括其上存储有指令的机器或计算机可读介质，这些指令可以由计算机(或其他电子设备)执行以执行这些操作/活动。
尽管在一些情况下可以在各个附图中描述各方面和特征，但是应当理解，来自一个附图的特征可以与另一附图的特征组合，即使组合没有明确地示出或明确地描述为组合。
该方法和系统被认为适用于用于调试电路设计的各种系统。考虑到说明书，其他方面和特征对于本领域技术人员来说是很清楚的。该方法和系统可以实现为一个或多个处理器，这些处理器被配置为执行软件，被配置为专用集成电路(ASIC)，或者被配置为可编程逻辑器件上的逻辑。说明书和附图旨在仅被视为示例，本发明的真实范围由所附权利要求指示。

Claims (15)

1.一种调试方法，包括：
由在计算机系统上执行的硬件调试服务器接收用于在高级语言(HLL)软件规范中设置断点的第一HLL调试命令；
由所述硬件调试服务器将所述第一HLL调试命令转换为第一硬件调试命令，所述第一硬件调试命令指定作为所述软件规范的表示的硬件有限状态机的条件；
将所述第一硬件调试命令输入到在所述计算机系统上执行的模拟器；
由所述模拟器响应于所述第一硬件调试命令而在所述有限状态机上添加条件断点；
执行所述有限状态机表示的模拟；以及
响应于在所述有限状态机中检测到所述条件而暂停所述模拟的执行。
2.根据权利要求1所述的方法，还包括：
响应于暂停所述模拟的执行，确定与所述硬件有限状态机中的所述条件相对应的所述HLL软件规范的语句；以及
输出指示所述HLL软件规范的所述语句的数据。
3.根据权利要求2所述的方法，还包括：
由所述硬件调试服务器输入与所述HLL软件规范相关联的调试信息；
由所述硬件调试服务器输入提供所述HLL软件规范的元素到所述硬件有限状态机的元素的映射的调试信息；
在数据库中对与所述HLL软件规范相关联的所述调试信息和所述HLL软件规范的所述元素到所述硬件有限状态机的所述元素的所述映射进行交叉引用；以及
其中所述转换包括从所述数据库中确定与在所述第一HLL调试命令中所指定的HLL语句交叉引用的所述硬件有限状态机的元素。
4.根据权利要求3所述的方法，其中确定所述HLL软件规范的所述语句包括：从所述数据库中确定与由所发生的所述条件断点指示的所述硬件有限状态机的元素交叉引用的所述HLL软件规范的所述语句。
5.根据权利要求1所述的方法，还包括：
由所述硬件调试服务器接收第二HLL调试命令，所述第二HLL调试命令请求所述HLL软件规范的变量的值；
由所述硬件调试服务器将所述第二HLL调试命令转换为第二硬件调试命令，所述第二硬件调试命令获取所述硬件有限状态机的信号的值；
将所述第二硬件调试命令输入到所述模拟器；
由所述模拟器读取所述信号的所述值；以及
与所述变量的名称相关联地输出所述信号的所述值。
6.根据权利要求5所述的方法，还包括：
由所述硬件调试服务器输入与所述HLL软件规范相关联的调试信息；
由所述硬件调试服务器输入提供所述HLL软件规范的元素到所述硬件有限状态机的元素的映射的调试信息；
在数据库中对与所述HLL软件规范相关联的所述调试信息和所述HLL软件规范的所述元素到所述硬件有限状态机的所述元素的所述映射进行交叉引用；以及
其中所述转换所述第二HLL调试命令包括：从所述数据库中确定与在所述第二HLL调试命令中所指定的所述变量的所述名称交叉引用的所述硬件有限状态机的所述信号。
7.根据权利要求1所述的方法，还包括：
响应于暂停所述模拟的执行，确定与所述硬件有限状态机中的所述条件相对应的所述HLL软件规范的语句；
输出指示所述HLL软件规范的所述语句的数据；
由所述硬件调试服务器接收第二HLL调试命令，所述第二HLL调试命令请求所述HLL软件规范的变量的值；
由所述硬件调试服务器将所述第二HLL调试命令转换为第二硬件调试命令，所述第二硬件调试命令获取所述硬件有限状态机的信号的值；
将所述第二硬件调试命令输入到所述模拟器；
由所述模拟器读取所述信号的所述值；以及
与所述变量的名称相关联地输出所述信号的所述值。
8.一种调试系统，包括：
处理器；以及
耦合到所述处理器的存储器布置，其中所述存储器布置被配置有指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：
由硬件调试服务器接收用于在高级语言(HLL)软件规范中设置断点的第一HLL调试命令；
由所述硬件调试服务器将所述第一HLL调试命令转换为第一硬件调试命令，所述第一硬件调试命令指定作为所述软件规范的表示的硬件有限状态机的条件；
将所述第一硬件调试命令输入到模拟器；
由所述模拟器响应于所述第一硬件调试命令而在所述有限状态机上添加条件断点；
执行所述有限状态机表示的模拟；以及
响应于在所述有限状态机中检测到所述条件而暂停所述模拟的执行。
9.根据权利要求8所述的系统，其中所述存储器布置还被配置有指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：
响应于暂停所述模拟的执行，确定与所述硬件有限状态机中的所述条件相对应的所述HLL软件规范的所述语句；以及
输出指示所述HLL软件规范的所述语句的数据。
10.根据权利要求9所述的系统，其中所述存储器布置还被配置有指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：
由所述硬件调试服务器输入与所述HLL软件规范相关联的调试信息；
由所述硬件调试服务器输入提供所述HLL软件规范的元素到所述硬件有限状态机的元素的映射的调试信息；
在数据库中对与所述HLL软件规范相关联的所述调试信息和所述HLL软件规范的所述元素到所述硬件有限状态机的所述元素的所述映射进行交叉引用；以及
其中所述转换包括从所述数据库中确定与在所述第一HLL调试命令中所指定的HLL语句交叉引用的所述硬件有限状态机的元素。
11.根据权利要求10所述的系统，其中用于确定所述HLL软件规范的所述语句的所述指令包括用于从所述数据库中确定与由所发生的所述条件断点指示的所述硬件有限状态机的元素交叉引用的所述HLL软件规范的所述语句的指令。
12.根据权利要求8所述的系统，其中所述存储器布置还被配置有指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：
由所述硬件调试服务器接收第二HLL调试命令，所述第二HLL调试命令请求所述HLL软件规范的变量的值；
由所述硬件调试服务器将所述第二HLL调试命令转换为第二硬件调试命令，所述第二硬件调试命令获取所述硬件有限状态机的信号的值；
将所述第二硬件调试命令输入到所述模拟器；
由所述模拟器读取所述信号的所述值；以及
与所述变量的名称相关联地输出所述信号的所述值。
13.根据权利要求12所述的系统，其中所述存储器布置还被配置有指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：
由所述硬件调试服务器输入与所述HLL软件规范相关联的调试信息；
由所述硬件调试服务器输入提供所述HLL软件规范的元素到所述硬件有限状态机的元素的映射的调试信息；
在数据库中对与所述HLL软件规范相关联的所述调试信息和所述HLL软件规范的所述元素到所述硬件有限状态机的所述元素的所述映射进行交叉引用；以及
其中所述转换所述第二HLL调试命令包括：从所述数据库中确定与在所述第二HLL调试命令中所指定的所述变量的所述名称交叉引用的所述硬件有限状态机的所述信号。
14.根据权利要求8所述的系统，其中所述硬件状态机引用以除所述硬件状态机被指定的硬件描述语言之外的语言被建模的存储器中的值，并且所述存储器布置还被配置有指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：
向所述模拟器注册访问所述存储器的回调函数；
由所述硬件调试服务器接收第二HLL调试命令，所述第二HLL调试命令请求所述HLL软件规范的变量的值；
由所述硬件调试服务器将所述第二HLL调试命令转换为第二硬件调试命令，所述第二硬件调试命令获取所述硬件有限状态机的信号的值；
将所述第二硬件调试命令输入到所述模拟器；
执行所述回调函数以由所述模拟器从所述存储器中读取所述信号的所述值；以及
与所述变量的名称相关联地输出所述信号的所述值。
15.根据权利要求8所述的系统，所述存储器布置还被配置有指令，所述指令在由所述处理器执行时使所述处理器执行操作，所述操作包括：
响应于暂停所述模拟的执行，确定与所述硬件有限状态机中的所述条件相对应的所述HLL软件规范的所述语句；
输出指示所述HLL软件规范的所述语句的数据；
由所述硬件调试服务器接收第二HLL调试命令，所述第二HLL调试命令请求所述HLL软件规范的变量的值；
由所述硬件调试服务器将所述第二HLL调试命令转换为第二硬件调试命令，所述第二硬件调试命令获取所述硬件有限状态机的信号的值；
将所述第二硬件调试命令输入到所述模拟器；
由所述模拟器读取所述信号的所述值；以及
与所述变量的名称相关联地输出所述信号的所述值。
CN201780066028.7A 2016-10-25 2017-10-24 调试系统和方法 Active CN109891395B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/334,182 US10067854B2 (en) 2016-10-25 2016-10-25 System and method for debugging software executed as a hardware simulation
US15/334,182 2016-10-25
PCT/US2017/058116 WO2018081145A1 (en) 2016-10-25 2017-10-24 Debugging system and method

Publications (2)

Publication Number Publication Date
CN109891395A true CN109891395A (zh) 2019-06-14
CN109891395B CN109891395B (zh) 2023-02-14

Family

ID=60263127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780066028.7A Active CN109891395B (zh) 2016-10-25 2017-10-24 调试系统和方法

Country Status (6)

Country Link
US (1) US10067854B2 (zh)
EP (1) EP3532936B1 (zh)
JP (1) JP7036814B2 (zh)
KR (1) KR102370667B1 (zh)
CN (1) CN109891395B (zh)
WO (1) WO2018081145A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454607B (zh) * 2019-03-21 2023-08-22 杭州飞步科技有限公司 调试方法、装置及片上系统
US11442844B1 (en) 2020-06-01 2022-09-13 Xilinx, Inc. High speed debug hub for debugging designs in an integrated circuit
US11249872B1 (en) 2020-06-26 2022-02-15 Xilinx, Inc. Governor circuit for system-on-chip

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564136A (zh) * 2004-04-02 2005-01-12 清华大学 基于目标机上的ejtag部件的交叉调试器实现方法
US7072818B1 (en) * 1999-11-30 2006-07-04 Synplicity, Inc. Method and system for debugging an electronic system
US20100251208A1 (en) * 2009-03-31 2010-09-30 Fujitsu Limited Validating Behavioral Diagrams
US7827510B1 (en) * 2002-06-07 2010-11-02 Synopsys, Inc. Enhanced hardware debugging with embedded FPGAS in a hardware description language
US8683444B1 (en) * 2006-12-11 2014-03-25 Synopsys, Inc. System and method of debugging multi-threaded processes
US20140115566A1 (en) * 2012-10-19 2014-04-24 Microsoft Corporation State machine control of a debugger
US9262305B1 (en) * 2013-05-31 2016-02-16 Cadence Design Systems, Inc. Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920711A (en) * 1995-06-02 1999-07-06 Synopsys, Inc. System for frame-based protocol, graphical capture, synthesis, analysis, and simulation
US6212650B1 (en) 1997-11-24 2001-04-03 Xilinx, Inc. Interactive dubug tool for programmable circuits
US5995744A (en) 1997-11-24 1999-11-30 Xilinx, Inc. Network configuration of programmable circuits
US6182268B1 (en) * 1998-01-05 2001-01-30 Synplicity, Inc. Methods and apparatuses for automatic extraction of finite state machines
US6188975B1 (en) 1998-03-31 2001-02-13 Synopsys, Inc. Programmatic use of software debugging to redirect hardware related operations to a hardware simulator
US6240376B1 (en) * 1998-07-24 2001-05-29 Mentor Graphics Corporation Method and apparatus for gate-level simulation of synthesized register transfer level designs with source-level debugging
US20060117274A1 (en) * 1998-08-31 2006-06-01 Tseng Ping-Sheng Behavior processor system and method
US9195784B2 (en) * 1998-08-31 2015-11-24 Cadence Design Systems, Inc. Common shared memory in a verification system
WO2001001245A1 (en) * 1999-06-26 2001-01-04 Yang Sei Yang Input/output probing apparatus and input/output probing method using the same, and mixed emulation/simulation method based on it
US6581191B1 (en) * 1999-11-30 2003-06-17 Synplicity, Inc. Hardware debugging in a hardware description language
US6931572B1 (en) * 1999-11-30 2005-08-16 Synplicity, Inc. Design instrumentation circuitry
US7240303B1 (en) * 1999-11-30 2007-07-03 Synplicity, Inc. Hardware/software co-debugging in a hardware description language
US6584601B1 (en) * 2000-02-07 2003-06-24 National Instruments Corporation System and method for converting graphical programs into hardware implementations which utilize probe insertion
US6545549B2 (en) * 2000-03-02 2003-04-08 Texas Instruments Incorporated Remotely controllable phase locked loop clock circuit
US6594802B1 (en) * 2000-03-23 2003-07-15 Intellitech Corporation Method and apparatus for providing optimized access to circuits for debug, programming, and test
US6985980B1 (en) 2000-11-03 2006-01-10 Xilinx, Inc. Diagnostic scheme for programmable logic in a system on a chip
US7222315B2 (en) * 2000-11-28 2007-05-22 Synplicity, Inc. Hardware-based HDL code coverage and design analysis
US7165231B2 (en) * 2000-12-18 2007-01-16 Yardstick Research, Llc Method and system for incremental behavioral validation of digital design expressed in hardware description language
US6957371B2 (en) * 2001-12-04 2005-10-18 Intellitech Corporation Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
US7203632B2 (en) * 2003-03-14 2007-04-10 Xilinx, Inc. HDL co-simulation in a high-level modeling system
US7308564B1 (en) 2003-03-27 2007-12-11 Xilinx, Inc. Methods and circuits for realizing a performance monitor for a processor from programmable logic
US7171653B2 (en) 2003-06-03 2007-01-30 Hewlett-Packard Development Company, L.P. Systems and methods for providing communication between a debugger and a hardware simulator
US8180620B2 (en) * 2004-01-27 2012-05-15 Arm Limited Apparatus and method for performing hardware and software co-verification testing
FR2870955B1 (fr) * 2004-05-26 2006-08-11 Temento Systems Debogueur d'un circuit electronique fabrique a partir d'un programme en langage de description de materiel
JP4481783B2 (ja) * 2004-09-30 2010-06-16 ルネサスエレクトロニクス株式会社 シミュレーションモデル作成装置及びシミュレーション装置とシステム並びに方法とプログラム
US7496895B1 (en) * 2004-12-29 2009-02-24 The Mathworks, Inc. Multi-domain unified debugger
US7805593B1 (en) 2005-03-24 2010-09-28 Xilinx, Inc. Real-time performance monitoring using a system implemented in an integrated circuit
US20070038431A1 (en) 2005-08-12 2007-02-15 Arm Limited Data processing apparatus simulation
US7823117B1 (en) * 2007-12-21 2010-10-26 Xilinx, Inc. Separating a high-level programming language program into hardware and software components
US8458667B2 (en) * 2008-01-30 2013-06-04 National Instruments Corporation Debugging a statechart for a real time target
JP2009193165A (ja) * 2008-02-12 2009-08-27 Toshiba Corp デバッグ装置およびデバッグ方法
JP5374965B2 (ja) 2008-08-25 2013-12-25 富士通株式会社 シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法
US8079013B1 (en) * 2008-12-19 2011-12-13 Xilinx, Inc. Hardware description interface for a high-level modeling system
US8327200B1 (en) 2009-04-02 2012-12-04 Xilinx, Inc. Integrated circuit providing improved feed back of a signal
US8214701B1 (en) * 2009-04-17 2012-07-03 Altera Corporation Hardware and software debugging
US20110307847A1 (en) * 2010-06-10 2011-12-15 Global Unichip Corporation Hybrid system combining TLM simulators and HW accelerators
US8595561B1 (en) 2010-10-27 2013-11-26 Xilinx, Inc. Integrated debugging within an integrated circuit having an embedded processor
US8595555B1 (en) 2011-01-13 2013-11-26 Xilinx, Inc. Debugging an integrated circuit with an embedded processor
EP2546767B1 (en) * 2011-07-11 2014-12-31 OneSpin Solutions GmbH Digital circuit verification monitor
US9032345B2 (en) * 2011-07-11 2015-05-12 Onespin Solutions Gmbh Digital circuit verification monitor
US8966457B2 (en) * 2011-11-15 2015-02-24 Global Supercomputing Corporation Method and system for converting a single-threaded software program into an application-specific supercomputer
US9378071B2 (en) * 2012-06-23 2016-06-28 Pmda Services Pty Ltd Computing device for state transitions of recursive state machines and a computer-implemented method for the definition, design and deployment of domain recursive state machines for computing devices of that type
US8775986B1 (en) * 2013-02-25 2014-07-08 Xilinx, Inc. Software debugging of synthesized hardware
US9171115B2 (en) * 2013-04-10 2015-10-27 Nvidia Corporation System, method, and computer program product for translating a common hardware database into a logic code model
US9477579B2 (en) * 2013-08-09 2016-10-25 Freescale Semiconductor, Inc. Embedded software debug system with partial hardware acceleration
US10267850B2 (en) * 2014-12-22 2019-04-23 Intel Corporation Reconfigurable test access port with finite state machine control
US10331548B2 (en) * 2016-08-05 2019-06-25 Dspace Digital Signal Processing And Control Engineering Gmbh Method and computer system for compiling and testing a control program

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072818B1 (en) * 1999-11-30 2006-07-04 Synplicity, Inc. Method and system for debugging an electronic system
US7827510B1 (en) * 2002-06-07 2010-11-02 Synopsys, Inc. Enhanced hardware debugging with embedded FPGAS in a hardware description language
CN1564136A (zh) * 2004-04-02 2005-01-12 清华大学 基于目标机上的ejtag部件的交叉调试器实现方法
US8683444B1 (en) * 2006-12-11 2014-03-25 Synopsys, Inc. System and method of debugging multi-threaded processes
US20100251208A1 (en) * 2009-03-31 2010-09-30 Fujitsu Limited Validating Behavioral Diagrams
US20140115566A1 (en) * 2012-10-19 2014-04-24 Microsoft Corporation State machine control of a debugger
US9262305B1 (en) * 2013-05-31 2016-02-16 Cadence Design Systems, Inc. Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨东明: "《嵌入式系统的调试方法研究及调试器设计》", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》 *

Also Published As

Publication number Publication date
CN109891395B (zh) 2023-02-14
JP7036814B2 (ja) 2022-03-15
JP2019533252A (ja) 2019-11-14
WO2018081145A1 (en) 2018-05-03
US10067854B2 (en) 2018-09-04
EP3532936A1 (en) 2019-09-04
KR20190070960A (ko) 2019-06-21
US20180113787A1 (en) 2018-04-26
KR102370667B1 (ko) 2022-03-03
EP3532936B1 (en) 2020-09-02

Similar Documents

Publication Publication Date Title
CN110603528B (zh) 调试系统和方法
Huang et al. Instruction-level abstraction (ila) a uniform specification for system-on-chip (soc) verification
US10360327B2 (en) Modifying a virtual processor model for hardware/software simulation
CN1885295B (zh) 使用逻辑单元建置集成电路
US10255400B1 (en) Debugging system and method
CN110088737A (zh) 将并发程序转换为可部署在基于fpga的云基础设施上的硬件的综合路径
CN109891395A (zh) 调试系统和方法
Schmidt et al. A new formal verification approach for hardware-dependent embedded system software
Herdt et al. On the application of formal fault localization to automated RTL-to-TLM fault correspondence analysis for fast and accurate VP-based error effect simulation-a case study
Arvind et al. Getting formal verification into design flow
Wang et al. Improving the efficiency of functional verification based on test prioritization
Kutzer et al. Automatic generation of system-level virtual prototypes from streaming application models
Ranga ParrotPiton and ZynqParrot: FPGA Enablements for the BlackParrot RISC-V Processor
CN117131833B (zh) 用于模块化电路行为仿真的方法和系统
Jain et al. Unified and Modular Modeling and Functional Verification Framework of Real‐Time Image Signal Processors
Falk et al. Automatic communication-driven virtual prototyping and design for networked embedded systems
Yang et al. HDLs modeling technique for burst-mode and extended burst-mode asynchronous circuits
Herdt et al. Register-Transfer Level Correspondence Analysis
Vijaya Ranga ParrotPiton and ZynqParrot: FPGA Enablements for the BlackParrot RISC-V Processor
Wachs Specifying and Validating Memory Protocols for Chip Generators
Tan et al. A Verilog compiler proposal for VerCPU simulator
US8495539B1 (en) Scheduling processes in simulation of a circuit design
Tomiyama et al. An RTOS-based approach to design and validation of embedded systems
Wang et al. Uniform SystemC Co-Simulation Methodology for System-on-Chip Designs
Wieferink et al. Processor Modeling

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant