JP2010049630A - シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 - Google Patents
シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 Download PDFInfo
- Publication number
- JP2010049630A JP2010049630A JP2008215388A JP2008215388A JP2010049630A JP 2010049630 A JP2010049630 A JP 2010049630A JP 2008215388 A JP2008215388 A JP 2008215388A JP 2008215388 A JP2008215388 A JP 2008215388A JP 2010049630 A JP2010049630 A JP 2010049630A
- Authority
- JP
- Japan
- Prior art keywords
- script
- simulation
- execution
- control
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】制御シリアライズ化処理部601では、branch_callコマンドがコールされた時点で、管理用スレッド(メインスレッド)700を生成する。この管理用スレッド700に管理機構710を置く。管理機構710は、第1のサブスレッド701と第2のサブスレッド702を起動し、制御プログラム602へ実行命令を出す。また、制御プログラム602からの復帰命令により復帰する。管理機構710は第1のスクリプト201および第2のスクリプト202に制御を返すべき時刻をあらわす復帰時刻テーブルを持っている。
【選択図】図7
Description
図4は、本実施の形態にかかるエミュレーションシステムの構成例を示す説明図である。図4に示したように、エミュレーションシステム400では、制御装置401とエミュレーション装置102が通信ケーブル103で接続され、制御装置401の指示に従って、エミュレーション装置102は、設計者が指定したシミュレーションを実行する。また、制御装置401には、上述した第1のスクリプト201と第2のスクリプト202が制御装置401に与えられる。また、制御装置401には、設計対象回路の回路データ301が記憶されている。
図5は、実施の形態にかかる制御装置401のハードウェア構成を示すブロック図である。図5において、制御装置401は、CPU(Central Processing Unit)501と、ROM(Read‐Only Memory)502と、RAM(Random Access Memory)503と、磁気ディスクドライブ504と、磁気ディスク505と、光ディスクドライブ506と、光ディスク507と、ディスプレイ508と、I/F(Interface)509と、キーボード510と、マウス511と、スキャナ512と、プリンタ513と、を備えている。また、各構成部はバス500によってそれぞれ接続されている。
つぎに、エミュレーションシステム400の機能的構成について説明する。CAD(Computer Aided Design)系のツールではTCL(Tool Command Language)が用いられる。ここではTCLを例に説明をするが、制御装置401内の制御プログラムがTCLスクリプトによる制御命令の受信以外のものであってもよい。
図9は、branch_call関数の内部処理手順を示すフローチャートである。図9において、branch_procに引数でスクリプトが入力される(ステップS901)。ここでは、第1のスクリプト201のスクリプトファイルmy0.tclと、第2のスクリプト202のスクリプトファイルmy1.tclが入力される。
図11は、管理用スレッド700に渡す関数による処理手順を示すフローチャートである。図11において、管理用スレッド700に渡す関数は、スレッド間同期処理(ステップS1101)とスレッド間調停処理(ステップS1102)を実行する。スレッド間同期処理(ステップS1101)は、スレッド間の同期をとり、スクリプト用のスレッドがすべて立ち上がるまで待つ。スレッド間調停処理(ステップS1102)は、実際にスレッド間の調停をおこなう処理であり、スクリプト用のスレッドの実行を制御する。スレッド間調停処理(ステップS1102)は、具体的に各スレッドが発行する要求をシリアライズする。
図16は、サブスレッドに渡す関数による処理手順を示すフローチャートである。図16において、まず、共有変数領域をロックする(ステップS1601)。つぎに、図10の起動順序テーブル1000を参照して、スクリプトの起動順序を引く(ステップS1602)。そして、スレッドのスレッドIDを引く(ステップS1603)。具体的には、スレッドごとにスレッドカーネルがスレッドIDを振る。「pthread」の場合、「pthread_self()」を用いるとスレッドIDを参照できる。そして、スレッドIDと起動番号の対応関係を示すスレッドID−起動順序対応テーブルを作成する(ステップS1604)。
変数はsetコマンドと関係がある。つぎに、setのコールバック関数であるproc_setを説明する。
図22は、proc_runの処理手順を示すフローチャートである。まず、runコマンドの引数の実行時間(runで渡された時間)と現在時刻をたし合わせた時刻を復帰時刻テーブル800に書き込む(ステップS2201)。フリーrunの場合には、最大値(たとえばlong longの表現で記述する最大の正数(現実的には到達できない数値なので無限と同様の機能を果たす))を書き込む。
図23は、エミュレーションシステム400の制御シーケンスを示すシーケンス図である。この制御シーケンスは、第1のスクリプト201、第2のスクリプト202、およびベーススクリプト204を適用した場合の制御シーケンスである。また、図23では、制御シリアライズ化処理部601が直接エミュレーション装置102を呼ぶように記述しているが、実際は制御プログラム602を介してエミュレーション装置102と通信する。なお、簡単のため、図23のシーケンス図ではエミュレーションサイクル600サイクル〜すべてのスクリプトが最終行に到達するまでのシーケンスを省略している。
以上説明した内容が正常系の処理内容である。つぎに例外(割り込み)系の処理内容を説明する。検証では、ある信号の値が特定の値になったら停止するように設定する。この場合、実行時であっても処理を中断し、スクリプト側に制御を返す。このような例外処理はシステムによって若干の相違があるかもしれないが、本質的には同等の処理を行うはずである。
上述した実施の形態では、複数のスクリプト(第1のスクリプト201と第2のスクリプト202)をシリアライズ化する例について説明したが、いずれか一つのスクリプトを、ソフトウェアデバッガに代えることとしてもよい。
つぎに、これまで述べた内容を踏まえて、本実施の形態の機能的構成について説明する。図42は、本実施の形態にかかる制御装置の機能的構成を示すブロック図である。制御装置401は、受付部4201と、実行部4202と、算出部4203と、決定部4204と、実行制御部4205とを含む構成である。これらの機能(受付部4201〜実行制御部4205)は、ソフトウェア的には、図6に示した制御シリアライズ化処理部601およびCPU501による制御プログラム602の実行によりその機能を実現する。
前記検証対象回路に関する複数のスクリプトを受け付ける受付手段、
前記受付手段によって受け付けられた各スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行手段、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプトを実行対象スクリプトに決定する決定手段、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象スクリプトを解釈して、前記シミュレーション装置に対する制御を実行する実行制御手段、
として機能させることを特徴とするシミュレーション制御プログラム。
前記各スクリプトの復帰時刻のうち、前記実行制御手段による前記シミュレーション装置に対する制御の実行後の現在時刻に直近する復帰時刻に該当するスクリプトを実行対象スクリプトに決定することを特徴とする付記1に記載のシミュレーション制御プログラム。
スレッドが起動した場合、当該スレッドに対応するスクリプトを解釈して、前記シミュレーション装置に対する制御を実行し、
前記実行制御手段は、
前記実行手段を制御して、前記実行対象スクリプトのスレッドのみを起動して、前記実行対象スクリプトに基づいて、前記シミュレーション装置に対する制御を実行することを特徴とする付記1または2に記載のシミュレーション制御プログラム。
前記検証対象回路に関する一または複数のスクリプトと前記検証対象回路のバグを検出するソフトウェアデバッガからの接続要求および命令列を受け付ける受付手段、
前記受付手段によって受け付けられたスクリプトを解釈し、また、前記接続要求に応じて前記ソフトウェアデバッガと前記シミュレーション装置とを接続して、前記シミュレーション装置に対する制御を実行する実行手段、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプト、または前記命令列の中から、前記現在時刻に直近するスクリプトまたは命令列を実行対象に決定する決定手段、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻または前記接続要求の時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象に応じた前記シミュレーション装置に対する制御を実行する実行制御手段、
として機能させることを特徴とするシミュレーション制御プログラム。
前記各スクリプトの復帰時刻のうち、前記実行制御手段による前記シミュレーション装置に対する制御の実行後の現在時刻に直近する復帰時刻に該当するスクリプト、または前記命令列の中から、前記実行後の現在時刻に直近するスクリプトまたは命令列を実行対象に決定することを特徴とする付記4に記載のシミュレーション制御プログラム。
スレッドが起動した場合、当該スレッドに応じた前記シミュレーション装置に対する制御を実行し、
前記実行制御手段は、
前記実行手段を制御して、前記実行対象のスレッドのみを起動して、前記実行対象に応じた前記シミュレーション装置に対する制御を実行することを特徴とする付記1または2に記載のシミュレーション制御プログラム。
前記検証対象回路に関する複数のスクリプトを受け付ける受付手段と、
前記受付手段によって受け付けられた各スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行手段と、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段と、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプトを実行対象スクリプトに決定する決定手段と、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行制御手段と、
を備えることを特徴とするシミュレーション制御装置。
前記検証対象回路に関する一または複数のスクリプトと前記検証対象回路のバグを検出するソフトウェアデバッガからの接続要求および命令列を受け付ける受付手段と、
前記受付手段によって受け付けられたスクリプトを解釈し、また、前記接続要求に応じて前記ソフトウェアデバッガと前記シミュレーション装置とを接続して、前記シミュレーション装置に対する制御を実行する実行手段と、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段と、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプト、または前記命令列の中から、前記現在時刻に直近するスクリプトまたは命令列を実行対象に決定する決定手段と、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻または前記接続要求の時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象に応じた前記シミュレーション装置に対する制御を実行する実行制御手段と、
を備えることを特徴とするシミュレーション制御装置。
前記検証対象回路に関する複数のスクリプトを受け付ける受付工程と、
前記各スクリプトの実行サイクル数に基づいて、前記受付工程によって受け付けられた各スクリプトの復帰時刻を算出する算出工程と、
前記算出工程によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプトを実行対象スクリプトに決定する決定工程と、
前記現在時刻に直近する復帰時刻まで時刻を進めることにより、前記決定工程によって決定された実行対象スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行工程と、
を実行することを特徴とするシミュレーション制御方法。
前記検証対象回路に関する一または複数のスクリプトと前記検証対象回路のバグを検出するソフトウェアデバッガからの接続要求および命令列を受け付ける受付工程と、
前記受付工程によって受け付けられた各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出工程と、
前記算出工程によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプト、または前記命令列の中から、前記現在時刻に直近するスクリプトまたは命令列を実行対象に決定する決定工程と、
前記現在時刻に直近する復帰時刻または前記接続要求の時刻まで時刻を進めることにより、前記決定工程によって決定された実行対象に応じた前記シミュレーション装置に対する制御を実行する実行工程と、
を実行することを特徴とするシミュレーション制御方法。
201 第1のスクリプト
202 第2のスクリプト
301 回路データ
400 エミュレーションシステム
401 制御装置
601 制御シリアライズ化処理部
602 制御プログラム
700 管理用スレッド
701 第1のサブスレッド
702 第2のサブスレッド
710 管理機構
711 第1のインタプリタ
712 第2のインタプリタ
800 復帰時刻テーブル
3601 ソフトウェアデバッガ
3700 通信部
4201 受付部
4202 実行部
4203 算出部
4204 決定部
4205 実行制御部
Claims (8)
- 検証対象回路のシミュレーションを実行するシミュレーション装置を制御するコンピュータを、
前記検証対象回路に関する複数のスクリプトを受け付ける受付手段、
前記受付手段によって受け付けられた各スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行手段、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプトを実行対象スクリプトに決定する決定手段、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行制御手段、
として機能させることを特徴とするシミュレーション制御プログラム。 - 検証対象回路のシミュレーションを実行するシミュレーション装置を制御するコンピュータを、
前記検証対象回路に関する一または複数のスクリプトと前記検証対象回路のバグを検出するソフトウェアデバッガからの接続要求および命令列を受け付ける受付手段、
前記受付手段によって受け付けられたスクリプトを解釈し、また、前記接続要求に応じて前記ソフトウェアデバッガと前記シミュレーション装置とを接続して、前記シミュレーション装置に対する制御を実行する実行手段、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプト、または前記命令列の中から、前記現在時刻に直近するスクリプトまたは命令列を実行対象に決定する決定手段、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻または前記接続要求の時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象に応じた前記シミュレーション装置に対する制御を実行する実行制御手段、
として機能させることを特徴とするシミュレーション制御プログラム。 - 前記シミュレーション装置は、エミュレーション装置であることを特徴とする請求項1または2に記載のシミュレーション制御プログラム。
- 前記シミュレーション装置は、HDLシミュレータであり、前記スクリプトはHDL言語で記述されていることを特徴とする請求項1または2に記載のシミュレーション制御プログラム。
- 検証対象回路のシミュレーションを実行するシミュレーション装置を制御するシミュレーション制御装置であって、
前記検証対象回路に関する複数のスクリプトを受け付ける受付手段と、
前記受付手段によって受け付けられた各スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行手段と、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段と、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプトを実行対象スクリプトに決定する決定手段と、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行制御手段と、
を備えることを特徴とするシミュレーション制御装置。 - 検証対象回路のシミュレーションを実行するシミュレーション装置を制御するシミュレーション制御装置であって、
前記検証対象回路に関する一または複数のスクリプトと前記検証対象回路のバグを検出するソフトウェアデバッガからの接続要求および命令列を受け付ける受付手段と、
前記受付手段によって受け付けられたスクリプトを解釈し、また、前記接続要求に応じて前記ソフトウェアデバッガと前記シミュレーション装置とを接続して、前記シミュレーション装置に対する制御を実行する実行手段と、
前記各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出手段と、
前記算出手段によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプト、または前記命令列の中から、前記現在時刻に直近するスクリプトまたは命令列を実行対象に決定する決定手段と、
前記実行手段を制御して、前記現在時刻に直近する復帰時刻または前記接続要求の時刻まで時刻を進めることにより、前記決定手段によって決定された実行対象に応じた前記シミュレーション装置に対する制御を実行する実行制御手段と、
を備えることを特徴とするシミュレーション制御装置。 - 検証対象回路のシミュレーションを実行するシミュレーション装置を制御するシミュレーション制御装置が、
前記検証対象回路に関する複数のスクリプトを受け付ける受付工程と、
前記各スクリプトの実行サイクル数に基づいて、前記受付工程によって受け付けられた各スクリプトの復帰時刻を算出する算出工程と、
前記算出工程によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプトを実行対象スクリプトに決定する決定工程と、
前記現在時刻に直近する復帰時刻まで時刻を進めることにより、前記決定工程によって決定された実行対象スクリプトに基づいて、前記シミュレーション装置に対する制御を実行する実行工程と、
を実行することを特徴とするシミュレーション制御方法。 - 検証対象回路のシミュレーションを実行するシミュレーション装置を制御するシミュレーション制御装置が、
前記検証対象回路に関する一または複数のスクリプトと前記検証対象回路のバグを検出するソフトウェアデバッガからの接続要求および命令列を受け付ける受付工程と、
前記受付工程によって受け付けられた各スクリプトの実行サイクル数に基づいて、前記各スクリプトの復帰時刻を算出する算出工程と、
前記算出工程によって算出された各スクリプトの復帰時刻のうち現在時刻に直近する復帰時刻に該当するスクリプト、または前記命令列の中から、前記現在時刻に直近するスクリプトまたは命令列を実行対象に決定する決定工程と、
前記現在時刻に直近する復帰時刻または前記接続要求の時刻まで時刻を進めることにより、前記決定工程によって決定された実行対象に応じた前記シミュレーション装置に対する制御を実行する実行工程と、
を実行することを特徴とするシミュレーション制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215388A JP5374965B2 (ja) | 2008-08-25 | 2008-08-25 | シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008215388A JP5374965B2 (ja) | 2008-08-25 | 2008-08-25 | シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010049630A true JP2010049630A (ja) | 2010-03-04 |
JP5374965B2 JP5374965B2 (ja) | 2013-12-25 |
Family
ID=42066637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008215388A Expired - Fee Related JP5374965B2 (ja) | 2008-08-25 | 2008-08-25 | シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5374965B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6490780B1 (ja) * | 2017-11-06 | 2019-03-27 | 株式会社インテリジェンス・ワークス | 情報部品実行装置、及び情報部品実行方法 |
JP2019533252A (ja) * | 2016-10-25 | 2019-11-14 | ザイリンクス インコーポレイテッドXilinx Incorporated | デバッギングシステム及び方法 |
CN113360280A (zh) * | 2021-06-02 | 2021-09-07 | 西安中锐创联科技有限公司 | 基于多线程运行、动态全局变量处理的仿真曲线显示方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125233A (ja) * | 1989-10-11 | 1991-05-28 | Fuji Xerox Co Ltd | 記録装置のシミュレータおよびそのシミュレーションエンジン |
JPH06348776A (ja) * | 1993-06-07 | 1994-12-22 | Toshiba Corp | 論理シミュレーション装置 |
JP2000163456A (ja) * | 1998-11-25 | 2000-06-16 | Hitachi Ltd | 論理検証方法 |
JP2004030124A (ja) * | 2002-06-25 | 2004-01-29 | Fujitsu Ltd | 半導体装置の開発支援連携装置及び開発支援方法 |
JP2005321848A (ja) * | 2004-05-06 | 2005-11-17 | Matsushita Electric Ind Co Ltd | システムシミュレーション実行プログラムおよびハードウェア記述変換プログラム |
JP2006127017A (ja) * | 2004-10-27 | 2006-05-18 | Canon Inc | 論理検証手法 |
JP2008059192A (ja) * | 2006-08-30 | 2008-03-13 | Oki Electric Ind Co Ltd | ハード・ソフト協調検証用シミュレータ |
JP2008070962A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 論理回路検証装置 |
JP2009026113A (ja) * | 2007-07-20 | 2009-02-05 | Fujitsu Microelectronics Ltd | シミュレーション装置及びプログラム |
JP2010009113A (ja) * | 2008-06-24 | 2010-01-14 | Fujitsu Microelectronics Ltd | シミュレーション装置およびプログラム |
-
2008
- 2008-08-25 JP JP2008215388A patent/JP5374965B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125233A (ja) * | 1989-10-11 | 1991-05-28 | Fuji Xerox Co Ltd | 記録装置のシミュレータおよびそのシミュレーションエンジン |
JPH06348776A (ja) * | 1993-06-07 | 1994-12-22 | Toshiba Corp | 論理シミュレーション装置 |
JP2000163456A (ja) * | 1998-11-25 | 2000-06-16 | Hitachi Ltd | 論理検証方法 |
JP2004030124A (ja) * | 2002-06-25 | 2004-01-29 | Fujitsu Ltd | 半導体装置の開発支援連携装置及び開発支援方法 |
JP2005321848A (ja) * | 2004-05-06 | 2005-11-17 | Matsushita Electric Ind Co Ltd | システムシミュレーション実行プログラムおよびハードウェア記述変換プログラム |
JP2006127017A (ja) * | 2004-10-27 | 2006-05-18 | Canon Inc | 論理検証手法 |
JP2008059192A (ja) * | 2006-08-30 | 2008-03-13 | Oki Electric Ind Co Ltd | ハード・ソフト協調検証用シミュレータ |
JP2008070962A (ja) * | 2006-09-12 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 論理回路検証装置 |
JP2009026113A (ja) * | 2007-07-20 | 2009-02-05 | Fujitsu Microelectronics Ltd | シミュレーション装置及びプログラム |
JP2010009113A (ja) * | 2008-06-24 | 2010-01-14 | Fujitsu Microelectronics Ltd | シミュレーション装置およびプログラム |
Non-Patent Citations (1)
Title |
---|
JPN6013018862; 湯山 紘史, 津邑 公暁, 中島 浩: 'タスク並列言語MegaScriptにおける高精度実行モデルの構築(プログラミングモデル・ツール)' 情報処理学会論文誌. コンピューティングシステム 第46巻/SIG_12(ACS_11)号, 20050815, 第181-193頁, 一般社団法人情報処理学会 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019533252A (ja) * | 2016-10-25 | 2019-11-14 | ザイリンクス インコーポレイテッドXilinx Incorporated | デバッギングシステム及び方法 |
JP7036814B2 (ja) | 2016-10-25 | 2022-03-15 | ザイリンクス インコーポレイテッド | デバッギングシステム及び方法 |
JP6490780B1 (ja) * | 2017-11-06 | 2019-03-27 | 株式会社インテリジェンス・ワークス | 情報部品実行装置、及び情報部品実行方法 |
CN113360280A (zh) * | 2021-06-02 | 2021-09-07 | 西安中锐创联科技有限公司 | 基于多线程运行、动态全局变量处理的仿真曲线显示方法 |
CN113360280B (zh) * | 2021-06-02 | 2023-11-28 | 西安中锐创联科技有限公司 | 基于多线程运行、动态全局变量处理的仿真曲线显示方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5374965B2 (ja) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8656352B2 (en) | System and method for synchronized workflow management | |
CN102667730B (zh) | 设计时调试 | |
US5961610A (en) | Systems, methods and apparatus for generating and controlling display of medical images | |
US10977433B2 (en) | System and method for input data validation and conversion | |
US6941546B2 (en) | Method and apparatus for testing a software component using an abstraction matrix | |
US8201143B2 (en) | Dynamic mating of a modified user interface with pre-modified user interface code library | |
US10437574B2 (en) | System and method for providing code completion features for code modules | |
US8336032B2 (en) | Implementing enhanced template debug | |
JP4201363B2 (ja) | セル・オーバーラップ検出及び補正方法 | |
Grechanik et al. | Creating GUI testing tools using accessibility technologies | |
US20040078742A1 (en) | Scheduling of transactions in system-level test program generation | |
JPH10222466A (ja) | クライアント/サーバ型の医療用イメージング・システムで指令を実行する方法 | |
EP2171589B1 (en) | Transactional debugger for a transactional memory system | |
JP5374965B2 (ja) | シミュレーション制御プログラム、シミュレーション制御装置、およびシミュレーション制御方法 | |
Silva et al. | Analysis of WIMP and post WIMP interactive systems based on formal specification | |
US10929160B1 (en) | Composite-trace just-in-time compilation | |
US10969429B1 (en) | System and method for debugging in concurrent fault simulation | |
US11256479B2 (en) | Dynamic updates in an interactive programming environment | |
Rataj et al. | A translator of Java programs to TADDs | |
Turner et al. | Model-based testing of interactive systems using interaction sequences | |
Lima et al. | Verifying deadlock and nondeterminism in activity diagrams | |
Kälin | Advanced features for an integrated verification environment | |
US20030051072A1 (en) | Application program interface for a computer program | |
Pipero | Redesign and improvement of a test system configuration tool | |
Resmerita | Fine-grained timed software in Simulink models |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |