JP2019530074A - 処理回路による命令実行を示すトレースストリームを生成し処理するための装置および方法 - Google Patents
処理回路による命令実行を示すトレースストリームを生成し処理するための装置および方法 Download PDFInfo
- Publication number
- JP2019530074A JP2019530074A JP2019512749A JP2019512749A JP2019530074A JP 2019530074 A JP2019530074 A JP 2019530074A JP 2019512749 A JP2019512749 A JP 2019512749A JP 2019512749 A JP2019512749 A JP 2019512749A JP 2019530074 A JP2019530074 A JP 2019530074A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- identified
- trace
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 202
- 238000000034 method Methods 0.000 title claims abstract description 36
- 235000013619 trace mineral Nutrition 0.000 claims abstract description 148
- 239000011573 trace mineral Substances 0.000 claims abstract description 148
- 230000001960 triggered effect Effects 0.000 claims abstract description 28
- 230000008859 change Effects 0.000 claims abstract description 15
- 230000006837 decompression Effects 0.000 claims description 43
- 230000004044 response Effects 0.000 claims description 33
- 230000009471 action Effects 0.000 claims description 21
- 230000001419 dependent effect Effects 0.000 claims description 5
- 230000005055 memory storage Effects 0.000 claims description 4
- 125000004429 atom Chemical group 0.000 description 47
- 125000004433 nitrogen atom Chemical group N* 0.000 description 21
- 238000010586 diagram Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 16
- 230000007246 mechanism Effects 0.000 description 14
- 238000004458 analytical method Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 230000006399 behavior Effects 0.000 description 6
- 238000004454 trace mineral analysis Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000036316 preload Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Advance Control (AREA)
Abstract
Description
Claims (25)
- 処理回路によって実行された命令のシーケンスを示す命令実行情報を前記処理回路から受信するための入力インターフェースであって、前記シーケンスは、前記シーケンス内の識別された命令を示す分岐動作設定命令を含み、前記分岐動作設定命令の実行は、前記シーケンス内で前記識別された命令に遭遇したときに、前記分岐動作設定命令によって識別されたターゲットアドレスに前記処理回路を分岐させる前記識別された命令に分岐動作を関連付けることを可能にする、入力インターフェースと、
前記命令実行情報から、前記シーケンス内の命令フロー変更命令の前記処理回路による実行を示す複数のトレース要素を含むトレースストリームを生成するトレース生成回路と、
を含み、
前記トレース生成回路は、前記命令実行情報から、前記分岐動作設定命令の実行動作を示すトレース要素と、前記シーケンス内で前記識別された命令に遭遇する際に前記分岐動作がトリガされたことを示すトレース要素と、を生成するようにさらに構成される、装置。 - 前記分岐動作設定命令の実行によって前記分岐動作が前記識別された命令に関連付けられると、前記処理回路は、その識別された命令についての分岐制御情報を分岐制御記憶装置内に格納するように構成され、
前記トレース生成回路は、その識別された命令についての分岐制御情報が前記分岐制御記憶装置内に格納される時に、前記シーケンス内で前記識別された命令に遭遇したことにより分岐が発生したことを前記命令実行情報が示す場合に、前記分岐動作がトリガされたことを示すトレース要素を生成するように構成される、請求項1に記載の装置。 - 前記分岐動作設定命令はプログラムループ本体の終了時のループ終了命令であり、前記識別された命令は前記プログラムループ本体内の直前の命令であり、前記ターゲットアドレスは、前記プログラムループ本体の開始時の命令のアドレスであり、
前記トレース生成ユニットは、前記直前の命令についての分岐制御情報が前記分岐制御記憶装置内に格納される時に、前記直前の命令に遭遇したことにより分岐が発生したことを前記命令実行情報が示すたびに、前記分岐動作がトリガされたことを示すトレース要素を発行するように構成される、請求項2に記載の装置。 - 前記直前の命令についての分岐制御情報が前記分岐制御記憶装置内に格納されている間に前記直前の命令に遭遇したときに前記プログラムループ本体の少なくとも1回のさらなる反復が要求される場合に、前記分岐動作がトリガされる、請求項3に記載の装置。
- 前記ループ終了命令の実行により前記分岐動作が前記直前の命令に関連付けられた場合に、前記処理回路は前記ターゲットアドレスに分岐するように構成され、前記トレース生成回路は、前記ループ終了命令の前記実行動作として実行された分岐を示すトレース要素を発行するように構成され、
前記ループ本体のさらなる反復が必要とされない場合に、前記ループ終了命令の実行によって前記処理回路が前記プログラムループ本体から抜けて、前記トレース生成回路は、前記ループ終了命令の前記実行動作として実行されなかった分岐を示すトレース要素を発行するように構成される、請求項3または4に記載の装置。 - 前記プログラムループ本体のさらなる反復が依然として要求されている間にイベントが前記直前の命令についての前記分岐制御情報を前記分岐制御記憶装置内で無効化させる場合に、前記直前の命令の次の遭遇時には前記分岐動作はトリガされず、
前記処理回路は、前記ループ終了命令の次の実行に応答して前記分岐動作を前記直前の命令に再関連付けて、前記ターゲットアドレスへの分岐を実行し、それによって前記プログラムループ本体の前記さらなる反復の処理を再開し、
前記トレース生成回路は、前記ループ終了命令の前記実行動作として実行された分岐を示すさらなるトレース要素を発行するように構成される、請求項3から5のいずれか一項に記載の装置。 - 前記分岐動作設定命令は分岐未来命令であり、前記識別された命令は前記シーケンス内で前記分岐未来命令に続く命令であり、
前記分岐未来命令の実行により前記分岐動作が前記識別された命令に関連付けられる場合に、前記トレース生成回路は、前記分岐未来命令の前記実行動作として、前記分岐動作が関連付けられたことを示すトレース要素を発行するように構成され、
前記分岐未来命令の実行によって前記分岐動作が前記識別された命令に関連付けられない場合に、前記トレース生成回路は、前記分岐未来命令の前記実行動作として、前記分岐動作が関連付けられていないことを示すトレース要素を発行するように構成される、請求項1または2に記載の装置。 - 前記トレース生成回路は、前記分岐動作が関連付けられたことを示す前記トレース要素として、実行された分岐を示すために使用されたものと同じタイプのトレース要素を発行するように構成され、
前記トレース生成回路は、前記分岐動作が関連付けられていないことを示す前記トレース要素として、実行されていない分岐を示すために使用されたものと同じタイプのトレース要素を発行するように構成される、請求項7に記載の装置。 - 前記分岐未来命令の実行によって前記分岐動作が前記識別された命令に関連付けられ、かつ、前記分岐制御記憶装置内に前記処理回路によって格納されたその識別された命令についての前記分岐制御情報が、以前に実行された分岐未来命令の前記識別された命令に関連するアクティブ分岐制御情報を上書きする場合に、前記トレース生成回路は、非イベントトレース要素を発行するように構成される、請求項2に従属する場合の請求項7または8に記載の装置。
- 前記分岐未来命令の実行と前記シーケンス内の前記識別された命令の遭遇との間の命令実行の時点でトレースが可能になる場合に、前記トレース生成回路は、前記識別された命令に遭遇したときに実行された分岐に応答して、前記識別された命令とその識別された命令に遭遇したときに実行された分岐との両方を識別するトレース要素を発行する、請求項7から9のいずれか一項に記載の装置。
- 前記トレース生成回路は、分岐未来命令の識別された命令に関連する前記分岐制御記憶装置内の各エントリに関連してカウンタ値を維持するように構成され、
前記識別された命令に遭遇して前記分岐が発生したときに、前記分岐制御記憶域内の前記関連するエントリの前記カウンタ値に予期しない値がある場合に、前記トレース生成回路は、前記識別された命令とその識別された命令に遭遇したときに実行された分岐との両方を識別する前記トレース要素を発行するように構成される、請求項2に従属する場合の請求項10に記載の装置。 - イベントによって前記分岐制御記憶装置内の前記分岐制御情報が無効にされた場合に、前記トレース生成回路は無効トレース要素を発行するように構成される、請求項2に従属する場合の請求項3から11のいずれか一項に記載の装置。
- 前記処理回路は、前記シーケンス内で前記識別された命令に遭遇して前記分岐動作がトリガされた場合に、前記識別された命令も実行するように構成される、請求項1から12のいずれか一項に記載の装置。
- 前記処理回路は、前記シーケンス内で前記識別された命令に遭遇して前記分岐動作がトリガされた場合に、前記識別された命令の実行を禁止するように構成される、請求項1から13のいずれか一項に記載の装置。
- 前記分岐制御情報は、少なくとも前記識別された命令の表示を提供する分岐点データと、前記ターゲットアドレスの表示を提供するさらなるデータと、を含む、請求項2に従属する場合の請求項3から14のいずれか一項に記載の装置。
- 前記分岐点データは、
前記識別された命令のアドレスを示すアドレスデータと、
前記識別された命令の直前の最後の命令のアドレスを示す終了データと、
前記分岐動作設定命令と前記識別された命令との間の距離を示すオフセットデータと、
命令の開始記憶アドレスを区別する前記メモリ記憶アドレスのビットの最下位ビットから始まる、前記識別された命令のメモリ記憶アドレスを示すビットの適切なサブセットと、
前記識別された命令の前に処理されるために残っている命令の数を示す残存サイズ命令データと、
前記識別された命令に達する前に処理されるために残っているプログラム記憶位置の数を示す残存サイズデータと、
のうちの1つまたは複数を含む、請求項15に記載の装置。 - 処理回路によって実行される命令のシーケンス内の所定の命令の前記処理回路による実行を示す複数のトレース要素を含むトレースストリームを受信するための入力インターフェースであって、前記シーケンスは、前記シーケンス内の識別された命令を示す分岐動作設定命令を含み、前記分岐動作設定命令の実行は、前記シーケンス内で前記識別された命令に遭遇したときに、前記分岐動作設定命令によって識別されたターゲットアドレスに前記処理回路を分岐させる前記識別された命令に分岐動作を関連付けることを可能にする、入力インターフェースと、
各トレース要素に応答して、前記所定の命令の次の命令がプログラムイメージ内で検出されるまで、現在の命令アドレスから前記プログラムイメージをトラバースし、前記プログラムイメージから前記現在の命令アドレスと前記所定の命令の前記次の命令との間の命令を示す情報を生成するためのデコンプレッション回路と、
前記デコンプレッション回路に関連する分岐制御記憶装置と、
を含み、
前記デコンプレッション回路は、所定のタイプの現在のトレース要素に応答して前記プログラムイメージをトラバースするときに少なくとも1つのタイプの分岐動作設定命令を検出することに応答して、前記分岐動作設定命令から導出された分岐制御情報を前記分岐制御記憶装置内に格納し、
前記デコンプレッション回路は、前記分岐制御情報を参照して、前記プログラムイメージのトラバース中に前記識別された命令に達したことを検出すると、その識別された命令を前記所定の命令の前記次の命令として扱うように構成される、装置。 - 前記デコンプレッション回路は、前記分岐動作設定命令によって識別され、前記識別された命令を決定するために使用される分岐点データを前記分岐制御情報として格納するように構成される、請求項17に記載の装置。
- 前記デコンプレッション回路は、前記ターゲットアドレスが前記分岐動作設定命令内で指定された即時値から直接導出可能である場合に前記分岐制御情報として前記ターゲットアドレスを格納するようにさらに構成される、請求項18に記載の装置。
- 前記デコンプレッション回路は、前記トレースストリーム内の非イベントトレース要素に応答して、その関連する分岐制御記憶装置内のエントリを無効にする、請求項17から19のいずれか一項に記載の装置。
- 前記デコンプレッション回路は、前記トレースストリーム内の無効化トレース要素に応答して、その関連する分岐制御記憶装置の内容を無効にする、請求項17から20のいずれか一項に記載の装置。
- 処理回路による命令実行を示すトレースストリームを生成する方法であって、
前記処理回路によって実行された命令のシーケンスを示す命令実行情報を前記処理回路から受信するステップであって、前記シーケンスは、前記シーケンス内の識別された命令を示す分岐動作設定命令を含み、前記分岐動作設定命令の実行は、前記シーケンス内で前記識別された命令に遭遇したときに、前記分岐動作設定命令によって識別されたターゲットアドレスに前記処理回路を分岐させる前記識別された命令に分岐動作を関連付けることを可能にする、ステップと、
前記命令実行情報から、前記シーケンス内の命令フロー変更命令の前記処理回路による実行を示す複数のトレース要素を含む前記トレースストリームを生成するステップと、
前記命令実行情報から、前記分岐動作設定命令の実行動作を示すトレース要素と、前記シーケンス内で前記識別された命令に遭遇する際に前記分岐動作がトリガされたことを示すトレース要素と、を生成するステップと、
を含む方法。 - 処理回路によって実行された命令のシーケンスを示す命令実行情報を前記処理回路から受信するための入力インターフェース手段であって、前記シーケンスは、前記シーケンス内の識別された命令を示す分岐動作設定命令を含み、前記分岐動作設定命令の実行は、前記シーケンス内で前記識別された命令に遭遇したときに、前記分岐動作設定命令によって識別されたターゲットアドレスに前記処理回路を分岐させる前記識別された命令に分岐動作を関連付けることを可能にする、入力インターフェース手段と、
前記命令実行情報から、前記シーケンス内の命令フロー変更命令の前記処理回路による実行を示す複数のトレース要素を含むトレースストリームを生成するためのトレース生成手段と、
を含み、
前記トレース生成手段はさらに、前記命令実行情報から、前記分岐動作設定命令の実行動作を示すトレース要素と、前記シーケンス内で前記識別された命令に遭遇する際に前記分岐動作がトリガされたことを示すトレース要素と、を生成する、装置。 - 処理回路による命令実行を示すために生成されたトレースストリームを処理する方法であって、
前記処理回路によって実行される命令のシーケンス内の所定の命令の前記処理回路による実行を示す複数のトレース要素を含むトレースストリームを受信するステップであって、前記シーケンスは、前記シーケンス内の識別された命令を示す分岐動作設定命令を含み、前記分岐動作設定命令の実行は、前記シーケンス内で前記識別された命令に遭遇したときに、前記分岐動作設定命令によって識別されたターゲットアドレスに前記処理回路を分岐させる前記識別された命令に分岐動作を関連付けることを可能にする、ステップと、
各トレース要素に応答して、前記所定の命令の次の命令がプログラムイメージ内で検出されるまで、現在の命令アドレスから前記プログラムイメージをトラバースし、前記プログラムイメージから前記現在の命令アドレスと前記所定の命令の前記次の命令との間の命令を示す情報を生成するステップと、
所定のタイプの現在のトレース要素に応答して前記プログラムイメージをトラバースするときに少なくとも1つのタイプの分岐動作設定命令を検出することに応答して、前記分岐動作設定命令から導出された分岐制御情報を分岐制御記憶装置内に格納するステップと、
前記分岐制御情報を参照して、前記プログラムイメージのトラバース中に前記識別された命令に達したことを検出した場合に、その識別された命令を前記所定の命令の前記次の命令として扱うステップと、
を含む方法。 - 前記処理回路によって実行される命令のシーケンス内の所定の命令の処理回路による実行を示す複数のトレース要素を含むトレースストリームを受信するための入力インターフェース手段であって、前記シーケンスは、前記シーケンス内の識別された命令を示す分岐動作設定命令を含み、前記分岐動作設定命令の実行は、前記シーケンス内で前記識別された命令に遭遇したときに、前記分岐動作設定命令によって識別されたターゲットアドレスに前記処理回路を分岐させる前記識別された命令に分岐動作を関連付けることを可能にする、入力インターフェース手段と、
各トレース要素に応答して、前記所定の命令の次の命令がプログラムイメージ内で検出されるまで、現在の命令アドレスから前記プログラムイメージをトラバースし、前記プログラムイメージから前記現在の命令アドレスと前記所定の命令の前記次の命令との間の命令を示す情報を生成する手段と、
前記デコンプレッション手段に関連する分岐制御記憶手段と、
を含み、
前記デコンプレッション手段は、所定のタイプの現在のトレース要素に応答して前記プログラムイメージをトラバースするときに少なくとも1つのタイプの分岐動作設定命令を検出することに応答して、前記分岐動作設定命令から導出された分岐制御情報を前記分岐制御記憶手段内に格納し、
前記デコンプレッション手段は、前記分岐制御情報を参照して、前記プログラムイメージのトラバース中に前記識別された命令に達したことを検出すると、その識別された命令を前記所定の命令の前記次の命令として扱う、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1615493.2A GB2553582B (en) | 2016-09-13 | 2016-09-13 | An apparatus and method for generating and processing a trace stream indicative of instruction execution by processing circuitry |
GB1615493.2 | 2016-09-13 | ||
PCT/GB2017/052347 WO2018051056A1 (en) | 2016-09-13 | 2017-08-09 | An apparatus and method for generating and processing a trace stream indicative of instruction execution by processing circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019530074A true JP2019530074A (ja) | 2019-10-17 |
JP7079241B2 JP7079241B2 (ja) | 2022-06-01 |
Family
ID=57234416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019512749A Active JP7079241B2 (ja) | 2016-09-13 | 2017-08-09 | 処理回路による命令実行を示すトレースストリームを生成し処理するための装置および方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US11561882B2 (ja) |
EP (1) | EP3513297B1 (ja) |
JP (1) | JP7079241B2 (ja) |
KR (1) | KR102397116B1 (ja) |
CN (1) | CN107818044B (ja) |
GB (1) | GB2553582B (ja) |
IL (1) | IL264752B (ja) |
TW (1) | TWI820005B (ja) |
WO (1) | WO2018051056A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2553311B (en) * | 2016-08-31 | 2020-05-20 | Advanced Risc Mach Ltd | An apparatus and method for controlling assertion of a trigger signal to processing circuitry |
GB2595303B (en) * | 2020-05-22 | 2024-04-17 | Advanced Risc Mach Ltd | Profiling of sampled operations processed by processing circuitry |
WO2023144819A1 (en) * | 2022-01-27 | 2023-08-03 | Fireflies Ltd. | A system and method for instrumenting computer code |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59146342A (ja) * | 1983-02-09 | 1984-08-22 | Nec Corp | ル−プ制御方式 |
JPS61213937A (ja) * | 1985-03-19 | 1986-09-22 | Fujitsu Ltd | 情報処理システムのトレ−ス方式 |
JPS63113747A (ja) * | 1986-10-31 | 1988-05-18 | Hitachi Ltd | 仮想記憶管理装置 |
JPH08292887A (ja) * | 1995-02-24 | 1996-11-05 | Hitachi Ltd | 命令の分岐方法およびプロセッサ |
JP2009146040A (ja) * | 2007-12-12 | 2009-07-02 | Omron Corp | Plcを用いたデータトレースシステム |
JP2019521436A (ja) * | 2016-06-24 | 2019-07-25 | エイアールエム リミテッド | 処理回路による命令実行を示すトレースストリームの生成及び処理を行う装置及び方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5822560A (en) * | 1996-05-23 | 1998-10-13 | Advanced Micro Devices, Inc. | Apparatus for efficient instruction execution via variable issue and variable control vectors per issue |
JP3629181B2 (ja) * | 2000-03-28 | 2005-03-16 | Necマイクロシステム株式会社 | プログラム開発支援装置 |
GB2366879B (en) * | 2000-09-16 | 2005-02-16 | Ibm | Tracing the execution path of a computer program |
US7302380B2 (en) * | 2002-12-12 | 2007-11-27 | Matsushita Electric, Industrial Co., Ltd. | Simulation apparatus, method and program |
US7133969B2 (en) * | 2003-10-01 | 2006-11-07 | Advanced Micro Devices, Inc. | System and method for handling exceptional instructions in a trace cache based processor |
US7562258B2 (en) | 2006-02-09 | 2009-07-14 | Arm Limited | Generation of trace elements within a data processing apparatus |
US7707394B2 (en) * | 2006-05-30 | 2010-04-27 | Arm Limited | Reducing the size of a data stream produced during instruction tracing |
US8677104B2 (en) | 2006-05-30 | 2014-03-18 | Arm Limited | System for efficiently tracing data in a data processing system |
US8935517B2 (en) | 2006-06-29 | 2015-01-13 | Qualcomm Incorporated | System and method for selectively managing a branch target address cache of a multiple-stage predictor |
GB2453174B (en) | 2007-09-28 | 2011-12-07 | Advanced Risc Mach Ltd | Techniques for generating a trace stream for a data processing apparatus |
GB2481380B (en) | 2010-06-21 | 2018-05-16 | Advanced Risc Mach Ltd | Correlating trace data streams |
GB2481385B (en) * | 2010-06-21 | 2018-08-15 | Advanced Risc Mach Ltd | Tracing speculatively executed instructions |
US9348688B2 (en) | 2010-06-21 | 2016-05-24 | Arm Limited | Correlating trace data streams |
US8489866B2 (en) | 2010-06-30 | 2013-07-16 | International Business Machines Corporation | Branch trace history compression |
GB2487355B (en) | 2011-01-13 | 2020-03-25 | Advanced Risc Mach Ltd | Processing apparatus, trace unit and diagnostic apparatus |
US9104402B2 (en) * | 2013-08-21 | 2015-08-11 | Vmware, Inc. | Branch trace compression |
US9519481B2 (en) | 2014-06-27 | 2016-12-13 | International Business Machines Corporation | Branch synthetic generation across multiple microarchitecture generations |
-
2016
- 2016-09-13 GB GB1615493.2A patent/GB2553582B/en active Active
-
2017
- 2017-08-09 JP JP2019512749A patent/JP7079241B2/ja active Active
- 2017-08-09 WO PCT/GB2017/052347 patent/WO2018051056A1/en unknown
- 2017-08-09 EP EP17752459.2A patent/EP3513297B1/en active Active
- 2017-08-09 US US16/332,130 patent/US11561882B2/en active Active
- 2017-08-09 KR KR1020197009799A patent/KR102397116B1/ko active IP Right Grant
- 2017-08-17 TW TW106127929A patent/TWI820005B/zh active
- 2017-09-06 CN CN201710796294.7A patent/CN107818044B/zh active Active
-
2019
- 2019-02-10 IL IL264752A patent/IL264752B/en active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59146342A (ja) * | 1983-02-09 | 1984-08-22 | Nec Corp | ル−プ制御方式 |
JPS61213937A (ja) * | 1985-03-19 | 1986-09-22 | Fujitsu Ltd | 情報処理システムのトレ−ス方式 |
JPS63113747A (ja) * | 1986-10-31 | 1988-05-18 | Hitachi Ltd | 仮想記憶管理装置 |
JPH08292887A (ja) * | 1995-02-24 | 1996-11-05 | Hitachi Ltd | 命令の分岐方法およびプロセッサ |
JP2009146040A (ja) * | 2007-12-12 | 2009-07-02 | Omron Corp | Plcを用いたデータトレースシステム |
JP2019521436A (ja) * | 2016-06-24 | 2019-07-25 | エイアールエム リミテッド | 処理回路による命令実行を示すトレースストリームの生成及び処理を行う装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107818044A (zh) | 2018-03-20 |
IL264752B (en) | 2021-04-29 |
GB2553582A (en) | 2018-03-14 |
GB2553582B (en) | 2020-07-08 |
US11561882B2 (en) | 2023-01-24 |
JP7079241B2 (ja) | 2022-06-01 |
IL264752A (en) | 2019-05-30 |
GB201615493D0 (en) | 2016-10-26 |
US20190370149A1 (en) | 2019-12-05 |
KR20190052036A (ko) | 2019-05-15 |
TWI820005B (zh) | 2023-11-01 |
WO2018051056A1 (en) | 2018-03-22 |
KR102397116B1 (ko) | 2022-05-12 |
CN107818044B (zh) | 2023-06-16 |
TW201812574A (zh) | 2018-04-01 |
EP3513297B1 (en) | 2021-05-12 |
EP3513297A1 (en) | 2019-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7011594B2 (ja) | プログラム・ループ制御 | |
JP4689951B2 (ja) | キャッシュをベースとしたソフトウェア・ブレークポイントを有するプロセッサ・システム | |
CN108780397B (zh) | 程序循环控制 | |
US7562258B2 (en) | Generation of trace elements within a data processing apparatus | |
JP7079241B2 (ja) | 処理回路による命令実行を示すトレースストリームを生成し処理するための装置および方法 | |
US20120110554A1 (en) | Step-type operation processing during debugging by machine instruction stepping concurrent with setting breakpoints | |
JP6874253B2 (ja) | 処理回路による命令実行を示すトレースストリームの生成及び処理を行う装置及び方法 | |
US7735067B1 (en) | Avoiding signals when tracing user processes | |
US5933622A (en) | Method for efficient handling of asynchronous events in a dynamic translation system | |
WO2017197982A1 (zh) | 报文处理方法、装置及系统和计算机存储介质 | |
US10387152B2 (en) | Selecting branch instruction execution paths based on previous branch path performance | |
JPH08137748A (ja) | コピーバックキャッシュを有するコンピュータ及びコピーバックキャッシュ制御方法 | |
US12045154B2 (en) | Technique for collecting state information of an apparatus | |
JP2011085985A (ja) | メモリ管理方法、メモリ管理プログラム、及び、情報処理装置 | |
KR20200020926A (ko) | 콘텍스트 데이터 관리 | |
JP2002014844A (ja) | デバッグ方法及び記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210917 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7079241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |