JP2019502211A - メモリ動作の暗号化 - Google Patents
メモリ動作の暗号化 Download PDFInfo
- Publication number
- JP2019502211A JP2019502211A JP2018536461A JP2018536461A JP2019502211A JP 2019502211 A JP2019502211 A JP 2019502211A JP 2018536461 A JP2018536461 A JP 2018536461A JP 2018536461 A JP2018536461 A JP 2018536461A JP 2019502211 A JP2019502211 A JP 2019502211A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- interface
- key
- copy
- encrypted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/04—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks
- H04L63/0428—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload
- H04L63/0457—Network architectures or network communication protocols for network security for providing a confidential data exchange among entities communicating through data packet networks wherein the data content is protected, e.g. by encrypting or encapsulating the payload wherein the sending and receiving network entities apply dynamic encryption, e.g. stream encryption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1466—Key-lock mechanism
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/06—Network architectures or network communication protocols for network security for supporting key management in a packet data network
- H04L63/061—Network architectures or network communication protocols for network security for supporting key management in a packet data network for key exchange, e.g. in peer-to-peer networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L63/00—Network architectures or network communication protocols for network security
- H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
- H04L63/0876—Network architectures or network communication protocols for network security for authentication of entities based on the identity of the terminal or configuration, e.g. MAC address, hardware or software configuration or device fingerprint
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3236—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using cryptographic hash functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Storage Device Security (AREA)
Abstract
Description
Claims (16)
- 専用の相互接続(106)を介してメモリモジュール(104)に接続された処理モジュール(102)を備える処理システム(100)において、
記憶動作の開始に応じて、
前記処理モジュールの前記相互接続に対する第1インタフェース(112)において、第1暗号化データを生成するために、第1キー(146)及び第1フィードバックベース暗号プロセス(124)を使用して、前記記憶動作の記憶データ表現を暗号化することと、
前記第1インタフェースにおいて、暗号化メモリアドレスを生成するために、前記第1キー及び前記第1フィードバックベース暗号プロセスを使用して、前記記憶動作のメモリアドレスを暗号化することと、
前記第1暗号化データ及び暗号化メモリアドレスを、前記相互接続を介して前記メモリモジュールに送信することと、を含む、
方法。 - 前記メモリモジュールの前記相互接続に対する第2インタフェース(128)において、前記記憶データ表現のコピーを取得するために、第2キー(148)及び第2フィードバックベース暗号プロセス(132)を使用して、前記第1暗号化データを復号化することと、
前記第2インタフェースにおいて、前記メモリアドレスのコピーを取得するために、前記第2キー及び前記第2フィードバックベース暗号プロセスを使用して、前記暗号化メモリアドレスを復号化することと、
前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーをメモリ位置(150)に記憶することと、をさらに含む、
請求項1の方法。 - 前記第1インタフェースにおいて、前記記憶動作の属性に基づいて、複数のキー(114)から前記第1キーを選択することと、
前記属性(140)の表現を、前記相互接続を介して前記第1インタフェースから前記第2インタフェースに通信することと、
前記第2インタフェースにおいて、前記属性の表現に基づいて、複数のキー(130)から前記第2キーを選択することと、をさらに含む、
請求項2の方法。 - 前記属性は、前記記憶動作を発行したプロセッサコアの識別子、前記記憶動作を発行したプロセスの識別子、前記記憶動作を発行したスレッドの識別子、及び、前記記憶動作に関するアドレス空間の識別子のうち少なくとも1つを含む、
請求項3の方法。 - 前記第1インタフェースにおいて、第1ハッシュ値を生成するために、前記メモリアドレス及び前記記憶データ表現を使用して、暗号ハッシュ(302)を行うことと、
前記第1インタフェースにおいて、暗号化ハッシュ値を生成するために、前記第1ハッシュ値を暗号化することと、
前記暗号化ハッシュ値を、前記相互接続を介して前記第1インタフェースから前記第2インタフェースに送信することと、
前記第2インタフェースにおいて、前記第1ハッシュ値のコピーを生成するために、前記暗号化ハッシュ値を復号化することと、
前記第2インタフェースにおいて、第2ハッシュ値を生成するために、前記メモリアドレスのコピー及び前記記憶データ表現のコピーを使用して、暗号ハッシュ(308)を行うことと、をさらに含み、
前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーを前記メモリ位置に記憶することは、前記第2ハッシュ値と前記第1ハッシュ値のコピーとの比較(310)結果に応じて、前記記憶データ表現のコピーを前記メモリ位置に記憶することを含む、
請求項2の方法。 - 前記第1インタフェースにおいて、シリアル番号のシーケンス内の次のシリアル番号を判別することと、
前記第1インタフェースにおいて、暗号化シリアル番号を生成するために、前記次のシリアル番号を暗号化することと、
前記暗号化シリアル番号を、前記相互接続を介して前記第1インタフェースから前記第2インタフェースに送信することと、
前記第2インタフェースにおいて、前記次のシリアル番号のコピーを生成するために、前記暗号化シリアル番号を復号化することと、をさらに含み、
前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーを前記メモリ位置に記憶することは、前記次のシリアル番号のコピーと、予測される次のシリアル番号との比較結果に応じて、前記記憶データ表現のコピーを前記メモリ位置に記憶することを含む、
請求項2の方法。 - 前記第1フィードバックベース暗号プロセスは、ブロック連鎖の暗号プロセス及びストリーム暗号の暗号プロセスのうち少なくとも1つを含む、
請求項1の方法。 - 前記処理モジュールにおいて、第2暗号化データを生成するために、第2キーを使用して前記記憶データを暗号化することをさらに含み、前記記憶データ表現は前記第2暗号化データを含む、
請求項1の方法。 - 前記第1インタフェースにおいて、第1ハッシュ値を生成するために、前記メモリアドレス及び前記第1暗号化データを使用して、暗号ハッシュ(302)を行うことと、
前記第1ハッシュ値を、前記相互接続を介して前記第1インタフェースから前記メモリモジュールに送信することと、をさらに含む、
請求項1の方法。 - 専用の相互接続(106)を介してメモリモジュール(104)に接続された処理モジュール(102)を備える処理システム(100)において、
ロード動作の開始に応じて、
前記処理モジュールの前記相互接続に対する第1インタフェース(112)において、暗号化メモリアドレスを生成するために、第1キー(146)及び第1フィードバックベース暗号プロセス(124)を使用して、前記ロード動作に関するメモリアドレスを暗号化することと、
前記暗号化メモリアドレスを、前記相互接続を介して前記メモリモジュールに送信することと、
前記メモリモジュールの前記相互接続に対する第2インタフェース(128)において、前記メモリアドレスのコピーを取得するために、第2キー(148)を使用して、前記暗号化メモリアドレスを復号化することと、
前記第2インタフェースにおいて、前記メモリアドレスのコピーに基づいて、前記メモリモジュールのメモリ位置(150)から第1暗号化データにアクセスすることと、
前記第2インタフェースにおいて、第2暗号化データを生成するために、第3キー(152)及び第2フィードバックベース暗号プロセスを使用して、前記第1暗号化データを暗号化することと、
前記第2暗号化データを、前記相互接続を介して前記第2インタフェースから前記第1インタフェースに送信することと、
前記1インタフェースにおいて、前記第1暗号化データのコピーを取得するために、第4キー(154)及び第3フィードバックベース暗号プロセスを使用して、前記第2暗号化データを復号化することと、を含む、
方法。 - 前記第1インタフェースにおいて、前記ロード動作のロードデータのコピーを取得するために、第5キー(144)を使用して、前記第1暗号化データのコピーを復号化することをさらに含む、
請求項10の方法。 - 前記第1キー及び前記第2キーは同じキーを含み、前記第3キー及び前記第4キーは同じキーを含む、
請求項11の方法。 - 処理システム(100)であって、
少なくとも1つのプロセッサコア(116,118,120,122)と、
前記少なくとも1つのプロセッサコアに接続された第1インタフェース(112)であって、相互接続(106)に接続可能な第1インタフェース(112)と、を含む処理モジュール(102)を備え、
前記第1インタフェースは、
第1暗号化データ及び暗号化メモリアドレスを生成するために、第1キー(146)及び第1フィードバックベース暗号プロセスを使用して、前記記憶動作の記憶データ表現及び前記記憶データに関するメモリアドレスを暗号化する第1暗号エンジン(124)を備え、
前記第1インタフェースは、前記第1暗号化データ及び前記暗号化メモリアドレスを、前記相互接続を介してメモリモジュール(104)に送信する、
処理システム。 - 前記メモリモジュールは、
メモリコア(126)と、
前記相互接続及び前記メモリコアに接続された第2インタフェース(128)であって、前記記憶データ表現のコピー及び前記メモリアドレスのコピーを生成するために、第2キー(148)及び第2フィードバックベース暗号プロセスを使用して、前記第1暗号化データ及び前記暗号化メモリアドレスを復号化する第2暗号エンジン(132)を備える第2インタフェースと、を備え、
前記第2インタフェースは、前記メモリアドレスのコピーに基づいて、前記記憶データ表現のコピーを前記メモリコアのメモリ位置(150)に記憶する、
請求項13の処理システム。 - 前記処理モジュールは、前記記憶動作の属性に基づいて、複数のキーから前記第1キーを選択するための第1キーストア(114)をさらに備え、
前記メモリモジュールは、前記相互接続を介して受信した前記属性の表現に基づいて、複数のキーから前記第2キーを選択するための第2キーストア(130)をさらに備える、
請求項14の処理システム。 - 前記第1インタフェースは、第1ハッシュ値を生成するために、前記メモリアドレス及び前記記憶データ表現を使用して、暗号ハッシュを行う第1暗号ハッシュモジュール(302)を備え、
前記第1インタフェースは、前記第1ハッシュ値の表現を前記メモリモジュールに送信し、
前記第2インタフェースは、
第2ハッシュ値を生成するために、前記メモリアドレスのコピー及び前記記憶データ表現のコピーを使用して、暗号ハッシュを行う第2暗号ハッシュモジュール(308)と、
前記第2ハッシュ値と前記第1ハッシュ値との比較結果に応じて、前記第1暗号化データのコピーの前記メモリ位置への記憶を許可するハッシュ比較ロジック(310)と、を備える、
請求項14の処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/993,455 | 2016-01-12 | ||
US14/993,455 US10382410B2 (en) | 2016-01-12 | 2016-01-12 | Memory operation encryption |
PCT/US2016/052839 WO2017123285A1 (en) | 2016-01-12 | 2016-09-21 | Memory operation encryption |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020161026A Division JP6998435B2 (ja) | 2016-01-12 | 2020-09-25 | メモリ動作の暗号化 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019502211A true JP2019502211A (ja) | 2019-01-24 |
JP2019502211A5 JP2019502211A5 (ja) | 2019-10-24 |
Family
ID=59275977
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018536461A Pending JP2019502211A (ja) | 2016-01-12 | 2016-09-21 | メモリ動作の暗号化 |
JP2020161026A Active JP6998435B2 (ja) | 2016-01-12 | 2020-09-25 | メモリ動作の暗号化 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020161026A Active JP6998435B2 (ja) | 2016-01-12 | 2020-09-25 | メモリ動作の暗号化 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10382410B2 (ja) |
EP (1) | EP3403185B1 (ja) |
JP (2) | JP2019502211A (ja) |
KR (1) | KR102430042B1 (ja) |
CN (1) | CN108475237B (ja) |
WO (1) | WO2017123285A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10230762B2 (en) * | 2012-08-31 | 2019-03-12 | Jpmorgan Chase Bank, N.A. | System and method for sharing information in a private ecosystem |
US10585809B2 (en) * | 2016-04-01 | 2020-03-10 | Intel Corporation | Convolutional memory integrity |
US10198349B2 (en) * | 2016-09-19 | 2019-02-05 | Advanced Micro Devices, Inc. | Programming in-memory accelerators to improve the efficiency of datacenter operations |
US10642963B2 (en) * | 2016-12-08 | 2020-05-05 | Ati Technologies Ulc | Digital rights management for a GPU |
US10643006B2 (en) * | 2017-06-14 | 2020-05-05 | International Business Machines Corporation | Semiconductor chip including integrated security circuit |
KR102411884B1 (ko) * | 2017-09-28 | 2022-06-22 | 삼성전자주식회사 | 전자 장치 및 그의 제어 방법 |
KR20190075363A (ko) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈 |
US10871983B2 (en) * | 2018-05-31 | 2020-12-22 | Intel Corporation | Process-based multi-key total memory encryption |
WO2019236638A1 (en) * | 2018-06-06 | 2019-12-12 | Argosoperem Llc | Method and system for data storage and retrieval |
US11431475B2 (en) * | 2018-06-15 | 2022-08-30 | Dynatrace Llc | Method and system for log data analytics based on SuperMinHash signatures |
US10922439B2 (en) * | 2018-06-29 | 2021-02-16 | Intel Corporation | Technologies for verifying memory integrity across multiple memory regions |
US10579994B1 (en) * | 2018-11-06 | 2020-03-03 | Capital One Services, Llc | Method for routing to mesh network content utilizing blockchain technology |
KR20200093823A (ko) | 2019-01-29 | 2020-08-06 | 삼성전자주식회사 | 해시 솔루션을 위한 반도체 메모리 장치 및 이의 구동방법 |
US11645043B2 (en) | 2019-02-11 | 2023-05-09 | Dynatrace Llc | Method and system for calculating minwise hash signatures from weighted sets |
US11163912B2 (en) * | 2019-03-25 | 2021-11-02 | Micron Technology, Inc. | Data attestation in memory |
KR102660388B1 (ko) * | 2019-05-09 | 2024-04-26 | 에스케이하이닉스 주식회사 | 메모리 모듈, 메모리 모듈의 동작 방법, 메모리 시스템 및 메모리 모듈의 동작 방법 |
CN112231719B (zh) * | 2019-07-15 | 2024-06-25 | 美光科技公司 | 密码密钥管理 |
US11436342B2 (en) | 2019-12-26 | 2022-09-06 | Intel Corporation | TDX islands with self-contained scope enabling TDX KeyID scaling |
US11645428B1 (en) | 2020-02-11 | 2023-05-09 | Wells Fargo Bank, N.A. | Quantum phenomenon-based obfuscation of memory |
US11651810B2 (en) * | 2020-12-14 | 2023-05-16 | SK Hynix Inc. | Memory system and memory module including memory chips sharing channel |
US20210319143A1 (en) * | 2021-06-25 | 2021-10-14 | Intel Corporation | Memory bus link authentication and encryption mechanisms for hardware-based replay protection |
US20230342306A1 (en) * | 2022-04-26 | 2023-10-26 | Dell Products L.P. | Methods and systems for processor agnostic encryption management |
KR102453343B1 (ko) * | 2022-07-26 | 2022-10-11 | (주)나래데이터 | 데이터 이관 작업에 대한 스케줄링을 통해 빠른 데이터 이관을 가능하게 하는 전자 장치 및 그 동작 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5828753A (en) * | 1996-10-25 | 1998-10-27 | Intel Corporation | Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package |
US7184549B2 (en) * | 2000-01-14 | 2007-02-27 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for encryption, method and apparatus for decryption, and computer-readable medium storing program |
JP2002091828A (ja) * | 2000-09-18 | 2002-03-29 | Sharp Corp | データ処理装置および記憶装置、並びに、それらを使用したデータ転送システム |
JP2002328845A (ja) * | 2001-05-07 | 2002-11-15 | Fujitsu Ltd | 半導体集積回路及びicカードのセキュリティー保護方法 |
US7313239B2 (en) | 2003-04-15 | 2007-12-25 | Broadcom Corporation | Method and system for data encryption/decryption key generation and distribution |
US8234505B2 (en) | 2006-01-20 | 2012-07-31 | Seagate Technology Llc | Encryption key in a storage system |
US7511466B2 (en) | 2006-04-19 | 2009-03-31 | System General Corp. | Method and apparatus for predicting discharge time of magnetic device for power converter |
US7519830B2 (en) | 2006-08-03 | 2009-04-14 | Motorola, Inc. | Secure storage of data |
DE102007016170A1 (de) * | 2007-04-02 | 2008-10-09 | Francotyp-Postalia Gmbh | Sicherheitsmodul für eine Frankiermaschine |
US20110145016A1 (en) * | 2008-05-22 | 2011-06-16 | Idatamap Pty. Ltd. | Secure data card |
US8836475B2 (en) * | 2011-04-18 | 2014-09-16 | Cubic Corporation | Monitoring unit configuration management |
US8943313B2 (en) * | 2011-07-19 | 2015-01-27 | Elwha Llc | Fine-grained security in federated data sets |
US9128876B2 (en) | 2011-12-06 | 2015-09-08 | Honeywell International Inc. | Memory location specific data encryption key |
KR101975027B1 (ko) * | 2012-05-04 | 2019-05-03 | 삼성전자주식회사 | 시스템 온 칩, 이의 동작 방법, 이를 포함하는 장치들 |
US9742559B2 (en) * | 2013-01-22 | 2017-08-22 | Qualcomm Incorporated | Inter-module authentication for securing application execution integrity within a computing device |
US10176121B2 (en) | 2013-07-15 | 2019-01-08 | Infineon Technologies Ag | Apparatus and method for memory address encryption |
US10171240B2 (en) * | 2015-11-17 | 2019-01-01 | Successfactors, Inc. | Accessing resources in private networks |
-
2016
- 2016-01-12 US US14/993,455 patent/US10382410B2/en active Active
- 2016-09-21 JP JP2018536461A patent/JP2019502211A/ja active Pending
- 2016-09-21 WO PCT/US2016/052839 patent/WO2017123285A1/en active Application Filing
- 2016-09-21 CN CN201680078576.7A patent/CN108475237B/zh active Active
- 2016-09-21 EP EP16885374.5A patent/EP3403185B1/en active Active
- 2016-09-21 KR KR1020187022779A patent/KR102430042B1/ko active IP Right Grant
-
2020
- 2020-09-25 JP JP2020161026A patent/JP6998435B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN108475237A (zh) | 2018-08-31 |
US20170201503A1 (en) | 2017-07-13 |
EP3403185A4 (en) | 2019-11-20 |
KR102430042B1 (ko) | 2022-08-05 |
KR20180094118A (ko) | 2018-08-22 |
EP3403185A1 (en) | 2018-11-21 |
US10382410B2 (en) | 2019-08-13 |
EP3403185B1 (en) | 2022-01-26 |
CN108475237B (zh) | 2021-07-13 |
JP6998435B2 (ja) | 2022-01-18 |
WO2017123285A1 (en) | 2017-07-20 |
JP2021002067A (ja) | 2021-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6998435B2 (ja) | メモリ動作の暗号化 | |
TWI715619B (zh) | 用於硬體強制單向密碼學的處理器、方法及系統 | |
US10097349B2 (en) | Systems and methods for protecting symmetric encryption keys | |
US9954826B2 (en) | Scalable and secure key management for cryptographic data processing | |
CN108345806B (zh) | 一种硬件加密卡和加密方法 | |
CN102138300B (zh) | 消息认证码预计算在安全存储器中的应用 | |
US10313128B2 (en) | Address-dependent key generator by XOR tree | |
US10990687B2 (en) | System and method for user managed encryption recovery using blockchain for data at rest | |
US10943020B2 (en) | Data communication system with hierarchical bus encryption system | |
US20220197825A1 (en) | System, method and apparatus for total storage encryption | |
EP2990953B1 (en) | Periodic memory refresh in a secure computing system | |
GB2532836A (en) | Address-dependent key generation with substitution-permutation network | |
CN107391232A (zh) | 一种系统级芯片soc及soc系统 | |
US9602281B2 (en) | Parallelizable cipher construction | |
US9946662B2 (en) | Double-mix Feistel network for key generation or encryption | |
WO2021057273A1 (zh) | 在fpga上实现高效合约调用的方法及装置 | |
US10057054B2 (en) | Method and system for remotely keyed encrypting/decrypting data with prior checking a token | |
TWI549020B (zh) | 運算裝置、方法與系統 | |
CN106919846B (zh) | 一种消息中间件处理方法和系统 | |
US20230208821A1 (en) | Method and device for protecting and managing keys | |
CN110555311A (zh) | 一种基于纯软密码运算的电子签章系统安全设计方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190912 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190912 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200925 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200925 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201005 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20201006 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20201016 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20201020 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210302 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210706 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210810 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210810 |