JP2002091828A - データ処理装置および記憶装置、並びに、それらを使用したデータ転送システム - Google Patents
データ処理装置および記憶装置、並びに、それらを使用したデータ転送システムInfo
- Publication number
- JP2002091828A JP2002091828A JP2000282720A JP2000282720A JP2002091828A JP 2002091828 A JP2002091828 A JP 2002091828A JP 2000282720 A JP2000282720 A JP 2000282720A JP 2000282720 A JP2000282720 A JP 2000282720A JP 2002091828 A JP2002091828 A JP 2002091828A
- Authority
- JP
- Japan
- Prior art keywords
- encryption
- data
- storage device
- decryption key
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 記憶装置に記憶されているデータが不正に複
製されることを確実に防止する。 【解決手段】 データ処理装置２は、記憶装置１に記憶
されたデータのうちデータ処理装置２によって処理され
るべきデータを指定するアドレスを出力する処理部２１
と、処理部２１から出力されたアドレスを暗号化し、暗
号化されたアドレスを記憶装置１に送り、記憶装置１か
ら暗号化されたデータを受け取り、暗号化されたデータ
を復号化する暗号化／復号化器２２とを備えている。暗
号化／復号化器２２は、記憶装置１から記憶装置１に固
有のＩＤ情報を受け取り、ＩＤ情報に基づいて初期値と
論理演算とを設定する設定部（３６、２４）と、設定さ
れた初期値に対して設定された論理演算を行うことによ
り、暗号化／復号化ＫＥＹを生成する暗号化／復号化Ｋ
ＥＹ生成部（２５、２７）と、暗号化／復号化ＫＥＹに
基づいてアドレスを暗号化する暗号化部２９と、暗号化
／復号化ＫＥＹに基づいて暗号化されたデータを復号化
する復号化部２８とを含む。
製されることを確実に防止する。 【解決手段】 データ処理装置２は、記憶装置１に記憶
されたデータのうちデータ処理装置２によって処理され
るべきデータを指定するアドレスを出力する処理部２１
と、処理部２１から出力されたアドレスを暗号化し、暗
号化されたアドレスを記憶装置１に送り、記憶装置１か
ら暗号化されたデータを受け取り、暗号化されたデータ
を復号化する暗号化／復号化器２２とを備えている。暗
号化／復号化器２２は、記憶装置１から記憶装置１に固
有のＩＤ情報を受け取り、ＩＤ情報に基づいて初期値と
論理演算とを設定する設定部（３６、２４）と、設定さ
れた初期値に対して設定された論理演算を行うことによ
り、暗号化／復号化ＫＥＹを生成する暗号化／復号化Ｋ
ＥＹ生成部（２５、２７）と、暗号化／復号化ＫＥＹに
基づいてアドレスを暗号化する暗号化部２９と、暗号化
／復号化ＫＥＹに基づいて暗号化されたデータを復号化
する復号化部２８とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理装置に
着脱可能な記憶装置に記憶されているプログラムやデー
タが不正に複製されることを防止するデータ処理装置お
よび記憶装置、並びに、データ伝送システムに関する。
着脱可能な記憶装置に記憶されているプログラムやデー
タが不正に複製されることを防止するデータ処理装置お
よび記憶装置、並びに、データ伝送システムに関する。
【０００２】
【従来の技術】データ処理装置から取り外し可能な半導
体記憶装置（例えば、ＲＯＭ）は、今日、家庭用ビデオ
ゲームカセットなどの形で大量に市場に供給されてい
る。もし不正複製防止対策を講じないとすると、ゲーム
カセットの海賊版が大量に市場に出回るおそれがある。
体記憶装置（例えば、ＲＯＭ）は、今日、家庭用ビデオ
ゲームカセットなどの形で大量に市場に供給されてい
る。もし不正複製防止対策を講じないとすると、ゲーム
カセットの海賊版が大量に市場に出回るおそれがある。
【０００３】従来、半導体記憶装置に記憶されているデ
ータが不正に複製されることを防止する方法、あるい
は、不正に複製されたデータを使用不能もしくは困難に
する方法として、（１）暗号化されたデータを半導体記
憶装置に記憶する方法、（２）半導体記憶装置に記憶さ
れているデータを読み出す前に、半導体記憶装置もしく
はデータ処理装置が正規のものであることを確認する認
証手続きを行う方法が知られている。
ータが不正に複製されることを防止する方法、あるい
は、不正に複製されたデータを使用不能もしくは困難に
する方法として、（１）暗号化されたデータを半導体記
憶装置に記憶する方法、（２）半導体記憶装置に記憶さ
れているデータを読み出す前に、半導体記憶装置もしく
はデータ処理装置が正規のものであることを確認する認
証手続きを行う方法が知られている。
【０００４】例えば、特開昭６０−１６７０３３号公
報、特開昭６１−６７１３６号公報、特開平５−５３９
２１号公報は、暗号化されたデータを半導体記憶装置に
記憶する方法を開示している。
報、特開昭６１−６７１３６号公報、特開平５−５３９
２１号公報は、暗号化されたデータを半導体記憶装置に
記憶する方法を開示している。
【０００５】また、例えば、特開平６−１６８１８５号
公報、特許第２６９８３７１号公報は、半導体記憶装置
が装着されるデータ処理装置が正規のものであることを
確認する認証手続きを行った後に、半導体記憶装置に記
憶されたデータを読み出す方法を開示している。
公報、特許第２６９８３７１号公報は、半導体記憶装置
が装着されるデータ処理装置が正規のものであることを
確認する認証手続きを行った後に、半導体記憶装置に記
憶されたデータを読み出す方法を開示している。
【０００６】
【発明が解決しようとする課題】暗号化されたデータを
半導体記憶装置に記憶する方法では、半導体記憶装置に
記憶されたデータそのものが暗号化されているために、
半導体記憶装置から読み出されたデータの改変使用やプ
ログラムの盗用を防止することができる。しかし、この
方法では、半導体記憶装置に記憶されている暗号化され
たデータが不正に複製されることを防止することはでき
ない。
半導体記憶装置に記憶する方法では、半導体記憶装置に
記憶されたデータそのものが暗号化されているために、
半導体記憶装置から読み出されたデータの改変使用やプ
ログラムの盗用を防止することができる。しかし、この
方法では、半導体記憶装置に記憶されている暗号化され
たデータが不正に複製されることを防止することはでき
ない。
【０００７】また、データ処理装置が正規のものである
ことを確認する認証手続きを行う方法では、正規でない
データ処理装置を用いて半導体記憶装置に記憶されてい
るデータが不正に複製されることを防止することができ
る。しかし、この方法では、半導体記憶装置とデータ処
理装置との間で転送される暗号化されていないデータを
観測（プローブ）して読み取ることは可能であることか
ら、半導体記憶装置に記憶されているデータ、プログラ
ムの盗用を確実に防止することはできない。
ことを確認する認証手続きを行う方法では、正規でない
データ処理装置を用いて半導体記憶装置に記憶されてい
るデータが不正に複製されることを防止することができ
る。しかし、この方法では、半導体記憶装置とデータ処
理装置との間で転送される暗号化されていないデータを
観測（プローブ）して読み取ることは可能であることか
ら、半導体記憶装置に記憶されているデータ、プログラ
ムの盗用を確実に防止することはできない。
【０００８】なお、無線情報通信等の開かれたネットワ
ーク上の通信を暗号化する方法も知られている。例え
ば、特開平６−３４２２５７号公報、特開平８−３０７
４１１号公報は、ＬＦＳＲ（リニア・フィードバック・
シフト・レジスタ）を組み合わせて発生させた疑似乱数
に基づいて暗号化／復号化ＫＥＹ（鍵）を生成し、この
暗号化／復号化ＫＥＹ（鍵）に基づいて通信データを暗
号化する方法を開示している。これらの公報に記載の暗
号化技術は、秘密通信に関する技術である。これらの公
報には、半導体記憶装置に記憶されているデータが不正
に複製されることを防止することを目的としてそのよう
な暗号化技術を使用することは示唆されていない。
ーク上の通信を暗号化する方法も知られている。例え
ば、特開平６−３４２２５７号公報、特開平８−３０７
４１１号公報は、ＬＦＳＲ（リニア・フィードバック・
シフト・レジスタ）を組み合わせて発生させた疑似乱数
に基づいて暗号化／復号化ＫＥＹ（鍵）を生成し、この
暗号化／復号化ＫＥＹ（鍵）に基づいて通信データを暗
号化する方法を開示している。これらの公報に記載の暗
号化技術は、秘密通信に関する技術である。これらの公
報には、半導体記憶装置に記憶されているデータが不正
に複製されることを防止することを目的としてそのよう
な暗号化技術を使用することは示唆されていない。
【０００９】本発明は、上述した問題点を解決するため
になされたものであり、データ処理装置に着脱可能な記
憶装置に記憶されているプログラムやデータが不正に複
製されることを防止するデータ処理装置および記憶装
置、並びに、データ伝送システムを提供することを目的
とする。
になされたものであり、データ処理装置に着脱可能な記
憶装置に記憶されているプログラムやデータが不正に複
製されることを防止するデータ処理装置および記憶装
置、並びに、データ伝送システムを提供することを目的
とする。
【００１０】
【課題を解決するための手段】本発明のデータ処理装置
は、記憶装置を着脱可能なデータ処理装置であって、前
記記憶装置に記憶されたデータのうち前記データ処理装
置によって処理されるべきデータを指定するアドレスを
出力する処理部と、前記処理部から出力された前記アド
レスを暗号化し、前記暗号化されたアドレスを前記記憶
装置に送り、前記記憶装置から暗号化されたデータを受
け取り、前記暗号化されたデータを復号化する暗号化／
復号化器とを備え、前記暗号化／復号化器は、前記記憶
装置から前記記憶装置に固有のＩＤ情報を受け取り、前
記ＩＤ情報に基づいて初期値と論理演算とを設定する設
定部と、前記設定された初期値に対して前記設定された
論理演算を行うことにより、暗号化／復号化ＫＥＹを生
成する暗号化／復号化ＫＥＹ生成部と、前記暗号化／復
号化ＫＥＹに基づいて前記アドレスを暗号化する暗号化
部と、前記暗号化／復号化ＫＥＹに基づいて前記暗号化
されたデータを復号化する復号化部とを含み、これによ
り、上記目的が達成される。
は、記憶装置を着脱可能なデータ処理装置であって、前
記記憶装置に記憶されたデータのうち前記データ処理装
置によって処理されるべきデータを指定するアドレスを
出力する処理部と、前記処理部から出力された前記アド
レスを暗号化し、前記暗号化されたアドレスを前記記憶
装置に送り、前記記憶装置から暗号化されたデータを受
け取り、前記暗号化されたデータを復号化する暗号化／
復号化器とを備え、前記暗号化／復号化器は、前記記憶
装置から前記記憶装置に固有のＩＤ情報を受け取り、前
記ＩＤ情報に基づいて初期値と論理演算とを設定する設
定部と、前記設定された初期値に対して前記設定された
論理演算を行うことにより、暗号化／復号化ＫＥＹを生
成する暗号化／復号化ＫＥＹ生成部と、前記暗号化／復
号化ＫＥＹに基づいて前記アドレスを暗号化する暗号化
部と、前記暗号化／復号化ＫＥＹに基づいて前記暗号化
されたデータを復号化する復号化部とを含み、これによ
り、上記目的が達成される。
【００１１】前記設定部は、前記記憶装置が前記データ
処理装置に装着された際に、前記ＩＤ情報を暗号化され
ていない状態で受け取ってもよい。
処理装置に装着された際に、前記ＩＤ情報を暗号化され
ていない状態で受け取ってもよい。
【００１２】前記暗号化／復号化ＫＥＹ生成部は、定期
的または不定期的に前記暗号化／復号化ＫＥＹを更新し
てもよい。
的または不定期的に前記暗号化／復号化ＫＥＹを更新し
てもよい。
【００１３】前記暗号化部は、前記暗号化／復号化ＫＥ
Ｙと前記アドレスとに対して排他的論理和（ＥＯＲ）演
算を行うことにより、前記アドレスを暗号化し、前記復
号化部は、前記暗号化／復号化ＫＥＹと前記暗号化され
たデータとに対して排他的論理和（ＥＯＲ）演算を行う
ことにより、前記暗号化されたデータを復号化してもよ
い。
Ｙと前記アドレスとに対して排他的論理和（ＥＯＲ）演
算を行うことにより、前記アドレスを暗号化し、前記復
号化部は、前記暗号化／復号化ＫＥＹと前記暗号化され
たデータとに対して排他的論理和（ＥＯＲ）演算を行う
ことにより、前記暗号化されたデータを復号化してもよ
い。
【００１４】前記暗号化／復号化ＫＥＹ生成部は、複数
のビットを含むデータを保持し、シフトクロックに従っ
て前記データをシフトさせるシフトレジスタと、前記シ
フトレジスタに保持されている前記データに対して前記
設定された論理演算に応じた選択的な排他的論理和（Ｅ
ＯＲ）演算を行い、その演算結果を前記シフトレジスタ
の入力にフィードバックするフィードバック等価論理形
成部とを含んでいてもよい。
のビットを含むデータを保持し、シフトクロックに従っ
て前記データをシフトさせるシフトレジスタと、前記シ
フトレジスタに保持されている前記データに対して前記
設定された論理演算に応じた選択的な排他的論理和（Ｅ
ＯＲ）演算を行い、その演算結果を前記シフトレジスタ
の入力にフィードバックするフィードバック等価論理形
成部とを含んでいてもよい。
【００１５】前記暗号化／復号化ＫＥＹ生成部は、前記
シフトレジスタに保持されている前記データのビット順
序を所定の順序に並び替えることにより、前記暗号化／
復号化ＫＥＹを生成してもよい。
シフトレジスタに保持されている前記データのビット順
序を所定の順序に並び替えることにより、前記暗号化／
復号化ＫＥＹを生成してもよい。
【００１６】前記暗号化／復号化ＫＥＹ生成部は、前記
シフトレジスタに保持されている前記データをシフトす
る回数を変更することにより、新たな暗号化／復号化Ｋ
ＥＹを生成してもよい。
シフトレジスタに保持されている前記データをシフトす
る回数を変更することにより、新たな暗号化／復号化Ｋ
ＥＹを生成してもよい。
【００１７】本発明の記憶装置は、データ処理装置に脱
着可能な記憶装置であって、データが記憶された記憶部
であって、アドレスに対応するデータを出力する記憶部
と、前記データ処理装置から暗号化されたアドレスを受
け取り、前記暗号化されたアドレスを復号化し、前記記
憶装置から出力された前記データを暗号化し、前記暗号
化されたデータを前記データ処理装置に送る暗号化／復
号化器とを備え、前記暗号化／復号化器は、前記記憶装
置に予め設定されている前記記憶装置に固有のＩＤ情報
に基づいて、暗号化／復号化ＫＥＹを生成する暗号化／
復号化ＫＥＹ生成部と、前記暗号化／復号化ＫＥＹに基
づいて前記暗号化されたアドレスを復号化する復号化部
と、前記暗号化／復号化ＫＥＹに基づいて前記記憶装置
から出力された前記データを暗号化する暗号化部とを含
み、これにより、上記目的が達成される。
着可能な記憶装置であって、データが記憶された記憶部
であって、アドレスに対応するデータを出力する記憶部
と、前記データ処理装置から暗号化されたアドレスを受
け取り、前記暗号化されたアドレスを復号化し、前記記
憶装置から出力された前記データを暗号化し、前記暗号
化されたデータを前記データ処理装置に送る暗号化／復
号化器とを備え、前記暗号化／復号化器は、前記記憶装
置に予め設定されている前記記憶装置に固有のＩＤ情報
に基づいて、暗号化／復号化ＫＥＹを生成する暗号化／
復号化ＫＥＹ生成部と、前記暗号化／復号化ＫＥＹに基
づいて前記暗号化されたアドレスを復号化する復号化部
と、前記暗号化／復号化ＫＥＹに基づいて前記記憶装置
から出力された前記データを暗号化する暗号化部とを含
み、これにより、上記目的が達成される。
【００１８】前記暗号化／復号化ＫＥＹ生成部は、定期
的または不定期的に前記暗号化／復号化ＫＥＹを更新し
てもよい。
的または不定期的に前記暗号化／復号化ＫＥＹを更新し
てもよい。
【００１９】前記復号化部は、前記暗号化／復号化ＫＥ
Ｙと前記暗号化されたアドレスとに対して排他的論理和
（ＥＯＲ）演算を行うことにより、前記暗号化されたア
ドレスを復号化し、前記暗号化部は、前記暗号化／復号
化ＫＥＹと前記データとに対して排他的論理和（ＥＯ
Ｒ）演算を行うことにより、前記データを暗号化しても
よい。
Ｙと前記暗号化されたアドレスとに対して排他的論理和
（ＥＯＲ）演算を行うことにより、前記暗号化されたア
ドレスを復号化し、前記暗号化部は、前記暗号化／復号
化ＫＥＹと前記データとに対して排他的論理和（ＥＯ
Ｒ）演算を行うことにより、前記データを暗号化しても
よい。
【００２０】前記暗号化／復号化ＫＥＹ生成部は、複数
のビットを含むデータを保持し、シフトクロックに従っ
て前記データをシフトさせるシフトレジスタと、前記シ
フトレジスタに保持されている前記データに対して前記
ＩＤ情報に基づき予め設定されている選択的な排他的論
理和（ＥＯＲ）演算を行い、その演算結果を前記シフト
レジスタの入力にフィードバックするフィードバック部
とを含んでいてもよい。
のビットを含むデータを保持し、シフトクロックに従っ
て前記データをシフトさせるシフトレジスタと、前記シ
フトレジスタに保持されている前記データに対して前記
ＩＤ情報に基づき予め設定されている選択的な排他的論
理和（ＥＯＲ）演算を行い、その演算結果を前記シフト
レジスタの入力にフィードバックするフィードバック部
とを含んでいてもよい。
【００２１】前記シフトレジスタに保持されている前記
データは、前記ＩＤ情報に基づき予め設定されている初
期値に初期化されていてもよい。
データは、前記ＩＤ情報に基づき予め設定されている初
期値に初期化されていてもよい。
【００２２】前記暗号化／復号化ＫＥＹ生成部は、前記
シフトレジスタに保持されている前記データのビット順
序を所定の順序に並び替えることにより、前記暗号化／
復号化ＫＥＹを生成してもよい。
シフトレジスタに保持されている前記データのビット順
序を所定の順序に並び替えることにより、前記暗号化／
復号化ＫＥＹを生成してもよい。
【００２３】前記暗号化／復号化ＫＥＹ生成部は、前記
シフトレジスタに保持されている前記データをシフトす
る回数を変更することにより、新たな暗号化／復号化Ｋ
ＥＹを生成してもよい。
シフトレジスタに保持されている前記データをシフトす
る回数を変更することにより、新たな暗号化／復号化Ｋ
ＥＹを生成してもよい。
【００２４】前記記憶部と前記暗号化／復号化器とは、
単一の半導体チップ上に形成されていてもよい。
単一の半導体チップ上に形成されていてもよい。
【００２５】本発明のデータ転送システムは、データ処
理装置と、前記データ処理装置に着脱可能な記憶装置と
を備えたデータ転送システムであって、前記データ処理
装置は、前記記憶装置に記憶されたデータのうち前記デ
ータ処理装置によって処理されるべきデータを指定する
アドレスを出力する処理部と、前記処理部から出力され
た前記アドレスを暗号化し、前記暗号化されたアドレス
を前記記憶装置に送り、前記記憶装置から暗号化された
データを受け取り、前記暗号化されたデータを復号化す
る第１の暗号化／復号化器とを備え、前記第１の暗号化
／復号化器は、前記記憶装置から前記記憶装置に固有の
ＩＤ情報を受け取り、前記ＩＤ情報に基づいて初期値と
論理演算とを設定する設定部と、前記設定された初期値
に対して前記設定された論理演算を行うことにより、第
１の暗号化／復号化ＫＥＹを生成する第１の暗号化／復
号化ＫＥＹ生成部と、前記第１の暗号化／復号化ＫＥＹ
に基づいて前記アドレスを暗号化する第１の暗号化部
と、前記第１の暗号化／復号化ＫＥＹに基づいて前記暗
号化されたデータを復号化する第１の復号化部とを含
み、前記記憶装置は、データが記憶された記憶部であっ
て、前記アドレスに対応するデータを出力する記憶部
と、前記データ処理装置から暗号化されたアドレスを受
け取り、前記暗号化されたアドレスを復号化し、前記記
憶装置から出力された前記データを暗号化し、前記暗号
化されたデータを前記データ処理装置に送る第２の暗号
化／復号化器とを備え、前記第２の暗号化／復号化器
は、前記記憶装置に予め設定されている前記記憶装置に
固有のＩＤ情報に基づいて、第２の暗号化／復号化ＫＥ
Ｙを生成する第２の暗号化／復号化ＫＥＹ生成部と、前
記第２の暗号化／復号化ＫＥＹに基づいて前記暗号化さ
れたアドレスを復号化する第２の復号化部と、前記第２
の暗号化／復号化ＫＥＹに基づいて前記記憶装置から出
力された前記データを暗号化する第２の暗号化部とを含
み、これにより、上記目的が達成される。
理装置と、前記データ処理装置に着脱可能な記憶装置と
を備えたデータ転送システムであって、前記データ処理
装置は、前記記憶装置に記憶されたデータのうち前記デ
ータ処理装置によって処理されるべきデータを指定する
アドレスを出力する処理部と、前記処理部から出力され
た前記アドレスを暗号化し、前記暗号化されたアドレス
を前記記憶装置に送り、前記記憶装置から暗号化された
データを受け取り、前記暗号化されたデータを復号化す
る第１の暗号化／復号化器とを備え、前記第１の暗号化
／復号化器は、前記記憶装置から前記記憶装置に固有の
ＩＤ情報を受け取り、前記ＩＤ情報に基づいて初期値と
論理演算とを設定する設定部と、前記設定された初期値
に対して前記設定された論理演算を行うことにより、第
１の暗号化／復号化ＫＥＹを生成する第１の暗号化／復
号化ＫＥＹ生成部と、前記第１の暗号化／復号化ＫＥＹ
に基づいて前記アドレスを暗号化する第１の暗号化部
と、前記第１の暗号化／復号化ＫＥＹに基づいて前記暗
号化されたデータを復号化する第１の復号化部とを含
み、前記記憶装置は、データが記憶された記憶部であっ
て、前記アドレスに対応するデータを出力する記憶部
と、前記データ処理装置から暗号化されたアドレスを受
け取り、前記暗号化されたアドレスを復号化し、前記記
憶装置から出力された前記データを暗号化し、前記暗号
化されたデータを前記データ処理装置に送る第２の暗号
化／復号化器とを備え、前記第２の暗号化／復号化器
は、前記記憶装置に予め設定されている前記記憶装置に
固有のＩＤ情報に基づいて、第２の暗号化／復号化ＫＥ
Ｙを生成する第２の暗号化／復号化ＫＥＹ生成部と、前
記第２の暗号化／復号化ＫＥＹに基づいて前記暗号化さ
れたアドレスを復号化する第２の復号化部と、前記第２
の暗号化／復号化ＫＥＹに基づいて前記記憶装置から出
力された前記データを暗号化する第２の暗号化部とを含
み、これにより、上記目的が達成される。
【００２６】前記第１の暗号化／復号化ＫＥＹと、前記
第２の暗号化／復号化ＫＥＹとは、同等の論理に従って
生成されてもよい。
第２の暗号化／復号化ＫＥＹとは、同等の論理に従って
生成されてもよい。
【００２７】前記データ処理装置は、前記第１の暗号化
／復号化器と前記第２の暗号化／復号化器とを少なくと
も制御する制御部をさらに備えていてもよい。
／復号化器と前記第２の暗号化／復号化器とを少なくと
も制御する制御部をさらに備えていてもよい。
【００２８】前記制御部は、前記記憶装置が前記データ
処理装置に装着された際に、前記第１の暗号化／復号化
ＫＥＹと前記第２の暗号化／復号化ＫＥＹとをリセット
し、前記ＩＤ情報に基づいて同一の前記第１の暗号化／
復号化ＫＥＹと前記第２の暗号化／復号化ＫＥＹとが生
成されるように、前記第１の暗号化／復号化器と前記第
２の暗号化／復号化器とを制御してもよい。
処理装置に装着された際に、前記第１の暗号化／復号化
ＫＥＹと前記第２の暗号化／復号化ＫＥＹとをリセット
し、前記ＩＤ情報に基づいて同一の前記第１の暗号化／
復号化ＫＥＹと前記第２の暗号化／復号化ＫＥＹとが生
成されるように、前記第１の暗号化／復号化器と前記第
２の暗号化／復号化器とを制御してもよい。
【００２９】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
の実施の形態を説明する。
【００３０】図１は、本発明の実施の形態のデータ転送
システム１００の構成例を示す。
システム１００の構成例を示す。
【００３１】データ転送システム１００は、記憶装置１
と、データ処理装置２とを含む。記憶装置１は、データ
処理装置２に着脱可能に構成されている。データ処理装
置２には、同一規格の複数の記憶装置から選択される１
つの記憶装置１が装着される。
と、データ処理装置２とを含む。記憶装置１は、データ
処理装置２に着脱可能に構成されている。データ処理装
置２には、同一規格の複数の記憶装置から選択される１
つの記憶装置１が装着される。
【００３２】データ処理装置２は、装着された記憶装置
１に暗号化されたアドレスを出力する。記憶装置１は、
暗号化されたアドレスに対応する暗号化されたデータを
データ処理装置２に出力する。このように、記憶装置１
とデータ処理装置２との間で転送されるアドレスおよび
データを暗号化することによって、転送データから記憶
装置１に記憶されているデータの内容を知ることは困難
になる。
１に暗号化されたアドレスを出力する。記憶装置１は、
暗号化されたアドレスに対応する暗号化されたデータを
データ処理装置２に出力する。このように、記憶装置１
とデータ処理装置２との間で転送されるアドレスおよび
データを暗号化することによって、転送データから記憶
装置１に記憶されているデータの内容を知ることは困難
になる。
【００３３】記憶装置１は、例えば、ゲームプログラム
や各種データが記憶された家庭用ビデオゲーム用のゲー
ムカセットである。データ処理装置２は、例えば、家庭
用ビデオゲーム機である。家庭用ビデオゲーム機は、ゲ
ームカセットを装着するための差し込み口を有してい
る。ゲームカセットが家庭用ビデオゲーム機の差し込み
口に装着されると、ゲームカセットに記憶されているゲ
ームプログラムや各種データが家庭用ビデオゲーム機に
読み出され、家庭用ビデオゲーム機に接続されているテ
レビなどのディスプレイにゲーム画面が表示される。
や各種データが記憶された家庭用ビデオゲーム用のゲー
ムカセットである。データ処理装置２は、例えば、家庭
用ビデオゲーム機である。家庭用ビデオゲーム機は、ゲ
ームカセットを装着するための差し込み口を有してい
る。ゲームカセットが家庭用ビデオゲーム機の差し込み
口に装着されると、ゲームカセットに記憶されているゲ
ームプログラムや各種データが家庭用ビデオゲーム機に
読み出され、家庭用ビデオゲーム機に接続されているテ
レビなどのディスプレイにゲーム画面が表示される。
【００３４】記憶装置１は、記憶部１０と、暗号化／復
号化器１１とを含む。記憶部１０と暗号化／復号化器１
１とは、単一の半導体チップ（例えば、シリコンチッ
プ）上に形成されていることが好ましい。
号化器１１とを含む。記憶部１０と暗号化／復号化器１
１とは、単一の半導体チップ（例えば、シリコンチッ
プ）上に形成されていることが好ましい。
【００３５】記憶部１０には、記憶装置１に固有のＩＤ
情報（例えば、ＩＤ番号）と、プログラムや各種データ
とが予め記憶されている。ＩＤ情報は、例えば、同一規
格の記憶装置（製品）毎に割り振られる品番である。あ
るいは、ＩＤ情報は、複数の値から選択された値であっ
てもよい。ＩＤ情報は、記憶部１０の所定のアドレス
（例えば、「０番地」）に記憶される。記憶部１０は、
暗号化／復号化器１１からアドレスを受け取り、そのア
ドレスに対応する位置に記憶されているデータを暗号化
／復号化器１１に出力する。
情報（例えば、ＩＤ番号）と、プログラムや各種データ
とが予め記憶されている。ＩＤ情報は、例えば、同一規
格の記憶装置（製品）毎に割り振られる品番である。あ
るいは、ＩＤ情報は、複数の値から選択された値であっ
てもよい。ＩＤ情報は、記憶部１０の所定のアドレス
（例えば、「０番地」）に記憶される。記憶部１０は、
暗号化／復号化器１１からアドレスを受け取り、そのア
ドレスに対応する位置に記憶されているデータを暗号化
／復号化器１１に出力する。
【００３６】なお、本明細書では、用語「データ」は、
記憶部１０に記憶され得る任意のタイプの情報を意味す
るものとし、プログラムや各種データを含む包括的な用
語として理解される。
記憶部１０に記憶され得る任意のタイプの情報を意味す
るものとし、プログラムや各種データを含む包括的な用
語として理解される。
【００３７】暗号化／復号化器１１は、暗号化されたア
ドレスをデータ処理装置２から受け取り、その暗号化さ
れたアドレスを復号化することによりアドレスを生成す
る。そのアドレスは、記憶部１０に出力される。また、
暗号化／復号化器１１は、記憶部１０から出力されたデ
ータを受け取り、そのデータを暗号化することにより暗
号化されたデータを生成する。その暗号化されたデータ
は、データ処理装置２に出力される。
ドレスをデータ処理装置２から受け取り、その暗号化さ
れたアドレスを復号化することによりアドレスを生成す
る。そのアドレスは、記憶部１０に出力される。また、
暗号化／復号化器１１は、記憶部１０から出力されたデ
ータを受け取り、そのデータを暗号化することにより暗
号化されたデータを生成する。その暗号化されたデータ
は、データ処理装置２に出力される。
【００３８】データ処理装置２は、処理部２１と、暗号
化／復号化器２２とを含む。
化／復号化器２２とを含む。
【００３９】記憶装置１がデータ処理装置２に装着され
ると、記憶装置１内の暗号化／復号化器１１とデータ処
理装置２内の暗号化／復号化器２２とは互いに電気的に
接続された状態となる。例えば、暗号化／復号化器１１
と暗号化／復号化器２２とはコネクタ（図示せず）を介
して互いに電気的に接続され得る。
ると、記憶装置１内の暗号化／復号化器１１とデータ処
理装置２内の暗号化／復号化器２２とは互いに電気的に
接続された状態となる。例えば、暗号化／復号化器１１
と暗号化／復号化器２２とはコネクタ（図示せず）を介
して互いに電気的に接続され得る。
【００４０】処理部２１は、記憶装置１に記憶されてい
るデータのうちデータ処理装置２によって処理されるべ
きデータを指定するアドレスを出力する。
るデータのうちデータ処理装置２によって処理されるべ
きデータを指定するアドレスを出力する。
【００４１】暗号化／復号化器２２は、処理部２１から
出力されたアドレスを受け取り、そのアドレスを暗号化
することにより暗号化されたアドレスを生成する。その
暗号化されたアドレスは、記憶装置１に出力される。ま
た、暗号化／復号化器２２は、記憶装置１から出力され
た暗号化されたデータを受け取り、その暗号化されたデ
ータを復号化することによりデータを生成する。そのデ
ータは、処理部２１に出力される。
出力されたアドレスを受け取り、そのアドレスを暗号化
することにより暗号化されたアドレスを生成する。その
暗号化されたアドレスは、記憶装置１に出力される。ま
た、暗号化／復号化器２２は、記憶装置１から出力され
た暗号化されたデータを受け取り、その暗号化されたデ
ータを復号化することによりデータを生成する。そのデ
ータは、処理部２１に出力される。
【００４２】データ処理装置２は、暗号化／復号化器１
１と暗号化／復号化器２２と処理部２１とを制御する制
御部２０をさらに含んでいる。
１と暗号化／復号化器２２と処理部２１とを制御する制
御部２０をさらに含んでいる。
【００４３】制御部２０は、暗号生成コントローラ２３
を含む。暗号生成コントローラ２３は、暗号化／復号化
器１１における暗号化／復号化ＫＥＹの生成および変更
のタイミングと暗号化／復号化器２２における暗号化／
復号化ＫＥＹの生成および変更のタイミングとが同期す
るように、暗号化／復号化器１１および暗号化／復号化
器２２を制御する。
を含む。暗号生成コントローラ２３は、暗号化／復号化
器１１における暗号化／復号化ＫＥＹの生成および変更
のタイミングと暗号化／復号化器２２における暗号化／
復号化ＫＥＹの生成および変更のタイミングとが同期す
るように、暗号化／復号化器１１および暗号化／復号化
器２２を制御する。
【００４４】暗号生成コントローラ２３は、暗号化／復
号化器１１および暗号化／復号化器２２に共通の制御信
号を制御信号線４１を介して暗号化／復号化器１１およ
び暗号化／復号化器２２に供給し、暗号化／復号化器２
２のみに関連する制御信号を制御信号線４２を介して暗
号化／復号化器２２に供給する。
号化器１１および暗号化／復号化器２２に共通の制御信
号を制御信号線４１を介して暗号化／復号化器１１およ
び暗号化／復号化器２２に供給し、暗号化／復号化器２
２のみに関連する制御信号を制御信号線４２を介して暗
号化／復号化器２２に供給する。
【００４５】図２は、記憶装置１の暗号化／復号化器１
１の構成例を示す。
１の構成例を示す。
【００４６】暗号化／復号化器１１は、疑似乱数を生成
するＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈ
ｉｆｔ Ｒｅｇｉｓｔｅｒ）１２を含む。
するＬＦＳＲ（Ｌｉｎｅａｒ Ｆｅｅｄｂａｃｋ Ｓｈ
ｉｆｔ Ｒｅｇｉｓｔｅｒ）１２を含む。
【００４７】ＬＦＳＲ１２は、シフトレジスタに保持さ
れているＮビットのデータのうち選択されたいくつかの
ビットに対して排他的論理和（Ｅｘｃｌｕｓｉｖｅ Ｏ
Ｒ；以下、「ＥＯＲ」という）演算を行い、その演算結
果をシフトレジスタの入力にフィードバックする回路で
ある。シフトレジスタは、例えば、Ｄフリップフロップ
（ＤＦＦ）を直列に接続することによって構成される。
れているＮビットのデータのうち選択されたいくつかの
ビットに対して排他的論理和（Ｅｘｃｌｕｓｉｖｅ Ｏ
Ｒ；以下、「ＥＯＲ」という）演算を行い、その演算結
果をシフトレジスタの入力にフィードバックする回路で
ある。シフトレジスタは、例えば、Ｄフリップフロップ
（ＤＦＦ）を直列に接続することによって構成される。
【００４８】シフトレジスタに保持されているＮビット
のデータのうちいずれのビットに対してＥＯＲ演算を行
い、その演算結果をシフトレジスタのいずれのビット位
置にフィードバックするかにより、特性の異なる最大２
N−１の周期の擬似乱数（パターン）列を得ることがで
きる。ここで、最大である２N−１の周期を有する擬似
乱数列は、一般に、「Ｍ系列（Ｍａｘｉｍａｍ ｌｅｎ
ｇｔｈ Ｓｅｑｕｅｎｃｅｓ）」と呼ばれる。ここで、
Ｎは２以上の任意の整数である。
のデータのうちいずれのビットに対してＥＯＲ演算を行
い、その演算結果をシフトレジスタのいずれのビット位
置にフィードバックするかにより、特性の異なる最大２
N−１の周期の擬似乱数（パターン）列を得ることがで
きる。ここで、最大である２N−１の周期を有する擬似
乱数列は、一般に、「Ｍ系列（Ｍａｘｉｍａｍ ｌｅｎ
ｇｔｈ Ｓｅｑｕｅｎｃｅｓ）」と呼ばれる。ここで、
Ｎは２以上の任意の整数である。
【００４９】なお、シフトレジスタに保持されているＮ
ビットのデータのうちいずれのビットに対してＥＯＲ演
算を行うかは、（数１）に示されるＮ次の多項式によっ
て表すことができる。
ビットのデータのうちいずれのビットに対してＥＯＲ演
算を行うかは、（数１）に示されるＮ次の多項式によっ
て表すことができる。
【００５０】
【数１】 ただし、シフトレジスタに保持されているＮビットのデ
ータのうちｋ番目のビットをＥＯＲ演算に使用する場合
はａk＝１、シフトレジスタに保持されているＮビット
のデータのうちｋ番目のビットをＥＯＲ演算に使用しな
い場合はａk＝０とし、ａ0＝１およびａN＝１とされ
る。この多項式ｆ（ｘ）は、ＬＦＳＲ特性多項式と呼ば
れ、ＬＦＳＲが発生する擬似乱数の特性を表す。
ータのうちｋ番目のビットをＥＯＲ演算に使用する場合
はａk＝１、シフトレジスタに保持されているＮビット
のデータのうちｋ番目のビットをＥＯＲ演算に使用しな
い場合はａk＝０とし、ａ0＝１およびａN＝１とされ
る。この多項式ｆ（ｘ）は、ＬＦＳＲ特性多項式と呼ば
れ、ＬＦＳＲが発生する擬似乱数の特性を表す。
【００５１】例えば、Ｎ＝４の場合において、１番目の
ビットおよび４番目のビットに対してＥＯＲ演算を行う
場合には、ＬＦＳＲ特性多項式ｆ（ｘ）は、「ｘ4＋ｘ
＋１」と表される。
ビットおよび４番目のビットに対してＥＯＲ演算を行う
場合には、ＬＦＳＲ特性多項式ｆ（ｘ）は、「ｘ4＋ｘ
＋１」と表される。
【００５２】Ｍ系列を形成するためのＬＦＳＲ特性多項
式は限られているが、本発明では、得られる擬似乱数列
が特にＭ系列である必要はない。ただし、シフトレジス
タに保持されるＮビットのデータの初期値として、この
処理を繰り返してもシフトレジスタに保持されるＮビッ
トのデータに変化が起こらないデッドループ（またはス
タックステート）を起こすような値（例えば、「０・・
・０（ＡＬＬ０）」）を設定することは避けなければな
らない。
式は限られているが、本発明では、得られる擬似乱数列
が特にＭ系列である必要はない。ただし、シフトレジス
タに保持されるＮビットのデータの初期値として、この
処理を繰り返してもシフトレジスタに保持されるＮビッ
トのデータに変化が起こらないデッドループ（またはス
タックステート）を起こすような値（例えば、「０・・
・０（ＡＬＬ０）」）を設定することは避けなければな
らない。
【００５３】記憶部１０に記憶されているＩＤ情報に基
づいて、ＬＦＳＲのシフトレジスタに保持されるべきＮ
ビットのデータの初期値と、ＬＦＳＲ特性多項式とが予
め決定される。ＬＦＳＲ１２は、その予め決定されたＮ
ビットのデータの初期値とＬＦＳＲ特性多項式とを満た
す回路として形成される。
づいて、ＬＦＳＲのシフトレジスタに保持されるべきＮ
ビットのデータの初期値と、ＬＦＳＲ特性多項式とが予
め決定される。ＬＦＳＲ１２は、その予め決定されたＮ
ビットのデータの初期値とＬＦＳＲ特性多項式とを満た
す回路として形成される。
【００５４】図３は、ＬＦＳＲ１２の構成例を示す。Ｌ
ＦＳＲ１２は、Ｎビットのデータを保持するシフトレジ
スタ１８ａを有している。シフトレジスタ１８ａは、直
列に接続されたＮ個のＤフリップフロップ（ＤＦＦ）１
８から構成されている。
ＦＳＲ１２は、Ｎビットのデータを保持するシフトレジ
スタ１８ａを有している。シフトレジスタ１８ａは、直
列に接続されたＮ個のＤフリップフロップ（ＤＦＦ）１
８から構成されている。
【００５５】ＬＦＳＲ１２に初期値ロード信号が入力さ
れると、シフトレジスタ１８ａに保持されているＮビッ
トのデータが初期化される。そのＮビットのデータの初
期値は、Ｎ個のレジスタ１９に予め記憶されている。そ
のＮビットのデータの初期値は、記憶部１０に記憶され
ているＩＤ情報に基づいて予め決定されている。あるい
は、そのＮビットのデータの初期値は、Ｎ個のＤＦＦ１
８の各ビットに入力される初期値ロード信号が各ビット
の非同期セットあるいは非同期リセットのいずれかに接
続されている事で予め決定されている。
れると、シフトレジスタ１８ａに保持されているＮビッ
トのデータが初期化される。そのＮビットのデータの初
期値は、Ｎ個のレジスタ１９に予め記憶されている。そ
のＮビットのデータの初期値は、記憶部１０に記憶され
ているＩＤ情報に基づいて予め決定されている。あるい
は、そのＮビットのデータの初期値は、Ｎ個のＤＦＦ１
８の各ビットに入力される初期値ロード信号が各ビット
の非同期セットあるいは非同期リセットのいずれかに接
続されている事で予め決定されている。
【００５６】ＬＦＳＲ１２にシフトクロックが入力され
ると、シフトレジスタ１８ａに保持されているＮビット
のデータは、順次、１ビットずつ所定の方向にシフトさ
れる。シフト回数は、任意の回数に設定することが可能
である。
ると、シフトレジスタ１８ａに保持されているＮビット
のデータは、順次、１ビットずつ所定の方向にシフトさ
れる。シフト回数は、任意の回数に設定することが可能
である。
【００５７】記憶部１０に記憶されているＩＤ情報に基
づいて予め決定された選択規則に従って、シフトレジス
タ１８ａに保持されているＮビットのデータのうちのい
くつかのビットが選択され、選択されたビットに対して
ＥＯＲ演算が行われる。そのＥＯＲ演算の結果は、シフ
トレジスタ１８ａの１番目のビット（すなわち、１段目
のＤＦＦ１８）の入力にフィードバックされる。図３に
示される例では、シフトレジスタ１８ａに保持されてい
るＮビットのデータのうち、１番目のビットと３番目の
ビットとに対してＥＯＲ演算が行われ、そのＥＯＲ演算
の結果がシフトレジスタ１８ａの１番目のビットの入力
にフィードバックされる。ＥＯＲ演算素子１３が、１番
目のビットと３番目のビットとに対してＥＯＲ演算を行
うために使用される。
づいて予め決定された選択規則に従って、シフトレジス
タ１８ａに保持されているＮビットのデータのうちのい
くつかのビットが選択され、選択されたビットに対して
ＥＯＲ演算が行われる。そのＥＯＲ演算の結果は、シフ
トレジスタ１８ａの１番目のビット（すなわち、１段目
のＤＦＦ１８）の入力にフィードバックされる。図３に
示される例では、シフトレジスタ１８ａに保持されてい
るＮビットのデータのうち、１番目のビットと３番目の
ビットとに対してＥＯＲ演算が行われ、そのＥＯＲ演算
の結果がシフトレジスタ１８ａの１番目のビットの入力
にフィードバックされる。ＥＯＲ演算素子１３が、１番
目のビットと３番目のビットとに対してＥＯＲ演算を行
うために使用される。
【００５８】シフトレジスタ１８ａに保持されるＮビッ
トのデータの初期値と、シフトレジスタ１８ａに保持さ
れるＮビットのデータのうちのいずれのビットを選択し
てＥＯＲ演算を行うかを規定する選択規則とは、記憶部
１０に記憶されているＩＤ情報に基づいて一義的に決定
される。
トのデータの初期値と、シフトレジスタ１８ａに保持さ
れるＮビットのデータのうちのいずれのビットを選択し
てＥＯＲ演算を行うかを規定する選択規則とは、記憶部
１０に記憶されているＩＤ情報に基づいて一義的に決定
される。
【００５９】ＬＦＳＲ１２は、暗号生成コントローラ２
３から供給されるシフトクロックに同期して、ランダム
に設定される演算回数Ｍだけ、シフトレジスタ１８ａの
シフト演算およびＥＯＲ演算を繰り返す。繰り返し処理
の終了後、シフトレジスタ１８ａに含まれるＮ個のＤＦ
Ｆ１８から出力されるＮビットのデータが出力データＯ
ＵＴとしてＬＦＳＲ１２から出力される。出力データＯ
ＵＴは、疑似乱数を表す。
３から供給されるシフトクロックに同期して、ランダム
に設定される演算回数Ｍだけ、シフトレジスタ１８ａの
シフト演算およびＥＯＲ演算を繰り返す。繰り返し処理
の終了後、シフトレジスタ１８ａに含まれるＮ個のＤＦ
Ｆ１８から出力されるＮビットのデータが出力データＯ
ＵＴとしてＬＦＳＲ１２から出力される。出力データＯ
ＵＴは、疑似乱数を表す。
【００６０】図２を再び参照して、レジスタ（Ｋｅｙ＿
Ｒｅｇ）１４は、ＬＦＳＲ１２から出力される出力デー
タＯＵＴのビット順序を所定のビット順序に並び替える
ようにＬＦＳＲ１２に接続されている。Ｋｅｙ＿Ｒｅｇ
１４に保持されるＮビットのデータが、暗号化／復号化
ＫＥＹとされる。
Ｒｅｇ）１４は、ＬＦＳＲ１２から出力される出力デー
タＯＵＴのビット順序を所定のビット順序に並び替える
ようにＬＦＳＲ１２に接続されている。Ｋｅｙ＿Ｒｅｇ
１４に保持されるＮビットのデータが、暗号化／復号化
ＫＥＹとされる。
【００６１】なお、ＬＦＳＲ１２から出力される出力デ
ータＯＵＴのビット幅とＫｅｙ＿Ｒｅｇ１４のビット幅
とは、記憶部１０に入力されるアドレスのビット幅およ
び記憶部１０から出力されるデータのビット幅のうち大
きい方と同じもしくはそれ以上となっている。従って、
Ｋｅｙ＿Ｒｅｇ１４に保持されるＮビットのデータのう
ち、アドレスのビット幅またはデータのビット幅に応じ
て選択されたビットのデータが暗号化／復号化ＫＥＹと
され得る。
ータＯＵＴのビット幅とＫｅｙ＿Ｒｅｇ１４のビット幅
とは、記憶部１０に入力されるアドレスのビット幅およ
び記憶部１０から出力されるデータのビット幅のうち大
きい方と同じもしくはそれ以上となっている。従って、
Ｋｅｙ＿Ｒｅｇ１４に保持されるＮビットのデータのう
ち、アドレスのビット幅またはデータのビット幅に応じ
て選択されたビットのデータが暗号化／復号化ＫＥＹと
され得る。
【００６２】Ｋｅｙ＿Ｒｅｇ１４には、暗号生成コント
ローラ２３からＫＥＹリセット信号およびＫＥＹセット
クロックが供給される。ＫＥＹリセット信号に同期し
て、Ｋｅｙ＿Ｒｅｇ１４に保持されている暗号化／復号
化ＫＥＹがリセットされる。ＫＥＹセットクロックに同
期して、ＬＦＳＲ１２から出力される出力データＯＵＴ
がＫｅｙ＿Ｒｅｇ１４に取り込まれ、保持される。
ローラ２３からＫＥＹリセット信号およびＫＥＹセット
クロックが供給される。ＫＥＹリセット信号に同期し
て、Ｋｅｙ＿Ｒｅｇ１４に保持されている暗号化／復号
化ＫＥＹがリセットされる。ＫＥＹセットクロックに同
期して、ＬＦＳＲ１２から出力される出力データＯＵＴ
がＫｅｙ＿Ｒｅｇ１４に取り込まれ、保持される。
【００６３】ＫＥＹセットクロックは、暗号生成コント
ローラ２３から定期的または不定期的に出力される。暗
号化／復号化ＫＥＹは、ＫＥＹセットクロックに応答し
て、定期的または不定期的に更新される。
ローラ２３から定期的または不定期的に出力される。暗
号化／復号化ＫＥＹは、ＫＥＹセットクロックに応答し
て、定期的または不定期的に更新される。
【００６４】このように、ＬＦＳＲ１２およびＫｅｙ＿
Ｒｅｇ１４は、記憶装置１に予め設定されている記憶装
置１に固有のＩＤ情報に基づいて、暗号化／復号化ＫＥ
Ｙを生成する暗号化／復号化ＫＥＹ生成部として機能す
る。
Ｒｅｇ１４は、記憶装置１に予め設定されている記憶装
置１に固有のＩＤ情報に基づいて、暗号化／復号化ＫＥ
Ｙを生成する暗号化／復号化ＫＥＹ生成部として機能す
る。
【００６５】Ｋｅｙ＿Ｒｅｇ１４に保持される暗号化／
復号化ＫＥＹは、復号化ＥＯＲゲート列１５と暗号化Ｅ
ＯＲゲート列１７とに与えられる。
復号化ＫＥＹは、復号化ＥＯＲゲート列１５と暗号化Ｅ
ＯＲゲート列１７とに与えられる。
【００６６】復号化ＥＯＲゲート列１５は、暗号化され
たアドレスをデータ処理装置２から受け取り、暗号化／
復号化ＫＥＹをＫｅｙ＿Ｒｅｇ１４から受け取り、暗号
化されたアドレスの各ビットと暗号化／復号化ＫＥＹの
各ビットとに対してＥＯＲ演算を行うことにより、暗号
化されたアドレスを復号化する。
たアドレスをデータ処理装置２から受け取り、暗号化／
復号化ＫＥＹをＫｅｙ＿Ｒｅｇ１４から受け取り、暗号
化されたアドレスの各ビットと暗号化／復号化ＫＥＹの
各ビットとに対してＥＯＲ演算を行うことにより、暗号
化されたアドレスを復号化する。
【００６７】このように、復号化ＥＯＲゲート列１５
は、暗号化／復号化ＫＥＹに基づいて暗号化されたアド
レスを復号化する復号化部として機能する。
は、暗号化／復号化ＫＥＹに基づいて暗号化されたアド
レスを復号化する復号化部として機能する。
【００６８】復号化ＥＯＲゲート列１５によるＥＯＲ演
算結果は、セレクタ１６に与えられる。セレクタ１６
は、Ｋｅｙ＿Ｒｅｇ１４に保持されている暗号化／復号
化ＫＥＹを参照して、暗号化／復号化ＫＥＹが「ＡＬＬ
０」（すべてのビットが「０」であり、暗号化／復号化
ＫＥＹが設定されていない状態）である場合には、「０
番地」のアドレスを記憶部１０に出力し、暗号化／復号
化ＫＥＹが「ＡＬＬ０」でない場合には、復号化ＥＯＲ
ゲート列１５から出力されるアドレスを記憶部１０に出
力する。
算結果は、セレクタ１６に与えられる。セレクタ１６
は、Ｋｅｙ＿Ｒｅｇ１４に保持されている暗号化／復号
化ＫＥＹを参照して、暗号化／復号化ＫＥＹが「ＡＬＬ
０」（すべてのビットが「０」であり、暗号化／復号化
ＫＥＹが設定されていない状態）である場合には、「０
番地」のアドレスを記憶部１０に出力し、暗号化／復号
化ＫＥＹが「ＡＬＬ０」でない場合には、復号化ＥＯＲ
ゲート列１５から出力されるアドレスを記憶部１０に出
力する。
【００６９】記憶部１０は、セレクタ１６から出力され
るアドレスに対応する位置に格納されているデータを出
力する。
るアドレスに対応する位置に格納されているデータを出
力する。
【００７０】暗号化ＥＯＲゲート列１７は、記憶部１０
から出力されたデータを受け取り、暗号化／復号化ＫＥ
ＹをＫｅｙ＿Ｒｅｇ１４から受け取り、記憶部１０から
出力されたデータの各ビットと暗号化／復号化ＫＥＹの
各ビットとに対してＥＯＲ演算を行うことにより、記憶
部１０から出力されたデータを暗号化する。
から出力されたデータを受け取り、暗号化／復号化ＫＥ
ＹをＫｅｙ＿Ｒｅｇ１４から受け取り、記憶部１０から
出力されたデータの各ビットと暗号化／復号化ＫＥＹの
各ビットとに対してＥＯＲ演算を行うことにより、記憶
部１０から出力されたデータを暗号化する。
【００７１】このように、暗号化ＥＯＲゲート列１７
は、暗号化／復号化ＫＥＹに基づいて記憶部１０から出
力されたデータを暗号化する暗号化部として機能する。
は、暗号化／復号化ＫＥＹに基づいて記憶部１０から出
力されたデータを暗号化する暗号化部として機能する。
【００７２】上述したように、Ｋｅｙ＿Ｒｅｇ１４に保
持されている暗号化／復号化ＫＥＹが「ＡＬＬ０」であ
る場合には、セレクタ１６は、復号化ＥＯＲゲート列１
５から出力されるアドレスにかかわらず、「０番地」の
アドレスを記憶部１０に出力する。記憶部１０は、「０
番地」のアドレスに対して「０番地」に記憶されている
ＩＤ情報を出力する。この場合、暗号化ＥＯＲゲート列
１７は、「ＡＬＬ０」とＩＤ情報とに対してＥＯＲ演算
を行うことになる。その結果、暗号化ＥＯＲゲート列１
７からＩＤ情報が出力される。
持されている暗号化／復号化ＫＥＹが「ＡＬＬ０」であ
る場合には、セレクタ１６は、復号化ＥＯＲゲート列１
５から出力されるアドレスにかかわらず、「０番地」の
アドレスを記憶部１０に出力する。記憶部１０は、「０
番地」のアドレスに対して「０番地」に記憶されている
ＩＤ情報を出力する。この場合、暗号化ＥＯＲゲート列
１７は、「ＡＬＬ０」とＩＤ情報とに対してＥＯＲ演算
を行うことになる。その結果、暗号化ＥＯＲゲート列１
７からＩＤ情報が出力される。
【００７３】図４は、データ処理装置２の暗号化／復号
化器２２の構成例を示す。
化器２２の構成例を示す。
【００７４】暗号化／復号化器２２は、記憶装置１から
出力されたＩＤ情報を保持するレジスタ（ＩＤ＿Ｒｅ
ｇ）３６と、ＩＤ＿Ｒｅｇ３６に保持されたＩＤ情報に
基づいて、疑似乱数を生成するための初期値とＬＦＳＲ
特性多項式とを決定するＬＦＳＲ初期値特性多項式設定
部２４とを含む。
出力されたＩＤ情報を保持するレジスタ（ＩＤ＿Ｒｅ
ｇ）３６と、ＩＤ＿Ｒｅｇ３６に保持されたＩＤ情報に
基づいて、疑似乱数を生成するための初期値とＬＦＳＲ
特性多項式とを決定するＬＦＳＲ初期値特性多項式設定
部２４とを含む。
【００７５】記憶装置１がデータ処理装置２に装着され
ると、記憶装置１からデータ処理装置２にＩＤ情報が転
送される。このＩＤ情報は、暗号化されていない状態で
転送される。
ると、記憶装置１からデータ処理装置２にＩＤ情報が転
送される。このＩＤ情報は、暗号化されていない状態で
転送される。
【００７６】ＩＤ＿Ｒｅｇ３６は、暗号生成コントロー
ラ２３から供給されるＩＤセット信号に同期して、記憶
装置１から転送されたＩＤ情報を取り込み、保持する。
ＩＤ＿Ｒｅｇ３６に保持されたＩＤ情報は、ＬＦＳＲ初
期値特性多項式設定部２４に出力される。
ラ２３から供給されるＩＤセット信号に同期して、記憶
装置１から転送されたＩＤ情報を取り込み、保持する。
ＩＤ＿Ｒｅｇ３６に保持されたＩＤ情報は、ＬＦＳＲ初
期値特性多項式設定部２４に出力される。
【００７７】ＬＦＳＲ初期値特性多項式設定部２４にお
いて、ＩＤ情報に基づいて疑似乱数を生成するための初
期値とＬＦＳＲ特性多項式とを決定する際に使用される
論理は、記憶装置１の暗号化／復号化器１１に設けられ
たＬＦＳＲ１２において、ＩＤ情報に基づいて疑似乱数
を生成するための初期値とＬＦＳＲ特性多項式とを予め
決定する際に使用された論理と同等である。ＬＦＳＲ１
２では、ＩＤ情報に基づき予め決定された疑似乱数を生
成するための初期値とＬＦＳＲ特性多項式とを実現する
回路がＬＦＳＲ１２内に作り込まれているのに対し、Ｌ
ＦＳＲ初期値特性多項式設定部２４では、ＩＤ情報に基
づき決定された疑似乱数を生成するための初期値とＬＦ
ＳＲ特性多項式とを示す制御信号ＳＥＬＢＵＳがＬＦＳ
Ｒ２５に出力される。
いて、ＩＤ情報に基づいて疑似乱数を生成するための初
期値とＬＦＳＲ特性多項式とを決定する際に使用される
論理は、記憶装置１の暗号化／復号化器１１に設けられ
たＬＦＳＲ１２において、ＩＤ情報に基づいて疑似乱数
を生成するための初期値とＬＦＳＲ特性多項式とを予め
決定する際に使用された論理と同等である。ＬＦＳＲ１
２では、ＩＤ情報に基づき予め決定された疑似乱数を生
成するための初期値とＬＦＳＲ特性多項式とを実現する
回路がＬＦＳＲ１２内に作り込まれているのに対し、Ｌ
ＦＳＲ初期値特性多項式設定部２４では、ＩＤ情報に基
づき決定された疑似乱数を生成するための初期値とＬＦ
ＳＲ特性多項式とを示す制御信号ＳＥＬＢＵＳがＬＦＳ
Ｒ２５に出力される。
【００７８】ＬＦＳＲ２５は、シフトレジスタ３０と、
ＬＦＳＲフィードバック等価論理形成部３１とを含む。
ＬＦＳＲフィードバック等価論理形成部３１とを含む。
【００７９】図５（ａ）は、シフトレジスタ３０および
ＬＦＳＲフィードバック等価論理形成部３１の構成例を
示す。
ＬＦＳＲフィードバック等価論理形成部３１の構成例を
示す。
【００８０】ＬＦＳＲ初期値特性多項式設定部２４によ
って決定された疑似乱数を生成するための初期値は、シ
フトレジスタ３０に保持されるＮビットのデータの初期
値としてシフトレジスタ３０に設定される。
って決定された疑似乱数を生成するための初期値は、シ
フトレジスタ３０に保持されるＮビットのデータの初期
値としてシフトレジスタ３０に設定される。
【００８１】ＬＦＳＲフィードバック等価論理形成部３
１は、ＬＦＳＲ特性多項式と等価な論理合成ゲートを形
成するための複数のＬＦＳＲフィードバック等価論理形
成用ゲート素子３３を有している。複数のＬＦＳＲフィ
ードバック等価論理形成用ゲート素子３３のそれぞれ
は、入力端子Ａと、入力端子Ｂと、出力端子Ｙと、セレ
クト信号入力端子Ｓとを有している。
１は、ＬＦＳＲ特性多項式と等価な論理合成ゲートを形
成するための複数のＬＦＳＲフィードバック等価論理形
成用ゲート素子３３を有している。複数のＬＦＳＲフィ
ードバック等価論理形成用ゲート素子３３のそれぞれ
は、入力端子Ａと、入力端子Ｂと、出力端子Ｙと、セレ
クト信号入力端子Ｓとを有している。
【００８２】図５（ｂ）は、ＬＦＳＲフィードバック等
価論理形成用ゲート素子３３の構成例を示す。ＬＦＳＲ
フィードバック等価論理形成用ゲート素子３３は、ＥＯ
Ｒ演算素子３４と、４−１セレクタ３５とを含む。
価論理形成用ゲート素子３３の構成例を示す。ＬＦＳＲ
フィードバック等価論理形成用ゲート素子３３は、ＥＯ
Ｒ演算素子３４と、４−１セレクタ３５とを含む。
【００８３】４−１セレクタ３５は、セレクト信号入力
端子Ｓに入力されるセレクト信号に従って、４つの入力
信号のうちの１つを選択する。４つの入力信号は、入力
端子Ａから入力される信号、入力端子Ｂから入力される
信号、入力端子Ａから入力される信号と入力端子Ｂから
入力される信号とに対してＥＯＲ演算素子３４によるＥ
ＯＲ演算を行った結果を示す信号、論理φを示す信号で
ある。４−１セレクタ３５によって選択された信号は、
出力端子Ｙから出力される。
端子Ｓに入力されるセレクト信号に従って、４つの入力
信号のうちの１つを選択する。４つの入力信号は、入力
端子Ａから入力される信号、入力端子Ｂから入力される
信号、入力端子Ａから入力される信号と入力端子Ｂから
入力される信号とに対してＥＯＲ演算素子３４によるＥ
ＯＲ演算を行った結果を示す信号、論理φを示す信号で
ある。４−１セレクタ３５によって選択された信号は、
出力端子Ｙから出力される。
【００８４】セレクト信号は、ＬＦＳＲ初期値特性多項
式設定部２４から出力される制御信号ＳＥＬＢＵＳの一
部である。セレクト信号は、ＬＦＳＲ初期値特性多項式
設定部２４によって決定されたＬＦＳＲ特性多項式に基
づいている。
式設定部２４から出力される制御信号ＳＥＬＢＵＳの一
部である。セレクト信号は、ＬＦＳＲ初期値特性多項式
設定部２４によって決定されたＬＦＳＲ特性多項式に基
づいている。
【００８５】図５（ａ）を再び参照して、ＬＦＳＲフィ
ードバック等価論理形成部３１は、ピラミッド型の複数
の階層に配列された複数のＬＦＳＲフィードバック等価
論理形成用ゲート素子３３を含む。その複数の階層の最
下位層には、Ｎ／２個のＬＦＳＲフィードバック等価論
理形成用ゲート素子３３が並列に並び、隣接する２つの
ＬＦＳＲフィードバック等価論理形成用ゲート素子３３
の出力端子Ｙからの出力が、上位層のＬＦＳＲフィード
バック等価論理形成用ゲート素子３３の入力端子Ａおよ
び入力端子Ｂに入力される。
ードバック等価論理形成部３１は、ピラミッド型の複数
の階層に配列された複数のＬＦＳＲフィードバック等価
論理形成用ゲート素子３３を含む。その複数の階層の最
下位層には、Ｎ／２個のＬＦＳＲフィードバック等価論
理形成用ゲート素子３３が並列に並び、隣接する２つの
ＬＦＳＲフィードバック等価論理形成用ゲート素子３３
の出力端子Ｙからの出力が、上位層のＬＦＳＲフィード
バック等価論理形成用ゲート素子３３の入力端子Ａおよ
び入力端子Ｂに入力される。
【００８６】ＬＦＳＲフィードバック等価論理形成部３
１は、暗号生成コントローラ２３から供給される初期値
ロード信号に同期して、ＬＦＳＲ初期値特性多項式設定
部２４によって決定された疑似乱数を発生させるための
初期値をシフトレジスタ３０に設定する。
１は、暗号生成コントローラ２３から供給される初期値
ロード信号に同期して、ＬＦＳＲ初期値特性多項式設定
部２４によって決定された疑似乱数を発生させるための
初期値をシフトレジスタ３０に設定する。
【００８７】シフトレジスタ３０は、直列に接続された
Ｎ個のセットリセット付きＤフリップフロップ（ＤＦ
Ｆ）３２から構成されている。
Ｎ個のセットリセット付きＤフリップフロップ（ＤＦ
Ｆ）３２から構成されている。
【００８８】シフトレジスタ３０にシフトクロックが入
力されると、シフトレジスタ３０に保持されているＮビ
ットのデータは、順次、１ビットずつ所定の方向にシフ
トされる。例えば、シフトクロックに同期して、Ｋ番目
のＤＦＦ３２に保持されていたビットは、（Ｋ＋１）番
目のＤＦＦ３２にシフトされると同時に、（Ｋ＋１）番
目のＤＦＦ３２に保持されていたビットは、（Ｋ＋２）
番目のＤＦＦ３２にシフトされる。このように、シフト
クロックに同期して、シフトレジスタ３０に保持される
データのすべてのビットが同時にシフトされる。
力されると、シフトレジスタ３０に保持されているＮビ
ットのデータは、順次、１ビットずつ所定の方向にシフ
トされる。例えば、シフトクロックに同期して、Ｋ番目
のＤＦＦ３２に保持されていたビットは、（Ｋ＋１）番
目のＤＦＦ３２にシフトされると同時に、（Ｋ＋１）番
目のＤＦＦ３２に保持されていたビットは、（Ｋ＋２）
番目のＤＦＦ３２にシフトされる。このように、シフト
クロックに同期して、シフトレジスタ３０に保持される
データのすべてのビットが同時にシフトされる。
【００８９】Ｎ個のＤＦＦ３２から出力される出力信号
ＳＯＵＴ（１）〜（Ｎ）のそれぞれは、ＬＦＳＲフィー
ドバック等価論理形成部３１の最下位層に配置されてい
るＬＦＳＲフィードバック等価論理形成用ゲート素子３
３に入力される。例えば、出力信号ＳＯＵＴ（１）およ
び（２）は、それぞれ、ＬＦＳＲフィードバック等価論
理形成用ゲート素子３３の入力端子Ａおよび入力端子Ｂ
に入力される。そのＬＦＳＲフィードバック等価論理形
成用ゲート素子３３のセレクト信号入力端子Ｓに入力さ
れるセレクト信号に応じて、４−１セレクタ３５に入力
される４つの信号のうちの１つの信号が選択される。選
択された信号は、そのＬＦＳＲフィードバック等価論理
形成用ゲート素子３３の出力端子Ｙから出力される。そ
のＬＦＳＲフィードバック等価論理形成用ゲート素子３
３の出力端子Ｙから出力された信号は、上位層のＬＦＳ
Ｒフィードバック等価論理形成用ゲート素子３３の入力
端子Ａまたは入力端子Ｂに入力される。このような処理
が、ＬＦＳＲフィードバック等価論理形成部３１の最上
位層に向かって繰り返される。その結果、最上位層の１
つのＬＦＳＲフィードバック等価論理形成用ゲート素子
３３から１ビットが出力される。この１ビットの値は、
制御信号ＦＢＩＮとして、シフトレジスタ３０に保持さ
れるＮビットのデータのうちの１番目のビット（すなわ
ち、１段目のＤＦＦ３２）の入力にフィードバックされ
る。
ＳＯＵＴ（１）〜（Ｎ）のそれぞれは、ＬＦＳＲフィー
ドバック等価論理形成部３１の最下位層に配置されてい
るＬＦＳＲフィードバック等価論理形成用ゲート素子３
３に入力される。例えば、出力信号ＳＯＵＴ（１）およ
び（２）は、それぞれ、ＬＦＳＲフィードバック等価論
理形成用ゲート素子３３の入力端子Ａおよび入力端子Ｂ
に入力される。そのＬＦＳＲフィードバック等価論理形
成用ゲート素子３３のセレクト信号入力端子Ｓに入力さ
れるセレクト信号に応じて、４−１セレクタ３５に入力
される４つの信号のうちの１つの信号が選択される。選
択された信号は、そのＬＦＳＲフィードバック等価論理
形成用ゲート素子３３の出力端子Ｙから出力される。そ
のＬＦＳＲフィードバック等価論理形成用ゲート素子３
３の出力端子Ｙから出力された信号は、上位層のＬＦＳ
Ｒフィードバック等価論理形成用ゲート素子３３の入力
端子Ａまたは入力端子Ｂに入力される。このような処理
が、ＬＦＳＲフィードバック等価論理形成部３１の最上
位層に向かって繰り返される。その結果、最上位層の１
つのＬＦＳＲフィードバック等価論理形成用ゲート素子
３３から１ビットが出力される。この１ビットの値は、
制御信号ＦＢＩＮとして、シフトレジスタ３０に保持さ
れるＮビットのデータのうちの１番目のビット（すなわ
ち、１段目のＤＦＦ３２）の入力にフィードバックされ
る。
【００９０】シフトレジスタ３０は、暗号生成コントロ
ーラ２３から供給されるシフトクロックに同期して、ラ
ンダムに設定される演算回数Ｍだけ、シフトレジスタ３
０のシフト演算およびＥＯＲ演算を繰り返す。繰り返し
処理の終了後、シフトレジスタ３０に含まれるＮ個のＤ
ＦＦ３２から出力されるＮビットのデータが出力データ
ＳＯＵＴとしてＬＦＳＲ２５から出力される。出力デー
タＳＯＵＴは、疑似乱数を表す。
ーラ２３から供給されるシフトクロックに同期して、ラ
ンダムに設定される演算回数Ｍだけ、シフトレジスタ３
０のシフト演算およびＥＯＲ演算を繰り返す。繰り返し
処理の終了後、シフトレジスタ３０に含まれるＮ個のＤ
ＦＦ３２から出力されるＮビットのデータが出力データ
ＳＯＵＴとしてＬＦＳＲ２５から出力される。出力デー
タＳＯＵＴは、疑似乱数を表す。
【００９１】なお、シフトレジスタ３０に入力されるシ
フトクロックは、ＬＦＳＲ１２に入力されるシフトクロ
ックと同一の信号である。
フトクロックは、ＬＦＳＲ１２に入力されるシフトクロ
ックと同一の信号である。
【００９２】このように、ＬＦＳＲ２５は、ＬＦＳＲ１
２における論理演算と同等の論理演算に従って、ＬＦＳ
Ｒ１２によって生成される疑似乱数と同等の疑似乱数を
生成する。
２における論理演算と同等の論理演算に従って、ＬＦＳ
Ｒ１２によって生成される疑似乱数と同等の疑似乱数を
生成する。
【００９３】ＬＦＳＲ２５およびＬＦＳＲ１２において
擬似乱数を生成するために実施されるシフト演算の回数
Ｍは、暗号生成コントローラ２３によってランダムに設
定される。シフト演算の回数Ｍは、例えば、タイマーに
よって計時される時間に基づいて設定される。
擬似乱数を生成するために実施されるシフト演算の回数
Ｍは、暗号生成コントローラ２３によってランダムに設
定される。シフト演算の回数Ｍは、例えば、タイマーに
よって計時される時間に基づいて設定される。
【００９４】図４を再び参照して、レジスタ（Ｋｅｙ＿
Ｒｅｇ）２７は、ＬＦＳＲ２５から出力される出力デー
タＳＯＵＴのビット順序を所定のビット順序に並び替え
るようにＬＦＳＲ２５に接続されている。Ｋｅｙ＿Ｒｅ
ｇ２７に保持されるＮビットのデータが、暗号化／復号
化ＫＥＹとされる。
Ｒｅｇ）２７は、ＬＦＳＲ２５から出力される出力デー
タＳＯＵＴのビット順序を所定のビット順序に並び替え
るようにＬＦＳＲ２５に接続されている。Ｋｅｙ＿Ｒｅ
ｇ２７に保持されるＮビットのデータが、暗号化／復号
化ＫＥＹとされる。
【００９５】なお、ＬＦＳＲ２５から出力される出力デ
ータＳＯＵＴのビット幅とＫｅｙ＿Ｒｅｇ２７のビット
幅とは、処理部２１から出力されるアドレスのビット幅
および処理部２１に入力されるデータのビット幅のうち
大きい方と同じもしくはそれ以上となっている。従っ
て、Ｋｅｙ＿Ｒｅｇ２７に保持されるＮビットのデータ
のうち、アドレスのビット幅またはデータのビット幅に
応じて選択されたビットのデータが暗号化／復号化ＫＥ
Ｙとされ得る。
ータＳＯＵＴのビット幅とＫｅｙ＿Ｒｅｇ２７のビット
幅とは、処理部２１から出力されるアドレスのビット幅
および処理部２１に入力されるデータのビット幅のうち
大きい方と同じもしくはそれ以上となっている。従っ
て、Ｋｅｙ＿Ｒｅｇ２７に保持されるＮビットのデータ
のうち、アドレスのビット幅またはデータのビット幅に
応じて選択されたビットのデータが暗号化／復号化ＫＥ
Ｙとされ得る。
【００９６】Ｋｅｙ＿Ｒｅｇ２７には、暗号生成コント
ローラ２３からＫＥＹリセット信号およびＫＥＹセット
クロックが供給される。ＫＥＹリセット信号に同期し
て、Ｋｅｙ＿Ｒｅｇ２７に保持されている暗号化／復号
化ＫＥＹがリセットされる。ＫＥＹセットクロックに同
期して、ＬＦＳＲ２５から出力される出力データＳＯＵ
ＴがＫｅｙ＿Ｒｅｇ２７に取り込まれ、保持される。
ローラ２３からＫＥＹリセット信号およびＫＥＹセット
クロックが供給される。ＫＥＹリセット信号に同期し
て、Ｋｅｙ＿Ｒｅｇ２７に保持されている暗号化／復号
化ＫＥＹがリセットされる。ＫＥＹセットクロックに同
期して、ＬＦＳＲ２５から出力される出力データＳＯＵ
ＴがＫｅｙ＿Ｒｅｇ２７に取り込まれ、保持される。
【００９７】なお、Ｋｅｙ＿Ｒｅｇ２７に入力されるＫ
ＥＹセットクロックは、Ｋｅｙ＿Ｒｅｇ１４に入力され
るＫＥＹセットクロックと同一の信号である。
ＥＹセットクロックは、Ｋｅｙ＿Ｒｅｇ１４に入力され
るＫＥＹセットクロックと同一の信号である。
【００９８】このように、ＩＤ＿Ｒｅｇ３６およびＬＦ
ＳＲ初期値特性多項式設定部２４は、記憶装置１に固有
のＩＤ情報に基づいて、初期値と論理演算とを設定する
設定部として機能する。また、ＬＦＳＲ２５およびＫｅ
ｙ＿Ｒｅｇ２７は、設定された初期値に対して設定され
た論理演算を行うことにより、暗号化／復号化ＫＥＹを
生成する暗号化／復号化ＫＥＹ生成部として機能する。
ＳＲ初期値特性多項式設定部２４は、記憶装置１に固有
のＩＤ情報に基づいて、初期値と論理演算とを設定する
設定部として機能する。また、ＬＦＳＲ２５およびＫｅ
ｙ＿Ｒｅｇ２７は、設定された初期値に対して設定され
た論理演算を行うことにより、暗号化／復号化ＫＥＹを
生成する暗号化／復号化ＫＥＹ生成部として機能する。
【００９９】Ｋｅｙ＿Ｒｅｇ２７に保持される暗号化／
復号化ＫＥＹは、復号化ＥＯＲゲート列２８と暗号化Ｅ
ＯＲゲート列２９とに与えられる。
復号化ＫＥＹは、復号化ＥＯＲゲート列２８と暗号化Ｅ
ＯＲゲート列２９とに与えられる。
【０１００】復号化ＥＯＲゲート列２８は、暗号化され
たデータを記憶装置１から受け取り、暗号化／復号化Ｋ
ＥＹをＫｅｙ＿Ｒｅｇ２７から受け取り、暗号化された
データの各ビットと暗号化／復号化ＫＥＹの各ビットと
に対してＥＯＲ演算を行うことにより、暗号化されたデ
ータを復号化する。
たデータを記憶装置１から受け取り、暗号化／復号化Ｋ
ＥＹをＫｅｙ＿Ｒｅｇ２７から受け取り、暗号化された
データの各ビットと暗号化／復号化ＫＥＹの各ビットと
に対してＥＯＲ演算を行うことにより、暗号化されたデ
ータを復号化する。
【０１０１】このように、復号化ＥＯＲゲート列２８
は、暗号化／復号化ＫＥＹに基づいて暗号化されたデー
タを復号化する復号化部として機能する。
は、暗号化／復号化ＫＥＹに基づいて暗号化されたデー
タを復号化する復号化部として機能する。
【０１０２】暗号化ＥＯＲゲート列２９は、処理部２１
から出力されたアドレスを受け取り、暗号化／復号化Ｋ
ＥＹをＫｅｙ＿Ｒｅｇ２７から受け取り、処理部２１か
ら出力されたアドレスの各ビットと暗号化／復号化ＫＥ
Ｙの各ビットとに対してＥＯＲ演算を行うことにより、
処理部２１から出力されたアドレスを暗号化する。
から出力されたアドレスを受け取り、暗号化／復号化Ｋ
ＥＹをＫｅｙ＿Ｒｅｇ２７から受け取り、処理部２１か
ら出力されたアドレスの各ビットと暗号化／復号化ＫＥ
Ｙの各ビットとに対してＥＯＲ演算を行うことにより、
処理部２１から出力されたアドレスを暗号化する。
【０１０３】このように、暗号化ＥＯＲゲート列２９
は、暗号化／復号化ＫＥＹに基づいて処理部２１から出
力されたアドレスを暗号化する暗号化部として機能す
る。
は、暗号化／復号化ＫＥＹに基づいて処理部２１から出
力されたアドレスを暗号化する暗号化部として機能す
る。
【０１０４】次に、図６を参照して、記憶装置１とデー
タ処理装置２とを含むデータ転送システム１００の動作
を説明する。
タ処理装置２とを含むデータ転送システム１００の動作
を説明する。
【０１０５】記憶装置１がデータ処理装置２に装着され
ると、ハードリセットが行われる。このハードリセット
に応答して、制御部２０の暗号生成コントローラ２３
は、「ＫＥＹリセット信号」を暗号化／復号化器２２に
設けられたＫｅｙ＿Ｒｅｇ２７と暗号化／復号化器１１
に設けられたＫｅｙ＿Ｒｅｇ１４に出力する（図６
（ｂ））。その結果、Ｋｅｙ＿Ｒｅｇ１４およびＫｅｙ
＿Ｒｅｇ２７に保持されるデータは、それぞれ、「ＡＬ
Ｌ０」にリセットされる（図６（ａ））。Ｋｅｙ＿Ｒｅ
ｇ１４およびＫｅｙ＿Ｒｅｇ２７に保持されるデータが
「ＡＬＬ０」であることは、暗号化／復号化ＫＥＹがリ
セットされた状態であることを示す。
ると、ハードリセットが行われる。このハードリセット
に応答して、制御部２０の暗号生成コントローラ２３
は、「ＫＥＹリセット信号」を暗号化／復号化器２２に
設けられたＫｅｙ＿Ｒｅｇ２７と暗号化／復号化器１１
に設けられたＫｅｙ＿Ｒｅｇ１４に出力する（図６
（ｂ））。その結果、Ｋｅｙ＿Ｒｅｇ１４およびＫｅｙ
＿Ｒｅｇ２７に保持されるデータは、それぞれ、「ＡＬ
Ｌ０」にリセットされる（図６（ａ））。Ｋｅｙ＿Ｒｅ
ｇ１４およびＫｅｙ＿Ｒｅｇ２７に保持されるデータが
「ＡＬＬ０」であることは、暗号化／復号化ＫＥＹがリ
セットされた状態であることを示す。
【０１０６】Ｋｅｙ＿Ｒｅｇ１４に「ＡＬＬ０」が保持
されると、セレクタ１６は、復号化ＥＯＲゲート列１５
から出力されるアドレスにかかわらず、「０番地」のア
ドレスを記憶部１０に出力する。
されると、セレクタ１６は、復号化ＥＯＲゲート列１５
から出力されるアドレスにかかわらず、「０番地」のア
ドレスを記憶部１０に出力する。
【０１０７】記憶部１０は、「０番地」のアドレスに記
憶されたＩＤ情報を出力する。ＩＤ情報は、暗号化ＥＯ
Ｒゲート列１７を介してデータ処理装置２に転送され
る。
憶されたＩＤ情報を出力する。ＩＤ情報は、暗号化ＥＯ
Ｒゲート列１７を介してデータ処理装置２に転送され
る。
【０１０８】このように、暗号化／復号化ＫＥＹがリセ
ットされた状態と記憶部１０の「０番地」とを関連付け
ることにより、暗号化／復号化ＫＥＹがリセットされた
状態において、記憶部１０の「０番地」以外のアドレス
からデータが読み出されるおそれがない。
ットされた状態と記憶部１０の「０番地」とを関連付け
ることにより、暗号化／復号化ＫＥＹがリセットされた
状態において、記憶部１０の「０番地」以外のアドレス
からデータが読み出されるおそれがない。
【０１０９】制御部２０の暗号生成コントローラ２３
は、「ＩＤセット信号」をＩＤ＿Ｒｅｇ３６に出力する
（図６（ｉ））。その結果、記憶装置１からデータ処理
装置２に転送されたＩＤ情報がＩＤ＿Ｒｅｇ３６にセッ
トされる（図６（ｈ））とともに、ＬＦＳＲ初期値特性
多項式設定部２４に出力される。
は、「ＩＤセット信号」をＩＤ＿Ｒｅｇ３６に出力する
（図６（ｉ））。その結果、記憶装置１からデータ処理
装置２に転送されたＩＤ情報がＩＤ＿Ｒｅｇ３６にセッ
トされる（図６（ｈ））とともに、ＬＦＳＲ初期値特性
多項式設定部２４に出力される。
【０１１０】ＬＦＳＲ初期値特性多項式設定部２４は、
ＩＤ情報に基づいて、疑似乱数を生成するための初期値
とＬＦＳＲ特性多項式とを決定する（図６（ｇ））。Ｌ
ＦＳＲ初期値特性多項式設定部２４は、疑似乱数を生成
するための初期値とＬＦＳＲ特性多項式とを設定するた
めの制御信号ＳＥＬＢＵＳをＬＦＳＲフィードバック等
価論理形成部３１に出力する。
ＩＤ情報に基づいて、疑似乱数を生成するための初期値
とＬＦＳＲ特性多項式とを決定する（図６（ｇ））。Ｌ
ＦＳＲ初期値特性多項式設定部２４は、疑似乱数を生成
するための初期値とＬＦＳＲ特性多項式とを設定するた
めの制御信号ＳＥＬＢＵＳをＬＦＳＲフィードバック等
価論理形成部３１に出力する。
【０１１１】制御部２０の暗号生成コントローラ２３
は、「初期値ロード信号」をＬＦＳＲ１２およびＬＦＳ
Ｒ２５に出力する（図６（ｅ））。
は、「初期値ロード信号」をＬＦＳＲ１２およびＬＦＳ
Ｒ２５に出力する（図６（ｅ））。
【０１１２】「初期値ロード信号」に応答して、ＬＦＳ
Ｒ１２のシフトレジスタ１８ａに初期値が設定され、Ｌ
ＦＳＲ２５のシフトレジスタ３０に初期値が設定される
（図６（ｄ））。ここで、シフトレジスタ１８ａに設定
される初期値は、ＩＤ情報に基づき予め設定されていた
値であり、シフトレジスタ３０に設定される初期値は、
ＩＤ情報に基づきＬＦＳＲ初期値特性多項式設定部２４
によって演算により決定された値である。
Ｒ１２のシフトレジスタ１８ａに初期値が設定され、Ｌ
ＦＳＲ２５のシフトレジスタ３０に初期値が設定される
（図６（ｄ））。ここで、シフトレジスタ１８ａに設定
される初期値は、ＩＤ情報に基づき予め設定されていた
値であり、シフトレジスタ３０に設定される初期値は、
ＩＤ情報に基づきＬＦＳＲ初期値特性多項式設定部２４
によって演算により決定された値である。
【０１１３】制御部２０の暗号生成コントローラ２３
は、「シフトクロック」をＬＦＳＲ１２およびＬＦＳＲ
２５に出力する（図６（ｆ））。
は、「シフトクロック」をＬＦＳＲ１２およびＬＦＳＲ
２５に出力する（図６（ｆ））。
【０１１４】「シフトクロック」に応答して、ＬＦＳＲ
１２のシフトレジスタ１８ａに対してＭ1回のシフト演
算が行われ、ＬＦＳＲ２５のシフトレジスタ３０に対し
てＭ1回のシフト演算が行われる（図６（ｄ））。
１２のシフトレジスタ１８ａに対してＭ1回のシフト演
算が行われ、ＬＦＳＲ２５のシフトレジスタ３０に対し
てＭ1回のシフト演算が行われる（図６（ｄ））。
【０１１５】なお、ＬＦＳＲ１２では、１回のシフト演
算を行う度に、ＬＦＳＲ特定多項式に基づく論理演算が
行われる。そのＬＦＳＲ特性多項式は、ＩＤ情報に基づ
き予め設定されていた多項式である。その論理演算結果
がシフトレジスタ１８ａの入力にフィードバックされ
る。同様にして、ＬＦＳＲ２５では、１回のシフト演算
を行う度に、ＬＦＳＲ特定多項式に基づく論理演算が行
われる。そのＬＦＳＲ特性多項式は、ＩＤ情報に基づき
ＬＦＳＲ初期値特性多項式設定部２４によって演算によ
り決定された多項式である。その論理演算結果がシフト
レジスタ３０の入力にフィードバックされる。
算を行う度に、ＬＦＳＲ特定多項式に基づく論理演算が
行われる。そのＬＦＳＲ特性多項式は、ＩＤ情報に基づ
き予め設定されていた多項式である。その論理演算結果
がシフトレジスタ１８ａの入力にフィードバックされ
る。同様にして、ＬＦＳＲ２５では、１回のシフト演算
を行う度に、ＬＦＳＲ特定多項式に基づく論理演算が行
われる。そのＬＦＳＲ特性多項式は、ＩＤ情報に基づき
ＬＦＳＲ初期値特性多項式設定部２４によって演算によ
り決定された多項式である。その論理演算結果がシフト
レジスタ３０の入力にフィードバックされる。
【０１１６】このように、ＬＦＳＲ１２および２５で
は、「シフトクロック」が入力される毎に、シフト演算
と論理演算とが繰り返される。その結果、暗号化／復号
化器１１および２２において全く同一の演算が行われ
る。
は、「シフトクロック」が入力される毎に、シフト演算
と論理演算とが繰り返される。その結果、暗号化／復号
化器１１および２２において全く同一の演算が行われ
る。
【０１１７】このように、ＬＦＳＲ１２には、ＩＤ情報
に基づいて予め決定される疑似乱数を生成するための初
期値とＬＦＳＲ特性多項式とを実現するための回路が予
め組み込まれている。ＬＦＳＲ２５には、ＬＦＳＲ１２
と等価論理を形成可能な仕組みが予め準備されており、
ＬＦＳＲ初期値特性多項式設定部２４は、記憶装置１か
ら転送されるＩＤ情報に基づいて、ＬＦＳＲ１２と等価
論理を形成するようにＬＦＳＲ２５を構成する。
に基づいて予め決定される疑似乱数を生成するための初
期値とＬＦＳＲ特性多項式とを実現するための回路が予
め組み込まれている。ＬＦＳＲ２５には、ＬＦＳＲ１２
と等価論理を形成可能な仕組みが予め準備されており、
ＬＦＳＲ初期値特性多項式設定部２４は、記憶装置１か
ら転送されるＩＤ情報に基づいて、ＬＦＳＲ１２と等価
論理を形成するようにＬＦＳＲ２５を構成する。
【０１１８】その結果、暗号化／復号化器１１における
暗号化／復号化ＫＥＹと、暗号化／復号化器２２におけ
る暗号化／復号化ＫＥＹとは、同等の論理に従って生成
される。
暗号化／復号化ＫＥＹと、暗号化／復号化器２２におけ
る暗号化／復号化ＫＥＹとは、同等の論理に従って生成
される。
【０１１９】制御部２０の暗号生成コントローラ２３
は、「シフトクロック」をＬＦＳＲ１２およびＬＦＳＲ
２５に所定の回数だけ出力した後に、「ＫＥＹセットク
ロック」をＫｅｙ＿Ｒｅｇ１４およびＫｅｙ＿Ｒｅｇ２
７に出力する（図６（ｃ））。
は、「シフトクロック」をＬＦＳＲ１２およびＬＦＳＲ
２５に所定の回数だけ出力した後に、「ＫＥＹセットク
ロック」をＫｅｙ＿Ｒｅｇ１４およびＫｅｙ＿Ｒｅｇ２
７に出力する（図６（ｃ））。
【０１２０】「ＫＥＹセットクロック」に応答して、Ｌ
ＦＳＲ１２から出力される出力データＯＵＴがＫｅｙ＿
Ｒｅｇ１４に取り込まれ、そこに保持されるとともに、
ＬＦＳＲ２５から出力される出力データＳＯＵＴがＫｅ
ｙ＿Ｒｅｇ２７に取り込まれ、そこに保持される。
ＦＳＲ１２から出力される出力データＯＵＴがＫｅｙ＿
Ｒｅｇ１４に取り込まれ、そこに保持されるとともに、
ＬＦＳＲ２５から出力される出力データＳＯＵＴがＫｅ
ｙ＿Ｒｅｇ２７に取り込まれ、そこに保持される。
【０１２１】このようにして、Ｋｅｙ＿Ｒｅｇ１４とＫ
ｅｙ＿Ｒｅｇ２７とに同一の暗号化／復号化ＫＥＹ（例
えば、Ａ1”）が保持されることになる（図６
（ａ））。
ｅｙ＿Ｒｅｇ２７とに同一の暗号化／復号化ＫＥＹ（例
えば、Ａ1”）が保持されることになる（図６
（ａ））。
【０１２２】記憶装置１がデータ処理装置２に装着され
ている場合には、暗号化／復号化器１１と暗号化／復号
化器２２とは、データバスとアドレスバスとを介して接
続される。データバスを介して、暗号化／復号化ＫＥＹ
に基づいて暗号化されたデータが記憶装置１からデータ
処理装置２に転送される（図６（ｊ））。アドレスバス
を介して、暗号化／復号化ＫＥＹに基づいて暗号化され
たアドレスがデータ処理装置２から記憶装置１に転送さ
れる（図６（ｋ））。
ている場合には、暗号化／復号化器１１と暗号化／復号
化器２２とは、データバスとアドレスバスとを介して接
続される。データバスを介して、暗号化／復号化ＫＥＹ
に基づいて暗号化されたデータが記憶装置１からデータ
処理装置２に転送される（図６（ｊ））。アドレスバス
を介して、暗号化／復号化ＫＥＹに基づいて暗号化され
たアドレスがデータ処理装置２から記憶装置１に転送さ
れる（図６（ｋ））。
【０１２３】その後、処理部２１は、記憶装置１に記憶
されたデータのうちデータ処理装置２によって処理され
るべきデータを指定するアドレスを出力する。そのアド
レスは、暗号化／復号化器２２の暗号化ＥＯＲゲート列
２９に与えられる。
されたデータのうちデータ処理装置２によって処理され
るべきデータを指定するアドレスを出力する。そのアド
レスは、暗号化／復号化器２２の暗号化ＥＯＲゲート列
２９に与えられる。
【０１２４】暗号化ＥＯＲゲート列２９は、アドレスの
各ビットとＫｅｙ＿Ｒｅｇ２７に保持されている暗号化
／復号化ＫＥＹの各ビットに対してＥＯＲ演算を行うこ
とにより、アドレスを暗号化する。具体的には、暗号化
／復号化ＫＥＹの複数のビットのうち「１」のビットに
対応するアドレスのビットの論理（１／０）が反転され
る。暗号化されたアドレスは、暗号化／復号化器１１の
復号化ＥＯＲゲート列１５に与えられる。
各ビットとＫｅｙ＿Ｒｅｇ２７に保持されている暗号化
／復号化ＫＥＹの各ビットに対してＥＯＲ演算を行うこ
とにより、アドレスを暗号化する。具体的には、暗号化
／復号化ＫＥＹの複数のビットのうち「１」のビットに
対応するアドレスのビットの論理（１／０）が反転され
る。暗号化されたアドレスは、暗号化／復号化器１１の
復号化ＥＯＲゲート列１５に与えられる。
【０１２５】復号化ＥＯＲゲート列１５は、暗号化され
たアドレスの各ビットとＫｅｙ＿Ｒｅｇ１４に保持され
ている暗号化／復号化ＫＥＹの各ビットに対してＥＯＲ
演算を行うことにより、暗号化されたアドレスを復号化
する。具体的には、暗号化／復号化ＫＥＹの複数のビッ
トのうち「１」のビットに対応する暗号化されたアドレ
スのビットの論理（１／０）が反転される。
たアドレスの各ビットとＫｅｙ＿Ｒｅｇ１４に保持され
ている暗号化／復号化ＫＥＹの各ビットに対してＥＯＲ
演算を行うことにより、暗号化されたアドレスを復号化
する。具体的には、暗号化／復号化ＫＥＹの複数のビッ
トのうち「１」のビットに対応する暗号化されたアドレ
スのビットの論理（１／０）が反転される。
【０１２６】Ｋｅｙ＿Ｒｅｇ１４に保持されている暗号
化／復号化ＫＥＹとＫｅｙ＿Ｒｅｇ２７に保持されてい
る暗号化／復号化ＫＥＹとは同一である。従って、上述
した態様で暗号化されたアドレスを復号化することによ
り、暗号化されたアドレスは元のアドレスに変換され
る。
化／復号化ＫＥＹとＫｅｙ＿Ｒｅｇ２７に保持されてい
る暗号化／復号化ＫＥＹとは同一である。従って、上述
した態様で暗号化されたアドレスを復号化することによ
り、暗号化されたアドレスは元のアドレスに変換され
る。
【０１２７】復号化ＥＯＲゲート列１５から出力される
アドレスは、セレクタ１６に与えられる。セレクタ１６
は、暗号化／復号化ＫＥＹがリセットされている状態で
あるか否かを判定する。Ｋｅｙ＿Ｒｅｇ１４に保持され
ているデータが「ＡＬＬ０」以外である場合には、セレ
クタ１６は、暗号化／復号化ＫＥＹがリセットされてい
る状態ではないと判定する。この場合には、セレクタ１
６は、復号化ＥＯＲゲート列１５から出力されるアドレ
スを記憶部１０に出力する。
アドレスは、セレクタ１６に与えられる。セレクタ１６
は、暗号化／復号化ＫＥＹがリセットされている状態で
あるか否かを判定する。Ｋｅｙ＿Ｒｅｇ１４に保持され
ているデータが「ＡＬＬ０」以外である場合には、セレ
クタ１６は、暗号化／復号化ＫＥＹがリセットされてい
る状態ではないと判定する。この場合には、セレクタ１
６は、復号化ＥＯＲゲート列１５から出力されるアドレ
スを記憶部１０に出力する。
【０１２８】記憶部１０は、アドレスに対応する位置に
記憶されているデータを読み出し、読み出したデータを
暗号化ＥＯＲゲート列１７に出力する。
記憶されているデータを読み出し、読み出したデータを
暗号化ＥＯＲゲート列１７に出力する。
【０１２９】暗号化ＥＯＲゲート列１７は、記憶部１０
から出力されたデータの各ビットとＫｅｙ＿Ｒｅｇ１４
に保持されている暗号化／復号化ＫＥＹの各ビットに対
してＥＯＲ演算を行うことにより、記憶部１０から出力
されたデータを暗号化する。具体的には、暗号化／復号
化ＫＥＹの複数のビットのうち「１」のビットに対応す
るデータのビットの論理（１／０）が反転される。暗号
化ＥＯＲゲート列１７による暗号化の原理は、暗号化Ｅ
ＯＲゲート列２９による暗号化の原理と同一である。暗
号化されたデータは、暗号化／復号化器２２の復号化Ｅ
ＯＲゲート列２８に与えられる。
から出力されたデータの各ビットとＫｅｙ＿Ｒｅｇ１４
に保持されている暗号化／復号化ＫＥＹの各ビットに対
してＥＯＲ演算を行うことにより、記憶部１０から出力
されたデータを暗号化する。具体的には、暗号化／復号
化ＫＥＹの複数のビットのうち「１」のビットに対応す
るデータのビットの論理（１／０）が反転される。暗号
化ＥＯＲゲート列１７による暗号化の原理は、暗号化Ｅ
ＯＲゲート列２９による暗号化の原理と同一である。暗
号化されたデータは、暗号化／復号化器２２の復号化Ｅ
ＯＲゲート列２８に与えられる。
【０１３０】復号化ＥＯＲゲート列２８は、暗号化され
たデータの各ビットとＫｅｙ＿Ｒｅｇ２７に保持されて
いる暗号化／復号化ＫＥＹの各ビットに対してＥＯＲ演
算を行うことにより、暗号化されたデータを復号化す
る。具体的には、暗号化／復号化ＫＥＹの複数のビット
のうち「１」のビットに対応する暗号化されたデータの
ビットの論理（１／０）が反転される。復号化ＥＯＲゲ
ート列２８による復号化の原理は、復号化ＥＯＲゲート
列１５による復号化の原理と同一である。復号化ＥＯＲ
ゲート列２８から出力されるデータは、処理部２１に与
えられる。
たデータの各ビットとＫｅｙ＿Ｒｅｇ２７に保持されて
いる暗号化／復号化ＫＥＹの各ビットに対してＥＯＲ演
算を行うことにより、暗号化されたデータを復号化す
る。具体的には、暗号化／復号化ＫＥＹの複数のビット
のうち「１」のビットに対応する暗号化されたデータの
ビットの論理（１／０）が反転される。復号化ＥＯＲゲ
ート列２８による復号化の原理は、復号化ＥＯＲゲート
列１５による復号化の原理と同一である。復号化ＥＯＲ
ゲート列２８から出力されるデータは、処理部２１に与
えられる。
【０１３１】処理部２１は、復号化ＥＯＲゲート列２８
から出力されるデータに対して所定の処理を実施する。
から出力されるデータに対して所定の処理を実施する。
【０１３２】以後、記憶装置１とデータ処理装置２との
間におけるデータの転送と並行して、新たな暗号化／復
号化ＫＥＹを生成するための演算がＬＦＳＲ１２および
ＬＦＳＲ２５において行われる。このような演算は、一
定の時間毎に行われてもよいし、ランダムな時間毎に行
われてもよい。
間におけるデータの転送と並行して、新たな暗号化／復
号化ＫＥＹを生成するための演算がＬＦＳＲ１２および
ＬＦＳＲ２５において行われる。このような演算は、一
定の時間毎に行われてもよいし、ランダムな時間毎に行
われてもよい。
【０１３３】新たな暗号化／復号化ＫＥＹを生成するた
めにＬＦＳＲ１２およびＬＦＳＲ２５においてなされる
シフト演算の回数（例えば、Ｍ2回）は、前回の暗号化
／復号化ＫＥＹを生成するためにＬＦＳＲ１２およびＬ
ＦＳＲ２５においてなされるシフト演算の回数（例え
ば、Ｍ1回）とは異なるように設定される（図６
（ｄ））。
めにＬＦＳＲ１２およびＬＦＳＲ２５においてなされる
シフト演算の回数（例えば、Ｍ2回）は、前回の暗号化
／復号化ＫＥＹを生成するためにＬＦＳＲ１２およびＬ
ＦＳＲ２５においてなされるシフト演算の回数（例え
ば、Ｍ1回）とは異なるように設定される（図６
（ｄ））。
【０１３４】「ＫＥＹセットクロック」に応答して、Ｋ
ｅｙ＿Ｒｅｇ１４およびＫｅｙ＿Ｒｅｇ２７に保持され
ている暗号化／復号化ＫＥＹが更新される（図６
（ａ））。その後、新たな暗号化／復号化ＫＥＹに基づ
いて暗号化されたアドレスと暗号化されたデータとが記
憶装置１とデータ処理装置２との間で転送される（図６
（ｊ）、図６（ｋ））。
ｅｙ＿Ｒｅｇ１４およびＫｅｙ＿Ｒｅｇ２７に保持され
ている暗号化／復号化ＫＥＹが更新される（図６
（ａ））。その後、新たな暗号化／復号化ＫＥＹに基づ
いて暗号化されたアドレスと暗号化されたデータとが記
憶装置１とデータ処理装置２との間で転送される（図６
（ｊ）、図６（ｋ））。
【０１３５】このように、暗号化／復号化器１１のＫｅ
ｙ＿Ｒｅｇ１４に保持された暗号化／復号化ＫＥＹと暗
号化／復号化器２２のＫｅｙ＿Ｒｅｇ２７に保持された
暗号化／復号化ＫＥＹとは、「ＫＥＹセットクロック」
に応答して、同時に、しかも、瞬時に、新たな暗号化／
復号化ＫＥＹに更新される。従って、暗号化／復号化Ｋ
ＥＹを書き換える際にも、記憶装置１とデータ処理装置
２との間でデータ転送を中断する必要がなく、連続して
データ転送することができる。
ｙ＿Ｒｅｇ１４に保持された暗号化／復号化ＫＥＹと暗
号化／復号化器２２のＫｅｙ＿Ｒｅｇ２７に保持された
暗号化／復号化ＫＥＹとは、「ＫＥＹセットクロック」
に応答して、同時に、しかも、瞬時に、新たな暗号化／
復号化ＫＥＹに更新される。従って、暗号化／復号化Ｋ
ＥＹを書き換える際にも、記憶装置１とデータ処理装置
２との間でデータ転送を中断する必要がなく、連続して
データ転送することができる。
【０１３６】なお、本発明は、上述の実施の形態に限ら
ず、種々に変更してもよい。上記の実施の形態では、Ｉ
Ｄ情報以外のすべてのアドレスおよびデータを暗号化し
て転送しているが、データ処理装置２に不正な記憶装置
１が接続された場合のシステムの異常な動作を回避する
ために、基礎的なプログラム領域などのデータ要求時に
は、アドレスおよびデータの暗号化を行わないようにし
てもよい。
ず、種々に変更してもよい。上記の実施の形態では、Ｉ
Ｄ情報以外のすべてのアドレスおよびデータを暗号化し
て転送しているが、データ処理装置２に不正な記憶装置
１が接続された場合のシステムの異常な動作を回避する
ために、基礎的なプログラム領域などのデータ要求時に
は、アドレスおよびデータの暗号化を行わないようにし
てもよい。
【０１３７】また、上記の実施の形態では、データ処理
装置２は、１つの記憶装置１だけが接続されてデータが
処理される構成であったが、データ処理装置２に対し
て、同時に複数の記憶装置１が接続可能であって、複数
の記憶装置１から選択した１つの記憶装置１との間にて
転送されるデータのみを暗号化／復号化するようにして
もよい。
装置２は、１つの記憶装置１だけが接続されてデータが
処理される構成であったが、データ処理装置２に対し
て、同時に複数の記憶装置１が接続可能であって、複数
の記憶装置１から選択した１つの記憶装置１との間にて
転送されるデータのみを暗号化／復号化するようにして
もよい。
【０１３８】さらに、上記の実施の形態では、記憶装置
１の記憶部１０の「０番地」のアドレスに記憶装置１に
固有のＩＤ情報を記憶するようにしているが、記憶装置
１の記憶部１０以外に、ＩＤ情報を格納する部分を設け
るようにしてもよい。
１の記憶部１０の「０番地」のアドレスに記憶装置１に
固有のＩＤ情報を記憶するようにしているが、記憶装置
１の記憶部１０以外に、ＩＤ情報を格納する部分を設け
るようにしてもよい。
【０１３９】記憶装置１に固有のＩＤ情報は、品番等の
ＩＤ番号に限らず、ＬＦＳＲの初期値および特性多項式
を設定することに使用可能ならば、どのようなものであ
ってもよい。
ＩＤ番号に限らず、ＬＦＳＲの初期値および特性多項式
を設定することに使用可能ならば、どのようなものであ
ってもよい。
【０１４０】
【発明の効果】本発明のデータ転送システムによれば、
記憶装置とデータ処理装置との間で転送されるアドレス
およびデータが暗号化されている。このため、転送デー
タから記憶装置に記憶されたデータの内容を知ることは
容易ではない。これにより、記憶装置に記憶されたデー
タが不正に複製されることを防止することができる。
記憶装置とデータ処理装置との間で転送されるアドレス
およびデータが暗号化されている。このため、転送デー
タから記憶装置に記憶されたデータの内容を知ることは
容易ではない。これにより、記憶装置に記憶されたデー
タが不正に複製されることを防止することができる。
【０１４１】また、本発明のデータ転送システムによれ
ば、転送データの暗号化および復号化に使用される暗号
化／復号化ＫＥＹは、データ処理装置に装着された記憶
装置のＩＤ情報に対応するように生成される。このた
め、仮に記憶装置に記憶されているデータがそのまま複
製されたとしても、記憶装置のＩＤ情報に基づいて暗号
化／復号化ＫＥＹを生成し、暗号化／復号化ＫＥＹに基
づいてデータを暗号化する仕組みを付加しない限り、デ
ータ処理装置は、その複製データを正しく読み取ること
ができない。これにより、記憶装置に記憶されたデータ
が不正に複製使用されることを防止することができる。
ば、転送データの暗号化および復号化に使用される暗号
化／復号化ＫＥＹは、データ処理装置に装着された記憶
装置のＩＤ情報に対応するように生成される。このた
め、仮に記憶装置に記憶されているデータがそのまま複
製されたとしても、記憶装置のＩＤ情報に基づいて暗号
化／復号化ＫＥＹを生成し、暗号化／復号化ＫＥＹに基
づいてデータを暗号化する仕組みを付加しない限り、デ
ータ処理装置は、その複製データを正しく読み取ること
ができない。これにより、記憶装置に記憶されたデータ
が不正に複製使用されることを防止することができる。
【０１４２】記憶装置には、ＩＤ情報に基づいて暗号化
／復号化ＫＥＹを生成するための初期値および特性多項
式が予め回路として作り込まれている。これにより、初
期値および特性多項式を生成するための回路等が不要に
なる。その結果、記憶装置の小規模化を実現することが
できる。
／復号化ＫＥＹを生成するための初期値および特性多項
式が予め回路として作り込まれている。これにより、初
期値および特性多項式を生成するための回路等が不要に
なる。その結果、記憶装置の小規模化を実現することが
できる。
【図１】本発明の実施の形態のデータ転送システム１０
０の構成例を示す図である。
０の構成例を示す図である。
【図２】記憶装置１の暗号化／復号化器１１の構成例を
示す図である。
示す図である。
【図３】ＬＦＳＲ１２の構成例を示す図である。
【図４】データ処理装置２の暗号化／復号化器２２の構
成例を示す図である。
成例を示す図である。
【図５】（ａ）はシフトレジスタ３０およびＬＦＳＲフ
ィードバック等価論理形成部３１の構成例を示す図、
（ｂ）はＬＦＳＲフィードバック等価論理形成用ゲート
素子３３の構成例を示す図である。
ィードバック等価論理形成部３１の構成例を示す図、
（ｂ）はＬＦＳＲフィードバック等価論理形成用ゲート
素子３３の構成例を示す図である。
【図６】データ転送システム１００の動作を説明するタ
イミングチャートである。
イミングチャートである。
１ 記憶装置 ２ データ処理装置 １０ 記憶部 １１ 暗号化／復号化器 １２ ＬＦＳＲ １４ Ｋｅｙ＿Ｒｅｇ １５ 復号化ＥＯＲゲート列 １６ セレクタ １７ 暗号化ＥＯＲゲート列 ２０ 制御部 ２１ 処理部 ２２ 暗号化／復号化器 ２３ 暗号生成コントローラ ２４ ＬＦＳＲ初期値特性多項式設定部 ２５ ＬＦＳＲ ２７ Ｋｅｙ＿Ｒｅｇ ２８ 復号化ＥＯＲゲート列 ２９ 暗号化ＥＯＲゲート列 ３０ シフトレジスタ ３１ ＬＦＳＲフィードバック等価論理形成部 ３２ セットリセット付きＤフリップフロップ ３３ ＬＦＳＲフィードバック等価論理形成用ゲート素
子 ３４ ＥＯＲ演算素子 ３５ ４−１セレクタ ３６ ＩＤ＿Ｒｅｇ
子 ３４ ＥＯＲ演算素子 ３５ ４−１セレクタ ３６ ＩＤ＿Ｒｅｇ
Claims (19)
- 【請求項１】 記憶装置を着脱可能なデータ処理装置で
あって、 前記記憶装置に記憶されたデータのうち前記データ処理
装置によって処理されるべきデータを指定するアドレス
を出力する処理部と、 前記処理部から出力された前記アドレスを暗号化し、前
記暗号化されたアドレスを前記記憶装置に送り、前記記
憶装置から暗号化されたデータを受け取り、前記暗号化
されたデータを復号化する暗号化／復号化器とを備え、 前記暗号化／復号化器は、 前記記憶装置から前記記憶装置に固有のＩＤ情報を受け
取り、前記ＩＤ情報に基づいて初期値と論理演算とを設
定する設定部と、 前記設定された初期値に対して前記設定された論理演算
を行うことにより、暗号化／復号化ＫＥＹを生成する暗
号化／復号化ＫＥＹ生成部と、 前記暗号化／復号化ＫＥＹに基づいて前記アドレスを暗
号化する暗号化部と、 前記暗号化／復号化ＫＥＹに基づいて前記暗号化された
データを復号化する復号化部とを含む、データ処理装
置。 - 【請求項２】 前記設定部は、前記記憶装置が前記デー
タ処理装置に装着された際に、前記ＩＤ情報を暗号化さ
れていない状態で受け取る、請求項１に記載のデータ処
理装置。 - 【請求項３】 前記暗号化／復号化ＫＥＹ生成部は、定
期的または不定期的に前記暗号化／復号化ＫＥＹを更新
する、請求項１に記載のデータ処理装置。 - 【請求項４】 前記暗号化部は、前記暗号化／復号化Ｋ
ＥＹと前記アドレスとに対して排他的論理和（ＥＯＲ）
演算を行うことにより、前記アドレスを暗号化し、 前記復号化部は、前記暗号化／復号化ＫＥＹと前記暗号
化されたデータとに対して排他的論理和（ＥＯＲ）演算
を行うことにより、前記暗号化されたデータを復号化す
る、請求項１に記載のデータ処理装置。 - 【請求項５】 前記暗号化／復号化ＫＥＹ生成部は、 複数のビットを含むデータを保持し、シフトクロックに
従って前記データをシフトさせるシフトレジスタと、 前記シフトレジスタに保持されている前記データに対し
て前記設定された論理演算に応じた選択的な排他的論理
和（ＥＯＲ）演算を行い、その演算結果を前記シフトレ
ジスタの入力にフィードバックするフィードバック等価
論理形成部とを含む、請求項１に記載のデータ処理装
置。 - 【請求項６】 前記暗号化／復号化ＫＥＹ生成部は、前
記シフトレジスタに保持されている前記データのビット
順序を所定の順序に並び替えることにより、前記暗号化
／復号化ＫＥＹを生成する、請求項５に記載のデータ処
理装置。 - 【請求項７】 前記暗号化／復号化ＫＥＹ生成部は、前
記シフトレジスタに保持されている前記データをシフト
する回数を変更することにより、新たな暗号化／復号化
ＫＥＹを生成する、請求項５に記載のデータ処理装置。 - 【請求項８】 データ処理装置に脱着可能な記憶装置で
あって、 データが記憶された記憶部であって、アドレスに対応す
るデータを出力する記憶部と、 前記データ処理装置から暗号化されたアドレスを受け取
り、前記暗号化されたアドレスを復号化し、前記記憶装
置から出力された前記データを暗号化し、前記暗号化さ
れたデータを前記データ処理装置に送る暗号化／復号化
器とを備え、 前記暗号化／復号化器は、 前記記憶装置に予め設定されている前記記憶装置に固有
のＩＤ情報に基づいて、暗号化／復号化ＫＥＹを生成す
る暗号化／復号化ＫＥＹ生成部と、 前記暗号化／復号化ＫＥＹに基づいて前記暗号化された
アドレスを復号化する復号化部と、 前記暗号化／復号化ＫＥＹに基づいて前記記憶装置から
出力された前記データを暗号化する暗号化部とを含む、
記憶装置。 - 【請求項９】 前記暗号化／復号化ＫＥＹ生成部は、定
期的または不定期的に前記暗号化／復号化ＫＥＹを更新
する、請求項８に記載の記憶装置。 - 【請求項１０】 前記復号化部は、前記暗号化／復号化
ＫＥＹと前記暗号化されたアドレスとに対して排他的論
理和（ＥＯＲ）演算を行うことにより、前記暗号化され
たアドレスを復号化し、 前記暗号化部は、前記暗号化／復号化ＫＥＹと前記デー
タとに対して排他的論理和（ＥＯＲ）演算を行うことに
より、前記データを暗号化する、請求項８に記載の記憶
装置。 - 【請求項１１】 前記暗号化／復号化ＫＥＹ生成部は、 複数のビットを含むデータを保持し、シフトクロックに
従って前記データをシフトさせるシフトレジスタと、 前記シフトレジスタに保持されている前記データに対し
て前記ＩＤ情報に基づき予め設定されている選択的な排
他的論理和（ＥＯＲ）演算を行い、その演算結果を前記
シフトレジスタの入力にフィードバックするフィードバ
ック部とを含む、請求項８に記載の記憶装置。 - 【請求項１２】 前記シフトレジスタに保持されている
前記データは、前記ＩＤ情報に基づき予め設定されてい
る初期値に初期化されている、請求項１１に記載の記憶
装置。 - 【請求項１３】 前記暗号化／復号化ＫＥＹ生成部は、
前記シフトレジスタに保持されている前記データのビッ
ト順序を所定の順序に並び替えることにより、前記暗号
化／復号化ＫＥＹを生成する、請求項１１に記載の記憶
装置。 - 【請求項１４】 前記暗号化／復号化ＫＥＹ生成部は、
前記シフトレジスタに保持されている前記データをシフ
トする回数を変更することにより、新たな暗号化／復号
化ＫＥＹを生成する、請求項１１に記載の記憶装置。 - 【請求項１５】 前記記憶部と前記暗号化／復号化器と
は、単一の半導体チップ上に形成されている、請求項８
に記載の記憶装置。 - 【請求項１６】 データ処理装置と、前記データ処理装
置に着脱可能な記憶装置とを備えたデータ転送システム
であって、 前記データ処理装置は、 前記記憶装置に記憶されたデータのうち前記データ処理
装置によって処理されるべきデータを指定するアドレス
を出力する処理部と、 前記処理部から出力された前記アドレスを暗号化し、前
記暗号化されたアドレスを前記記憶装置に送り、前記記
憶装置から暗号化されたデータを受け取り、前記暗号化
されたデータを復号化する第１の暗号化／復号化器とを
備え、 前記第１の暗号化／復号化器は、 前記記憶装置から前記記憶装置に固有のＩＤ情報を受け
取り、前記ＩＤ情報に基づいて初期値と論理演算とを設
定する設定部と、 前記設定された初期値に対して前記設定された論理演算
を行うことにより、第１の暗号化／復号化ＫＥＹを生成
する第１の暗号化／復号化ＫＥＹ生成部と、 前記第１の暗号化／復号化ＫＥＹに基づいて前記アドレ
スを暗号化する第１の暗号化部と、 前記第１の暗号化／復号化ＫＥＹに基づいて前記暗号化
されたデータを復号化する第１の復号化部とを含み、 前記記憶装置は、 データが記憶された記憶部であって、前記アドレスに対
応するデータを出力する記憶部と、 前記データ処理装置から暗号化されたアドレスを受け取
り、前記暗号化されたアドレスを復号化し、前記記憶装
置から出力された前記データを暗号化し、前記暗号化さ
れたデータを前記データ処理装置に送る第２の暗号化／
復号化器とを備え、 前記第２の暗号化／復号化器は、 前記記憶装置に予め設定されている前記記憶装置に固有
のＩＤ情報に基づいて、第２の暗号化／復号化ＫＥＹを
生成する第２の暗号化／復号化ＫＥＹ生成部と、 前記第２の暗号化／復号化ＫＥＹに基づいて前記暗号化
されたアドレスを復号化する第２の復号化部と、 前記第２の暗号化／復号化ＫＥＹに基づいて前記記憶装
置から出力された前記データを暗号化する第２の暗号化
部とを含む、データ転送システム。 - 【請求項１７】 前記第１の暗号化／復号化ＫＥＹと、
前記第２の暗号化／復号化ＫＥＹとは、同等の論理に従
って生成される、請求項１６に記載のデータ転送システ
ム。 - 【請求項１８】 前記データ処理装置は、前記第１の暗
号化／復号化器と前記第２の暗号化／復号化器とを少な
くとも制御する制御部をさらに備えている、請求項１６
に記載のデータ転送システム。 - 【請求項１９】 前記制御部は、前記記憶装置が前記デ
ータ処理装置に装着された際に、前記第１の暗号化／復
号化ＫＥＹと前記第２の暗号化／復号化ＫＥＹとをリセ
ットし、前記ＩＤ情報に基づいて同一の前記第１の暗号
化／復号化ＫＥＹと前記第２の暗号化／復号化ＫＥＹと
が生成されるように、前記第１の暗号化／復号化器と前
記第２の暗号化／復号化器とを制御する、請求項１８に
記載のデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282720A JP2002091828A (ja) | 2000-09-18 | 2000-09-18 | データ処理装置および記憶装置、並びに、それらを使用したデータ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282720A JP2002091828A (ja) | 2000-09-18 | 2000-09-18 | データ処理装置および記憶装置、並びに、それらを使用したデータ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002091828A true JP2002091828A (ja) | 2002-03-29 |
Family
ID=18767179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000282720A Withdrawn JP2002091828A (ja) | 2000-09-18 | 2000-09-18 | データ処理装置および記憶装置、並びに、それらを使用したデータ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002091828A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223874A (ja) * | 2004-01-09 | 2005-08-18 | Sony Corp | 情報処理装置および方法、プログラム、並びに記録媒体 |
| JPWO2005006639A1 (ja) * | 2003-07-15 | 2007-09-20 | ソニー株式会社 | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| US7366860B2 (en) | 2004-11-15 | 2008-04-29 | Kumiko Mito | Storage device configured to sequentially input a command |
| JP2008224703A (ja) * | 2007-03-08 | 2008-09-25 | Fuji Xerox Co Ltd | 画像処理装置、暗号通信装置、暗号通信システム及びプログラム |
| US7827417B2 (en) | 2004-11-15 | 2010-11-02 | Ikuo Yamaguchi | Storage device |
| JP2011525011A (ja) * | 2008-06-03 | 2011-09-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 中間者によるコンピュータのハッキング技法を防止するための方法およびシステム |
| US8140862B2 (en) | 2006-05-11 | 2012-03-20 | Megachips Corporation | Memory device |
| JPWO2010109516A1 (ja) * | 2009-03-23 | 2012-09-20 | 富士通株式会社 | データ処理装置及びデータ処理方法 |
| US8356345B2 (en) | 2008-06-03 | 2013-01-15 | International Business Machines Corporation | Constructing a secure internet transaction |
| JP2013510345A (ja) * | 2009-10-21 | 2013-03-21 | サムスン エレクトロニクス カンパニー リミテッド | 保安機能を有するデータ記録媒体及びその出力装置 |
| CN112134703A (zh) * | 2014-10-02 | 2020-12-25 | 华邦电子股份有限公司 | 使用改良式键熵汇流排保护的电子装置 |
| JP2021002067A (ja) * | 2016-01-12 | 2021-01-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | メモリ動作の暗号化 |
-
2000
- 2000-09-18 JP JP2000282720A patent/JP2002091828A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005006639A1 (ja) * | 2003-07-15 | 2007-09-20 | ソニー株式会社 | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
| JP4544156B2 (ja) * | 2003-07-15 | 2010-09-15 | ソニー株式会社 | 処理方法並びにコンピュータ・プログラム |
| US8005222B2 (en) | 2003-07-15 | 2011-08-23 | Sony Corporation | Radio communication system, radio communication device, radio communication method, and computer program |
| JP4608931B2 (ja) * | 2004-01-09 | 2011-01-12 | ソニー株式会社 | 情報処理装置および方法、プログラム、並びに記録媒体 |
| JP2005223874A (ja) * | 2004-01-09 | 2005-08-18 | Sony Corp | 情報処理装置および方法、プログラム、並びに記録媒体 |
| US7366860B2 (en) | 2004-11-15 | 2008-04-29 | Kumiko Mito | Storage device configured to sequentially input a command |
| US7827417B2 (en) | 2004-11-15 | 2010-11-02 | Ikuo Yamaguchi | Storage device |
| US8140862B2 (en) | 2006-05-11 | 2012-03-20 | Megachips Corporation | Memory device |
| JP2008224703A (ja) * | 2007-03-08 | 2008-09-25 | Fuji Xerox Co Ltd | 画像処理装置、暗号通信装置、暗号通信システム及びプログラム |
| US8356345B2 (en) | 2008-06-03 | 2013-01-15 | International Business Machines Corporation | Constructing a secure internet transaction |
| JP2011525011A (ja) * | 2008-06-03 | 2011-09-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 中間者によるコンピュータのハッキング技法を防止するための方法およびシステム |
| JPWO2010109516A1 (ja) * | 2009-03-23 | 2012-09-20 | 富士通株式会社 | データ処理装置及びデータ処理方法 |
| US8707057B2 (en) | 2009-03-23 | 2014-04-22 | Fujitsu Limited | Data processing apparatus and data processing method |
| JP5541277B2 (ja) * | 2009-03-23 | 2014-07-09 | 富士通株式会社 | データ処理装置及びデータ処理方法 |
| JP2013510345A (ja) * | 2009-10-21 | 2013-03-21 | サムスン エレクトロニクス カンパニー リミテッド | 保安機能を有するデータ記録媒体及びその出力装置 |
| US9190103B2 (en) | 2009-10-21 | 2015-11-17 | Samsung Electronics Co., Ltd. | Data storage medium having security function and output apparatus therefor |
| CN112134703A (zh) * | 2014-10-02 | 2020-12-25 | 华邦电子股份有限公司 | 使用改良式键熵汇流排保护的电子装置 |
| CN112134703B (zh) * | 2014-10-02 | 2024-04-05 | 华邦电子股份有限公司 | 使用改良式键熵汇流排保护的电子装置 |
| JP2021002067A (ja) * | 2016-01-12 | 2021-01-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドＡｄｖａｎｃｅｄ Ｍｉｃｒｏ Ｄｅｖｉｃｅｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | メモリ動作の暗号化 |
| JP6998435B2 (ja) | 2016-01-12 | 2022-01-18 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリ動作の暗号化 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1119131B1 (en) | Method and apparatus for encrypting contents information | |
| TW515204B (en) | Digital video content transmission ciphering and deciphering method and apparatus | |
| KR100466474B1 (ko) | 암호화장치및방법,복호장치및방법,정보처리장치및방법 | |
| KR100478507B1 (ko) | 디지털 비디오 컨텐츠 전송의 암호화 및 복호화 방법 및장치 | |
| EP0002388B1 (en) | Data processing terminal | |
| EP0002389A1 (en) | Multiple domain data communication | |
| KR20030040186A (ko) | 암호키, 암호화장치, 암호화/복호화장치, 암호키 관리장치및 복호화장치 | |
| JP2004320819A (ja) | データを一意的に端局暗号化するための方法及び装置 | |
| CN101882993A (zh) | 密码系统及密码方法 | |
| JP2002091828A (ja) | データ処理装置および記憶装置、並びに、それらを使用したデータ転送システム | |
| US7841014B2 (en) | Confidential information processing method, confidential information processor, and content data playback system | |
| JP2002519890A (ja) | 同期ストリーム暗号 | |
| US7499545B1 (en) | Method and system for dual link communications encryption | |
| CA2366353C (en) | Encryptor, encrypting method, decryptor, decrypting method, and computer readable recording medium having program stored therein | |
| US7925013B1 (en) | System for data encryption and decryption of digital data entering and leaving memory | |
| US20020168067A1 (en) | Copy protection method and system for a field-programmable gate array | |
| KR0137709B1 (ko) | 암호화된 컴퓨터 목적 코드의 암호 해독 방지 방법 | |
| US9152801B2 (en) | Cryptographic system of symmetric-key encryption using large permutation vector keys | |
| KR20000076003A (ko) | 정보 처리 시스템, 정보 처리 장치 및 정보 처리 방법 | |
| JP2004350007A (ja) | 暗号方式 | |
| CN100459493C (zh) | 流密码生成器、随机数生成方法、加密系统及加密方法 | |
| JPH11196081A (ja) | 暗号通信装置 | |
| KR100737173B1 (ko) | 일회용 암호 발생기 및 일회용 암호 발생기를 이용한 인증장치 | |
| JPH06308881A (ja) | 暗号化方法及び装置 | |
| TWI721765B (zh) | 動態加擾電路及其相關加擾方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071204 |