JP2019221079A

JP2019221079A - Rectifier circuit

Info

Publication number: JP2019221079A
Application number: JP2018117524A
Authority: JP
Inventors: 冬生山口; Toma Yamaguchi
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 2018-06-21
Filing date: 2018-06-21
Publication date: 2019-12-26

Abstract

To reduce power loss due to forward voltage of a diode in a bridge-less converter.SOLUTION: A rectifier circuit 1 with a full-bridge circuit 14 comprises: a polarity detection portion 13 detecting a polarity of AC voltage of AC power supply; an input current detection portion 5 detecting input current of the AC power supply; and a control portion 20, which is input with the detected polarity of the AC voltage and the detected input current, and which performs on/off control to a MOSFET. The control portion 20 turns ON the MOSFET with a parasitic diode through which the input current flows while the input current exceeds a predetermined current threshold value.SELECTED DRAWING: Figure 1

Description

本発明は、整流回路に係わり、より詳細には、整流による電力損失を低減させたブリッジレスコンバータに関する。 The present invention relates to a rectifier circuit, and more particularly, to a bridgeless converter that reduces power loss due to rectification.

従来、ブリッジレスコンバータは図４に示す回路が開示されている（例えば、特許文献１参照。）。このブリッジレスコンバータ１００は、スイッチ素子１１１とスイッチ素子１１２がトーテムポール型に接続され、また、スイッチ素子１１７とスイッチ素子１１８がトーテムポール型に接続されており、これらはさらに並列に接続されてフルブリッジ回路１０１を形成している。なお、スイッチ素子１１７にはダイオード１１３が、また、スイッチ素子１１８にはダイオード１１４が、それぞれ並列に接続されている。 Conventionally, a circuit shown in FIG. 4 has been disclosed for a bridgeless converter (for example, see Patent Document 1). In the bridgeless converter 100, the switch element 111 and the switch element 112 are connected in a totem-pole type, and the switch element 117 and the switch element 118 are connected in a totem-pole type. A bridge circuit 101 is formed. A diode 113 is connected to the switch element 117, and a diode 114 is connected to the switch element 118 in parallel.

そして、スイッチ素子１１１とスイッチ素子１１２の接続点には交流電源の一方の電極が、スイッチ素子１１７とスイッチ素子１１８の接続点には交流電源の他方の電極が、それぞれ接続されている。さらに、スイッチ素子１１１とスイッチ素子１１７の接続点が平滑コンデンサ１０３の正極と電源出力端１０４の正極に、スイッチ素子１１２とスイッチ素子１１８の接続点が平滑コンデンサ１０３の負極と電源出力端１０５の負極にそれぞれ接続されている。 One electrode of the AC power supply is connected to the connection point between the switch elements 111 and 112, and the other electrode of the AC power supply is connected to the connection point between the switch elements 117 and 118. Further, the connection point between the switch element 111 and the switch element 117 is the positive electrode of the smoothing capacitor 103 and the positive electrode of the power output terminal 104, and the connection point between the switch element 112 and the switch element 118 is the negative electrode of the smooth capacitor 103 and the negative electrode of the power output terminal 105. Connected to each other.

一方、ブリッジレスコンバータ１００は、ブリッジレスコンバータ１００に入力される交流電圧を検出する交流電圧検出部１０４と、この検出された交流電圧が入力され、また、スイッチ素子１１１、スイッチ素子１１２、スイッチ素子１１７、スイッチ素子１１８のオンオフをそれぞれ制御するＳ１、Ｓ２、Ｓ３、Ｓ４の各信号が出力されるコントローラ１０５を備えている。 On the other hand, the bridgeless converter 100 includes an AC voltage detection unit 104 for detecting an AC voltage input to the bridgeless converter 100, the detected AC voltage being input, and a switch element 111, a switch element 112, and a switch element. 117, and a controller 105 that outputs signals of S1, S2, S3, and S4 for controlling on / off of the switch element 118, respectively.

図５はブリッジレスコンバータ１００の動作を説明する説明図である。
図５の横軸は時間であり、図５の縦軸に関して、図５（１）は交流電圧を、図５（２）は入力電流を、図５（３）〜図５（６）はＳ１〜Ｓ４の各信号をそれぞれ示している。なお、ｔ２０〜ｔ３２は時刻である。 FIG. 5 is an explanatory diagram illustrating the operation of the bridgeless converter 100.
The horizontal axis in FIG. 5 is time, and with respect to the vertical axis in FIG. 5, FIG. 5 (1) shows the AC voltage, FIG. 5 (2) shows the input current, and FIGS. 5 (3) to 5 (6) show S1. To S4, respectively. Note that t20 to t32 are times.

図５（１）に示すようにｔ２０〜ｔ２６は交流電圧の正の半周期であり、ｔ２６〜ｔ３２は交流電圧の負の半周期である。コントローラ１０５は、交流電圧検出部１０４を介して交流電圧の極性を監視しており、正の半周期で最大電圧となるｔ２３を中心としたｔ２２〜ｔ２４の固定期間において、Ｓ１信号とＳ４信号をハイレベルにしてスイッチ素子１１１とスイッチ素子１１８を共にオンとする。 As shown in FIG. 5A, t20 to t26 is a positive half cycle of the AC voltage, and t26 to t32 is a negative half cycle of the AC voltage. The controller 105 monitors the polarity of the AC voltage via the AC voltage detection unit 104, and outputs the S1 signal and the S4 signal in a fixed period from t22 to t24 around t23, which is the maximum voltage in a positive half cycle. The level is set to the high level to turn on both the switch element 111 and the switch element 118.

このため、ダイオード１１４に流れるべき電流が、オン抵抗がほとんどないスイッチ素子１１８に流れるため、ｔ２２〜ｔ２４の期間で発生する電力損失を低減するようになっている。なお、同様に負の半周期で最低電圧となるｔ２９を中心としたｔ２８〜ｔ３０の固定期間において、Ｓ２信号とＳ３信号をハイレベルにしてスイッチ素子１１２とスイッチ素子１１７を共にオンとする。これにより、ダイオード１１３による電力損失を低減するようになっている。 Therefore, the current that should flow through the diode 114 flows through the switch element 118 having almost no on-resistance, so that the power loss that occurs during the period from t22 to t24 is reduced. Similarly, during a fixed period from t28 to t30 around t29, which is the lowest voltage in the negative half cycle, the S2 signal and the S3 signal are set to the high level to turn on both the switch element 112 and the switch element 117. Thereby, the power loss due to the diode 113 is reduced.

しかしながら、ｔ２１〜ｔ２２とｔ２４〜ｔ２５の期間は電流がダイオード１１４に流れるため、ダイオード１１４の順方向電圧による電力損失が発生していた。同様にｔ２７〜ｔ２８とｔ３０〜ｔ３１の期間は電流がダイオード１１３に流れるため、ダイオード１１３の順方向電圧による電力損失が発生していた。なお、ｔ２２〜ｔ２４やｔ２８〜ｔ３０の期間を長くすると電力損失をさらに低減できるが、長くしすぎると平滑コンデンサ１０の電圧よりも交流電圧が低い時にスイッチ素子をオンすることになり、平滑コンデンサ１０３から交流電源に向かって電流が逆流する場合があり、この期間を長くするには限度があった。
さらに、空気調和機など消費電力の変動が大きい機器にこのブリッジレスコンバータ１００を用いた場合、負荷の変動に対応して入力電流が流れる期間が変動するため、固定の期間でスイッチ素子をオンする従来の技術ではダイオードの順方向電圧により発生する電力損失を十分に低減できない問題があった。 However, during the period from t21 to t22 and the period from t24 to t25, a current flows through the diode 114, so that a power loss occurs due to a forward voltage of the diode 114. Similarly, during a period from t27 to t28 and a period from t30 to t31, a current flows through the diode 113, so that a power loss occurs due to a forward voltage of the diode 113. The power loss can be further reduced by extending the period from t22 to t24 or t28 to t30. However, if the period is too long, the switching element is turned on when the AC voltage is lower than the voltage of the smoothing capacitor 10, and the smoothing capacitor 103 In some cases, the current may flow backward from the power supply to the AC power supply, and there is a limit to extending this period.
Further, when the bridgeless converter 100 is used in an apparatus such as an air conditioner having a large fluctuation in power consumption, a period during which an input current flows in response to a fluctuation in a load varies. Therefore, the switch element is turned on for a fixed period. The conventional technique has a problem that the power loss generated by the forward voltage of the diode cannot be sufficiently reduced.

特開２０１８−４２３４０号公報（段落番号００５６〜００５９）JP, 2018-42340, A (Paragraph number 0056-0059)

本発明は以上述べた問題点を解決し、ブリッジレスコンバータにおいてダイオードの順方向電圧による電力損失を低減させる。 The present invention solves the above-described problems and reduces power loss due to a forward voltage of a diode in a bridgeless converter.

本発明は上述の課題を解決するため、本発明の請求項１に記載の発明は、
入力される交流電源を整流して直流電圧を出力する整流回路であって、
前記整流回路は、
第１スイッチ素子から第４スイッチ素子の４つのスイッチ素子と、
各前記スイッチ素子にそれぞれ並列に接続されたダイオードと、
前記交流電源の交流電圧の極性を検出する極性検出手段と、
前記交流電源の入力電流における正方向電流と負方向電流とを検出する入力電流検出手段と、
検出された前記交流電圧の極性、及び検出された前記入力電流が入力され、前記スイッチ素子をオンオフ制御する制御手段とを備え、
前記制御手段は、
前記交流電圧の正の半周期の期間内に前記第１スイッチ素子及び前記第４スイッチ素子をオンして前記正方向電流を流し、
前記交流電圧の負の半周期の期間内に前記第２スイッチ素子及び前記第３スイッチ素子をオンして前記負方向電流を流し、
前記正方向電流が予め定めた正電流閾値を超えている間、前記第１スイッチ素子又は前記第４スイッチ素子をオンし、前記負方向電流が予め定めた負電流閾値を超えている間、前記第２スイッチ素子又は前記第３スイッチ素子をオンすることを特徴とする。 The present invention solves the above-mentioned problems, and the invention described in claim 1 of the present invention provides:
A rectifier circuit that rectifies an input AC power supply and outputs a DC voltage,
The rectifier circuit,
Four switch elements from a first switch element to a fourth switch element;
A diode connected in parallel to each of the switch elements,
Polarity detection means for detecting the polarity of the AC voltage of the AC power supply,
Input current detection means for detecting a positive current and a negative current in the input current of the AC power supply,
Control means for inputting the detected polarity of the AC voltage and the detected input current, and controlling ON / OFF of the switch element,
The control means includes:
Turning on the first switch element and the fourth switch element during the period of the positive half cycle of the AC voltage to allow the positive current to flow;
Turning on the second switch element and the third switch element during the period of the negative half cycle of the AC voltage to flow the negative current;
While the positive current exceeds a predetermined positive current threshold, the first switch element or the fourth switch element is turned on, while the negative current exceeds a predetermined negative current threshold, The second switch element or the third switch element is turned on.

以上の手段を用いることにより、本発明による整流回路によれば、ダイオードの順方向電圧による電力損失を低減させる。 By using the above means, according to the rectifier circuit of the present invention, the power loss due to the forward voltage of the diode is reduced.

本発明による整流回路の実施例を示すブロック図である。FIG. 3 is a block diagram showing an embodiment of a rectifier circuit according to the present invention. 本発明による整流回路に流れる電流を説明するブロック図である。FIG. 3 is a block diagram illustrating a current flowing through a rectifier circuit according to the present invention. 本発明による整流回路の動作を説明する説明図である。FIG. 5 is an explanatory diagram illustrating an operation of the rectifier circuit according to the present invention. 従来の整流回路を示すブロック図である。It is a block diagram showing a conventional rectifier circuit. 従来の整流回路の動作を説明する説明図である。FIG. 9 is an explanatory diagram illustrating an operation of a conventional rectifier circuit.

以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail as examples based on the accompanying drawings.

図１は本発明による整流回路１の実施例を示すブロック図である。
この整流回路１は、図示しない交流電源が接続される入力端２と入力端３と、フルブリッジ回路１４と、直流電圧が出力される正極出力端１１及び負極出力端１２と、正極出力端１１と負極出力端１２の間に接続され、印加される電圧を平滑する平滑コンデンサ１０と、リアクタ４と、例えばカレントトランスである入力電流検出部（入力電流検出手段）５と、入力端２と入力端３との間に接続され、交流電圧の極性を検出する極性検出部（極性検出手段）１３と、フルブリッジ回路１４を制御する制御部２０を備えている。
なお、極性検出部１３は、例えばフォトカプラを用いており、この内部のフォトダイオードに電流が流れる時、つまり、交流電圧が正の半周期の時にハイレベルの極性信号を、また、負の半周期の時にはフォトダイオードに電流が流れないためローレベルの極性信号を、それぞれ出力する。 FIG. 1 is a block diagram showing an embodiment of a rectifier circuit 1 according to the present invention.
The rectifier circuit 1 includes an input terminal 2 and an input terminal 3 to which an AC power supply (not shown) is connected, a full bridge circuit 14, a positive output terminal 11 and a negative output terminal 12 for outputting a DC voltage, and a positive output terminal 11 A smoothing capacitor 10 connected between the input terminal 2 and the negative output terminal 12 for smoothing the applied voltage; a reactor 4; an input current detection unit (input current detection means) 5 which is, for example, a current transformer; A polarity detection unit (polarity detection means) 13 connected between the terminal 3 and the terminal 3 for detecting the polarity of the AC voltage, and a control unit 20 for controlling the full bridge circuit 14 are provided.
The polarity detector 13 uses, for example, a photocoupler, and outputs a high-level polarity signal when a current flows through the internal photodiode, that is, when the AC voltage has a positive half cycle, and outputs a negative half-polar signal. During the period, since no current flows through the photodiode, a low-level polarity signal is output.

フルブリッジ回路１４は、スイッチ素子として例えばＭＯＳＦＥＴを４個用いたものであり、この各ＭＯＳＦＥＴには並列にダイオードがそれぞれ接続されている。なお、ＭＯＳＦＥＴの代わりにＩＧＢＴやトランジスタを用いてもよい。ＭＯＳＦＥＴの場合には内部に寄生ダイオードを有しているため、ダイオードを追加する必要がない。
具体的に本実施例のフルブリッジ回路１４は、寄生ダイオード６ａを有する第１ＭＯＳＦＥＴ（第１スイッチ素子）６と、寄生ダイオード７ａを有する第２ＭＯＳＦＥＴ（第２スイッチ素子）７と、寄生ダイオード８ａを有する第３ＭＯＳＦＥＴ（第３スイッチ素子）８と、寄生ダイオード９ａを有する第４ＭＯＳＦＥＴ（第４スイッチ素子）９を備え、これらでフルブリッジ回路１４が構成されている。なお、各寄生ダイオード（ダイオード）は各ＭＯＳＦＥＴに並列に接続されている。 The full bridge circuit 14 uses, for example, four MOSFETs as switch elements, and each MOSFET is connected to a diode in parallel. Note that an IGBT or a transistor may be used instead of the MOSFET. Since the MOSFET has a parasitic diode inside, there is no need to add a diode.
Specifically, the full bridge circuit 14 of the present embodiment includes a first MOSFET (first switch element) 6 having a parasitic diode 6a, a second MOSFET (second switch element) 7 having a parasitic diode 7a, and a parasitic diode 8a. A third MOSFET (third switch element) 8 and a fourth MOSFET (fourth switch element) 9 having a parasitic diode 9a are provided, and these constitute a full bridge circuit 14. Each parasitic diode (diode) is connected in parallel with each MOSFET.

そして、フルブリッジ回路１４は、第１ＭＯＳＦＥＴ６のソース端子と第２ＭＯＳＦＥＴ７のドレイン端子が接続され、第１ＭＯＳＦＥＴ６のドレイン端子は正極出力端１１に、第２ＭＯＳＦＥＴ７のソース端子は負極出力端１２に接続されている。同様に第３ＭＯＳＦＥＴ８のソース端子と第４ＭＯＳＦＥＴ９のドレイン端子が接続され、第３ＭＯＳＦＥＴ８のドレイン端子は正極出力端１１に、第４ＭＯＳＦＥＴ９のソース端子は負極出力端１２に接続されている。
なお、第１ＭＯＳＦＥＴ６のソース端子はリアクタ４を介して入力端２に、また、第３ＭＯＳＦＥＴ８のソース端子は入力電流検出部５を介して入力端３に、それぞれ接続されている。 In the full bridge circuit 14, the source terminal of the first MOSFET 6 and the drain terminal of the second MOSFET 7 are connected, the drain terminal of the first MOSFET 6 is connected to the positive output terminal 11, and the source terminal of the second MOSFET 7 is connected to the negative output terminal 12. . Similarly, the source terminal of the third MOSFET 8 is connected to the drain terminal of the fourth MOSFET 9, the drain terminal of the third MOSFET 8 is connected to the positive output terminal 11, and the source terminal of the fourth MOSFET 9 is connected to the negative output terminal 12.
The source terminal of the first MOSFET 6 is connected to the input terminal 2 via the reactor 4, and the source terminal of the third MOSFET 8 is connected to the input terminal 3 via the input current detector 5.

一方、制御部２０は、スイッチ制御部２１と、負電流監視部２２と、正電流監視部２３と、第１アンド回路２４と、第２アンド回路２５が備えられている。
スイッチ制御部２１はハイレベルで電源電圧の正の半周期を、ローレベルで負の半周期を示す極性信号が入力されており、この極性に従ってフルブリッジ回路内の各ＭＯＳＦＥＴをオンオフさせる各ゲートの信号、つまり、第１ＭＯＳＦＥＴ６用のゲート１信号、第２ＭＯＳＦＥＴ７用のゲート２信号、第３ＭＯＳＦＥＴ８用のスイッチ３信号、第４ＭＯＳＦＥＴ９用のスイッチ４信号をそれぞれ生成する。なお、スイッチ３信号とスイッチ４信号は後述する構成により、タイミングが修正されてゲート３信号とゲート４信号としてフルブリッジ回路１４へ出力される。 On the other hand, the control unit 20 includes a switch control unit 21, a negative current monitoring unit 22, a positive current monitoring unit 23, a first AND circuit 24, and a second AND circuit 25.
The switch control unit 21 receives a polarity signal indicating a positive half cycle of the power supply voltage at a high level and a negative half cycle at a low level. According to the polarity, each of the gates for turning on / off each MOSFET in the full bridge circuit is input. A signal, that is, a gate 1 signal for the first MOSFET 6, a gate 2 signal for the second MOSFET 7, a switch 3 signal for the third MOSFET 8, and a switch 4 signal for the fourth MOSFET 9 are generated. The switch 3 signal and the switch 4 signal are output to the full bridge circuit 14 as the gate 3 signal and the gate 4 signal with the timing corrected by the configuration described later.

負電流監視部２２と正電流監視部２３には入力電流信号が入力されている。負電流監視部２２は、入力電流が予め定めた負電流閾値（−０．５アンペア）を超えない時、つまり、入力電流が−０．５アンペアより大きい場合、負電流信号をローレベルにする。そして、負電流監視部２２は、入力電流が負電流閾値なったか、負電流閾値を超えた時に負電流信号をローレベルからハイレベルにして第１アンド回路２４へ出力する。一方、第１アンド回路２４はスイッチ信号３が入力されており、この入力の論理積の結果をゲート３信号として第３ＭＯＳＦＥＴ８のゲート端子へ出力する。 An input current signal is input to the negative current monitor 22 and the positive current monitor 23. When the input current does not exceed the predetermined negative current threshold (-0.5 amps), that is, when the input current is larger than -0.5 amps, the negative current monitoring unit 22 sets the negative current signal to low level. . Then, the negative current monitor 22 changes the negative current signal from a low level to a high level when the input current has reached the negative current threshold or has exceeded the negative current threshold, and outputs the signal to the first AND circuit 24. On the other hand, the first AND circuit 24 receives the switch signal 3 and outputs the result of the logical product of the inputs to the gate terminal of the third MOSFET 8 as the gate 3 signal.

同様に正電流監視部２３は、入力電流が予め定めた正電流閾値（＋０．５アンペア）未満の時に正電流信号をローレベルにする。そして、正電流監視部２３は、入力電流が正電流閾値以上になった時に正電流信号をローレベルからハイレベルにして第２アンド回路２５へ出力する。一方、第２アンド回路２５はスイッチ信号４が入力されており、この入力の論理積の結果をゲート４信号として第４ＭＯＳＦＥＴ９のゲート端子へ出力する。 Similarly, the positive current monitoring unit 23 sets the positive current signal to low level when the input current is less than a predetermined positive current threshold (+0.5 amps). Then, the positive current monitoring unit 23 changes the positive current signal from a low level to a high level when the input current becomes equal to or more than the positive current threshold and outputs the signal to the second AND circuit 25. On the other hand, the second AND circuit 25 receives the switch signal 4 and outputs the result of the logical product of the inputs to the gate terminal of the fourth MOSFET 9 as the gate 4 signal.

図２は本発明による整流回路に流れる電流を説明するブロック図であり、図１のブロック図を簡略化したものである。なお、入力端２からリアクタ４の方向に流れる電流を正方向電流（実線の矢印で図示）、また、これとは逆に入力端３から流れ込む電流を負方向電流（破線の矢印で図示）と呼称する。 FIG. 2 is a block diagram illustrating a current flowing through the rectifier circuit according to the present invention, which is a simplified version of the block diagram of FIG. The current flowing from the input end 2 in the direction of the reactor 4 is referred to as a positive current (illustrated by a solid arrow), and the current flowing from the input end 3 is expressed as a negative current (illustrated by a broken arrow). Call it.

正方向電流は、入力端２からリアクタ４、第１ＭＯＳＦＥＴ６の寄生ダイオード６ａ、正極出力端１１、さらに、図示しない負荷を経由して負極出力端１２、第４ＭＯＳＦＥＴ９の寄生ダイオード９ａ、入力端３の順に流れる。このため、正方向電流が流れた時には第１ＭＯＳＦＥＴ６と第４ＭＯＳＦＥＴ９をオンにすることにより、それぞれの寄生ダイオードの入出力間を短絡してこの寄生ダイオードの順方向電圧による電力損失を低減できる。 The positive current flows from the input terminal 2 to the reactor 4, the parasitic diode 6 a of the first MOSFET 6, the positive output terminal 11, the negative output terminal 12 via a load (not shown), the parasitic diode 9 a of the fourth MOSFET 9, and the input terminal 3 in this order. Flows. For this reason, by turning on the first MOSFET 6 and the fourth MOSFET 9 when the forward current flows, the input and output of each parasitic diode are short-circuited, and the power loss due to the forward voltage of the parasitic diode can be reduced.

同様に、負方向電流は、入力端３から第３ＭＯＳＦＥＴ８の寄生ダイオード８ａ、正極出力端１１、さらに、図示しない負荷を経由して負極出力端１２、第２ＭＯＳＦＥＴ７の寄生ダイオード７ａ、リアクタ４、入力端２の順に流れる。このため、負方向電流が流れた時には第３ＭＯＳＦＥＴ８と第２ＭＯＳＦＥＴ７をオンにすることにより、それぞれの寄生ダイオードの入出力間を短絡してこの寄生ダイオードの順方向電圧による電力損失を低減できる。 Similarly, the negative current flows from the input terminal 3 to the parasitic diode 8a of the third MOSFET 8, the positive output terminal 11, the negative output terminal 12 via a load (not shown), the parasitic diode 7a of the second MOSFET 7, the reactor 4, and the input terminal. It flows in the order of 2. Therefore, by turning on the third MOSFET 8 and the second MOSFET 7 when the negative current flows, the input and output of each parasitic diode are short-circuited, and the power loss due to the forward voltage of the parasitic diode can be reduced.

従ってスイッチ制御部２１は、極性信号がハイレベル、つまり、交流電圧が正の半周期の時に正方向電流が流れるため、ゲート１信号とスイッチ４信号をハイレベルにして出力する。また、スイッチ制御部２１は、極性信号がローレベル、つまり、交流電圧が負の半周期の時に負方向電流が流れるため、ゲート２信号とスイッチ３信号をハイレベルにして出力する。ただし、交流電圧の極性だけで各ＭＯＳＦＥＴをオンにすると、平滑コンデンサ１０の電圧によっては平滑コンデンサ１０から交流電源に電流が逆流するため、本発明では、入力電流が流れている時、つまり、交流電圧が平滑コンデンサ１０の電圧よりも高い時に、ゲート３信号とゲート４信号をハイレベルにする。この機能を各電流監視部と各アンド回路で実現している。 Accordingly, the switch control unit 21 outputs the gate 1 signal and the switch 4 signal at the high level because the polarity signal is at the high level, that is, the positive current flows when the AC voltage has a positive half cycle. Further, the switch control unit 21 outputs the gate 2 signal and the switch 3 signal at a high level because the polarity signal is at a low level, that is, a negative current flows when the AC voltage has a negative half cycle. However, if each MOSFET is turned on only with the polarity of the AC voltage, the current flows backward from the smoothing capacitor 10 to the AC power supply depending on the voltage of the smoothing capacitor 10. Therefore, in the present invention, when the input current is flowing, When the voltage is higher than the voltage of the smoothing capacitor 10, the gate 3 signal and the gate 4 signal are set to high level. This function is realized by each current monitoring unit and each AND circuit.

図３は本発明による整流回路の動作を説明する説明図である。
図３において横軸は時間であり、図３の縦軸に関して、図３（１）は交流電圧を、図３（２）は入力電流を、図３（３）〜図３（６）はゲート１〜ゲート４の各信号を、図３（７）は極性信号を、図３（８）はスイッチ３信号を、図３（９）はスイッチ４信号を、図３（１０）は負電流信号を、図３（１１）は正電流信号をそれぞれ示している。なお、ｔ０〜ｔ１１は時刻である。 FIG. 3 is an explanatory diagram for explaining the operation of the rectifier circuit according to the present invention.
In FIG. 3, the horizontal axis is time, and with respect to the vertical axis in FIG. 3, FIG. 3 (1) shows an AC voltage, FIG. 3 (2) shows an input current, and FIGS. 3 (3) to 3 (6) show gates. 3 (7) shows a polarity signal, FIG. 3 (8) shows a switch 3 signal, FIG. 3 (9) shows a switch 4 signal, and FIG. 3 (10) shows a negative current signal. FIG. 3 (11) shows the positive current signal. Note that t0 to t11 are times.

図３（１）は交流電圧を示しており、ｔ１〜ｔ６が正の半周期であり、ｔ６〜ｔ１１が負の半周期である。従って図３（７）に示すように極性検出部１３は、正の半周期でハイレベル、負の半周期でローレベルの極性信号を出力する。極性信号が入力されたスイッチ制御部２１は、予め定められた、極性信号の状態とこれに対応して出力する信号の状態に従って、正の半周期でゲート１信号とスイッチ４信号をハイレベルにて出力し、負の半周期でゲート２信号とスイッチ３信号をハイレベルにて出力する。ただし、スイッチ制御部２１はゲート１信号とスイッチ４信号とゲート２信号とスイッチ３信号において短絡電流が流れないように交流電圧のゼロクロス点付近、例えばｔ１〜ｔ２、ｔ５〜ｔ６、ｔ６〜ｔ７、ｔ１０〜ｔ１１をローレベルにしている。 FIG. 3A shows an AC voltage, in which t1 to t6 are positive half periods and t6 to t11 are negative half periods. Therefore, as shown in FIG. 3 (7), the polarity detector 13 outputs a high-level polarity signal in a positive half cycle and a low-level polarity signal in a negative half cycle. The switch control unit 21 to which the polarity signal has been input sets the gate 1 signal and the switch 4 signal to a high level in a positive half cycle according to a predetermined polarity signal state and a corresponding output signal state. And outputs the gate 2 signal and the switch 3 signal at a high level in a negative half cycle. However, the switch control unit 21 operates near the zero-cross point of the AC voltage, for example, t1 to t2, t5 to t6, t6 to t7, so that a short-circuit current does not flow in the gate 1 signal, the switch 4 signal, the gate 2 signal, and the switch 3 signal. t10 to t11 are at a low level.

一方、正電流監視部２３は入力電流検出部５を介して入力電流を監視しており、図３（２）に示すように正方向電流が流れはじめて、ｔ３〜ｔ４の間で正電流閾値を超えた場合、正電流信号をハイレベルにする。第２アンド回路２５の一方の入力にはｔ３〜ｔ４の間でハイレベルのスイッチ４信号が入力されているため、第２アンド回路２５はｔ３〜ｔ４の間でハイレベルのゲート４信号を出力する。 On the other hand, the positive current monitoring unit 23 monitors the input current via the input current detection unit 5, and as shown in FIG. 3 (2), the positive current starts to flow, and the positive current threshold is set between t3 and t4. If it exceeds, the positive current signal is set to high level. Since the high-level switch 4 signal is input to one input of the second AND circuit 25 between t3 and t4, the second AND circuit 25 outputs the high-level gate 4 signal between t3 and t4. I do.

同様に、負電流監視部２２は入力電流検出部５を介して入力電流を監視しており、図３（２）に示すように負方向電流が流れはじめて、ｔ８〜ｔ９の間で負電流閾値を超えた場合、負電流信号をハイレベルにする。第１アンド回路２４の一方の入力にはｔ８〜ｔ９の間でハイレベルのスイッチ３信号が入力されているため、第１アンド回路２４はｔ８〜ｔ９の間でハイレベルのゲート３信号を出力する。
このように入力電流が流れている時は交流電圧が平滑コンデンサ１０の電圧よりも高い場合であるため、平滑コンデンサ１０から交流電源へ電流が逆流することがない。 Similarly, the negative current monitoring unit 22 monitors the input current via the input current detection unit 5, and as shown in FIG. 3 (2), the negative current starts to flow, and the negative current threshold value is set between t8 and t9. Is exceeded, the negative current signal is set to the high level. Since the high-level switch 3 signal is input to one input of the first AND circuit 24 between t8 and t9, the first AND circuit 24 outputs the high-level gate 3 signal between t8 and t9. I do.
Since the input current is flowing when the AC voltage is higher than the voltage of the smoothing capacitor 10, the current does not flow backward from the smoothing capacitor 10 to the AC power supply.

正方向電流が＋０．５アンペア未満の場合と負方向電流が−０．５アンペア未満の場合は寄生ダイオードにそれぞれの電流が流れて順方向電圧による電力損失が発生するが、電流自体がピーク電流に対して非常に小さく、また、この期間は入力電流が流れる期間に比較して非常に短期間であるため、電力損失も小さいのでほとんど無視できる。 When the positive current is less than +0.5 amperes and when the negative current is less than -0.5 amperes, respective currents flow through the parasitic diode, causing power loss due to forward voltage, but the current itself is a peak current. In addition, since this period is very short in comparison with the period in which the input current flows, the power loss is also small and can be almost ignored.

以上説明したように、制御部２０は入力電流が電流閾値を超えている間、対応するＭＯＳＦＥＴ（スイッチ素子）をオンにして入力電流を流す。このため、電流閾値をできるだけ０アンペアに近い値に設定することで、ほぼ入力電流の流れ始め直後、例えば図３のｔ３から流れ終わり直前、例えば図３のｔ４まで、入力電流が流れるタイミングに追従してＭＯＳＦＥＴをオンオフ制御して、寄生ダイオードによる電力損失を低減できる。 As described above, while the input current exceeds the current threshold, the control unit 20 turns on the corresponding MOSFET (switch element) to flow the input current. Therefore, by setting the current threshold value to a value as close to 0 amps as possible, it follows the timing at which the input current flows almost immediately after the input current starts flowing, for example, from t3 in FIG. 3 to immediately before the flow ends, for example, t4 in FIG. Thus, the power loss due to the parasitic diode can be reduced by controlling the on / off of the MOSFET.

なお、本実施例では、入力電流の検出をカレントトランスを用いて行っているが、これに限るものでなく、整流した直後の直流電流をシャント抵抗などで検出するようにしてもよい。また、本実施例では、制御部をハードウェアとして説明しているが、これに限るものでなく、同様の機能をソフトウェアで実現してもよい。 In the present embodiment, the input current is detected using a current transformer. However, the present invention is not limited to this, and the DC current immediately after rectification may be detected by a shunt resistor or the like. Further, in the present embodiment, the control unit is described as hardware, but the present invention is not limited to this, and the same function may be realized by software.

１整流回路
２、３入力端
４リアクタ
５入力電流検出部（入力電流検出手段）
６第１ＭＯＳＦＥＴ（第１スイッチ素子）
６ａ寄生ダイオード（ダイオード）
７第２ＭＯＳＦＥＴ（第２スイッチ素子）
７ａ寄生ダイオード（ダイオード）
８第３ＭＯＳＦＥＴ（第３スイッチ素子）
８ａ寄生ダイオード（ダイオード）
９第４ＭＯＳＦＥＴ（第４スイッチ素子）
９ａ寄生ダイオード（ダイオード）
１０平滑コンデンサ
１１正極出力端
１２負極出力端
１３極性検出部（極性検出手段）
１４フルブリッジ回路
２０制御部（制御手段）
２１スイッチ制御部
２２負電流監視部
２３正電流監視部
２４第１アンド回路
２５第２アンド回路 DESCRIPTION OF SYMBOLS 1 Rectifier circuit 2, 3 Input terminal 4 Reactor 5 Input current detection part (input current detection means)
6. 1st MOSFET (1st switch element)
6a Parasitic diode (diode)
7 Second MOSFET (second switch element)
7a Parasitic diode (diode)
8. Third MOSFET (third switch element)
8a Parasitic diode (diode)
9 Fourth MOSFET (Fourth switch element)
9a Parasitic diode (diode)
DESCRIPTION OF SYMBOLS 10 Smoothing capacitor 11 Positive electrode output terminal 12 Negative electrode output terminal 13 Polarity detection part (polarity detection means)
14 Full bridge circuit 20 Control unit (control means)
DESCRIPTION OF SYMBOLS 21 Switch control part 22 Negative current monitoring part 23 Positive current monitoring part 24 1st AND circuit 25 2nd AND circuit

Claims

A rectifier circuit that rectifies an input AC power supply and outputs a DC voltage,
The rectifier circuit,
Four switch elements from a first switch element to a fourth switch element;
A diode connected in parallel to each of the switch elements,
Polarity detection means for detecting the polarity of the AC voltage of the AC power supply,
Input current detection means for detecting a positive current and a negative current in the input current of the AC power supply,
A control unit that receives the detected polarity of the AC voltage and the detected input current and controls on / off of the switch element,
The control means includes:
Turning on the first switch element and the fourth switch element during the period of the positive half cycle of the AC voltage to flow the positive current;
Turning on the second switch element and the third switch element during the period of the negative half cycle of the AC voltage to flow the negative current;
While the positive current exceeds a predetermined positive current threshold, the first switch element or the fourth switch element is turned on, while the negative current exceeds a predetermined negative current threshold, A rectifier circuit that turns on a second switch element or the third switch element.